KR19990055187A - 식각잔여물 제거를 위한 건식식각 방법 - Google Patents

식각잔여물 제거를 위한 건식식각 방법 Download PDF

Info

Publication number
KR19990055187A
KR19990055187A KR1019970075099A KR19970075099A KR19990055187A KR 19990055187 A KR19990055187 A KR 19990055187A KR 1019970075099 A KR1019970075099 A KR 1019970075099A KR 19970075099 A KR19970075099 A KR 19970075099A KR 19990055187 A KR19990055187 A KR 19990055187A
Authority
KR
South Korea
Prior art keywords
etching
dry etching
gas
residues
hbr
Prior art date
Application number
KR1019970075099A
Other languages
English (en)
Inventor
김재영
김준동
최홍길
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970075099A priority Critical patent/KR19990055187A/ko
Publication of KR19990055187A publication Critical patent/KR19990055187A/ko

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 제조 분야에 관한 것임.
2. 발명이 해결하고자 하는 기술적 과제
반도체 장치의 단차 부분에 남는 식각잔여물을 기판의 손상 없이 제거할 수 있는 방법을 제공한다.
3. 발명의 해결 방법의 요지
과도 식각 단계에서 주식각 가스에 소정 양의 HBr을 첨가하여 식각잔여물을 제거한다.
4. 발명의 중요한 용도
반도체 장치 제조 공정에 이용됨.

Description

식각잔여물 제거를 위한 건식식각 방법
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 기판의 손상을 줄이면서 식각잔여물을 제거할 수 있는 건식식각 방법에 관한 것이다.
반도체 소자의 건식식각 공정은 플라즈마를 이용하여 행하는 관계로 비등방성 식각 특성을 보인다. 한편, 단차가 유발된 반도체 기판 상에 폴리실리콘(polysilicon)막이나 폴리사이드(polycide)를 이용하여 배선을 형성할 때에 단차 지역을 따라 존재하는 식각잔여물이 브릿지(bridge)를 유발할 가능성이 매우 높은데, 과도식각을 하더라도 건식식각의 특성 상 단차 지역의 식각잔여물을 제거하기가 쉽지 않고, 식각잔여물을 제거하기 위하여 무리하게 과도 식각(over etch)을 실시할 경우에는 기판이 손상되기가 쉽다. 반도체 소자가 고집적화되어 갈수록 전도막 아래에 사용하는 하부 산화막의 두께가 보다 얇아지기 때문에 식각잔여물의 제거와 기판 손상의 방지를 동시에 만족하기가 어려운 실정이다.
이하, 첨부된 도면을 참조하여 종래 기술의 문제점을 설명한다.
도1a 및 도1b에 도시한 종래의 각각의 방법으로 형성된 소자분리막을 나타내는 SEM(scanning electron microscopy) 사진이다. 반도체 기판(10) 상에 개별 소자의 단락을 위한 소자분리막(11)을 두껍게 형성하고자 할 때 공정 시간을 단축하기 위하여 습식산화 방법을 이용한다. 그러나, 습식 산화 방법은 특성이 좋지 않기 때문에 건식 산화를 함께 실시한다. 따라서, 습식 산화와 건식 산화를 함께 실시하함으로 인하여 소자 소자분리막에 2단 형태(a)가 나타나며 이로 인하여 단차가 유발된다.
도2a 및 도2b는 상기와 같이 소자분리막을 형성한 후, 전도막을 증착하고 Cl2/O2가스를 이용한 건식식각으로 전도막을 선택적으로 제거하여 게이트 전극(12)을 형성한 결과를 나타내는 SEM 사진으로, 각각 y축 및 x축 방향의 단면을 측정한 것이다. 각각 측정 도 소자분리막의 2단 형태(a)가 나타나는 부분에 식각잔여물이 남아서 브릿지(b)가 유발됨을 보이고 있다.
건식식각은 보통, 원하는 형태를 형성하기 위한 주식각 단계(main etch step)와 원하는 형태를 형성한 후 식각잔여물을 제거하기 위한 과도식각 단계의 2단계로 이루어진다, 과도식각은 하부층에 손상을 가하지 않으면서 효과적으로 식각잔여물을 제거하여야 하므로, 산화막 등으로 이루어지는 하부층과 높은 식각 선택비를 가져야 한다. 따라서, 폴리실리콘막이나 폴리사이드막 등의 전도막을 식각하는데 이용하는 염소(Cl2)가스에 식각 선택비 향상을 위하여 산소(O2) 가스를 함께 사용한다. 그러나. 단차가 심하여 과도 식각을 많이 하더라도 플라즈마 식각의 비등방성 식각 특성 때문에 식각잔여물이 제거되지 않고 남는다.
도3은 상기와 같이 전도막 패턴을 형성하기 위한 식각 과정에서, 단차가 심한 지역에 남는 식각잔여물을 제거하기 위하여 과도 식각을 실시한 경우를 나타내는 SEM 사진이다. 도2a 및 도2b에서 보이는 식각잔여물은 제거되었으나 기판의 손상(c)을 피할 수 없음을 나타낸다.
상기와 같이 이루어지는 종래의 건식식각 방법은 높은 식각 선택비를 갖는 물질로 과도 식각을 실시하더라도, 하부층의 단차가 심한 경우에는 건식식각의 식각 특성으로 인하여 기판의 손상을 피하면서 식각잔여물을 제거하는데는 근본적으로 한계를 갖는 단점이 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 기판의 손상을 줄이면서 식각잔여물을 제거하기 할 수 있는 반도체 장치의 건식식각 방법을 제공하는데 그 목적이 있다.
도1a 및 도1b는 각각 소자분리막의 단면을 나타내는 SEM 사진.
도2a,도2b 및 도3은 종래의 건식식각 방법에 따른 반도체 장치 형성 공정 단면을 나타내는 SEM 사진.
도4a 및 도4b는 본 발명의 일실시예에 따른 반도체 장치 형성 공정 단면을 나타내는 SEM 사진.
* 도면의 주요 부분에 대한 설명
10: 반도체 기판 11: 소자분리막
12: 게이트 전극 a: 2단 형태
b: 브릿지 c: 손상된 기판 부분
상기 목적을 달성하기 위한 본 발명은 식각잔여물을 제거하기 위한 건식식각 방법에 있어서, 주식각 가스를 이용하여, 기판 상에 소정의 패턴을 형성하기 위한 제1 건식식각을 실시한 후, 상기 제1 식각에서 발생한 식각잔여물을 제거하기 위하여, 상기 주식각 가스 및 HBr 가스를 이용하여 제2 건식식각을 실시하는 단계를 포함하여 이루어진다.
본 발명은 소정의 패턴을 형성하기 위한 주식각 단계 후의 과도식각 단계에서 단차가 있는 지역에 남는 식각잔여물을 효과적으로 제거하기 위하여 주식각 가스인 염소에 비등방성 식각 특성이 강한 HBr 가스를 소량 첨가하는 방법이다. 과도한 HBr의 첨가는 주식각 단계에서 이미 형성된 패턴 형태의 변형을 야기할 수 있으므로, 적절한 양의 HBr을 사용하여야 한다. 폴리실리콘막이나 폴리사이드막 등의 전도막을 식각하는 경우, 과도식각 단계에서 Cl2/HBr/O2를 식각 가스로 사용하는데, 주식각 가스인 염소(Cl2)가스보다 HBr의 양을 적게 하고, 산소(O2) 가스의 양이 염소(Cl2)가스의 양보다 많지 않게 한다.
본 발명의 일실시예에서는 식각 장비로 "Lam Research" 사의 "TCP-9408"을 이용하여 과도식각 단계에서 플라즈마 형성을 위한 소오스(RF) 전력은 100 W 내지 500 W를 인가하고, 바이어스 전력은 200 W 이하로 조절한다. 전체 압력은 1 mTorr 내지 20 mTorr로 하고, Cl2: HBr의 비는 10:1 내지 1:1이 되도록 하고, Cl2: O2의 비는 10:1 내지 1:1이 되도록 하여 산소, 염소 및 HBr이 혼합된 총 가스 유량은 10 sccm 내지 200 sccm이 되도록 한다. 또한, 전극의 온도는 0 ℃ 내지 60℃로 한다.
도4a 내지 도4b는 본 발명의 일실시예에 따른 건식식각 결과를 나타내는 SEM 사진으로, 각각 y축 및 x축 방향의 단면을 측정한 것이다. 과도식각 실시 후, 단차 지역의 식각잔여물이 제거됨과 동시에 기판의 손상이 방지됨을 보이고 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 과도식각 단계에서 HBr 가스를 소량 첨가하여 단차 지역에 남은 식각잔여물을 기판 손상 없이 효과적으로 제거하여 반도체 소자의 동작 신뢰성을 향상시키고 제조 수율을 높일 수 있다.

Claims (7)

  1. 주식각 가스를 이용하여, 기판 상에 소정의 패턴을 형성하기 위한 제1 건식 식각을 실시한 후, 상기 제1 건식식각에서 발생한 식각잔여물을 제거하기 위하여, 상기 주식각 가스 및 HBr 가스를 이용하여 제2 건식식각을 실시하는 단계를 포함하여 이루어진 식각잔여물 제거를 위한 건식식각 방법.
  2. 제 1 항에 있어서,
    상기 소정의 패턴은 폴리실리콘막 패턴 또는 폴리사이드막 패턴 중 어느 하나인 것을 특징으로 하는 식각잔여물 제거를 위한 건식식각 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 주식각 가스는 Cl2및 O2로 이루어지는 혼합 가스인 것을 특징으로 하는 식각잔여물 제거를 위한 건식식각 방법.
  4. 제 3 항에 있어서,
    상기 산소 및 HBr의 양은 Cl2의 양보다 많지 않은 것을 특징으로 하는 식각잔여물 제거를 위한 건식식각 방법.
  5. 제 3 항에 있어서,
    상기 제2 건식식각은,
    1 mTorr 내지 20 mTorr 압력 및 0 ℃ 내지 60 ℃ 온도 조건에서, 100 W 내지 500 W의 플라즈마 소오스 전력 및 0W 내지 200 W의 바이어스 전력을 인가하여 실시하는 것을 특징으로 하는 식각잔여물 제거를 위한 건식식각 방법.
  6. 제 4 항에 있어서,
    상기 Cl2:HBr은 10:1 내지 1:1이고,
    상기 Cl2:O2는 10:1 내지 1:1인 것을 특징으로 하는 식각잔여물 제거를 위한 건식식각 방법.
  7. 제 3 항에 있어서,
    상기 주식각 가스 및 상기 HBr가 혼합된 총 가스 유량은 10sccm 내지 200sccm 인 것을 특징으로 하는 식각잔여물 제거를 위한 건식식각 방법.
KR1019970075099A 1997-12-27 1997-12-27 식각잔여물 제거를 위한 건식식각 방법 KR19990055187A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075099A KR19990055187A (ko) 1997-12-27 1997-12-27 식각잔여물 제거를 위한 건식식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075099A KR19990055187A (ko) 1997-12-27 1997-12-27 식각잔여물 제거를 위한 건식식각 방법

Publications (1)

Publication Number Publication Date
KR19990055187A true KR19990055187A (ko) 1999-07-15

Family

ID=66171386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075099A KR19990055187A (ko) 1997-12-27 1997-12-27 식각잔여물 제거를 위한 건식식각 방법

Country Status (1)

Country Link
KR (1) KR19990055187A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431993B1 (ko) * 2001-12-29 2004-05-22 주식회사 하이닉스반도체 반도체 소자의 텅스텐 게이트의 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431993B1 (ko) * 2001-12-29 2004-05-22 주식회사 하이닉스반도체 반도체 소자의 텅스텐 게이트의 형성 방법

Similar Documents

Publication Publication Date Title
JPH0621018A (ja) ドライエッチング方法
KR20020061480A (ko) 미세 패턴의 형성 방법, 반도체 장치의 제조 방법 및반도체 장치
KR970001203B1 (ko) 폴리실리콘 막 에칭 방법
KR19990055187A (ko) 식각잔여물 제거를 위한 건식식각 방법
KR100278277B1 (ko) 실리사이드의콘택저항개선을위한반도체소자제조방법
US20040121593A1 (en) Method for manufacturing semiconductor device through use of mask material
KR100318436B1 (ko) 반도체 소자의 폴리사이드 전극 형성방법
KR100466192B1 (ko) 반도체 소자의 제조 방법
KR0139072B1 (ko) 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법
JP2001332510A (ja) 半導体装置およびその製造方法
KR100300860B1 (ko) 반도체 소자의 알루미늄 금속배선 형성 방법
KR100632644B1 (ko) 반도체 소자의 폴리실리콘층 식각방법
KR100406738B1 (ko) 반도체 소자의 제조 방법
TW502335B (en) Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer
KR910002137B1 (ko) 반도체칩의 테이퍼진 금속배선구조와 이의 제조방법
KR20010039149A (ko) 반도체 소자의 전도층 패턴 형성방법
JPH1022271A (ja) 半導体装置の製造方法
KR100596882B1 (ko) 폴리실리콘 게이트 형성 방법
KR20040006479A (ko) 금속 배선 식각 방법
KR100632623B1 (ko) 반도체 소자의 금속배선 형성 방법
KR0172553B1 (ko) 반도체 소자 제조방법
KR100202657B1 (ko) 트랜지스터의 제조방법
KR940002298B1 (ko) 2단계 mlr을 이용한 포토 마스크 제조방법
JPH06151352A (ja) 半導体装置の製造方法
JPS63272050A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application