KR19990039232A - 반도체 장치의 식각 마스크 형성 방법 - Google Patents

반도체 장치의 식각 마스크 형성 방법 Download PDF

Info

Publication number
KR19990039232A
KR19990039232A KR1019970059260A KR19970059260A KR19990039232A KR 19990039232 A KR19990039232 A KR 19990039232A KR 1019970059260 A KR1019970059260 A KR 1019970059260A KR 19970059260 A KR19970059260 A KR 19970059260A KR 19990039232 A KR19990039232 A KR 19990039232A
Authority
KR
South Korea
Prior art keywords
silicon
source gas
nitride film
rich nitride
sih
Prior art date
Application number
KR1019970059260A
Other languages
English (en)
Other versions
KR100274601B1 (ko
Inventor
황기현
김병기
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970059260A priority Critical patent/KR100274601B1/ko
Priority to TW087116433A priority patent/TW405213B/zh
Priority to CNB981244718A priority patent/CN1171291C/zh
Priority to JP31950398A priority patent/JP4242958B2/ja
Priority to US09/190,803 priority patent/US6162700A/en
Publication of KR19990039232A publication Critical patent/KR19990039232A/ko
Application granted granted Critical
Publication of KR100274601B1 publication Critical patent/KR100274601B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 게이트 산화막의 특성 열화를 방지하는 반도체 장치의 식각 마스크 형성 방법에 관한 것으로, 반도체 기판 상에 패드 산화막을 형성하고, 상기 패드 산화막 상에 LPCVD 방법으로 실리콘 리치 질화막을 형성한다. 이때, 상기 실리콘 리치 질화막을 형성하기 위한 실리콘 소오스 가스로서, 적어도 두 종류 이상이 서로 다른 가스를 사용하여 형성한다. 이와 같은 반도체 장치의 제조 방법에 의해서, 실리콘 소오스 가스로서 DCS 가스와 SiH4를 혼용함으로써 상기 DCS 가스의 과량에 따른 NH4Cl성 파티클의 오염을 줄일 수 있고, 인 웨이퍼의 균일도 및 배치 균일도를 향상시킬 수 있다. 또한, 이와 같은 실리콘 리치 질화막 형성으로 게이트 산화막의 특성 열화를 방지할 수 있다.

Description

반도체 장치의 식각 마스크 형성 방법(A Method of Forming Etch Mask of Semiconductor Device)
본 발명은 반도체 장치의 식각 마스크(etch mask) 형성 방법에 관한 것으로, 좀 더 구체적으로는 반도체 장치의 트렌치 격리(trench isolation) 형성시 식각 마스크로 사용되는 실리콘 질화막의 잔류 응력(residual tensile stress)을 감소시키는 반도체 장치의 식각 마스크 형성 방법에 관한 것이다.
반도체 소자 공정에 있어서, 집적도가 증가함에 따라 소자 격리 방법으로 STI(Shallow Trench Isolation) 방법이 널리 사용되고 있다.
상기 STI를 형성하기 위해서는 실리콘 질화막을 마스크로 사용하여 트렌치를 형성하고, 상기 트렌치를 절연막으로 채운다.
이때, 상기 실리콘 질화막은, LPCVD 방법으로 SiH2Cl2(이하 'DCS'라 함) : NH3= 1 : 10 의 유량비를 갖는 소오스 가스(source gas)를 사용하여 형성한다.
다음, 상기 절연막을 고온 열처리하여 상기 절연막 형성시 자주 발생되는 심(seam) 등의 결함을 제거한다.
그러나, 상기 고온 열처리 중에 1.3 × 1010dyne/cm2이상의 높은 잔류 응력(residual tensile stress)를 갖는 상기 실리콘 질화막에 의해 엑티브 영역(active region)에 디스로케이션(dislocation) 등의 결함이 발생된다.
상기 결함은 후속 공정으로 형성되는 게이트 산화막(gate oxide)의 신뢰도(reliability)를 감소시키고 리프레시(refresh) 특성도 감소시키게 된다.
상기 문제점들을 해결하기 위해 상기 엑티브 질화막으로서, 잔류 응력이 작은 실리콘 리치 질화막(Si-rich nitride)을 사용하게 되었다.
도 1은 종래의 DCS와 NH3가스의 유량비에 따른 실리콘 질화막의 잔류 응력을 보여주는 그래프이다.
도 1을 참조하면, 잔류 응력이 3 × 109dyne/cm2이하를 갖는 실리콘 리치 질화막을 형성하기 위해서는 상기 DCS와 NH3의 비를 5 : 1 이상으로 증가시켜야 함을 알 수 있다.
그러나, 상기 DCS가 과도하게 유입됨에 따라 상기 DCS의 분해 부산물인 HCl과 상기 NH3가 반응하여 반도체 기판 상에 NH4Cl성 파티클(particle)을 많이 발생시키게 된다.
한편, 상기 실리콘 소오스 가스를 기존의 DCS 대신 SiH4를 사용하면, HCl이 발생되지 않으므로 상기 NH4Cl성 파티클에 의한 오염을 줄이게 된다.
그러나, 상기 SiH4를 실리콘 소오스 가스로 사용하여 상기 실리콘 리치 질화막을 형성하는 경우, 첫째 인-웨이퍼(in-wafer) 균일도(uniformity)를 5 ％ 내로 줄이기 어렵다. 둘째, 웨이퍼 사이의 균일도가 떨어져 배치(batch)당 진행할 수 있는 웨이퍼 수가 감소된다. 셋째, 배치 균일도를 맞추기 위해서는 튜브(tube) 내의 온도 구배를 증가시켜야 하므로 실리콘 질화막의 건식 및 습식 식각률 등의 기본 물성에 차이를 줄 수 있다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 실리콘 리치 질화막 형성시 소오스 가스의 부산물에 의한 오염을 줄일 수 있고, 인 웨이퍼의 균일도 및 배치의 균일도를 증가시킬 수 있는 반도체 장치의 식각 마스크 형성 방법을 제공함에 그 목적이 있다.
본 발명의 다른 목적은 실리콘 리치 질화막이 3 × 109dyne/cm2이하의 잔류 응력을 갖도록 하여 게이트 산화막 특성 열화를 방지할 수 있는 반도체 장치의 식각 마스크 형성 방법을 제공함에 있다.
도 1은 종래의 DCS와 NH3가스의 유량비에 따른 실리콘 질화막의 잔류 응력을 보여주는 그래프;
도 2는 본 발명의 실시예에 따른 반도체 장치의 트렌치 격리를 보여주는 도면;
도 3은 실리콘 질화막의 조성비에 따른 게이트 산화막의 신뢰도를 보여주는 그래프.
* 도면의 주요 부분에 대한 부호의 설명
10 : 반도체 기판 12 : 패드 산화막
13 : 실리콘 리치 질화막 14 : HTO막
16 : 마스크막 18 : 트렌치
20 : 트렌치 필링 산화막
(구성)
상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면, 반도체 장치의 제조 방법은, 실리콘 리치 질화막을 식각 마스크로 사용하여 트렌치를 형성하는 반도체 장치의 제조 방법에 있어서, 반도체 기판 상에 패드 산화막을 형성하는 단계와; 상기 패드 산화막 상에 LPCVD 방법으로 실리콘 리치 질화막을 형성하되, 상기 실리콘 리치 질화막을 형성하기 위한 실리콘 소오스 가스로서, 적어도 두 종류 이상의 서로 다른 가스를 사용하여 형성하는 단계를 포함한다.
이 방법의 바람직한 실시예에 있어서, 상기 실리콘 리치 질화막은, SixNy의 조성을 갖는 막으로서 x가 적어도 y 이상의 값을 갖는다.
이 방법의 바람직한 실시예에 있어서, 상기 실리콘 리치 질화막은, Si4N4막이다.
이 방법의 바람직한 실시예에 있어서, 상기 실리콘 소오스 가스는, DCS(SiH2Cl2)와 SiH4을 포함하는 혼합 가스이고, 상기 실리콘 리치 질화막을 형성하기 위한 질소 소오스 가스는, NH3이다.
이 방법의 바람직한 실시예에 있어서, 상기 실리콘 소오스 가스 DCS(SiH2Cl2)와 SiH4의 유량비는, 약 1 : 0.1 이다.
이 방법의 바람직한 실시예에 있어서, 상기 실리콘 소오스 가스 DCS(SiH2Cl2)와 질소 소오스 가스 NH3의 유량비는, 1 : 10 이다.
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 반도체 장치의 제조 방법은, 반도체 장치의 트렌치 격리 형성 방법에 있어서, 반도체 기판 상에 패드 산화막을 형성하는 단계와; 상기 패드 산화막 상에 Si4N4이상의 조성을 갖는 실리콘 리치 질화막을 형성하는 단계와; 상기 반도체 기판 상의 실리콘 리치 질화막 및 패드 산화막의 일부를 제거하여 트렌치 형성용 마스크막을 형성하는 단계와; 상기 마스크막 형성에 의해 오픈된 반도체 기판을 식각 하여 트렌치를 형성하는 단계와; 상기 트렌치를 절연막으로 채워서 트렌치 격리를 형성하는 단계와; 상기 트렌치 및 상기 절연막 형성시 발생된 결함을 제거하기 위한 고온 열처리 공정을 수행하는 단계를 포함한다.
이 방법의 바람직한 실시예에 있어서, 상기 실리콘 리치 질화막은, LPCVD로 형성된다.
이 방법의 바람직한 실시예에 있어서, 상기 실리콘 리치 질화막은, 적어도 두 종류 이상의 실리콘 소오스 가스와 질소 소오스 가스를 사용하여 형성된다.
이 방법의 바람직한 실시예에 있어서, 상기 실리콘 소오스 가스는, DCS(SiH2Cl2)와 SiH4의 혼합 가스이고, 상기 질소 소오스 가스는 NH3이다.
이 방법의 바람직한 실시예에 있어서, 상기 실리콘 소오스 가스 DCS(SiH2Cl2)와 질소 소오스 가스 NH3의 유량비는, 1 : 10 이다.
이 방법의 바람직한 실시예에 있어서, 상기 실리콘 소오스 가스 DCS(SiH2Cl2)와 SiH4의 유량비는, 약 1 : 0.1 이다.
이 방법의 바람직한 실시예에 있어서, 상기 고온 열처리 공정 온도는, 약 1150 ℃ 이다.
이 방법의 바람직한 실시예에 있어서, 상기 고온 열처리 후의 실리콘 리치 질화막의 잔류 응력은, 3 × 109dyne/cm2이하이다.
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 반도체 장치의 제조 방법은, 실리콘 리치 질화막을 식각 마스크로 사용하는 반도체 장치의 제조 방법에 있어서, 반도체 기판 상에 LPCVD 방법으로 실리콘 리치 질화막을 형성하되, 상기 실리콘 리치 질화막을 형성하기 위한 소오스 가스로서, 질소 소오스 가스와, 적어도 두 종류 이상의 서로 다른 실리콘 소오스 가스를 사용하여 형성하고, 상기 서로 다른 실리콘 소오스 가스는, 상기 질소 소오스 가스와 반응하여 실리콘 질화막을 형성하는 제 1 실리콘 소오스 가스와, 상기 실리콘 리치 질화막을 형성하는데 필요한 실리콘 소오스의 부족량을 보충하는 기능을 갖는 제 2 실리콘 소오스 가스를 포함한다.
이 방법의 바람직한 실시예에 있어서, 상기 실리콘 리치 질화막은, SixNy의 조성을 갖는 막으로서 x가 적어도 y 이상의 값을 갖는다.
이 방법의 바람직한 실시예에 있어서, 상기 실리콘 리치 질화막은, Si4N4막이다.
이 방법의 바람직한 실시예에 있어서, 상기 질소 소오스 가스는, NH3이다.
이 방법의 바람직한 실시예에 있어서, 상기 제 1 실리콘 소오스 가스는, DCS(SiH2Cl2) 이고, 상기 제 2 실리콘 소오스 가스는 SiH4이다.
이 방법의 바람직한 실시예에 있어서, 상기 DCS(SiH2Cl2)와 SiH4의 유량비는, 약 1 : 0.1 이다.
(작용)
본 발명에 의한 반도체 장치의 식각 마스크 형성 방법은 실리콘 소오스 가스로서 적어도 두 가지 이상의 서로 다른 소오스 가스를 사용하여 실리콘 리치 질화막을 형성함으로써, NH4Cl성 파티클에 의한 오염을 줄이고, 인 웨이퍼의 균일도 및 배치 균일도를 향상시킨다.
(실시예)
도 3을 참조하면, 본 발명의 실시예에 따른 신규한 반도체 장치의 식각 마스크 형성 방법은, 반도체 기판 상에 패드 산화막(pad oxide)을 형성하고, 상기 패드 산화막 상에 LPCVD 방법으로 실리콘 리치 질화막을 형성한다. 이때, 상기 실리콘 리치 질화막을 형성하기 위한 실리콘 소오스 가스로서, 적어도 두 종류 이상이 서로 다른 가스를 사용하여 형성한다. 이와 같은 반도체 장치의 제조 방법에 의해서, 실리콘 소오스 가스로서 DCS 가스와 SiH4를 혼용함으로써 상기 DCS 가스의 과량에 따른 NH4Cl성 파티클의 오염을 줄일 수 있고, 인 웨이퍼의 균일도 및 배치 균일도를 향상시킬 수 있다. 또한, 이와 같은 실리콘 리치 질화막 형성으로 게이트 산화막의 특성 열화를 방지할 수 있다.
이하, 도 2 내지 도 3을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 반도체 장치의 트렌치 격리를 보여주는 도면이다.
도 2를 참조하면, 본 발명의 실시예에 따른 반도체 장치의 트렌치 격리는 먼저, 반도체 기판(10) 상에 형성된 패드 산화막(12)과 실리콘 리치 질화막(13)을 포함한다. 그리고, 상기 실리콘 리치 질화막(13) 상에 형성된 HTO(High Temperature Oxide)막(14)을 포함한다.
이때, 상기 실리콘 리치 질화막(13)은, 기존의 실리콘 질화막인 Si3N4와는 달리, Si4N4이상의 실리콘과 질소의 조성비를 갖는 실리콘 함량이 많은 질화막을 나타낸다.
다음, 상기 반도체 기판(10)의 일부를 식각 하여 형성된 트렌치(18)와, 상기 트렌치(18)를 채워서 형성된 트렌치 필링(filling) 산화막(20)을 포함한다.
이때, 상기 트렌치(18)는, 상기 HTO막(14) 상에 트렌치 격리 영역을 정의하고, 상기 HTO막(14) 및 실리콘 리치 질화막(13), 그리고 패드 산화막(12)을 차례로 식각 하여 트렌치 격리 영역의 반도체 기판(10)을 오픈(open)시킨다. 그리고, 상기 막들(14, 13, 12)을 식각 마스크로 사용하여 상기 반도체 기판(10)을 식각 함으로써 형성된다.
상기 트렌치 필링 산화막(20)은, USG(Undoped Silicate Glass) 등의 절연막이 사용된다.
다음, 상기 트렌치 필링 산화막(20)의 심 등의 결함을 제거하기 위해 약 1150 ℃ 이상의 고온 열처리 공정을 수행하게 되는데, 이때 상기 실리콘 리치 질화막(14)의 잔류 응력은 3 × 109dyne/cm2이하의 종래에 비해 상대적으로 작은 값을 나타내게 된다.
따라서, 상기 트렌치(18) 양측의 반도체 기판(10) 즉, 엑티브 영역에 발생되는 디스로케이션 등의 결함을 방지하게 된다.
상술한 바와 같은 트렌치 격리를 형성하기 위한 실리콘 리치 질화막(14)의 형성 방법은 다음과 같다.
상기 실리콘 리치 질화막(14)은, 기존의 배치형 LPCVD 제조 장치 내지 매엽식 LPCVD 제조 장치에 의해 형성된다.
상기 실리콘 리치 질화막(14)을 형성하기 위한 실리콘 소오스 가스로는 DCS 가스 및 SiH4혼합 가스(mixed source)가 사용되고, 질소 소오스 가스로는 NH3가스가 사용된다.
상기 실리콘 리치 질화막(14)은, 기존의 DCS와 NH3를 사용하는 경우 그 비가 5 : 1 이상이 되었을 때 형성되나, 여기서는 상기 DCS와 NH3의 유량비를 기존의 1 : 10 의 비를 그대로 유지하면서 상기 SiH4를 소량 첨가하게 된다. 이때, 상기 DCS와 SiH4의 유량비는 약 1 : 0.1 이 된다.
여기서, 상기 실리콘 리치 질화막(14)을 형성할 때 실리콘 소오스의 부족량을 상기 SiH4가 공급해 주게 되므로 상기 실리콘 리치 질화막(14)이 쉽게 형성된다.
상술한 방법에 의한 실리콘 리치 질화막(14)의 형성으로, 상기 실리콘 리치 질화막(14)을 형성하기 위해 과량의 DCS를 사용하거나 SiH4만을 사용하는 경우 발생되는 NH4Cl성 파티클 오염 문제 및 균일도 등의 문제를 줄이게 된다.
도 3은 실리콘 질화막의 조성비에 따른 게이트 산화막의 신뢰도를 보여주는 그래프이다.
여기서, 참조 번호 22는 Si3N4의 조성비를 갖는 종래 실리콘 질화막을 나타내고, 참조 번호 23은 Si4N4이상의 조성비를 갖는 실리콘 리치 질화막을 나타낸다.
도 3을 참조하면, 상술한 바와 같은 방법으로 형성된 실리콘 리치 질화막은, 50 ％의 분포를 기준으로 볼 때 상기 종래 실리콘 질화막의 단위 면적당 전하량이 약 0.3 C/cm2을 나타내는 반면, 상기 실리콘 리치 질화막은 약 0.6 C/cm2의 상대적으로 높은 값을 나타낸다. 따라서, 상기 실리콘 리치 질화막의 신뢰도가 더 우수함을 알 수 있다.
한편, 상기 실리콘 리치 질화막(14) 형성을 위해 DCS 와 NH3를 사용하여 실리콘 질화막을 형성하는 제조 장치에 SiH4가스 라인(gas line)만 추가하면 되므로, 신규 장비 사용이 요구되지 않는다.
상기 장비 사용에 있어서, 상기 DCS와 SiH4가스를 반응기 외부에서 혼합시킨 후 하나의 인젝터(injector)를 통해 상기 반응기 내에 분사시킬 수 있고, 상기 실리콘 리치 질화막의 조성비의 배치 균일도를 증가시키기 위해 상기 혼입 인젝터 외에 SiH4만을 분사하는 보조 인젝터를 사용할 수도 있다.
또한, 인 웨이퍼의 균일도를 더욱 증가시키기 위해 이 분야에서 잘 알려진 링 보트(ring-boat)를 사용할 수 있고, 웨이퍼를 회전시킬 수도 있다.
본 발명은 과량의 DCS 사용에 따른 NH4Cl성 파티클 발생을 줄일 수 있고, 인 웨이퍼 균일도 및 배치 균일도를 향상시킬 수 있으며, 따라서 실리콘 리치 질화막의 형성으로 게이트 산화막의 특성 열화를 방지할 수 있는 효과가 있다.

Claims (20)

  1. 실리콘 리치 질화막을 식각 마스크로 사용하여 트렌치를 형성하는 반도체 장치의 제조 방법에 있어서,
    반도체 기판 상에 패드 산화막을 형성하는 단계와;
    상기 패드 산화막 상에 LPCVD 방법으로 실리콘 리치 질화막(Si-rich nitride)을 형성하되, 상기 실리콘 리치 질화막을 형성하기 위한 실리콘 소오스 가스로서, 적어도 두 종류 이상의 서로 다른 가스를 사용하여 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 실리콘 리치 질화막은, SixNy의 조성을 갖는 막으로서 x가 적어도 y 이상의 값을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 실리콘 리치 질화막은, Si4N4막인 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서,
    상기 실리콘 소오스 가스는, DCS(SiH2Cl2)와 SiH4을 포함하는 혼합 가스이고, 상기 실리콘 리치 질화막을 형성하기 위한 질소 소오스 가스는, NH3인 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서,
    상기 실리콘 소오스 가스 DCS(SiH2Cl2)와 SiH4의 유량비는, 약 1 : 0.1 인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 4 항에 있어서,
    상기 실리콘 소오스 가스 DCS(SiH2Cl2)와 질소 소오스 가스 NH3의 유량비는, 1 : 10 인 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 반도체 장치의 트렌치 격리 형성 방법에 있어서,
    반도체 기판 상에 패드 산화막을 형성하는 단계와;
    상기 패드 산화막 상에 Si4N4이상의 조성을 갖는 실리콘 리치 질화막(Si-rich Nitride)을 형성하는 단계와;
    상기 반도체 기판 상의 실리콘 리치 질화막 및 패드 산화막의 일부를 제거하여 트렌치 형성용 마스크막을 형성하는 단계와;
    상기 마스크막 형성에 의해 오픈된 반도체 기판을 식각 하여 트렌치를 형성하는 단계와;
    상기 트렌치를 절연막으로 채워서 트렌치 격리를 형성하는 단계와;
    상기 트렌치 및 상기 절연막 형성시 발생된 결함을 제거하기 위한 고온 열처리 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 실리콘 리치 질화막은, LPCVD로 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 7 항에 있어서,
    상기 실리콘 리치 질화막은, 적어도 두 종류 이상의 실리콘 소오스 가스와 질소 소오스 가스를 사용하여 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 9 항에 있어서,
    상기 실리콘 소오스 가스는, DCS(SiH2Cl2)와 SiH4의 혼합 가스이고, 상기 질소 소오스 가스는 NH3인 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 10 항에 있어서,
    상기 실리콘 소오스 가스 DCS(SiH2Cl2)와 질소 소오스 가스 NH3의 유량비는, 1 : 10 인 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 10 항에 있어서,
    상기 실리콘 소오스 가스 DCS(SiH2Cl2)와 SiH4의 유량비는, 약 1 : 0.1 인 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 7 항에 있어서,
    상기 고온 열처리 공정 온도는, 약 1150 ℃ 인 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 7 항에 있어서,
    상기 고온 열처리 후의 실리콘 리치 질화막의 잔류 응력은, 3 × 109dyne/cm2이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 실리콘 리치 질화막을 식각 마스크로 사용하는 반도체 장치의 제조 방법에 있어서,
    반도체 기판 상에 LPCVD 방법으로 실리콘 리치 질화막(Si-rich nitride)을 형성하되, 상기 실리콘 리치 질화막을 형성하기 위한 소오스 가스로서, 질소 소오스 가스와, 적어도 두 종류 이상의 서로 다른 실리콘 소오스 가스를 사용하여 형성하고,
    상기 서로 다른 실리콘 소오스 가스는, 상기 질소 소오스 가스와 반응하여 실리콘 질화막을 형성하는 제 1 실리콘 소오스 가스와,
    상기 실리콘 리치 질화막을 형성하는데 필요한 실리콘 소오스의 부족량을 보충하는 기능을 갖는 제 2 실리콘 소오스 가스를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제 15 항에 있어서,
    상기 실리콘 리치 질화막은, SixNy의 조성을 갖는 막으로서 x가 적어도 y 이상의 값을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제 15 항에 있어서,
    상기 실리콘 리치 질화막은, Si4N4막인 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제 15 항에 있어서,
    상기 질소 소오스 가스는, NH3인 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제 15 항에 있어서,
    상기 제 1 실리콘 소오스 가스는, DCS(SiH2Cl2) 이고, 상기 제 2 실리콘 소오스 가스는 SiH4인 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제 19 항에 있어서,
    상기 DCS(SiH2Cl2)와 SiH4의 유량비는, 약 1 : 0.1 인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019970059260A 1997-11-11 1997-11-11 반도체장치의식각마스크형성방법 KR100274601B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019970059260A KR100274601B1 (ko) 1997-11-11 1997-11-11 반도체장치의식각마스크형성방법
TW087116433A TW405213B (en) 1997-11-11 1998-10-02 A method of forming a trench isolation in a semiconductor substrate
CNB981244718A CN1171291C (zh) 1997-11-11 1998-11-09 在半导体基片上形成沟槽绝缘的方法
JP31950398A JP4242958B2 (ja) 1997-11-11 1998-11-10 半導体装置のエッチングマスク形成方法
US09/190,803 US6162700A (en) 1997-11-11 1998-11-11 Method of forming a trench isolation structure in a semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970059260A KR100274601B1 (ko) 1997-11-11 1997-11-11 반도체장치의식각마스크형성방법

Publications (2)

Publication Number Publication Date
KR19990039232A true KR19990039232A (ko) 1999-06-05
KR100274601B1 KR100274601B1 (ko) 2001-02-01

Family

ID=19524525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970059260A KR100274601B1 (ko) 1997-11-11 1997-11-11 반도체장치의식각마스크형성방법

Country Status (5)

Country Link
US (1) US6162700A (ko)
JP (1) JP4242958B2 (ko)
KR (1) KR100274601B1 (ko)
CN (1) CN1171291C (ko)
TW (1) TW405213B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030093011A (ko) * 2002-06-01 2003-12-06 주식회사 하이닉스반도체 반도체소자의 전극 형성방법
KR100560288B1 (ko) * 1999-12-24 2006-03-10 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100866451B1 (ko) * 2002-06-12 2008-10-31 동부일렉트로닉스 주식회사 반도체 디펙트 검사 장비의 교정용 인증체 및 그 제조 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280106B1 (ko) * 1998-04-16 2001-03-02 윤종용 트렌치 격리 형성 방법
KR100400277B1 (ko) * 2000-06-22 2003-10-01 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
US6268299B1 (en) * 2000-09-25 2001-07-31 International Business Machines Corporation Variable stoichiometry silicon nitride barrier films for tunable etch selectivity and enhanced hyrogen permeability
US6709928B1 (en) * 2001-07-31 2004-03-23 Cypress Semiconductor Corporation Semiconductor device having silicon-rich layer and method of manufacturing such a device
KR100672753B1 (ko) * 2003-07-24 2007-01-22 주식회사 하이닉스반도체 전자트랩을 억제할 수 있는 트렌치형 소자분리막의 형성방법
KR100764439B1 (ko) * 2006-04-25 2007-10-05 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US8283261B2 (en) 2007-05-25 2012-10-09 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US8643124B2 (en) 2007-05-25 2014-02-04 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US7898852B1 (en) 2007-12-27 2011-03-01 Cypress Semiconductor Corporation Trapped-charge non-volatile memory with uniform multilevel programming
US8088683B2 (en) * 2008-03-31 2012-01-03 Cypress Semiconductor Corporation Sequential deposition and anneal of a dielectic layer in a charge trapping memory device
US8685813B2 (en) 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow
US8709910B2 (en) * 2012-04-30 2014-04-29 United Microelectronics Corp. Semiconductor process

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03257935A (ja) * 1990-03-08 1991-11-18 Matsushita Electron Corp 半導体装置の製造方法
US5580815A (en) * 1993-08-12 1996-12-03 Motorola Inc. Process for forming field isolation and a structure over a semiconductor substrate
JP3632256B2 (ja) * 1994-09-30 2005-03-23 株式会社デンソー 窒化シリコン膜を有する半導体装置の製造方法
US5968611A (en) * 1997-11-26 1999-10-19 The Research Foundation Of State University Of New York Silicon nitrogen-based films and method of making the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560288B1 (ko) * 1999-12-24 2006-03-10 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR20030093011A (ko) * 2002-06-01 2003-12-06 주식회사 하이닉스반도체 반도체소자의 전극 형성방법
KR100866451B1 (ko) * 2002-06-12 2008-10-31 동부일렉트로닉스 주식회사 반도체 디펙트 검사 장비의 교정용 인증체 및 그 제조 방법

Also Published As

Publication number Publication date
JPH11219945A (ja) 1999-08-10
JP4242958B2 (ja) 2009-03-25
TW405213B (en) 2000-09-11
CN1171291C (zh) 2004-10-13
CN1218987A (zh) 1999-06-09
KR100274601B1 (ko) 2001-02-01
US6162700A (en) 2000-12-19

Similar Documents

Publication Publication Date Title
KR100274601B1 (ko) 반도체장치의식각마스크형성방법
KR0122513B1 (ko) 반도체 소자에서 질화 실리콘을 산화하는 방법
US7479440B2 (en) Method of forming an isolation structure that includes forming a silicon layer at a base of the recess
US6589877B1 (en) Method of providing an oxide
KR100248888B1 (ko) 트랜치 격리의 형성 방법
KR20040076697A (ko) 고밀도 플라즈마 화학기상증착 공정
KR100819188B1 (ko) 손상된 막을 보수하는 방법 및 반도체 칩을 생산하는 시스템
US20010012701A1 (en) Method of forming a silicon nitride thin film
KR100286127B1 (ko) 반도체 장치의 트렌치 격리 형성 방법
KR100444918B1 (ko) 반도체 장치의 제조 방법
KR970005943B1 (ko) 반도체 장치의 텅스텐 실리사이드 제조방법
KR100327604B1 (ko) 트렌치 격리영역 형성방법
CN108447774B (zh) 同时去除热氧化膜和去除沉积氧化膜的方法及设备
KR100571421B1 (ko) 얕은 트렌치 분리막을 갖는 반도체 소자 및 그 제조 방법
KR100492790B1 (ko) 반도체소자의소자분리절연막형성방법
KR100233293B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR100451319B1 (ko) 반도체소자의 소자분리막 제조방법
KR100212014B1 (ko) 반도체 소자의 비피에스지막 형성방법
KR19990010759A (ko) 웨이퍼에 대한 스트레스를 적게 하는 질화막 형성 방법
KR100329753B1 (ko) 반도체소자의소자분리막형성방법
KR100432896B1 (ko) 에스티아이 공정의 실리콘 질화막 생성 억제방법
KR20000009808A (ko) 트렌치 격리의 제조 방법
KR19990057370A (ko) 반도체 소자의 제조방법
JPH09312287A (ja) 半導体デバイスのフィールド酸化膜の製造方法
KR19990027633A (ko) 반도체 소자의 산화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee