KR19990032386A - 반도체 소자의 미세 패턴 형성방법 - Google Patents

Abstract

본 발명은 패턴의 식각 프로파일을 향상시키도록 한 반도체 소자의 미세 패턴 형성방법에 관한 것으로서, 기판을 준비하는 단계와, 상기 기판상에 단계적으로 도핑농도를 조정하여 도전층을 증착하는 단계와, 상기 도전층상에 일정영역이 오픈되도록 마스크층을 형성하는 단계와, 그리고 상기 마스크층을 마스크로 이용하여 상기 도전층을 선택적으로 제거하여 도전층 패턴을 형성하는 단계를 포함하여 형성함을 특징으로 한다.

Description

반도체 소자의 미세 패턴 형성방법

본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, 미세 패턴 형성시 상부 선폭과 하부 선폭의 차를 줄이는데 적당한 반도체 소자의 미세 패턴 형성방법에 관한 것이다.

일반적으로 자외선 노광기술에서 시판(市販)하는 마스크 얼라이너에서는 1~2㎛ 정도의 해상도를 얻을 수 있다는 것이 확인되었다. 그러나 이것은 레지스트 패턴의 해상도이고, 최종적인 에칭 패턴의 해상도는 아니다.

실제의 디바이스 표면은 복잡한 단차를 가지고 있어, 레지스트 패턴 형성의 경우, 여러 가지 문제가 일어난다.

예를 들면, 단차부에서는 레지스트 도포막 두께가 비정상으로 되어, 노광 조건의 최적화가 되지 않는 경우가 있고, 또 미세화를 생각해서 레지스트막 두께 자체를 감소시키면 핀 홀(Pin Hole) 등의 문제가 발생한다.

이러한 패턴의 미세화를 저해하는 이러한 요인을 제거하기 위해서 다층 레지스트 기술이 제안되고 있다.

이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 미세 패턴 형성방법을 설명하면 다음과 같다.

도 1a 내지 도 1c는 종래의 반도체 소자의 미세 패턴 형성방법을 나타낸 공정단면도이다.

도 1a에 도시한 바와 같이 반도체 기판(11)상에 도핑 농도가 균일한 폴리 실리콘층(12)을 증착한다.

여기서 상기 폴리 실리콘층(12)의 증착과정은 수직의 노(Vertical Furnace)에서 이루어지는데, 노 내에 도핑 가스를 짧은 주입관(Short Nozzle)과 긴 주입관(Long Nozzle)으로 주입하여 증착이 이루어진다.

한편, 상기 폴리 실리콘층(12)의 증착 시작부터 원하는 두께의 폴리 실리콘층(12)을 형성할 때까지 주입가스량을 고정하여 일정하게 주입함으로써 증착된 폴리 실리콘층(12)의 종단면상 도핑농도를 일정하게 한다.

도 1c에 도시한 바와 같이 상기 폴리 실리콘층(12)상에 포토레지스트(Photo Resist)(13)를 도포한 후, 노광 및 현상공정으로 상기 포토레지스트(13)를 패터닝(Patterning)한다.

이어, 상기 패터닝된 포토레지스트(13)를 마스크로 이용하여 상기 폴리 실리콘층(12)을 선택적으로 제거하여 폴리 실리콘 패턴(14)을 형성한다.

여기서 상기 폴리 실리콘 패턴(14)은 상부 선폭과 하부 선폭의 차가 발생한다. 즉, 상부선폭 보다 하부선폭이 좁게 형성된다.

도 1c에 도시한 바와 같이 상기 포토레지스트(13)를 제거한 후, 도면에는 도시하지 않았지만 이후 공정을 계속 진행한다.

그러나 이와 같은 종래의 반도체 소자의 미세 패턴 형성방법에 있어서 다음과 같은 문제점이 있었다.

즉, 균일하게 도핑된 폴리 실리콘층으로 미세 패턴 형성시 상부에서 하부에 이르는 선폭(또는 홀의 사이즈)의 차이가 발생하여 미세 패턴을 형성하는데 어려움이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 상부에서 하부에 이르는 선폭의 차가 없는 반도체 소자의 미세 패턴 형성방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1c는 종래의 반도체 소자의 미세 패턴 형성방법을 나타낸 공정단면도

도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 미세 패턴 형성방법을 나타낸 공정단면도

도면의 주요 부분에 대한 부호의 설명

21 : 반도체 기판 22 : 폴리 실리콘층

23 : 포토레지스트 24 : 폴리 실리콘 패턴

상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 미세 패턴 형성방법은 기판을 준비하는 단계와, 상기 기판상에 단계적으로 도핑농도를 조정하여 도전층을 증착하는 단계와, 상기 도전층상에 일정영역이 오픈되도록 마스크층을 형성하는 단계와, 그리고 상기 마스크층을 마스크로 이용하여 상기 도전층을 선택적으로 제거하여 도전층 패턴을 형성하는 단계를 포함하여 형성함을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 미세 패턴 형성방법을 상세히 설명하면 다음과 같다.

도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 미세 패턴 형성방법을 나타낸 공정단면도이다.

도 2a에 도시한 바와 같이 반도체 기판(21)상에 단계적으로 도핑농도를 조정하여 수직 종단면상이 틸티(Tilt)된 도핑농도를 갖는 폴리 실리콘층(22)을 증착한다.

여기서 상기 폴리 실리콘층(22)의 증착공정은 증착 초기에 도핑 가스를 다량주입(또는 소량주입)하고, 다음 스텝에서는 점차로 도핑 가스량을 감소(또는 증가)시키면서 원하는 두께로 폴리 실리콘층(22)을 증착한다.

도 2b에 도시한 바와 같이 상기 폴리 실리콘층(22)상에 포토레지스트(23)를 도포한 후, 노광 및 현상공정으로 상기 포토레지스트(23)를 패터닝한다.

이어, 상기 패터닝된 포토레지스트(23)를 마스크로 이용하여 상기 폴리 실리콘층(22)을 선택적으로 제거함으로써 폴리 실리콘 패턴(24)을 형성한다.

도 2c에 도시한 바와 같이 상기 포토레지스트(23)를 제거하고, 도면에 도시하지 않았지만 이후 공정을 계속 진행한다.

이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 미세 패턴 형성방법에 있어서 수직 종단면상이 틸티된 도핑 농도를 갖는 폴리 실리콘층을 선택적으로 에칭하여 미세 패턴을 형성함으로써 에치 프로파일(패턴측 단면 수직각)을 향상시키는 효과가 있다.

Claims (2)

1. 기판을 준비하는 단계;

   상기 기판상에 단계적으로 도핑농도를 조정하여 도전층을 증착하는 단계;

   상기 도전층상에 일정영역이 오픈되도록 마스크층을 형성하는 단계;

   상기 마스크층을 마스크로 이용하여 상기 도전층을 선택적으로 제거하여 도전층 패턴을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
2. 제 1 항에 있어서,

   상기 기판상에 단계적으로 도핑농도를 조정하여 도전층을 증착하는 단계는 초기에는 도핑가스량을 다량으로 주입하고 다음 스텝에서는 점차로 도핑가스량을 감소시키면서 원하는 두께를 갖는 도전층을 형성함을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.