KR19980086905A - 연속 명암 인쇄에서 그레이 레벨을 생성하기 위하여 지연 라인을 조정하기 위한 방법 및 장치 - Google Patents

연속 명암 인쇄에서 그레이 레벨을 생성하기 위하여 지연 라인을 조정하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR19980086905A
KR19980086905A KR1019980016657A KR19980016657A KR19980086905A KR 19980086905 A KR19980086905 A KR 19980086905A KR 1019980016657 A KR1019980016657 A KR 1019980016657A KR 19980016657 A KR19980016657 A KR 19980016657A KR 19980086905 A KR19980086905 A KR 19980086905A
Authority
KR
South Korea
Prior art keywords
signal
output
input
delay
delay line
Prior art date
Application number
KR1019980016657A
Other languages
English (en)
Other versions
KR100474210B1 (ko
Inventor
게리 스코트 오버랄
토마스 캠프벨 웨이드
Original Assignee
맥아들 존 제이
렉스마크 인터네셔널 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 맥아들 존 제이, 렉스마크 인터네셔널 인코포레이티드 filed Critical 맥아들 존 제이
Publication of KR19980086905A publication Critical patent/KR19980086905A/ko
Application granted granted Critical
Publication of KR100474210B1 publication Critical patent/KR100474210B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40—Picture signal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Laser Beam Printer (AREA)
  • Color, Gradation (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Fax Reproducing Arrangements (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Image Processing (AREA)
  • Record Information Processing For Printing (AREA)

Abstract

매우 빠른 속도로 동작하는 일련의 아날로그 지연 소자를 포함함으로써, 연속 명암 프린팅에서 사용될 수 있는 상당히 다양한 그레이 레벨을 생성하기 위하여, 슬라이스를 추가로 분할하기 위한 개선된 모드에서 사용될 수 있는, 개선된 프린터가 제공된다. 연속 명암 프린팅의 이러한 개선된 모드를 사용함으로써, 상기 일련의 지연 소자의 제어 하에서, 완전한 온(on) 슬라이스가 부분 슬라이스보다 바로 선행하거나 바로 뒤따를 수 있다. 지연 라인 체인 회로를 조정 모드에 위치시킴으로써, 지연 소자는 프린트될 각 페이지의 시작부에서 자동적으로 조정되는데, 슬라이스에 기초한 클록 주기보다 크거나 이와 같은 시간 지연을 야기하기 위하여, 상기 모드 도중에, 클록 펄스가 상기 지연 라인 체인에 제공되어, 하나의 부가적인 지연 소자의 증분으로 체인은 반복적으로 시험되게 된다. 일단 상기 양이 결정되면, 조정된 지연 소자는, 레이저 프린트헤드로부터 출력될 전체 다음 페이지를 프린트하기 위하여, 사용될 것이다. 프린트가 연속 명암 프린팅을 위하여 다양한 그레이 레벨을 필요로 함에 따라, 특정 화소 또는 화소의 그룹을 위한 전체 슬라이스 및 부분 슬라이스의 수는 요구되는 그레이 레벨에 의해 결정되고, 부분 슬라이스가 프린트되려 할 때, 프린터는, 비디오 출력 신호를 레이저 프린트헤드로 출력하는 플립플롭을 제어하는데 사용될, 지연 소자의 적절한 수를 선택한다. 플립플롭의 비동기 리세트 입력이 인가된 제어 신호를 가질 때, 플립플롭의 출력은, 현재 레이저 프린트헤드로 출력되고 있는 슬라이스의 온 타임을 종결하기 위하여, 상태를 곧바로 변화시킨다. 비동기 리세트 플립플롭의 사용에 의해, 화소 클록 또는 슬라이스에 기초한 클록의 주파수 또는 위상 각도에 대한 고려 없이, 완전히 지연 라인의 제어 하에서, 슬라이스는 더 적은 시간 간격으로 분할될 수 있다.

Description

연속 명암 인쇄에서 그레이 레벨을 생성하기 위하여 지연 라인을 조정하기 위한 방법 및 장치
본 발명은 일반적으로 프린팅 설비에서 그레이 레벨의 숫자를 증대시키는 것에 관한 것이고, 특히 보다 더 고속의 클록으로서 필수적으로 동작하는 지연 소자를 사용하는 형태의 프린터에 관한 것이다. 본 발명은 특히, 슬라이스 클록 펄스를 분할할 수 있어 그렇지 않은 경우보다 더 많은 그레이 레벨을 생성하는 연속 지연 스테이지의 한 그룹과, 각 지연 스테이지에 의해 유도된 시간 지연의 양을 조정하는 방법을 제공하는, 개선된 레이저 프린터로서 개시되었다.
전자 사진(Electrophotographic : EP)에 기초한 프린터에서 프린트 해상도가 증대됨에 따라, 프린트 평활 방법은 파악되는 프린트 품질에 적은 영향을 덜 미친다. 프린트 표준이 카메라에 의한 복사에 근접함에 따라, EP 프린터는 통상적으로 영상의 해상력과 평탄도 사이에서 중대한 흥정(tradeoff)을 하는 것을 피할 수 없다. 보다 더 선명하고 명확하게 한정된 영상을 얻기 위하여, 망판(halftone) 셀은 프린트된 화소(pels)의 작은 격자에 대응하는 작은 절대 영역만을 점유해야만 한다. 실물과 같은 살빛 명암을 위해 요구되는, 그레이 레벨에서 평탄하고 점진적인 변화를 얻기 위하여, 각 망판 셀은 선택되는 많은 수의 유효 그레이 레벨을 포함하여야만 한다. 부가적으로, 정보의 한 비트가 흑색 또는 백색 화소를 나타내는 2진 프린팅을 위하여, 사용자는 영상 해상력과 평탄도 사이를 선택하여야만 한다.
다중 비트 또는 연속 명암(contone) 프린팅은, 프린트된 화소마다 다중 레벨의 제어를 제공함으로써, 해상력과 평탄도 사이의 어려운 흥정을 피한다. 영상 생성 소프트웨어가 다중의 중간 레벨을 선택할 수 있게 허용함으로써, 주어진 영역에서 프린트 가능한 그레이 레벨의 수는 상당히 증가한다. 예컨대, 4×4의 화소 배열로 구성된 주어진 망판 셀은, 백색과 흑색을 포함하여 17개의 그레이 레벨{(4*4)+1=17}이 가능하다. 그러나, 망판 셀에서 각 화소가 4개의 구획(subdivision)으로 더 분할될 수 있다면, 65개의 그레이 레벨{(4*4*4)+1 = 65}이 가능하며, 화소마다 더 많은 구획을 제공함으로써, 프린터의 유효 해상도는 증가한다.
감지되는 프린트 해상도를 증가시키기 위한 노력에 있어서, 프린터 하드웨어 설계는 각 프린트된 화소를 연속적으로 슬라이스(slice)로 불리는 더 적은 조각으로 분할하는 방법에 초점이 맞춰졌다. 화소 분할의 증가는 통상적으로 슬라이스에 기초한 클록의 주파수를 증가시켜, 화소 당 더 많은 슬라이스를 제공함으로써 이루어졌다. 이러한 방법은, 중간 처리 속도 프린터(예, 분당 16 페이지(PPM : page per minute) 이하)에서 느린 300 dpi 프린팅 및 600 dpi 프린팅을 위한 표준 ASIC 실리콘 처리에 대해 유효하다. 그러나, 더 빠른 600 dpi 프린터 및 1200 dpi 프린터 및 상위 프린터에서, 각 화소를 많은 슬라이스로 분할하기 위해 요구되는 클록 주파수는 엄청나게 빠르다. 예컨대, 1200 dpi 화소를 12 PPM에서 8개의 슬라이스로 분할하기 위해서는, 대략 320 MHz의 슬라이스에 기초한 클록 주파수가 필요하게 되면, 이는 현재의 유용한 ASIC 실리콘 처리에서 유효한 실제 상한 값을 초과한다.
종래의 동기 또는 클록에 기초한 방법론이 요구되는 수행 레벨을 제공하지 못하므로, 하드웨어는 비동기 설계 기술을 사용하도록 설계되어야만 한다. 이러한 한 가지 기술은 아날로그 지연 라인의 사용을 포함하지만, 주어진 지연 요소에 의해 생성된 지연에서의 변동 가능성 때문에, 실제 응용에서 이러한 실현은 어렵다. 표준의 유용한 ASIC에 있어서, 원하는 설정값에서 얻어지는 시간 지연은, 실리콘 처리, 주위 온도 및 전원 전압에서 모든 변동에 대해 3 내지 4 배의 계수만큼 변할 수 있다. 이러한 변동 가능성은, 증대된 프린트 해상도를 제공하는데 있어서 종래 회로내의 지연 라인이 실용화되기 이전에, 상당히 감소되어야만 한다.
별도의 주문 지연 라인 모듈은, 슬라이스를 추가로 분할하기 위하여 사용될 수 있는 지연 시간을 반복적으로 제공하기 위하여, 사용될 수 있어야만 한다. 선택적으로, 아날로그 펄스 폭 기술의 사용은, 아날로그 디바이스사에서 제작된 부품 번호 AD9560의 펄스 폭 변조기 칩, 또는 달라스 세미컨덕트사에서 제작된 부품 번호 DSI040의 프로그램 가능한 펄스 생성기와 같은 독립된 아날로그 펄스 폭 생성 장치를 아마도 사용함으로써, EP 프린터 시스템에서 사용될 수 있다.
영상 처리 시스템 또는 프린터에서 지연 소자를 사용하는 다른 방법은, 높은 명암 품질을 구비한 영상 처리 시스템을 기술한 (Seto에 의한)미국 특허(5,379,126호)와 같은 특허에 개시되었다. 마스터 클록 신호는 8비트 영상 입력 신호와 동기가 맞춰진다. 래치 및 지연 회로를 사용하여, 영상 신호의 밀도 레벨 값은 변경될 수 있다. 이것은, 하나 이상의 지연 클록의 지연 시간만큼, 또한 입력 영상 신호마다의 명암의 수만큼, 특정 비트를 가중시킴으로써 이루어진다. 한 실시예에 있어서, 마스터 클록으로부터 다른 위상을 각각 갖는, 4 개의 다른 지연된 클록 신호는, 래치 회로로부터 4 개의 다른 병렬 라인 출력을 따른 입력으로서 영상 신호를 받아들이는 전환(changeover) 회로를 구동하기 위하여, 사용된다. 이들 병렬 영상 신호는, 영상 데이터의 각 바이트를 위한 가중된 명암 신호를 제공하기 위하여, 클록 신호와 결합된다. 4 개의 다른 하위-화소(sub-pel) 클록 신호의 위상 각도는 한 세트의 소정의 시간 지연 소자에 의해 고정된다.
(Kato에 의한) 미국 특허(5,351,137)는, 유사 망판 처리된 영상 및 문자, 또는 혼합된 상태에서 라인 도면을 포함하는 영상의 픽셀 밀도를 위한 픽셀 밀도 변환 시스템을 기술한다. 픽셀 밀도는 상기 특허에 기술된 다양한 방법에 의해 증가하거나 감소될 수 있다. 일부 경우에 있어서, 영상 신호는 라인 버퍼를 통과한 후, 영상 클록에 의해 클록되는 지연 플립플롭 소자를 통해 전달된다. 도시된 실시예에 있어서, D 플립플롭은, 참조될 수 있는 정확한 16 픽셀을 제공하기 위하여, 4개의 행×4개의 열로 그룹 지어진다.
(Ojima에 의한) 미국 특허(5,488,487)는, 주 클록 신호보다 짧은 시간 주기에서 펄스 폭 변조를 받게되는 신호를 입력하는 레이저 프린터에 사용하기 위한 영상 형성 시스템을 기술하였다. 입력 신호는, 각각이 클록 신호보다 짧은 시간의 길이를 갖는 다수의 다른 신호로 변환되어, 소정의 가중치에 따른 펄스 폭 변조를 수행한다. 높은 명암의 신호는 클록 신호 주파수를 증가시킴이 없이 얻어질 수 있다. 제 1 실시예에 있어서, 단일의 90도 위상 지연 회로가 제공되어 직교 클록을 생성한다. 제 2의 실시예에 있어서, 펄스 폭 변조 가중은 동일하게 분할되지 않지만, 대신에 시간 지연은 일정하지 않은 증분에 의해 조정된다. Ojima는 변환 회로 소자의 안정된 동작이 보장되는 한, 본 발명은 지연 클록 신호의 수 및 이들 사이의 위상 차이에 국한되지 않는다 라고 기술하였다. 이러한 안정된 동작은 물론, 시간 지연 회로 자체가 다양한 조건에 대해 동작 특성을 변화시키지 않는다고 간주한다.
(Kantor에 의한) 미국 특허(4,681,424)는, 프린트될 특정 화소를 위한 전체 그레이 노출을 결정하기 위하여, 환경 제어 신호(ECS)를 사용하는 EP 프린터를 기술하였다. 환경 조건에서의 변화를 보상하도록, 화소의 리딩 에지(leading edge)와 트레일링 에지(trailing edge)는 제 시간에 이동될 수 있다. 지연 라인 회로는 일련의 선택기 회로에 연결된 5개의 독립된 출력을 갖는다. 한 세트의 비교기는 현재의 환경 제어 신호의 전압 레벨에 의해 제어되는 출력 상태를 갖는다. 이들 비교기의 출력은, 전체적인 폭을 증가시키기 위하여 흑색 화소의 트레일링 에지 상에서 얼마나 많은 지연이 사용되는 지를 제어한다. 유사하게, 이들 비교기의 출력은 또한 동일한 화소의 리딩 천이의 타이밍을 결정한다. 지연 라인은 원래의 클록 신호에 대해 순차적으로 지연된 펄스의 한 세트를 생성하고, 환경 조건의 보상은 자동적으로 어떤 지연 라인 출력이 ECS 신호의 아날로그 전압에 기초하여 사용될 지를 선택한다.
(Bassetti에 의한) 미국 특허(4,625,222)는 프린트헤드를 위한 구동 신호를 변경하는 EP 프린터를 위한 프린트 개선 회로를 개시하였다. 변경은, 기울어진 선의 디지털화된 에지를 평탄화하고, 주사 방향과 수직 방향에서와 주사와 병렬 방향에서 단일 화소 폭 라인을 넓히는 것을 포함한다. 개시된 회로는 화소를 위해 사용된 그레이 신호의 밀도를 변화시키기 위하여, 시프트 레지스터와 가변 시간 지연 소자를 지연 라인으로 사용한다. 리딩 및 트레일링 에지의 그레이 신호는 주사와 평행 방향에서 흑색 데이터 다음에 제공되는 반면, 확장된 흑색 신호는 주사와 수직 방향에서 단일 화소 데이터를 위해 제공된다. 동작 모드에 따라, 흑색 및 그레이 신호는 모두 통과될 수 있거나, 또는 단일 화소 영역이 두 개의 그레이 신호를 포함한다면, 오직 리딩 그레이 신호만이 통과되고, 또는 단일 화소 영역이 두 개의 부가된 흑색 신호와 그레이 신호를 포함한다면, 오직 그레이 신호만이 통과된다(개시된 몇 가지 변형이 존재).
(Bassetti에 의한) 미국 특허(4,544,264)는, 단일 화소의 폭을 넓히기 위하여, 리딩 또는 트레일링 흑색 신호를 생성하기 위한 지연 회로를 기술하는 미국 특허(4,625,222)에서와 유사한 회로를 개시하였다. 일반적으로 그레이 화소는 항상 흑색 라인의 한 에지 상에 첨가되고, 이러한 발표는, 흑색 라인의 트레일링 에지에 인접하여 항상 부가되는 그레이 화소를 나타낸다. 미국 특허(4,625,264)는 그레이 화소에서 흑색 화소 역시 동일한 위치에 첨가되는 것을 금지한다.
따라서, 본 발명의 기본적인 목적은, 연속적인 명암 프린팅에서 그레이 레벨의 수를 증가시키기 위한 일련의 아날로그 지연 소자의 사용에 의한, 슬라이스 클록을 단순히 사용하여 유효한 것보다 훨씬 큰 해상도를 나타내는 프린터를 제공하는 것이다.
본 발명의 다른 목적은, 연속 명암 프린팅에서 더 많은 그레이 레벨을 생성하기 위하여, 또한 지연 소자가 영향하에서 동작하는 가변 조건하에서 조차 프린트된 출력에서의 반복 가능한 가시적인 해상도를 나타내도록, 이들 지연 소자의 타이밍을 조정하기 위하여, 슬라이스 클록을 추가로 분할하는 일련의 아날로그 지연 라인을 포함하는 프린터를 제공하는 것이다.
본 발명의 또 다른 목적은, 연속하는 명암 프린팅에서 더 많은 그레이 레벨을 생성하도록, 또한 주로 비동기 설계와 관련되는 펄스 폭 변화가능성의 모든 효과를 실질적으로 제거하도록, 슬라이스 클록을 추가로 분할하는 일련의 아날로그 지연 소자를 포함하는 프린터를 제공하는 것이다.
본 발명의 또 다른 목적은, 연속하는 프린팅에서 더 많은 그레이 레벨을 생성하기 위하여 슬라이스 클록을 효과적으로 추가 분할하기 위해 사용되는 일련의 지연 소자의 실제 시간 지연을 실시간으로 조정할 수 있는 프린터를 제공하는 것인데, 이러한 조정은 자동적으로 얼마나 많은 지연 소자가 슬라이스 클록의 주기를 포함하는 지를 결정한다.
본 발명의 부가적인 목적, 장점 및 다른 새로운 특성은, 다음의 설명으로 부분적으로 당업자에게는 자명하거나 또는 본 발명의 실행으로 알 수 있는 다음의 설명에서 부분적으로 설명된다.
상기 및 다른 목적을 달성하기 위하여, 또한 본 발명의 한 특성에 따라, 초기 프린트 해상도를 생성하기 위하여 종래의 화소 클록 및 종래의 슬라이스(또는 하위-화소) 클록을 포함하는 개선된 프린터가 제공된다. 덧붙여, 본 발명의 프린터는 매우 빠른 속도로 동작하는 일련의 아날로그 지연 소자를 제공하여, 연속 명암 프린팅에 사용될 수 있는 매우 다양한 그레이 레벨을 생성하기 위하여, 슬라이스 클록을 추가로 분할하기 위한 개선 모드에서 사용될 수 있다. 연속 명암 프린팅의 이러한 개선 모드를 사용함으로써, 완전한 온(on) 슬라이스는, 일련의 지연 소자의 제어 하에서, 부분 슬라이스의 바로 앞에 선행하거나 바로 뒤에 뒤따른다. 기술된 한 실시예에 있어서, 레이저 프린트헤드에 제공되는 펄스 출력은 또한, 다중 입력 멀티플렉서에 향하는 개별 출력을 갖는 지연 라인 체인(예, 지연 스테이지의 연속 그룹)으로 향하기도 하는데, 상기 다중 입력 멀티플렉서는, 슬라이스 중 하나를 레이저 프린트헤드에 실시간으로 출력되는 슬라이스로 분할하는데 사용될 적절한 수의 지연 소자를 선택하는데 사용된다. 개시된 다른 실시예에 있어서, 레이저 프린트헤드에 대한 펄스 출력은, 각각이 지연 라인 소자와 이중 입력 멀티플렉서를 포함하는, 개별 지연 스테이지의 하나의 체인으로 향한다. 각 이중 입력 멀티플렉서는 최소한 하나의 지연 라인 소자를 통해 이동하는 지연 펄스를 입력하거나, 또는 레이저 프린트헤드로 보내지는 비디오 출력 신호로부터 유도된 버퍼링된 펄스를 입력하도록, 제어된다.
기술된 두 실시예에 있어서, 지연 라인 체인은 프린터 엔진(engine)의 ASIC(Application Specific Integrated Circuit : 주문형 집적 회로)에 존재하는 전자 소자들로 구성되고, 지연 소자는 프린트될 각 페이지의 시작부에서 자동적으로 조정될 수 있다. 이것은 지연 라인 체인 회로를 조정 모드(calibrate mode)에 위치시킴으로써 달성되는데, 이러한 시간 동안 클록 펄스는, 슬라이스에 기초한 클록의 주기와 동일하거나 이보다 큰 시간 지연을 야기하는데 요구되는 지연 소자의 수를 결정하기 위하여, 체인은 한 번에 하나의 부가적인 지연 소자의 증가로 반복적으로 시험되도록, 지연 라인에 제공된다. 일단 이러한 양이 결정되면, 조정된 지연 소자는 레이저 프린트헤드로부터 출력될 다음의 전체 페이지를 프린트하는데 사용된다.
프린터가 연속 명암 프린팅을 위한 다양한 그레이 레벨을 원함에 따라, 특정 화소 또는 화소 그룹을 위한 전체 슬라이스와 부분 슬라이스의 수는 원하는 그레이 레벨에 의해 결정되고, 부분 슬라이스가 프린트될 때, 프린터는 비디오 출력 신호를 레이저 프린트헤드에 출력하는 플립플롭을 제어하기 위하여 사용될 지연 소자의 적절한 수를 선택한다. 이것은, 이러한 플립플롭이 비동기 레세트 입력을 갖는 사실 때문에 발생하고, 이러한 입력이 적용된 제어 신호를 구비할 때, 플립플롭의 출력은, 현재 레이저 프린트헤드로 출력되는 슬라이스의 온타임(on time)을 종결하기 위하여, 상태를 변화시킨다. 플립플롭의 비동기 리세트의 사용에 의해, 화소 클록 또는 슬라이스에 기초한 클록의 주파수 또는 위상 각도에 대한 고려 없이, 지연 라인 체인의 제어 하에서 완벽하게, 슬라이스는 더 작은 시간 간격으로 분할될 수 있다.
본 발명의 또 다른 목적은, 본 발명을 실행하기 위해 고려된 최상의 모드에서 본 발명의 양호한 한 실시예가 설명되고 도시된 다음의 설명 및 도면으로부터, 당업자에게는 자명해질 것이다. 이해될 수 있는 것과 같이, 본 발명은 다른 실시예가 가능하고, 몇 가지 세부 사항은 본 발명으로부터 벗어남이 없는 다양하고 명확한 특성에서, 변화가 가능하다. 따라서, 도면 및 설명은 제한하는 것이 아닌 도시예로서 간주되어야 한다.
본 발명의 몇 가지 특성을 도시하는 명세서의 일부를 형성하고 이에 수용된 첨부 도면은, 상세한 설명 및 청구 범위와 함께 본 발명의 원리를 설명한다.
도 1은 본 발명의 원리에 따라 구성된, 레이저 프린터에 사용된 주요 요소의 하드웨어 블록도.
도 2는 도 1의 프린터의 레이저 프린트헤드에 제공된 출력 펄스를, 슬라이스에 기초한 클록의 변화에 대응하지 않는 순간에, 추가로 분할하기 위하여 사용된, 지연 라인 체인과 다중 입력 멀티플렉서의 조합의 제 1 실시예에 사용된 전자 회로의 부분 구성 블록도.
도 3은 도 1의 프린터의 레이저 프린트헤드에 제공된 출력 펄스를, 슬라이스에 기초한 클록의 변화에 대응하지 않는 순간에, 추가로 분할하기 위하여 사용된, 지연 라인 체인과 이중 입력 멀티플렉서의 제 2 실시예에 사용된 전자 회로의 부분 구성 블록도.
도 4는, 신속하게 종결된 슬라이스의 특정 예를 위한 펄스에 의해 이동되는 정확한 경로를 도시하는, 도 3에서 기술된 전자 회로의 부분 구성 블록도.
도 5는, 표준 해상도 프린터 및 도 1에 도시된 개선된 해상도 프린터 모두를 위한 화소 클록, 슬라이스 클록 및 비디오 출력 파형을 도시하는 타이밍도.
도 6은, 지연 라인 체인이 두 개 소자의 지연만을 제공하는, 도 1의 프린터의 조정 모드에서 사용된 적절한 신호의 타이밍도.
도 7은, 지연 라인 체인이, 전체 슬라이스 클록 주기에 못 미치는 시간 지연을 제공하는 9개 소자의 지연만을 제공하는, 도 1의 프린터의 조정 모드에서 사용된 적절한 신호의 타이밍도.
도 8은, 지연 라인 체인이, 슬라이스에 기초한 클록의 전체 주기를 가로지르는 충분한 시간 지연을 최종적으로 제공하는 10개 소자의 지연을 제공하는, 도 1의 프린터의 조정 모드에서 사용된 적절한 신호의 타이밍도.
도면 주요 부분에 대한 부호의 설명
10 : 레이저 프린터 12 : 전원
14 : 마이크로프로세서 16 : ROM
18 : 직렬 포트 20 : 병렬 포트
22 : 입력 버퍼 24,26 : 입력 장치
28 : 인터프리터 30 : 공통 그래픽 엔진(RAM)
34 : 대기 행렬 관리자(RAM) 36 : 프린트 엔진
유사한 번호는 동일한 소자를 나타내는 첨부 도면에 도시된, 본 발명의 양호한 실시예를 이제 언급한다.
도면을 참조하면, 도 1은 참조 번호 10으로 일반적으로 지정된 레이저 프린터의 하드웨어 블록도를 도시한다. 레이저 프린터(10)는, 몇 가지 다른 기능을 수행하기 위하여 소프트웨어 동작에 의해 몇 개의 부분으로 나뉘는, 다른 전압 레벨의 복수 출력을 갖는 DC 전원(12), 어드레스 라인, 데이터 라인, 및 제어 및/또는 인터럽트 라인을 갖는 마이크로프로세서(14), 판독 전용 메모리(ROM)(16), 및 임의 접근 메모리(RAM)와 같은 상대적으로 일정한 표준 소자를 양호하게 포함한다.
레이저 프린터(10)는 또한, 직렬 포트에 대해서는 참조 번호 18로, 병렬 포트에 대해서는 참조번호 20으로 지정된, 최소한 하나의 직렬 입력 또는 병렬 입력포트, 또는 많은 경우에 두 형태의 입력포트를 포함한다. 이들 포트(18 및 20)는 도 1에서 참조 번호 22로 일반적으로 지정된 대응하는 입력 버퍼에 연결된다. 직렬 포트(18)는 통상적으로, 워드 프로세서 또는 그래픽 패키지 또는 컴퓨터 지원 설계 패키지와 같은 소프트웨어 프로그램을 포함하는 개인용 컴퓨터 또는 워크스테이션의 직렬 출력포트에 연결된다. 유사하게, 병렬 포트(20)는 동일한 형태의 프로그램을 포함하는 동일한 형태의 개인용 컴퓨터 또는 워크스테이션의 병렬 출력포트에 연결될 수 있다. 이러한 입력 장치는 도 1에서 참조 번호(24 및 26)에 의해 각각 지정되었다.
일단, 문자 또는 그래픽 데이터가 입력 버퍼(22)에 의해 수신되면, 이들은 통상적으로 참조 번호(28)로 지정된 하나 이상의 인터프리터에 전달된다. 공통의 인터프리터는 PostScriptTM인데, 이는 대부분의 레이저 프린터에 의해 사용되는 산업 표준이다. 번역(interprete)된 후, 입력 데이터는 통상적으로 래스터될(rasterize) 공통의 그래픽 엔진에 보내지는데, 이것은 통상적으로 도 1에서 참조번호(30)로 지정된 RAM의 한 부분에서 일어난다. 래스터화 처리의 속도를 올리기 위하여, 폰트 풀(font pool) 및 가능하게는 폰트 캐쉬(font cache)도 대부분의 레이저 프린터 내의 ROM 또는 RAM 내에 각각 저장되고, 이들 폰트 메모리는 도 1에서 참조 번호(32)로 지정된다. 이러한 폰트 풀 및 캐쉬는 공통의 문자숫자식 문자를 위한 비트맵 패턴을 제공하여, 공통의 그래픽 엔진(30)이 이러한 문지를 최소 경과 시간을 사용하여 비트맵으로 쉽게 변환할 수 있도록 한다.
일단 데이터가 래스터화되면, 참조 번호(34)로 지정된 RAM의 한 부분인 대기행렬(queue) 관리자 또는 페이지 버퍼로 향한다. 통상적인 레이저 프린터에 있어서, 래스터화된 데이터의 전체 페이지는, 상기 페이지를 위한 하드 카피(hard copy)를 물리적으로 프린트하는데 걸리는 시간 간격 동안 대기행렬 관리자에 저장된다. 대기행렬 관리자(34) 내의 데이터는 참조 번호(36)로 지정된 프린트 엔진에 실시간으로 전달된다. 프린트 엔진(36)은 프린트헤드(48) 내의 레이저 광원을 포함하고, 그 출력(50)은 한 장의 종이 상에 물리적으로 잉크 칠해지는데, 이는 레이저 프린트(10)의 최종 프린트 출력이다.
어드레스, 데이터 및 제어 라인은 통상적으로 버스 내에서 그룹지어지고, 이들은 레이저 프린터(10) 내의 다양한 전자 소자 주위에서 병렬로 물리적으로 전달되는(간혹 멀티플렉스되는) 전기적으로 전도성 경로임을 이해할 것이다. 예컨대, 어드레스 및 데이터 버스는 통상적으로 ROM 및 RAM 집적 회로에 전달되고, 제어 라인 또는 인터럽트 라인은 통상적으로 버퍼로 작용하는 입력 또는 출력 집적 회로로 향한다.
프린트 엔진(36)은 ASIC(주문형 집적 회로)(40)를 포함하는데, 상기 ASIC는 프린트 엔진 내의 다양한 하드웨어 요소를 위한 제어기 및 데이터 처리 장치로 작용한다. 대기행렬 관리자(34)로부터 도달하는 비트맵 프린트 데이터는 ASIC(40)에 의해 수신되고, 적절한 순간에 레이저 프린트헤드(48)로 보내진다.
래스터화된 비트맵 정보가 데이터 경로(38)를 따라 프린트 엔진(36)에 전달됨에 따라, 궁극적으로는 직렬화되어, 프린트 출력(50)을 생성하기 위한 필요한 도트(dots)를 생성하기 위하여 레이저 프린트헤드(48)에 전달될 수 있게 된다. 영상 처리 회로(41)는 데이터 경로(38)로부터 들어오는 데이터를 검사할 것이고, 데이터 경로(42)에서의 플라이스에 기초한 직렬 신호(PI)와, 데이터 경로(94)에서 하위 슬라이스 프린트 종결 선택 신호(PT)를 생성할 것이다. 데이터 경로(42) 상의 직렬화된 신호(PI)는 여기에서 펄스 입력 신호로도 언급된다. 지연 라인 체인 라인(60)에 의해 동작된 후, 참조 번호(46)에 의해 지정된 펄스 출력 신호(또는 PO)는 레이저 프린트헤드(48)를 구동하는 비디오 출력의 직렬화된 신호를 나타낸다.
지연 라인 체인(60)을 위한 두 개의 독립적인 실시예가 여기에서 개시되었고, 두 실시예는 도 1에 도시된 특정의 공통 신호를 사용한다. 별도의 마이크로프로세서(70)는 프린트 엔진 내에 제공되고, 지연 라인 체인(60)을 적절하게 동작시키기 위하여 이루어지는 중요한 결정 중 일부를 제어한다. 예컨대, 마이크로프로세서(70)는 신호 경로(90)를 따라 조정 모드 신호(즉, CM)를 출력하는데, 이 신호는, 이후에 보다 완전하게 논의되는 바와 같이, 지연 라인 체인(60)을, 개별 지연 스테이지에서 일어나는 시간의 양을 조정하는 모드에 위치시킨다.
마이크로프로세서(70)에 의해 제어되는 다른 중요한 신호는 신호 경로(92)를 따른 조정 종결 선택 신호(CT)이다. 신호(CT)는, 지연 라인 체인(60)에서 사용될 지연 스테이지의 수를 선택하기 위하여, 적절한 상황에서 사용된다.
마이크로프로세서(70)는 또한, 신호 경로(52)를 따라 지연 라인 체인(60)으로부터 출력되고, 마이크로프로세서(70)와 조정 결과 레지스터(또는 CRR)(54) 모두에 전달되는 조정 종료 신호(CC)를 포함하는, ASIC(40)로부터 신호를 수신한다. 이러한 CRR 레지스터(54)는 지연 라인 체인(60)에 의해 수행되는 가장 최근의 조정 절차의 결과를 저장하는데 사용되고, 이러한 결과는 슬라이스 클록의 전체 한 주기를 가로지르기 위한 충분한 시간 지연을 생성하기 위해 요구되는 지연 스테이지의 수를 나타낸다. 이러한 결과는 통상적으로, 양호한 실시예에서 최대 값 15를 갖는 정수인 가변 명칭 CR를 구비하고, 지연 라인 체인(60)에서 제공된 최대 15 개의 지연 스테이지를 나타내는, 2진수로 제공된다. CR 신호는 CRR 레지스터(54)로부터 신호 경로(56)를 따라 마이크로프로세서(70)에 전달된다.
도 2는 지연 라인 체인(60)의 제 1 실시예를 도시하는데, 일련의 지연 소자(61, 62, 63 및 64)( 및 도시되지 않은 다른 지연 소자)는 다중 입력 멀티플렉서(80)로 향하는 출력을 갖는다. 1/600 인치의 화소 크기(즉, 600 dpi)와, 1/8 화소의 슬라이스 크기를 갖는 레이저 프린트를 가정하면, 170 MHz의 슬라이스 클록을 사용하는 것이 적절하다. 이러한 프린터는 분당 24 페이지(PPM)를 생성할 수 있고, 단일 슬라이스에 대한 시간 주기는 5.8 nsec가 된다. 상용 ASIC 실리콘 처리가 약 200 MHz의 최대 클록 속도를 허용하므로, 더 많은 수의 그레이 레벨을 생성하기 위한 더 큰 해상도를 얻기 위해 클록형 접근법을 사용하는 슬라이스를 더 분할하는 것은 불가능하다.
아날로그 지연 라인(지연소자 61, 62, 63 및 64로 도 2에 도시)을 대신에 사용함으로써, 신호(L0, L1, L2, L3 또는 L15)에 의해 지정된 지연 라인으로부터의 출력 중 하나는 다중 입력 멀티플렉서(80)(여기에서는 마스터 MUX로도 언급됨)에 입력된다. 이들 출력 L0-L15 중 하나는 멀티플렉서(80)의 출력에 스위치되고, 출력 신호는 신호 경로(108)를 따라 플립플롭(100)의 비동기 리세트 입력으로 향한다. 마스터 MUX(80)로부터의 출력이 논리 1 상태로 구동될 때, 플립플롭(100)의 비동기 리세트는 Q출력을 즉시 논리 0으로 구동시킨다. 이러한 방법에 있어서, 플립플롭(100)이 현재 논리 1 펄스(레이저 프린트헤드에 의해 프린트될 슬라이스를 나타냄)를 출력중이라면, 비동기 리세트는 상기 슬라이스가 종결되게 하고, 상기 슬라이스의 오직 한 부분만이 레이저 프린트헤드에 의해 실제 프린트된다.
직렬 비트맵 데이터는 도 2에서 신호 경로(42)에서의 PI(펄스 입력) 입력에 도달한다. 슬라이스에 기초한 클록 주기의 시작에서, SC 클록 신호는 신호 경로(44)에서 논리 1로 변화시키는데, 상기 논리 1은 플립플롭(100)에서 수신될 때 플립플롭의 Q출력을 상기 논리 상태로 구동시키고, 그후 D 입력에서 나타낸다. 슬라이스에 기초한 클록 SC 신호에서의 변화와 거의 동시에 발생하는 PI 신호에서의 변화는, SC 클록의 다음 주기까지 Q 출력에서의 변화에 영향을 미치지 않는다. 이것은 고유한 전파 지연 때문인데, 이러한 지연에서, PI 입력에 의한 변화는, SC 클록 펄스가 이미 플립플롭(100)이 D입력을 검사하도록 한 후, 아마도 그 Q 출력 상태를 변화시킬 때까지 영향을 미치지 않는다. 이러한 방법에 있어서, 신호 경로(46)에서 PO(펄스 출력) 신호는 PI 신호를 곧바로 따르지는 않지만, SC 클록의 단일 주기만큼 지연될 것이다.
레이저 프린트헤드(48)가 전체 슬라이스를 프린트하려 한다고 가정하면, 마스터 MUX(80)는 신호 경로(108)에서의 출력을 단순히 논리 0이 되도록 지령하여, 플립플롭(100)의 출력을 리세트하지 않는다. 이것은 PO 출력 펄스를 종결하지 않는 영향을 받게되어, 전체 SC 클록 주기(즉, 전체 슬라이스) 동안 논리 1 상태에 남게 된다.
유용한 실리콘 ASIC에서 유효한 지연 라인은 공칭 지연 시간의 3 내지 4배 정도의 시간 지연 가능성을 갖기 때문에, 이들 장치는, 슬라이스에 기초한 클록의 단일 주기와 비교하여 더 큰 해상도를 제공하기 위하여, 임의의 반복성을 갖는 신뢰할만한 메커니즘으로서 동작하기는 부적절하다. 체크하지 않고 남겨둔다면, 이러한 제어가 되지 않는 변화가능성은 전체적인 프린터 수행에 해로울 것이다. 예컨대, 최종 사용자가 한 영상을 백 번의 카피를 프린트한다면, 최종 프린트 출력은 첫 번째 프린트된 페이지보다 상당히 어두워질 수 있는데, 이 이유는 프린터가 웜업(warm up)됨에 따른 지연 라인의 느려짐은 지연 소자를 통해 프린트된 각 화소에 대해 더 길게 레이저를 온 상태로 유지시키기 때문이다. 전자를 차가운 실리콘을 통해 더 빨리 흐르기 때문에, 프린터가 차가울 때 주어진 수의 지연 소자의 효과는 적다, 그러나 이 예에서 최종 페이지가 프린트되는 시간까지 ASIC의 실리콘은 상당히 따뜻해져서, 지연 라인을 상당히 느리게 한다. 최종 페이지가 프린트될 때, 느린 지연 라인은 레이저에 대한 펄스의 지속 시간을 연장시켜, 프린트된 최종 페이지가 첫 번째 페이지보다 두드러지게 어두워지게 한다.
본 발명은, 상술한 문제를 피하기 위하여, 실시간으로 지연 라인을 주기적으로 조정함으로써, 통상적으로 비동기 회로 설계와 관련된 모든 펄스 폭 변동가능성을 실질적으로 제거한다. 결과의 시스템은, 영상 제어 소프트웨어가 통상적인 사무실 온도 환경에서 대략 1.2 nsec의 증분으로 레이저 스폿의 크기를 성장시킬 수 있도록 허용한다. 체인 내의 전체 소자 수를 증가시키면서 각 지연 소자의 크기를 감소시킴으로써, 더 큰 정확도마저 얻어질 수 있다.
실시간 조정을 수행하는 능력은, 작동의 조정 모드와 작동의 프린트 모드를 제공함으로써, 도 2의 제 1 실시예에서 실현된다. 작동의 프린트 모드는, 신호 경로(90)에서 CM 신호가 논리 0으로 설정될 때, 이루어진다. 이러한 논리 상태에서, CM 신호는, 선택 입력을 논리 0으로 설정되도록 함으로써, 일련의 이중 입력 멀티플렉서(72, 74, 76 및 78)의 각각에서 0 입력을 선택한다. 이러한 동작 상태에서, PT0, PT1, PT2 및 PT3으로 지정된 신호는 이들 멀티플렉서 각각의 Y 출력에 전달된다. 따라서 변수(PT0-PT3)의 논리 상태는 신호 경로(82, 84, 86 및 88)를 경유하여 마스터 MUX(80)의 4개의 선택 입력(S0, S1, S2 및 S3)에 전달된다. 이들 4개의 디지털 신호를 사용하여, 전체 16개의 다른 논리 상태는 마스터 MUX(90)의 스위칭에 대해 선택될 수 있고, 이들은 마스터 MUX(90)가 그 입력에서 전체 16개의 가능성으로부터 선택할 수 있도록 한다. 예컨대, 특정 슬라이스가 오직 두 개의 지연 상태와 동일한 시간 지연 이후 종결되려 한다면, 마스터 MUX(90)는 신호 경로(L2)에서의 입력이 108에서의 출력에 연결되도록 하여, 펄스가 PO 데이터 경로(46)로부터, 지연 스테이지(61)와 지연 스테이지(62)를 통과하고, 시호 경로(L2)에서의 입력을 통과하고, 마스터 MUX(90)의 출력을 통과하고, 최종적으로 신호 경로(108)를 통과하여 플립플롭(100)의 정확한 비동기 리세트로 전달되게 한다. 이러한 상황이 발생할 때, 플립플롭(100)의 Q출력은 곧바로 논리 1로부터 논리 0으로 변화된다.
물론, 하나 이상의 지연 스테이지가 선택될 때, 얼마만큼의 시간 지연이 초래되는 지를 정확하게 아는 것이 중요하다. 그러므로, 한 펄스가 지연 스테이지(61-64)의 각각을 통해 전달되는데 요구되는 시간의 양을 조정하는 것이 중요하다. 도 2에 도시되는 바와 같이, 도면에서 세 개의 점으로 표시된 몇 개의 추가 지연 스테이지가 지연 스테이지(63)와 지연 스테이지(64) 사이에 위치함을 이해할 수 있을 것이다. 도 2의 도시된 실시예에 있어서, 15개의 지연 스테이지가 제공되지만, 상기와 관련된 바와 같이, 지연 스테이지의 수는, 본 발명의 원리로부터 벗어남이 없이 요구되는 어떠한 길이로도 증가될 수 있다.
지연 스테이지(61-64)를 조정하기 위하여, CM 신호는 마이크로프로세서(70)에 의해 논리 1이 되게 된다. 이러한 상황이 발생할 때, 이중 입력 멀티플렉서(72, 74, 76 및 78)의 각각은 이들의 Y 출력을, 신호 경로(CT0, CT1, CT2 및 CT3)에 연결되는 1입력에 연결되도록 한다. 동시에, 논리 1 신호는 AND 게이트(106)의 입력 중 하나에 위치한다.
조정 절차는 지연 스테이지가 선택되지 않은 상태로 시작하는데, 이것은 변수(CT0-CT3)가 모두 논리 0으로 설정되게 함으로써 이루어지고, 그후 마스터 MUX(90)의의 선택 입력(즉, 입력 S0-S3)이 모두 논리 0으로 설정되게 한다. 이러한 조건하에서, L0에서의 입력은 마스터 MUX(80)에 의해 선택되고, 그 출력에 연결된다. 논리 1 펄스는 신호 경로(42)에서의 PI에서 발생하고, 이는 플립플롭(100)이 Q출력을, 44에서 슬라이스에 기초한 클록 SC의 다음의 양의 천이 시에 논리 1로 구동시키도록 한다. 이러한 상황이 발생할 때, Q출력은 논리 1로 변화하여, 양의 천이가 마스터 MUX(80)의 L0 입력에서 발생하도록 한다. 이것은 궁극적으로 논리 1 천이가 신호 경로(108)에서 발생하게 하여, 플립플롭(100)의 비동기 리세트를 토글시키고, Q출력을 다시 논리 0으로 구동시킨다. 일반적으로 이러한 절차는, 신호 경로(108)에서의 양의 천이가 슬라이스에 기초한 클록 SC 신호의 종료 주기의 마지막 이후가 아니라면 발생하지 않게 하는, 회로 내의 임의의 곳에 일부 심각한 시간 지연이 존재하지 않는다면, 도 6에 도시된 타이밍도와 상당히 유사하다(천이(358과 360)사이의 펄스 폭이 상당히 짧아야 한다는 것을 제외). 이것이 발생해야만 한다면, 이러한 조건하에서 슬라이스에 기초한 클록을 추가로 분할하는 것이 불가능하다는 것은 상기 회로에 대해 자명하고, 지연 라인 체인은 상기 상황이 정정될 때까지 사용되지 않는다.
도 6을 참조하면, 슬라이스에 기초한 클록 SC 신호는 참조 번호(350)로 도시된 파형을 갖는다. 출력 펄스 신호(PO)는 참조 번호(352)로 도시된 파형을 갖는데, 358에서의 리딩 에지의 양의 천이는, 시간 축 상의 참조번호(356)에서의 SC 클록의 양이 천이 이후 일정 양의 시간까지 발생하지 않음을 알 수 있다. 상기와 관계된 바와 같이, 이것은 플립플롭(100)을 통한 전파 지연에 기인한다. 도 6에서, PO 신호는 두 개의 지연 스테이지 시간 간격 동안 논리 1을 유지한 후, 참조 번호(360)에서 논리 0으로 떨어진다. 도 6에 도시된 바와 같이, 음의 천이는 참조 번호(362)에서의 다음의 슬라이스에 기초한 클록 주기의 시작보다 훨씬 일찍 발생한다. 이러한 사실 때문에, PO 신호는, 참조번호(362)의 시간 축에서 발생하는, 참조 번호(364)에 의해 지정된 임계 순간에서 논리 0이 된다. 이러한 사실 때문에, CC(조정 종료) 신호는 참조 번호(254)에서의 파형으로 도시되는 바와 같이, 논리 0을 유지한다.
조정 모드 도중에, 지연 스테이지의 각각을 연속적으로 시험하기 위하여, 슬라이스에 기초한 클록 신호의 주기를 초과하는 충분히 누적된 지연 시간이 발생할 때까지, 짧은 시간 기간 동안 한 지연 스테이지만큼 증가시키는 것이 바람직하다. 상기와 관련된 바와 같이, 이러한 증가 선택은 신호(CT0-CT3)의 제어 하에서 이루어지는데, 이것은 00002의 2진 값에서 시작하여, 11112의 2진 값까지 증가한다. 도 7에 있어서, 조정 절차가 이제 9개의 지연 스테이지를 시험하는 상황이 발생한다. 이러한 상황에 있어서, 파형(372)의 PO 신호는 378에서 양의 천이를 이루는데, 이것은 시간 축 상에서 시간 표시(376) 이후의 전파 지연 시간만큼의 짧은 양의 시간이다. SC 클록은 370으로 이루어진다. 9개의 지연 간격 이후, PO 신호는 참조 번호(380)에서 양의 천이를 이루는데, 이것은 SC 클록 신호의 다음의 양의 천이인 시간 표시(382) 이전에 발생한다. 그러므로, 참조 번호(384)로 지정된 임계 시간에서, PO 신호는 여전히 논리 0이고, CC 신호는 파형(374)에 의해 도시되는 바와 같이 논리 0을 유지한다.
도 8에서, 조정 모드에서 선택되는 지연 스테이지의 수는 최종적으로 충분하여, 누적된 시간 지연은 SC 클록의 단일 주기보다 크다. SC 파형은 참조 번호(400)로 도시되었고, PO 파형은 참조번호(402)로 도시되었다. SC 파형은 시간 표시(406)에서 양의 천이를 이루고, 이후 PO 파형은 408에서 양의 천이를 이룬다. 이제 10개의 지연 스테이지가 포함되고, PO 신호는 파형이 참조 번호(410)에 도달할 때까지 음의 천이를 이루지 않는다. SC 클록은, 참조 번호(414)에 의해 지정된 임계 순간인, 시간 표시(412)의 제 2 주기에서 시작하기 때문에, PO 신호가 여전히 논리 1 상태인 곳까지 도달한다. 이러한 상황이 발생할 때, OR 게이트(104)의 PO 입력은, 이러한 특정 조정 절차 동안, 첫 번째로 논리 1로 설정된다. 시간 표시(412)에서 SC 클록 시호의 제 2의 천이(도 8) 시에, 플립플롭(102)은 Q출력을 논리 1 상태로 구동하고(SC 천이의 시작부에서 414의 D입력이 이제 논리 1이기 때문에), 참조 번호(52)에서 출력 신호는, 이러한 특정 절차에 대한 조정 모드가 이제 종료되었음을, 신호(CC)를 경유하여 마이크로프로세서(70)에 알려준다. CC 신호는 또한 OR게이트(104)로 되돌아 향하기 때문에, CC 신호는 그 자체를 높은 상태로 래치시키고, 도 8에서의 파형(404)은 PO 신호가 논리 0으로 다시 떨어진 후 조차 논리 1을 유지한다.
모든 지연 스테이지가 조정 절차에 포함되고, 그럼에도 불구하고 여전히 조정 종료 신호(CC)가 논리 1이 되게 하지 못한다면, 마이크로프로세서(70)는 에러가 발생한 것을 인지하고, 이러한 상황하에서 프린팅을 위한 지연 라인 체인을 사용하려 하지 않는다. 에러가 발생하지 않았다고 가정하면, 슬라이스에 기초한 클록 SC 신호의 단일의 전체 주기를 변화시키는 시간 지연을 생성하기 위하여 요구되는 지연 스테이지의 수에 관계되는 숫자 값이 CRR 레지스터(54)에 위치한다.
이러한 조정 절차는 레이저 프린터(10)에 의해 프린트될 각 페이지의 시작부에서 이루어져, 실제 프린팅이 발생할 수 없는(레이저 프린트헤드에 종이가 순간적으로 위치하지 못하기 때문에) 짧은 양의 시간을 유리하게 사용하는 것이 바람직하다. 조정 절차는 매우 신속하게 달성될 수 있고, 마이크로프로세서(70)를 불합리하게 구속하지 않는 반면, 프린트 엔진(36)을 제어하는데 많은 다른 임무를 수행한다. 상당히 단순한 소프트웨어 루틴이 이러한 조정 절차를 제어하기 위하여 사용될 수 있는데, 이의 한 예는 다음과 같다.
Set Calibrate Mode input high Initialize Calibrate Truncation Select to 0 Do {send a test pulse on Puse In increment Calibrate Truncation Select value if (Calibrate Truncation Select value maximum number of valid selection then declare a calibration error} while (Calibrate Complete is low) Calibration Value = Calibrate Truncation Select value - 1
상기 예에 있어서, SC 클록의 단일 주기에 걸치는데 10개의 지연 스테이지가 요구된다. 이러한 가정을 사용하여, 도 5의 파형은 다음의 예에서 논의 될 수 있다, 화소 클록이 1/600 인치를 나타내는 상황에서, 화소 클록 파형은 참조 번호(300)로 도시되었다. 이의 대응하는 슬라이스 클록은 파형(302)으로 도시되는데, 여기에서 화소마다 8개의 슬라이스가 존재한다. 슬라이스에 기초한 표준 해상도를 갖는 종래의 프린터에 있어서, 파형(304)은 그레이 레벨이 50% 톤 밀도인 4/8 화소와 동일한 비디오 출력(즉, 도 2에서 변수 PO와 동등)을 나타낸다. 이것은, 비디오 출력이 306(화소 클록 주기의 시작부)에서 양의 천이를 이루게 하고, 4개의 슬라이스 이후에 발생하는 308에서 음의 천이를 이루게 함으로써, 이루어진다.
종래의 프린터 표준 해상도를 사용하여, 다음의 가능한 그레이 레벨은, 비디오 출력이 화소의 5개의 슬라이스 동안 논리 1인, 참조 번호(310)에서의 파형으로 도시된다. 비디오 출력의 양의 천이는 312에서 발생하고, 음의 천이는, 5/8 화소의 그레이 레벨 또는 대략 62.5%의 톤 밀도를 나타내는, 314에서 발생한다.
본 발명의 개선된 해상도를 사용하여, 파형(320)은 대략 화소의 58%의 톤 밀도를 생성하는 비디오 출력을 도시한다. 비디오 출력은 322에서 양의 천이를 이루고, 324에서 음의 천이를 이룬다. 이러한 음의 천이는 슬라이스에 기초한 클록의 천이에 기초하여 발생하지 않지만, 대신에 슬라이스의 중간에 발생한다. 전체 슬라이스가 프린트되려 한다면, 음의 천이는 시간 표시가 괄호(326)의 마지막부에 도달할 때까지는 발생하지 않는다. 대신에, 파형(328)은, 지연 라인 체인의 사용에 의해 이러한 단일 슬라이스(326) 동안 가능한 많은 차단 시간(shut-off time)이 존재함을 도시한다. 10개의 지연 스테이지가 슬라이스 클록의 단일 주기와 동등하다면, 비디오 출력은, 참조 번호(330-340)로 도시된 시간 간격 중 임의의 한 간격에서 음의 천이를 이루도록 지령을 받을 수 있다.
파형(320)의 예에 있어서, 대략 화소의 58%의 그레이 레벨을 생성하는 것이 요구된다. 이것은, 첫 번째 4개의 전체 슬라이스를 논리 1 값으로 프린트되게 하고, 제 5 슬라이스(참조 번호 326으로 도시)를 종결시켜, 단일의 전체 슬라이스에 의해 나타내어진 화소의 전체 12.5%가 아닌, 화소의 추가의 8%만이 프린트되게 함으로써, 달성될 수 있다. 이것은, 슬라이스(326)가 제 6 및 제 7 지연 스테이지 사이의 임의의 곳에서 종결되어야만 하고, 이러한 값의 우수리가 잘라 올려지거나 또는 잘라버리는 지에 따라, 슬라이스가 파형(328)상의 참조 번호(336 또는 337)에서 모두 종결될 수 있음을 의미한다.
우수리를 잘라 버리거나 잘라 올리는 결정은 보간법 또는 본 발명의 원리를 벗어나지 않는 다른 방법에 의해 이루어질 수 있음을 알 수 있을 것이다. 추가의 정확도를 얻기 위하여, 슬라이스 클록 주기마다의 지연 라인 수가 증가될 수 있고, 이것은 슬라이스 클록 주파수를 낮추거나, 또는 지연 라인 체인(60)의 각 지연 스테이지에 의해 제공되는 시간 지연의 양을 감소시킴으로써 달성될 수 있다.
도 3은, 참조 번호(200)로 일반적으로 지정된, 본 발명에 사용하기 위한, 지연 라인 체인의 제 2의 실시예를 도시한다. 이러한 제 2의 실시예에 있어서, 각 지연 스테이지는 지연 라인 소자와 이중 입력 멀티플렉서를 포함하는데, 이들 멀티플렉서 각각을 위한 입력 중 하나는, 종래의 프린터에서 통상적으로 레이저 프린터헤드(48)에 직접 제공되는 직렬 펄스 입력 신호로부터 필수적으로 직접 유도된다. 이들 멀티플렉서 각각은 마이크로프로세서(70)로부터 유도되는 일련의 스테이지 선택 신호에 의해 개별적으로 선택될 수 있다. 이것은, 입력 펄스(즉, 신호 PO)가 지연 라인 체인의 제 1 스테이지(61)에만 공급되고, 지연 스테이지의 각 출력이 16 입력의 멀티플렉서(즉, 마스터 MUX(80))에 공급되는, 도 2에 도시된 제 1 실시예와는 상당히 다르다. 더욱이, 제 1 실시예에 있어서, 마스터 MUX(80)는 또한 MUX 선택 신호로 동작하는 병렬 4비트 세트의 2진 신호를 수신하여, 16 입력 중 임의의 것이 마스터 MUX의 출력으로 스위치될 수 있게 된다.
도 3으로 되돌아가면, PI 입력(42)은 인버터(202)에 전달되고, AND 게이트(204)에 진행된다. AND 게이트(204)를 위한 다른 입력은 펄스 출력(PO) 신호인데, 이는 일부 환경 하에서 PI 신호의 단순한 미러(mirror)이지만, 한 슬라이스 클록 주기만큼 지연된다. AND 게이트(204)의 출력은 라인 버퍼(206)로 공급되는데, 상기 라인 버퍼는, 회로(200)의 지연 라인 체인에서 사용되는 16개의 다른 이중 입력의 멀티플렉서 칩의 각각에 주입시키기 위한 출력 용량을 갖는다. 버퍼(206)는 또한 상부(도 3) 지연 소자(212)로 주입되는데, 상기 지연 소자는 멀티플렉서(214)의 0 입력에 공급된다.
도 3에 있어서, 오직 4개의 지연 스테이지만이 실제로 도시되었지만, 본 실시예는, 3-14로 번호 메겨진 지연 스테이지가 지연 스테이지 2 및 15(각각 참조 번호 220 및 230에 대응)에 대해 도시된 것과 동일한 방법으로 연결되는, 전체 16개의 지연 소자를 나타내는 것으로 이해될 수 있다.
지연 소자(212)와 멀티플렉서(214)는 참조 번호 210으로 도시된 지연 스테이지 16의 기본 소자를 구성한다. 이것을 지연 스테이지 1이 아닌 지연 스테이지 16으로 부르는 이유는 이하에서 자명해질 것이다. 멀티플렉서(214)는 또한 버퍼(206)의 출력에 직접 연결되는 하나의 1 입력을 구비하고, 마이크로프로세서(70)로부터 궁극적으로 유도되는 출력 D16으로부터의 신호를 운반하는 지연 스테이지 선택 라인(216)에 연결되는 선택 입력을 추가로 구비한다. 선택 입력(216)의 상태에 따라, 멀티플렉서(214)의 출력 Y는 0-입력 또는 1-입력에 연결되고, 출력 펄스는 출력 Y로부터 신호 경로(218)를 경유하여 다음의 지연 소자(222)에 전달되는데, 다음의 지연 소자(222)는 지연 스테이지(220)(지연 스테이지 15로 호칭됨)의 일부이다. 지연 소자(212, 222, 232 및 242) 각각이(도 3에 실제로 도시되지 않은 다른 지연 소자와 함께) 공칭적으로 1.2 nsec 시간 지연과 일치한다면, 버퍼(206)를 떠나는 펄스는 즉시 멀티플렉서(214)의 1-입력에 도달하지만, 이에 비교해 멀티플렉서(214)의 0-입력에 도달하는 펄스는 지연 소자(212) 때문에 1.2 nsec만큼 지연되는 것을 이해할 수 있을 것이다.
지연 체인(200)의 다른 지연 스테이지는, 멀티플렉서의 0-입력에 도달하는 펄스가 대응하는 지연 소자만큼 지연되고, 멀티플렉서의 1-입력에 도달하는 펄스가 버퍼(206)로부터의 펄스 출력에 필수적으로 즉시 도달하는, 유사한 기능을 갖는다. 각 멀티플렉서의 선택 입력(또는 S-입력)은 물론 Y출력에 연결되는 두 입력을 결정하고, 지연 스테이지(220)에 대해 멀티플렉서(224)를 위한 선택 입력은 출력 D15로부터 선택 라인(226)을 경유하여 도달한다. 멀티플렉서(224)로부터의 출력은 신호 경로(228)를 따라 지연 스테이지(14)인 다음의 지연 스테이지(도시 안됨)로 전달되고, 멀티플렉서는 신호 D14에 의해 제어된다. 이러한 형태의 회로 배열은 지연 스테이지(230)에 도달할 때까지 지속되고, 지연 스테이지(230)에서, 지연 스테이지3(도시 안됨)의 출력은 지연 소자(232)의 입력에 연결되고, 지연 스테이지 3은 출력 D3에 의해 제어되는 멀티플렉서를 갖는다.
지연 스테이지(230)(즉 지연 스테이지 2)의 멀티플렉서(234)는 신호 경로(236)를 경유하여 출력 D2에 연결된 선택 입력을 갖는다. 출력은 신호 경로(238)를 경유하여 다음의 지연 소자(242)에 전달된다. 최종 지연 스테이지(240)(즉, 지연 스테이지 1)는 지연 소자(242)와 멀티플렉서(244)를 포함한다. 멀티플렉서(244)는 신호 경로(246)를 경유하여 출력 D1에 연결된 선택 입력을 구비하고, 그 출력은 신호 경로(248)를 경유하여 플립플롭(250)에 전달된다.
플립플롭(250)은 도 2의 플립플롭(100)과 유사한 방법으로 동작한다. D 출력은 직접 PI 신호 라인에 연결되고, Q출력은 직접 PO 신호 경로에 전달되는데, 상기 Q출력은 레이저 프린터헤드(48)에 제공되는 신호 경로(46) 상의 비디오 출력이다. 플립플롭(250)은 클록 라인(44)을 따라 SC 클록에 연결된 입력을 갖고, 이 경우 이중 입력 멀티플렉서(244)(신호 경로(108)를 따른 16 입력의 마스터 MUX(80)가 아닌)의 출력에 연결된 비디오 리세트 입력을 갖는다.
지연 라인 체인(200)의 조정을 수행하기 위하여, 마이크로프로세서(70)로부터의 CM 출력은 신호 경로(90)를 따라 AND 게이트(254)에 전달된다. 동시에, 멀티플렉서 선택 라인(D1-D16) 중 하나의 라인은 논리 1 상태에 놓이는 반면, 다른 라인은 논리 0 상태(모두 마이크로프로세서(70)에 의해 제어됨)에 놓인다. 예컨대, 선택 라인 D1이 논리 1에 놓이면, 멀티플렉서(244)는 1-입력을 출력 Y에 스위치시키고, 버퍼(206)의 펄스 출력은 직접 멀티플렉서(244)의 Y 출력에 보내진다. 이것이 발생할 때, 펄스는 거의 즉시 신호 경로(248) 상에 놓이고, 멀티플렉서(244)의 전파 지연만큼만 지연된다.
도 3에 도시된 이중 입력 멀티플렉서가 매우 빠른 것, 즉 입력과 출력 사이에서 매우 짧은 전파 지연을 갖는 것이 바람직하다. 그러나, 멀티플렉서 소자를 통한 지연은 조정 결과로서 계수화되어, 기술의 정확도는 멀티플렉서 지연에 의해 영향받지 않음을 이해해야 한다. 오히려, 멀티플렉서에 의해 야기된 지연의 양은 선택된 지연 소자의 크기에 더 영향을 미친다. 이러한 예에 있어서, 초기에 버퍼(206)가 펄스를 방출하도록 하는 입력 펄스(PI)는 플립플롭(250)의 D입력에도 주입된다. 슬라이스에 기초한 클록 SC의 다음의 양의 천이 시에, 플립플롭(250)의 Q출력은, 신호 경로(248)를 따라 비동기 리세트에 논리 1 펄스가 제공되는 지에 따라, 논리 0을 유지하거나, 또는 논리 1로 건너뛴다. 이러한 제 1의 실시예에 있어서, 지연 라인 체인(200)에 의해 야기된 0의 시간 지연이 필수적으로 존재하기 때문에, 플립플롭(250)의 리세트 입력은 거의 즉시 논리 1 상태로 설정되고, 250의 Q출력은 SC 클록의 다음의 양의 천이에 앞서 양호하게 논리 1로 설정될 것이다(도 6 참조, 천이(358과 360) 사이의 지연 시간이 더 적을 수도 있다는 가정을 제외).
조정 절차는 다음 지연 라인 레벨로 이제 증가하고, 출력 D2를 논리 1 상태로 위치시키고, 출력 D1을 논리 0으로 되돌려, 버퍼(206)로부터의 출력은 멀티플렉서(234)를 통해 Y 출력으로 스위치되고, 펄스는 신호 경로(238)를 따라 거의 즉시 출현한다. 이러한 펄스는 지연 소자(242)만큼 지연되고, 상기 펄스를 신호 경로(248)를 따라 추가로 플립플롭(250)의 비동기 리세트에 전달하기 위하여, 상기 신호를 0-입력을 경유하여 Y 출력에 전달한다. 단일의 시간 지연은 이러한 조정 절차에서 출력 D2를 선택함으로써 지연 스테이지 1에 의해 야기된다.
조정 절차는, 연속된 지연 스테이지에 의해 제공된 누적 지연 기간이 단일의 SC 클록 펄스 주기를 초과하는 충분한 시간 간격을 제공할 때까지, D1 내지 D16으로부터의 선택 라인을 증가시킴으로써 지속된다. 이러한 상황이 발생할 때, 플립플롭(250)의 비동기 리세트 입력은, 44에서 SC 클록의 제 2의 양의 천이 시에 여전히 논리 1이고, 이러한 상황에서 플립플롭(250)의 Q출력은 갑자기 논리 1로 건너뛴다. 이러한 상황이 발생할 때, OR 게이트(252)의 출력은 논리 1을 AND 게이트(254)에 주입하고, 그 출력은 논리 1로 건너뛰어, 플립플롭(256)의 D입력을 논리 1로 구동시킨다. SC 클록의 양의 천이 시에, 플립플롭(256)의 Q출력은 신호 경로(52)에서 논리 1 상태로 건너뛰는데, 상기 신호 경로(52)는, 조정 절차가 이제 종료되었음을 마이크로프로세서(70)에 알리는 변수(CC)를 나타낸다. 이러한 CC 신호는 OR 게이트(252)의 입력에 되돌아 공급되는데, 상기 OR 게이트는 조정 모드가 종료될 때까지 플립플롭(256)의 Q출력을 논리 1에 래치시킨다. 조정 절차의 결과는 또한 마이크로프로세서(70)에 의한 장래의 인용을 위해 CRR 레지스터(도 1의 54 참조)에 저장된다.
프린트 동작 도중, 선택 라인(D1-D16) 중 적절한 한 라인이 논리 1 상태로 설정되는 반면, 다른 모든 선택 라인은 논리 0 상태로 설정된다. 예컨대, 한 슬라이스의 특정 부분을 프린트하기 위해 오직 단일의 지연 스테이지가 요구될 정도로 매우 짧은 지연이 요구된다면, D2 라인은 논리 1로 설정된다. 결과의 펄스 경로는 도 4에 도시되었고, 상기 도면에서 펄스는 버퍼(206)를 떠라 멀티플렉서(234)의 1-입력을 통해 출력(Y)에 전달되고, 신호 경로(238)를 경유하여 지연 소자(242)에 전달된다. 펄스는, 적절한 지연 시간 이후, 멀티플렉서(244)의 0-입력에 전달이 지속되고, 매우 짧은 시간 간격 이후 플립플롭(250)을 비동적으로 리세트시키기 위하여, 데이터 경로(248)를 따라 멀티플렉서(244)의 출력(Y)에 전달된다.
신호(D3-D16)의 논리 상태는 도 4에 도시된 예에서와 차이가 없음이 이해될 것이다. 멀티플렉서 칩(214 및 224)과 도 4에 도시되지 않았지만 지연 라인 체인(200)에 포함된 다른 멀티플레서의 스위칭 상태를 무관하게, 멀티플렉서(234)의 상태는 영향을 받지 않는데, 그 이유는 멀티플렉서(234)가 0-입력이 아닌 1-입력에 스위치된 출력(Y)을 갖기 때문이다. 그러므로, 지연 소자(232)의 출력 상태와 관계없이, 신호 경로(248) 상의 출력은 단일의 지연 소자(즉, 지연 소자(242))만큼 지연된다.
도 3에서의 선택 라인(D1-D16)은 필수적으로, 마스터 MUX(80)의 스위칭 동작을 지령하는 도 1에서의 CT 및 PT 신호와 동일한 기능을 수행하는 점이 이해될 것이다.
도 3에 도시된 제 2의 실시예의 도 2의 제 1 실시예에 대한 한가지 주요 장점은, 2중 입력을 갖는 상대적으로 빠른 멀티플렉서를 사용함으로써 매우 짧은 지연 간격이 얻어질 수 있다는 점이다. 도 2에 도시된 마스터 MUX(80)는 상대적으로 느린 응답시간을 갖는데, 이 이유는 펄스가 상기 멀티플렉서 집적 회로 내를 통과하여 전달 이동하는데 더 많은 회로가 존재하고, 특히 16개의 다른 입력을 스위칭하는 능력을 갖기 때문이다. 도 2에 따라, 16개의 지연 소자보다 더 많은 소자가 연결된 멀티플렉서에 의해 스위치되려 한다면, 상황은 악화된다.
도 3의 회로에 있어서, 매우 짧은 시간 지연 펄스는 도 4에 도시된 바와 같이 신호를 단순히 스위칭 시킴으로써 생성될 수 있으므로, 적은 수 또는 많은 수의 지연 스테이지가 사용되는 지의 여부는 차이가 없다. 더 긴 시간 지연 펄스를 얻기 위하여(즉, 프린트될 슬라이스의 더 큰 백분율을 얻기 위하여), 다른 지연 스테이지 선택 라인 중 하나가 마이크로프로세서(70)에 의해 선택되고, 최종 멀티플렉서(244)에 의한 펄스의 방출 이전에 더 많은 지연 소자가 직렬로 연결된다.
슬라이스 클록 펄스를 추가로 분할하기 위한 아날로그 지연 라인을 사용하는 원하는 시간 지연을 얻고 또한 조정하기 위하여, 본 발명의 원리로부터 벗어남이 없이, 다른 회로 배열이 쉽게 실현될 수 있음이 이해될 것이다. 예컨대, 한 슬라이스의 부가적인 부분은, 신호의 적은 위치를 변화시킴으로써, 슬라이스 바로 이후가 아닌, 완전한 슬라이스 바로 이전에 부가될 수 있다. 한 예에 있어서, 도 2에서 플립플롭(100)은, 플립플롭의 리세트 입력 대신에 세트 입력에 전달되는(도 2에 도시된 바와 같이) 마스터 MUX(80)로부터의 출력 펄스를 갖는다. 이것은 본 발명의 원리를 얻기 위하여 비동기 세트 입력이 될 필요가 있다. 덧붙여, L0에서의 지연 라인 체인에 대한 입력 신호는 46에서의 PO신호가 아닌 42에서의 PI신호로부터 유도된다. 지연 스테이지의 수를 선택하기 위한 논리 회로는 이러한 시나리오에서는 반전된다. 동일한 형태의 회로 변경은 도 3에서의 제 2 실시예에 쉽게 적용된다.
본 발명의 양호한 실시예의 상기 설명은 도시 및 설명의 목적을 위하여 제공되었다. 본 발명을 개시된 정확한 형태로 제한하고 규명하도록 의도하는 것은 아니다. 상기의 설명의 견지에서 뚜렷한 개선 및 변경이 가능하다. 본 발명의 원리와 그 실질적인 응용을 최상으로 도시하고, 따라서 당업자가 다양한 실시예에서, 고려된 특정 용도에 적합한 다양한 변형을 갖고, 본 발명을 최상으로 사용할 수 있도록 하기 위하여, 실시예가 선택되고 설명되었다. 첨부된 청구범위로 본 발명의 범주를 한정하려 한다.

Claims (25)

  1. 영상 데이터를 저장하기 위한 메모리 회로와, 영상 출력 장치로의 영상 데이터의 전달을 동기화시키기 위한 시스템 클록과, 상기 시스템 클록을 따르지 않는 간격에서 논리 상태 천이를 생성하기 위한 지연 라인 회로를 구비하는 컴퓨터 시스템에서, 지연 라인 회로를 조정하는 방법에 있어서,
    (a) 선택 회로에 전달되는 출력을 각각 갖는, 다수의 연속적인 지연 라인 소자 중 최소한 하나에 전기적인 신호를 초기에 보내는 단계와,
    (b) 시스템 클록 신호를 상기 선택 회로에 제공하는 단계와,
    (c) 상기 시스템 클록 신호의 하나의 전체 주기의 마지막에 도달할 때, 얼마나 많은 상기 다수의 연속적인 지연 라인 소자가 논리 천이를 수행하는 지를 결정하고, {시스템 클록 주기마다 지연 라인 소자의 수}와 동일한 숫자 값을 갖는 연속 명암 변수(contone variable)를 생성하는 단계와,
    (d) 상기 시스템 클록의 천이 시가 아닌 시간에 발생하는 논리 상태 천이를 갖는 최소한 하나의 밀도 신호를 생성하기 위하여 상기 연속 명암 변수를 사용하는 단계를 포함하는 것을 특징으로 하는 지연 라인 회로를 조정하는 방법.
  2. 제 1항에 있어서, 상기 선택 회로는, 상기 지연 라인 소자 각각으로부터 상기 출력을 수신하는 다중-입력 멀티플렉서로 향하는 최소한 하나의 종결(truncate) 선택 신호를 생성하고, 상기 다중-입력 멀티플렉서로부터의 출력은, 상기 영상 출력 장치에 전달되는 직렬화된 신호를 출력하는, 비동기적으로 리세트(reset) 가능한 플립플롭으로 향하는 것을 특징으로 하는 지연 라인 회로를 조정하는 방법.
  3. 제 2항에 있어서, 얼마나 많은 연속적인 지연 라인 소자가 논리 천이를 수행하는 지를 결정하는 상기 단계는 조정 모드를 포함하고, 상기 종결 선택 신호는, 조정 절차 도중에 상기 다중-입력 멀티플렉서의 출력에 연결되는 상기 다중-입력 멀티플렉서의 입력 중 한 입력을 선택하는, 조정 종결 선택 신호를 포함하는데, 상기 조정 종결 선택 신호는 초기에 상기 입력 중 제 1의 입력을 선택하고, 이후 상기 연속 명암 변수가 이러한 특정 조정 절차를 위하여 결정될 때까지 상기 입력의 모두를 통해 증가하는 것을 특징으로 하는 지연 라인 회로를 조정하는 방법.
  4. 제 3항에 있어서, 상기 조정 모드에 뒤따르는 정상 출력 모드를 더 포함하는데, 상기 종결 선택 신호는, 상기 출력 모드 도중에 상기 다중-입력 멀티플렉서의 출력에 연결되는 상기 다중-입력 멀티플렉서의 입력 중 하나를 선택하는, 출력 종결 선택 신호를 포함하고, 상기 밀도 신호는 상기 다중-입력 멀티플렉서의 입력 중 선택된 하나에 대응하는 것을 특징으로 하는 지연 라인 회로를 조정하는 방법.
  5. 제 1항에 있어서, 상기 선택 회로는 다수의 지연 스테이지에 향하는 최소한 하나의 스테이지 선택 신호를 생성하는데, 각각의 지연 스테이지는 상기 지연 라인 소자 중의 하나와 2중-입력 멀티플렉서를 포함하고, 다음의 각 지연 스테이지는, 선행하는 스테이지의 2중-입력 멀티플렉서의 출력으로부터 전달되는 지연 라인 소자에 대한 입력을 구비하고, 상기 2중-입력 멀티플렉서 각각은, 상기 최소한 하나의 스테이지 선택 신호와 연결되는 선택 입력을 구비하며, 상기 다수의 지연 스테이지 중 최종의 스테이지는, 2중-입력 멀티플렉서로부터의 출력을, 상기 영상 출력 장치에 연결되는 직렬화된 신호를 출력하는 비동기적으로 리세트 가능한 플립플롭으로 향하게 하는 것을 특징으로 하는 지연 라인 회로를 조정하는 방법.
  6. 제 5항에 있어서, 얼마나 많은 연속적인 지연 라인 소자가 논리 천이를 수행하는 지를 결정하는 상기 단계는 조정 모드를 포함하는데, 상기 스테이지 선택 신호는, 상기 2중-입력 멀티플렉서 중 어느 것이 출력에 스위치되는 지연된 신호 또는 지연되지 않은 신호를 갖는 지를 결정하는 다수의 지령 신호 경로를 포함하고, 조정 절차 도중에, 상기 스테이지 선택 신호는 초기에 상기 지연되거나 지연되지 않은 입력 중 제 1의 입력을 선택하고, 이후 상기 연속 명암 변수가 이러한 특정 조정 절차를 위하여 결정될 때까지 상기 지연되거나 지연되지 않은 입력의 모두를 통해 증가하는 것을 특징으로 하는 지연 라인 회로를 조정하는 방법.
  7. 제 6항에 있어서, 상기 조정 모드에 뒤따르는 정상 출력 모드를 더 포함하는데, 상기 스테이지 선택 신호는, 상기 지연된 입력 또는 지연되지 않은 입력을 갖는 상기 2중-입력 멀티플렉서 중 어느 것이 상기 출력 모드 도중에 출력에 스위치되는 지를 결정하고, 상기 밀도 신호는 상기 지연되거나 지연되지 않은 입력 중 선택된 것에 대응하는 것을 특징으로 하는 지연 라인 회로를 조정하는 방법.
  8. 영상 데이터를 저장하기 위한 메모리 회로와, 프린트 엔진(print engine)으로의 영상 데이터의 전달을 동기화시키기 위한 시스템 클록과, 상기 시스템 클록을 따르지 않는 간격에서 논리 상태 천이를 생성하기 위한 지연 라인 회로를 구비하는 프린팅 시스템에서, 상기 프린트 엔진에 의한 영상 데이터의 연속 명암을 생성하기 위한 방법에 있어서,
    (a) 지연 라인 회로를 주기적으로 조정하는 단계로서,
    (ⅰ) 선택 회로에 전달되는 출력을 각각 갖는, 다수의 연속적인 지연 라인 소자 중 최소한 하나에 전기적인 신호를 초기에 보내는 것과,
    (ⅱ) 시스템 클록 신호를 상기 선택 회로에 제공하는 것과,
    (ⅲ) 상기 시스템 클록 신호의 하나의 전체 주기의 마지막에 도달할 때, 얼마나 많은 상기 다수의 연속적인 지연 라인 소자가 논리 천이를 수행하는 지를 결정하고, {시스템 클록 주기마다 지연 라인 소자의 수}와 동일한 숫자 값을 갖는 연속 명암 변수를 생성하는 것과,
    (ⅳ) 상기 시스템 클록의 천이 시가 아닌 시간에 발생하는 논리 상태 천이를 갖는 최소한 하나의 밀도 신호를 생성하기 위하여 상기 연속 명암 변수를 사용하는 것에 의한 지연 라인 회로를 주기적으로 조정하는 단계와,
    (b) 상기 메모리 회로로부터 영상 데이터의 최소한 하나의 화소를 검색하고, 요구되는 연속 명암 값을 결정하는 단계와,
    (c) 상기 화소의 요구되는 연속 명암 값을 상기 연속 명암 변수의 현재 값과 비교하고, 상기 화소의 요구되는 연속 명암 값을 가장 가깝게 근사시키는 적절한 밀도 신호를 선택하는 단계와,
    (d) 상기 화소의 요구되는 연속 명암 값을 근사시키는 물리적인 도트(dot)를 출력하도록, 상기 적절한 밀도 신호를 상기 프린트 엔진에 전달하는 단계를 포함하는 것을 특징으로 하는 연속 명암을 생성하기 위한 방법.
  9. 제 8항에 있어서, 상기 선택 회로는, 상기 지연 라인 소자 각각으로부터 상기 출력을 수신하는 다중-입력 멀티플렉서로 향하는 최소한 하나의 종결 선택 신호를 생성하고, 상기 다중-입력 멀티플렉서로부터의 출력은, 상기 프린트 엔진에 전달되는 직렬화된 신호를 출력하는, 비동기적으로 리세트 가능한 플립플롭으로 향하는 것을 특징으로 하는 연속 명암을 생성하기 위한 방법.
  10. 제 9항에 있어서, 얼마나 많은 연속적인 지연 라인 소자가 논리 천이를 수행하는 지를 결정하는 상기 단계는 조정 모드를 포함하고, 상기 종결 선택 신호는, 조정 절차 도중에 상기 다중-입력 멀티플렉서의 출력에 연결되는 상기 다중-입력 멀티플렉서의 입력 중 한 입력을 선택하는, 조정 종결 선택 신호를 포함하는데, 상기 조정 종결 선택 신호는 초기에 상기 입력 중 제 1의 입력을 선택하고, 이후 상기 연속 명암 변수가 이러한 특정 조정 절차를 위하여 결정될 때까지 상기 입력의 모두를 통해 증가하는 것을 특징으로 하는 연속 명암을 생성하기 위한 방법.
  11. 제 10항에 있어서, 상기 조정 모드에 뒤따르는 정상 프린트 모드를 더 포함하는데, 상기 종결 선택 신호는, 상기 프린트 모드 도중에 상기 다중-입력 멀티플렉서의 출력에 연결되는, 상기 다중-입력 멀티플렉서의 입력 중 하나를 선택하는, 프린트 종결 선택 신호를 포함하고, 상기 밀도 신호는 상기 다중-입력 멀티플렉서의 입력 중 선택된 하나에 대응하는 것을 특징으로 하는 연속 명암을 생성하기 위한 방법.
  12. 제 8항에 있어서, 상기 선택 회로는 다수의 지연 스테이지에 향하는 최소한 하나의 스테이지 선택 신호를 생성하는데, 각각의 지연 스테이지는 상기 지연 라인 소자 중의 하나와 2중-입력 멀티플렉서를 포함하고, 다음의 각 지연 스테이지는, 선행하는 스테이지의 2중-입력 멀티플렉서의 출력으로부터 전달되는 지연 라인 소자에 대한 입력을 구비하고, 상기 2중-입력 멀티플렉서 각각은, 상기 최소한 하나의 스테이지 선택 신호와 연결되는 선택 입력을 구비하며, 상기 다수의 지연 스테이지 중 최종의 스테이지는, 2중-입력 멀티플렉서로부터의 출력을, 상기 프린트 엔진에 연결되는 직렬화된 신호를 출력하는 비동기적으로 리세트 가능한 플립플롭으로 향하게 하는 것을 특징으로 하는 연속 명암을 생성하기 위한 방법.
  13. 제 12항에 있어서, 얼마나 많은 연속적인 지연 라인 소자가 논리 천이를 수행하는 지를 결정하는 상기 단계는 조정 모드를 포함하는데, 상기 스테이지 선택 신호는, 상기 2중-입력 멀티플렉서 중 어느 것이 출력에 스위치되는 지연된 신호 또는 지연되지 않은 신호를 갖는 지를 결정하는 다수의 지령 신호 경로를 포함하고, 조정 절차 도중에, 상기 스테이지 선택 신호는 초기에 상기 지연되거나 지연되지 않은 입력 중 제 1의 입력을 선택하고, 이후 상기 연속 명암 변수가 이러한 특정 조정 절차를 위하여 결정될 때까지 상기 지연되거나 지연되지 않은 입력의 모두를 통해 증가하는 것을 특징으로 하는 연속 명암을 생성하기 위한 방법.
  14. 제 13항에 있어서, 상기 조정 모드에 뒤따르는 정상 프린트 모드를 더 포함하는데, 상기 스테이지 선택 신호는, 상기 지연된 입력 또는 지연되지 않은 입력을 갖는 상기 2중-입력 멀티플렉서 중 어느 것이 상기 프린트 모드 도중에 출력에 스위치되는 지를 결정하고, 상기 밀도 신호는 상기 지연되거나 지연되지 않은 입력 중 선택된 것에 대응하는 것을 특징으로 하는 연속 명암을 생성하기 위한 방법.
  15. 제 8항에 있어서, 상기 시스템 클록은 한 화소 클록을 분할하는 하나의 슬라이스 클록이고, 상기 밀도 신호의 논리 상태 천이는, 상기 슬라이스 클록의 논리 상태 천이 사이에서 발생하는 것을 특징으로 하는 연속 명암을 생성하기 위한 방법.
  16. 처리 회로, 영상 데이터를 저장하기 위한 메모리 회로 및 프린트 엔진을 구비한 레이저 프린터에 있어서,
    (a) 선택 회로와 각각 연결되는 다수의 연속된 지연 라인 소자를 포함하는 프린트 엔진과,
    (b) 영상 데이터를 상기 프린트 엔진에 동기화시키는데 사용되는 시스템 클록으로서, 상기 선택 회로와 연결되는, 시스템 클록과,
    (c) 상기 시스템 클록 신호의 하나의 전체 주기의 마지막에 도달할 때 얼마나 많은 상기 다수의 연속된 지연 라인 소자가 논리 천이를 수행하는 지를 결정하고, {시스템 클록 주기마다 지연 라인 소자의 수}와 동일한 숫자 값을 갖는 연속 명암 변수를 생성함으로써, 상기 지연 라인 소자를 조정하도록 구성된, 처리 회로와,
    (d) 상기 연속 명암 변수를 사용함으로써, 상기 시스템 클록의 천이에서가 아닌 시간에 발생하는 논리 상태 천이를 갖는, 최소한 하나의 밀도 신호를 생성하도록, 추가로 구성되는 상기 처리 회로를 포함하는 것을 특징으로 하는 레이저 프린터.
  17. 제 16항에 있어서, 상기 처리 회로는, 상기 메모리 회로로부터 영상 데이터의 최소한 한 화소를 검색하고 요구되는 연속 명암 값을 결정하도록 여전히 추가로 구성되고, 상기 화소의 요구되는 연속 명암 값을 상기 연속 명암의 현재 값과 비교하고, 상기 화소의 요구되는 연속 명암 값을 거의 근사시키는 적절한 밀도 신호를 선택하고, 상기 화소의 요구되는 연속 명암 값을 근사시키는 물리적인 도트를 출력하도록 상기 적절한 밀도 신호를 상기 프린트 엔진에 전달하는 것을 특징으로 하는 레이저 프린터.
  18. 제 16항에 있어서, 상기 선택 회로는, 상기 지연 라인 소자 각각으로부터 상기 출력을 수신하는 다중-입력 멀티플렉서로 향하는, 최소한 하나의 종결 선택 신호를 생성하고, 상기 다중-입력 멀티플렉서로부터의 출력은, 상기 프린트 엔진에 전달되는 직렬화된 신호를 출력하는, 비동기적으로 리세트 가능한 플립플롭으로 향하는 것을 특징으로 하는 레이저 프린터.
  19. 제 18항에 있어서, 상기 지연 라인 소자의 상기 조정은 조정 모드를 포함하고, 상기 종결 선택 신호는, 조정 절차 도중에 상기 다중-입력 멀티플렉서의 출력에 연결되는 상기 다중-입력 멀티플렉서의 입력 중 하나를 선택하는, 조정 종결 선택 신호를 포함하는데, 상기 조정 종결 선택 신호는 초기에 상기 입력 중 제 1 입력을 선택하고 이후, 상기 연속 명암 변수가 이러한 특정 조정 절차를 위하여 결정될 때까지 상기 입력 모두를 통해 증가하는 것을 특징으로 하는 레이저 프린터.
  20. 제 19항에 있어서, 정상 프린트 모드는 상기 조정 모드의 결과로서 일어나고, 상기 종결 선택 신호는, 상기 프린트 모드 도중에 상기 다중-입력 멀티플렉서의 출력에 연결되는 상기 다중-입력 멀티플렉서의 입력 중 하나를 선택하는, 프린트 종결 선택 신호를 포함하고, 상기 밀도 신호는 상기 다중-입력 멀티플렉서의 선택된 한 입력에 대응하는 것을 특징으로 하는 레이저 프린터.
  21. 제 16항에 있어서, 상기 선택 회로는 다수의 지연 스테이지로 향하는 최소한 하나의 스테이지 선택 신호를 생성하는데, 각 지연 스테이지는 상기 지연 라인 소자 중 하나와 2중 입력 멀티플렉서를 포함하고, 각각의 다음의 지연 스테이지는 선행 스테이지의 2중 입력 멀티플렉서의 출력으로부터 연결되는 지연 라인 소자의 입력을 구비하고, 상기 2중 입력 멀티플렉서 각각은 상기 최소한 하나의 스테이지 선택 신호와 연결되는 선택 입력을 구비하고, 상기 다수의 지연 스테이지 중 최종의 스테이지는 2중 입력 멀티플렉서로부터의 출력을, 상기 프린트 엔진에 연결된 직렬화된 신호를 출력하는 비동기적으로 리세트 가능한 플립플롭으로 향하게 하는 것을 특징으로 하는 레이저 프린터.
  22. 제 21항에 있어서, 상기 지연 라인 소자의 상기 조정은 조정 모드를 포함하고, 상기 스테이지 선택 신호는, 상기 2중 입력 멀티플렉서 중 어느 것이 출력에 연결된 비연된 입력 또는 지연되지 않은 입력을 구비하는 지를 결정하는, 다수의 지령 신호 경로를 포함하는데, 조정 절차 도중에, 상기 스테이지 선택 신호는 상기 지연되거나 지연되지 않은 입력의 제 1의 것을 초기에 선택하고, 이후 상기 연속 명암 변수가 이러한 특정 조정 절차를 위하여 결정될 때까지 상기 지연되거나 지연되지 않은 입력 모두를 통해 증가하는 것을 특징으로 하는 레이저 프린터.
  23. 제 22항에 있어서, 상기 조정 모드를 뒤따르는 정상 프린트 모드를 더 포함하는데, 상기 스테이지 선택 신호는, 상기 2중 입력 멀티플렉서 중 어느 것이 상기 프린트 모드 도중에 출력에 스위치된 지연되거나 지연되지 않은 입력을 갖는 지를 결정하고, 상기 밀도 신호는 상기 지연되거나 지연되지 않은 입력에 대응하는 것을 특징으로 하는 레이저 프린터.
  24. 제 16항에 있어서, 상기 시스템 클록은 화소 클록을 분할하는 슬라이스 클록이고, 상기 밀도 신호의 논리 상태 천이는 상기 슬라이스 클록의 논리 상태 천이 사이에서 발생하는 것을 특징으로 하는 레이저 프린터.
  25. 제 16항에 있어서, 상기 지연 라인 소자는 모두 상기 프린트 엔진의 부분으로서 ASIC에 포함되는 것을 특징으로 하는 레이저 프린터.
KR10-1998-0016657A 1997-05-09 1998-05-09 연속명암인쇄에서그레이레벨을생성하기위하여지연라인을조정하기위한방법및장치 KR100474210B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/853,687 US6091891A (en) 1997-05-09 1997-05-09 Method and apparatus for calibrating delay lines to create gray levels in continuous tone printing
US08/853,687 1997-05-09
US8/853,687 1997-05-09

Publications (2)

Publication Number Publication Date
KR19980086905A true KR19980086905A (ko) 1998-12-05
KR100474210B1 KR100474210B1 (ko) 2005-07-01

Family

ID=25316661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0016657A KR100474210B1 (ko) 1997-05-09 1998-05-09 연속명암인쇄에서그레이레벨을생성하기위하여지연라인을조정하기위한방법및장치

Country Status (6)

Country Link
US (1) US6091891A (ko)
EP (1) EP0884892A3 (ko)
JP (1) JPH11112807A (ko)
KR (1) KR100474210B1 (ko)
CN (1) CN1132093C (ko)
TW (1) TW398128B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6729707B2 (en) * 2002-04-30 2004-05-04 Hewlett-Packard Development Company, L.P. Self-calibration of power delivery control to firing resistors
US6755495B2 (en) * 2001-03-15 2004-06-29 Hewlett-Packard Development Company, L.P. Integrated control of power delivery to firing resistors for printhead assembly
US6705694B1 (en) * 1999-02-19 2004-03-16 Hewlett-Packard Development Company, Lp. High performance printing system and protocol
US6390579B1 (en) * 1999-04-15 2002-05-21 Hewlett-Packard Company Pulse width modulator using delay-line technology with automatic calibration of delays to desired operating frequency
US6326993B1 (en) 2000-03-15 2001-12-04 Toshiba Tec Kabushiki Kaisha Pulse width modulation system and image forming apparatus having the pulse width modulation system
US6585339B2 (en) 2001-01-05 2003-07-01 Hewlett Packard Co Module manager for wide-array inkjet printhead assembly
EP1221372B1 (en) * 2001-01-05 2005-06-08 Hewlett-Packard Company Integrated programmable fire pulse generator for inkjet printhead assembly
US6726298B2 (en) 2001-02-08 2004-04-27 Hewlett-Packard Development Company, L.P. Low voltage differential signaling communication in inkjet printhead assembly
US6478396B1 (en) 2001-03-02 2002-11-12 Hewlett-Packard Company Programmable nozzle firing order for printhead assembly
US6471320B2 (en) 2001-03-09 2002-10-29 Hewlett-Packard Company Data bandwidth reduction to printhead with redundant nozzles
DE10124215A1 (de) * 2001-05-18 2002-11-21 Heidelberger Druckmasch Ag Bebilderungseinrichtung zur Erzeugung einer Anzahl von Bildpunkten in einer Projektionslinie
US6543879B1 (en) 2001-10-31 2003-04-08 Hewlett-Packard Company Inkjet printhead assembly having very high nozzle packing density
US6746107B2 (en) 2001-10-31 2004-06-08 Hewlett-Packard Development Company, L.P. Inkjet printhead having ink feed channels defined by thin-film structure and orifice layer
US6932453B2 (en) 2001-10-31 2005-08-23 Hewlett-Packard Development Company, L.P. Inkjet printhead assembly having very high drop rate generation
US6726300B2 (en) 2002-04-29 2004-04-27 Hewlett-Packard Development Company, L.P. Fire pulses in a fluid ejection device
JP4341908B2 (ja) 2004-01-07 2009-10-14 株式会社リコー 画素クロック及びパルス変調信号生成装置、光走査装置並びに画像形成装置
US7495429B2 (en) * 2004-12-15 2009-02-24 Texas Instruments Incorporated Apparatus and method for test, characterization, and calibration of microprocessor-based and digital signal processor-based integrated circuit digital delay lines
CN101357210B (zh) * 2008-08-22 2012-05-23 江红旗 一种治疗婴幼儿腹泻的外用药及其制备方法
JP6201687B2 (ja) * 2013-11-27 2017-09-27 セイコーエプソン株式会社 液体吐出装置
CN115027146B (zh) * 2021-03-03 2023-03-21 深圳市汉森软件有限公司 打印系统光眼信号校准方法、装置及设备

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4084196A (en) * 1977-01-31 1978-04-11 Dacom, Inc. Electronic half-tone generating means for facsimile reproduction system
IT1201920B (it) * 1982-03-22 1989-02-02 Olivetti & Co Spa Apparecchiatura per la scansione ed il trattamento numerico di immagini con mezzi toni
JPS59156070A (ja) * 1983-02-25 1984-09-05 Canon Inc 画像処理装置
JPH0683365B2 (ja) * 1983-05-25 1994-10-19 キヤノン株式会社 画像処理装置
US4544264A (en) * 1984-05-17 1985-10-01 International Business Machines Corporation Fine line print enhancement
US4625222A (en) * 1984-05-17 1986-11-25 International Business Machines Corporation Interacting print enhancement techniques
US5301039A (en) * 1985-01-21 1994-04-05 Canon Kabushiki Kaisha Image processing apparatus with pixel tone discrimination
US4681424A (en) * 1986-05-20 1987-07-21 Ibm Corporation Compensation for fine line prints
US4972502A (en) * 1987-02-17 1990-11-20 Sharp Kabushiki Kaisha Image signal binary encoder
JP2617469B2 (ja) * 1987-05-11 1997-06-04 株式会社リコー 画像領域識別装置
US4984091A (en) * 1987-05-29 1991-01-08 Olympus Optical Co., Ltd. Apparatus for photographing or projecting an image for a CRT or laser diode array
US4811115A (en) * 1987-10-16 1989-03-07 Xerox Corporation Image processing apparatus using approximate auto correlation function to detect the frequency of half-tone image data
US4918690A (en) * 1987-11-10 1990-04-17 Echelon Systems Corp. Network and intelligent cell for providing sensing, bidirectional communications and control
US4975786A (en) * 1987-12-28 1990-12-04 Canon Kabushiki Kaisha Image processing method and apparatus with error diffusion capability
JPH01264076A (ja) * 1988-04-14 1989-10-20 Dainippon Screen Mfg Co Ltd 分割露光化網点画像記録装置
US5148287A (en) * 1988-10-20 1992-09-15 Canon Kabushiki Kaisha Image processing apparatus with good highlight reproduction
JPH06101799B2 (ja) * 1988-10-28 1994-12-12 富士ゼロックス株式会社 画像形成装置のグレイバランス制御方式
JPH03128574A (ja) * 1989-02-16 1991-05-31 Ricoh Co Ltd 疑似中間調処理装置
US5289293A (en) * 1989-03-14 1994-02-22 Canon Kabushiki Kaisha Pixel density conversion and processing
US4891714A (en) * 1989-04-24 1990-01-02 Eastman Kodak Company Apparatus for non-linear error diffusion thresholding of multilevel video images
JP2757494B2 (ja) * 1989-09-29 1998-05-25 ブラザー工業株式会社 走査露光装置
EP0760578B1 (en) * 1989-10-02 2003-04-02 Canon Kabushiki Kaisha Image forming apparatus and modulating method therein
US5198910A (en) * 1989-12-14 1993-03-30 Eastman Kodak Company Mixed matrix image processing for rendering halftone images with variable dot sizes
US5404233A (en) * 1990-08-28 1995-04-04 Kyocera Corporation Method for smoothing image
US5134495A (en) * 1990-11-07 1992-07-28 Dp-Tek, Inc. Resolution transforming raster-based imaging system
JP2871127B2 (ja) * 1991-01-30 1999-03-17 三菱電機株式会社 画像処理装置及び方法
NL9100275A (nl) * 1991-02-18 1992-09-16 Oce Nederland Bv Werkwijze voor beeldbewerking, scan/afdruksysteem voor uitvoeren van de werkwijze en beeldselectieeenheid voor toepassing in het scan/afdruksysteem.
JP2667590B2 (ja) * 1991-03-12 1997-10-27 三田工業株式会社 レーザビームを用いた画像形成装置の水平同期信号生成装置
JP3087767B2 (ja) * 1991-03-15 2000-09-11 キヤノン株式会社 画像処理装置
US5081631A (en) * 1991-04-03 1992-01-14 Eastman Kodak Company Direct modulation of laser diodes for radiographic printers
US5337162A (en) * 1991-06-30 1994-08-09 Ricoh Company, Ltd. Image processing apparatus for preventing occurrence of moire in output image
US5317419A (en) * 1991-08-07 1994-05-31 Konica Corporation Image recognition apparatus
US5235432A (en) * 1991-11-22 1993-08-10 Creedon Brendan G Video-to-facsimile signal converter
US5600352A (en) * 1994-06-27 1997-02-04 Tektronix, Inc. Apparatus and method for controlling coalescence of ink drops on a print medium

Also Published As

Publication number Publication date
CN1132093C (zh) 2003-12-24
TW398128B (en) 2000-07-11
JPH11112807A (ja) 1999-04-23
EP0884892A2 (en) 1998-12-16
KR100474210B1 (ko) 2005-07-01
EP0884892A3 (en) 1999-11-24
CN1203393A (zh) 1998-12-30
US6091891A (en) 2000-07-18

Similar Documents

Publication Publication Date Title
KR100474210B1 (ko) 연속명암인쇄에서그레이레벨을생성하기위하여지연라인을조정하기위한방법및장치
KR950006621B1 (ko) 화상처리장치
EP0304289A2 (en) Half-tone image reproduction method and apparatus
EP0796002B1 (en) Method for enhanced print quality on print engines with at least one high resolution dimension
EP0599127A2 (en) Parasitic resistance compensation for a thermal print head
US5504462A (en) Apparatus for enhancing pixel addressability in a pulse width and position modulated system
US5745249A (en) Pipelined architecture for patterned halftone generation
US5684933A (en) Method and apparatus for forming images using a pre and post smoothing bit thinning down process
GB2054325A (en) Timing pulse generator
US7180625B2 (en) Printer controller, image forming apparatus and storage medium
US5982408A (en) Method and apparatus for HSYNC synchronization
US6570672B1 (en) Printing system and method
EP1067763A2 (en) Systems and methods for generating high addressability images
EP1070593B1 (en) Thermal printer and method of controlling it
JPH06152957A (ja) 電子写真装置
US6330077B1 (en) Image forming apparatus
JPH089242B2 (ja) ドットプリンタの印字方法
JP2871195B2 (ja) プリンタにおける画像平滑化処理装置
EP0476863A1 (en) Method and printer for printing an image formed of 2-dimensionally arranged pixels
US5627652A (en) Multibit RAM for parallel lookup of high resolution halftone screens
US6958765B2 (en) Pulse shaping system, laser printer, pulse shaping method and method of generating serial video data for laser printer
US5140350A (en) Image forming apparatus for forming an image with smooth curved lines
JPH0591274A (ja) 画像形成装置
JP2871881B2 (ja) 画像処理装置
KR0173272B1 (ko) 토너 절약기능을 갖춘 레이저 프린터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee