JP2871195B2 - プリンタにおける画像平滑化処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、レーザプリンタやＬＥ
Ｄプリンタのように、マトリックス上のドット画像を形
成するプリンタにおける画像平滑化処理装置に係り、特
にドット画像に含まれる斜線若しくは曲線部分を平滑化
して高品質の画像を得る事の出来る画像平滑化処理装置
に関する。

【０００２】

【従来の技術】従来より画像コントローラよりシリアル
に出力されるビデオデータに基づいて変調されたレーザ
ビームを感光体ドラムの母線上に沿って繰返し主走査方
向に光走査しながらドットマトリックス状の画素パター
ンを形成するレーザプリンタは公知である。

【０００３】又ＬＥＤプリンタやサーマルプリンタ等の
様に、主走査方向に１列状に配列したアレイ状の画素形
成手段を、ビデオデータに基づいて１ライン同時に若し
くはブロック単位で駆動（点灯）制御しながら副走査方
向に相対移動する記録材（感光体ドラム等）上にマトリ
ックス状の画素パターンを形成するドットプリンタも公
知である。

【０００４】この種のプリンタにおいてはいずれもn×
ｍのマトリックス状に画素パターンを配列して任意の文
字若しくは図形を形成する方式を取るために、Ｖや〇の
様に曲線若しくは斜線を形成する場合、その印字境界部
分が段差状に形成されてしまい、又Ｘの様に交差する部
分においては複数の画素が近接配置されているためにそ
の部分が肉太となり、必然的に印字品質が低下する。

【０００５】かかる欠点を解消する為に、例えば変調ビ
ームを主走査方向に光走査しながら画素パターンを形成
するレーザプリンタにおいて、前記斜線側端に位置する
基準画素の書込みエネルギ（ビーム出力）を小さくして
画素自体のドット径を小さくさせるか（特開昭６０ー１
３９０７２号）、若しくはビーム出力パルス（ビデオク
ロック）をパルス幅変調させて、同一ドット区域内で片
側に寄せた小径ドットを印字する事により、画素パター
ン境界部分の段差部等の平滑化処理を図ってきた。

【０００６】しかしながら前記従来技術は基準画素に対
応する同一ビデオクロックの範囲内で画素直径を変化若
しくはシフトさせる構成を取るために、斜線若しくは曲
線の変化状態に対応した円滑な平滑化処理が困難であ
る。

【０００７】この為、特開昭６０ー２５１７６１号にお
いて、基準画素に（主走査方向に）隣接する白ドットを
エネルギ密度の小さい画素（黒ドット）に置換させて平
滑化を図る技術も存在するが、かかる技術においては単
に基準画素に隣接するドット区域に小径のドットを単に
付加するのみであるから、特に細線状の斜線や曲線の場
合その部分が肉厚となり、必ずしも画像品質の向上につ
ながらないのみならず、該技術が主走査方向を対象とし
たドット付加である為に、例えば斜線や曲線の傾きが緩
やかになればなるほど円滑な平滑化処理が困難になる。

【０００８】かかる欠点を解消する為に、基準画素に隣
接するドット区域に小径のドットを単に付加するのみな
らず、前記ドット付加に対応させて該注目ドット自体を
狭小化（偏平化）して疑似的にドット自体を片側にずら
すように構成すると共に、前記小径ドット付加と基準画
素の偏平化を主走査（水平）方向のみならず、副走査
（垂直）方向にも、言換えれば左右上下の二軸方向を行
なうように構成した技術手段を特開平２ー１１２９６６
号にて提案している。

【０００９】次に本従来技術の構成を簡単に説明する
に、本技術は図１０に示すように、主走査方向にドット
を狭小化させる四枚の補償サブセル５１ａ…と、副走査
方向にドットを狭小化させる四枚の補償サブセル５２ａ
…とを用意し、先ず画像情報に対応するビットデータを
複数ライン単位で格納可能なＦＩＦＯバッファ５３に、
順次シリアルに格納しながら、注目ビットに隣接する上
下左右の複数ビットデータをサンプルウインドウ５４か
ら抽出してマッチングネットワーク５５を通すことによ
り、該ネットワーク５５内に格納されている多数のテン
プレート５６と前記ウインドウ５４に位置するビットデ
ータマップを比較し、一致した場合に、基準画素の偏平
化を行なう補償サブセル５１ａ、５２ａ…と該基準画素
に隣接する上下若しくは左右の１画素（一般には該画素
は白データであるために）について偏平化した小ドット
を付加する補償サブセル５１ａ、５２ａ…をサブセル発
生器５７より選択し、一方一致しない場合には前記基準
画素をそのまま選択し、以下これらの選択されたビデオ
データをシリアルにプリントエンジン側５８に出力させ
ることにより、所定のレーザプリント動作を行なうこと
が出来るものである。

【００１０】従ってかかる技術手段によれば図９（ａ）
に示すような斜線の場合は、基準画素を主走査方向に水
平な方向（以下水平方向という）に偏平化させつつ、該
偏平化させた残余の部分に対応する偏平ドットが基準画
素の左側若しくは右側に付加されて疑似的にドット画像
が右若しくは左側にシフトしたような構成となり、又図
９（ｂ）に示すような斜線の場合は、基準画素を主走査
方向に垂直な方向（以下垂直方向という）に偏平化させ
つつ、該偏平化させた残余の部分に対応する偏平ドット
が基準画素の上側若しくは下側に付加されて疑似的にド
ット画像が上若しくは下側にシフトしたような構成とな
り、これにより前記従来技術の欠点を解消し得る好まし
い平滑化処理が可能となるものである。

【００１１】

【発明が解決しようとする課題】しかしながら前記従来
技術においても尚次の様な問題が生じる。その第１が画
素形状の問題である。前記したように本技術は疑似的に
ドット画像がシフトしたような構成を取るものである
が、偏平化した基準画素と、該偏平化させた残余の部分
に対応する偏平ドットを基準画素に隣接して付加するも
のである為に、より詳細には前記ドットは図９（ａ）の
拡大図で示すようにドット境界部分がくびれたドット形
状となり、この為原画像を拡大した場合等に該くびれた
部分が顕著に現れ、必ずしも高品質の画像が形成される
とは限らない。

【００１２】又本技術においてはサブセルを用いて垂直
方向と水平方向の両軸方向に偏平化させる様に試みてい
るが、実際の電子写真プリンタではこの様なサブセルを
用いても実際のドット画像を両軸方向に偏平化させるの
は困難である。即ち例えばレーザプリンタの場合は、パ
ルス幅変調したビデオデータに基づいてビーム変調を行
なうことにより容易に水平方向のドット偏平化は可能で
あるが、垂直方向の場合は例えビーム光強度を小にして
も感光体ドラム上に書込まれる潜像は直径が小になるの
みで、必ずしも垂直方向に偏平化したドット画像を得る
ことが困難である。

【００１３】一方ＬＥＤプリンタを用いた場合は、ＬＥ
Ｄアレイの点灯時間を制御することにより垂直方向の偏
平化は可能であるが、逆に各ＬＥＤ素子の配列間隔は固
定されており、この為水平方向の可変は困難である。

【００１４】第２の問題が回路構成上の問題である。先
ず前記装置においては基準画素の判定を行なう場合に、
常に隣接する他のドットと共に２つのドットのサブセル
の選択を行なわなければならず、而も前記サブセルは水
平方向と垂直方向に夫々４枚づつ必要なために、少なく
とも又前記ウインドウに位置するビットデータマップを
比較する為に必要なテンプレート数は、水平方向（最初
のドットのサブセル４枚×隣接するドットのサブセル４
枚）×垂直方向（最初のドットのサブセル４枚×隣接す
るドットのサブセル４枚）の計２５６枚の基本テンプレ
ートの種類が必要であり、而も更に平滑化を円滑化する
ためにアプリケーションテンプレートを用意するとなる
とそのテンプレート数は無用に広がり、この様な多数の
テンプレートを用意するためのメモリも又比較動作を行
なうための回路構成いずれも煩雑化し、結果として回路
構成が大規模化せざるを得ず且つ比較動作も遅延化し、
高速化に対応し得ない。

【００１５】即ち前記技術においては２つのドットのサ
ブセルの選択を水平方向と垂直方向の二軸方向で一括し
て行なうために、前記の問題が生じるものである。又前
記技術においてはサンプルウインドウを一ドットづつず
らして順次行なうものであるために、結果として基準画
素の判定を重複して二回行なうことになり、判定動作の
より遅延化につながり易い。

【００１６】本発明はかかる従来技術の欠点に鑑み、回
路構成を煩雑化させることなく、而も簡単な判定動作で
容易に且つ精度よく平滑化処理を行なう事の出来るドッ
トプリンタにおける画像出力処理装置を提供することを
目的とする。本発明の他の目的は画像平滑化と共にドッ
ト自体の高品質化を図り、平滑化処理後のデータの拡大
に十分耐え得る高品質画像を得ることの出来るドットプ
リンタにおける画像出力処理装置を提供することであ
る。

【００１７】

【課題を解決する為の手段】本発明は前工程と後工程で
夫々独立した作用を営むためにこれに対応させて独立し
た複数の請求項により対処している。先ず、請求項１記
載の発明について前記従来技術との比較をしながら具体
的に説明する。斜線の傾斜度が垂直に近い急峻の場合前
記従来技術において説明したように、図８（ａ）に示す
ようなドット６１自体を左若しくは右にシフト６１Ａ→
６１Ｂさせることが平滑化を図る上で最も好ましいこと
は前記した通りである。しかしながら前記技術はいかな
る斜線若しくは曲線形状にも対応し得る汎用的な平滑処
理回路を構成したがゆえに基本的にシフトを目的として
いるにも拘らず、前記の場合のみシフトという動作を採
用することが出来ず、この為補償サブセルに基づくドッ
ト置換（付加も含む）を利用してその基準画素の水平方
向の偏平化と共に、隣接する水平ドット区域に偏平ドッ
トを付加するという疑似的なシフト動作を採用している
ために、前記の問題が生じていた。

【００１８】一方斜線の傾斜度がなだらかな場合は前記
シフト動作若しくは疑似的なシフト動作を採用しても平
滑化が行なわれず、この為前記従来技術においては補償
サブセルに基づくドット置換（付加も含む）を利用して
その基準画素の垂直方向の偏平化と共に、隣接する垂直
ドット区域に偏平ドットを付加して対処していたが、前
記したようにレーザプリンタの場合垂直方向の偏平ドッ
トの形成は基本的に困難である。

【００１９】さてレーザプリンタにおいてパルス状のレ
ーザビームを感光体ドラムに結像させた場合、図８
（ｃ）に示すように、山形状の電位分布６０の先端のし
きい値を越えた部分が潜像６１として具現化するわけで
あるが、実際にはその周囲に電位が末広がり状に形成さ
れていることになる。そしてこの状態で前記潜像に水平
方向に隣接するドット区域にパルス幅の小さい言換えれ
ば光強度の小さいビームを照射した場合でも該ビームの
電位分布６２と、先の末広がりの隠電位分布６０ａが重
畳されて、前記潜像６１に引寄せられる形で小径の潜像
６３が具現化することになる。

【００２０】そしてかかる潜像の具現化は図８（ｄ）に
示すように対角線状（階段状）に正規の潜像６１が形成
されていた場合は両潜像の隠電位分布が互いに重畳され
て角隅部側に小径の潜像６４が現れ易い。従って図８
（ｂ）に示すように段差部分となる白ドット部分に正規
のビデオデータ出力時間より短い出力時間のビデオデー
タに基づいてビーム出力を行なう事によりその上下若し
くは斜め方向に位置する正規潜像側に引寄せられた小径
の潜像６４が具現化することになり、結果として傾きの
低い斜線の場合でもわざわざ垂直方向に偏平ドットを打
たなくても平滑化が達成される。この場合前記出力時間
の短いビデオデータは必ずしも一律に設定することな
く、斜線の傾きの状態に応じて例えば２０％若しくは４
０％のように選択的に出力すればよい。

【００２１】そしてこの際、図８（ｂ）に示すように前
記正規潜像に対応する黒ドットの出力パルス（分割ビデ
オデータの大、小により決る）時間も例えば前記小径の
潜像に対応させて６０％若しくは８０％に小径化６５さ
せる事により部分的な肉太等が生じることなく一層好ま
しい平滑化処理が可能となる。

【００２２】従って前者の場合には斜線若しくは曲線の
傾き度合いに応じて基準画素の出力時間と出力位置を設
定するための分割ビデオデータによって決められるビデ
オデータの出力時期をシフトする手段を設ければ前者の
欠点は解消される。この場合シフト量は一定にしてもよ
く、又必要に応じて可変に構成してもよい。

【００２３】一方、後者の場合は２つの要素を解決する
必要がある。その第１が白ドットを所定パルス幅（２０
％と４０％）での顕在化である。そして第２が黒ドット
の出力パルス幅の短縮（８０％と６０％）を行なう点で
ある。そしてこれらの２つの要素を夫々独立した手段を
用いて行なうことはハードとソフト面での負担が増大
し、結果として回路構成の煩雑化とソフト処理の遅延化
につながる。

【００２４】しかしながらかかる点は次のようなマスク
パターンのアンド（論理積）を取ることにより、容易に
解決し得る。即ち図７（ａ）に示すように１００％黒ド
ットに対応する分割ビデオデータと例えば８０％若しく
は６０％のマスクパターン（いずれも”１””０”で構
成するものとする）とのアンドを取ると、「１×０」の
部分が除去されて８０％若しくは６０％のビデオデータ
が生成出来、

【００２５】一方白ドットの場合はレベル”０”のパル
スが存在するとみなせば、図７（ｂ）に示すように、前
記２０％若しくは４０％に対応する部分を”０”とする
反転パルスをマスクパターンとして用いる事により、前
記と逆に「０×０」の部分のみがパルスとして顕在化し
て２０％若しくは４０％のビデオデータが生成出来、こ
れにより前記分割ビデオデータ（０パルスも含む）とマ
スクパターンの論理積により前記２つの要素を同時に解
決する事が可能となる。

【００２６】従って請求項１記載の発明は、基準画素の
出力時間と出力時期を設定するための分割ビデオデータ
を選択することによって基準画素をシフトするプリンタ
における画像平滑化処理装置において、前記基準画素に
対応して前記分割ビデオデータ（レベル０のパルスも含
む）を生成する分割ビデオデータ生成手段と、 前記基準
画素を中心としたビットマップをサンプルパターンと比
較して前記分割ビデオデータのシフト情報を出力するポ
ジション判定手段と、 前記ビットマップをサンプルパタ
ーンと比較して所定のマスクパターンを選択するマスク
パターン選択手段と、 前記分割ビデオデータか、もしく
は前記分割ビデオデータと前記マスクパターン選択手段
のマスクパターンデータとの論理積による論理積データ
を生成するマスキング手段と、 前記ポジション判定手段
のシフト信号によって前記マスキング手段の出力データ
をシフトするシフト手段とを備え、 基準画素に隣接する
参照画素の配列状態に応じて、前記分割ビデオデータ、
もしくは論理積データとを適宜選択しながら基準画素の
平滑用ビデオデータを生成することを特徴とする。これ
により回路構成が煩雑化することなく、而も最も適切な
平滑化処理が可能であるという本発明の目的及び効果が
円滑に達成し得る。

【００２７】この場合、前記分割ビデオデータ、もしく
は論理積データとの選択は、斜線若しくは曲線の傾き状
態に応じて例えば基準角が４５°以上の場合は前者を選
択し、又４５°以下の場合は後者を選択するようにして
もよく、又必ずしも前記いずれかの手段のみを選択する
必要もなく、例えば基準角を３０°以下、３０°〜６０
°、６０°以上に分け、３０°以下の場合は後者の平滑
化手段を、３０°〜６０°までは平滑化を行なわずに原
ビデオデータをそのまま、そして６０°以上の場合に前
者のシフト手段を採用するようにしてもよい。

【００２８】さて前記発明はビデオクロックと対応する
パルス幅を有する分割ビデオデータをシフトする手段を
含むために、結果として基準画素に対応するビデオデー
タが隣接する他のドット区域まで進出してしまうことと
なり、両者の整合性を取らなければ、分割ビデオデータ
に基づいてプリントエンジン側にシリアル出力する平滑
化処理後のビデオデータを円滑に生成し得ない。

【００２９】そこで請求項２記載の発明は、前記分割ビ
デオデータのパルス幅と対応する中心ビット領域の左右
両側に、前記平滑用ビデオデータのシフト量より大なる
ビット領域を設定したレジスタ一対を用意し、該一対の
レジスタに、図２に示すように、前記平滑化回路で平滑
処理された平滑化用ビデオデータを交互に格納すると共
に、該レジスタより前記平滑用ビデオデータを交互に出
力する際に、隣接する前記平滑用ビデオデータ同士を互
い論理和を取りながら、プリントエンジン側に出力可能
に構成する。

【００３０】これにより前記シフトによりはみ出した部
分について隣接するドット区域まで進出させながら連続
的にビデオデータをシリアル出力させることが出来、こ
れにより円滑に請求項１記載の発明を具現化できる。
尚、本請求項２記載の発明は必ずしも前記請求項１記載
の発明のみに用いられるのではなく、基準画素に対応す
る原ビデオデータの出力時期をシフトするシフト手段を
含む平滑化回路を含むものであれば特に限定されない。

【００３１】

【実施例】以下、図面に基づいて本発明の実施例を例示
的に詳しく説明する。但しこの実施例に記載されている
構成部品の寸法、材質、形状、その相対配置などは特に
特定的な記載がない限りは、この発明の範囲をそれのみ
に限定する趣旨ではなく単なる説明例に過ぎない。

【００３２】図１は本発明の平滑化処理回路の全体構成
図を示すブロックダイヤグラムで、その詳細構成を図６
Ｂに示すタイムチャート図に従って順を追って説明する
に、例えば不図示の画像ＲＡＭその他にビデオ展開され
たビデオデータ（以下、ＶＤＡＴＡ）は、ＶＣＬＫ生成
回路１０１で生成したＶＣＬＫに同期してシリアルにシ
フトレジスタ１０４に転送され、該シフトレジスタ１０
４で８ビットパラレルデータに変換した後、図３に示す
ようにＳＲＡＭ１０５の第１バンク、第１アドレスに格
納する。続く８ビットの変換パラレルデータは第２アド
レスへ、更に続く８ビットの変換パラレルデータは第３
アドレスへと格納し、以下これを繰返しながら１ライン
分のＶＤＡＴＡをＳＲＡＭ１０５の第１バンクに格納す
る。

【００３３】以下同様に、第２ラインのＶＤＡＴＡは第
２バンクへ、第３ラインのＶＤＡＴＡは第３バンクへと
順次格納していく。そして７ライン分のＶＤＡＴＡが第
１〜７バンクに格納されるとＳＲＡＭ制御回路１０３
は、第８バンク、第１アドレスに格納するためのＶＤＡ
ＴＡが揃うまでの時間を利用して、第１〜７バンクの各
第１アドレスに格納されているＶＤＡＴＡを順次読み出
し、ラッチ信号に基づいて、シフトレジスタ１０６〜１
１２のラッチ部分に、それぞれストアするとともに、Ｓ
ＲＡＭ制御回路１０３よりの信号に基づいて、第８バン
ク、第１アドレスに変換パラレルデータを格納すると同
時に、シフトレジスタ１１３のラッチ部分１０６〜１１
２にストアされているデータを７ラインシフトレジスタ
１１３にロードする。

【００３４】以下同様に前記動作を繰返す事により、第
８ラインのＶＤＡＴＡをＳＲＡＭ１０５の第８バンクに
格納しつつ該ＳＲＡＭ１０５に格納されている第１〜７
ラインのＶＤＡＴＡをラッチ部１０６〜１１２を介して
連続的に７ラインシフトレジスタ１１３に供給してい
く。そして、ＳＲＡＭ１０５側では第８ラインのＶＤＡ
ＴＡを第８バンクに格納し終ると、ＳＲＡＭ制御回路１
０３よりの制御信号に基づいて第９ラインのＶＤＡＴＡ
を第１バンクに、更に第１０ラインのＶＤＡＴＡを第２
バンクへ格納することにより、以下順次第１〜８バンク
の内容を更新していく。

【００３５】この結果、前記７ラインシフトレジスタ１
１３には、ＳＲＡＭ１０５よりのデータ転送により順次
その内容を更新しながら基準画素（中心ビット）の前後
各３ライン、左右３ビットのビットマップ（７×７）が
格納配列される事となり、該ビットマップを利用して後
記する平滑化処理回路内での平滑化処理が可能となる。

【００３６】また、平滑化処理回路は、前記ビットマッ
プの配列状態から基準画素の原ビデオデータを分割して
該原ビデオデータに対応する分割ビデオデータを形成
し、該分割ビデオデータをシフトさせて、若しくはマス
ク処理を行なう為の制御信号を生成する２つの判定回路
（ポジション判定回路１１４及びサイズ判定回路１１
５）と、該判定回路１１４、１１５よりの制御信号に基
づいて平滑用ビデオデータを生成するマスク信号生成回
路１１６と、該平滑用ビデオデータを格納する一対の２
０ビットシフトレジスタ１１８，１１９を有している。

【００３７】ポジション判定回路１１４には、原則的に
前記基準画素と中心としたビットマップの画素配列方向
が略４５°以上の場合を基準画素を中心ビットとする前
記ビットマップと判定回路内に格納されている不図示の
サンプルパターンと比較して、前記分割ビデオデータを
図８（ａ）に示すように右シフトするか左シフトするか
若しくはシフトしないかを判定し、その制御信号をマス
ク信号生成回路１１６側に出力可能に構成している。

【００３８】一方、サイズ判定回路１１５は、前記基準
画素を中心とした配列方向が略４５°以下の場合に前記
と同様にビットマップと判定回路内に格納されているサ
ンプルパターンと比較して、図８（ｂ）に示すように前
記分割ビデオデータが黒データの場合は８０％若しくは
６０％のマスクパターン選択信号を、又前記分割ビデオ
データが白データの場合は２０％、４０％のマスクパタ
ーン選択信号を抽出するか否か判定し、前記いずれかの
マスクパターンを選択する場合にその選択信号をマスク
信号生成回路１１６側に出力可能に構成している。

【００３９】マスク信号生成回路１１６は、図４に示す
ように、基準画素に対応する原分割ビデオデータ（ビデ
オクロックと同期するパルス）を生成する回路１２１、
前記サイズ判定回路１１５よりの選択信号に基づいて８
０、６０、４０、２０％に対応するマスクパターンを選
択する回路１２２、該選択されたマスクパターンと前記
パルス信号とのアンドを取ってマスク処理後の第１の平
滑用ビデオデータを生成するマスキング回路１２３、前
記ポジション判定回路１１４よりの制御信号に基づいて
前記分割ビデオデータ信号をシフトする回路１２４から
なる。

【００４０】次に前記各回路の詳細構成を説明する。分
割ビデオデータ生成回路１２１は図５Ａに示すように、
基準画素を分割してマスキング回路１２３に送る為のバ
ッファ１２１ａ…からなり、夫々のバッファ１２１ａ…
を経由したマスキングデータＤ１、Ｄ２…を生成する。
マスクパターン選択回路１２２は図５Ｂに示すように、
ノアゲート１２２Ａ…とノットゲート１２２Ｂ…、及び
オアゲート１２２Ｃ…からなり、サイズ判定回路１１５
よりの選択信号であるサイズ信号size100,size80が、マ
スクパターン選択回路１２２に入力され、基準画素に対
し出力パルス幅を短縮するMASK1,MASK2,MASK3,MASK10,M
ASK11,MASK12の各種マスク信号を生成し、更に白の基準
画素に対し黒の出力パルス幅を与えるADD5,ADD6,ADD7,A
DD8の信号を生成する回路である。マスキング回路１２
３は図５Ｃに示すようにノアゲート１２３Ａ…、アンド
ゲート１２３Ｂ…、バッファ１２３Ｃ…、オアゲート１
２３Ｄ…からなり、分割ビデオデータ生成回路１２１か
らのデータD1,D2,D3…と、マスク信号MASK1,MASK2…ADD
5,ADD6…の信号との論理演算によって基準画素に対する
分別の割合を選択し、該選択したデータLD1,LD2…を生
成する回路である。このデータが第１及び第２の平滑用
ビデオデータとなる。シフト回路１２４は、図５Ｄに示
すように、アンドゲート１２４Ａ…、オアゲート１２４
Ｂ…、１２４Ｃ…からなり、前記ポジション判定回路１
１４よりの制御信号であるポジション信号に基づいて前
記基準画素をシフトしないのか、或いはどの位置までシ
フトするのかを判定するために、前記分割ビデオデータ
をポジション信号の論理演算を行なってシフトレジスタ
１１８、１１９に送信するデータＳＤ１、ＳＤ２…を生
成する回路である。次に本発明の動作手順を、前記マス
ク処理回路で生成される平滑用ビデオデータの種類を示
すパルス波形図を示す図２を参照しながら順を追って説
明する。先ず各基準画素の１ドットの大きさ即ち原ビデ
オデータはＶＣＬＫと同期し、そして本実施例の場合は
ＶＣＬＫは原発振の１２クロック分に設定してあるため
に、前記分割ビデオデータ生成回路より出力されるパル
スデータは、前記基準画素が黒ドットの場合は１２ビッ
ト構成となり、白ドットの場合はレベル０のパルスとな
る。そして前記分割ビデオデータはマスクパターン選択
回路１２２より選択されたマスクパターンとアンドを取
って下記のようなマスクデータが生成される。

【００４１】即ち前記基準画素が黒ドットの場合は、図
７（ａ）に示す如く８０％のマスクパターンとアンドを
取る事により１２ビットの分割ビデオデータは原発振
１、２、１１、１２に対応する部分が”０”になり、又
６０％のマスクパターンとアンドを取る事により原発振
１〜３、１０〜１２に対応する部分が”０”になり、夫
々８０％と６０％の平滑用ビデオデータが生成される事
になる。一方前記基準データが白データの場合はレベル
０のパルスであるために、４０％のマスクパターン（原
発振５〜８がＬＯＷ）とアンドを取る事により原発振５
〜８に対応する部分が”１”になり、又図７（ｂ）に示
す如く２０％のマスクパターン（原発振６、７がＬＯ
Ｗ）とアンドを取る事により原発振６、７に対応する部
分が”１”になり、夫々４０％と２０％の平滑用ビデオ
データが生成される事になる。

【００４２】一方前記サイズ判定回路１１５より選択信
号が出力されていない場合は、分割ビデオデータがその
ままマスキング回路１２３を通ってシフト回路１２４側
に転送される。そして該シフト回路１２４側では、前記
ポジション判定回路１１４よりの制御信号に基づいて前
記分割ビデオデータを右若しくは左に夫々４ビットシフ
ト処理を行なって第２平滑用ビデオデータを生成する。
そしてシフトレジスタ制御回路１１７よりの制御信号に
基づいて、前記第１若しくは第２の平滑用ビデオデー
タ、若しくはいずれの加工も施されていない原ビデオデ
ータ（分割ビデオデータ）が、ＶＣＬＫ信号に同期し
て、各２０ビットシフトレジスタ１１８、１１９に交互
に出力する。

【００４３】２０ビットシフトレジスタ１１８、１１９
は前記技術手段の項で詳細に説明したように、分割ビデ
オデータに対応する１２ビット領域の両側にシフト処理
用のビット領域が４ビットづつ付加された合計２０ビッ
トで構成され、そして図６ＡＲＩＧＨＴに示すような格
納形態で、分割ビデオデータ、左右シフトデータ、夫々
のマスク処理データが格納される。尚、図６ＡのＮＯＲ
ＭＡＬは平滑化処理を行わない格納形態である。

【００４４】次に、２０ビットシフトレジスタ１１８、
１１９に格納されたビデオデータは基準画素データが７
ラインシフトレジスタ１１３よりビデオ出力回路１２０
に転送される都度交互にＶＤＡＴＡ出力回路１２０側に
出力されてプリントエンジン側に該ビデオデータをシリ
アルに出力するように構成しているが、この際前記ビデ
オデータが左／右にシフトされた第２の平滑化用ビデオ
データである場合に、前記２０ビットシフトレジスタ１
１８、１１９には１ドットの大きさ（１２ビット）を越
えるデータが格納される事となるために、これをそのま
ま出力しても適正なクロック単位での出力が不可能とな
る。そこで本実施例においては前記技術手段の項で詳細
に説明したように、２つのシフトレジスタ１１８、１１
９よりの出力を論理和を取りながらビデオクロックに基
づいて交互に出力することにより、連続したビデオデー
タのシリアル出力が可能となる。

【００４５】

【効果】以上記載のごとく本発明は前記従来技術のよう
に２つの画素について同時に平滑化用サブセルを選択す
るのではなく、画素単位で平滑化処理を施すために、ハ
ード的にもソフト的にも構成が簡単化し、回路構成の煩
雑化や処理動作の遅延化更にはプログラムにおける誤動
作を防ぐことが出来る。

【００４６】又本発明は１の平滑化手段で処理を行なう
のではなく、基準画素に対応する分割ビデオデータ、あ
るいは、前記基準画素を中心としたビットマップをサン
プルパターンと比較して所定のマスクパターンを選択す
るマスクパターン選択手段のマスクパターンデータと前
記分割ビデオデータとの論理積による論理積データとを
適宜選択する構成を取るために、最も好適なデータを採
用でき、結果として簡単な判定動作で容易に且つ精度よ
く平滑化処理を行なう事が出来る。

【００４７】又本発明はいずれの平滑化手段もビデオデ
ータのシフト、パルス幅変更若しくは新規作成等、いわ
ゆる１軸方向の時間的処理で足りる平滑化手段を採用し
たために、主走査方向にのみビーム変調が可能なレーザ
プリンタでも又副走査方向にのみビーム変調が可能なＬ
ＥＤプリンタのいずれでも既存の技術で容易に適用で
き、その実用的効果は高い。等の種々の効果を有す。

【図面の簡単な説明】

【図１】本発明の平滑化処理回路の全体構成図を示すブ
ロックダイヤグラムである。

【図２】前記マスク処理回路で生成される平滑用ビデオ
データの種類を示すパルス波形図を示す。

【図３】原ビデオデータの格納状態を示すＳＲＡＭへの
内部構成図を示す。

【図４】図１記載のマスク信号生成回路の内部構成図を
示すブロックダイヤグラムである。

【図５Ａ】マスク信号生成回路を構成する分割ビデオ回
路の内部構成図を示す。

【図５Ｂ】マスク信号生成回路を構成するマスキング回
路の内部構成図を示す。

【図５Ｃ】マスク信号生成回路を構成するマスクパター
ン生成回路の内部構成図を示す。

【図５Ｄ】マスク信号生成回路を構成するシフト回路の
内部構成図を示す。

【図６Ａ】前記マスク信号生成回路の動作手順を示すタ
イミングチャート図である。

【図６Ｂ】原ビデオデータのＳＲＡＭへの格納手順を示
すタイミングチャート図である。

【図７】請求項１記載の発明のマスクパターンとの論理
積によるビデオデータ生成する為の手段を示す作用図で
ある。

【図８Ａ】請求項１記載の発明の原理を示す画素配列状
態を示す。

【図８Ｂ】請求項１記載の発明の原理を示す電位分布と
その画素配列状態を示す。

【図９】図１０に示す平滑化処理用の画素配列状態を示
す。

【図１０】従来技術にかかる平滑化処理回路の全体構成
図を示すブロックダイヤグラムを示す。

【符号の説明】

１０４ シフトレジスタ １０５ ＳＲＡＭ １０３ ＳＲＡＭ制御回路 １１４ ポジション判定回路 １１５ サイズ判定回路 １１８，１１９ ２０ビットシフトレジスタ １１６ マスク信号生成回路 １２３ マスキング回路 １１７ シフトレジスタ制御回路 １１３ ７ラインシフトレジスタ １２０ ビデオ出力回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−268868（ＪＰ，Ａ) 特開 平４−268867（ＪＰ，Ａ) 特開 平４−312862（ＪＰ，Ａ) 特開 平４−341059（ＪＰ，Ａ) 特開 平５−53556（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) B41J 2/485 G09G 5/28 610 H04N 1/23 103 H04N 1/409

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 基準画素の出力時間と出力時期を設定す
   るための分割ビデオデータを選択することによって基準
   画素をシフトするプリンタにおける画像平滑化処理装置
   において、 前記基準画素に対応して前記分割ビデオデータ（レベル
   ０のパルスも含む）を生成する分割ビデオデータ生成手
   段と、 前記基準画素を中心としたビットマップをサンプルパタ
   ーンと比較して前記分割ビデオデータのシフト情報を出
   力するポジション判定手段と、 前記ビットマップをサンプルパターンと比較して所定の
   マスクパターンを選択するマスクパターン選択手段と、 前記分割ビデオデータか、もしくは 前記分割ビデオデー
   タと前記マスクパターン選択手段のマスクパターンデー
   タとの論理積による論理積データを生成するマスキング
   手段と、前記ポジション判定手段のシフト信号によって前記マス
   キング手段の出力データをシフトするシフト手段とを備
   え、 基準画素に隣接する参照画素の配列状態に応じて、前記
   分割ビデオデータ、もしくは論理積データとを適宜選択
   しながら基準画素の平滑用ビデオデータを生成すること
   を特徴とするドットによって画像を形成するプリンタ
   （以下ドットプリンタ）における画像平滑化処理装置。
2. 【請求項２】 基準画素の出力時間と出力時期を設定す
   るための分割ビデオデータを選択することによって基準
   画素をシフトするプリンタにおける画像平滑化処理装置
   において、 前記分 割ビデオデータを所定の平滑化制御信号に基づい
   てシフトして平滑用ビデオデータを生成する手段を含む
   平滑化回路と、 前記分割ビデオデータのパルス幅と対応する中心ビット
   領域の左右両側に、前記平滑用ビデオデータのシフト量
   より大なるビット領域を設定した一対のレジスタを設
   け、 該一対のレジスタに、前記平滑化回路で平滑処理された
   平滑用ビデオデータを交互に格納すると共に、該レジス
   タより前記平滑用ビデオデータを交互に出力する際に、
   隣接する前記平滑用ビデオデータ同士を互い論理和を取
   りながら、プリントエンジン側に出力可能に構成したこ
   とを特徴とするドットによって画像を形成するプリンタ
   における画像平滑化処理装置。