KR19980086447A - 플라즈마 디스플레이 패널 및 플라즈마 표시장치 - Google Patents

플라즈마 디스플레이 패널 및 플라즈마 표시장치 Download PDF

Info

Publication number
KR19980086447A
KR19980086447A KR1019970066198A KR19970066198A KR19980086447A KR 19980086447 A KR19980086447 A KR 19980086447A KR 1019970066198 A KR1019970066198 A KR 1019970066198A KR 19970066198 A KR19970066198 A KR 19970066198A KR 19980086447 A KR19980086447 A KR 19980086447A
Authority
KR
South Korea
Prior art keywords
plasma display
display panel
magnesium oxide
electrode
oxide film
Prior art date
Application number
KR1019970066198A
Other languages
English (en)
Other versions
KR100374657B1 (ko
Inventor
히로유끼 나까하라
타까시 까타야마
까즈히데 이와사끼
마나부 이시모토
노부히로 이와세
소우이찌로 히다까
아끼히로 모찌즈끼
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR19980086447A publication Critical patent/KR19980086447A/ko
Application granted granted Critical
Publication of KR100374657B1 publication Critical patent/KR100374657B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Surface Treatment Of Glass (AREA)

Abstract

본 발명은, 점등할 셀이 점등하지 않는 흑 노이즈의 발생률을 줄이고, 표시 품질을 높이는 것을 목적으로 한다.
상기 목적은, 주전극쌍을 구성하는 제1 및 제2 전극이 절연층으로 방전 가스에 대하여 피복된 매트릭스 표시형식의 PDP에 있어서, 절연층 중 적어도 방전 가스와 접하는 표층으로서, 그 1 평방 센티미터당 100Hz에서의 임피던스가 230 ~ 330㏀ 범위내의 값인 산화 마그네슘막 또는 규소를 500 ~ 10000 중량 ppm 범위내의 비율로 함유한 산화 마그네슘막을 설치하여 달성한다.

Description

플라즈마 디스플레이 패널 및 플라즈마 표시장치
본 발명은, 매트릭스 표시방식의 AC형 플라즈마 디스플레이 패널(Plasma Display Panel: PDP)에 관한 것으로, 특히 화면에 따른 방전을 발생시키는 면방전(surface discharge) 형식의 PDP에 적합한 것이다.
근래에 PDP는, 컬러 화면의 실용화로 텔레비젼 영상이나 컴퓨터 모니터 등의 용도로 널리 사용되어 왔다. 고품위 텔레비젼(HDTV)용의 대화면 플랫형 장치로서도 주목받고 있다.
매트릭스 표시방식의 PDP에 있어서, 표시소자인 셀의 점등 상태(lighting condition)의 유지(sustain)에 메모리 효과가 이용되고 있다. AC형 PDP는 전극을 유전체(dielectric material)로 피복 함으로써 구조적으로 메모리 기능을 갖도록 구성되어 있다. 즉, AC형 PDP에 의한 표시에 있어서는, 점등(발광)할 셀에만 벽전하(wall electron)를 축적시키기 위해 순차적으로 라인의 어드레싱을 행하고, 그 후에 모든 셀에 대하여 일제히 교번 극성(alternate polarities)의 전압(서스테인 전압, sustain voltages)을 인가한다. 서스테인 전압은 방전 개시 전압보다 낮은 소정의 전압이다. 벽전하가 존재하는 셀에서는 벽전압이 서스테인 전압에 중첩하므로, 셀에 가해진 실효 전압이 방전 개시 전압을 넘어 방전이 발생한다. 서스테인 전압의 인가 주기를 짧게 하면, 외관상 연속적인 점등 상태가 얻어진다.
상품화되어 있는 면방전 형식의 PDP에서는, 매트릭스 표시의 라인마다 화면의 전체 길이에 걸쳐 뻗은 한 쌍의 서스테인 전극(제1 및 제2 전극)이 평행하게 배치되고, 열마다 어드레스 전극(제3 전극)이 배치되어 있다. 각 라인에서의 서스테인 전극 사이는 방전 슬릿(discharge slit)이라 불리고, 그 폭은 200 ~ 250볼트 정도의 실효 전압의 인가로 면방전이 생기는 값(예를 들어 50 ~ 100㎛)으로 선정되어 있다. 한편, 인접하는 라인 사이에서의 서스테인 전극간은 역슬릿(reverse slit)으로 불리고 있다. 역슬릿의 폭은 방전 슬릿보다도 충분히 큰 값으로 선정되어 있다. 즉, 역슬릿을 사이를 띄워 나란한 서스테인 전극 사이에서의 면방전이 방지되어 있다. 이와 같이, 방전 슬릿 및 역슬릿을 설치하여 서스테인 전극을 배열함으로써, 각 라인을 선택적으로 발광시킬 수 있다.
서스테인 전극을 피복하는 유전체층(예를 들어 저융점 글래스)의 표면에는, 방전시의 이온 충격의 영향을 경감하는 내스퍼터(anti-sputtering)성 보호막이 설치되어 있다. 보호막은 방전 가스와 접함으로써, 그 재질 및 막질이 방전 특성에 큰 영향을 준다. 일반적으로, 보호막 재료로서 산화 마그네슘(MgO: 마그네시아)이 사용되고 있다. MgO는 내스퍼터성이 우수함과 동시에 이차전자 방출계수가 큰 절연물이다. MgO를 이용함으로써 방전 개시 전압이 떨어져 구동이 용이하게 된다. 종래에는, 펠릿 상태의 MgO를 재료로 한 진공 증착에 의해 유전체층의 표면에 1㎛정도 두께의 MgO막이 형성되어 있었다.
표시에 있어서는, 어떤 화상의 서스테인 종료로부터 다음 화상의 어드레싱까지의 사이에, 화면 전체의 대전 분포의 초기화(리셋)를 행한다. 구체적으로는, 어드레싱에 앞서, 방전 개시 전압을 넘는 피크치(peak value)의 리셋 펄스를 모든 라인의 서스테인 전극쌍에 대하여 일제히 인가한다. 리셋 펄스의 전연(front edge)에서 면방전이 발생하고, 각 셀에서 서스테인시보다도 대량의 벽전하가 대전한다. 리셋 펄스의 후연(rear edge)에서 벽전압만에 의한 자기 방전이 발생하여, 대개의 벽전하가 중화되어 소실된다. 결국, 화면 전체에 걸쳐 유전체가 대략 비대전 상태로 된다. 또, 자기 방전에 의하지 않고, 이전에 선택적으로 대전시킨 셀에서만 소거 방전을 발생시켜 초기화할 수도 있지만, 그 경우는 초기화를 위한 어드레싱이 필요하여, 표시 절환의 소요 시간이 길어진다.
종래에는, 흑 노이즈라 불리는 표시의 흐트러짐이 생기는 문제가 있었다. 흑 노이즈는, 점등할 셀(선택 셀)이 점등하지 않는 현상이고, 화면 중의 점등 영역과 비점등 영역의 경계에 생기기 쉽다. 하나의 라인 또는 하나의 열에서의 복수의 선택셀 전체가 점등하지 않는 것은 아니고, 발생부위가 흩어져 있으므로, 흑 노이즈의 원인은 어드레스 방전이 생기지 않던가 또는 생겨도 강도가 충분하지 않은 어드레스 미스(address miss)이다.
어드레스 미스의 원인으로서는, 역슬릿에서의 벽전하의 잔류로 생각된다. 리셋 펄스에 의한 면방전이 지나치게 확대되어 역슬릿에도 벽전하가 대전한 경우, 그후에 자기 소거 방전이 생겨도 방전 슬릿으로부터 먼 역슬릿에 존재하는 벽전하는 잔류한다. 이 잔류 전하에 의해 어드레싱의 실효 전압이 떨어지고, 어드레스 미스가 일어난다. 근방의 셀이 선택셀이면, 근방의 셀에서의 어드레스 방전보다 공간 전하가 프라이밍(priming) 효과에 기여하므로, 어드레스 미스는 일어나기 어렵다. 이에 대해서, 상술한 경계에서와 같이 근방의 셀(특히 스캐닝(scanning)의 전방측)이 비선택셀인 경우에는, 프라이밍 효과가 발생하지 않으므로, 어드레스 미스가 일어나기 쉽다.
본 발명은, 점등할 셀이 점등하지 않는 흑 노이즈의 발생률을 저감하고, 표시 품질을 높이는 것을 목적으로 한다.
도 1은 본 발명에 관한 플라즈마 표시장치의 블럭도.
도 2는 프레임 분할의 모식도.
도 3은 구동 시퀀스를 나타내는 전압 파형도.
도 4는 본 발명의 PDP(1)의 내부 구조를 나타내는 사시도.
도 5는 임피던스의 측정 방법을 나타내는 도면.
도 6은 MgO막의 임피던스와 화질의 관계를 나타내는 그래프.
도 7은 규소의 함유량과 화질의 관계를 나타내는 그래프.
* 도면의 주요부분에 대한 부호의 설명
1 : PDP (매트릭스 표시 장치)
18 : MgO막 (산화 마그네슘막)
30 : 방전 공간
80 : 구동 유닛 (구동 장치)
A : 어드레스 전극 (제3 전극)
TA : 어드레스 기간
TR : 리셋 기간 (초기화 기간)
TS : 서스테인 기간
X : 서스테인 전극 (제1 전극)
Y : 서스테인 전극 (제2 전극)
서스테인 방전을 위해 유전체의 표면을 특정 막질의 산화 마그네슘막으로 피복함으로써, 방전 특성을 개선한다.
산화 마그네슘막의 막질은, 재료 조성을 포함하는 성막 조건에 의존한다. 제조 롯트별 비교 결과 등으로부터 흑 노이즈의 발생 정도가 산화 마그네슘막의 막질에 의존함이 판명되었다. 전기적 성질을 특정하기 위해 임피던스를 측정하였다. 절연체의 직류 저항을 정확하게 측정함은 매우 어렵기 때문이다. 임피던스가 일정 범위내의 값인 경우에는 흑 노이즈의 발생 정도가 작고, 임피던스가 일정 범위보다 작거나 커도 흑 노이즈의 발생 정도는 큰 결과를 얻었다. 또한, 조성 분석을 행하였다. 규소(Si) 함유량이 일정 범위의 값인 경우에는 흑 노이즈의 발생 정도가 작은 결과를 얻었다. 붕소(B), 탄소(C), 칼슘(Ca)에 대해서는, 흑 노이즈의 발생률이 큰 시료와 작은 시료 사이에 현저한 차이가 없었다. 규소와 같이 마그네슘보다 원자가가 큰(3 이상) 원소, 특히 이온 반경이 마그네슘에 가까운 3a족 또는 4a족 원소 중에, 규소와 같은 작용을 나타내는 것이 있음을 추정할 수 있다.
흑 노이즈의 원인인 어드레스 미스가 억제되는 이유로서는, 이차 전자의 방출량이 증대하여 잔류 전하에 의한 실효 전압의 저하가 보충되는 것, 전하의 잔류 자체가 경감되는 것, 잔류 전하가 빠르게 소실되는 것 등이 생각된다.
청구항 1의 발명의 PDP는, 주전극쌍을 구성하는 제1 및 제2 전극이 절연층으로 방전 가스에 대하여 피복된 매트릭스 표시형식의 PDP에 있어서, 상기 절연층 중 적어도 상기 방전 가스와 접하는 표층으로서 산화 마그네슘막이 설치되고, 그 1 평방 센티미터당 100Hz에서의 임피던스가 230 ~ 330㏀ 범위내의 값으로 특정된 것이다.
청구항 2의 발명의 PDP에 있어서, 상기 산화 마그네슘막은, 원자가가 3 이상의 원소를 함유하고 있다.
청구항 3의 발명의 PDP에 있어서, 상기 산화 마그네슘막은, 규소 및 알루미늄 중 적어도 하나를 함유하고 있다.
청구항 4의 발명의 PDP는, 주전극쌍을 피복하는 절연층 중의 적어도 방전가스와 접하는 표층으로서, 규소를 500 ~ 10000 중량 ppm 범위내의 비율로 함유한 산화 마그네슘막이 설치된 것이다.
청구항 5의 발명의 방법은, 펠릿 상태의 산화 마그네슘과 펠릿 상태 또는 파우더 상태의 불순물 화합물을 혼합하여 동시에 가열하는 증착법에 의해 상기 산화 마그네슘막을 형성하는 PDP의 제조방법이다.
청구항 6의 발명의 방법은, 파우더 상태의 산화 마그네슘과 파우더 상태의 불순물 화합물의 혼합물의 소결체를 가열하는 증착법에 의해 상기 산화 마그네슘막을 형성하는 PDP의 제조방법이다.
청구항 7의 발명의 방법은, 파우더 상태의 산화 마그네슘과 파우더 상태의 불순물 화합물의 혼합물의 소결체를 타게트로 한 스퍼터링에 의해 상기 산화 마그네슘막을 형성하는 PDP의 제조방법이다.
청구항 8의 발명의 장치는, 상기 제1 및 제2 전극이 동일면상에 배열되고, 상기 제1 및 제2 전극과 교차하는 제3 전극을 갖는 청구항 1 또는 청구항 4에 기재한 구성의 PDP와, 자기 소거 방전에 의해 화면 전체의 대전 분포를 초기화한 후에 어드레싱과 서스테인을 행하는 구동 방법의 실현 수단에 있어서, 초기화 기간에 상기 제1 전극과 제2 전극 사이에 리셋 전압을 인가하고, 어드레스 기간에 상기 제2 전극과 제3 전극의 사이에 어드레스 전압을 인가하고, 서스테인 기간에 상기 제1 전극과 제2 전극의 사이에 서스테인 전압을 인가하는 구동장치를 구비하고 있다.
청구항 9의 발명의 물은, 기판 위에, 복수쌍의 면방전용 전극, 그들 면방전용 전극을 덮는 유전체층, 당해 유전체층의 표면을 덮는 보호막을 형성하여 된 플라즈마 디스플레이 패널용 기판구성체에 있어서, 상기 보호막은, 그 1평방 센티미터당 100Hz에서의 임피던스가 230 ~ 330㏀ 범위내의 값인 산화 마그네슘막으로 된 것이다.
청구항 9의 발명의 플라즈마 디스플레이 패널용 기판구성체에 있어서는, 상기 보호막이, 규소를 500 ~ 10000 중량ppm 범위내의 비율로 함유한 산화 마그네슘막으로 된다.
(발명의 실시 형태)
도 1은 본 발명에 의한 플라즈마 표시장치(100)의 블록도이다.
플라즈마 표시장치(100)는, 매트릭스 형식의 컬러표시 장치인 AC형 PDP(1)와, 화면(스크린)을 구성하는 다수의 셀을 선택적으로 점등 시키기 위한 구동 유닛(80)으로 되고, 벽걸이식 텔레비젼 수상기, 컴퓨터 시스템의 모니터 등으로서 이용된다.
PDP(1)는, 한 쌍의 서스테인 전극(X, Y)이 평행 배치된 면방전 형식의 PDP이고, 각 셀에 서스테인 전극(X, Y)과 어드레스 전극(A)이 대응하는 3 전극구조의 전극 매트릭스를 갖고 있다. 서스테인 전극(X, Y)은 화면의 라인 방향(수평 방향)으로 연장되고, 한쪽의 서스테인 전극(Y)은 어드레싱에 있어서 라인 단위로 셀을 선택하기 위한 스캐닝 전극으로서 이용된다. 어드레스 전극(A)은 열 단위로 셀을 선택하기 위한 데이타 전극이고, 열 방향(수직 방향)으로 연장되어 있다.
구동 유닛(80)은, 컨트롤러(81), 프레임 메모리(82), X 드라이버 회로(86), Y 드라이버 회로(87), 어드레스 드라이버 회로(88) 및 도시하지 않은 전원 회로를 갖고 있다. 구동 유닛(80)에는 외부 장치로부터 각 픽셀의 RGB 휘도 레벨(계조 레벨)을 나타내는 다수의 값을 갖는 영상 데이터(DR, DG, DB)가, 각종의 동기 신호와 함께 입력된다. 영상 데이터(DR, DG, DB)는, 프레임 메모리(82)에 일단 격납된 후, 컨트롤러(81)에 의해 각 색마다 서브 프레임 데이타(Dsf)로 변환되고, 다시 프레임 메모리(82)에 격납된다. 서브 프레임 데이타(Dsf)는, 계조 표시를 위해 1 프레임을 분할한 각 서브 프레임에 있어서의 셀의 점등 여부를 나타내는 2값 데이타의 집합이다. X 드라이버 회로(86)는 서스테인 전극(X)에 대한 전압 인가를 담당하고, Y 드라이버 회로(87)는 서스테인 전극(Y)에 대한 전압 인가를 담당한다. 어드레스 드라이버 회로(88)는, 프레임 메모리(82)로부터 전송된 서브 프레임 데이타(Dsf)에 따라, 어드레스 전극(A)에 선택적으로 어드레스 전압을 인가한다.
다음에, PDP(1)에 적용하는 구동 방법을 설명한다.
도 2는 프레임 분할의 모식도이고, 도 3은 구동 시퀀스를 나타내는 전압 파형도이다.
셀 발광의 2값 제어에 의해 계조 재현을 행하기 위해, 외부로부터의 입력 화상인 시계열의 각 프레임(F)을, 예를 들어 6개의 서브 프레임(sf1, sf2, sf3, sf4, sf5, sf6)으로 분할한다. 각 서브 프레임(sf1 ~ sf6)에서의 휘도의 상대 비율이 1:2:4:8:16:32로 되도록 겹쳐 붙여, 각 서브 프레임(sf1 ~ sf6)의 서스테인의 발광 회로를 설정한다. 서브 프레임 단위의 발광 유무를 조합시켜 RGB의 각 색마다 레벨 「0」~「63」의 64단계의 휘도 설정을 행할 수 있으므로, 표시 가능한 색의 수는 643으로 된다. 또, 서브 프레임(sf1 ~ sf6)을 휘도의 겹친 순서로 표시할 필요는 없다. 예를 들어 겹침이 큰 서브 프레임(sf6)을 표시기간의 중간에 배치하여 최적화를 행할 수 있다.
도 3과 같이, 각 서브 프레임(sf1 ~ sf6)에 대하여, 리셋 기간(TR), 어드레스 기간(TA) 및 서스테인 기간(TS)을 할당한다. 리셋 기간(TR) 및 어드레스 기간(TA)의 길이는 휘도의 겹침에 관계없이 일정하지만, 서스테인 기간(TS)의 길이는 휘도의 겹침이 큰 만큼 길다. 결국, 각 서브 프레임(sf1 ~ sf6)의 표시기간의 길이는 서로 다르다.
리셋 기간(TR)은, 그 이전의 점등 상태의 영향을 방지하기 위해, 화면 전체의 벽전하의 소거(초기화)를 행하는 기간이다. 모든 라인(라인 수는 n)의 서스테인 전극(X)에 피크 값이 면방전 개시 전압을 넘는 정극성(正極性)의 리셋 펄스(Pw)를 인가하고, 동시에 배면측의 대전과 이온 충격을 방지하기 위해 모든 어드레스 전극(A)에 정극성의 펄스를 인가한다. 리셋 펄스(Pw)의 상승에 호응하여 모든 라인에서 강한 면방전이 생기고, 셀 내에 다량의 벽전하가 생긴다. 벽전하와 인가 전압의 상쇄에 의해 실효 전압이 낮아진다. 리셋 펄스(Pw)가 내려가면, 벽전압이 그대로 실효 전압으로 되어 자기 방전이 생기고, 모든 셀에서 거의 벽전하가 소거되어 화면 전체가 균일한 비대전 상태로 된다.
어드레스 기간(TA)은, 어드레싱(점등/비점등의 설정)을 행하는 기간이다. 서스테인 전극(X)을 접지 전위에 대하여 정전위(正電位)로 바이어스(bias) 하고, 모든 서스테인 전극(Y)을 부전위(負電位)로 바이어스 한다. 이 상태에서, 선두 라인으로부터 1 라인씩 순서대로 각 라인을 선택하고, 해당하는 서스테인 전극(Y)에 부극성의 스캐닝 펄스(Py)를 인가한다. 라인의 선택과 동시에, 서브 프레임 데이타(Dsf)가 나타내는 점등할 셀에 대응한 어드레스 전극(A)에 대하여 정극성의 어드레스 펄스(Pa)를 인가한다. 선택된 라인에서, 어드레스 펄스(Pa)가 인가된 셀에서는, 서스테인 전극(Y)과 어드레스 전극(A)의 사이에 대향 방전이 일어나고, 그것이 면방전으로 이행한다. 이들 일련의 방전이 어드레스 방전이다. 서스테인 전극(X)이 어드레스 펄스(Pa)와 동극성(同極性)의 전위로 바이어스 되어 있으므로, 그 바이어스로 어드레스 펄스(Pa)가 소실되어, 서스테인 전극(X)과 어드레스 전극(A) 사이에서는 방전이 일어나지 않는다.
서스테인 기간(TS)은, 계조 레벨에 따른 휘도를 확보하기 위해, 설정된 점등 상태를 유지하는 기간이다. 불필요한 방전을 방지하기 위해, 모든 어드레스 전극(A)을 정극성 전위로 바이어스하고, 최초로 모든 서스테인 전극(Y)에 정극성의 서스테인 펄스(Ps)를 인가한다. 그 후, 서스테인 전극(X)과 서스테인 전극(Y)에 대하여 교호로 서스테인 펄스(Ps)를 인가한다. 서스테인 펄스(Ps)의 인가마다, 어드레스 기간(TA)에 있어서 벽전하를 축적한 셀에서 면방전이 생긴다. 서스테인 펄스(Ps)의 인가 주기는 일정하고, 휘도의 겹침에 따라 설정된 개수의 서스테인 펄스(Ps)가 인가된다.
도 4는 본 발명의 PDP(1)의 내부 구조를 나타내는 사시도이다.
PDP(1)에서는, 방전 공간(30)을 끼운 기판쌍 중 전면측의 글래스 기판(11)의 내면에, 화면의 수평 방향 셀 열인 라인(L) 마다 한 쌍씩 서스테인 전극(X, Y)이 배열되어 있다. 서스테인 전극(X, Y)은, 각각이 투명 도전막(41)과 저항 값을 줄이기 위한 금속막(42)으로 되고, AC 구동을 위한 유전체층(17)으로 피복되어 있다. 유전체층(17)의 재료는 PbO계 저융점 글래스(유전율은 약 10)이다. 유전체층(17)의 표면에는 보호막으로서 후술하는 막질의 MgO막(18)이 덮여 있고, 그 막두께는 약 7000Å이다. 유전체층(17) 및 MgO막(18)은 투광성을 갖고 있다. 또, 서스테인 전극, 유전체층, 보호막의 적층체가 형성된 기판은, 플라즈마 디스플레이 패널용 기판구성체라 불린다. 배면측의 글래스 기판(21)의 내면에는, 하지층(22), 어드레스 전극(A), 절연층(24), 격벽(29) 및 컬러 표시를 위한 3색(R, G, B)의 형광체층(28R, 28G, 28B)이 설치되어 있다. 각 격벽(29)은 평면에서 보아 직선 형상이다. 이들 격벽(29)에 의해 방전 공간(30)이 라인 방향으로 서브 픽셀(단위 발광 영역)마다 구획되고, 또 방전 공간(30) 사이의 치수가 일정한 값(150㎛ 정도)으로 규정되어 있다. 방전 공간(30)에는, 네온에 미량의 크세논을 혼합한 방전 가스가 충전되어 있다. 형광체층(28R, 28G, 28B)은, 방전으로 생긴 자외선으로 국부적으로 여기(excited)되어 소정색의 가시광을 낸다.
표시의 1 픽셀은 라인 방향으로 나란한 세 개의 서브 픽셀로 구성된다. 각 서브 픽셀 범위내의 구조체가 셀이다. 격벽(29)의 배치 패턴이 스트라이프(stripe) 패턴이므로, 방전 공간(30) 중의 각 열에 대응한 부분은, 모든 라인에 걸쳐 열 방향으로 연속하고 있다. 각 열 내의 서브 픽셀의 발광색은 동일하다.
이상의 구조의 PDP(1)는, 각 글래스 기판(11, 21)에 대해서 별개로 소정의 구성 요소를 설치하여 전면 및 배면용 기판구성체를 제작하고, 양 기판구성체를 겹친 대향 간극의 주연을 실링하고, 내부의 배기 및 방전 가스의 충전을 행하는 일련의 공정에 의해 제조한다. 그 전면용의 기판구성체의 제작에 있어서, MgO막(18)은, 흑 노이즈의 저감에 유효한 재질이 얻어지도록 선정된 조건으로 성막한다.
이하, MgO막(18)의 막질에 대해서 설명한다.
도 5는 임피던스의 측정 방법을 나타내는 도면, 도 6은 MgO막의 임피던스와 화질의 관계를 나타내는 그래프이다.
복수의 전극 기판을 준비하고, 각각의 표면에 서로 다른 조건으로 MgO막을 설치하였다. 도 5a와 같이, 전극 기판(91)은, 50㎜×60㎜의 글래스판(92) 표면에, 직경 20㎜의 전극부(93a)와 인출부(93b)로 된 도전막(93)을 형성한 것이다. 도전막(93)의 재질은, 서스테인 전극(X, Y)을 구성하는 투명 도전막(41)과 동일한 ITO이다. 전극부(91a)의 전체를 균일하게 피복 하도록, 두께가 약 7000Å인 MgO막(95)을 형성한 후, 도 5b와 같이 다른 전극 기판(91)을 겹쳐 MgO막(95)을 한 쌍의 도전막(93)에 끼우고, LCR 미터를 사용하여 MgO막(95)의 임피던스를 측정하였다. MgO막(95)을 끼운 하중을 7㎏/㎠로 하고, 인가 전압을 1V(실효값)로 하고, 주파수를 100Hz로 하였다.
한편, 임피던스 측정을 위한 복수의 시료 각각과 동시에 MgO막(18)을 성막한 PDP의 화질을 평가하였다. 평가는, 수십 라인 걸러 점등라인군과 비점등라인군이 교호로 나란한 횡스트라이프 패턴을 표시하여 눈으로 검사하였다. 점등라인군의 휘도 레벨을 최대 휘도의 약 반인 「32」로 하였다. 즉, 겹침이 「32」인 서브 프레임(sf6)만을 점등시켜 흑 노이즈가 눈에 띄도록 하였다. 점등시킨 서브 프레임수가 1이면, 1회의 어드레스 미스가 프레임 전체의 소등으로 나타난다. 또한, 휘도 레벨이 「32」이면, 바르게 점등한 경우와 그렇지 않은 경우의 휘도차가 크다. 상술한 바와 같이 선두 라인으로부터 순서대로 각 라인을 선택하여 어드레싱을 행한 경우에는, 각 점등 라인군에서의 선두 라인에 제일 가까운 라인에서 흑 노이즈가 발생하기 쉽다. 단, 항상 어드레스 미스가 생기는데 한하지 않으므로, 흑 노이즈는 발광의 아물거림으로 인지된다.
시험 제작한 각 PDP의 화질에 대하여 표 1에 나타낸 6단계의 평가를 행하고, 임피던스와 화질의 관계를 조사하였다.
평가 레벨 아물거림 정도
5(제일 좋음) 아물거림 없음
4 단속적으로 수개 정도의 셀에서 생긴다.
3 대략 정상적으로 수개 정도의 셀에서 생긴다.
2 1라인의 대부분의 셀에서 정상적으로 생긴다.
1 2라인의 대부분의 셀에서 정상적으로 생긴다.
0(제일 나쁨) 3라인 이상의 대부분의 셀에서 정상적으로 생긴다.
도 6과 같이, 1㎠당 임피던스가 270 ~ 300㏀ 범위에서 화질이 제일 좋고, 이 범위보다 임피던스가 작게 되거나, 또한 크게 되면 화질이 악화된다. 평가 레벨 2보다 낮으면 문자를 읽기 어렵게 되지만, 평가 레벨 3이상의 화질이면 실용상 문제는 없다. 즉, 화질이 양호한 품질 범위에 대응한 임피던스의 허용 범위는 230 ~ 330㏀이다.
도 7은 규소의 함유량과 화질의 관계를 나타내는 그래프이다.
탄탈(Tantalum) 기판에 MgO막을 성막하여 시료를 제작하고, 발광 분석법(ICP법)에 의해 평면적 450㎠의 영역을 대상으로 MgO막의 조성을 조사하였다. 또한, 탄탈 기판에의 성막과 동시에 MgO막(18)을 성막하는 요령으로 PDP를 시험 제작하고, 상술한 바와 같은 요령으로 화질을 평가하였다. 도 7과 같이, 화질이 양호한 품질의 범위에 대응한 규소 농도의 허용 범위는 500 ~ 10000 중량 ppm이고, 1000 ~ 8000 중량 ppm에서 제일 좋은 화질을 얻었다. 또한, 시험 제작한 각 PDP의 MgO막의 조성을 2차 이온 질량분석법(SIMS)으로 조사한 바, ICP법에 의한 시료 분석과 거의 같은 결과를 얻었다.
적량의 규소를 함유한 MgO막(18)은 진공 증착에 의해 얻을 수 있다. 성막에 있어서는, 증착원으로서 펠릿 상태의 MgO와 펠릿 상태 또는 파우더 상태의 규소화합물(이산화 규소, 일산화 규소)을 혼합하여 사용한다. 예를 들어, 입자 직경 5 ~ 3㎜, 순도 99.95% 이상의 MgO 펠릿에 이산화 규소 파우더를 0.1 중량% 비율로 혼합한 재료를 사용하고, 피어스식 건(pierce type gun)을 가열원으로 한 반응성 EB 증착법에 의해, 진공도 5×10-5Torr, 산소 도입 유량 12 sccm, 산소 분압 90% 이상, 레이트 20Å/s, 막두께 7000Å, 기판 온도 150℃의 조건에서 성막한 경우에, 제일 좋은 평가 레벨 5에 대응하는 규소 농도 1400 중량 ppm의 MgO막(18)을 얻었다. MgO와 규소 화합물의 혼합물의 소결체를 증발원으로 사용하여도 좋다. 또한 같은 소결체를 타게트로 하는 스퍼터링에 의해서, 원하는 MgO막(18)을 얻는 것도 가능하다.
청구항 1 내지 청구항 10의 발명에 의하면, 점등할 셀이 점등하지 않는 흑 노이즈의 발생률을 줄여 표시 품질을 높일 수 있다.

Claims (10)

  1. 주전극쌍을 구성하는 제1 및 제2 전극이 절연층으로 방전 가스에 대하여 피복된 매트릭스 표시형식의 플라즈마 디스플레이 패널에 있어서, 상기 절연층 중 적어도 상기 방전 가스와 접하는 표층으로서 산화 마그네슘막이 설치되고, 그 1 평방 센티미터당 100Hz에서의 임피던스가 230 ~ 330㏀ 범위내의 값인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1항에 있어서, 상기 산화 마그네슘막은, 원자가가 3 이상의 원소를 함유하고 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 1항에 있어서, 상기 산화 마그네슘막은, 규소 및 알루미늄 중 적어도 하나를 포함하고 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 주전극쌍을 구성하는 제1 및 제2 전극이 절연층으로 방전 가스에 대하여 피복된 매트릭스 표시형식의 플라즈마 디스플레이 패널에 있어서, 상기 절연층 중 적어도 상기 방전 가스와 접하는 표층으로서, 규소를 500 ` 10000 중량 ppm의 범위내의 비율로 함유한 산화 마그네슘막이 설치된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제 1항 내지 제 4항의 어느 한 항에 있어서, 펠릿 상태의 산화 마그네슘과 펠릿 상태 또는 파우더 상태의 분순물 화합물을 혼합하여 동시에 가열하는 증착법에 의해 상기 산화 마그네슘막을 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
  6. 제 1항 내지 제 4항의 어느 한 항에 있어서, 파우더 상태의 산화 마그네슘과 파우더 상태의 불순물 화합물의 혼합물의 소결체를 가열하는 증착법에 의해 상기 산화 마그네슘막을 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
  7. 제 1항 내지 제 4항의 어느 한 항에 있어서, 파우더 상태의 산화 마그네슘과 파우더 상태의 불순물 화합물의 혼합물의 소결체를 타게트로 한 스퍼터링에 의해 상기 산화 마그네슘막을 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
  8. 제1 및 제2 전극이 동일면상에 배열되고, 상기 제1 및 제2 전극과 교차하는 제3 전극을 갖는 제 1항 도는 제 4항에 기재한 플라즈마 디스플레이 패널과, 자기 소거 방전에 의해 화면 전체의 대전 분포를 초기화한 후에 어드레싱과 서스테인을 행하는 구동 방법의 실현 수단으로, 초기화 기간에 상기 제1 전극과 제2 전극 사이에 리셋 전압을 인가하고, 어드레스 기간에 상기 제2 전극과 제3 전극의 사이에 어드레스 전압을 인가하고, 서스테인 기간에 상기 제1 전극과 제2 전극의 사이에 서스테인 전압을 인가하는 구동장치를 구비한 것을 특징으로 하는 플라즈마 표시장치.
  9. 기판 위에, 복수쌍의 면방전용 전극, 그들 면방전용 전극을 덮는 유전체층, 당해 유전체층의 표면을 덮는 보호막을 형성하여 된 플라즈마 디스플레이 패널용 기판구성체에 있어서, 상기 보호막이, 그 1평방 센티미터당 100Hz에서의 임피던스가 230 ~ 330㏀ 범위내의 값인 산화 마그네슘막으로 된 것을 특징으로 하는 플라즈마 디스플레이 패널용 기판구성체.
  10. 기판 위에, 복수쌍의 면방전용 전극, 그들 면방전용 전극을 덮는 유전체층, 당해 유전체층의 표면을 덮는 보호막을 형성하여 된 플라즈마 디스플레이 패널용 기판구성체에 있어서, 상기 보호막이, 규소를 500 ~ 10000 중량ppm 범위내의 비율로 함유한 산화 마그네슘막으로 된 것을 특징으로 하는 플라즈마 디스플레이 패널용 기판구성체.
KR1019970066198A 1997-05-30 1997-12-05 기판구성체,플라즈마디스플레이패널및그제조방법 KR100374657B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP141348 1997-05-30
JP14134897A JP3247632B2 (ja) 1997-05-30 1997-05-30 プラズマディスプレイパネル及びプラズマ表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020020060080A Division KR100553985B1 (ko) 1997-05-30 2002-10-02 기판구성체, 플라즈마 디스플레이 패널 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19980086447A true KR19980086447A (ko) 1998-12-05
KR100374657B1 KR100374657B1 (ko) 2003-05-12

Family

ID=15289885

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019970066198A KR100374657B1 (ko) 1997-05-30 1997-12-05 기판구성체,플라즈마디스플레이패널및그제조방법
KR1020020060080A KR100553985B1 (ko) 1997-05-30 2002-10-02 기판구성체, 플라즈마 디스플레이 패널 및 그 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020020060080A KR100553985B1 (ko) 1997-05-30 2002-10-02 기판구성체, 플라즈마 디스플레이 패널 및 그 제조방법

Country Status (5)

Country Link
US (1) US6242864B1 (ko)
EP (3) EP0881657B1 (ko)
JP (1) JP3247632B2 (ko)
KR (2) KR100374657B1 (ko)
DE (2) DE69737895T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603313B1 (ko) * 2003-11-25 2006-07-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341313B1 (ko) * 1998-11-16 2002-06-21 구자홍 플라즈마 디스플레이 패널과 구동장치 및 방법
US6424095B1 (en) * 1998-12-11 2002-07-23 Matsushita Electric Industrial Co., Ltd. AC plasma display panel
JP2000285814A (ja) * 1999-03-31 2000-10-13 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネル
JP4153983B2 (ja) * 2000-07-17 2008-09-24 パイオニア株式会社 保護膜、その成膜方法、プラズマディスプレイパネル及びその製造方法
JP4698077B2 (ja) * 2001-07-18 2011-06-08 パナソニック株式会社 プラズマディスプレイパネルおよびその製造方法
JP4736294B2 (ja) * 2001-09-27 2011-07-27 パナソニック株式会社 プラズマディスプレイパネルおよびその製造方法
JP4904657B2 (ja) * 2001-09-27 2012-03-28 パナソニック株式会社 プラズマディスプレイパネル、その保護膜用原材料、およびそれらの製造方法
JP4097480B2 (ja) * 2002-08-06 2008-06-11 株式会社日立製作所 ガス放電パネル用基板構体、その製造方法及びａｃ型ガス放電パネル
JP4225761B2 (ja) * 2002-10-10 2009-02-18 三菱マテリアル株式会社 Ｓｉ濃度を調整した多結晶ＭｇＯ蒸着材
KR100515678B1 (ko) * 2002-10-10 2005-09-23 엘지전자 주식회사 플라즈마 디스플레이 패널과 그 보호막
WO2004038753A1 (ja) * 2002-10-22 2004-05-06 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネル
US7102287B2 (en) * 2002-11-18 2006-09-05 Matsushita Electric Industrial Co., Ltd. Plasma display panel and manufacturing method therefor
ATE441200T1 (de) * 2002-11-22 2009-09-15 Panasonic Corp Plasmaanzeigetafel und verfahren zu ihrer herstellung
US7196472B2 (en) 2003-03-03 2007-03-27 Matsushita Electric Industrial Co., Ltd. Plasma display panel, its manufacturing method, and its protective layer material
KR100467437B1 (ko) * 2003-03-04 2005-01-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100748031B1 (ko) * 2003-05-19 2007-08-09 마쯔시다덴기산교 가부시키가이샤 플라즈마 디스플레이 패널, 동 플라즈마 디스플레이패널의 제조방법 및 동 플라즈마 디스플레이 패널의보호층용 재료
US7218050B2 (en) * 2003-09-26 2007-05-15 Matsushita Electric Industrial Co., Ltd. Plasma display panel
KR100599704B1 (ko) * 2003-10-21 2006-07-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
US7583026B2 (en) * 2003-10-30 2009-09-01 Panasonic Corporation Plasma display panel having a protective layer preventing an increase in firing voltage
JP2005149743A (ja) * 2003-11-11 2005-06-09 Pioneer Plasma Display Corp プラズマディスプレイパネルの保護膜の形成材料、プラズマディスプレイパネル及びプラズマ表示装置
US7812534B2 (en) 2004-04-08 2010-10-12 Panasonic Corporation Gas discharge display panel
KR100599708B1 (ko) 2004-05-25 2006-07-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
US20070281185A1 (en) * 2004-07-14 2007-12-06 Mitsubishi Materials Corporation Mgo Vapor Deposition Material
JP2006207014A (ja) * 2004-07-14 2006-08-10 Mitsubishi Materials Corp ＭｇＯ蒸着材
KR100719535B1 (ko) * 2004-08-30 2007-05-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
WO2006123683A1 (ja) * 2005-05-17 2006-11-23 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネル
JP2006351521A (ja) * 2005-05-17 2006-12-28 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル
KR100980069B1 (ko) * 2005-09-29 2010-09-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
US20090160338A1 (en) * 2006-07-19 2009-06-25 Hitachi Plasma Display Limited Plasma display panel and front panel thereof
JP4989634B2 (ja) 2006-10-20 2012-08-01 パナソニック株式会社 プラズマディスプレイパネル
WO2008047911A1 (fr) 2006-10-20 2008-04-24 Panasonic Corporation Écran à plasma et procédé de fabrication de celui-ci
KR100835765B1 (ko) 2006-10-25 2008-06-05 엘지전자 주식회사 플라즈마 디스플레이 패널
JP4875976B2 (ja) * 2006-12-27 2012-02-15 パナソニック株式会社 プラズマディスプレイパネル
KR20090122336A (ko) 2007-03-19 2009-11-27 파나소닉 주식회사 플라스마 디스플레이 패널과 그 제조방법
JP4903124B2 (ja) 2007-12-28 2012-03-28 株式会社日立製作所 プラズマディスプレイパネル
JP4637941B2 (ja) 2008-09-26 2011-02-23 日立プラズマディスプレイ株式会社 プラズマディスプレイパネルおよびこれを用いたプラズマディスプレイ装置
JP2010103077A (ja) 2008-09-29 2010-05-06 Panasonic Corp プラズマディスプレイパネル
JP2010080389A (ja) 2008-09-29 2010-04-08 Panasonic Corp プラズマディスプレイパネル
JP2010140837A (ja) 2008-12-15 2010-06-24 Panasonic Corp プラズマディスプレイパネル
JP2010140835A (ja) 2008-12-15 2010-06-24 Panasonic Corp プラズマディスプレイパネル
JP5090401B2 (ja) * 2009-05-13 2012-12-05 パナソニック株式会社 プラズマディスプレイパネルの製造方法
JP5161173B2 (ja) 2009-08-26 2013-03-13 パナソニック株式会社 プラズマディスプレイパネルの製造方法
JPWO2011099266A1 (ja) 2010-02-12 2013-06-13 パナソニック株式会社 プラズマディスプレイパネルの製造方法
WO2011114698A1 (ja) 2010-03-15 2011-09-22 パナソニック株式会社 プラズマディスプレイパネル
JP5549677B2 (ja) 2010-03-15 2014-07-16 パナソニック株式会社 プラズマディスプレイパネル
JP5304900B2 (ja) 2010-03-15 2013-10-02 パナソニック株式会社 プラズマディスプレイパネル
JP4821929B2 (ja) * 2010-12-24 2011-11-24 パナソニック株式会社 プラズマディスプレイパネルおよびその製造方法
KR20120136228A (ko) * 2011-06-08 2012-12-18 삼성전자주식회사 디스플레이 장치 및 그 구동 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3863089A (en) 1970-09-28 1975-01-28 Owens Illinois Inc Gas discharge display and memory panel with magnesium oxide coatings
JPS5661739A (en) * 1979-10-23 1981-05-27 Fujitsu Ltd Gas discharge panel
US4574280A (en) * 1983-01-28 1986-03-04 The Board Of Trustees Of The University Of Illinois Gas discharge logic device for use with AC plasma panels
DE69318196T2 (de) * 1992-01-28 1998-08-27 Fujitsu Ltd Plasma Farbanzeige-Vorrichtung von Oberflächenentladungs-Typ
JP3149249B2 (ja) 1992-02-25 2001-03-26 富士通株式会社 Ａｃ型プラズマディスプレイパネル及びその製造方法
JP3282882B2 (ja) 1993-05-07 2002-05-20 ナミックス株式会社 誘電体保護剤
JP2772753B2 (ja) 1993-12-10 1998-07-09 富士通株式会社 プラズマディスプレイパネル並びにその駆動方法及び駆動回路
JPH08111178A (ja) 1994-10-12 1996-04-30 Dainippon Printing Co Ltd 交流型プラズマディスプレイ及びその製造方法
JP3265904B2 (ja) 1995-04-06 2002-03-18 富士通株式会社 フラット・ディスプレイ・パネルの駆動方法
JP3778223B2 (ja) 1995-05-26 2006-05-24 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネル

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603313B1 (ko) * 2003-11-25 2006-07-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Also Published As

Publication number Publication date
KR100374657B1 (ko) 2003-05-12
EP1717837A2 (en) 2006-11-02
EP1717837A3 (en) 2007-07-11
US6242864B1 (en) 2001-06-05
DE69723676T2 (de) 2004-01-29
EP0881657A2 (en) 1998-12-02
EP0881657B1 (en) 2003-07-23
DE69723676D1 (de) 2003-08-28
DE69737895D1 (de) 2007-08-16
EP0881657A3 (en) 1999-05-06
EP1300869B1 (en) 2007-07-04
DE69737895T2 (de) 2007-10-25
KR100553985B1 (ko) 2006-02-22
EP1300869A1 (en) 2003-04-09
JP3247632B2 (ja) 2002-01-21
JPH10334809A (ja) 1998-12-18

Similar Documents

Publication Publication Date Title
KR100553985B1 (ko) 기판구성체, 플라즈마 디스플레이 패널 및 그 제조방법
US6344715B2 (en) Plasma display device
KR100264088B1 (ko) Ac형 pdp의 구동방법 및 표시장치
KR100604121B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
US6720941B2 (en) Method of driving AC surface-discharge type plasma display panel
US6362799B1 (en) Plasma display
JP2001110321A (ja) プラズマディスプレイパネル
KR20010038965A (ko) 플라즈마 디스플레이 패널의 구조와 그 구동방법
US20030038757A1 (en) Plasma display apparatus and driving method thereof
US7218050B2 (en) Plasma display panel
US7245078B2 (en) Plasma display panel having protective layer with magnesium oxide and magnesium carbide
US7298087B2 (en) Plasma display panel
KR20000017502A (ko) 표시 패널 및 방전식 표시 장치
WO2004102605A1 (ja) プラズマディスプレイパネルとその製造方法およびその保護層用材料
KR20030079244A (ko) 교류형 플라즈마 디스플레이 패널 구동 방법
KR100297433B1 (ko) 플라즈마표시패널의구동방법_
KR100237213B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널
KR20020041492A (ko) 화이트의 색온도를 향상시킨 컬러 플라즈마 디스플레이패널
JP2000323040A (ja) 表示パネルおよび表示装置
KR20080055330A (ko) 플라즈마 디스플레이 패널
JP2001357785A (ja) プラズマディスプレイ装置及びそれを用いた表示システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee