KR19980081012A - 반도체 기판 내부의 세정방법 - Google Patents

반도체 기판 내부의 세정방법 Download PDF

Info

Publication number
KR19980081012A
KR19980081012A KR1019980011594A KR19980011594A KR19980081012A KR 19980081012 A KR19980081012 A KR 19980081012A KR 1019980011594 A KR1019980011594 A KR 1019980011594A KR 19980011594 A KR19980011594 A KR 19980011594A KR 19980081012 A KR19980081012 A KR 19980081012A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor substrate
metal
melt
wafer
Prior art date
Application number
KR1019980011594A
Other languages
English (en)
Inventor
무라오카히사시
나다하라소이치
도미타히로시
고바야시노리오
Original Assignee
무라오카히사시
가부시키가이샤퓨아렉스
니시무로다이조
가부시키가이샤도시바
후지이아키히로
도시바세라믹스가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라오카히사시, 가부시키가이샤퓨아렉스, 니시무로다이조, 가부시키가이샤도시바, 후지이아키히로, 도시바세라믹스가부시키가이샤 filed Critical 무라오카히사시
Publication of KR19980081012A publication Critical patent/KR19980081012A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 금속 불순물을 내부에 함유하는 반도체 기판의 표면에 금속 또는 무기염의 용융체를 접촉시킨 상태에서 용융체가 반도체와 반응하지 않고 또한 반도체를 용융시키지 않는 범위의 고온에서 열처리하는 공정을 포함하는 반도체 기판 내부의 세정방법에 관한 것이다. 이에 따라 반도체 기판 내부의 금속 불순물이 기판 외부로 제거되어 기판 내부가 청정화된다.

Description

반도체 기판 내부의 세정방법
본 발명은 반도체 기판 내부의 세정방법에 관한 것이며, 특히 반도체 내부에 침입하는 확산이 빠른 금속 불순물을 제거하는 세정방법 및 세정장치에 관한 것이다.
실리콘 기판 등의 반도체 기판 표면에 MOS나 바이폴러 구조의 소자를 갖는 디바이스를 만드는 공정에서 반도체 기판이 중금속으로 오염되면 산화막 내압성이 약화되거나 pn 접합의 누설 전류가 증가하는 등의 결정적인 불량화가 일어난다. 특히 Cu나 Ni 등은 실리콘 기판 내에서 매우 확산이 빠르므로 영향이 크다. 또한 이러한 금속으로 인한 오염은 공정 장치의 가동 중 또는 가동 전후에 대단히 발생하기 쉽다.
따라서 반도체 기판의 소자 활성 영역으로부터 이러한 금속 불순물을 격리하는 기술로서 종래부터 인트린직 게터링(IG) 및 엑스트린직 게터링(EG)이라고 호칭되는 수법이 공지되어 있다. 이들은 기판의 소자 활성 영역 외의 영역에 결정 결함층과 금속 불순물을 흡수하기 쉬운 박막층을 설치하여 기판이 가열되는 공정에서 금속 불순물을 소자 활성 영역으로부터 이들 층으로 이행시키고 포착시키는 방법이다.
상기한 게터링은 소자 활성 영역의 세정 작용이 매우 강력하므로 제조공정의 각 단계에서 공정장치로부터 오염 금속원소를 포착하고 포착량은 증가한다. 특히 이온 주입공정, 건조 에칭 공정에서 오염량이 많으므로 이들 공정을 반복하면 게터링 기능이 포화되거나 또는 포화에 가까워지고 공정의 후반 공정일수록 게터링 작용은 효력이 없어진다.
또한 이와 같이하여 게터링 구조에 포착되는 금속 불순물은 일정 조건하에서 재방출되며 소자 활성 영역으로 다시 침입하여 오염시키는 경우가 있다. 예를 들면, Cu와 같이 300℃ 이하에서 상당히 빠르게 확산되는 원소는 공정 중의 열처리 조건에 따라 포화되거나 또는 포화에 가까워지며 게터링층으로부터 재방출된다.
IG의 경우, 이러한 게터링층 속의 산소 농도가 낮은 부분은 결함정도가 비교적 약하므로 Cu 등과의 결합이 약해서 300℃ 이하에서도 상당항 양의 재방출이 일어난다. 산소 농도가 높은 미세 결함에서 Cu 등을 포착하는 힘이 강하므로 300℃ 이하에서 재방출이 적지만, 500℃ 정도에서 용이하게 재방출이 일어난다.
EG의 경우, 금속 불순물 포착층이 이면 가공 결함층일 때에 비교적 저온에서 금속 불순물의 재방출이 일어나기 쉽다. 금속 불순물 포착층이 이면 폴리실리콘층일 때에는 고온의 열처리를 실시할 때 재방출이 일어난다.
따라서 게터링 기구가 설치되어도 게터링 영역 속에 포착되는 불순물은 가능한 한 적은 편이 바람직하다.
따라서 본 발명은 반도체 기판 내의 금속 불순물을 기판 외부로 제거하고 기판 내부를 세정할 수 있는 세정방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 방법을 실시하는 데 사용되는 세정장치의 한 가지 예를 나타내는 개략도이다.
도 2는 실시예 1에서 수득되는 세정 결과를 나타내는 도면이다.
도 3은 본 발명의 방법을 실시하는 데 사용되는 세정장치의 별도의 한 가지 예를 나타내는 개략도이다.
도 4는 실시예 5에서 수득되는 세정 결과를 나타내는 도면이다.
이러한 목적을 달성하기 위해, 본 발명은 내부에 금속 불순물을 함유하는 반도체 기판의 표면에 금속 또는 무기염의 용융체를 접촉시킨 상태에서 당해 반도체와 당해 용융체가 반응하지 않는 범위의 고온에서 가열 처리하는 공정을 포함하고 이에 따라 반도체 기판 내부의 금속 불순물을 제거하는 반도체 기판 내부의 세정방법을 제공하는 것이다.
반도체에 유해한 금속 오염에 대한 종래의 반도체 기판의 세정방법은 반도체 기판의 표면 밖에 세정할 수 없으나 본 발명에서는 반도체 기판의 내부를 세정할 수 있다.
또한 강력한 게터링 기구를 갖는 반도체 기판에서도 이 게터링 영역에 포착되는 Cu나 Ni 등의 유해 금속을 세정 제거할 수 있다. 또한 산화막 속의 Na도 제거할 수 있다.
본 발명은 디바이스 제조공정에 적용함으로써 기판의 게터링 능력이 포화에 근접하는 것을 사전에 저지하고 게터링 기구에 포착되는 중금속이 이후의 비교적 저온의 공정에서 재방출되어 표면 소자 활성 영역을 오염시키는 것을 예방할 수 있다. 그 결과, 기판이 갖는 게터링 능력을 항상 최고로 발휘할 수 있게 한다.
본 발명의 용융체를 사용하는 세정방법은 간단한 장치로 실시할 수 있다. 종래의 기판 세정방법과 상이하며 유해한 가스나 폐액 등의 발생이 전혀 없다.
세정제로서 산화되지 않은 용융염을 사용하면, 공기 속에서 처리할 수 있다. 그 만큼 처리장치를 단순화할 수 있다. 또한, 액면에 산화막이 생성되지 않으므로 기판으로부터 금속 불순물의 이행이 용이하고 원활하게 진행된다.
용융염은 표면장력이 작으므로 용기벽에 접촉하는 부분에 도달할 때까지 액면이 평탄하게 되고, 그 용기를 소형화할 수 있다. 용융염은 용융 금속에 비하여 비중이 작기 때문에 취급이 용이하고, 더구나 액이 투명하므로 침지처리가 용이하다. 또한, 일반적으로 재생이 용이하지만, 특히 염화납과 같이 열수에 용해되고 냉수에 난용성인 것을 선택하면, 사용 후에 용이하게 재결정으로 정제할 수 있다.
반도체 기판
세정 대상인 반도체 기판은 기판의 제조 공정 중의 어느 한 단계의 것일 수 있고, 또한 디바이스 제조 공정 중의 어느 한 단계의 것일 수 있으며, 이의 적용 단계는 특별히 제한되지 않는다. 금속 불순물로 내부가 오염된 어떠한 반도체 기판의 경우라도 본 발명을 적용할 수 있다. 즉, 디바이스를 그 소자 활성 영역에서 제조하기 전, 제조 중 및 제조 후의 어떠한 기판이라도 양호하다. 또한, 반도체 기판은 IG, EG 등의 게터링 기구가 형성되지 않거나 형성된 것일 수 있다. 또한, 소자를 형성하는 면에 산화막이나 또한 그 위에 폴리실리콘막이 있을 수 있다.
반도체 기판의 재료로서 예를 들면, 실리콘 기판을 들 수 있다. 기판의 두께는 제한되지 않으며, 통상적으로 사용하는 500 내지 800㎛의 기판에도 사용할 수 있다.
본 발명의 방법으로 제거할 수 있는 기판에 함유된 금속 불순물은 가열 처리의 온도 조건에서 반도체 기판 속의 확산 계수가 5 x 10-8cm2/sec 이상이다. 대표적인 금속 불순물로서 Cu, Ni 및 Fe를 들 수 있다. 이들 금속 불순물이 실리콘 기판 속에서 상기한 확산 계수를 나타내는 온도, 즉 바람직한 가열 처리 온도는 Cu의 경우 250℃ 이상이며, Ni의 경우 450℃ 이상이며, Fe의 경우 500℃ 이상이다. 또한 유해 금속 Na의 경우도 500℃ 이상이다.
따라서, 바람직한 가열 처리 온도는 금속 불순물이 Cu를 함유하는 경우 250℃ 이상, 보다 바람직하게는 300℃ 이상, 가장 바람직하게는 400℃ 이상, 특히 바람직하게는 450℃ 이상이다. Ni를 함유하는 경우 450℃ 이상, 보다 바람직하게는 500℃ 이상, 가장 바람직하게는 550℃ 이상이다. 또한, Fe를 함유하는 경우 500℃ 이상, 보다 바람직하게는 550℃ 이상, 가장 바람직하게는 600℃ 이상이다. 또한 산화막 속에 포착된 Na의 경우 500℃ 이상이며, 바람직하게는 600℃ 이상이다.
용융체
본 발명에서 세정제로서 사용되는 용융체는 금속 또는 무기염의 용융체(이후에는 용융 금속 또는 용융염으로 지칭함)이다.
용융 금속으로서 사용할 수 있는 금속은, 실리콘 기판의 경우, 그 용융체가 열처리 온도(적어도 300℃ 이상)에서 당해 반도체와 반응하지 않고 또한 당해 반도체를 용융시키지 않는 금속이다. 이러한 금속으로서는, 예를 들면 Bi(융점 271℃), Cd(융점 321℃), Pb(융점 327℃), Sn(융점 232℃), Tl(융점 300℃), Zn(융점 419℃) 등 및 이들 금속 둘 이상으로 이루어진 합금을 들 수 있다. 이들 중에서도 바람직한 금속은 Bi, Pb, Sn, Tl 및 이들 금속 둘 이상으로 이루어진 합금이고, 세정 효과 및 경제성의 관점에서 가장 바람직한 금속은 Pb, Sn 및 이들의 합금이다.
용융염
용융염으로서 사용할 수 있는 무기염은 그 용융체가 열처리 온도(적어도 300℃ 이상)에서 당해 반도체와 반응하지 않고 또한 당해 반도체를 용융시키지 않는 무기염이다. 이러한 무기염으로서는, 예를 들면, Pb, Tl, Ag, Sn 등의 염화물, 요오드화물 등의 할로겐화물 등을 들 수 있다. 이들 중에서도 바람직한 구체적 예는 PbCl2(융점 501℃, 비점 954℃), TlCl2(융점 427℃, 비점 806℃), AgCl2(융점 449℃, 비점 1554℃), SnCl2(융점 247℃, 비점 623℃), PbI2(융점 402℃, 비점 954℃) 등 및 이들 무기염 둘 이상의 혼합물이고, 가장 바람직하게는 PbCl2이다.
접촉하에서 열처리의 온도는 용융체의 종류, 금속 불순물의 종류, 반도체 기판의 종류에 따라 적절하게 선정하면 좋다. 처리 온도는 금속 불순물의 확산 계수의 점에서는 전술한 바와 같지만, 용융 금속 또는 무기염의 융점 보다 당연히 높아야 한다. 또한, 최대 온도에서 용융체가 해당 반도체와 반응하지 않으며, 용융 금속의 경우에는 반도체를 용해시키지 않아야 한다. 구체적으로, 300 내지 800℃의 범위인 동시에 개별 조건을 만족시키는 온도가 선정된다.
세정 효과를 고려하면, 기타 부적합한 점이 없으면 처리 온도는 높을수록 바람직하다. 단, 초LSI용 기판의 경우에 소자는 최근 점점 미세화되고 제조공정은 저온화의 경향이 있으며 통상적으로 450 내지 700℃이다.
열처리 시간은 사용하는 용융체의 종류 및 열처리 온도에 따라 적당히 선택하면 좋다. 통상적으로 3 내지 60분 정도가 양호하다.
본 발명을 디바이스 제조공정의 여러 단계에서 적용할 때에, 소자 형성 영역인 경면측에 영향이 적도록 용융체는 웨이퍼의 이면에만 접촉시키는 것이 바람직하다. 한편, 재료 제조공정과 같이 웨이퍼 양면에 접촉할 수 있는 경우 및 디바이스 제조공정에서 경면측에만 산화막이 있는 경우에, 웨이퍼를 용융체 속에 침지시키면, 세정 효과를 높일 수 있으며 접촉 소요 시간을 단축시킬 수 있다.
Cu의 경우 Sn 용융액, Pb 용융액 및 PbCl2용융액이 효과적이다. Ni의 경우 Sn 및 PbCl2용융액이 가장 효과적이다. 또한, Fe의 경우 Sn 및 PbCl2용융액이 큰 세정효과를 나타낸다.
각 용융제의 세정효과는 이와 같이 세정 대상 원소에 따라 차이가 있다. 각 용융체의 특징을 살리기 위해, 필요에 따라 적당한 둘 이상의 금속의 합금 또는 혼합염으로서 사용할 수 있다. Sn은 비싸지만 웨이퍼 기판 내부의 Ni, Fe를 제거하는데 특히 효과적이고, 한편 Pb는 Cu에 대하여 세정효과가 높다. 따라서, Pb와 Sn의 합금 용융액은 바람직한 처리액이다.
접촉 처리를 끝낸 후, 웨이퍼에 이들 금속이 부착되어서는 안된다. 실리콘과 반응하지 않는 것, 반응이 일어나지 않은 조건을 선택하지만, 웨이퍼 이면의 오염이나 액 표면의 산화 등으로 인해, 부분적으로 실리콘 면에 습기가 차는 경우가 많다. 이러한 습기는 용융액보다 약간 고온으로 가열한 불활성 가스를 고속으로 분무함으로써 제거할 수 있다. 그러나, Sn 처리의 경우에 비하여, Pb 처리에서는 완전히 제거할 수 없다. 이 경우에 실리콘에의 부착물을 산성 약품으로 용해 제거하는 것이 필요하다. 이러한 산 처리를 200℃ 이상으로 가온한 규산으로 수행하면, 이 부착물을 확실하게 제거할 수 있을 뿐만 아니라, 용융 금속이 흡출하고 남은 기판 내의 Cu를 또한 제거할 수 있다.
용융체를 구성하는 금속 또는 무기염은, 불순물에 관해서는 (반도체 구성 원소 이외의 불순물에 관해서) 될 수 있는 한 고순도인 것이 바람직하고, 각 금속 불순물의 농도가 1ppm 정도 이하인 것이 바람직하다. 통상적으로, 시판품으로 순도 99.99% 이상으로 표시된 것을 본 발명에 사용할 수 있으며, 99.999% 이상이 바람직하다.
본 발명의 방법에 있어서 열처리는 일반적으로 비산화성 대기 속에서 수행하는 것이 바람직하다. 특히, 반도체 기판을 용융 금속과 접촉하에 열처리할 때, 용융 금속의 액면의 산화를 방지하기 위해서 통상적으로 비산화성 대기에서 수행한다. 예를 들면, 아르곤, 질소 등의 불활성 기체 및 진공 대기를 사용할 수 있다. 처리시 용융 금속 액면에 산화막이 생성되기 쉬우므로 기판과 접촉시킬 때 산화막을 제거하도록 한다. 산화막은 불순물이 기판으로부터 용융 금속으로 이동하는 것을 방해한다.
용융염을 세정제로서 사용할 경우에, 대부분의 경우 산화의 염려가 없으므로 공기 속에서 처리할 수 있는 이점이 있다. 그러나, 할로겐화물 중에는 산화되어 산화물을 함유하는 혼합물을 생성하는 것이 있고, 이 혼합물은 융점이 높기 때문에 작업성이 불량해진다. 이러한 경우에는 비산화성 대기가 바람직하다.
상기한 반도체 기판과 용융체를 접촉하에 열처리함으로써 고산소 농도, 예를 들면, 1.5×1018원자/cc의 IG 웨이퍼 또는 이러한 IG 웨이퍼의 이면에 폴리실리콘막을 형성시킨 것도 기판 내부에 포착되는 금속 불순물의 양을 현저하게 감소시킬 수 있다.
황산 세정
상기한 바와 같이 반도체 기판과 용융체의 접촉하에서의 가열 처리 공정 다음에 다시 반도체 기판을 고온 황산과 접촉시키는 것이 바람직하다. 이러한 황산 세정처리시, 열처리 공정에서 게터링 기구로부터 방출되었으나 용융체로 이동하지 않은 금속 불순물이 황산 속으로 이동하여 내부 세정이 다시 진행된다. 이 때 용융체로부터 실리콘으로 확산되는 불순물이 있더라도 게터링 기구의 포착력이 약하므로 이의 대부분은 황산으로 이동한다.
황산은 고순도의 진한 황산을 사용하는 것이 바람직하다. 진한 황산의 순도는 물 이외의 불순물에 있어서 99.99% 이상인 것이 바람직하며 특히 금속 불순물 농도는 바람직하게는 1ppm 이하이며, 보다 바람직하게는 1ppb 이하이다.
반도체 기판과 황산의 접촉 방법은 제한되지 않으며 통상적으로 기판을 미리 플루오로산으로 처리하여 자연 산화막을 제거한 다음, 황산 속에 침지시킬 수 있다. 황산의 온도는 200℃ 이상, 황산의 비점 미만이며 바람직하게는 250 내지 300℃이다. 이 온도에서 통상적으로 3 내지 20분 동안 접촉시키는 것이 바람직하다.
유용성
본 발명은 예를 들면, 실리콘 기판을 제조하는 이른바 웨이퍼 제조공정, 실리콘 기판에 IG, EG 등의 게터링 기구 제작공정, 디바이스 제조공정 및 디바이스 제조 후의 금속 불순물로 인한 오염 가능성이 있는 모든 단계에서 적용할 수 있다. 게터링 기구 제작공정 및 오염 기회가 많은 열산화, 열확산, 이온 주입, 건조 에칭 등의 공정에 적용함으로써 디바이스 제조공정에서 기판의 게터링 능력을 충분하게 발휘시킬 수 있다.
실시예
다음에 본 발명을 실시예에 따라 구체적으로 설명하며 본 발명은 이에 제한되지 않는다.
시료 기판
본 발명의 효과는 방사능 추적법에 의해 확인된다. 다음의 실시예에서는64Cu(반감기: 12.8시간)로 표지된 Cu,57Ni(반감기: 36시간)로 표지된 Ni,59Fe(반감기: 45일)로 표지된 Fe 및24Na(반감기: 15시간)으로 표지된 Na를 사용한다. 이들 표지된 원소를 각각64Cu,57Ni,59Fe 및24Na로 약칭한다.
하기의 기재에서 실리콘 기판의 산소 농도에 관해 「저산소 농도」란 산소 농도 1.2×1018원자/cc 정도를 의미하고 「고산소 농도」란 산소 농도 1.5×1018원자/cc 정도를 의미한다.
기판으로서, 다음 종류의 실리콘 웨이퍼를 준비한다.
(1) 고산소 농도 CZ 웨이퍼 : 두께 약 650㎛의 p형(100)으로 약 10Ωcm이며, 고산소 농도에서 게터링 기구가 형성되지 않는 실리콘 웨이퍼.
(2) 고산소 농도 HI 웨이퍼 : 상기 CZ 웨이퍼를 수소 중에서 1200℃로 열처리함으로써 내부에 IG 구조를 형성하는 실리콘 웨이퍼.
(3) 고산소 농도 BSP 웨이퍼 : 상기 CZ 웨이퍼를 이면에 모노실란의 CVD에 의해 폴리실리콘층을 형성하는 실리콘 웨이퍼.
(4) 고산소 농도 HIBSP 웨이퍼 : 고산소 농도 HI 웨이퍼의 이면에 다시 폴리실리콘으로 이루어지는 EG 구조를 설치하여 게터링 능력을 높힌 웨이퍼.
(5) 상기 CZ 웨이퍼의 이면에 가공 결함을 형성시킨 EG 웨이퍼(BSD).
(6) 상기 CZ 웨이퍼의 경면측에만 두께 1000Å의 CVD 산화막을 형성시킨 웨이퍼(CZO).
또한 실리콘 웨이퍼로서 p형을 사용하는 이유는 종래의 표면 세정법에서 p형 표면을 오염시키는 Cu는 n형 표면을 오염시키는 Cu보다 세정이 보다 곤란한 것으로 이해되기 때문이다.
불순물로서 Cu를 함유하는 시료 기판
상기한 각 웨이퍼를64Cu를 첨가한 플루오로산 완충액(NH4F+HF)에 침지하여 기판 표면의64Cu 평균 농도가 1×1013원자/㎠로 되도록 흡착 처리를 실시한다. 각 웨이퍼를 다음에 아르곤 대기 중에서 900℃에서 30분 동안 열처리하고64Cu를 기판 내부로 확산시키고 시료 기판을 수득한다.
또한 방사능 측정에 따른 이들 시료 기판 내부의64Cu의 양 및 분포 상태는 하기와 같다.
내부에 침입하는 1㎠당의64Cu 평균량을 정량한 바, 어떠한 기판도 대략 2×1013원자/㎠이다. 웨이퍼의 두께는 약 650㎛이므로 기판 내의 평균64Cu 농도는 거의 3×1014원자/cc이다.
기판 내의 단면의 깊이 방향의64Cu 농도의 분포를 측정한 바, 하기와 같다.
·고산소 농도 HI 기판에 침입한64Cu 전체량의 약 90%가 IG 영역에 포착된다.
·HIBSP 기판에서는 침입한64Cu 전체량의 약 90%가 IG 영역 및 나머지가 이면 근방에서 포착된다.
불순물로서 Ni를 함유하는 시료 기판
방사성 트레이서법에 알맞은 에너지 강도의 γ선을 내는 Ni의 방사성 동위원소는 시판되지 않으므로, 사이클로트론에 의해56Fe(3He, 2n)57Ni 반응으로57Ni를 제조한다. 수득된57Ni량이 적으므로, HI 웨이퍼와 HIBSP 웨이퍼로부터 20mm 각의 칩을 베어내고,57Ni를 첨가한 SC-1(NH4OH:H2O2:H2O=1용적:1용적:50용적)에 침지하여 실리콘 표면에57Ni를 흡착시킨다. 이어서 900℃에서 30분 동안 가열하고 기판 내에57Ni가 포착된 시료를 만든다. 시료 기판 내의57Ni의 농도는 2 X 1012원자/cm2로 되어 있다.
불순물로서 Fe를 함유하는 시료 기판
59Fe를 첨가한 SC-1(NH4OH:H2O2:H2O=1용적:1용적:5용적)에 침지하고 HI 웨이퍼와 HIBSP 웨이퍼의 표면에59Fe를 흡착시킨다. 이어서 9000℃에서 30분 동안 가열을 실시하고, 기판 내에59Fe가 포착된 시료를 만든다. 기판 내의59Fe의 농도는 3 X 1013원자/cm2이다.
세정력 평가법
Cu에 대한 세정 능력은 다음과 같이 평가한다. 우선 시료 기판에64Cu로 표지된 Cu(이후에는64Cu라 약칭한다)를 900℃에서 30분 동안 확산시킨다. 방사능 측정치로부터 당해 기판 내부에 들어온64Cu의 1cm2당 평균량(A)을 구한다. 다음에 이와 같이64Cu로 오염시킨 기판에 용융체를 사용하는 접촉 열처리 및/또는 고온 황산 접촉 처리를 실시한 다음, 당해 기판의 방사능 측정치로부터 잔존하는64Cu의 1cm2당 평균량(B)을 구한다. 세정 처리 전의64Cu 양에 대한 비율, 즉 Cu 잔존율:B/A(%)를 구하고 내부 오염 금속에 대한 세정 능력의 지표로 한다.
Ni 및 Fe에 대한 세정 능력은 각각64Cu 대신에57Ni 및59Fe를 사용하는 이외에는 Cu의 경우와 동일하게 하여 평가를 실시한다.
57Ni,59Fe 및24Na에 관해서는 당초의 웨이퍼 표면에의 흡착 방법이 Cu와는 다르지만, 이외에는64Cu의 경우와 완전히 같은 방법으로 세정 능력을 평가한다.
실시예 1
세정제로서 용융(Sn)을 사용하여, 도 1에 도시된 장치를 사용하여 실리콘 기판의 세정을 실시한다. 처리 기판으로서 CZ 웨이퍼와 HI 웨이퍼에 대하여 상술한 바와 같이64Cu를 900℃에서 열 확산시키고, 기판 내에 침투시킨64Cu량을 방사능 측정으로 정량한 것을 사용한다. 저항 가열형 균열로(1) 속의 각형 석영관(2) 내에 가스 도입구(3)으로부터 고순도의 Ar 기체를 주입하여, 이 대기 속에서 석영 접시(4)를 사용하여 99.999%의 고순도 Sr(5)를 용융시키고, 관 내의 온도가 600℃에 도달한 후부터 액면에 소량 부유하는 산화물을 교반봉으로 제거하고, 처리 웨이퍼(6)을 이면을 아래 방향으로 하여 Sn 용융 액면에 뜨게 한다. 그 상태로 3분, 10분 및 20분 동안 처리한다.
처리 후, 장치로부터 웨이퍼를 꺼냈을 때, 이면에 소량 부착된 Sn은 순간 열풍 히터(주식회사 하이백 제조, 상품명 하이 히터)로 N2기체를 가열하고 이 기체를 이면에 분무함으로써 용이하게 제거할 수 있다. 웨이퍼 이면의 육안 관찰로는 변화가 전혀 보이지 않는다.
처리 후 웨이퍼 내의64Cu 잔존율의 처리 시간과의 관계를 도 2에 도시한다. 곡선(a)가 CZ 웨이퍼, 곡선(b)가 HI 웨이퍼를 처리하는 경우의 결과이다.
상기의 열 처리로 웨이퍼에 침투한 Cu는 600℃에서 10분 동안 용융 Sn과의 접촉 처리로 어떠한 웨이퍼라도 95% 이상이 제거된다.
실시예 2
세정제로서 용융(Pb)을 사용하고, 도 3에 도시한 장치를 사용하여 실리콘 기판의 세정을 실시한다. 도 1의 노에서 당초의 용융 Sn 액면에 부유하는 산화 피막을 제거에 의해 작업에 의해 액표면이 청정해지는 것을 확인하기 어려우므로, 이 세정에서는 온도 제어되는 균열면(11)이 있는 저항 가열기(12) 위에 Ar 기체 도입구(13)가 있는 석영 용기(14)를 놓고, 이 속에 99.999%의 고순도 Pb(15)를 넣은 석영 접시(16)를 놓는다.
Pb가 용융된 후, 당해 용융액 표면 위의 산화막을 제거하기 위해서, 이 액 중에 앞을 평탄하게 봉한 석영관을 압입하여 오버플로시키고, 다시 석영 주걱을 보조로 사용하여 액 표면의 오버플로를 촉진시킨다. 이와 같이 금속 광택의 용융 Pb의 액면을 노출시킨다. 표면 온도계로 액면이 500℃로 제어되는 것을 확인한 후, 이 위에 피처리 웨이퍼(17)를 이면을 하측 방향으로 하여 부유시켜 접촉시키고, 이러한 상태에서 20분 동안 처리한다. 피처리 웨이퍼로서, HI 웨이퍼, HIBSP 웨이퍼 및 고산소 농도의 BSD 웨이퍼를 상술한 바와 같이64Cu를 900℃에서 확산시킨 후, 침투된64Cu량을 방사능 측정으로 정량한 것을 사용한다.
처리가 종료된 후 웨이퍼를 장치로부터 꺼내고 실시예 1과 같이 고온 N2분무를 실시한다. 그러나 용융 Pb액 접촉의 경우에는, 실리콘 이면으로부터 Pb의 이탈이 완전하지 않으므로, 웨이퍼에 잔존한64Cu량을 측정한 다음, 300℃의 가열 진한 황산 속에 침지하여 10분 동안 세정한다. 황산을 충분히 제거하고, 또한 실온까지 냉각하고 나서 초순수에 의한 오버플로 린스를 5분 동안 수행하고, 스핀너로 건조시킨 다음 웨이퍼에 잔존하는64Cu를 측정하여, 잔존율을 구한다. 표 1에 이 결과를 기재한다.
기판의 종류 세정 처리 후의64Cu 잔존율(%)
용융 Pb 처리 후 고온 황산 처리 후
HI 3.6 1.5
HIBSP 7.6 3.1
BSD 5.0 2.1
실시예 1의 Sn을 사용하는 경우보다 처리 온도가 100℃ 낮지만, HI 웨이퍼에서의 Cu의 흡출 제거에 관해서 결과의 차이가 없다. 이것은 장치 구조가 관계한다고 할 수 있지만, 용융 Pb 처리 후의 웨이퍼 이면에는 근소하기는 하지만 Pb가 부착되어 있으며, 이를 고려하면 Pb는 Sn보다 Cu의 제거력이 약간 높은 것 같다.
고온 황산 세정에 의해 제거율이 현저하게 향상되지만, Pb가 부착되어 있으며 황산 그 자체의 효과를 나타내는 결과는 아니다.
실시예 3
57Ni를 내부에 함유하는 상기의 시료기판, HI 웨이퍼 및 HIBSP 웨이퍼를, 열처리 온도를 500℃로 변경한 이외에는, 실시예 1과 같이 하여 용융 Sn에서 접촉 처리한다. 양쪽 칩을 석영제의 테두리로 잡아 이 용융액 내로 압입하여 20분 동안 침지한다. 처리 후, 실시예 1과 같이 고온 N2분무를 실시하여 부착 Sn을 제거한다. 방사능 측정으로57Ni를 정량한 다음, 300℃에서 10분 동안 황산 세정을 실시한다.57Ni 정량 후, 잔존율을 구한 결과를 표 2에 나타낸다.
57Ni 확산 기판의 종류 세정 처리 후의57Ni 잔존율(%)
용융 Sn 처리 후 고온 황산 처리 후
HI 15.7 8.7
HIBSP 28.9 15.4
실시예 4
불순물로서 Fe를 함유하는 시료 기판, 고산소 농도 HI 기판 및 고산소 농도 HIBSP 기판을, 실시예 2의 Pb 대신에 Pb 60%, Sn 40%로 이루어지는 합금을 사용하는 것 이외에는, 실시예 2와 같이 하여 기판 내부 세정을 실시한다. 결과를 표 3에 기재한다.
59Fe 열 확산 기판의 종류 용융 합금 액면 위에서의 부유 세정 후 잔존율(%)
고산소 농도 HI 73
고산소 농도 HIBSP 79
실시예 5
평저의 석영 비커를 온도 제어된 가열기 위에 설치하고, 이 속에서 염화납을 용융시킨다. 용융액을 520℃로 유지하고, 900℃에서 30분 동안 열처리하여 기판 내에 거의 평균 3 X 104원자/cc의64Cu를 침입시킨 고산소 농도 CZ 기판 및 고산소 농도 BSP 기판을 경면을 위로 하여 각각 3분 동안, 10분 동안과 20분 동안 용융액면에 부유시킨 상태로 접촉시킨다. 처리 후에 실시예 1과 같이 고온의 질소 가스를 분무하여 부착한 용융액을 제거한 다음, 냉각 후 열수로 세정하여 염화납을 완전히 제거한다.
이어서 각 세정 웨이퍼의 잔존64Cu량을 측정한 바, 도 4에 도시한 결과가 얻어진다. (c: CZ 웨이퍼, d: BSP 웨이퍼)
본 실시예의 염화납 용융체 위에, 동일한64Cu 침투 처리를 한 고산소 농도 HI 기판을 520℃에서 20분 동안 부유시켜 상기와 같이 처리한 다음64Cu 잔존율을 구한 결과 14.8%이다. 동일한 기판을 석영제 캐리어를 사용하여 520℃의 염화납 속에서 20분 동안 침지시킨 결과64Cu 잔존율이 8.2%이다.
실시예 6
59Fe를 침투시킨 고산소 농도 BSP 기판을 세정 온도 520℃에서, 용융한 PbCl2, TlCl2및 AgCl의 각각으로 20분 동안 처리한 이외에는, 실시예 5와 동일하게 부유에 의한 이면측의 접촉 세정을 실시한다. 세정 후의59Fe 잔존율은 표 4와 같다.
용융염 PbCl2 TlCl2 AgCl
59Fe 잔존율 16% 38% 42%
실시예 7
520℃로 용융시킨 1ml의 염화납 속에 1ppm의64Cu를 첨가하고 이 용융액 속에 15mm 각의 고산소 농도 HI 기판을 20분 동안 침지시킨다. 다음에 기판을 용융액으로부터 꺼내고 실시예 1과 같이 고온의 질소 가스를 분무하여 부착된 용융액을 제거하고 또한 냉각 후 열수로 세정하여 염화납을 완전하게 제거한다.
이 웨이퍼의 방사능을 계수하여, 웨이퍼 내에 침투한64Cu의 양을 구한 결과, 검출한계는 1012원자/cc 이하이다. 이 결과에 따르면, 용융염으로 다수의 기판을 세정하고, 용융액의 Cu로 인한 오염이 증가해도 피세정 웨이퍼가 오염될 문제는 없다.
실시예 8
24Na로 표지한 NaCl의 증기를 포함하는 900℃의 Ar 중에 상기 CZO 웨이퍼를 30분 동안 방치하여,24Na가 약 1013원자/cc의 농도인 산화막이 있는 CZ 웨이퍼를 준비한다. 이것을 PbCl2용융액의 온도를 600℃로 변경하는 이외에는 실시예 5의 후반부에 기재한 것과 동일하게 PbCl2용융액 속에 침지시킨다. 세정 후 측정 결과,24Na의 잔존량은 11%이다. 이와 같이 산화막 속에서 확산이 빠른 불순물도 제거할 수 있다.
본 발명에 의해 반도체 기판 내부의 금속 불순물이 기판 외부로 제거되어 기판 내부가 청정화된다.

Claims (20)

  1. 금속 불순물을 내부에 함유하는 반도체 기판의 한면 또는 양면에 금속 또는 무기염의 용융체를 접촉시킨 상태에서 용융체가 반도체와 반응하지 않고 또한 반도체를 용융시키지 않는 범위의 고온에서 열처리하는 공정을 포함하여, 반도체 기판 내부의 금속 불순물을 제거하는 반도체 기판 내부의 세정방법.
  2. 제1항에 있어서, 반도체 기판이 실리콘 기판인 방법.
  3. 제1항 또는 제2항에 있어서, 반도체 기판이 이의 소자 활성 영역에 디바이스가 제조되기 전의 기판, 제조 중의 기판 또는 제조 후의 기판인 방법.
  4. 제1항 내지 제3항 중의 어느 한 항에 있어서, 반도체 기판의 내부 및/또는 외부에 게터링(gettering) 기구가 설치되어 있는 방법.
  5. 제1항 내지 제4항 중의 어느 한 항에 있어서, 금속 불순물이 열처리온도하에서 반도체 기판 내에서의 확산계수가 5 X 10-8cm2/sec 이상인 원소인 방법.
  6. 제5항에 있어서, 금속 불순물이 Cu를 함유하며, 열처리가 250℃ 이상의 온도에서 수행되는 방법.
  7. 제6항에 있어서, 열처리가 450℃ 내지 700℃에서 수행되는 방법.
  8. 제5항에 있어서, 금속 불순물이 Ni를 함유하며, 열처리가 450℃ 이상의 온도에서 수행되는 방법.
  9. 제5항에 있어서, 금속 불순물이 Fe를 함유하며, 열처리가 500℃ 이상의 온도에서 수행되는 방법.
  10. 제5항에 있어서, 반도체 기판이 Na를 함유하는 산화막을 갖고, 열처리가 500℃ 이상의 온도에서 수행되는 방법.
  11. 제1항 내지 제10항 중의 어느 한 항에 있어서, 용융체로서 사용되는 금속이 Bi, Cd, Pb, Sn, Tl, Zn 또는 이들 금속 둘 이상으로 이루어진 합금인 방법.
  12. 제11항에 있어서, 용융체로서 사용되는 금속이 Bi, Pb, Sn, Tl 또는 이들 금속 둘 이상으로 이루어진 합금인 방법.
  13. 제11항에 있어서, 용융체로서 사용되는 금속이 Pb, Sn 또는 이들의 합금인 방법.
  14. 제1항 내지 제10항 중의 어느 한 항에 있어서, 용융체로서 사용되는 무기염이 Pb, Tl, Ag 또는 Sn의 할로겐화물 또는 이들 둘 이상의 혼합물인 방법.
  15. 제14항에 있어서, 용융체로서 사용되는 무기염이 PbCl2, TlCl2, AgCl2, SnCl2, PbI2또는 이들 둘 이상의 혼합물인 방법.
  16. 제14항에 있어서, 용융체로서 사용되는 무기염이 PbCl2인 방법.
  17. 제1항 내지 제13항 중의 어느 한 항에 있어서, 접촉하에서의 열처리가 비산화성 대기하에서 수행되는 방법.
  18. 제1항 내지 제10항 및 제14항 내지 제16항 중의 어느 한 항에 있어서, 용융체가 용융염이고, 접촉하에서의 열처리가 공기 속에서 수행되는 방법.
  19. 제1항 내지 제18항 중의 어느 한 항에 있어서, 열처리 공정 후에, 반도체 기판을 고온의 황산과 접촉시키는 공정을 추가로 포함하는 방법.
  20. 제19항에 있어서, 황산의 온도가 200℃ 이상인 방법.
KR1019980011594A 1997-04-03 1998-04-02 반도체 기판 내부의 세정방법 KR19980081012A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10103097A JP3823160B2 (ja) 1997-04-03 1997-04-03 半導体基板内部の洗浄方法
JP97-101030 1997-04-03

Publications (1)

Publication Number Publication Date
KR19980081012A true KR19980081012A (ko) 1998-11-25

Family

ID=14289789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980011594A KR19980081012A (ko) 1997-04-03 1998-04-02 반도체 기판 내부의 세정방법

Country Status (4)

Country Link
US (1) US6059887A (ko)
JP (1) JP3823160B2 (ko)
KR (1) KR19980081012A (ko)
TW (1) TW401586B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008166B2 (en) 2007-07-26 2011-08-30 Applied Materials, Inc. Method and apparatus for cleaning a substrate surface
TWI629719B (zh) * 2015-01-15 2018-07-11 聯華電子股份有限公司 多階段清除基材的方法
JP6855124B2 (ja) * 2017-05-08 2021-04-07 株式会社ディスコ ゲッタリング層形成方法
JP6855125B2 (ja) * 2017-05-08 2021-04-07 株式会社ディスコ ゲッタリング層形成方法
JP2020113580A (ja) * 2019-01-08 2020-07-27 株式会社ディスコ ゲッタリング層形成方法
TWI805440B (zh) * 2022-07-11 2023-06-11 台技工業設備股份有限公司 可以控制氣氛及製程壓力的粉體燒結之加熱系統

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB565567A (en) * 1942-10-16 1944-11-16 Du Pont Improvements in and relating to the removal of surface impurities from metals by fused alkali baths
BE756471A (fr) * 1969-09-24 1971-03-01 Intel Corp Procede et appareil pour traiter les matieres semi-conductrices
US3993533A (en) * 1975-04-09 1976-11-23 Carnegie-Mellon University Method for making semiconductors for solar cells
US4094731A (en) * 1976-06-21 1978-06-13 Interlake, Inc. Method of purifying silicon
US4078942A (en) * 1977-01-21 1978-03-14 Allegheny Ludlum Industries, Inc. Method and apparatus for cleaning strip in a molten salt bath
US4288246A (en) * 1979-12-26 1981-09-08 Outboard Marine Corporation Separation of aluminum from articles composed of aluminum bonded to ferrous metal
US4284428A (en) * 1980-10-29 1981-08-18 Western Electric Co., Inc. Separation of contaminant material from copper wire and cable
JPS6124240A (ja) * 1984-07-13 1986-02-01 Toshiba Corp 半導体基板
SU1299008A1 (ru) * 1984-10-12 1991-06-15 Всесоюзный государственный научно-исследовательский и проектно-конструкторский институт "Внипиэнергопром" Способ очистки поверхности металлических изделий
US4612179A (en) * 1985-03-13 1986-09-16 Sri International Process for purification of solid silicon
US4769058A (en) * 1987-09-14 1988-09-06 Glasstech, Inc. Method of making a smooth silica glass body
DE3938937A1 (de) * 1989-11-24 1991-05-29 Wacker Chemitronic Verfahren und vorrichtung zur herstellung von siliciumstaeben mit hohem sauerstoffgehalt durch tiegelfreies zonenziehen, dadurch erhaeltliche siliciumstaebe und daraus hergestellte siliciumscheiben
US5141563A (en) * 1989-12-19 1992-08-25 Eltech Systems Corporation Molten salt stripping of electrode coatings
US5015509A (en) * 1990-03-27 1991-05-14 Italimpianti Of America, Inc. Hydrostatic bearing support of strip
US5066359A (en) * 1990-09-04 1991-11-19 Motorola, Inc. Method for producing semiconductor devices having bulk defects therein
JPH05157641A (ja) * 1991-03-06 1993-06-25 Mitsubishi Denki Eng Kk 応力検出半導体装置
US5272798A (en) * 1992-08-05 1993-12-28 Kolene Corporation Method and apparatus for descaling metal strip

Also Published As

Publication number Publication date
JP3823160B2 (ja) 2006-09-20
US6059887A (en) 2000-05-09
TW401586B (en) 2000-08-11
JPH10284453A (ja) 1998-10-23

Similar Documents

Publication Publication Date Title
US4231809A (en) Method of removing impurity metals from semiconductor devices
KR100832944B1 (ko) 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
JP3494102B2 (ja) シリコンウエーハ中の金属不純物濃度評価方法
US5804494A (en) Method of fabricating bonded wafer
US6884634B2 (en) Specifying method for Cu contamination processes and detecting method for Cu contamination during reclamation of silicon wafers, and reclamation method of silicon wafers
JP4579619B2 (ja) シリコンウエハの再生方法
KR19980081012A (ko) 반도체 기판 내부의 세정방법
JP3174823B2 (ja) シリコンウェーハの洗浄方法
US6054373A (en) Method of and apparatus for removing metallic impurities diffused in a semiconductor substrate
JP2003218085A (ja) 半導体基板の洗浄方法
JP2001250807A (ja) エッチング液、エッチング方法及び半導体シリコンウェーハ
JP2776583B2 (ja) 半導体基板の処理液及び処理方法
Osaka et al. Influence of initial wafer cleanliness on metal removal efficiency in immersion SC-1 cleaning: Limitation of immersion-type wet cleaning
JPH05166777A (ja) 半導体ウェーハの洗浄方法
US4954189A (en) Silicon wafers for producing oxide layers of high breakdown strength and process for the production thereof
JPH03218629A (ja) 半導体装置の製造方法
JP3109083B2 (ja) シリコン酸化膜のエッチング液およびシリコン酸化膜のエッチング方法
CN111009457A (zh) 一种扩散前处理方法
JP2612024B2 (ja) シリコンウェハ汚染試料の作成方法
JP2001244228A (ja) 半導体基板の洗浄液及び洗浄方法
JP4179098B2 (ja) 半導体ウェーハの洗浄方法
JP3202508B2 (ja) 半導体ウェハの洗浄方法
JP2004031430A (ja) Soiウエーハおよびその製造方法
JP4355785B2 (ja) 半導体装置製造用基板の製造方法および半導体装置の製造方法
JPH0684865A (ja) 半導体装置の乾式清浄化方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid