JPH05157641A - 応力検出半導体装置 - Google Patents
応力検出半導体装置Info
- Publication number
- JPH05157641A JPH05157641A JP4012591A JP4012591A JPH05157641A JP H05157641 A JPH05157641 A JP H05157641A JP 4012591 A JP4012591 A JP 4012591A JP 4012591 A JP4012591 A JP 4012591A JP H05157641 A JPH05157641 A JP H05157641A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- stress
- wiring
- concentration
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
(57)【要約】
【目的】 応力検出部のひずみゲージ抵抗のブリッジの
配線部の形成が、このためのみに要していた従来の不純
物拡散層の形成工程が削減され、装置が安価になる。 【構成】 検出出力を増幅するトランジスタ部をＰ形半
導体基板上に形成し、このＰ形基板の薄肉部上に、複数
のひずみゲージ抵抗と、これらの抵抗をブリッジに接続
する配線部を形成し、応力検出部を構成しており、この
配線部には、絶縁するためのＮ＋拡散による埋込み層
と、配線部をなす高濃度のＰ＋分離層とを用い、これら
埋込み層及びＰ＋分離層は、トランジスタのＮ＋埋込み
層及び高濃度のＰ＋分離層の形成工程とそれぞれ同工程
により形成したものである。
配線部の形成が、このためのみに要していた従来の不純
物拡散層の形成工程が削減され、装置が安価になる。 【構成】 検出出力を増幅するトランジスタ部をＰ形半
導体基板上に形成し、このＰ形基板の薄肉部上に、複数
のひずみゲージ抵抗と、これらの抵抗をブリッジに接続
する配線部を形成し、応力検出部を構成しており、この
配線部には、絶縁するためのＮ＋拡散による埋込み層
と、配線部をなす高濃度のＰ＋分離層とを用い、これら
埋込み層及びＰ＋分離層は、トランジスタのＮ＋埋込み
層及び高濃度のＰ＋分離層の形成工程とそれぞれ同工程
により形成したものである。
Description
【０００１】
【産業上の利用分野】この発明は、半導体基板にひずみ
ゲージ抵抗を設け、圧力や加速度などを応力として検出
するようにした、応力検出半導体装置に関する。
ゲージ抵抗を設け、圧力や加速度などを応力として検出
するようにした、応力検出半導体装置に関する。
【０００２】
【従来の技術】図２は従来の応力検出半導体装置を示
し、Ａ図は表面の酸化膜を除いて示す平面図で、Ｂ図は
Ａ図のＢ−Ｂ線における断面図である。図において、１
はシリコンからなるＰ形半導体基板で、外力による応力
を集中させる薄肉部２が形成されている。３は上層を電
気的に分離するＮ＋埋込み層、４はＮ形エピタキシャル
層、５はＮ形エピタキシャル層４を個々に分離するため
の高濃度のＰ＋分離層、６はトランジスタ部のＰ形拡散
のＰ形拡散層、６ａはＰ形拡散層により形成された複数
のひずみ抵抗、７は高濃度のＰ形拡散を用いた不純物拡
散層からなり、各ひずみゲージ抵抗６ａを接続する配線
部、８はトランジスタ部のＮ＋形成のＮ形拡散層、９は
絶縁膜をなすシリコン酸化膜（ＳｉＯ２）、１０はシリ
コン酸化膜９を除いたコンタクト部、１１はトランジス
タ構成部からの引出配線で、アルミ材などからなる。１
２はブリッジ構成部分の引出配線で、アルミ材などから
なる。
し、Ａ図は表面の酸化膜を除いて示す平面図で、Ｂ図は
Ａ図のＢ−Ｂ線における断面図である。図において、１
はシリコンからなるＰ形半導体基板で、外力による応力
を集中させる薄肉部２が形成されている。３は上層を電
気的に分離するＮ＋埋込み層、４はＮ形エピタキシャル
層、５はＮ形エピタキシャル層４を個々に分離するため
の高濃度のＰ＋分離層、６はトランジスタ部のＰ形拡散
のＰ形拡散層、６ａはＰ形拡散層により形成された複数
のひずみ抵抗、７は高濃度のＰ形拡散を用いた不純物拡
散層からなり、各ひずみゲージ抵抗６ａを接続する配線
部、８はトランジスタ部のＮ＋形成のＮ形拡散層、９は
絶縁膜をなすシリコン酸化膜（ＳｉＯ２）、１０はシリ
コン酸化膜９を除いたコンタクト部、１１はトランジス
タ構成部からの引出配線で、アルミ材などからなる。１
２はブリッジ構成部分の引出配線で、アルミ材などから
なる。
【０００３】上記Ｐ形半導体基板１上のＮ＋埋込み層
３，Ｎ形エピタキシャル層４，高濃度のＰ＋分離層５，
Ｐ形拡散層６，Ｎ形拡散層８及び引出配線１１によりト
ランジスタ部１３を構成している。
３，Ｎ形エピタキシャル層４，高濃度のＰ＋分離層５，
Ｐ形拡散層６，Ｎ形拡散層８及び引出配線１１によりト
ランジスタ部１３を構成している。
【０００４】上記Ｐ形半導体基板１の薄肉部２上のＰ形
拡散層によって形成されたひずみゲージ抵抗６ａを、不
純物拡散層による配線部７でブリッジに接続し、引出配
線１１が施され、応力検出部１４が構成されている。上
記ブリッジ部等価回路を図２Ｃに示す。
拡散層によって形成されたひずみゲージ抵抗６ａを、不
純物拡散層による配線部７でブリッジに接続し、引出配
線１１が施され、応力検出部１４が構成されている。上
記ブリッジ部等価回路を図２Ｃに示す。
【０００５】次に、動作を説明する。上記半導体装置に
例えば圧力が加わると、薄肉部２に応力が集中し、ひず
みゲージ抵抗６ａの抵抗値が応力により変化し、ブリッ
ジの差電圧として出力される。こうして、薄肉部２に加
わる圧力に応じた差電圧が応力検出部１４から出力さ
れ、この出力がトランジスタ部１３で増幅され、圧力と
して検出される。
例えば圧力が加わると、薄肉部２に応力が集中し、ひず
みゲージ抵抗６ａの抵抗値が応力により変化し、ブリッ
ジの差電圧として出力される。こうして、薄肉部２に加
わる圧力に応じた差電圧が応力検出部１４から出力さ
れ、この出力がトランジスタ部１３で増幅され、圧力と
して検出される。
【０００６】
【発明が解決しようとする課題】上記のような従来の応
力検出半導体装置では、応力検出部１４の配線部７とし
て不純物拡散層を形成するためのみの、高濃度のＰ形拡
散を用いた不純物拡散層を作る追加の製造工程を要し、
それだけ装置が高価になるという問題点があった。
力検出半導体装置では、応力検出部１４の配線部７とし
て不純物拡散層を形成するためのみの、高濃度のＰ形拡
散を用いた不純物拡散層を作る追加の製造工程を要し、
それだけ装置が高価になるという問題点があった。
【０００７】この発明は、上記のような問題点を解決す
るためになされたもので、応力検出部の配線部として、
高濃度のＰ形拡散を用いた不純物拡散層を形成する製造
工程を要せず、装置が安価になる応力検出半導体装置を
得ることを目的としている。
るためになされたもので、応力検出部の配線部として、
高濃度のＰ形拡散を用いた不純物拡散層を形成する製造
工程を要せず、装置が安価になる応力検出半導体装置を
得ることを目的としている。
【０００８】
【課題を解決するための手段】この発明にかかる応力検
出半導体装置は、応力検出部のひずみゲージのブリッジ
部の配線部として、トランジスタ部を形成する工程に用
いられる、Ｎ形エピタキシャル層を個々に分離するため
の高濃度のＰ＋分離層を用い、かつ、Ｐ形基板と配線部
とを絶縁するために、双方の間にＮ＋拡散による埋込み
層を、トランジスタ部のＮ＋拡散による埋込み層を形成
するのと同時に、形成したものである。
出半導体装置は、応力検出部のひずみゲージのブリッジ
部の配線部として、トランジスタ部を形成する工程に用
いられる、Ｎ形エピタキシャル層を個々に分離するため
の高濃度のＰ＋分離層を用い、かつ、Ｐ形基板と配線部
とを絶縁するために、双方の間にＮ＋拡散による埋込み
層を、トランジスタ部のＮ＋拡散による埋込み層を形成
するのと同時に、形成したものである。
【０００９】
【作用】この発明においては、応力検出部のブリッジ部
の配線部に用いる、高濃度のＰ＋拡散による不純物拡散
層と、絶縁のＮ＋埋込み量とが、トランジスタ部を形成
する工程に用いられる高濃度のＰ＋分離層と、Ｎ＋埋込
み層とによりそれぞれ同時に形成され、従来の配線部を
作るための不純物拡散層の形成の追加の製造工程が削減
される。
の配線部に用いる、高濃度のＰ＋拡散による不純物拡散
層と、絶縁のＮ＋埋込み量とが、トランジスタ部を形成
する工程に用いられる高濃度のＰ＋分離層と、Ｎ＋埋込
み層とによりそれぞれ同時に形成され、従来の配線部を
作るための不純物拡散層の形成の追加の製造工程が削減
される。
【００１０】
【実施例】図１はこの発明による 応力検出半導体装置
の一実施例を示し、Ａ図は表面の酸化膜を除いて示す平
面図で、Ｂ図はＡ図のＢ−Ｂ線における断面図である。
図において、１〜６，８〜１３は図２と同様である。２
３は上層を絶縁するためのＮ＋埋込み層で、トランジス
タ部１３のＮ＋埋込み層３と同時に形成される。２５は
高濃度のＰ＋分離層５と同時に形成される同質分の配線
部である。上記Ｐ形半導体基板１の薄肉部２上に形成さ
れた、Ｎ＋埋込み層２３，Ｎ形エピタキシャル層４，ひ
ずみゲージ抵抗６ａ，配線部２５及び引出配線１２によ
り応力検出部２６が構成されている。
の一実施例を示し、Ａ図は表面の酸化膜を除いて示す平
面図で、Ｂ図はＡ図のＢ−Ｂ線における断面図である。
図において、１〜６，８〜１３は図２と同様である。２
３は上層を絶縁するためのＮ＋埋込み層で、トランジス
タ部１３のＮ＋埋込み層３と同時に形成される。２５は
高濃度のＰ＋分離層５と同時に形成される同質分の配線
部である。上記Ｐ形半導体基板１の薄肉部２上に形成さ
れた、Ｎ＋埋込み層２３，Ｎ形エピタキシャル層４，ひ
ずみゲージ抵抗６ａ，配線部２５及び引出配線１２によ
り応力検出部２６が構成されている。
【００１１】トランジスタ部１３を形成する工程で用い
られるＮ＋埋込み層３及び高濃度のＰ＋分離層５の形成
とそれぞれ同時に、応力検出部２６のＮ＋埋込み層２３
及び配線部２５をなす高濃度のＰ＋分離層が形成され、
ブリッジを構成している。こうして、従来のブリッジ結
線の配線部７のためのみの不純物拡散層の形成の工程が
削除される。ブリッジ部等価回路を図１Ｃに示す。
られるＮ＋埋込み層３及び高濃度のＰ＋分離層５の形成
とそれぞれ同時に、応力検出部２６のＮ＋埋込み層２３
及び配線部２５をなす高濃度のＰ＋分離層が形成され、
ブリッジを構成している。こうして、従来のブリッジ結
線の配線部７のためのみの不純物拡散層の形成の工程が
削除される。ブリッジ部等価回路を図１Ｃに示す。
【００１２】圧力、加速度など外力に対する、ひずみゲ
ージ抵抗６ａによる応力検出動作は、上記従来装置と同
様である。
ージ抵抗６ａによる応力検出動作は、上記従来装置と同
様である。
【００１３】なお、上記実施例では、ひずみゲージ抵抗
６ａ４本によってブリッジに接続した場合を示したが、
これ以外の複数本のひずみゲージ抵抗を用いブリッジに
接続した場合にも適用できる。
６ａ４本によってブリッジに接続した場合を示したが、
これ以外の複数本のひずみゲージ抵抗を用いブリッジに
接続した場合にも適用できる。
【００１４】
【発明の効果】以上のように、この発明によれば、応力
検出部は、上層との絶縁のＮ＋埋込み層及びひずみゲー
ジ抵抗を接続する配線部の形成に、トランジスタ部を形
成する工程に用いられるＮ＋埋込み層及び高濃度のＰ＋
分離層によってそれぞれ形成するようにしたので、従来
の配線部として不純物拡散層のみの形成工程が削除さ
れ、装置が安価にできる。
検出部は、上層との絶縁のＮ＋埋込み層及びひずみゲー
ジ抵抗を接続する配線部の形成に、トランジスタ部を形
成する工程に用いられるＮ＋埋込み層及び高濃度のＰ＋
分離層によってそれぞれ形成するようにしたので、従来
の配線部として不純物拡散層のみの形成工程が削除さ
れ、装置が安価にできる。
【図１】この発明による応力検出半導体装置の一実施例
を示し、Ａ図は表面の酸化膜を除いて示す平面図で、Ｂ
図はＡ図のＢ−Ｂ線における断面図で、Ｃ図はＡ図のひ
ずみゲージ抵抗のブリッジ部等価回路である。
を示し、Ａ図は表面の酸化膜を除いて示す平面図で、Ｂ
図はＡ図のＢ−Ｂ線における断面図で、Ｃ図はＡ図のひ
ずみゲージ抵抗のブリッジ部等価回路である。
【図２】従来の応力検出半導体装置を示し、Ａ図は表面
の酸化膜を除いて示す平面図で、Ｂ図はＡ図のＢ−Ｂ線
における断面図で、Ｃ図はＡ図のひずみゲージ抵抗のブ
リッジ部等価回路である。
の酸化膜を除いて示す平面図で、Ｂ図はＡ図のＢ−Ｂ線
における断面図で、Ｃ図はＡ図のひずみゲージ抵抗のブ
リッジ部等価回路である。
１ Ｐ形半導体基板 ２ 薄肉部 3,23 Ｎ＋埋込み層 ４ Ｎ形エピタキシャル層 ５ 高濃度のＰ＋分離層 ６ Ｐ形拡散層 ６ａ Ｐ形拡散層からなるひずみゲージ抵抗 ８ Ｎ形拡散層 11,12 引出配線 １３ トランジスタ部 ２３ Ｎ＋埋込み層 ２５ 高濃度のＰ＋分離層からなる配線部 ２６ 応力検出部
フロントページの続き (72)発明者 荒木 達 伊丹市瑞原４丁目１番地 三菱電機株式会 社北伊丹製作所内
Claims (1)
- 【請求項１】 Ｐ形半導体基板上に、上層と電気的に分
離するためのＮ＋埋込み層と、Ｎ形エピタキシャル層
と、このエピタキシャル層を個々に分離するための高濃
度のＰ＋分離層と、Ｐ形拡散層と、Ｎ形拡散層と、引出
し配線とが形成されて構成され、検出出力を増幅するた
めのトランジスタ部、上記Ｐ形半導体基板に形成された
薄肉部の上部に、Ｎ＋埋込み層と、Ｎ形エピタキシャル
層と、Ｐ形拡散層による複数のひずみゲージ抵抗と、高
濃度のＰ＋分離層からなり各ひずみゲージ抵抗をブリッ
ジに接続する配線部と、引出し配線とが形成されて構成
され、応力に応じて出力する応力検出部を備え、検出部
の各形成要素は、上記トランジスタ部の各形成要素と同
材質分はそれぞれ同一製造工程により形成されるように
したことを特徴とする応力検出半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4012591A JPH05157641A (ja) | 1991-03-06 | 1991-03-06 | 応力検出半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4012591A JPH05157641A (ja) | 1991-03-06 | 1991-03-06 | 応力検出半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05157641A true JPH05157641A (ja) | 1993-06-25 |
Family
ID=12572100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4012591A Pending JPH05157641A (ja) | 1991-03-06 | 1991-03-06 | 応力検出半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05157641A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6059887A (en) * | 1997-04-03 | 2000-05-09 | Purex Co., Ltd. | Process for cleaning the interior of semiconductor substrate |
| CN106935526A (zh) * | 2015-12-31 | 2017-07-07 | 中国科学院上海微系统与信息技术研究所 | 用于硅通孔互连的多晶硅应力传感器结构及其制备方法 |
-
1991
- 1991-03-06 JP JP4012591A patent/JPH05157641A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6059887A (en) * | 1997-04-03 | 2000-05-09 | Purex Co., Ltd. | Process for cleaning the interior of semiconductor substrate |
| CN106935526A (zh) * | 2015-12-31 | 2017-07-07 | 中国科学院上海微系统与信息技术研究所 | 用于硅通孔互连的多晶硅应力传感器结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0010204B1 (en) | Semiconductor absolute pressure transducer assembly | |
| US7294895B2 (en) | Capacitive dynamic quantity sensor and semiconductor device | |
| US5844286A (en) | Semiconductor acceleration sensor | |
| US11643324B2 (en) | MEMS sensor | |
| JPH05157641A (ja) | 応力検出半導体装置 | |
| JPS5828876A (ja) | 半導体圧力センサ装置 | |
| JP2789291B2 (ja) | 圧力センサ | |
| JP2715738B2 (ja) | 半導体応力検出装置 | |
| JP3420808B2 (ja) | 半導体圧力センサの製造方法 | |
| JPS63175482A (ja) | 圧力センサ | |
| JPH06342876A (ja) | 半導体装置 | |
| JP2563456B2 (ja) | Ｍｉｓ型容量素子 | |
| JP2007324566A (ja) | 半導体歪みゲージ及びその製造方法 | |
| JPH06302836A (ja) | 半導体歪センサーの製造方法 | |
| JPH06201498A (ja) | 圧力センサの製造方法 | |
| JPH08162646A (ja) | 力学量センサ | |
| JP2748077B2 (ja) | 圧力センサ | |
| JPH06213745A (ja) | 圧力センサ | |
| JPH0413866B2 (ja) | ||
| JPH0447763B2 (ja) | ||
| JPH053328A (ja) | シリコン圧力センサ | |
| JPH0656742U (ja) | 圧力センサ | |
| JPH03190281A (ja) | 半導体デバイス及びピエゾ抵抗型トランスデューサとその形成方法 | |
| JP2002009301A (ja) | 半導体装置 | |
| JPH06112405A (ja) | 半導体装置 |