KR19980080475A - 신호 처리기 - Google Patents

신호 처리기 Download PDF

Info

Publication number
KR19980080475A
KR19980080475A KR1019980009570A KR19980009570A KR19980080475A KR 19980080475 A KR19980080475 A KR 19980080475A KR 1019980009570 A KR1019980009570 A KR 1019980009570A KR 19980009570 A KR19980009570 A KR 19980009570A KR 19980080475 A KR19980080475 A KR 19980080475A
Authority
KR
South Korea
Prior art keywords
signal
bit
input
dsm
coefficient
Prior art date
Application number
KR1019980009570A
Other languages
English (en)
Other versions
KR100514702B1 (ko
Inventor
이스티피터찰스
슬레이트크리스토퍼
토프피터대미언
Original Assignee
미치아키츠루미
소니유나이티드킹덤리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미치아키츠루미, 소니유나이티드킹덤리미티드 filed Critical 미치아키츠루미
Publication of KR19980080475A publication Critical patent/KR19980080475A/ko
Application granted granted Critical
Publication of KR100514702B1 publication Critical patent/KR100514702B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H03H17/0411—Recursive filters using DELTA modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

n 차 델타 시그마 변조기(DSM)(단,n≥1)가 공개되며, 이 변조기는 신호 성분과 잡음 성분을 가지고 있는 1 비트 입력 신호를 수신하기 위한 입력(4), p 비트 신호(단,p1)를 1 비트 형태로 다시 양자화하는 양자화기(Q)로서, 다시 양자화된 1 비트 신호가 상기 DSM의 출력 신호인 양자화기(Q), 상기 입력 1 비트 신호와 계수(a)의 곱의 가산 조합(61)의 적분(71), 및 상기 출력 신호와 계수(A)의 곱의 가산 조합(61)의 적분(71)을 형성하는 제1조합기(a,A,61,71), 상기 입력 1 비트 신호와 계수의 곱의 가산 조합의 적분, 상기 출력 신호와 계수의 곱의 가산 조합의 적분, 및 선행하는 조합기의 가산 조합의 상기 적분의 가산 조합의 적분을 각각 형성하는 n-1개의 중간 조합기, 및 상기 양자화기(Q)에 의해서 다시 양자화된 상기 p 비트 신호를 형성하기 위해서 상기 입력 신호와 계수(d)의 가산 조합(64), 및 상기 선행하는 조합의 조합기의 상기 적분의 가산 조합(64)을 형성하는 최종 조합기(d,64)를 구비하고 있고, 상기 DSM에 의해서 상기 입력 1 비트 신호에 적용된 전달 함수는,
이고, 상기 양자화기에 의해서 도입된 상기 양자화된 잡음에 적용된 전달 함수는,
이며, 여기서, a1내지 an중 적어도 하나는 +1이고, 각각의 b1내지 bn은 +1이 아니다.

Description

신호 처리기
본 발명은 필터부를 가지고 있는 n 차 델타 시그마(Delta-Sigma) 변조기(DSM)(단, n은 적어도 1임)를 구비하고 있는 1 비트 신호 처리기에 관한 것이다. 본 발명의 바람직한 실시예는 오디오 신호를 처리하는 것에 관한 것이지만, 본 발명은 오디오 신호 처리기에 한정되지 않는다.
이제, 첨부 도면인 도 1, 도 2 및 도 3을 참조하여 본 발명의 배경에 대해서 예들 들어 설명하며, 이때 도 1은 기존의 델타 시그마 변조기의 블록도이고, 도 2는 3차(n=3) 필터부로서 구성되어 있는, 이전에 제안된 델타 시그마 변조기의 블록도이며, 도 3은 잡음 정형 특성을 보인 도면이고, 도 4a는 이전에 제안된 DSM의 폴-제로도이다.
최소한의 나이퀴스트 속도(Nyquist rate)로 아날로그 신호를 샘플링하고 m 비트 수에 의해 샘플의 진폭을 부호화함으로써 아날로그 신호를 디지탈 형태로 변환하는 기술은 공지되어 있다. 따라서, m = 8이면, 상기 샘플은 8비트의 정밀도로 양자화된다고 말한다. 일반적으로, m은 1 이상의 비트 수일 수 있다.
1 비트만으로 양자화하기 위해서, 시그마 델타 ADC 또는 델타 시그마 ADC로 알려진 아날로그/디지탈 컨버터(ADC)를 제공하는 기술이 공지되어 있다. 본 명세서에서는 용어 델타 시그마를 사용한다. 이러한 ADC에 대해서는, 예컨대 크레이그 마븐(Craig Marven)과 길리언 에워즈(Gillian Ewers) 공저의 문헌 간단한 디지탈 신호 처리 방법(ISBN 0-904.047-00-8, 텍사스 인스트루먼트, 1993)에 설명되어 있다.
이러한 ADC의 일예를 나타낸 도 1을 참조하면, 아날로그 입력 신호와 1 비트 출력 신호의 적분(2)(시그마)간의 차(1)(델타)가 1 비트 양자화기(3)에 공급된다. 상기 출력 신호는 논리 값 0 과 1로 이루어진 비트를 포함하고 있지만, 이 두 논리 값은 실제 값 -1과 +1을 각각 나타낸다. 적분기(3)는 이 적분기내에 저장된 값이 상기 아날로그 신호의 값을 따르도록 1 비트 출력들을 누산한다. 상기 양자화기(3)는 각각의 비트가 생성됨에 따라 상기 누산된 값을 1 비트씩 증가(+1) 또는 감소(-1)시킨다. 상기 ADC는 출력 비트스트림의 생성을 가능하게 하기 위해서 매우 높은 샘플링 속도를 필요로 하며, 이때, 상기 비트스트림의 누산된 값은 상기 아날로그 신호를 따른다.
이하의 설명에서 그리고 특허 청구의 범위에서 사용된 상기 용어 1 비트 신호는, 예컨대 델타 시그마 ADC에 의해서 생성된 1 디지탈 비트의 정밀도로 양자화된 신호를 의미한다.
1 비트 신호를 직접 처리하기 위한 n차 필터부로서 구성된 델타 시그마 변조기(DSM)가 제95차 AES 회의(1993년 10월 7∼10일, 미국, 뉴욕)에서 제시된 논문, 오디오 신호의 1 비트 디지탈 처리(신호 처리: 잉글랜드, 뉴욕 YO1 5DD, 헤슬링톤, 뉴욕 대학교, 전자공학부, 오디오 연구 그룹)에 엔.엠.캐세이(N.M.Casey)와 제임스 에이.에스.앵거스(James A.S. Angus)에 의해서 제안되었다. 도 2에는 그러한 DSM 필터부의 3차(n=3) 버전이 도시되어 있다.
도 2를 참조하면, 상기 DSM은 1 비트 신호를 위한 입력(4)과, 처리된 1 비트 신호가 생성되는 출력(5)을 가지고 있다. 상기 1 비트 신호의 비트들은 도시되지 않은 기존의 클럭 공급 배열에 의해서 상기 DSM을 통해 공급된다. 상기 출력 1 비트 신호는 예컨대, 제로의 문턱 전압을 가지고 있는 비교기인 1 비트 양자화기(Q)에 의해서 생성된다. 상기 DSM은 상기 입력(4)측에 접속되어 있는 제1의 1 비트 승산기(a1,a2,a3), 상기 출력(5)측에 접속되어 있는 제2의 1 비트 승산기(c1,c2,c3), 가산기(61,62,63), 및 적분기(71,72,73)를 가지고 있다.
상기 1 비트 승산기들은 상기 수신된 1 비트 신호와 p 비트 계수(A1,A2,A3,C1,C2,C3)를 승산하며, 이에 따라 상기 가산기(61,62,63)에 의해서 가산되는 p 비트 곱이 생성되고, 그 합이 상기 적분기(71,72,73)측으로 전달된다. 중간단에서, 상기 가산기(62,63)는 또한 선행하는 회로단의 적분기의 출력을 합산한다. 최종 회로단은 상기 입력에 접속되어 상기 입력 신호와 p 비트 계수(A4)를 곱하는 또 다른 1 비트 승산기(a4)와, 상기 선행하는 회로단의 적분기(73)의 출력에 상기 곱을 가산하는 가산기(64)를 구비하고 있다. 그 합은 상기 양자화기(2)측으로 전달된다.
이 DSM내에서는 2의 보수의 연산이 포지티브 p 비트와 네가티브 p 비트 수를 표현하는데에 사용될 수 있다. 상기 양자화기(Q)의 입력은 +1(논리 1)로서 상기 출력측에서 양자화된 포지티브 비트 수이거나 -1(논리 0)로서 상기 출력측에서 양자화된 네가티브 비트 수일 수도 있다.
캐세이와 앵거스에 의해 제시된 바와 같이, 1 비트 처리기.. 는 받아들일 수 없는 레벨까지 잡음에 의해서 불명료해진 오디오 신호를 포함하고 있는 1 비트 출력을 생성하게 되므로, 양자화 잡음은 적절히 정형되어야 한다. 상기 오디오 신호를 불명료하게 하는 잡음이 상기 양자화기(Q)에 의해서 생성된 양자화 잡음이다.
상기 양자화기(Q)는 오디오 신호를 수신하는 제1입력과, 이 오디오 신호와는 실질적으로 상호 관련이 없는 불규칙한 비트스트림(양자화 잡음)을 수신하는 제2입력을 가지고 있는 가산기로서 모델링될 수 있다. 이를 기초로 모델링하면, 상기 입력(4)측에서 수신된 상기 오디오 신호는 승산기(a1,a2,a3,a4)에 의해서 상기 출력(5)측으로 피드 포워드되고, 승산기(c1,c2,c3)에 의해서 상기 출력(5)측으로부터 피드백된다. 따라서, 피드 포워드 경로에서 계수(A1∼A4)들은 상기 오디오 신호의 Z 변환 전달 함수의 제로를 정의하며, 그리고 계수(C1∼C3)들은 상기 오디오 신호의 전달 함수의 폴을 정의한다.
상기 양자화기(Q)에 의해서 발생된 상기 잡음 신호는 상기 승산기(c1-c3)에서 그리고 상기 가산기(61-64)와 적분기(71-73)에서 처리되지만, 상기 승산기(a1-a4)에서는 처리되지 않는다. 상기 잡음 신호의 전달 함수는 상기 입력 신호의 전달 함수와 동일하지 않다.
상기 계수(A1-A4,C1-C3)들은 원하는 다른 특성들중에서도 회로 안정을 제공할 수 있도록 선택된다.
상기 계수(C1∼C3)들은 예컨대 실선(31)에 의해서 도 3에 도시된 바와 같이, 상기 오디오 대역에서 양자화 잡음을 최소화하기 위해서 상기 양자화기(Q)에 의해서 발생된 잡음을 정형화할 수 있도록 선택된다.
상기 계수(A1∼A4,C1∼C3)들은 또한 원하는 오디오 신호 처리 특성을 얻기 위해서 선택된다.
상기 계수(A1∼A4,C1∼C3)들은 a)원하는 필터 특성의 Z 변환(H(z)), 예컨대 잡음 정형 함수를 구하고; b)H(z)를 계수로 변환함으로써 선택될 수 있다.
이 선택은, 5차 시그마 델타 A/D 컨버터의 이론 및 실제 구현(알.더블유. 아담스(R.W.Adams) 등의 공저, 오디오 엔지니어링 협회의 저널, Volume 39, no.7/8, 1991년 7월/8월)에 설명되어 있는 방법과, 앵거스와 캐세이 공저의 위에서 언급한 논문에 설명되어 있는 방법과, 부록에 설명된 방법에 의해서 행해질 수 있다.
도 1은 기존의 델타 시그마 변조기의 블록도.
도 2는 n차 필터부로서 구성되어 있는, 이전에 제안된 델타 시그마 변조기의 블록도.
도 3은 잡음 정형 특성을 보인 도면.
도 4a는 이전에 제안된 DSM의 폴-제로도.
도 4b는 본 발명에 따른 예시적인, 바람직한 DSM의 폴 및 제로의 위치를 나타낸 폴-제로도.
도 5는 본 발명에 따른 예시적인 3차 DSM의 개략적인 블록도.
도 6은 입력 신호에 미치는 도 5의 DSM의 영향을 나타낸 주파수/진폭도.
도 7은 본 발명을 포함하고 있는 5차 DSM을 보인 도면.
도 8은 직렬 접속된 복수의 DSM을 보인 도면.
도 9는 DSM의 적분기를 나타낸 도면.
도 10은 5차 DSM에 대한 잡음 정형의 분석을 나타낸 도면.
도 11은 5차 DSM에 대한 오디오 경로의 분석을 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명
4 : 입력 5 : 출력
61-64 : 가산기 71-73 : 적분기
Q : 양자화기
1 비트 신호를 처리하기 위해서 직렬 또는 종속 접속된 복수의 DSM을 구비하고 있는 신호 처리기에 대해서 설명한다.
DSM의 입력측의 1 비트 신호는 오디오 성분과 잡음 성분을 구비하고 있다. 본원의 발명자들은 상기 입력 1 비트 신호의 잡음 성분이 DSM의 안정성을 저하시킨다는 사실을 인식하였다. DSM들이 직렬 접속될 때에 불안정의 위험은 증가될 수 있다. 본원의 발명자들이 이 문제를 최초로 인식하였다고 믿는다.
본 발명의 일측면에 따라, n 차 델타 시그마 변조기(DSM)(단,n≥1)가 제공되어 있으며, 이 변조기는 신호 성분과 잡음 성분을 가지고 있는 1 비트 입력 신호를 수신하기 위한 입력, p 비트 신호(단,p1)를 1 비트 형태로 다시 양자화하는 양자화기로서, 다시 양자화된 1 비트 신호가 상기 DSM의 출력 신호인 양자화기, 상기 입력 1 비트 신호와 계수의 곱의 가산 조합의 적분과 상기 출력 신호와 계수의 곱의 가산 조합의 적분을 형성하는 제1조합기, 상기 입력 1 비트 신호와 계수의 곱의 가산 조합의 적분, 상기 출력 신호와 계수의 곱의 가산 조합의 적분, 및 선행하는 조합기의 상기 가산 조합의 적분의 가산 조합의 적분을 각각 형성하는 n-1개의 중간 조합기, 및 상기 양자화기에 의해서 다시 양자화된 상기 p 비트 신호를 형성하기 위해서 상기 입력 신호와 계수의 가산 조합, 및 상기 선행하는 조합기의 상기 가산 조합의 적분의 가산 조합을 형성하는 최종 조합기를 구비하고 있고, 상기 DSM에 의해서 상기 입력 1 비트 신호에 적용된 전달 함수는,
이고, 상기 양자화기에 의해서 도입된 상기 양자화된 잡음에 적용된 전달 함수는,
이며, 여기서, a1내지 an중 적어도 하나는 +1이고, b1내지 bn은 +1이 아니다.
n=1인 경우에 상기 전달 함수는 다음과 같이 줄어들 수 있음을 알 수 있다:
다른 차수의 DSM를 위한 종래 제안에서, a1내지 an은 b1내지 bn과 각각 동일하도록 선택되었으며, 따라서 상기 입력 신호 전달 함수의 폴이 상기 입력 신호 전달 함수의 대응하는 제로에 의해 상쇄되어, 중성(neutral) 또는 플랫(flat) 주파수 응답이 얻어진다(첨부된 도 4a 참조). 본 발명에 따라, a1내지 an은 b1내지 bn과는 독립적으로 선택된다. 다음의 전달 함수는 a1내지 an의 선택에 의해서 영향을 받지 않음에 주의하자:
이와 같이, 본 발명에 따라 상기 입력 신호 전달 함수의 제로는 상기 잡음 정형 함수의 폴과 제로와는 독립적으로 상기 DSM에 정의되어 있다.
본 발명의 일실시예에서, 예컨대 n = 3인 경우에, 상기 입력 신호 전달 함수의 a1내지 an은 모두 동일한 +1로 선택되며, 따라서 상기 정의된 제로들은 상기 잡음 정형 함수의 제로와 동일하지만 그 제로와는 반대 부호를 가지고 있다. 따라서, 상기 잡음 신호의 고역 통과 필터 특성에 상보적인 저역 통과 필터 특성이 상기 입력 신호에 대해 제공되며, 이때 이들 두 특성은 동일한 코너(corner) 주파수를 가지고 있다.
이와 같이, 상기 DSM에서 생성된 양자화 잡음의 잡음 정형과 상기 1 비트 입력 신호의 잡음 성분의 상쇄는 상기 DSM의 차수를 증가시키지 않고도 상기 DSM에 제공된다. 예컨대, 종래에 제안된, 예컨대 차수 n = 3의 DSM은 상기 입력 신호에 대해 플랫 주파수 응답을 가지고 있고 상기 양자화기 잡음의 필요한 잡음 정형을 제공한다. 예컨대 2차 이퀄라이제이션부(equalisation section)(n = 5로 주어짐)의 추가에 의해서 상기 입력 신호의 잡음의 상기 필요한 저역 통과 필터링이 추가적으로 제공된다. 이러한 제안은 본 발명과 비교해 볼 때 만족스럽지 않은데, 이는 입력 신호내의 잡음을 필터링하는 저역 통과 필터 응답을 제공하기 위해서 상기 필터의 차수를 증가시킬 필요가 없기 때문이다.
본 발명의 가장 바람직한 실시예(n≥3)에서, a1내지 an의 서브 세트는 상기 1 비트 입력 신호의 저역 통과 필터링을 제공하고, 고역 통과 필터링이 상기 잡음 정형 함수에 의해서 상기 양자화 잡음에 적용되며, a1내지 an의 나머지는 상기 1 비트 입력 신호에 소정의 이퀄라이제이션을 추가적으로 제공한다. 바람직하게, n = 5이면, 상기 서브 세트는 a1내지 a3을 포함하고 있으며, 이때 a1내지 a3은 +1이고, 상기 이퀄라이제이션이 a4와 a5에 의해서 제공된다. 상기 종래 제안과 비교해 보면, 상기 종래 제안은 또한 이퀄라이제이션을 제공하기 위해서 차수가 n = 7일 필요가 있다. 이는 DSM의 차수가 높아질수록 신호 처리 지연이 길어지고 불안정의 위험이 커지기 때문에 만족스럽지 않다.
또 다른 비교에 의해서, 상기 DSM의 입력측의 저역 통과 필터에 의해서 상기 1 비트 신호를 상기 DSM에 입력하기 전에 상기 1 비트 입력 신호내의 양자화 잡음을 줄일 수 있다. 하지만, 이러한 저역 통과 필터링에 의해서 상기 DSM에 입력되는 p 비트 신호가 얻어지며, 따라서 상기 DSM에 p 비트 승산기가 필요해져서 1 비트 DSM의 주요 이점중의 하나가 손실된다.
본 발명의 다른 측면에 따라, n 차 델타 시그마 변조기(DSM)(단, n≥2)가 제공되어 있으며, 이 변조기는 신호 성분과 잡음 성분을 가지고 있는 1 비트 입력 신호를 수신하기 위한 입력, p 비트 신호(단, p1)를 1 비트 형태로 다시 양자화하는 양자화기로서, 다시 양자화된 1 비트 신호가 상기 DSM의 출력 신호인 양자화기, 상기 입력 1 비트 신호와 상기 계수의 곱의 가산 조합의 적분, 및 상기 출력 신호와 계수의 곱의 가산 조합의 적분을 형성하는 제1조합기, 상기 입력 1 비트 신호와 계수의 곱의 가산 조합의 적분, 상기 출력 신호와 계수의 곱의 가산 조합의 적분, 및 선행하는 조합기의 상기 가산 조합의 적분의 가산 조합의 적분을 각각 형성하는 n-1개의 중간 조합기, 및 상기 양자화기에 의해 다시 양자화된 상기 p 비트 신호를 형성하기 위해서 상기 입력 신호와 계수의 가산 조합, 및 상기 선행하는 조합기의 상기 조합의 적분의 가산 조합을 형성하는 최종 조합기를 구비하고 있으며, 이때, 상기 DSM은 다음과 같은 입력 신호에 대한 전달 함수를 가지고 있고,
여기서,
여기서, 다음과 같은 입력 신호의 저역 통과 필터링을 제공하기 위해서 mn이고,
따라서, 소정의 이퀄라이제이션이 상기 입력 신호에 제공되며, 그리고 상기 DSM은 이 DSM에 의해 도입된 상기 양자화 잡음에 대해 다음과 같은 잡음 정형 전달 함수를 가지고 있으며,
여기서,
이다.
n = 2이고, m = 1인 경우에는,
임을 알 수 있다.
본 발명의 또 다른 측면에 따라, n 차 델타 시그마 변조기(DSM)(단,n≥2)가 제공되며, 이 변조기는 신호 성분과 잡음 성분을 가지고 있는 1 비트 입력 신호를 수신하기 위한 입력, p 비트 신호(단,p1)를 1 비트 형태로 다시 양자화하는 양자화기로서, 다시 양자화된 1 비트 신호가 상기 DSM의 출력 신호인 양자화기, 상기 입력 1 비트 신호와 계수의 곱의 가산 조합의 적분, 및 상기 출력 신호와 계수의 곱의 가산 조합의 적분을 형성하는 제1조합기, 상기 입력 1 비트 신호와 계수의 곱의 가산 조합의 적분, 상기 출력 신호와 계수의 곱의 가산 조합의 적분, 및 선행하는 조합기의 상기 가산 조합의 적분의 가산 조합의 적분을 각각 형성하는 n-1개의 중간 조합기, 및 상기 양자화기에 의해서 다시 양자화된 상기 p 비트 신호를 형성하기 위해서 상기 입력 신호와 계수의 가산 조합, 및 상기 선행하는 조합기의 상기 조합의 적분의 가산 조합을 형성하는 최종 조합기를 구비하고 있고, 상기 DSM에 의해서 상기 입력 1 비트 신호에 적용된 전달 함수는,
이고, 상기 양자화기에 의해서 도입된 상기 양자화된 잡음에 적용된 전달 함수는,
이며,
상기 a1내지 an의 서브 세트는 상기 1 비트 입력 신호의 저역 통과 필터링을 제공하고, 상기 DSM에 의해서 도입된 상기 양자화 잡음에 적용된 상기 전달 함수는 고역 잡음 정형 특성을 가지고 있고, a1내지 an의 나머지는 상기 저역 통과 필터링 이외에 상기 1 비트 신호에 이퀄라이제이션을 제공한다.
본 발명의 양호한 이해를 위해서, 이제, 첨부된 도면의 도 4b 내지 도 9를 예로서 참조한다.
도 5의 델타 시그마 변조기(DSM)는 3개의 적분기부와 최종부를 가지고 있는 3차 DSM이다. 이 DSM은 1 비트 오디오 신호를 수신하기 위한 입력(4), 및 처리된 1 비트 신호가 생성되는 출력(5)을 가지고 있다.
출력(5)측의 신호는 최종단에서 양자화기(Q)에 의해서 생성된다. 양자화기(Q)는 p 비트 신호를 수신한다(단, p1). 상기 양자화기(Q)는 제로의 문턱 레벨을 가지고 있는 비교기일 수 있다. 상기 양자화기는 포지티브 신호를 +1(논리 1)로서 양자화하고 네가티브 신호를 -1(논리 0)로서 양자화한다.
제1조합부는 상기 입력(4)측에 접속되어 있는 제1의 1비트 승산기(a), 상기 출력(5)측에 접속되어 있는 제2의 1비트 계수 승산기(A), 상기 1 비트 승산기(a1,A1)의 출력들을 합산하는 가산기(61), 및 이 가산기(61)의 출력을 적분하는 적분기(71)을 구비하고 있다. 상기 1 비트 계수 승산기들은 1 비트 신호와 p 비트 계수(a,A)를 승산한다.
각각의 2개의 중간 조합기부는 마찬가지로, 상기 입력(4)측에 접속되어 있는 제1의 1비트 계수 승산기(b,c), 상기 출력(5)측에 접속되어 있는 제2의 1비트 계수 승산기(B,C), 가산기(62,63), 및 적분기(72,73)를 구비하고 있다. 상기 가산기(62,63)는 상기 계수 승산기의 출력 이외에 선행하는 회로단의 적분기의 출력을 수신한다.
상기 최종단은 상기 적분기(73)의 출력을 또한 수신하는 가산기(64)에 접속되어 있는 1 비트 계수 승산기(d)를 구비하고 있다. 상기 양자화기(Q)는 상기 출력(5)측에서 상기 1 비트 신호를 생성하기 위해서 상기 가산기(64)의 p 비트 출력을 양자화한다.
상기 적분기(71)의 일예가 도 9에 도시되어 있고, 그리고 지연 소자와 직렬로 접속된 가산기를 구비하고 있다. 상기 지연 소자의 출력은 상기 계수 승산기의 출력들을 합산하는 상기 가산기의 출력의 적분을 누산하기 위해서 상기 가산기측으로 피드백된다. 도 5에 도시된 바와 같이, 상기 적분기의 가산기는 상기 회로단의 계수 승산기의 출력들을 합산하는 상기 가산기(61)에 의해 구현될 수 있다. 따라서, 상기 계수 승산기와 적분기(3)를 위해서 별도의 가산기가 필요한 것이 아니다.
계수(a,b,c,d,A,B,C)들이 고정되어 있고 별도의 가산기가 도 9에 도시된 적분기에 제공되어 있는 도 5의 상황에서, 상기 계수 승산기(a,b,c,d)와, 이들 계수 승산기의 출력들을 합산하는 상기 가산기는 룩업 테이블에 의해서 대체될 수도 있다. 1 비트 신호에 계수가 승산되고 계수(A)가 승산된 경우에 상기 출력은 +a, -a, +A, -A이다. 룩업 테이블에는 +a, -a, +A, -A의 가능한 모든 조합을 저장하는 것이 편리하며, 이 저장은 상기 1 비트 신호에 의해서 주소 지정되게 된다.
위에서 설명한 바와 같이, 상기 계수(a 내지 d, A 내지 C)는 상기 문헌과 후술되는 부록에 설명된 방법에 의해서 선택될 수 있다.
본 발명에 따라, 본원의 발명자는 입력(4)측의 1 비트 입력 신호가 오디오 성분과 1 비트 양자화 과정에 의해서 생성된 잡음 성분을 가지고 있음을 알았다. 상기 잡음 성분은 여러 개의 DSM이 직렬 접속되어 있을 때에 특히 상기 DSM의 안정성을 적어도 저하시킬 수 있다. 또한, 여러 개의 DSM을 직렬로 접속하면 상기 1 비트 신호의 잡음 내용이 크게 증가된다. 이 잡음 성분을 줄이는 것이 바람직하다
본 발명의 예시된 실시예에 따라, 도 6에 도시된 필터 특성이 제공된다. 도 6을 참조하면, 라인(50)은 상기 DSM에서 상기 양자화기(Q)에 의해서 발생된 양자화 잡음에 적용된 잡음 정형 특성을 나타낸다. 상기 DSM에 입력된 상기 1 비트 신호가 이전의 DSM 특성으로부터 얻어진 경우에는, 50은 또한 상기 입력 신호의 잡음 성분을 나타낸다. 라인(51)은 오디오 성분에 대한 실제적인 필터 특성을 나타낸다.
본 발명에 따른 DSM이 예컨대 도 8에 도시된 바와 같이 직렬로 접속된 때에는, 하나의 DSM에 대한 입력 신호가 상기 정형된 잡음 특성(50)과 이 특성(50)에 의해서 지시된 주파수 정형 잡음의 저주파수 영역에 오디오 성분을 포함하고 있다. 상기 DSM은 이 DSM에 입력된 상기 신호내의 잡음을 줄이는 저역 통과 필터 특성(51)을 상기 오디오와 잡음에 적용한다. 상기 DSM은 새로운 양자화 잡음을 도입시키며, 따라서 상기 DSM의 출력 신호는 특성(50)에 의해서 지시된 주파수 정형 잡음과 함께 상기 정형된 잡음 특성의 저주파 영역에 오디오 성분을 포함하고 있다.
하지만, 여러 개의 DSM이 직렬로 접속된 때에, 이들 일련의 DSM에 의해서 생성된 잡음의 전체량은 본 발명을 이용하지 않은 경우에 비해 본 발명을 이용하는 경우에 감소된다.
도 5을 참조하면, 본 발명의 일실시예에서, 잡음 성분을 가지고 있는 상기 입력 1 비트 오디오 신호에는 다음의 전달 함수가 적용된다.
a0가 이득 인자인 경우에, a0, a1내지 a3는 피드 포워드 계수(a-b)를 정의하며, 그리고 b1, b2, b3는 피드백 계수(A-C)를 정의한다. 상기 이득 인자(a0)는 z-1= -1에 상기 오디오 신호 전달 함수의 제로를 배치함으로써 도입된 감쇠를 보상하기 위해서 선택된다.
상기 분자는 상기 오디오 신호 전달 함수의 제로를 정의하고, 그리고 상기 분모는 상기 오디오 전달 함수의 폴을 정의한다.
상기 양자화기(Q)는 상기 오디오 입력 신호에 양자화 잡음을 도입시킨다. 본 발명에 따라 상기 잡음에는 다음의 잡음 정형 전달 함수가 적용된다:
b1내지 b3가 상기 잡음 피드백 계수(A-C)를 정의하는 경우에는, 상기 분자의 z-1의 -1 승수는 상기 적분기(71-73)에 의해서 구현된다.
이와 같이, 본 실시예에 따라 상기 오디오 신호 전달 함수의 폴은 상기 잡음 정형 함수의 폴과 동일하고 상기 오디오 신호 전달 함수의 제로(1+Z-1)는 상기 잡음 정형 함수의 제로(1-Z-1)와 상보적이다.
도 4b를 참조하면, 상기 오디오 신호 전달 함수의 폴과 제로, 및 상기 잡음 정형 함수의 폴과 제로가 복소 Z 평면상에 도시되어 있다. 상기 오디오 제로는 상기 잡음 정형 함수의 제로(+1)와 대각선적으로 반대인 -1에 실수축상에 위치되어 있다. 이와 같이, 도 6에 도시된 바와 같이 상기 DSM에서 발생된 잡음에 적용된 필터 특성(50)과 상보적인 필터 특성(51)이 상기 오디오 신호에 적용된다.
본 발명은 차수 n = 3의 DSM을 참조하여 설명되었지만, 이에 한정되지 않는다. 상기 DSM은 n = 1을 포함한 임의의 차수를 가질 수도 있다. 차수를 증가시키면 패턴 잡음이 감소되지만, 상기 차수가 높을수록 상기 DSM을 통한 신호 지연이 길어지고 불안정의 위험이 커진다. 따라서, 상기 차수를 최소화하는 것이 바람직하다.
도 4b 및 도 5의 실시예는 상기 오디오 입력 신호의 저역 통과 필터링만을 제공한다. 하지만, 본 발명에 따른 DSM은 도 4b, 도 5 및 도 6을 참조하여 설명한 양자화 잡음을 줄이기 위해서 저역 통과 필터링과 상기 오디오 신호의 이퀄라이제이션을 제공할 수도 있다.
도 7을 참조하면, 5차 DSM이 도시되어 있다. 본 발명의 일실시예에 따라, 도 7의 DSM은 상기 입력 오디오 신호에 적용되는 다음과 같은 전달 함수를 가지고 있다:
여기서,
여기서,
이에 의해, 상기 원하는 저역 통과 필터 특성이 상기 입력 신호에 적용되고,
이며, 이에 의해, 원하는 이퀄라이제이션이 상기 입력 신호에 적용된다.
상기 잡음 정형 전달 함수는 다음과 같다:
이 예에서, 3차 저역 통과 필터 특성은 2차 이퀄라이제이션 특성으로 달성되지만, 이들 특성은 다른 차수를 가질 수도 있다.
상기 DSM내의 입력 신호를 저역 통과 필터링하여 상기 신호내의 양자화 잡음을 줄임으로써, 도 8에 도시된 바와 같이 복수의 DSM이 직렬로 접속될 수 있으며, 따라서 불안정의 위험이 줄어든다.
이제, 부록과 첨부 도면 도 10 및 도 11을 참조한다. 부록은 5차 DSM의 전달 함수를 도출한다.
상기 도출된 전달 함수의 형태는 위에서 주어진 형태와는 다르며, 그리고 부록에 주어진 전달 함수는 위에서 주어진 전달 함수와 동일함을 알 수 있다.
상기 분석은 상기 양자화기(Q)가 상기 입력측의 1 비트 신호에 대해 가산을 행하는 가산기로서 모델링되고, 불규칙한 신호가 양자화 잡음을 나타낸다는 가정에 좌우된다.
상기 분석은 일반적으로 상기 폴과 제로가 복소 평면내에 배치됨을 보여 준다.
상기 오디오 필터의 폴은 상기 잡음 정형기의 폴과 동일할 수도 있다(도 4a 참조).
본 발명의 바람직한 실시예에 따라, 상기 오디오 필터 함수의 제로는 z-1= -1에 배치되어 있고, 상기 폴은 z-1이 -1이 아닌 위치에 배치되어 있으며(도 4b 참조), 따라서 상기 오디오 신호는 상기 잡음 정형기와 동일한 코너 주파수를 가지고 있는 저역 통과 필터에 의해 처리된다(도 6 참조).
부 록
5차 델타 시그마 변조기의 잡음 정형 필터 기능
도 10의 구성이 주어지면, 5차 변조기의 잡음 정형 필터 응답은 다음과 같다:
y[n] = q[n] + x[n]
x[n] = x[n-1] + w[n-1] + Ey[n-1]
w[n] = w[n-1] + v[n-1] + Dy[n-1]
v[n] = v[n-1] + u[n-1] + Cy[n-1]
u[n] = u[n-1] + t[n-1] + By[n-1]
t[n] = t[n-1] + Ay[n-1]
z 변환을 이용하고, 라고 하면, 상기 식은 다음과 같이 된다:
Y(z) = Q(z) + X(z)
X(z) = α(W(z) + EY(z))
W(z) = α(V(z) + DY(z))
V(z) = α(U(z) + CY(z))
U(z) = α(T(z) + BY(z))
T(z) = αAY(z)
Q(z)에 의해서 Y(z)에 대해 풀면, 다음과 같다:
Y(z)[(1-z-1)-z-1(E+αD+α2C+α3B+α4A)] = (1-z-1)Q(z)
α를 대체하면, 5차 변조기가 얻어진다.
이 수학식 1의 Hns(z)는 DC에서 모든 제로를 제공하고, 표준 버터워쓰(Butterworth) 또는 체비세프(Chebyshev)형 Ⅰ의 고역 통과 필터와 정확하게 일치되도록 작성될 수 있다. 상기 함수는 임의의 차수로 일반화될 수 있다.
5차 델타 시그마 변조의 오디오 필터 기능
도 11의 구성이 주어지면, 다음과 같은 5차 변조기의 잡음 정형 필터 응답을 얻을 수 있다:
y[n] = fx[n] + w[n] + q[n]
w[n] = w[n-1] + ex[n-1] + Ey[n-1] + v[n-1]
v[n] = v[n-1] + dx[n-1] + Dy[n-1] + u[n-1]
u[n] = u[n-1] + cx[n-1] + Cy[n-1] + t[n-1]
t[n] = t[n-1] + bx[n-1] + By[n-1] + s[n-1]
s[n] = s[n-1] + ax[n-1] + Ay[n-1]
z 변환을 이용하고, 라고 하면, 다음의 식을 얻을 수 있다:
Y(z) = fX(z) + W(z) + Q(z)
W(z) = α(eX(z) + EY(z) + V(z))
V(z) = α(dX(z) + DY(z) + U(z))
U(z) = α(cX(z) + CY(z) + T(z))
T(z) = α(bX(z) + BY(z) + S(z))
S(z) = α(aX(z) + AY(z))
X(z)와 Q(z)에 의해서 Y(z)에 대해 풀면, 다음과 같다:
Y(z)[1-5A-4B-3C-2D-E]=X(z)[5a+4b+3c+2d+e+f]+Q(z)
Q(z)는 DC에서 제로가 될 수 있도록 상기 잡음 정형기에 의해 정형되므로, DC에 가까운 제로로 근사화될 수 있으며, 이는 샘플 속도가 오디오 대역폭, 즉 메가헤르쯔 정도의 대역폭보다 휠씬 크면 오디오 신호에 대해서 유효하다. 따라서, 5차 변조기를 얻을 수 있다:
HA(z)의 분자와 분모는 다음과 같은 방법으로 변수를 일치시킴으로써 상쇄되도록 정해질 수 있음을 알 수 있다:
f = 1, e = -E, d = -D, c = -C, b = -B, a = -A
이와 같이, 상기 오디오 전달 함수의 폴과 제로는 상쇄되도록 정해질 수 있으며, 따라서 플랫 오디오 응답이 얻어진다. 이 함수는 임의의 차수로 일반화될 수 있다.

Claims (11)

  1. n 차 델타 시그마 변조기(DSM)(단,n≥1)에 있어서,
    신호 성분과 잡음 성분을 가지고 있는 1 비트 입력 신호를 수신하는 입력,
    p 비트 신호(단,p1)를 1 비트 형태로 다시 양자화하는 양자화기로서, 다시 양자화된 1 비트 신호가 상기 DSM의 출력 신호인 양자화기,
    상기 입력 1 비트 신호와 계수의 곱의 가산 조합의 적분, 및 상기 출력 신호와 계수의 곱의 가산 조합의 적분을 형성하는 제1조합기,
    상기 입력 1 비트 신호와 계수의 곱의 가산 조합의 적분, 상기 출력 신호와 계수의 곱의 가산 조합의 적분, 및 선행하는 조합기의 가산 조합의 상기 적분의 가산 조합의 적분을 각각 형성하는 n-1개의 중간 조합기, 및
    상기 양자화기에 의해서 다시 양자화된 상기 p 비트 신호를 형성하기 위해서 상기 입력 신호와 계수의 가산 조합, 및 상기 선행하는 조합기의 조합의 상기 적분의 가산 조합을 형성하는 최종 조합기를 구비하고 있고,
    상기 DSM에 의해서 상기 입력 1 비트 신호에 적용된 전달 함수는,
    이고, 상기 양자화기에 의해서 도입된 상기 양자화된 잡음에 적용된 전달 함수는,
    이며, 여기서, a1내지 an중 적어도 하나는 +1이고, 각각의 b1내지 bn은 +1이 아닌 n차 델타 시그마 변조기.
  2. 제1항에 있어서, 각각의 a1내지 an= +1인 n차 델타 시그마 변조기.
  3. 제1항 또는 제2항에 있어서, a0= 1인 n차 델타 시그마 변조기.
  4. 제1항 내지 제3항에 있어서, n = 3인 n차 델타 시그마 변조기.
  5. 제1항에 있어서, n≥3이고, a1내지 an의 서브 세트는 상기 1 비트 입력 신호의 저역 통과 필터링을 제공하며, a1내지 an의 나머지는 상기 1 비트 입력 신호에 소정의 이퀄라이제이션을 추가적으로 제공하는 n차 델타 시그마 변조기.
  6. 제1항에 있어서, 상기 서브 세트의 각각의 a1내지 an= +1인 n차 델타 시그마 변조기.
  7. 제5항 또는 제6항에 있어서, n = 5인 n차 델타 시그마 변조기.
  8. n 차 델타 시그마 변조기(DSM)(단, n≥2)에 있어서,
    신호 성분과 잡음 성분을 가지고 있는 1 비트 입력 신호를 수신하는 입력,
    p 비트 신호(단, p1)를 1 비트 형태로 다시 양자화하는 양자화기로서, 다시 양자화된 1 비트 신호가 상기 DSM의 출력 신호인 양자화기,
    상기 입력 1 비트 신호와 계수의 곱의 가산 조합의 적분, 및 상기 출력 신호와 계수의 곱의 가산 조합의 적분을 형성하는 제1조합기,
    상기 입력 1 비트 신호와 계수의 곱의 가산 조합의 적분, 상기 출력 신호와 계수의 곱의 가산 조합의 적분, 및 선행하는 조합기의 가산 조합의 상기 적분의 가산 조합의 적분을 각각 형성하는 n-1개의 중간 조합기, 및
    상기 양자화기에 의해서 다시 양자화된 상기 p 비트 신호를 형성하기 위해서 상기 입력 신호와 계수의 가산 조합, 및 상기 선행하는 조합기의 조합의 상기 적분의 가산 조합을 형성하는 최종 조합기를 구비하고 있으며,
    상기 DSM은 다음과 같은 입력 신호에 대한 전달 함수를 가지고 있고,
    여기서,
    여기서, 다음과 같은 입력 신호의 저역 통과 필터링을 제공하기 위해서 mn이고,
    따라서, 소정의 이퀄라이제이션이 상기 입력 신호에 제공되며, 그리고 상기 DSM은 이 DSM에 의해서 도입된 양자화 잡음에 대해 다음과 같은 잡음 정형 전달 함수를 가지고 있으며,
    여기서,
    인 n차 델타 시그마 변조기.
  9. 제8항에 있어서, m = 3이고 n = 5인 n차 델타 시그마 변조기.
  10. n 차 델타 시그마 변조기(DSM)(단, n≥2)에 있어서,
    신호 성분과 잡음 성분을 가지고 있는 1 비트 입력 신호를 수신하는 입력,
    p 비트 신호(단,p1)를 1 비트 형태로 다시 양자화하는 양자화기로서, 다시 양자화된 1 비트 신호가 상기 DSM의 출력 신호인 양자화기,
    상기 입력 1 비트 신호와 계수의 곱의 가산 조합의 적분, 및 상기 출력 신호와 계수의 곱의 가산 조합의 적분을 형성하는 제1조합기,
    상기 입력 1 비트 신호와 계수의 곱의 가산 조합의 적분, 상기 출력 신호와 계수의 곱의 가산 조합의 적분, 및 선행하는 조합기의 가산 조합의 상기 적분의 가산 조합의 적분을 각각 형성하는 n-1개의 중간 조합기, 및
    상기 양자화기에 의해서 다시 양자화된 상기 p 비트 신호를 형성하기 위해서 상기 입력 신호와 계수의 가산 조합, 및 상기 선행하는 조합기의 조합의 상기 적분의 가산 조합을 형성하는 최종 조합기를 구비하고 있고,
    상기 DSM에 의해서 상기 입력 1 비트 신호에 적용된 전달 함수는,
    이고, 상기 양자화기에 의해서 도입된 상기 양자화된 잡음에 적용된 전달 함수는,
    이며,
    상기 a1내지 an의 서브 세트는 상기 1 비트 입력 신호의 저역 통과 필터링을 제공하고, 상기 DSM에 의해서 도입된 상기 양자화 잡음에 적용된 상기 전달 함수는 고역 잡음 정형 특성을 가지고 있으며, 상기 a1내지 an의 나머지는 상기 저역 통과 필터링 이외에 상기 1 비트 신호에 이퀄라이제이션을 제공하는 n차 델타 시그마 변조기.
  11. 직렬로 배열되어 있는 제1항 내지 제10항중 어느 한 항에 따른 복수의 델타 시그마 변조기.
KR10-1998-0009570A 1997-03-20 1998-03-20 신호처리기 KR100514702B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9705722.8 1997-03-20
GB9705722A GB2323488B (en) 1997-03-20 1997-03-20 Signal processors

Publications (2)

Publication Number Publication Date
KR19980080475A true KR19980080475A (ko) 1998-11-25
KR100514702B1 KR100514702B1 (ko) 2005-12-09

Family

ID=10809532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0009570A KR100514702B1 (ko) 1997-03-20 1998-03-20 신호처리기

Country Status (7)

Country Link
US (1) US6057792A (ko)
EP (1) EP0866554B1 (ko)
JP (1) JP3845505B2 (ko)
KR (1) KR100514702B1 (ko)
CN (1) CN1183679C (ko)
DE (1) DE69733878T2 (ko)
GB (1) GB2323488B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2330708B (en) * 1997-10-24 2001-07-04 Sony Uk Ltd Cascaded delta sigma modulators
US6351112B1 (en) 1998-08-31 2002-02-26 Agilent Technologies, Inc. Calibrating combinations of probes and channels in an oscilloscope
GB2359950B (en) * 2000-02-29 2004-06-30 Ericsson Telefon Ab L M Signal filtering
US6765958B1 (en) * 2000-07-24 2004-07-20 Eric Morgan Dowling High-speed adaptive interconnect architecture
US7158566B2 (en) * 2000-07-24 2007-01-02 Eric Morgan Dowling High-speed adaptive interconnect architecture with nonlinear error functions
JP3785361B2 (ja) 2001-12-25 2006-06-14 株式会社ルネサステクノロジ Δςモジュレータ、ａ／ｄコンバータおよびｄ／ａコンバータ
US7116721B1 (en) * 2002-05-20 2006-10-03 Cirrus Logic, Inc. Delta-sigma modulators with integral digital low-pass filtering
US7817725B2 (en) * 2004-03-10 2010-10-19 Panasonic Corporation Data converter device and data conversion method, and transmitter circuit, communications device and electronic device using the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579004A (en) * 1994-11-02 1996-11-26 Advanced Micro Devices, Inc. Digital interpolation circuit for a digital-to-analog converter circuit
JPH09266447A (ja) * 1996-03-28 1997-10-07 Sony Corp 語長変換装置及びデータ処理装置

Also Published As

Publication number Publication date
GB9705722D0 (en) 1997-05-07
KR100514702B1 (ko) 2005-12-09
DE69733878D1 (de) 2005-09-08
CN1183679C (zh) 2005-01-05
US6057792A (en) 2000-05-02
CN1195235A (zh) 1998-10-07
EP0866554A3 (en) 2000-03-29
EP0866554B1 (en) 2005-08-03
JP3845505B2 (ja) 2006-11-15
DE69733878T2 (de) 2006-06-14
JPH10322220A (ja) 1998-12-04
GB2323488A (en) 1998-09-23
GB2323488B (en) 2000-12-27
EP0866554A2 (en) 1998-09-23

Similar Documents

Publication Publication Date Title
KR100514702B1 (ko) 신호처리기
KR100503687B1 (ko) 신호처리기
KR100499963B1 (ko) 신호처리기
KR100620764B1 (ko) 신호처리기
KR100542960B1 (ko) 신호프로세서
US6144328A (en) Cascaded delta sigma modulators
KR100499964B1 (ko) 신호처리기
JP3812774B2 (ja) １ビット信号処理装置
JP3812775B2 (ja) １ビット信号処理装置及びデルタ−シグマ変調装置
JP3799146B2 (ja) １ビット信号処理装置
JP2004080430A (ja) Δς変換回路
KR100562691B1 (ko) 산술회로단

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee