KR19980064178A - 반도체 칩을 3차원적 리드프레임에 접속시키기 위한 시스템, 장치, 및 방법 - Google Patents

반도체 칩을 3차원적 리드프레임에 접속시키기 위한 시스템, 장치, 및 방법 Download PDF

Info

Publication number
KR19980064178A
KR19980064178A KR1019970069159A KR19970069159A KR19980064178A KR 19980064178 A KR19980064178 A KR 19980064178A KR 1019970069159 A KR1019970069159 A KR 1019970069159A KR 19970069159 A KR19970069159 A KR 19970069159A KR 19980064178 A KR19980064178 A KR 19980064178A
Authority
KR
South Korea
Prior art keywords
lead
support
bonding
support mechanism
leads
Prior art date
Application number
KR1019970069159A
Other languages
English (en)
Inventor
테스트하워드알.
Original Assignee
윌리엄비.켐플러
텍사스인스트루먼츠인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄비.켐플러, 텍사스인스트루먼츠인코포레이티드 filed Critical 윌리엄비.켐플러
Publication of KR19980064178A publication Critical patent/KR19980064178A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체 칩(22, 322)을 리드프레임(12)에 접속시키는 시스템(270, 370)에 있어서, 상기 시스템(270, 370)은 3차원적 리드프레임(three-dimensional leadframe)(12) 및 본딩 지지 메카니즘(bonding support mechanism)(202, 302, 402)를 포함한다. 리드프레임(12)은 제1 베이스부(base portion)(144), 제1 리드 팁(lead tip)(42, 142, 342, 442), 및 제1 종축(longitudinal axis)(305)을 갖는 제1 리드(lead)(32, 132, 332, 432); 및 제2 베이스부(140, 321), 제2 리드 팁(36, 136, 336, 436), 및 제2 종축을 갖는 제2 리드(30, 130, 330, 430)를 포함할 수 있다. 상기 제1 리드(32, 132, 332, 432) 및 제2 리드(30, 130, 330, 430)는 거의 서로 인접하여 형성되며, 상기 제2 리드(30, 130, 330, 430)는 계단부(stepped portion)(38, 138, 338, 438)을 갖고 있어서 상기 제1 리드(132, 332, 432) 및 제2 리드(130, 330, 430)의 리드 팁들(42, 142, 342, 442, 36, 136, 336, 436)이 Z-방향(52) 및 Y-방향(52)으로 이격되게 한다. 상기 3차원적 리드프레임(12)을 고정시키는 본딩 지지 메카니즘(202, 302)는 지지체(support body)(215, 315), 상기 지지체(215, 315) 상에 형성된 트로프(trough)(203, 303)를 포함할 수 있다. 트로프(trough)(203, 303)는 제1 고지(elevation)에 제1면(204, 304)을 가질 수 있으며, 상기 제1면(204, 304)은 제2 리드 팁(36, 136, 336)을 지지한다. 제2면(206, 306)은 상기 지지체(215, 315) 상에서 제2 고지에 그리고 상기 제1면(204, 304)에 거의 인접하여 형성된다. 제2면(206, 306)은 상기 제1 리드 팁(42, 142, 342)을 지지한다. 상기 제1 고지 및 제2 고지는 서로 이격되어(displaced) 배치될 수 있다. 본딩 지지 메카니즘(202, 302)는 제2 리드(30, 130, 330)의 계단부(38, 138, 338, 438)에 맞추기 위한 각도면(210, 310)을 가질 수 있으며, 부가적인 지지면들(376, 319)을 가질 수 있다.

Description

반도체 칩을 3차원적 리드프레임에 접속시키기 위한 시스템, 장치, 및 방법
본 발명은 집적 회로의 분야에 관한 것으로서, 특히 반도체 칩을 3차원적 리드프레임(three-dimensional leadframe)에 접속시키기 위한 시스템, 장치, 및 방법에 관한 것이다.
리드프레임은 전자 컴포넌트의 제조의 양상 동안에 집적 회로에 전기적으로 결합될 수 있다. 리드프레임을 집적 회로에 결합시키는 방법들은 볼 본딩 또는 웨지 본딩 같은 와이어 본딩을 포함한다. 리드프레임, 집적 회로, 및 본드 와이어는 플라스틱 몰딩 프로세스(plastic molding process)에 의해 피복될 수 있어서 패키지를 형성한다.
본딩 와이어에 의한 본딩은 집적 회로 상의 컨택트 또는 본드 패드(bond pad)와 리드프레임 상의 리드 또는 리드 핑거(lead finger)의 리드 팁(lead tip) 상의 본딩 사이트(bonding site) 또는 타겟 사이의 본딩 와이어를 고정시킬 필요가 있다. 집적 회로들 상의 본드 패드들 간의 거리가 감소됨에 따라, 거의 동일한 성능을 발휘하고 실리콘을 더 적게 사용하면서 집적 회로 다이(die)의 크기가 축소될 수 있다.
많은 리드프레임 제조 프로세스들은 금속 리드의 최소 폭과 리드들 사이의 제조 가능한 거리가 제한되어 있다. 본드 패드들 사이의 더욱 작은 거리들에 부합하기 위해, 다이의 크기가 축소됨에 따라 리드들 상의 본딩 사이트들은 반도체 다이로부터 더욱 멀리 떨어지게 된다. 동일한 거리에서 더욱 밀접한 리드들 또는 더욱 밀집된 리드들을 제공하기 위해, 3차원적 리드들이 개발되었다. 예를 들어, 미국 특허 제4,987,473호 Leadframe System with Multi-Tier Leads는 전기적 단락의 염려 없이 리드 팁들의 더욱 밀집된 패키징을 제공하기 위해 상이한 평면들 내로 상방향으로 만곡되고 일부는 하방향으로 만곡된 리드 팁들을 개시한다. 상기 제4,987,473호 특허는 다중-레벨 리드들(multi-level lead)을 제조하는 효율적인 방법 또는 효율적인 본딩 기술을 개시하거나 또는 교시하지는 않는다.
반도체 칩을 패키징하는 충진 프로세스(fill process) 동안에 와이어 크로싱(wire crossing) 및 쇼팅(shorting)을 최소화하고자 하는 시도에서 3-차원적 리드들이 사용되기도 했다. 예를 들어, 미국 특허 제5,530,281호 Wire Bond Lead System with Improved Wire separation은 이러한 목적을 위한 3차원적 리드들을 갖는 리드프레임의 개시한다. 그러나, 상기 제5,530,281호 특허는 리드들을 제조하는데 있어서의 또는 그러한 리드들을 본딩하기 위한 효율적인 방법을 개시하는 것은 아니다.
리드 팁들과 본드 패드들 사이에 본딩 와이어들을 입히는 한 양상으로서, 가열 블럭(heating block)이 사용될 수 있다. 예를 들어, 모든 목적들에 대해서 본 명세서에 참조로서 고려되는 미국 특허 제5,558,267호 Moat For Die Pad Cavity in Bond Station Heater Block은 본딩을 지원하기 위한 가열 블럭을 개시한다. 이 가열 블럭은 당 분야에 공지된 히터에 의해 가열될 수 있다.
본 발명의 한 양상에 따라, 반도체 칩을 리드프레임에 접속시키는 시스템, 장치, 및 방법이 제공되어서 종래의 디바이스들 및 기술들의 단점들에 역점을 두고 다루게 된다. 본 발명의 한 양상에 따라, 반도체 칩을 리드프레임을 접속시키는 시스템은 3차원적 리드프레임 및 트로프(trough)를 갖는 본딩 지지 메카니즘(bonding support mechanism)를 포함한다.
본 발명의 한 양상에 따라, 리드프레임은 제1 베이스부(base portion), 제1 리드 팁, 및 제1 종축(longitudinal axis)을 갖는 제1 리드, 제2 베이스부, 제2 리드 팁, 및 제2 종축을 갖는 제2 리드를 가질 수 있는데, 제1 리드와 제2 리드는 거의 서로 인접하여 형성되어 있고, 제2 리드는 계단부(stepped portion)를 갖고 있어서 상기 제1 리드 및 제2 리드의 리드 팁들이 Z-방향 및 Y-방향으로 이격되게 한다(상기 Y-방향은 상기 리드들의 상기 종축에 평행, X-방향은 인접한 리드들과 교차).
본 발명의 다른 양상에 따라, 본딩 지지 메카니즘는 지지체를 포함할 수 있으며, 이 지지체 상에는 트로프가 형성되어 있고, 트로프는 제1 고지에서 제1면을 가지며, 상기 제1면은 제2 리드 팁을 지지하며, 본딩 지지 메카니즘는 제2면을 포함할 수 있는데, 이것은 상기 지지체 상에서 제2 고지에서 상기 제1면에 거의 인접하여 형성된 제1 리드 팁을 지지하기 위한 것이다. 본 발명의 다른 양상에 따라, 본딩 지지 메카니즘는 리드프레임의 다운셋 리드(downset lead)의 계단부에 맞추기 위한 각도면(angled surface)을 가질 수 있다.
본 발명의 다른 양상에 따라, 반도체 칩을 리드프레임에 접속시키는 방법은 제1 베이스부, 제1 리드 팁, 및 제1 종축을 갖는 제1 리드를 갖는 3차원적 리드프레임 형성 단계를 형성하는 단계; 제2 베이스부, 제2 리드 팁, 및 제2 종축을 가지며, 상기 제1 및 제2 리드들이 거의 서로 인접하여 형성되도록 제2 리드를 형성하는 단계; 상기 제2 리드 상에 계단부를 형성하는 단계; 및 본딩 지지 메카니즘의 리지의 제1면 상에 상기 제1 리드의 상기 제1 리드 팁을 배치시키고, 본딩 지지 메카니즘의 트로프의 일부로서 형성된 제2면 상에 상기 제2 리드의 상기 제2 리드 팁을 배치시키고 칩과 상기 제1 리드 팁 및 제2 리드 팁 사이에 본딩 와이어들을 입힘으로써 다수의 리드들에 리드 와이어들을 본딩시키는 단계를 포함할 수 있다.
본 발명의 기술적 장점은 3차원적 리드들이 효율적으로 제조되고 반도체 칩에 본드될 수 있다는 것이다. 본 발명의 다른 기술적인 장점은 본딩 지지 메카니즘의 트로프가 본딩 지지 메카니즘에 대한 리드들의 위치 설정을 용이하게 한다는 것이다. 본 발명의 다른 기술적인 장점은 제조가 비교적 용이한 본딩 지지 메카니즘가 제공된다는 것이다.
도 1은 본 발명의 한 양상에 따른 리드프레임의 평면도.
도 2는 본 발명의 한 양상에 따른 리드프레임 상의 리드들의 사시도.
도 3은 본 발명의 한 양상에 따른 본딩을 위한 리드프레임의 일부의 평면도.
도 4는 도 3에 도시된 리드프레임의 일부의 정면측면도.
도 5는 도 3 및 도 4에 도시된 리드프레임의 일부의 정면측면도.
도 6은 본 발명의 한 양상에 따른 본딩 지지 시스템의 일부의 사시도.
도 7은 반도체 칩을 리드프레임에 접속시키기 위한 시스템의 평면도.
도 8은 라인 8-8을 따라 취해진 도 7의 시스템의 단면도.
도 9는 본 발명의 한 양상에 따른 다른 지지 구조의 사시도.
도면의 주요 부분에 대한 부호의 설명
10 : 리드프레임 스트립
12 : 리드프레임
16 : 리드
22,322 : 반도체 칩
30,130,330,430 : 제2 리드
32,132,332,432 : 제1 리드
36,136,336,436 : 제2 리드 팁
38,138,338,438 : 계단부
42,142,342,442 : 제1 리드 팁
140,321 : 제2 베이스부
144 : 제1 베이스부
202,302,402 : 본딩 지지 메카니즘
203,303 : 트로프
215,315 : 지지체
270,370 : 시스템
305 : 제1 종축
본 발명의 양호한 실시예 및 그 장점들은 도 1 내지 도 9의 도면들을 참조로 하여 가장 잘 이해될 것이며, 같은 부분들 및 다른 도면들에서의 상응하는 부분에서는 동일한 참조번호가 사용되었다.
도 1에서는, 본 발명의 한 양상에 따라 형성된 리드프레임(12)을 갖는 리드프레임 스트립(leadframe strip)(10)이 도시되어 있다. 리드프레임(12)은 리드들(16)을 포함하는 다수의 기본적 리드프레임 구성들(14)을 가지고 있어서, 최종적이 패키지가 전자 시스템들이 전기적으로 결합될 수 있게 한다. 리드프레임(12)은 다수의 리드들(18)에 의해 형성된다. 리드프레임(12)의 중앙부에는 반도체 칩(22)이 그 위에 부착되게 하는 다이 패드(die pad) 및 패들(paddle)(20)가 있다. 다이 패드(20)는 다수의 안전 리드들(securing lead) 또는 스트랩들(strap)(24)에 의해 지지된다. 반도체 칩(22)은 표면 상에 다수의 본딩 패드들(26)을 갖는다.
본드 패드들(26)은 다수의 리드들(18)과 본딩 패드들(26) 사이에 본딩 와이어들(28)을 입힘으로써 리드프레임(12)에 전기적으로 결합될 수 있다. 본딩 와이어(28)를 포함하는 접속들은 볼 본딩 또는 웨지 본딩 같은 다수의 본딩 기술들 중에 어떤 것을 사용해서도 제조될 수 있다. 이 리드들(18)은 본딩 동안에 도 6-도 9를 참조로 하여 후술될 본딩 지지 메카니즘에 의해 지지된다.
도 2에서는, 리드프레임(12)의 일부의 사시도가 도시되어 있는데, 특히, 다수의 리드들(18)(도 1) 중에서 3개의 리드들이 도시되어 있다. 3개의 리드들은 설명을 목적으로 도시된 것이며, 3개의 리드들에 대한 설명은 다수의 리드들(18) 모두에 유사하게 적용될 수 있다는 것이 이해되어져야 한다. 제1 리드(30), 제2 리드(32), 및 제3 리드(34)가 도시되어 있다. 제1 리드(30)는 본드 팁(bond tip) 또는 리드 팁(36), 계단 또는 계단화된 부분(38), 및 리드 베이스부(lead base portion)(40)을 갖는다. 제2 리드(32)는 리드 팁(42), 및 리드 베이스부(44)를 갖는다. 제1 리드(30)와 같이, 제3 리드(34)는 리드 팁(46), 계단 또는 계단화된 부분(48), 및 리드 베이스부(50)를 갖는다. 계단부(38)(48)는 크리스 첨가(adding crease), 벤딩(bending), 아칭(arching) 같은 몇 개의 기술들에 의해 또는 그렇지 않으면 리드들(30)(34)이 참조번호(52)로 도시된 축배향에 있어서 Z-축에 대하여 다른 평면들에 일부를 갖도록 유발함으로써 형성될 수 있다. 리드 팁들(36)(42)(46)이 발견되는 각 리드들(30)(32)(34)의 끝부분(end portion)은 각각이 종단부(terminus portion)(54)(56)(58)라고 간주될 수 있다.
폴리이미드 테이프(60) 같은 절연체 또는 테이프가 리드들(30)(32)(34)의 베이스부(40)(44)(50) 상에 입혀질 수 있다. 무엇보다도, 테이프(60)는 리드들(30)(32)(34)에 구조적인 안정성을 제공한다. 베이스부(40)(44)(50)는 폴리이미드 테이프(60)기 입혀진 영역과 실질적으로 동일 평면에 있을 수 있다. 도시된 바와 같이, 본딩 와이어(28)가 리드 팁들(36)(42)(46)에 부착될 수 있다. 리드들 중에 일부 상에, 예를 들어 리드들(30)(34) 상에 계단부들(38)(48)을 형성함으로써, 리드 팁들(36)(42)(46)을 (52)에서 도시된 축배향에 있어서의 X-Y 평면에 근접시켜서 배치시키는 것이 가능하며, 본딩 사이트들 또는 리드 팁들(36)(42)(46) 사이에 적합한 클리어런스(clearance)를 제공하게 된다. ((52)에서 도시된 축배향에 있어서의) Z-방향의 클리어런스로 인하여, 칩(22) 상의 다수의 본드 패드들(26)에 비교적 근접한 리드들(18)을 갖는 미세 피치 리드프레임(fine pitched leadframe)(12)을 가능하게 하며, 무엇보다도 이것은 단축된 본딩 와이어들(28)을 가능하게 한다.
도 3, 도 4, 및 도 5는 각각 도 2의 리드들(18)의 부분에 대한 평면도, 측면 입면도, 및 종면 입면도이다. 계단에 의한, 예를 들어 (38)(48)에 의한 리드들의 매 2번째를 오프세팅(offsetting)하는 패턴이 제안되었으나, 리드들(18)을 오프세팅하는 다른 패턴들이 사용될 수도 있다는 것을 알아야 한다.
본 발명에 따른 리드프레임(12) 같은 리드프레임을 제조하는데 있어서 수많은 방법들이 있다. 리드프레임 스트립에 대한 코일형 금속 재료(coiled metal material)가 리드프레임 구성을, 예를 들어 도 1의 (14)를 형성하기 위해 에칭되거나, 스탬프될(stamp) 수 있다. 다음으로 리드프레임은 플레이팅 프로세스로 진행한다. 다음으로, 리드프레임은 컷(cut)되고 오프셋(offset)될 수 있다. 다음으로, 리드프레임은 그 적용에 적합한 길이로 절단될 수 있으며, 다이 패드는, 예를 들어 도 1의 (20)은 칩을 위해, 예를 들어 칩(22)을 위해 안전 리드들(24)을 Z-방향으로 배치시킴으로써 오프셋될 수 있다. 이어서 도 2에 도시된 배향에 있어서 Z-방향의 분기(separation)를 사용함으로써 더욱 고밀도의 리드들을 생성하기 위해 다수의 리드들이 예를 들어, 도 1의 다수의 리드들(18)이 다운셋(downset) 또는 오프셋(offset)될 수 있다.
본 발명의 한 양상에 따라, 오프셋을 갖는 리드들을 형성하기 위해 스탬핑 프로세스들이 사용된다. 2개의 프로세스 첨가(two process addition)(라인 펀칭(line punching) 및 오프세팅)이 리드프레임 제조 프로세스에 첨가될 수 있다. 펀칭은 분리 재료(separation material)를 포함할 수 있으며 실제로는 재료를 제거하지는 않는다. 오프세팅 단계는 스탬핑 프로세스 동안에 또는 다이 패드 오프셋 프로세스 동안에 Z-축으로 하나 걸러 하나씩 인접한 리드들을 다운세팅하는 단계를 포함한다. 화학적 에칭이 소망에 따라서 분리의 일부를 위해 사용될 수 있다.
도 2를 참조로 하면, 외부 리드부(external lead portion)(16)(도 1)의 주변으로부터 리드들(30)(34)에 대하여 계단들(38)(48)이 시작하는 베이스부(40)(44)(50)를 통하여 리드들(30)(32)(34)을 형성하도록 리드프레임의 부분들을 분리시키기 위해 블랭킹 프로세스(blanking process)를 사용함으로써 리드들(30)(32)(34)이 형성될 수 있다. 베이스부들(40)(50)에 근접한 계단들(38)(48)의 시작부에서부터 리드 팁들(36)(42)(46)에 이르는 리드프레임들(30)(32)(34)의 일부가 시어링(shearing) 또는 랜싱(lancing) 프로세스를 사용하여 형성될 수 있다. 시어(shear)들은 절단하거나 축 리드(32)에 대하여 배향(52)에 있어서 Z-방향으로 리드들(30)(34)을 이격시키기 위해 사용될 수 있다. 도 2는 계단들(38)(48)을 형성하는 명확한 만곡 지점들(bending point)을 도시하지만, 보다 완만한 만곡 또는 변위가 사용될 수 있으며 시어링 프로세스로부터 발생될 수 있다.
도 6에는, 반도체 칩을 리드프레임에 접속시키는 시스템(270)이 도시되어 있다. 시스템(270)은 리드들(130)(132) 및 본딩 지지 메카니즘(202)를 포함할 수 있다. 본딩 지지 메카니즘 또는 가열 블럭(202)은 리드들을, 예를 들어 리드들(130)(132)의 본딩 동안에 지원하고 지지를 제공하기 위해 사용될 수 있다. 지지 구조(202)는 표면으로 형성된 지지체(support body)(215)를 포함한다(후술됨).
리드(130)는 본딩 또는 리드 팁(136)을 가지며, 리드(132)는 리드 팁(142)을 갖는다. 리드들(130)(132) 각각은 베이스부들(140)(144)을 갖는다. 리드(130)는 계단부(138)를 갖는다. 절연체 또는 테이프(160)가, 예를 들어 폴리이미드 테이프가 리드들(130)(132)의 베이스부들(140)(144) 상에 입혀진다. 본딩 와이어(128)는 리드 팁들(142)(136)에 결합될 수 있으며, 리드들(130)(132)은 구조(202)에 의해 지지된다. 리드들(130)(132)은 도 1-도 4에 도시된 것들과 유사하다는 것을 알 수 있다.
리드들(130)(132)이 클램핑 구조(clamping mechanism)(200)에 의해 지지체(202)에 대한 위치에 고정된 것으로 도시되어 있다. 클래핑 구조(200)는 테이프(160)의 바로 바깥면에 배치될 수 있다. 클램핑 구조(200)는 본딩 동안에 리드들(130)(132)을 본딩 구조(202) 상에 안전하게 고정시킨다. 본딩 지지 메카니즘(202)는 인접한 리드들(130)(132)의 Z-방향의 이격을 조정하는 지지체(215)로부터 형성된다.
리드(130)의 리드 팁(136)은 본딩 지지 메카니즘(202)의 제1 지지 표면(204) 상에 정주한다(rest). 표면(204)은 도 2의 동일한 축배향(52)에 대하여 Z-축 방향으로 간주되는 제1 고지(elevation)에 있다. 리드(132)의 리드 팁(142)은 본딩 지지 메카니즘(202)의 리지(ridge)(251) 상에 형성되는 제2 지지면(206) 상에 정주할 수 있다. 제2 지지면(206)은 제2 고지에 있다. 만곡되(angled) 지지면(210)은 계단부(138)의 만곡 또는 곡률에 맞추어 만곡될 수 있다. 베이스 지지면(111)은 리드들(130)(132)의 베이스부들(140)(144)를 지지하는 지지체(215) 상에 형성될 수 있다. 본딩 지지 메카니즘(202)의 지지면들(204)(206)은 본딩 장비의 모세관에 의해 발생될 수 있는 힘들을 견뎌내기 위해 본딩 프로세스 동안에 리드 팁들(136)(142)에 대한 지지체를 제공할 것이다. 지지체(215) 상의 제3면은 도 7 및 도 8에 도시된 것과 같은 칩 패들(chip paddle)을 지지하기 위해 제공될 수 있다.
도 7 및 도 8에는, 반도체 칩을 리드프레임(12)(도 1) 같은 리드프레임에 접속시키기 위한 시스템(370)이 도시되어 있다. 시스템(370)은 (도 2의 배향(52)에 대한) Z-방향의 이격을 포함하는 리드들(330)(332)(334) 같은 리드들 및 본딩 지지 메카니즘(302)를 포함할 수 있다. 설명을 위해서, 본딩 와이어(328)이 칩(322) 상의 하나의 패드(327)를 제2 리드(332)에 접속시키는 것을 도시되어 있다. 칩(322) 상의 다른 본딩 패드들은 도시 생략되었다. 칩(322)은 다이 패들(372) 상에 있는 것이며, 칩(322)과 다이 패들(372) 사이에는 다이-부착 접착제(die-attach adhesive)(374)가 있는 것으로 도시되어 있다.
도 8에 최상으로 도시된 바와 같이, 리드들(330)(332)과 같은 리드들에 더하여 칩(322) 및 패들(372)은 본딩 지지 메카니즘 또는 가열 블럭(302)에 의해 조절된다. 지지 구조(302)는 다음에 설명될 특성들을 갖는 지지체(315)와 함께 형성될 수 있다.
본딩 지지 메카니즘(302)는 리드(330) 같은 하방향으로 이격된 리드들을 수납하고 지지하는 제1면(304)을 갖는 트로프(303)를 갖는다. 도 7에 도시된 바와 같이, 트로프(303)는 리드(309)의 축(305) 같은 리드들의 종축에 거의 수직한 종축(301)을 갖는다. 제1면(304)은 도 2에 도시된 동일한 축들의 배향(52)에 대하여 Z-방향의 위치로 간주되는 제1 고지에 형성된다. 리드(330) 같은 하방향으로 이격된 리드들의 계단부(338)의 만곡 또는 곡률에 맞추어 형태가 형성된 각도면(310)이 제1면(304)에 인접하여 형성된다. 지지 구조(302)는 리드(332) 같은 직선형 또는 평면형 리드들을 지지하는 제2면(306)을 갖는다. 제2면(306)은 제2 고지에 형성된다.
칩(322)과 함께 다이 패들(372)을 지지하는 제3면(376)은 제2면(306)에 인접하여 있다. 제3면은 제3 고지에 형성된다. 리드들(330)(332)(334) 같은 리드들은 도 6의 클램핑 구조(200) 같은 클램핑 구조에 의해 표면들(304)(306)(310)에 대하여 안전하게 고정될 수 있다.
도 7 및 도 8은 칩(322)의 일부, 칩(322)과 결합된 리드들, 및 지지 구조(302) 만을 도시하지만, 그러나 지지 구조(302)가 칩(322)과 결합된 모든 리드들을 부합시키기 위해 연장되고 반영될 것이라는 것이 이해되어져야 한다.
시스템(370)은 리드들(330)(332)(334) 같은 리드들과 함께 칩(322) 및 패들(372)이 구조(302)의 상부에 위치할 수 있게 하고, 표면(310)과 계단(338)과 같은 표면들의 배열로 인해 지지 구조(302)에 대하여 칩(322) 및 리드들(330)(332)(334)의 용이한 배치를 가능하게 하고, 적합한 본딩 지지를 제공한다. 일단 본딩 와이어들(329)(328)에 의해 완료되면, 칩 패들(372), 칩(322), 리드 핑거들(330)(332)(334)은 지지 구조(302)로부터 제거될 수 있다. 지지 구조(302)는 본딩 프로세스 동안에 신속한 배열 및 완전한 지지를 제공한다.
리드(304)의 리드 팁(336)과 같은, 하방향으로 이격된 리드들의 리드 팁이 리드(332)의 리드 팁(342) 같은 평면형 리드들의 리드 팁들로부터 뒤로 멀리 당겨짐으로써 연속적인 트로프를 사용이 가능하게 된다. 이러한 특성에 의해 리드들, 예를 들어 (330)(332)(334)을 제조함으로써, 도 7 및 도 8에 도시된 구조(302)의 배치를 가능하게 한다. 배치가 완전하지 않은 경우, 도 9에 도시된 것과 같은 콤브형(comb-like) 방법이 사용될 수도 있다.
도 9에서는, 거의 평면형인 리드(432)가 다운셋 리드(downset lead)(430)에 인접한 것으로 도시되어 있다. 리드(430)는 계단부(438)에 의해 다웃셋된다. 리드들(430)(432)은 본딩 지지 메카니즘 또는 가열 블럭(402)을 포함하는 본딩 지지 시스템(470)에 사용되는 것으로 도시되어 있다. 본딩 지지 메카니즘(402)는 리드(430)의 제1 리드 팁(436)을 지지하는 제1면(404)을 갖는다. 본딩 지지 메카니즘(402)는 또한 리드(432)의 리드 팁(442)을 지지하는 제2 지지면(406)을 포함한다. 표면(406)은 리드 팁(442) 보다 작도록 사이즈되고 구성될 수 있다.
클램핑 구조(499)가 테이프(460)의 바로 바깥쪽에 배치된 클램핑에 의해 지지 구조(402)에 대하여 리드들(430)(432)을 고정시키는 것으로 도시되어 있다. 표면들(404)(406)에 의해 제공된 지지체들에 의해, 본딩 와이어들(428)(429)이 용이하게 부착될 수 있다. 비록 도 9는 2개의 리드들 만을 도시하고 있지만, 본딩 지지 메카니즘(402)는 도 7의 칩(322) 같은 칩을 위해 필요한 모든 리드들을 조절하기 위해 복제될 수도 있다는 것이 이해되어져야 한다.
본 발명의 기술적 장점은 3차원적 리드들이 효율적으로 제조되고 반도체 칩에 본드될 수 있다는 것이다. 본 발명의 다른 기술적인 장점은 본딩 지지 메카니즘의 트로프가 본딩 지지 메카니즘에 대한 리드들의 위치 설정을 용이하게 한다는 것이다. 본 발명의 다른 기술적인 장점은 제조가 비교적 용이한 본딩 지지 메카니즘가 제공된다는 것이다.
비록 본 발명이 전술된 상세한 설명에 의해 특정하게 개시되고 설명되었으나, 당분야의 숙련공이라면 첨부된 청부 범위에 의해 정의된, 본 발명의 정신 및 범위를 벗어나지 않고 형태에 있어서의 다양한 다른 변화들 및 세부 사항들이 이루어 질 수 있다는 것을 이해할 수 있을 것이다.

Claims (20)

  1. 반도체 칩을 리드프레임에 접속시키는 시스템에 있어서,
    제1 베이스부, 제1 리드 팁, 및 제1 종축을 갖는 제1 리드,
    제2 베이스부, 제2 리드 팁, 및 제2 종축을 갖는 제2 리드
    를 포함하되,
    상기 제1 및 제2 리드들은 거의 서로 인접하여 형성되며,
    상기 제2 리드는 계단부를 갖고 있어서 상기 제1 및 제2 리드들의 상 기 리드 팁들이 Z-방향 및 Y-방향으로 이격되는 (상기 Y-방향은 상기 리드 들의 상기 종축에 평행, X-방향은 인접한 리드들과 교차) 3차원 리드프레 임; 및
    지지체,
    상기 지지체 상에 형성되고, 제1 고지(elevation)에 상기 제2 리드 팁을 지지하는 제1면을 가지는 트로프(trough),
    상기 지지체 상에서 제2 고지 및 상기 제1면에 거의 인접하여 형성되 고, 상기 제1 리드 팁을 지지하는 제2면
    을 포함하되,
    상기 제1 고지 및 제2 고지는 서로 이격 배치되고,
    본딩 동안에 상기 3차원 리드프레임을 홀딩하기 위한 본딩 지지 메카 니즘
    을 포함하는 것을 특징으로 하는 반도체 칩을 리드프레임에 접속시키는 시스템.
  2. 제1항에 있어서, 상기 본딩 지지 메카니즘은 상기 지지체 상에서 제3 고지에 형성되어 다이 패들(die paddle)을 수납하는 제3면을 더 포함하는 것을 특징으로 하는 반도체 칩을 리드프레임에 접속시키는 시스템.
  3. 제1항에 있어서, 본딩 동안에 상기 본딩 지지 메카니즘에 대하여 상기 3차원적 리드프레임을 홀딩하는 클램핑 메카니즘(clamping mechanism)를 더 포함하는 것을 특징으로 하는 반도체 칩을 리드프레임에 접속시키는 시스템.
  4. 제1항에 있어서, 상기 본딩 지지 메카니즘은 상기 지지체 상에서 상기 제1면에 인접하여 형성되어 상기 제2 리드의 상기 계단부를 수용하기 위한 각도면(angled surface)을 더 포함하는 것을 특징으로 하는 반도체 칩을 리드프레임에 접속시키는 시스템.
  5. 제1항에 있어서, 상기 본딩 지지 메카니즘의 상기 트로프는 상기 제1 리드가 상기 본딩 지지 메카니즘 상에 배치되는 경우 상기 제1 리드의 상기 제1 종축에 거의 수직인 종축을 갖는 것을 특징으로 하는 반도체 칩을 리드프레임에 접속시키는 시스템.
  6. 제1항에 있어서, 상기 지지체 상의 제3 고지에 형성된 제3면을 더 포함하되 상기 제1 고지, 제2 고지, 및 제3 고지는 서로 이격 배치되는 것을 특징으로 하는 반도체 칩을 리드프레임에 접속시키는 시스템.
  7. 제1항에 있어서, 상기 본딩 지지 메카니즘은 상기 지지체 상에서 상기 트로프에 인접하여 형성된 리지(ridge)를 더 포함하되, 상기 제2면은 상기 리지 상에 형성되는 것을 특징으로 하는 반도체 칩을 리드프레임에 접속시키는 시스템.
  8. 제1항에 있어서, 상기 본딩 지지 메카니즘은 상기 지지체 상에서 상기 제1면에 근접하여 형성된 제4면을 더 포함하되, 상기 제4면은 상기 지지 메카니즘 상에 배치되는 경우 리드의 베이스부를 지지하는 것을 특징으로 하는 반도체 칩을 리드프레임에 접속시키는 시스템.
  9. 제1항에 있어서, 상기 본딩 지지 메카니즘은,
    상기 지지체 상에서 상기 제1면에 인접하여 형성되어 상기 제2 리드의 상기 계단부를 수용하기 위한 각도면,
    상기 지지체 상에서 상기 제1면에 근접하여 형성되며, 상기 제1 베이스부 및 제2 베이스부를 지지하는 제4면,
    상기 지지체 상에서 상기 트로프에 인접하여 형성된 리지
    를 더 포함하되,
    상기 제2면은 상기 리지 상에 형성되는
    것을 특징으로 하는 반도체 칩을 리드프레임에 접속시키는 시스템.
  10. 제1항에 있어서, 상기 본딩 지지 메카니즘은,
    상기 지지체 상에서 상기 제1면에 인접하여 형성되어 상기 제2 리드의 상기 계단부를 수용하기 위한 각도면,
    상기 지지체 상에서 상기 제1면에 근접하여 형성되며, 상기 지지 메카니즘 상에 배치되는 경우 리드의 베이스부를 지지하는 제4면,
    상기 지지체 상에서 상기 트로프에 인접하여 형성된 리지
    를 포함하되,
    상기 제2면은 상기 리지 상에 형성되고,
    상기 제1 고지, 제2 고지, 및 제3 고지는 서로 이격되어 배치되고,
    상기 트로프는 종축을 가지며, 배향을 갖고 형성되어 상기 트로프의 상기 종축이 상기 제1 종축에 거의 수직인
    것을 특징으로 하는 반도체 칩을 리드프레임에 접속시키는 시스템.
  11. 각각이 제1 종축을 갖는 평면형 리드들과 다운셋 리드들(downset lead)을 갖는 리드프레임을 지지하는 본딩 지지 메카니즘에 있어서,
    지지체,
    상기 지지체 상에 형성되고, 제1 고지에 상기 다운셋 리드의 리드 팁을 지지하는 제1면을 가지는 트로프,
    상기 지지체 상에서 제2 고지 및 상기 제1면에 거의 인접하여 형성되고, 상기 평면형 리드의 리드 팁을 지지하는 제2면,
    상기 지지체 상에서 제3 고지에 형성되어 다이 패들을 수납하는 제3면
    을 포함하되,
    상기 제1 고지 및 제2 고지는 서로 이격 배치되는
    것을 특징으로 하는 리드프레임을 지지하는 본딩 지지 메카니즘.
  12. 제11항에 있어서, 상기 지지체 상에서 상기 제1면에 인접하여 형성되어 상기 다운셋 리드의 계단부를 수용하기 위한 각도면을 더 포함하는 것을 특징으로 하는 리드프레임을 지지하는 본딩 지지 메카니즘.
  13. 제11항에 있어서, 상기 트로프는 종축을 가지며 배향을 갖고 형성되어 상기 지지 메카니즘 상에 배치되는 경우에 상기 종축이 리드의 종축에 거의 수직이 되게 하는 것을 특징으로 하는 리드프레임을 지지하는 본딩 지지 메카니즘.
  14. 제11항에 있어서, 상기 제1 고지, 제2 고지, 및 제3 고지는 서로 이격 배치되는 것을 특징으로 하는 리드프레임을 지지하는 본딩 지지 메카니즘.
  15. 제11항에 있어서, 상기 지지체 상에서 상기 트로프에 인접하여 형성되는 리지를 더 포함하되, 상기 제2면은 상기 리지 상에 형성되는 것을 특징으로 하는 리드프레임을 지지하는 본딩 지지 메카니즘.
  16. 제11항에 있어서, 상기 지지체 상에서 상기 제1면에 근접하여 형성된 제4면을 더 포함하되, 상기 제4면은 상기 지지 메카니즘 상에 배치되는 경우 리드의 베이스부를 지지하는 것을 특징으로 하는 리드프레임을 지지하는 본딩 지지 메카니즘.
  17. 제11항에 있어서,
    상기 지지체 상에서 상기 제1면에 인접하여 형성되어 상기 다운셋 리드의 계단부를 수용하기 위한 각도면,
    상기 지지체 상에서 상기 제1면에 근접하여 형성되며, 상기 지지 메카니즘 상에 배치되는 경우 리드의 베이스부를 지지하는 제4면,
    상기 지지체 상에서 상기 트로프에 인접하여 형성된 리지
    를 포함하되,
    상기 제2면은 상기 리지 상에 형성되는
    것을 특징으로 하는 리드프레임을 지지하는 본딩 지지 메카니즘.
  18. 제11항에 있어서,
    상기 지지체 상에서 상기 제1면에 인접하여 형성되어 상기 다운셋 리드의 상기 계단부를 수용하기 위한 각도면,
    상기 지지체 상에서 상기 제1면에 근접하여 형성되며, 상기 지지 메카니즘 상에 배치되는 경우 리드의 베이스부를 지지하는 제4면,
    상기 지지체 상에서 상기 트로프에 인접하여 형성된 리지
    를 포함하되,
    상기 제2면은 상기 리지 상에 형성되고,
    상기 제1 고지, 제2 고지, 및 제3 고지는 서로 이격 배치되고,
    상기 트로프는 종축을 가지며, 배향을 갖고 형성되어 상기 지지 메카니즘 상에 배치되는 경우 상기 트로프의 상기 종축이 리드의 종축에 거의 수직인
    것을 특징으로 하는 리드프레임을 지지하는 본딩 지지 메카니즘.
  19. 반도체 칩을 리드프레임에 접속시키는 방법에 있어서,
    제1 베이스부, 제1 리드 팁, 및 제1 종축을 갖는 제1 리드를 형성하 는 단계,
    제2 베이스부, 제2 리드 팁, 및 제2 종축을 가지며, 상기 제1 및 제2 리드들이 거의 서로 인접하여 형성되도록 제2 리드를 형성하는 단계, 및
    상기 제2 리드 상에 계단부를 형성하여 상기 제1 및 제2 리드들의 상 기 리드 팁들이 Z-방향 및 Y-방향으로 이격되게 하는 단계(상기 Y-방향은 상기 리드들의 상기 종축에 평행, X-방향은 인접한 리드들과 교차)를 포함 하는 3차원 리드프레임 형성 단계; 및
    본딩 지지 메카니즘의 리지의 제1면 상에 상기 제1 리드의 상기 제1 리드 팁을 배치시키는 단계,
    본딩 지지 메카니즘의 트로프의 일부로서 형성된 제2면 상에 상기 제 2 리드의 상기 제2 리드 팁을 배치시키는 단계,
    상기 제1 리드 및 제2 리드를 클램핑 메카니즘을 본딩 지지 메카니즘 에 일시적으로 고정시키는 단계, 및
    상기 제1 리드 팁 및 제2 리드 팁에 본딩 와이어들을 입히는 단계를 포함하는 상기 다수의 리드들에 리드 와이어들을 본딩시키는 단계
    를 포함하는 것을 특징으로 하는 반도체 칩을 리드프레임에 접속시키는 방법.
  20. 제19항에 있어서, 상기 본딩 단계는 본딩 지지 메카니즘의 각도면 상에 상기 제2 리드의 상기 계단부를 배치시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩을 리드프레임에 접속시키는 방법.
KR1019970069159A 1996-12-18 1997-12-16 반도체 칩을 3차원적 리드프레임에 접속시키기 위한 시스템, 장치, 및 방법 KR19980064178A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3340796P 1996-12-18 1996-12-18
US60/033,407 1996-12-18

Publications (1)

Publication Number Publication Date
KR19980064178A true KR19980064178A (ko) 1998-10-07

Family

ID=21870241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970069159A KR19980064178A (ko) 1996-12-18 1997-12-16 반도체 칩을 3차원적 리드프레임에 접속시키기 위한 시스템, 장치, 및 방법

Country Status (5)

Country Link
US (1) US6068180A (ko)
EP (1) EP0849784A3 (ko)
JP (1) JPH10189642A (ko)
KR (1) KR19980064178A (ko)
TW (1) TW404031B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19549818B4 (de) 1995-09-29 2010-03-18 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiter-Bauelement
JP3741184B2 (ja) * 1998-07-27 2006-02-01 日本テキサス・インスツルメンツ株式会社 半導体装置
US6977214B2 (en) * 1998-12-11 2005-12-20 Micron Technology, Inc. Die paddle clamping method for wire bond enhancement
US6384487B1 (en) 1999-12-06 2002-05-07 Micron Technology, Inc. Bow resistant plastic semiconductor package and method of fabrication
US6700210B1 (en) 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
US6229202B1 (en) * 2000-01-10 2001-05-08 Micron Technology, Inc. Semiconductor package having downset leadframe for reducing package bow
DE10047897B4 (de) * 2000-09-26 2008-04-24 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Elektronische Baueinheit mit einer als Leadframe ausgebildeten Montageplatte und darauf befestigten SMD-Bauteilen
EP1320863A1 (de) 2000-09-26 2003-06-25 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Lampensockel mit einer elektronischen baueinheit und verfahren zur herstellung eines lampensockels
JP4027135B2 (ja) * 2002-03-25 2007-12-26 キヤノン株式会社 インクジェット記録装置
KR100960030B1 (ko) * 2004-03-12 2010-05-28 배트 홀딩 아게 진공 게이트 밸브
US7777353B2 (en) * 2006-08-15 2010-08-17 Yamaha Corporation Semiconductor device and wire bonding method therefor
US8796826B2 (en) * 2011-12-22 2014-08-05 Stmicroelectronics Pte Ltd Window clamp top plate for integrated circuit packaging

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3995845A (en) * 1972-12-26 1976-12-07 Rca Corporation Ultrasonic wire bonding chuck
US4309849A (en) * 1978-02-06 1982-01-12 Teledyne Industries, Inc. Workpiece holder
US4378902A (en) * 1981-02-17 1983-04-05 The Jade Corporation Apparatus for preventing wire sag in the wire bonding process for producing semiconductor devices
US4496965A (en) * 1981-05-18 1985-01-29 Texas Instruments Incorporated Stacked interdigitated lead frame assembly
JPS6042613B2 (ja) * 1983-08-08 1985-09-24 日本電気株式会社 半導体装置の製造方法
GB2146935B (en) * 1983-08-18 1986-10-22 Plessey Co Plc Jigs for locating electrical components
JPS60195945A (ja) * 1984-03-19 1985-10-04 Hitachi Ltd ワイヤボンデイング装置
US4891687A (en) * 1987-01-12 1990-01-02 Intel Corporation Multi-layer molded plastic IC package
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
US4987473A (en) * 1989-08-03 1991-01-22 Vlsi Technology, Inc. Leadframe system with multi-tier leads
US5054193A (en) * 1989-08-28 1991-10-08 Hewlett-Packard Company Printed circuit board fixture and a method of assembling a printed circuit board
US5107935A (en) * 1990-06-08 1992-04-28 Marvin Richard Teaby Stake setting accessory for jack hammer
JPH05144992A (ja) * 1991-11-18 1993-06-11 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法
US5332463A (en) * 1992-01-15 1994-07-26 Cray Research, Inc. Self-aligned sealing fixture for use in assembly of microelectronic packages
JPH05218283A (ja) * 1992-02-03 1993-08-27 Nec Corp 半導体装置
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
JPH06349880A (ja) * 1993-06-03 1994-12-22 Seiko Epson Corp ワイヤーボンダー
JPH07283265A (ja) * 1994-04-08 1995-10-27 Toshiba Corp ボンディング用加熱装置
US5530281A (en) * 1994-12-21 1996-06-25 Vlsi Technology, Inc. Wirebond lead system with improved wire separation
US5593083A (en) * 1995-02-14 1997-01-14 International Business Machines Corporation Castellated nozzle and method of use therof
US5558267A (en) * 1995-03-31 1996-09-24 Texas Instruments Incorporated Moat for die pad cavity in bond station heater block
US5647528A (en) * 1996-02-06 1997-07-15 Micron Technology, Inc. Bondhead lead clamp apparatus and method

Also Published As

Publication number Publication date
US6068180A (en) 2000-05-30
EP0849784A3 (en) 1999-02-17
JPH10189642A (ja) 1998-07-21
EP0849784A2 (en) 1998-06-24
TW404031B (en) 2000-09-01

Similar Documents

Publication Publication Date Title
US6372625B1 (en) Semiconductor device having bonding wire spaced from semiconductor chip
US5834691A (en) Lead frame, its use in the fabrication of resin-encapsulated semiconductor device
US7986047B2 (en) Wire bond interconnection
KR19980064178A (ko) 반도체 칩을 3차원적 리드프레임에 접속시키기 위한 시스템, 장치, 및 방법
KR970707577A (ko) 반도체 다이스 및 상호접속부를 위한 콘택 핀 형성 방법(method for forming contact pins for semiconductor dice and interconnects)
EP0274313A1 (en) Offset bending of curvaceously planar radiating leadframe leads in semiconductor chip packaging
JP2954110B2 (ja) Ｃｓｐ型半導体装置及びその製造方法
US6788547B2 (en) Method of making electrical contact device
EP0560487A2 (en) Semiconductor device having a lead frame
JPH1070227A (ja) ボトムリード形半導体パッケージ
US5533664A (en) Method of manufacturing a semiconductor device
US6857459B1 (en) Wirefilm bonding for electronic component interconnection
GB2174543A (en) Improved packaging of semiconductor devices
US8927877B2 (en) Looped interconnect structure
EP0847087A2 (en) A leadframe
US6365437B2 (en) Method of connecting a die in an integrated circuit module
JP2000216188A (ja) ワイヤボンディング方法、半導体装置、回路基板、電子機器及びワイヤボンディング装置
JPS62229864A (ja) 半導体装置
CN115706069A (zh) Qfn封装框架、qfn封装结构及其制造方法
JPH1140728A (ja) リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法
JPH02211643A (ja) 半導体装置
KR100721274B1 (ko) 반도체 칩 조립체의 형성 방법
JPH0525237Y2 (ko)
JP3639125B2 (ja) 半導体装置の製造方法
US4041602A (en) Method of producing semiconductor components and strip for carrying out the method

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid