KR19980060756A - 씨.비.엔을 이용한 금속-강유전체-반도체 트랜지스터 - Google Patents

씨.비.엔을 이용한 금속-강유전체-반도체 트랜지스터 Download PDF

Info

Publication number
KR19980060756A
KR19980060756A KR1019960080122A KR19960080122A KR19980060756A KR 19980060756 A KR19980060756 A KR 19980060756A KR 1019960080122 A KR1019960080122 A KR 1019960080122A KR 19960080122 A KR19960080122 A KR 19960080122A KR 19980060756 A KR19980060756 A KR 19980060756A
Authority
KR
South Korea
Prior art keywords
ferroelectric
layer
cbn
metal
sbt
Prior art date
Application number
KR1019960080122A
Other languages
English (en)
Other versions
KR100389894B1 (ko
Inventor
김태영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960080122A priority Critical patent/KR100389894B1/ko
Publication of KR19980060756A publication Critical patent/KR19980060756A/ko
Application granted granted Critical
Publication of KR100389894B1 publication Critical patent/KR100389894B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 CBN 강유전체를 버퍼층으로 이용한 금속-강유전체-반도체(Metal-Ferroelectric-Semiconductor; MFS) 구조의 전계 효과 트랜지스터(Field Effect Transistor; FET)에 관한 것이다. 본 발명의 MFS FET는, 불순물 도핑에 의해 형성된 소스 및 드레인 구비된 실리콘 기판; 상기 소스 및 드레인 사이의 실리콘 기판에 형성된 통전용 채널 상에 형성된 게이트 절연물로서 형성된 강유전체층; 및 상기 강유전체층 상에 금속 전극으로 형성된 게이트;를 구비하여 된 금속-강유전체-반도체 전계 효과 트랜지스터에 있어서, 상기 강유전체층은 CBN으로 형성된 제1강유전체 버퍼층; 및 상기 제1강유전체층 상에 PZT로 형성된 제2강유전체층;을 구비한다.

Description

씨.비.엔을 이용한 금속-강유전체-반도체 트랜지스터
본 발명은 금속-강유전체-반도체(Metal-Ferroelectric-Semiconductor; MFS) 구조의 트랜지스터에 관한 것으로, 상세하게는 CBN 강유전체를 버퍼층으로 이용한 MFS 구조에 의한 전계 효과 트랜지스터(Field Effect Transistor; FET)에 관한 것이다.
도 1은 일반적인 MFS-FET의 대략적인 구조를 나타내는 단면도이다. 도시된 바와 같이, 일반적인 개념의 MFS-FET는 실리콘 기판(1)의 상부에 불순물이 도핑되어 형성된 소스(2) 및 드레인(3)을 구비한 반도체 트랜지스터의 채널(1') 상부에 직접 강유전체층(4)을 형성하고, 그 위에 백금 전극(5)을 형성한 구조로 되어있다.
일반적으로 강유전성(ferroelectric) 물질을, 상기와 같이, 실리콘 위에 증착하여 게이트 산화막(gate oxide)으로 이용하기 위해서는 강유전체 물질(4)과 실리콘(1)과의 계면에서의 반응이 없어야 하는것이 우선적인 조건이다. 현재 사용되는 PZT와 같은 강유전체를 실리콘 위에 증착할 경우 바로 Pb와 실리콘과의 반응이 일어나 계면에 반응층이 형성되는 문제를 발생시키므로, 실제 도 1에 도시된 바와 같은 MFS FET의 제조라는 것은 매우 어렵다고 할 수 있다. 이를 피하기 위한 방법으로 강유전체와 실리콘 사이에 절연막을 삽입하는 방법도 강구되고 있으나 이 절연층에 의한 전압강하 효과가 커서 실제 강유전체의 분극반전을 일으키고 트랜지스터를 작동시키기 위해서는 다소 높은 수준의 전압이 요구된다.
본 발명은 상기와 같은 문제점을 개선하고 창안된 것으로, 높은 수준의 전압이 요구되지 않아 저전압에 의한 분극 반전이 용이하게 일어나면서도, 제조 공정시 실리콘과 반응하지 않는 강유전체층을 구비한 MFS FET를 제공하는데 그 목적이 있다.
도 1은 일반적인 MFS-FET의 대략적인 구조를 나타내는 단면도이고,
도 2는 본 발명에 따른 MFS-FET의 대략적인 구조를 나타내는 단면도이다.
도면의 주요부분에 대한 부호의 설명
1. Si 기판2. 소스
3. 드레인4. 강유전체층
5. Pt 전극
11. Si 기판12. 소스
13. 드레인14a. CBN 제1강유전체 버퍼층
14b. SBT 제2강유전체층15. Pt 전극
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 금속-강유전체-반도체 전계 효과 트랜지스터는, 불순물 도핑에 의해 형성된 소스 및 드레인 구비된 실리콘 기판; 상기 소스 및 드레인 사이의 실리콘 기판에 형성된 통전용 채널 상에 형성된 게이트 절연물로서 형성된 강유전체층; 및 상기 강유전체층 상에 금속 전극으로 형성된 게이트;를 구비하여 된 금속-강유전체-반도체 전계 효과 트랜지스터에 있어서, 상기 강유전체층은 CBN으로 형성된 제1강유전체 버퍼층; 및 상기 제1강유전체층 상에 PZT로 형성된 제2강유전체층;을 구비하여 된 것을 특징으로 한다.
본 발명에 있어서, 상기 제2강유전체층은 상기 CBN 버퍼층과의 격자 상수을 일치시키기 위하여 PZT 보다 SBT로 형성하는 것이 더욱 바람직하며, 또한,상기 강유전체층을 SBT/CBN의 다중층으로 형성함에 있어서, 대면적의 증착에 유리한 솔-겔(Sol-Gel)법을 이용하는 것이 더욱 바람직하다.
이하 도면을 참조하면서 본 발명에 따른 금속-강유전체-반도체 전계 효과 트랜지스터(MFS FET)를 설명한다.
도 2는 본 발명에 따른 MFS-FET의 대략적인 구조를 나타내는 단면도이다. 도시된 바와 같이, 본 발명에 따른 MFS-FET는, 실제 PZT 또는 SBT와 같은 강유전체를 실리콘 위에 바로 증착하기가 어렵다는 사실을 극복하기 위하여, 실리콘과 반응층을 형성하지 않는다고 알려진 CaBi2Nb2O9(CBN) 강유전체를 실리콘(11)과 SrBi2Ta2O9(SBT) 강유전체(14b) 사이의 버퍼층(14a; buffer layer)으로 사용한다. 이와 같이 할 경우 강유전체와 실리콘과의 반응층의 형성을 억제하는 동시에 그 자체가 강유전체인 버퍼층(14a)을 이용함으로서 강유전체 게이트 산화물(gate oxide)에 의한 트랜지스터의 동작을 보다 효과적으로 구현할 수 있다. 즉 이는 순수한 MFS 구조에 근접하는 구조를 이루게 하는 방법이다. 현재 문헌상으로는 CBN과 SBT를 실리콘 위에 직접 증착하는 것에 대한 내용이 Hae-Seok Cho, Seshu B. Desu Appl. Phys. Lett. 1996 (to be submitted)에 의해 보고되고 있으나 이들의 다중층화된 강유전체(mutilayered ferroelectric) 구조에 의한 것은 전혀 언급된 바가 없다. 또한 상기 저자의 경우에는 증착방법으로 Pulsed Laser Deposition (PLD)을 사용하였으나 본 발명에서는 CBN과 SBT 양자를 모두 솔-겔(Sol-Gel)법에 의해 증착한다. 이 방법에 대한 보고는 아직 나와있지 않다. 한편, PLD에 의한 증착 방법도 적용 가능하지만 막의 균일도(uniformity)가 좋지 못하여 대면적의 증착이 어렵다.
이상과 같은 구조의 MFS FET의 제조 방법은 불순물 도핑에 의해 소스(12) 및 드레인(13)이 형성된 실리콘 기판(11)의 채널(11') 상부에 게이트 산화물(gate oxide)로 강유전체층을 증착하되, Si 기판(11)과의 반응이 없는 것으로 알려진 CaBi2Nb2O9(CBN) 강유전성 물질을 Sol-Gel법에 의해 약 500Å의 얇은 박막으로 증착한다. 다음에 SrBi2Ta2O9(SBT) 강유전성 물질을 역시 Sol-Gel법으로 증착하여 제2강유전체층(14b)을 형성한다. 다음에, SBT 제2강유전체층(14b) 상에 Pt 전극(15)을 형성하여 MFS-FET의 구조를 완성한다. 여기서, 제2강유전체층(14b)의 물질로 PZT 강유전체 물질을 사용하는 것도 무방하나 CBN 버퍼층(14a)과의 격자 상수 매칭을 위하여 SBT를 사용하는 것이 바람직하다. 결론적으로, Pt/SBT/CBN/Si의 구조로 구성되는 MFS-FET의 게이트 강유전성 산화물(gate ferroelectric oxide)에서 CBN이 버퍼층으로 사용되며, SBT/CBN 층들을 Sol-Gel법으로 형성하는 것이 본 발명의 요지이다. 이러한 구조와 제조 방법을 이용할 경우 MFS-FET 구조를 용이하게 실현할 수 있으며, 이로부터 단일 트랜지스터(single transistor)로 구성된 메모리 소자를 집적할 경우 캐패시터와 트랜지스터로 구성된 일반적인 구조의 메모리 소자에 비해 더욱 큰 초고집적화를 구현시킬 수 있다. 또한 Sol-Gel법을 이용함으로써 대면적의 균일한 증착이 가능하므로 실제 반도체 소자을 양산할 수 있게 된다.
실제로, CBN 강유전체는 비록 실리콘과 반응하지는 않으나 그 강유전성이 PZT 또는 SBT에 비해 좋지 못하여 MFS-FET의 게이트 산화물로 쓰기에는 한계가 있다. 그러므로 이를 강유전체 버퍼층으로 가능한한 얇게 형성하고, 그 위에 강유전성이 우수한 SBT 혹은 PZT를 사용함으로써, 실리콘층과의 계면에서 반응층은 형성하지 않으면서 보다 나은 강유전성의 강유전체층을 형성하게 되었다.
실시예를 소개하면 다음과 같다.
소스 및 드레인이 형성된 실리콘 기판의 채널 상에 약 500Å 정도의 얇은 두께의 CBN 강유전체층을, 도 2에 도시된 바와 같이, Sol-Gel법으로 증착하고, 그 위에 다시 보다 강유전성 본연의 분극 특성이 우수하고 피로(fatigue) 특성이 우수한 SBT 강유전체를 역시 Sol-Gel법으로 약 1600Å 정도의 두께로 증착하였다. 이와 같이 함으로써, CBN과 실리콘 및 SBT 간의 상호 격자 부정합(lattice mismatch)이 적어 결함 발생을 줄일 수 있었다. 또한, 이와 같은 이중층 구조(Bi-layered structure)인 CBN과 SBT 박막을 다중층 강유전체 구조(multilayered ferroelectric structure)로 형성하여 이용하는 것도 용이하다.
이상 설명한 바와 같이, 본 발명에 따른 MFS FET는 구조적으로 강유전체 게이트 산화물로서 실리콘과의 반응층의 형성없는 CBN 강유전체를 이용하여 실리콘층 상에 직접 증착하고, 그 위에 강유전성이 우수한 SBN 강유전체를 증착함으로써, 격자 부정합(lattice mismatch)이 거의 없는 소자의 제작이 가능한다. 또한, 층 구조 물질(layered structure material)에서 결정의 방향성에 의해 크게 영향을 받는 전기적 성질을 고려해 볼 때 유리한 C-axis로 방향성을 가진 박막을 성장시키기가 쉽다.
또한 MFIS 구조, 즉 Metal-Ferroelectric-Insulator-Semiconductor 구조에 비해 이 CBN 버퍼층 자체가 갖는 강유전성으로 인해 소자 작동상 유리하게 되어 있다. 한편 제조 방법에 있어서는 현재 CBN, SBT 각각의 물질에 대해 사용한 것이 보고되는 PLD에 의한 증착방법에 비해 대면적에 대한 박막 균일도(uniformity)가 좋기 때문에 웨이퍼 개념의 제조 개념에 더욱 부합된다.

Claims (4)

  1. 불순물 도핑에 의해 형성된 소스 및 드레인 구비된 실리콘 기판; 상기 소스 및 드레인 사이의 실리콘 기판에 형성된 통전용 채널 상에 형성된 게이트 절연물로서 형성된 강유전체층; 및 상기 강유전체층 상에 금속 전극으로 형성된 게이트;를 구비하여 된 금속-강유전체-반도체 전계 효과 트랜지스터에 있어서,
    상기 강유전체층은 CBN으로 형성된 제1강유전체 버퍼층; 및 상기 제1강유전체층 상에 PZT로 형성된 제2강유전체층;을 구비하여 된 것을 특징으로 하는 금속-강유전체-반도체 전계 효과 트랜지스터.
  2. 제1항에 있어서,
    상기 제2강유전체층은 SBT로 형성된 것을 특징으로 하는 금속-강유전체-반도체 전계 효과 트랜지스터.
  3. 제2항에 있어서,
    상기 강유전체층은 SBT/CBN으로 형성하되 솔-겔법을 이용하여 형성한 것을 특징으로 하는 금속-강유전체-반도체 전계 효과 트랜지스터.
  4. 제2항에 있어서,
    상기 강유전체층은 SBT/CBN으로 형성하되 PLD법을 이용하여 형성한 것을 특징으로 하는 금속-강유전체-반도체 전계 효과 트랜지스터.
KR1019960080122A 1996-12-31 1996-12-31 씨.비.엔을 이용한 금속-강유전체-반도체 트랜지스터 KR100389894B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960080122A KR100389894B1 (ko) 1996-12-31 1996-12-31 씨.비.엔을 이용한 금속-강유전체-반도체 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960080122A KR100389894B1 (ko) 1996-12-31 1996-12-31 씨.비.엔을 이용한 금속-강유전체-반도체 트랜지스터

Publications (2)

Publication Number Publication Date
KR19980060756A true KR19980060756A (ko) 1998-10-07
KR100389894B1 KR100389894B1 (ko) 2004-05-17

Family

ID=37421823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960080122A KR100389894B1 (ko) 1996-12-31 1996-12-31 씨.비.엔을 이용한 금속-강유전체-반도체 트랜지스터

Country Status (1)

Country Link
KR (1) KR100389894B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109970443B (zh) * 2019-04-25 2020-05-05 广州光鼎科技集团有限公司 一种铷、铈共掺杂铌酸铋钙基高温压电陶瓷及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3251625B2 (ja) * 1992-02-24 2002-01-28 ローム株式会社 電界効果トランジスタ
JPH08274195A (ja) * 1995-03-30 1996-10-18 Mitsubishi Chem Corp 強誘電体ｆｅｔ素子

Also Published As

Publication number Publication date
KR100389894B1 (ko) 2004-05-17

Similar Documents

Publication Publication Date Title
KR100283350B1 (ko) Ｍｉｓ 박막 반도체 디바이스
KR940006708B1 (ko) 반도체 장치의 제조 방법
KR100570860B1 (ko) 처리중에 손상된 강유전체막의 전압사이클링회복
KR100275121B1 (ko) 강유전체 캐패시터 제조방법
US8106434B2 (en) Semiconductor device with a superparaelectric gate insulator
US5218512A (en) Ferroelectric device
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
JP2000068466A (ja) 半導体記憶装置
JP4303389B2 (ja) 強誘電体メモリ装置の製造方法
US6080593A (en) Method of manufacturing ferroelectric memory
KR100389894B1 (ko) 씨.비.엔을 이용한 금속-강유전체-반도체 트랜지스터
JP3246923B2 (ja) 強誘電体デバイス
US6890768B2 (en) Method of making layered superlattice material with ultra-thin top layer
JP3232661B2 (ja) 半導体記憶装置
JP3105378B2 (ja) 結晶性薄膜の成形法
KR100324587B1 (ko) 고온 열처리로 인한 전극의 특성 저하를 방지할 수 있는 강유전체 캐패시터 제조 방법
KR100321709B1 (ko) 질화알루미늄막을 접착막으로 이용한 반도체 메모리 소자의 캐패시터 제조 방법
KR100206773B1 (ko) 에피텍셜형 강유전체 전계효과 트랜지스터 및 그 제조 방법
US20220367665A1 (en) Method for forming semiconductor structure
KR19980055759A (ko) 폴리실리콘층 형성 방법
WO2002073680A2 (en) Method of making layered superlattice material with ultra-thin top layer
KR20040079884A (ko) 갈륨나이트라이드를 기판으로한 페로브스카이트 구조의강유전체 박막트랜지스터 및 그 제조방법
Demkov et al. Ferroelectric Oxides on Silicon
KR100600290B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100367789B1 (ko) Ｍｏｓ전계효과 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090615

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee