KR19980057065A - 플래시 메모리 장치 제조방법 - Google Patents
플래시 메모리 장치 제조방법 Download PDFInfo
- Publication number
- KR19980057065A KR19980057065A KR1019960076335A KR19960076335A KR19980057065A KR 19980057065 A KR19980057065 A KR 19980057065A KR 1019960076335 A KR1019960076335 A KR 1019960076335A KR 19960076335 A KR19960076335 A KR 19960076335A KR 19980057065 A KR19980057065 A KR 19980057065A
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- flash memory
- impurity
- forming
- source
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 30
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 239000007943 implant Substances 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조방법
2. 발명이 해결하려고 하는 기술적 과제
종래의 플래시 메모리 형성방법은 제조 공정 상의 생산성 면에서 볼 때, 한 단계의 이온주입시 하나의 불순물 영역을 형성함으로서 공정 단계가 늘어나는 문제점이 있었음.
3. 발명의 해결방법의 요지
본 발명은 n+ 및 n- 이온주입을 하나의 이온주입 마스크로, n+ 및 p+ 이온주입을 또하나의 이온주입 마스크를 사용하여 한 번의 공정 단계에서 하나의 접합부(소오스 또는 드레인)를 형성함으로써 공정 단계를 단순화할 수 있는 플래시 메모리 장치제조방법을 제공하고자 함.
4. 발명의 중요한 용도
플래시 메모리 장치, 특히 적층 게이트형 플래시 메모리 제조에 이용됨.
Description
본 발명은 플래시 메모리 장치 제조방법에 관한 것으로, 특히 적층 게이트(stack gate)형 플래시 메모리 장치 제조방법에 관한 것이다.
첨부된 도면 도 1a 내지 도 1e 종래 기술에 따른 플래시 메모리 장치 제조공정도로써, 이하 이를 참조하여 종래의 플래시 메모리 장치 제조방법 및 그 문제점을 살펴본다.
먼저, 도 1a에 도시된 바와 같이 p-웰(11)이 형성된 실리콘 기판(10)상에 게이트 산화막(12), 부유 게이트 전극(13),O-N-O(OXide-Nitride-Oxide)막(14), 제어 게이트 전극(15)을 차례로 형성한다.
다음으로, 도 1b에 도시된 바와 같이 전체구조 표면에 고농도의 n형 불순물을 이온주입하여 p-웰(11) 상에 n+ 소오스/드레인(16a,16b)을 형성한다.
이어서, 도 1c에 도시된 바와 같이 전체구조 상부에 포토레지스트를 도포하고, 이를 패터닝하여 n- 소오스 이온주입 마스크(17a)를 형성하고, n- 소오스 이온주입을 실시하여 n- 소오스(18)를 형성한다.
다음으로, 도 1d에 도시된 바와 같이 n- 소오스 이온주입 마스크(17a)를 제거하고, 전체구조 상부 포토레지스트를 도포한 다음, 이를 패터닝하여 p+ 드레인 이온주입 마스크(17b)를 형성하고, p+ 드레인 이온주입을 실시하여 p+ 드레인(19)을 형성한다.
끝으로, p+ 드레인 이온주입 마스크(17b)를 제거하고, 열처리를 실시하여 이온주입에 의한 기판의 손상을 치유하고, 도핑된 불순물을 정렬시킨다.
그러나, 이러한 종래의 플래시 메모리 형성방법은 제조 공정 상의 생산성 면에서 볼 때, 한 단계의 이온주입시 하나의 불순물 영역을 형성함으로서 공정 단계가 늘어나는 문제점이 있다.
본 발명은 n+ 및 n- 이온주입을 하나의 이온주입 마스크로, n+ 및 p+ 이온주입을 또 하나의 이온주입 마스크를 사용하여 한 번의 공정 단계에서 하나의 접합부(소오스 또는 드레인)를 형성함으로써 공정 단계를 단순화할 수 있는 플래시 메모리 장치 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 종래 기술에 따른 플래시 메모리 장치 제조 공정도,
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 플래시 메모리 장치 제조 공정도,
* 도면의 주요 부분에 대한 부호의 설명
10,20 : 실리콘 기판 11,21 : p-웰
12,22 : 게이트 산화막 13,23 : 부유 게이트 전극
14,24 : 0-N-0막 15,25 : 제어 케이트 전극
16a,26 : n+ 소오스 16b,28 : n+ 드레인
17a,17b, M1,M2: 이온주입 마스크
18,27 : n- 소오스
19,29 : p+ 드레인
상기 목적을 달성하기 위하여 본 발명은 제1 불순물 웰이 형성된 반도체 기판상에 적층 케이트를 형성하는 단계, 1 집합부 형성을 위한 제1 이온주입 마스크를 사용하여 상기 제1 불순물 웰 상에 고농도의 제2 불순물 및 저농도의 제2 불순물을 이온주입하는 단계, 상기 제1 이온주입 마스크를 제거하고, 제2 접합부 형성을 위한 제2 이온주입 마스크를 사용하여 상기 제1 불순물 웰 상에 고농도의 제2불순물 및 고농도의 제1 불순물을 이온주입하는 단계 및 상기 제2 이온주입 마스크를 제거하고, 열처리 하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면 도 2a 내지 도 2d를 참조하여 본 발명의 일실시예를 상술한다.
먼저, 도 2a에 도시된 바와 같이 p-웰(21)이 형성된 실리콘 기판(20)상에 게이트 산화막(22), 부유 게이트 전극(23),O-N-O(Oxide-Nitride-Oxide)막(24), 제어 게이트 전극(25)을 차례로 형성한다.
다음으로, 도 2b에 도시된 바와 같이 전체구조 상부에 포토레지스트를 도포하고, 이를 패터닝하여 소오스 이온주입 마스크(M1)를 형성하고, 이를 이온주입 장벽으로 고농도의 As75를 이온주입하여 p-웰(21) 상에 n+ 소오스(26)를 형성하고, 다시, 저농도의 p31을 이온주입을 실시하여 n- 소오스(27)를 형성한다. 이때, 이온주입에너지를 조절하어 n+ 소오스(26) 하부에 접합이 형성되도록 한다. p31는 As75에 비해 확산 속도가 빠르므로, n+ 소오스(26) 하부에 접합을 형성하기에 유리하다.
이어서, 도 2c에 도시된 바와 같이 소오스 이온주입 마스크(M1)를 제거하고 다시, 전체구조 상부에 포토레지스트를 도포하고, 이를 패터닝하여 드레인 이온주입 마스크(M2)를 형성한 다음, 이를 이온주입 장벽으로 고농도의 As75를 이온주입하여 p-웰(21) 상에 n+ 드레인(28)를 형성하고, 다시 고농도의 B11를 이온주입하여 p-웰(21) 상에 n+ 소오스(29)를 형성한다. 이때, 이온주입 에너지를 조절하여 n+ 드레인(28) 하부에 집합이 형성되도록 한다.
끝으로, 도 2d에 도시된 바와 같이 드레인 이온주입 마스크(M2)를 제거하고, 열처리를 실시하여 이온주입에 의한 기판의 손상을 치유하고, 도핑된 불순물을 정렬시킨다.
상기와 같은 본 발명의 일실시예에 나타난 바와 같이 본 발명은 n+ 및 n- 이온주입을 하나의 이온주입 마스크로, n+ 및 p+ 이온주입을 또 하나의 이온주입 마스크를 사용하여 한 번의 공정 단계에서 하나의 접합부(소오스 또는 드레인)를 형성함으로써 공정 단계를 단순화하게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 본 발명은 공정 단계를 간소화하여 제조 공정상의 생산성을 향상시키는 효과가 있다.
Claims (4)
- 제1 불순물 웰이 형성된 반도체 기판상에 적층 게이트를 형성하는 단계, 제1 접합부 형성을 위한 제1 이온주입 마스크를 사용하여 상기 제1 불순물 웰상에 고농도의 제2 불순물 및 저농도의 제2 불순물을 이온주입하는 단계, 상기 제1 이온주입 마스크를 제거하고, 제2 접합부 형성을 위한 제2 이온주입마스크를 사용하여 상기 제1 불순물 웰 상에 고농도의 제2 불순물 및 고농도의 제1불순물을 이온주입하는 단계 및 상기 제2 이온주입 마스크를 제거하고, 열처리 하는 단계를 포함하여 이루어진 플래시 메모리 장치 제조방법.
- 제 1항에 있어서, 상기 제1 접합부는 소오스, 제2 접합부는 드레인인 것을 특징으로하는 플래시 메모리 장치 제조방법.
- 제 1 항 또는 제 2항에 있어서, 상기 고농도의 제2 불순물은 As를 포함하는 것을 특징으로하는 플래시 메모리 장치 제조방법.
- 제 3 항에 있어서, 상기 저농도의 제2 불순물은 인(P)를 포함하는 것을 특징으로하는 플래시 메모리 장치 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960076335A KR19980057065A (ko) | 1996-12-30 | 1996-12-30 | 플래시 메모리 장치 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960076335A KR19980057065A (ko) | 1996-12-30 | 1996-12-30 | 플래시 메모리 장치 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980057065A true KR19980057065A (ko) | 1998-09-25 |
Family
ID=66396654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960076335A KR19980057065A (ko) | 1996-12-30 | 1996-12-30 | 플래시 메모리 장치 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980057065A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027265A (ko) * | 1998-10-27 | 2000-05-15 | 김영환 | 플래쉬 메모리 셀 |
-
1996
- 1996-12-30 KR KR1019960076335A patent/KR19980057065A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027265A (ko) * | 1998-10-27 | 2000-05-15 | 김영환 | 플래쉬 메모리 셀 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0172275B1 (ko) | 플래쉬 이이피롬 셀의 접합부 형성방법 | |
| EP0471131B1 (en) | Process for obtaining an N-channel single polysilicon level EPROM cell | |
| KR20000037634A (ko) | 반도체 소자의 제조 방법 | |
| KR960036093A (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
| JP3293039B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR19980057065A (ko) | 플래시 메모리 장치 제조방법 | |
| KR0146522B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100562303B1 (ko) | 낮은 접합 커패시턴스를 갖는 모스 트랜지스터 및 그 제조방법 | |
| KR100320436B1 (ko) | 모스팻(ｍｏｓｆｅｔ) 제조방법 | |
| EP0851478B1 (en) | Method of forming oxide isolation regions | |
| KR100628241B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100929422B1 (ko) | 반도체소자의 제조방법 | |
| KR100248824B1 (ko) | 플래시 메모리 장치 및 그 제조 방법 | |
| JPS63275179A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| KR100251989B1 (ko) | 반도체 소자 제조방법 | |
| KR0179069B1 (ko) | 씨모스 트랜지스터 제조방법 | |
| KR100214535B1 (ko) | 엘디디 구조 모스 트랜지스터 제조방법 | |
| KR100998958B1 (ko) | 고전압 반도체 소자 및 그의 제조 방법 | |
| KR100280535B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR19980036833A (ko) | 플래시 메모리 장치 및 그 제조방법 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| KR19980048947A (ko) | 플래시 메모리 장치 제조방법 | |
| KR100370118B1 (ko) | 반도체소자의웰제조방법 | |
| KR100239700B1 (ko) | 반도체 소자 제조방법 | |
| KR100246350B1 (ko) | 플래시이이피롬및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |