KR19980030438A - 반도체 버어니어 구조 및 그것을 이용한 오버레이 정확도 측정방법 - Google Patents

반도체 버어니어 구조 및 그것을 이용한 오버레이 정확도 측정방법 Download PDF

Info

Publication number
KR19980030438A
KR19980030438A KR1019960049832A KR19960049832A KR19980030438A KR 19980030438 A KR19980030438 A KR 19980030438A KR 1019960049832 A KR1019960049832 A KR 1019960049832A KR 19960049832 A KR19960049832 A KR 19960049832A KR 19980030438 A KR19980030438 A KR 19980030438A
Authority
KR
South Korea
Prior art keywords
vernier
semiconductor
target
structure according
standard
Prior art date
Application number
KR1019960049832A
Other languages
English (en)
Inventor
황준
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960049832A priority Critical patent/KR19980030438A/ko
Priority to US08/960,467 priority patent/US5952134A/en
Publication of KR19980030438A publication Critical patent/KR19980030438A/ko
Priority to US09/346,209 priority patent/US6063529A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 버어니어 구조에 관한 것으로, 보다 구체적으로는, 다수개의 패턴이 구비되는 반도체 소자의 제조 공정시, 오버레이 정확도(overlay accuracy)를 정확히 측정할 수 있는 반도체 버어니어 구조에 관한 것이다. 본 발명에 의하면, 동일 평면에 적어도 2개 이상의 패턴을 형성하고자 할때, 스크라이브 라인내에 설치되는 버어니어를 일정 간격을 두고 사진틀 형상으로 점차적으로 양대각선의 길이를 증대시키어, 다수개의 버어니어를 형성하는 구조 또는 플레이트 형상으로 1차 버어니어를 형성한다음, 점차적으로 양대각선의 길이를 줄여 2차, 3차, 4차 버어니어를 순차적으로 적층하는 구조로 버어니어를 형성하여, 효과적으로 패턴들을 정렬할 수 있다.

Description

반도체 버어니어 구조 및 그것을 이용한 오버레이 정확도 측정방법
본 발명은 반도체 버어니어 구조에 관한 것으로, 보다 구체적으로는, 다수개의 패턴이 구비되는 반도체 소자의 제조 공정시, 오버레이 정확도(overlay accuracy)를 정확히 측정할 수 있는 반도체 버어니어 구조에 관한 것이다.
일반적으로, 오버레이 정확도란 디바이스 프로세스 스텝이 진행됨에 따라 전 스텝 및 후 스텝간의 정렬 상태를 나타내는 지수로서, 디바이스 고집적화로 해상도 한계 및 레지스트레이션(registration)이 디바이스 프로세스에 중요한 변수가 되고 있다. 이 오버레이 정확도에 영향을 미치는 요인으로는, 마스크의 제작시 에러, 프로세스의 영행 및 시스템 에러로 구분된다.
여기서, 종래의 오버레이 정확도를 측정하는 방법은, 반도체 다이(die)간을 분할하는 스크라이브 라인내에 버어니어에 의하여 측정되는데, 종래의 버어니어 구조는 도 1에 도시된 바와 같이, 첫 번째 마스크 패턴이 적소에 위치되었는지를 확인하는 1차 버어니어(1)은 사각의 형태를 취하되, 그 내부에는 사각의 홈을 구비하며, 단면의 형태는 凸의 형태를 갖는다. 그리고, 첫번쩨 마스크의 위치와 관계하여 두 번째 마스크 패턴을 적소에 위치시키기 위하여, 2차 버어니어(2)는 1차 버어니어의 사각의 홈 내부에 1차 버어니어와 일정거리만큼 이격되도록 형성되고, 그 형태는 사각의 형상을 취하도록 형성된다. 여기서, 미설명된 X1, X2는 1차 버어니어와 2차 버어니어간의 수평 방향으로의 차를 나타낸 것이고, Y1, Y2 1차 버어니어와 2차 버어니어간의 수직 방향으로의 차를 나타낸 것이다.
이와같이 설치된 버어니어를 이용하여, 오버레이 정확도를 측정하는 방법은, 먼저, 수평 방향으로의 정확도(shift X)는 (X2-X1)/2 이고, 수직 방향으로의 정확도(shift Y)는 (Y2-Y1)/2 이고, 바람직하게는 shift X와 shift Y가 0인 것이 바람직하다.
현재의 반도체 소자의 제조 공정은, 한 평면에서 적어도 2번이상의 마스크 패터닝 공정을 진행하여야, 원하는 소자의 형태를 갖추게 된다. 그러나, 종래의 버어니어 구조는 2개의 패턴을 정렬하는 기능밖에 없어, 다수개의 패턴 내지는 다층을 요구하는 현재의 제조공정에 적합하지 않는 문제점이 발생하게 된다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 동일 평면에 다수개의 형상 및 위치가 다른 패턴을 용이하게 형성 가능한 반도체 버어니어 구조를 제공하는 것을 목적으로 한다.
도1은 종래의 반도체 버어니어 구조를 나타낸 평면도.
도2는 본 발명의 일실시예에 따른 반도체 버어니어 구조를 나타낸 평면도.
도3는 도 2의 Ⅲ-Ⅲ'선으로 절단하여 나타낸 반도체 버어니어 구조의 단면도.
도4는 본 발명의 제2 실시예에 따른 반도체 버어니어 구조를 나타낸 평면도.
도5 및 도6은 도 4의 Ⅵ-Ⅵ'선으로 절단하여 나타낸 반도체 버어니어 구조의 단면도.
도 7은 본 발명의 반도체 버어니어가 스크라이브 라인의 소정 부분에 설치된 도면.
* 도면의 주요 부분에 대한 부호의 설명
9: 스크라이브 라인 10: 버어니어
11,21: 1차 버어니어 12,22: 2차 버어니어
100: 다이
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일실시예에 따르면, 사진틀 형상으로서, 일정 길이씩 증가되는 양대각선 길이를 갖는 다수개가 상하 좌우 일정 등간격으로 배치되고, 양대각선의 길이가 가장 짧으면서, 정중앙에 배치되는 것은 메워진 형태인 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 의하면, 플레이트 형상으로서, 일정한 길이씩 감소되는 양 대각선 길이를 갖는 다수개가 상하 좌우 일정 등간격으로 포개어져 배치되는 것을 특징으로 한다.
또한, 본 발명은, 정사각의 홈을 구비한 형상으로서, 상기 홈의 양 대각선 길이가 점차적으로 감소되는 다수개가 상하 좌우 일정 등간격으로 포개어져 배치되는 것을 특징으로 한다.
또한, 본 발명의 오버레이 정확도 측정방법은, 다수개의 버어니어에 의하여 오버레이 정확도를 측정하는 방법에 있어서, 기준치가되는 버어니어와, 타겟이 되는 버어니어간의 상하 간의 차 또는 좌우 간의 차를 구하여 2분한 값으로 상하 좌우의 오버레이 정확도를 측정하는 것을 특징으로 한다.
본 발명에 의하면, 적어도 2개 이상의 버어니어를 일정 간격을 두고 배치 또는 적층하여 다층을 요구하는 반도체 디바이스에서 정확한 오버레이 정확도를 구할 수 있다.
[실시예]
이하, 첨부한 도면에 의거하여 본 발명의 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 2는 본 발명의 일실시예에 따른 반도체 버어니어 구조를 나타낸 평면도이고, 도 3은 도 2의 반도체 버어니어를 Ⅲ-Ⅲ'선으로 절단하여 나타낸 단면도이다.
먼저, 본 발명의 일실시예에 의한 반도체 버어니어 구조는, 사진틀 형상으로서, 일정 길이씩 증가되는 양대각선 길이를 갖는 다수개의 버어니어(12,13,14,15..)가 상하 좌우 일정 등간격으로 배치되고, 양대각선의 길이가 가장 짧으면서, 정중앙에 배치되는 버어니어(11)는 그 내부가 메워진 형태이다.
여기서, 양대각선의 길이가 가장 짧으면서, 정중앙에 배치되는 버어니어(11)는 첫번째 층에서 형성되는 마스크를 정렬하기 위한 1차 버어니어(11)이고, 두번쩨 층에 형성되는 마스크를 정렬하기 위한 2차 버어니어(12)는 1차 버어니어(11)를 둘러싸도록 일정 간격을 두고, 사진틀 형태로 형성되고, 세번째 층에 형성되는 마스크를 정렬하기 위한 3차 버어니어(13)는 2차 버어니어(12)보다 대각선의 길이가 크고, 2차 버어니어(12)를 일정 거리를 두고, 둘러쌀 수 있도록 형성되며, 4차 버어니어(14), 5차 버어니어(16)는 상기와같은 규칙으로 배열할 수 있다. 이때, 각각의 버어니어간의 거리(X1,X3,X5.... ,Y1,Y3,Y5...) 및 각각의 버어니어 폭(X2,X4... , Y2,Y4..)은 각각 4 내지 6 ㎛가 바람직하다.
도 3은 상기의 버어니어 구조의 단면을 나타낸 것으로, 각각의 버어니어들은 동일한 기판 표면에 일정 거리를 두고 배치되며, 그 형상은 凸 자 형태로 형성된다.
이러한 구조의 다수개의 버어니어 구조에 의한 오버레이 정확도는 기준치가되는 버어니어와, 타겟이 되는 버어니어간의 상하 간의 차 또는 좌우 간의 차를 구하여 2분한 값으로 오버레이 정확도를 산출하는 것으로서, 예를들어, 2차 버어니어(12)와 4차 버어니어(14)간의 정확도를 구하고자 할때, 오버레이 정확도는,
shift X = (X24-X24')/2
shift Y = (Y24-Y24')/2
와 같은 방법으로 구하여 진다.
도 4는 본 발명의 다른 실시예를 설명하기 위한 방법으로, 본 발명의 다른 실시예에 따른 버어니어 구조는, 플레이트 형상으로서, 일정한 길이씩 감소되는 양 대각선 길이를 갖는 다수개가 상하 좌우 일정 등간격으로 포개어져 배치된다.
즉, 부연하자면, 양 대각선의 길이가 가장 긴 플레이트는 본 실시예에서, 첫번째 패턴을 정렬하기 위한 1차 버어니어(21)가 되고, 이 1차 버어니어보다는 일정 폭 정도 적도록 두번째 패턴을 정렬하기 위한 2차 버어니어(22)가 1차 버어니어(21) 상부에 얹어지게 되고, 이와 동일한 규칙으로 3차, 4차 5차 버어니어(23,24,25)가 이전에 형성된 버어니어 상부에 이전 버어니어보다 점차 작은 폭을 갖도록 얹어지게 된다.
여기서, 상기의 버어니어의 형태는 정사각형의 형태를 취함이 바람직하며, 한 변의 길이는 50 내지 100㎛ 정도로 한다.
또한, 상기 버어니어들(10)은 도 5에 도시된 바와 같이, 사각의 다이(100)를 둘러싸는 스크라이브 라인(9)상의 4개의 에지(edge) 부분에 설치된다.
이와같은 구조의 단면은 凸타입과, 凹타입으로 나뉠수 있다.
먼저, 凸타입은 도 6에 도시된 바와 같이, 첫번째 마스크 패턴을 정렬하기 위한 1차 버어니어(21)은 가장 넓은 폭으로 형성되고, 연이어 2차, 3차, 4차.. 버어니어(22,23,24)들은 점차 적은 폭으로 적층된다.
한편, 凹 타입은 도 7에 도시된 바와 같이, 첫번째 마스크 패턴을 정렬하기 위한 1차 버어니어(21)는, 그 간격이 가장 넓고, 연이어 2차, 3차, 4차.. 버어니어(22,23,24)들은 노출되는 간격이 점차적으로 줄어든다.
이와같은 구조 또한, 상기 일실시예와 동일한 방법, 즉, 기준치가 되는 버어니어와, 타겟이 되는 버어니어간의 상하 간의 차 또는 좌우 간의 차를 구하여 2분한 값으로 오버레이 정확도를 산출한다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 동일 평면에 적어도 2개 이상의 패턴을 형성하고자 할때, 스크라이브 라인내에 설치되는 버어니어를 일정 간격을 두고 사진틀 형상으로 점차적으로 양대각선의 길이를 증대시키어, 다수개의 버어니어를 형성하는 구조 또는 플레이트 형상으로 1차 버어니어를 형성한다음, 점차적으로 양대각선의 길이를 줄여 2차, 3차, 4차 버어니어를 순차적으로 적층하는 구조로 버어니어를 형성하여, 효과적으로 패턴들을 정렬할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (10)

  1. 기준이 되는 버어니어와, 적어도 하나이상의 타겟 버어니어를 구비하는 반도체 버어니어 구조에 있어서, 상기 타겟 버어니어는 기준 버어니어와 일정 간격을 두고, 등간격으로 배치되고, 상기 기준 버어니어와 타겟 버어니어는 가장자리를 제외한 면이 개구된 사각의 틀 형상을 갖으며, 타겟 버어니어 중 양대각선의 길이가 가장 짧으면서, 정중앙에 배치되는 것은 메워진 형태인 것을 특징으로 하는 반도체 버어니어 구조.
  2. 제 1 항에 있어서, 상기 기준이 되는 버어니어와 타겟 버어니어의 단면은 凸자 형태인 것을 특징으로 하는 반도체 버어니어 구조.
  3. 제 1 항에 있어서, 상기 버어니어는 한 다이를 둘러싼 스크라이브 라인에 설치되는 것을 특징으로 하는 반도체 버어니어 구조.
  4. 기준이 되는 버어니어와, 적어도 하나이상의 타겟 버어니어를 구비하는 반도체 버어니어 구조에 있어서, 상기 타겟 버어니어는 기준 버어니어 보다 상하 좌우 일정 간격을 두고 감소되면서 기준 버어니어 상부에 일정 등간격으로 포개어져 배치되고, 상기 타겟 버어니어와 기준 버어니어는 플레이트 형상을 갖는 것을 특징으로 하는 반도체 버어니어 구조.
  5. 제 4 항에 있어서, 상기 플레이트 형상의 버어니어는, 1차적으로 형성되는 버어니어의 한변이 이후에 형성되는 버어니어의 한 변보다 더 큰 폭을 갖는 것을 특징으로 하는 반도체 버어니어 구조.
  6. 제 4 항에 있어서, 상기 플레이트 형상의 버어니어는 정사각형의 형태를 갖는 것을 특징으로 하는 반도체 버어니어 구조.
  7. 제 5 항에 있어서, 상기 1차적으로 형성되는 버어니어의 한변은 50 내지 100㎛의 폭을 갖는 것을 특징으로 하는 반도체 버어니어 구조.
  8. 제 4 항에 있어서, 상기 버어니어는 사각의 다이를 둘러싼 스크라이브 라인에 설치되는 것을 특징으로 하는 반도체 버어니어 구조.
  9. 기준이 되는 버어니어와, 적어도 하나 이상의 타겟 버어니어를 구비하는 반도체 버어니어 구조에 있어서, 상기 타겟 버어니어는 기준 버어니어 보다 상하 좌우 일정 간격을 두고 증가되면서 기준 버어니어 상부에 포개어져 배치되고, 상기 타겟 버어니어와 기준 버어니어는 중앙이 개구된 사각의 틀형상을 갖는 것을 특징으로 하는 반도체 버어니어 구조.
  10. 다수개의 버어니어에 의하여 오버레이 정확도를 측정하는 방법에 있어서, 기준치가 되는 버어니어와, 타겟이 되는 버어니어간의 상하 간의 차 또는 좌우 간의 차를 구하여 2분한 값으로 상하 좌우의 오버레이 정확도를 측정하는 것을 특징으로 하는 오버레이 정확도를 측정하는 방법.
KR1019960049832A 1996-10-29 1996-10-29 반도체 버어니어 구조 및 그것을 이용한 오버레이 정확도 측정방법 KR19980030438A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960049832A KR19980030438A (ko) 1996-10-29 1996-10-29 반도체 버어니어 구조 및 그것을 이용한 오버레이 정확도 측정방법
US08/960,467 US5952134A (en) 1996-10-29 1997-10-29 Method for measuring overlay accuracy
US09/346,209 US6063529A (en) 1996-10-29 1999-07-01 Overlay accuracy measurement mark

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960049832A KR19980030438A (ko) 1996-10-29 1996-10-29 반도체 버어니어 구조 및 그것을 이용한 오버레이 정확도 측정방법

Publications (1)

Publication Number Publication Date
KR19980030438A true KR19980030438A (ko) 1998-07-25

Family

ID=19479630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960049832A KR19980030438A (ko) 1996-10-29 1996-10-29 반도체 버어니어 구조 및 그것을 이용한 오버레이 정확도 측정방법

Country Status (2)

Country Link
US (2) US5952134A (ko)
KR (1) KR19980030438A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741989B1 (ko) * 2006-06-23 2007-07-23 삼성전자주식회사 오버레이 마크 및 이를 이용한 오버레이 측정 방법
CN113296365A (zh) * 2020-12-29 2021-08-24 杭州广立微电子股份有限公司 一种测量套刻误差的方法及测试结构

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465322B2 (en) 1998-01-15 2002-10-15 Koninklijke Philips Electronics N.V. Semiconductor processing methods and structures for determining alignment during semiconductor wafer processing
JPH11258776A (ja) * 1998-03-13 1999-09-24 Sony Corp 重ね合わせ測定パターン、フォトマスク、重ね合わせ測定方法及び重ね合わせ測定装置
US6374396B1 (en) 1998-12-04 2002-04-16 Micron Technology, Inc. Correction of field effects in photolithography
US6440612B1 (en) 1999-09-01 2002-08-27 Micron Technology, Inc. Field correction of overlay error
US6362491B1 (en) * 1999-10-01 2002-03-26 Taiwan Semiconductor Manufacturing Company Method of overlay measurement in both X and Y directions for photo stitch process
JP2001168002A (ja) * 1999-12-06 2001-06-22 Mitsubishi Electric Corp 半導体装置およびその製造に用いるフォトマスクならびにその重ね合わせ精度向上方法
TW434686B (en) * 2000-03-01 2001-05-16 United Microelectronics Corp Alignment accuracy measuring cursor with multiple pitches
US6350548B1 (en) * 2000-03-15 2002-02-26 International Business Machines Corporation Nested overlay measurement target
JP2001351843A (ja) * 2000-06-06 2001-12-21 Matsushita Electric Ind Co Ltd フォトマスクの作成方法及びアライメント方法
US6218200B1 (en) * 2000-07-14 2001-04-17 Motorola, Inc. Multi-layer registration control for photolithography processes
EP1258834B1 (en) * 2001-05-14 2004-12-29 Infineon Technologies AG Method for performing an alignment measurement of two patterns in different layers on a semiconductor wafer
US6638671B2 (en) 2001-10-15 2003-10-28 International Business Machines Corporation Combined layer-to-layer and within-layer overlay control system
US6975398B2 (en) 2001-10-15 2005-12-13 International Business Machines Corporation Method for determining semiconductor overlay on groundrule devices
JP4011353B2 (ja) * 2002-01-31 2007-11-21 沖電気工業株式会社 合わせ測定用のレジストパターン
US7804994B2 (en) * 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
US7608468B1 (en) * 2003-07-02 2009-10-27 Kla-Tencor Technologies, Corp. Apparatus and methods for determining overlay and uses of same
KR100546336B1 (ko) * 2003-07-03 2006-01-26 삼성전자주식회사 복수의 교점을 가지는 오버레이 키 및 이를 이용한오버레이 측정 방법
DE10345524B4 (de) * 2003-09-30 2005-10-13 Infineon Technologies Ag Verfahren zur Bestimmung eines relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer mittels eines Rasterelektronenmikroskops
US20050097764A1 (en) * 2003-11-10 2005-05-12 Kim Su H. Enhanced visibility of overlay measurement marks
US6937337B2 (en) * 2003-11-19 2005-08-30 International Business Machines Corporation Overlay target and measurement method using reference and sub-grids
US7439001B2 (en) * 2005-08-18 2008-10-21 International Business Machines Corporation Focus blur measurement and control method
US7474401B2 (en) * 2005-09-13 2009-01-06 International Business Machines Corporation Multi-layer alignment and overlay target and measurement method
TWI338819B (en) * 2006-06-23 2011-03-11 Ind Tech Res Inst Recticle pattern applied to mix-and-match lithography process and alignment method of thereof
KR100787941B1 (ko) * 2006-07-13 2007-12-24 삼성전자주식회사 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법
US7455939B2 (en) * 2006-07-31 2008-11-25 International Business Machines Corporation Method of improving grating test pattern for lithography monitoring and controlling
US20080124387A1 (en) * 2006-11-27 2008-05-29 Kapac, Llc Methods and formulations for enhancing the absorption and decreasing the absorption variability of orally administered drugs, vitamins and nutrients
US7879515B2 (en) * 2008-01-21 2011-02-01 International Business Machines Corporation Method to control semiconductor device overlay using post etch image metrology
US7598155B1 (en) * 2008-04-29 2009-10-06 Winbond Electronics Corp. Method of manufacturing an overlay mark
US9097989B2 (en) 2009-01-27 2015-08-04 International Business Machines Corporation Target and method for mask-to-wafer CD, pattern placement and overlay measurement and control
US9927718B2 (en) 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
US8730473B2 (en) 2010-09-28 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple edge enabled patterning
US20120237857A1 (en) 2011-03-16 2012-09-20 Nanya Technology Corp. Photomask and method for forming overlay mark using the same
US10890436B2 (en) 2011-07-19 2021-01-12 Kla Corporation Overlay targets with orthogonal underlayer dummyfill
US9190261B2 (en) 2011-08-25 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Layer alignment in FinFET fabrication
CN109856930B (zh) * 2017-11-30 2021-05-25 京东方科技集团股份有限公司 对准标记、基板及其制作方法、曝光对准方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208723A (ja) * 1983-05-12 1984-11-27 Mitsubishi Electric Corp マスク合わせ用マ−ク
JPS62205623A (ja) * 1986-03-06 1987-09-10 Canon Inc 位置合せアライメントパタ−ン
KR970010666B1 (ko) * 1993-12-27 1997-06-30 현대전자산업 주식회사 반도체 소자의 패턴 중첩오차 측정방법
KR0168772B1 (ko) * 1994-03-10 1999-02-01 김주용 포토마스크 및 그를 이용한 반도체 장치 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741989B1 (ko) * 2006-06-23 2007-07-23 삼성전자주식회사 오버레이 마크 및 이를 이용한 오버레이 측정 방법
CN113296365A (zh) * 2020-12-29 2021-08-24 杭州广立微电子股份有限公司 一种测量套刻误差的方法及测试结构
CN113296365B (zh) * 2020-12-29 2024-04-02 杭州广立微电子股份有限公司 一种测量套刻误差的方法及测试结构

Also Published As

Publication number Publication date
US5952134A (en) 1999-09-14
US6063529A (en) 2000-05-16

Similar Documents

Publication Publication Date Title
KR19980030438A (ko) 반도체 버어니어 구조 및 그것을 이용한 오버레이 정확도 측정방법
CN111312691B (zh) 一种套刻对准标记结构、套刻对准测量方法及半导体器件
EP1128215B1 (en) Semiconductor wafer with alignment mark sets and method of measuring alignment accuracy
CN115172362A (zh) 版图结构和版图结构的布局方法
CN112034677B (zh) 一种套刻标记、套刻标记方法及套刻测量方法
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
JPH10125751A (ja) 重ね合わせ精度測定パターン及び重ね合わせ精度測定方法
JPH11307418A (ja) マスク合わせマークおよびマスク合わせ方法
CN103681624B (zh) 叠对标记及其形成方法
CN113741154A (zh) 对位偏差的量测方法、半导体器件及其制备方法
US5817437A (en) Method for detecting phase error of a phase shift mask
KR0172557B1 (ko) 중첩마크가 구비된 반도체 장치
CN111508825B (zh) 一种器件偏移监测方法、半导体器件及其制作方法
KR960007621B1 (ko) 반도체 소자의 중첩 오차 보정방법
US20230350310A1 (en) Overlay mark
KR100262667B1 (ko) 반도체장치제조방법
KR0172287B1 (ko) 중첩 정확도와 노광장비의 포커스를 동시에 측정하기 위한 측정마크를 이용한 중첩 정확도 및 노광장비의 포커스 측정 방법
KR20040003936A (ko) 반도체 소자의 얼라인 마크
CN101097410A (zh) 对曝光位置标记的位移进行检测的方法
KR19990070018A (ko) 반도체 소자의 오정렬 측정 패턴
KR19990013281A (ko) 회로패턴의 치수정확도와 중첩정확도를 측정하기 위한 측정패턴세트 및 방법
JPH1174189A (ja) マスクの位置ずれ検出用マーク
KR100197981B1 (ko) 반도체소자의 마스크 정렬 측정방법
KR20000042842A (ko) 반도체 소자의 오버레이 마크
KR19990040283U (ko) 레이어 정렬 마크

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application