KR19980024598A - 전기장 방출 냉음극 - Google Patents

Abstract

본 발명은 고저항 저항기가 낮은 저항으로 형성될 수 있는 전기장 방출 냉음극에 관한 것이다. 삽입된 제1 절연층을 갖는 냉음극 기능을 하는 도체 기판 상에 저항층이 형성되고, 삽입된 제2 절연층을 갖는 저항층 위에 게이트 전극이 형성되고, 게이트 전극과 제2 절연층 안에 다수의 개구가 형성되고, 이들 개구의 각각의 저항층 위에 원추형 에미터 원추가 형성되어있다. 저항층은 에미터 형성 영역과, 이 에미터 형성 영역의 원주 주변에 일정하게 배열된 다수의 저항기로 만들어지고, 각 저항기는 도체 기판과 전기로(electrically) 연결되어 있다. 최외곽 원주 위에 위치된 에미터 원투는 저항층의 각 저항기에 대해 동일한 저항 길이로 배열되어 있다.

Description

전기장 방출 냉음극

본 발명은 반도체 미세처리 기술을 사용하여 제조된, 개선된 전기장 방출 내음극에 관한 것이다.

금속 또는 반도체의 표면에 약 10⁶내지 10⁷(V/cm)의 전기장을 걸면, 상온(常溫)이더라도, 배리어를 통해서 전자가 통과하고, 터널 효과에 의해 진공으로 전자가 방출된다. 이러한 현상은 전자 방출이라고 알려져 있으며, 이러한 원리에 따라 전자를 방출하는 음극은 전기장 방출 (냉)음극이라고 알려져 있다.

미크론 정도의 크기 때문에, 전기장 방출 냉음극은 고밀도 집적을 가능하게 하며, 열음극(hot cathode)과 비교했을 때, 고효율 및 고전류밀도의 이점을 더 갖는다. 또한, 방출된 전자는 진공 상태에서 활성이고, 냉음극을 사용한 소자는 고상소자보다 고속도이다. 이러한 특성은 고진폭 소자와 고휘도 디스플레이와 같은 응용에서 유용한 것으로 기대된다.

최근, 스핀트(Spindt) 타입으로 알려진 전기장 방출 냉음극은 미크론 정도의 크기이고, 반도체 집적 기술을 사용함으로써 제조된 것으로 설명된다. 이러한 유형의 전기장 방출 냉음극을 제조할 때 반도체 미세처리 기술을 사용함으로써, 원추형 에미터와 게이트 전극 사이의 거리는 초미크론 정도로 된다. 이러한 전기장 방출 냉음극은 에미터 원추와 게이트 전극 상이에 약 30 내지 60V의 전압을 인가할 때 에미터 원추 끝으로부터 전자를 방출할 수 있다. 이러한 유형의 전기장 방출 냉음극은 수 미크론 정도의 에미터 원추 사이의 정점을 갖도록 제조할 수 있기 때문에, 수백 내지 수만개의 전기장 방출 냉음극이 기판 위에 공급될 수 있다.

상기 설명된 전기장 방출 냉음각이 예로서, 일본 특허 공개공보 제282716/1995에는 직사각형 에미터 형성 영역에 다수개의 냉음극 에미터를 형성한 다음, 그 직사각형 에미터 형성의 바깥 원주를 높은 저항의 재료로 봉입함으로써 방출 전류의 일정하고 고속 반응 조절을 가능하게 하는 구조에 대해서 설명되어있다. 이러한 전기장 방출 냉음극은 도1의 평면도와 도2의 단면도에 도시되어 있다.

도1 및 도2에 도시된 바와 같이, 이러한 전기장 방출 냉음극은 게이트 전극(2)과 음극(1)으로 만들어진 방출 영역을 포함한다. 이러한 방출 영역은 음극(1)으로부터 잘라낸 정사각형 영역의 외부 원주를 따라 일정한 폭을 갖는 프레임 형태로 형성된 음극(1)의 것보다 휠씬 높은 저항을 갖는 저항기(3), 및 저항기(3)의 내부 원주 내의 연속막으로서 형성된 정사각형 도체(4)로 구성되어 있다.

도체(4)의 표면 상에는 미세한 냉음극인 다양한 에미터 원추(5)가 구비되어 있다. 이러한 에미터 원추(5)는 몰리브덴과 같은 전자 방출 재료로 형성되고, 실질적으로 원추 형상으로 형성되며, 이들 원추의 끝은 실질적으로 게이트 전극(2)내에 형성된 전자의 통로를 위한 게이트 개구(2a)의 중심에 위치되어있다. 방출된 전자를 수용하기 위한 양극(anode)은 삽입된 진공부(도면에 도시되지 않음)와 함께 게이트 전극(2)의 상부 대향면 위에 형성되어있다.

이러한 전기장 방출 냉음극의 음극(1)과 게이트 전극(2) 사이에 규정된 전압을 부가함으로써, 그 규정 전압은 에미터 형성 영역(15) 내에서 에미터 원추(5)에 차례로 가해지고, 터널 효과에 의해 각 에미터 원추(5)로부터 전자가 방출된다. 이러한 경우에, 규정 전압은 각 에미터 원추(5)의 끝에서의 전기장 세기가 10⁷(V/cm)가 되도록 하는 값이다. 상기 설명된 구성에서 에미터와 음극 사이에 저항층을 제공하는 이유는 다음과 같다.

일반적으로, 전기장 방출 냉음극에서, 에미터 원추의 끝은 게이트 전극으로 부터, 초미세 레벨로, 극히 짧은 거리로 배열된다. 기판 위에는 수백 내지 수만 에미터 원추가 형성되어있기 때문에, 제조 공정에서 발생된 먼지 때문에 게이트와 에미터 원추 사이에서 회로단락이 발생할 수 있다. 심지어는 하나의 에미터 원추와 게이트 전극 사이의 회로 단락은 음극과 게이트 전극 사이의 회로 단락을 유발하고, 에미터 원추에 전압을 가하지 못하여 작동이 불가능하게 되는 결과를 가져온다.

또한, 전기장 방출 냉음극이 초기 작동할 때 일부에서 가스 누출이 발생할 수 있으며, 이러한 가스는 에미터 원추와 게이트 전극 또는 양극 사이로 배출되어, 음극으로 고전류가 흐르게 됨으로써, 음극의 고장을 가져올 수 있다.

또한, 다수의 에미터 원추 사이의 몇 개의 에미터 원추는 제조할 때 발생하는 다양성 때문에 더욱 쉽게 저자를 방출하는 경향이 있을 수 있다. 그 결과, 전자가 방출하는 동안, 전자 방출은 방출할 가능성이 더욱 많은 이러한 방출 원추 주위로 모이는 경향이 있어서, 전류량이 크게 변동하게 만들 것이다.

상기 도2에 도시된 바와 같이, 일정한 폭을 갖는 저항기(3)는, 음극(1)과 에미터 원추(5) 사이에 에미터 형성 영역(15)의 외부 원주를 따라 형성되어있고, 불균일 형상에 의해, 에미터 원추(5)를 따라 하나의 에미터 원추가, 비정상적으로 높은 수의 전자를 방출하기 시작하게 만들면, 저항기(3) 때문에 게이트 전극(2)과 음극(1) 사이에서 전압 강하가 발생한다. 전압 강하의 결과로서, 비정상적으로 높은 전류가 방출될 때 방출전류에 응답하여 에미터 원추에 가해진 전압이 강하함으로써, 전자 방출을 억제하고, 각 에미터 원추(5)에서 전자 방출이 안정화될 수 있도록 하며, 음극(1)의 파손을 방지한다.

미크론 크기정도의 크기를 갖는 상기 설명된 전기장 방출 냉음극의 또다른 예로서, 일본 특허 공개공보 제94076/1995에는, 에미터와 게이트 사이의 회로가 단락될 때 융합되는 음극과 에미터 사이의 저항층 위에 절연층이 구비되고, 용융-분산제가 이론적으로 흩어지지 않는 장치에 대해서 설명되어있다. 이러한 전기장방출 냉음극의 음극 도체의 부분도면은 도3에 나타나있다.

도3에서, 다수의 컷아웃(cut out ; 6)이 음극(1) 내에 구비되어있고, 각 컷아웃(6) 내에는 직사각형 저항기(3)가 구비되어있다. 저항기(3)는 주변에 8개의 단자(7)를 구비하고 있고, 이들 단자(7)는 음극과 저항기(3)를 전기로 연결한다. 다수의 에미터 원추(5)를 갖는 전기장 냉음극은 이러한 저항기(3) 상에 형성되어있다.

도4는 라인 B-B를 따라 취한 단면도이고, 도3에 도시된 저항기(3) 상에 형성된 전기장 방출 냉음극의 상태를 보여준다. 도4에서, 음극(1)은 절연 기판(9) 상에 형성되고, 이 음극(1) 내에 형성된 컷아웃(6)에서, 저항기(3)는 단자(단자부(7))가 음극(1)의 상부에 연결되도록 형성되어있다. 게이트 전극(2)은 삽입된 절연층을 가지고 저항기(3) 위에 형성되고, 다음에 이 게이트 전극(2)과 절연층(10) 내에 구비된 다수의 개구(8)의 각각 안에는 에미터 원추(5)가 형성되어있다. 또한, 삽입된 절연층(10)과 함께 음극(1) 위에는 게이트 전극(2)이 형성되어있다.

이 전기장 방출 냉음극 내의 게이트 전극(2)과 에미터 원추(5) 사이에서 회로 단락이 발생하는 경우에, 저항기(3)의 외부 원주 내에 구비된 단자부(7)는 융합됨으로써, 에미터 형성 영역을 완전히 절연시킨다. 이러한 방법으로, 단자부(7)는 다수의 에미터 형성 영역을 위한 퓨즈로서 기능을 하고, 그렇게 함으로써, 그 장치가, 그 영역의 일부에서 이상현상이 발생하는 경우에도, 또 그렇게 해서 에미터가 고장나는 경우에도 제 기능을 할 수 있게 한다.

그럼에도 불구하고, 선행 기술의 상기 설명된 전기장 방출 냉음극은 다음과 같은 문제점을 갖는다:

(1) 일본 특허 공개공보 제282716/95에 기재된 발명에 있어서:

도5에 도시된 바와 같이, 음극의 고장을 일으키는 전압(파괴 전압)과 저항 사이에 비례 관계가 존재하고, 그것은, 실섬을 통해서 발견되었으며, 예를 들면, 전기장 방출 냉음극에서 적어도 100V의 전압을 유지하고, 적어도 50㏀의 저항이 얻어져야 한다.

그러나, 저항기를 형성할 때 몇가지 조건이 적용된다. 방전되지 않게 하기 위해서, 저항기의 치수 조건으로서 도6에 도시된 저항 R과 저항 길이 L 사이의 관계가 적용된다. 또한, 도7에 도시된 이온 주입량과 층 저항 사이의 관계는 저항기 형성의 제조 조건으로서 적용된다. 이 경우에, 도7에 도시된 불순물 농도는 도6에 도시된 저항기 길이(L)에 상응한다.

상기 도6 및 도7에 도시된 관계로부터 알 수 있듯이, 적어도 50㏀의 저항이 얻어질 경우에 저항 길이(L)는 5㎛가 되어야 하고, 이러한 조건에 따라서, 이온 주입량이 10¹⁴cm^-2이고, 불순물의 농도가 낮은 고저항을 갖는 고저항층 영역을 사용하여 저항이 형성되고, 그 결과로서, 제조된 제품에서 광범위한 다양성이 나타날 것이다.

저항이 낮고 불순물 농도가 낮고, 저항 길이(L)를 100㎛까지 연장함으로써 이온 주입량이 10¹⁶cm^-2인 낮은 저항층 영역을 사용하면 저항 상승 수단으로서 간주될 수 있지만, 에미터 형성 영역의 외부 주변을 따라 일정한 폭으로 저항이 형성된 경우에, 저항은 저항 길이(L)에 무관하고, 저항은 저항 길이(L)를 100㎛까지 연장시켜도 고레벨로 상승할 수 있다.

(2) 일본 특허 공개 공보 94076/95에 기재된 발명에 있어서;

단순히 퓨즈로서 기능을 하는 저항층의 4개의 모서리에 협소한 단자 부가 형성된 도4에 도시된 저항기는 에미터 형성 영역의 파괴를 방지하지 못한다. 저항기가 퓨즈로서 사용된 이러한 타입의 구조에서, 저항기를 통해서 회로단락 전류가 흐를 때 융합하기 위한 저항의 요건은 상당히 협소한 패터닝 요구한다. 방전에 대한 안전장치로서 그러한 협소한 패터닝을 필요로 하는 저항기의 사용은 높은 저항기를 갖는 저항층을 필요로 하며, 고저항 부품을 사용하면 열등한 재현성과 열등한 안정도를 수반한다.

본 발명의 목적은, 상술한 문제점을 해결하고, 낮은 저항을 갖는 고저항 저항기의 형성을 통해서, 방출 특성에 필요한 저항을 적절하게 조절할 수 있을 뿐만 아니라 파괴되지 않도록 보호하며, 우수한 재생성을 재현성을 갖는 전기장 방출 냉음극을 제공하는 것이다.

도1은 일본 특허 공개 공보 제282716/95에 기재된 선행기술의 전기장 방출 냉음극의 평면도.

도2는 도1의 단면을 도시하는 도면.

도3은 일본 특허 공개 공보 제94076/95에 기재된 선행기술의 전기장 방출 냉음극의 평면도.

도4는 도3의 라인 B-B에서 취해진 단면을 도시한 도면.

도5는 전기장 방출 냉음극의 저항과 파괴전압 사이의 관계를 도시하는 그래프.

도6은 전기장 방출 냉음극에 사용된 저항기의 저항 길이 사이의 관계를 도시하는 그래프.

도7은 전기장 방출 냉음극에 사용된 저항기의 층 표면 저항과 이온 주입량 사이의 관계를 도시하는 그래프.

도8은 본 발명의 전기장 방출 냉음극의 일 구체예를 도시하는 평면도.

도9는 도8의 라인 A-A에서 취한 단면을 도시하는 도면.

도10은 본 발명의 또다른 구체예를 도시하는 평면도.

도11은 본 발명의 또다른 구체예를 도시하는 평면도.

* 도면의 주요부분에 대한 부호의 설명 *

1 ; 음극2 ; 전극

11 ; 도체 기판13 ; 절연층

12a ; 음극 전력 공급부12b ; 비산화 접점부

14 ; 반응층15 ; 에미터 형성 영역

15' ; 저항기18 ; 집속 전극

상술한 목적을 달성하기 위해서,

제1 삽입된 절연층과 함께 음극을 구성하는 도체 기판 상에 형성된 저항층과;

삽입된 제2 절연층과 함께 상기 저항층 위에 형성된 게이트 전극; 및

다수의 개구의 내에 각각 상기 저항층 위에 형성된 원추형 에미터 원추를 포함하는 전기장 방출 냉음극이 제공되며,

여기서, 상기 다수의 개구는 상기 저항층의 표면만큼 멀리 투과하는 게이트 전극과 제2 절연층 내에 형성되고,

상기 저항층은 상기 에미터 원추가 형성된 에미터 형성 영역으로 형성되고, 다수의 동일구조의 저항기 유닛은 상기 에미터 형성 영역의 외부 원주 주변에 일정하게 배열되고,

상기 다수의 저항기 유닛은 각각 상기 도체 기판에 전기로 연결되어있다.

상술한 경우에, 상술한 에미터 원추 중에서, 최외곽 주변에 위치한 에미터 원추는 저항층의 각 저항유닛에 대해 동일한 저항 길이로 위치될 수 있으며, 이 저항 길이는 도체 기판과 함께 접속이 성립된 각 저항기 유닛의 끝으로부터의 거리로서 결정된 것이다.

또한, 에미터 형성 영역은 규정된 곡률을 갖는 각 단부 사이의 엣지 및 직사각형상을 갖는 각 단부를 갖는 단순한 십자 형상일 수 있다. 그러한 경우는, 직사각형 저항이 에미터 형성 영역의 단부의 각각 위에 형성된 구조일 수도 있다. 또한 직사각형 저항기는 테이퍼시켜도(tapered) 된다.

별법으로는, 에미터 형성 영역이 디스크로서 형성된 구조가 채용될 수도 있으며, 에미터 원추는 에미터 형성 영역의 중심에 중심을 둔 동심원으로 형성된다.

별법으로는, 에미터 형성 영역이 정사각형 또는 직사각형으로 형성되고, 대향하는 측부의 에미터 원추가 대칭의 중심으로서 에미터 형성 영역의 중심과 대칭으로 배열된 구조가 채용될 수도 있다.

상술한 전기장 방출 냉음극의 어떤 경우에는, 저항층이 불순물의 이온 주입량이 적어도 10¹⁶cm^-2인 실리콘층일 수도 있다. 이러한 경우에, 불순물은 인, 붕소, 비소, 또는 안티몬이다.

상술한 바와 같은 본 발명에 따라, 방출 특성에 필요하고 파괴에 대해 보호하는 절연층은 에미터 형성 영역의 외부 원주 주변에 일정하게 배열된 다수의 저항기 유닛으로 만들어지며, 그 결과로서, 규정 저항치는 저항기 유닛의 저항 길이(L)와 저항 폭(W)을 변경시킴으로써 얻어진다. 따라서, 낮은 저항을 갖는 고저항 재료는 저항층 내에서 사용될 수 있고, 방출 특성에 필요하다고 파괴에 대해 보호하기 위한 저항을 적절하게 조절할 수 있고 높은 재현성을 얻을 수 있다.

또한, 최외각 원주 상에 위치된 에미터 원추는, 저항층의 각 저항 단위에 대해 저항길이가 동일하도록 배열된 구성에서, 에미터 형성 영역이 외부 원주를 넘어 형성된 저항에 대해 주위에 에미터 원추와 중심에 있는 에미터 원추와 중심에 있는 에미터 원추 사이에 거리의 차이가 존재하지 않으며, 그 결과로서, 저항기 때문에 게이트 전극과 음극 사이에 전압 강하가 발생하지 않을 것이다. 게이트 전극과 음극 사이에 전에 저항층 위에 저항의 일정한 균형이 달성되는 구조에서는, 방전류에 의해 저항기의 융합이 발생하지 않을 것이다.

상기 설명한 바와 같이, 본 발명에 따라, 고저항 저항기는 층 저항의 미미한 변화와 낮은 저항을 갖도록 형성될 수 있으며, 그 결과, 본 발명은 파괴에 대한 보호 뿐만 아니라 우수한 방출 특성을 갖는 전기장 방출 냉음극을 제공할 수 있으며, 또한, 우수한 재현성을 제공한다.

또한, 저항층을 구성하는 저항 유닛과 에미터 형성 영역은 에칭 공정에 의해 수행된 패터닝에 의해 지정된 형상으로 동시에 형성될 수 있으며, 따라서, 고저항 저항층은 우수한 제어로 형성될 수 있으며, 제조 수율의 개선이 기대될 수 있다.

마지막으로, 본 발명의 구성은 게이트 전극과 음극 사이의 저항에 의해 전압 강하를 제거하고 방전에 의해 저항기의 융합을 제거하기 때문에, 전기장 방출 냉음극은 안정한 작동과 높은 신뢰도를 특징으로 한다.

본 발명의 상기 목적과 기타 목적, 특징 및 이점은 본 발명의 바람직한 구체예를 예를 들어 설명하는 첨부된 도면에 기초한 다음 설명으로부터 자명해질 것이다.

바람직한 구체예의 상세한 설명

다음은 첨부된 도면을 참고해서 본 발명의 구체예에 대해 설명하려고 한다. 도 8은 본 발명에 따른 전기장 방출 냉음극의 제1 구체예를 보여주는 평면도이고 도9는 도8의 라인 A-A를 따라 취한 단면을 보여준다.

음극으로서 작용하는, 단결정 실리콘(Si)으로 구성된 도체 기판(11)의 표면위에 열산화 방법에 의해 이산화규소(SiO₂)로 만든 절연층(13)을 형성하고, 다음에, 판술 또는 RIE(반응성 이온 에칭)과 같은 건식 에칭에 의해 4개의 개별 위치에 음극 전력 공급부(12a)로서 작용하는, 비산화 접점부(12b)를 형성된다. 다음에, 그 표면 상에 예를 들면 폴리실리콘(폴리-Si)으로 구성된 반응층(14)을 형성되고 그 위에 CVD 공법에 의해 절연층(13)과 접점부(12b)를 형성한다. 이 반응층(14) 위에 인(또는 붕소, 비소, 또는 안티몬)과 같은 불순물을, 10¹⁶cm^-2의 이온 주입 레벨로 주입하여, 예를 들면 100㏀/?의 낮은 저항층 표면저항을 생성한다. 이 저항층(14)은 절연층(13) 위에 위치한 부분에 에미터 원추(5)가 형성된 에미터 형성 영역(15)을 가지며, 이 에미터 형성 영역의 외부 원주를 넘어서, 대칭 중심으로서의 영역의 중심과 대향하는 배치로 4개의 저항기(15')를 형성한다. 에미터 형성 영역(15)은 단순한 십자형상을 가지며, 네 개의 단자부는 직사각 형상을 가지며, 각 단자부 사이의 엣지는 (설명될, 저항 길이(L)의 균일한 배치에 따라 결정된)규정 곡률을 가진다. 이 에미터 형성 영역(15)의 각 단부 위에는 직사각형 저항기(15')를 형성한다. 이 십자형상 저항층(14)은 각 단부(도8의 17)에 인접한 접점부(13b)(즉, 전극(12a)의 공급부)에 의해 도체 기판(11)(음극)과 전기적 접촉상태에 있다. 이 경우에, 저항층(14)은, 50㏀의 저항이 얻어지도록, 5㎛의 저항폭(W)과, 10㎛의 저항 길이(L)를 갖는 형태로 에칭에 의해 패터닝시킨다. 에미터 형성 영역(15)과 저항 영역은 이 패터닝 동안 동시에 형성된다.

위에 저항층(14)이 형성된 표면 위에 CVD 공법에 의해 실리콘 질화물(Si_XN_Y) 또는 실리콘 산화물(Si_XO_(1-8X))로 이루어진 절연층(10)을 형성한다. 예를 들면, 스터링 방법에 의해 이 절연층(10) 위에 텅스텐 실리사이드(WSi) 또는 텅스텐(W)과 같은 도체 재료로 이루어진 게이트 전극(2)을 형성한다. 절연층(10)과 게이트 전극(2) 내에는 저항층(14)의 표면만큼 멀리 관통하는 다수의 원통형 개구(8)를 형성하고, 이 개구(8) 내부 저항층(14)의 표면 위에 증발 방법에 의해, 몰리브덴(Mo)과 같은 내화 금속 또는 다이스태틱 혼합물로 구성된 원추형 에미터 원추(5)를 형성한다. 여기서, 개구(8)는 포토레지스트 방법 및 RIE와 같은 건식 에칭 또는 습식 에칭 공법에 의해 형성할 수도 있다.

상술한 에미터 원추(5)의 형성에서, 최외곽 원주에 위치한 에미터 원추(5)는 각 단부(저항기 15')의 접점부(12b)의 연결 단부로부터 그들의 거리(저항 길이 L)가 저항층(14)의 각 단부(저항기 15')와 동일하도록 배열된다. 이러한 배열은 에미터 형성 영역(15)의 원주를 넘어 형성된 저항기에 대해 외부 엣지부 및 중심의 에미터 원추(5) 사이의 거리의 차이를 제거한다. 그 결과, 전압 강하의 영향을 제거할 수 있다.

이하에 기재된 것처럼 구성된 전기장 방출 냉음극에서, 선행기술의 상술한 예에서처럼, 음극(1)과 게이트 전극(2) 사이의 규정 전압을 가하면 에미터 형성 영역 내에 규정 전압이 에미터 원추(5)에 가해지도록 하여, 터널 효과에 의해 각 에미터 원추(5)로부터 전자가 방출된다.

이 구체예는 에미터 형성 영역(15)의 외부 원주를 넘어 형성된 저항기(15')가 군일하게 배치되고, 게이트 전극(2)과 음극(1) 사이의 저항층(14)의 전체 저항 균형이 균일하고, 그 결과 방전에 의한 저항의 융합이 발생하지 않도록 구성되어있다.

또한, 저항층(14)을 만드는 에미터 형성 영역(15)과 저항기(15')는 에칭 공정을 사용하여 패터닝함으로써 형성될 수 있기 때문에, 낮은 저항을 갖는 저항층을 사용한 우수한 조절로 방출 특성을 얻고 파괴에 대해 보호하기 위해 필요한 고저항 저항층이 형성될 수 있다.

또한, 열산화 방법에 의해 절연층(13)이 형성된다면, 절연층의 두께는 도체기판(11)의 방향으로 성장할 것이고, CVD 공정이 사용되는 경우보다 훨씬 고르게 게이트 전극(2)이 형성될 수 있다. 레벨링 기술을 더 사용하면, 더욱 고른 게이트 전극(2)이 형성될 수 있다.

도8에 도시된 저항기(15')를 점선으로 표시한 것처럼 테이퍼된 형태(T)로 형성하면, 더욱 높은 조항의 저항층(14)을 얻을 수 있다. 이 경우에, 저항층(14)의 저항은 테이퍼시키는 범위를 조절함으로써 원하는 값으로 조정할 수 있다.

상기 설명은 에미터 형성 영역(15)의 외부 단부에 네개의 저항기(15')를 구비하는 구성에 대해 설명하였지만, 네 개에 한정되는 것은 아니고, 주변 에미터 형성 영역(15) 주변으로 균일하게 배치될 수 있으면 어떠한 수라도 가능하다. 다시말하면, 저항기(15')의 수는 아무것이나 허용된다.

기타 구체예

상술한 구체예에서, 최외곽 원주에 위치한 에미터 원추는 저항 길이(L)가 저항층(14)의 각 단부에 대해 일정하게 배치되었지만, 저항층(14)의 각 저항기에 대해 대칭으로 에미터 원추(5)를 배열함으로써 전압강하를 제거할 수 있다.

예를 들면, 도10에 도시된 바와 같이, 에미터 원추가 형성된 에미터 형성 영역(25)이 디스크로서 구성된 구조가 채용될 수 있으며, 에미터 원추는 디스크의 중앙에 중심을 둔 동심원으로 배치되어있으며, 네게의 저항기(25')가 에미터 형성 영역(25)의 외곽 원주 둘레에 일정하게 배치된다. 이러한 구성을 채용하면, CRT의 응용으로서 에미터 형성 영역(25)의 원주 상에 집속 전극(18)을 형성할 때 에미터 형성 영역(25)으로부터 양극 쪽으로 방출된 전자 빔의 집속이 개선될 수 있다.

따라서, 도11에 도시된 바와 같이, 에미터 원추가 형성된 에미터 형성 영역이 직사각형 또는 정사각형으로 형성된 구조가 채용되고, 에미터 원추는 대칭의 중심과 각 대향한 쪽에 대해 대칭으로 배열되고, 네 개의 저항기(35')는 에미터 형성 영역(35)의 외부 원주 둘레에 일정하게 배열되어있다. 이러한 구성을 채용하면, 본 발명의 사용을, 초박형 디스플레이 디바이스의 화면 내부에 화소 영역으로서 허용한다.

그러나, 상기 설명은 단지 설명하기 위한 것이며, 본 발명의 특성과 이점은 앞에서 설명한 것에 한정되지 않고, 첨부된 청구범위 내에서 부품의 배열이 변경될 수 있다.

Claims (21)

1. 전기장 방출 냉음극에 있어서,

   삽입된 제1 절연층과 함께 음극을 구성하는 도체 기판 상에 형성된 저항층과;

   삽입된 제2 절연층과 함께 상기 저항층 위에 형성된 게이트 전극; 및

   다수의 개구의 각각의 내에 상기 저항층 위에 형성된 원추형 에미터 원추를 포함하는 전기장 방출 냉음극으로서,

   상기 다수의 개구는 상기 저항층의 표면만큼 멀리 투과하는 게이트 전극과 제2 절연층 내에 형성되고,

   상기 저항층은 상기 에미터 원추가 형성된 에미터 형성 영역으로 만들어지고, 다수의 동일구조의 저항기 유닛은 상기 에미터 형성 영역의 외부 원주 둘레에 일정하게 배열되고,

   상기 다수의 저항기 유닛은 각각 상기 도체 기판에 전기로 연결되어있는 것을 특징으로 하는 전기장 방출 냉음극.
2. 제1항에 있어서, 상기 에미터 원추의, 최외곽 원주에 위치된 에미터 원추는 상기 저항층의 각 저항 유닛에 대해 동일한 저항 길이로 위치되고, 상기 저항길이는 상기 도체 기판과 함께 접속이 성립된 각 저항기 유닛의 끝으로부터 에미터 원추의 거리에 의해 결정되는 것을 특징으로 하는 전기장 방출 냉음극.
3. 제1항에 있어서, 상기 에미터 형성 영역은 지정 곡률을 갖는 각 단부 사이의 엣지 및 직사각형 형상을 갖는 각 단부와 함께 간단한 십자형상으로 되어 있는 것을 특징으로 하는 전기장 방출 냉음극.
4. 제3항에 있어서, 직사각형 저항기는 상기 에미터 형성 영역의 각 단부의 각각 위에 형성된 것을 특징으로 하는 전기장 방출 냉음극.
5. 제4항에 있어서, 상기 직사각형 저항기는 각각 테이퍼된(tapered) 것을 특징으로 하는 전기장 방출 냉음극.
6. 제1항에 있어서, 상기 에미터 형성 영역은 디스크로서 형성되고, 에미터 원추는 상기 에미터 형성 영역의 중심에 중심을 둔 동심원 안에 형성된 것을 특징으로 하는 전기장 방출 냉음극.
7. 제1항에 있어서, 상기 에미터 형성 영역은 정사각형 또는 직사각형으로서 형성되고, 대향하는 측부의 상기 에미터 원추는 대칭의 중심으로서 상기 에미터 형성 영역의 중심과 대칭으로 배열된 것을 특징으로 하는 전기장 방출 냉음극.
8. 제1항에 있어서, 상기 저항층은 불순물의 이온주입량이 적어도 10¹⁶cm^-2인 실리콘층인 것을 특징으로 하는 전기장 방출 냉음극.
9. 제2항에 있어서, 상기 저항층은 불순물의 이온주입량이 적어도 10¹⁶cm^-2인 실리콘층인 것을 특징으로 하는 전기장 방출 냉음극.
10. 제3항에 있어서, 상기 저항층은 불순물의 이온주입량이 적어도 10¹⁶cm^-2인 실리콘층인 것을 특징으로 하는 전기장 방출 냉음극.
11. 제4항에 있어서, 상기 저항층은 불순물의 이온주입량이 적어도 10¹⁶cm^-2인 실리콘층인 것을 특징으로 하는 전기장 방출 냉음극.
12. 제5항에 있어서, 상기 저항층은 불순물의 이온주입량이 적어도 10¹⁶cm^-2인 실리콘층인 것을 특징으로 하는 전기장 방출 냉음극.
13. 제6항에 있어서, 상기 저항층은 불순물의 이온주입량이 적어도 10¹⁶cm^-2인 실리콘층인 것을 특징으로 하는 전기장 방출 냉음극.
14. 제7항에 있어서, 상기 저항층은 불순물의 이온주입량이 적어도 10¹⁶cm^-2인 실리콘층인 것을 특징으로 하는 전기장 방출 냉음극.
15. 제8항에 있어서, 상기 불순물은 인, 붕소, 비소, 및 안티몬 중의 임의의 것인 것을 특징으로 하는 전기장 방출 냉음극.
16. 제9항에 있어서, 상기 불순물은 인, 붕소, 비소, 및 안티몬 중의 임의의 것인 것을 특징으로 하는 전기장 방출 냉음극.
17. 제10항에 있어서, 상기 불순물은 인, 붕소, 비소, 및 안티몬 중의 임의의 것인 것을 특징으로 하는 전기장 방출 냉음극.
18. 제11항에 있어서, 상기 불순물은 인, 붕소, 비소, 및 안티몬 중의 임의의 것인 것을 특징으로 하는 전기장 방출 냉음극.
19. 제12항에 있어서, 상기 불순물은 인, 붕소, 비소, 및 안티몬 중의 임의의 것인 것을 특징으로 하는 전기장 방출 냉음극.
20. 제13항에 있어서, 상기 불순물은 인, 붕소, 비소, 및 안티몬 중의 임의의 것인 것을 특징으로 하는 전기장 방출 냉음극.
21. 제14항에 있어서, 상기 불순물은 인, 붕소, 비소, 및 안티몬 중의 임의의 것인 것을 특징으로 하는 전기장 방출 냉음극.