KR19980014220A - 1사이클동작 내부 리드/라이트 기능을 가진 반도체 메모리장치 - Google Patents

1사이클동작 내부 리드/라이트 기능을 가진 반도체 메모리장치 Download PDF

Info

Publication number
KR19980014220A
KR19980014220A KR1019960033083A KR19960033083A KR19980014220A KR 19980014220 A KR19980014220 A KR 19980014220A KR 1019960033083 A KR1019960033083 A KR 1019960033083A KR 19960033083 A KR19960033083 A KR 19960033083A KR 19980014220 A KR19980014220 A KR 19980014220A
Authority
KR
South Korea
Prior art keywords
data
input
output
read
output data
Prior art date
Application number
KR1019960033083A
Other languages
English (en)
Other versions
KR100227272B1 (ko
Inventor
한규한
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960033083A priority Critical patent/KR100227272B1/ko
Priority to US08/865,385 priority patent/US5926426A/en
Priority to JP14687197A priority patent/JP4362151B2/ja
Priority to TW086109717A priority patent/TW343335B/zh
Publication of KR19980014220A publication Critical patent/KR19980014220A/ko
Application granted granted Critical
Publication of KR100227272B1 publication Critical patent/KR100227272B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 1사이클동작 내부 리드/라이트 기능을 가진 반도체 메모리장치로서, 특히 복수의 비트라인들에 연결된 복수의 메모리셀들로 구성된 메모리셀 어레이; 상기 복수의 비트라인들과 입출력 데이터라인의 사이에 각각 연결되고, 소스 칼럼선택신호에 응답하여 대응하는 소스로부터 독출된 데이터를 상기 입출력 데이터라인에 전송하고 상기 소스 칼럼선택신호에 이어서 발생되는 목적지 칼럼선택신호에 응답하여 상기 입출력 데이터라인에 인가된 데이터를 목적지로 전송하는 복수의 칼럼선택수단들; 상기 입출력 데이터라인에 연결되어 독출된 소스 데이터를 증폭하는 데이터 증폭수단; 상기 데이터 증폭수단에서 출력된 데이터를 상기 입출력 데이터라인에 출력하는 기입구동수단을 구비하는 것을 특징으로 한다.
따라서, 본 발명의 장치에서는 메모리셀 어레이로 부터 독출된 데이터를 래치하지 않고 즉시 목적지 어드레스로 기입하기 때문에 래치 셀이 필요하지 않게 되어 칩 사이즈가 감소하게 되고, 한 사이클 동안에 독출 및 기입 동작이 모두 이루어지기 때문에 사이클 타임이 감소하고 밴드폭이 증가하여 시스템 성능향상에 기여할 수 있다.

Description

1사이클동작 내부 리드/라이트 기능을 가진 반도체 메모리장치
본 발명은 1사이클동작 내부 데이터 리드/라이트 기능을 갖는 반도체 메모리장치에 관한 것으로서, 특히 종래에 사용되었던 래치를 제거함으로써, 칩 사이즈를 감소 시키고 데이터 이동 속도를 향상 시킬 수 있는 1사이클동작 내부 데이터 리드/라이트 기능을 갖는 반도체 메모리장치에 관한 것이다.
현재 비디오 램(VRAM)의 등장과 함께 많은 시스템 제작자들은 시스템의 성능 향상을 위해 비디오 램과 같은 그래픽버퍼를 사용해 왔다. 비디오 램의 등장이후 기능을 대폭 향상시킨 윈도우 램(WRAM)이 등장하여 기존의 비디오 램을 대체해 나가고 있는데 이 윈도우 램의 기능들중 고유 기능인 디램에서 래치로, 래치에서 디램으로는 스크린 디스플레이 기능들중 블럭이동이나 스크롤 등과 같은 기능에 획기적인 것으로서 윈도우 램의 대표적인 기능이다.
도 1 은 종래의 데이터 내부 리드/라이트 기능을 가진 반도체 메모리장치를 설명하기 위한 구성을 나타낸 회로도이다.
상기의 메모리장치는 복수의 비트라인들에 연결된 복수의 메모리셀들로 구성된 메모리셀 어레이(10), 복수의 비트라인들과 입출력 데이터라인(L)의 사이에 각각 연결되고, 소스 칼럼선택신호에 응답하여 대응하는 소스로부터 독출된 데이터를 입출력 데이터라인(L)에 전송하고 소스 칼럼선택신호(CSL1)에 이어서 발생되는 목적지 칼럼선택신호(CSL2)에 응답하여 입출력 데이터라인(L)에 인가된 데이터를 목적지로 전송하는 복수의 칼럼선택부(20), 입출력 데이터라인에 연결되어 독출된 소스 데이터를 증폭하는 데이터 증폭부(40), 데이터 증폭부(40)에서 출력된 데이터를 래치하는 래치부(60) 및 래치부(60)의 데이터를 입출력 데이터라인에 출력하는 기입구동부(80)로 구성된다.
상기의 메모리장치는 다음과 같이 동작한다.
픽셀 데이터(이하, 데이터라 함은 픽셀 데이터를 지칭한다)를 독출하고자 하는 소스 어드레스에 의해 메모리셀 어레이(10)의 해당 비트라인이 지정되고 컬럼선택부(20)에 소스 컬럼선택신호(CSL1)가 입력되면 스위칭 트랜지스터가 턴온되어 메모리셀 어레이의 내부 데이터는 스위칭 트랜지스터를 통해서 복수비트의 입출력버스에 실리게 된다. 입출력 버스에 실린 데이터는 데이터 증폭부(40) 즉, 센스앰프에서 일정 레벨로 증폭된후 래치부(60)에 래치된다.
스크린 상의 택스트문자 이동을 나타내는 도 2 를 참조하여 설명하면, 래치부(60)에서 출력된 데이터가 스크린상에 디스플레이 된다면, 그 데이터를 스크린상의 다른 장소로 이동(MOVE)시킬때 데이터를 저장하고 있는 프레임버퍼(즉, VRAM,WRAM 과 DRAM 등)에서는 데이터의 어드레스 이동이 필요하다.
이때, 데이터의 어드레스 이동은 데이터를 메모리에서 독출하고 다른 어드레스로 기입하는 과정을 칩 내부에서 이루어질 수 있도록 내부 이동(INTERNAL MOVE)이 프레임 버퍼의 디램에서 래치로, 래치에서 디램으로와 같은 데이터 이동경로를 제공하는 래치 셀을 통해 이루어진다.
상기의 데이터를 이동하기 바라는 어드레스인 목적지 어드레스에 저장하기 위하여 목적지 칼럼선택신호(CSL2)를 칼럼선택부(20)에 제공하면 해당하는 스위칭 트랜지스터가 턴온되고, 래치부(60)에 유지되어 있던 데이터가 기입구동부(60) 즉, 라이트 드라이브(WRDRV)를 통해서 입출력 데이터라인(L)에 실리고 스위칭 트랜지스터를 통해서 메모리셀 어레이(10)의 해당 어드레스로 데이터가 저장된다.
도 3 의 타이밍도를 참조하여 설명하면, 소스 칼럼선택신호(CSL1)와 독출구동신호(UFBR)가 액티브되고 컬럼 어드레스 스트로브(CASB) 신호가 로우로 액티브되는 한 사이클 동안 메모리셀 어레이(10)로부터 데이터가 독출되어 구동 스위칭 트랜지스터와 입출력 데이터라인과 센스앰프를 경유하여 래치부(60)에 유지된다. 다음에 무정의 상태(Don't care)를 일정구간 유지한후 목적지 칼럼선택신호(CSL2)와 기입구동신호(UFBWL)가 액티브되고 컬럼 어드레스 스트로브(CASB) 신호가 로우로 액티브되는 또 다른 사이클 동안 래치부(60)에 유지되어 있던 데이터는 기입구동부(80)와 입출력 데이터라인(L)과 구동 스위칭 트랜지스터를 경유하여 메모리셀 어레이에 저장된다. 이로써, 2 사이클동안 메모리 내부에서의 데이터 이동이 수행된다.
이러한 2 사이클 동안의 데이터 이동방법에 의해 달성된 데이터 전송량을 수치적으로 계산하기 위하여 데이터 출력이 32비트이고 4개의 메모리 코어 블럭에서 동시 선택신호(CSL) 개방이 각각이 8개이고 사이클 타임이 20 나노초(ns)인 경우를 예로들면,
한사이클에서의 내부버스를 통한 데이터 이동은 최대 1.6 GBytes/Second(8 x 32Bits/20ns)이고, 8 x 32Bits의 코어 셀내의 데이터 이동시간은 40ns(2사이클)가 필요하게 되어 1초 동안의 데이터 이동은 0.8 Giga Bytes가 된다.
전술한 바와 같이 데이터는 소스와 목적지 선택신호(CSL1,CSL2)에 의해 입출력 데이터라인에 실리게 된다. 게이팅되는 선택신호의 수와 대응하여 입출력 데이터라인(L), 데이터 증폭부(40)의 센스앰프(S/A), 기입구동부(80)의 입출력 드라이브(IODRV) 및 래치의 수가 동일하게 증가한다. 그 수가 증가할수록 데이터의 전송량은 증가하나 래이아웃의 증가로 인하여 칩 사이즈가 증가하고 코스트 또한 증가하게 된다.
본 발명의 목적은 상기와 같은 종래기술의 문제점을 해결하기 위하여 종래에 사용되었던 래치를 제거함으로써, 칩 사이즈를 감소 시키고 데이터 이동 속도를 향상 시킬 수 있는 1사이클동작 내부 리드/라이트 기능을 가진 반도체 메모리장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 장치는 복수의 비트라인들에 연결된 복수의 메모리셀들로 구성된 메모리셀 어레이; 상기 복수의 비트라인들과 입출력 데이터라인의 사이에 각각 연결되고, 소스 칼럼선택신호에 응답하여 대응하는 소스로부터 독출된 데이터를 상기 입출력 데이터라인에 전송하고 상기 소스 칼럼선택신호에 이어서 발생되는 목적지 칼럼선택신호에 응답하여 상기 입출력 데이터라인에 인가된 데이터를 목적지로 전송하는 복수의 칼럼선택수단들; 상기 입출력 데이터라인에 연결되어 독출된 소스 데이터를 증폭하는 데이터 증폭수단; 상기 데이터 증폭수단에서 출력된 데이터를 상기 입출력 데이터라인에 출력하는 기입구동수단을 구비하는 것을 특징으로 한다.
도 1 은 종래의 데이터 내부 리드/라이트 기능을 가진 반도체 메모리장치를 설명하기 위한 구성을 나타낸 회로도.
도 2 는 스크린 상에서의 텍스트이동의 일예를 나타낸 도면.
도 3 은 종래의 데이터 내부 리드/라이트 기능을 설명하기 위한 타이밍도.
도 4 는 본 발명에 의한 데이터 내부 리드/라이트 기능을 가진 반도체 메모리장치를 설명하기 위한 구성을 나타낸 회로도.
도 5 는 본 발명에 의한 데이터 내부 리드/라이트 기능을 설명하기 위한 타이밍도.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 4 는 본 발명에 의한 1 사이클동작 데이터 내부 리드/라이트 기능을 가진 반도체 메모리장치를 설명하기 위한 구성을 나타낸 회로도이다.
상기의 메모리 장치는 복수의 비트라인들에 연결된 복수의 메모리셀들로 구성된 메모리셀 어레이(10), 복수의 비트라인들과 입출력 데이터라인(L)의 사이에 각각 연결되고, 소스 칼럼선택신호에 응답하여 대응하는 소스로부터 독출된 데이터를 입출력 데이터라인(L)에 전송하고 소스 칼럼선택신호(CSL1)에 이어서 발생되는 목적지 칼럼선택신호(CSL2)에 응답하여 입출력 데이터라인(L)에 인가된 데이터를 목적지로 전송하는 복수의 칼럼선택수단(20), 입출력 데이터라인에 연결되어 독출된 소스 데이터를 증폭하는 데이터 증폭부(40), 데이터 증폭부(40)의 데이터를 입출력 데이터라인(L)에 출력하는 기입구동부(60)로 구성된다.
다음은 본 발명에 의한 바람작한 일 실시예의 전반적인 동작에 관한 설명이다.
먼저, 데이터를 독출 하고자 하는 소스 어드레스에 의해 메모리셀 어레이(10)의 셀이 지정되고 컬럽 선택부(20)에 소스 컬럼선택신호(CSL1)가 입력되면 해당되는 스위칭 트랜지스터가 턴온되어 메모리 코어셀의 데이터는 복수 비트의 입출력버스(L)에 싣리게 된다. 입출력 버스에 실린 데이터는 데이터 증폭부(40)에 입력되어 일정 레벨로 증폭된후 상기의 데이터를 메모리셀 어레이(10)의 목적지 어드레스에 저장하기 위하여 목적지 어드레스를 지정하면 목적지 컬럼선택부(20)의 스위칭 트랜지스터가 목적지 컬럼선택신호(CSL2)에 의해서 구동되고, 데이터 증폭부(40)의 데이터가 래치되지 않고 즉각적으로 기입구동부(60)의 입출력 드라이브(IODRV)를 경유하여 메모리셀 어레이(10)의 목적지 어드레스에 저장된다.
도 5 의 타이밍도를 참조하여 설명하면, 소스 칼럼선택신호(CSL1)와 기입구부(60)의 입력을 제어하는 독출/기입 구동신호(UFBRW)가 액티브되고 컬럼 어드레스 스트로브(CASB) 신호가 로우로 액티브되는 사이클구간의 선단에서 메모리셀 어레이(10)로부터 데이터가 독출되고, 컬럼 어드레스 스트로브(CASB) 신호의 액티브 구간에서 목적지 칼럼선택신호(CSL2)가 소스 칼럼선택신호(CSL1)의 입력이후 연속적으로 액티브되면 데이터 증폭부(40)와 기입구동부(60)를 경유하여 메모리셀 어레이(10)의 목적지 어드레스에 저장된다. 이때 입출력 데이터라인(L)은 소스 칼럼선택신호(CSL1)와 목적지 칼럼선택신호(CSL2)의 각 액티브사이에 프리차지동작에 의해 프리차지되지 않는다.
결과적으로, 상기의 동작과정에서 1 사이클의 주기동안 데이터의 독출및 기입이 수행된다.
따라서, 상술한 바와 같이 본 발명의 장치에서는 메모리셀 어레이로 부터 독출된 데이터를 래치하지 않고 즉시 목적지 어드레스로 기입하기 때문에 래치 셀이 필요하지 않게 되어 칩 사이즈가 감소하게 되고, 한 사이클 동안에 독출 및 기입 동작이 모두 이루어지기 때문에 사이클 타임이 감소하고 밴드폭이 증가하여 시스템 성능향상에 기여할 수 있다.

Claims (3)

  1. 복수의 비트라인들에 연결된 복수의 메모리셀들로 구성된 메모리셀 어레이; 상기 복수의 비트라인들과 입출력 데이터라인의 사이에 각각 연결되고, 소스 칼럼선택신호에 응답하여 대응하는 소스로부터 독출된 데이터를 상기 입출력 데이터라인에 전송하고 상기 소스 칼럼선택신호에 이어서 발생되는 목적지 칼럼선택신호에 응답하여 상기 입출력 데이터라인에 인가된 데이터를 목적지로 전송하는 복수의 칼럼선택수단들; 상기 입출력 데이터라인에 연결되어 독출된 소스 데이터를 증폭하는 데이터 증폭수단; 상기 데이터 증폭수단에서 출력된 데이터를 상기 입출력 데이터라인에 출력하는 기입구동수단을 구비하는 것을 특징으로 하는 1사이클동작 내부 리드/라이트 기능을 가진 반도체 메모리장치.
  2. 제 1 항에 있어서, 상기 입출력 데이터라인은 상기 소스 칼럼선택신호와 목적지 칼럼선택신호의 각 액티브사이에 프리차지동작에 의해 프리차지되지 않는 것을 특징으로 하는 1사이클동작 내부 리드/라이트 기능을 가진 반도체 메모리장치.
  3. 제 1 항에 있어서, 상기 기입구동수단은 상기 목적지 칼럼선택신호의 선단에 응답하여 상기 데이터 증폭수단의 출력을 입력하는 것을 특징으로 하는 1사이클동작 내부 리드/라이트 기능을 가진 반도체 메모리장치.
KR1019960033083A 1996-08-08 1996-08-08 1 사이클 동작 내부 리드/라이트 기능을 가진 반도체 메모리 장치 KR100227272B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960033083A KR100227272B1 (ko) 1996-08-08 1996-08-08 1 사이클 동작 내부 리드/라이트 기능을 가진 반도체 메모리 장치
US08/865,385 US5926426A (en) 1996-08-08 1997-05-29 Semiconductor memory device with single-cycle internal read/write function
JP14687197A JP4362151B2 (ja) 1996-08-08 1997-06-04 データ読取り／書込み機能を有する半導体メモリ装置
TW086109717A TW343335B (en) 1996-08-08 1997-07-10 Semiconductor memory device with single-cycle internal read/write function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960033083A KR100227272B1 (ko) 1996-08-08 1996-08-08 1 사이클 동작 내부 리드/라이트 기능을 가진 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR19980014220A true KR19980014220A (ko) 1998-05-25
KR100227272B1 KR100227272B1 (ko) 1999-11-01

Family

ID=19469145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960033083A KR100227272B1 (ko) 1996-08-08 1996-08-08 1 사이클 동작 내부 리드/라이트 기능을 가진 반도체 메모리 장치

Country Status (4)

Country Link
US (1) US5926426A (ko)
JP (1) JP4362151B2 (ko)
KR (1) KR100227272B1 (ko)
TW (1) TW343335B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268420B1 (ko) * 1997-12-31 2000-10-16 윤종용 반도체 메모리 장치 및 그 장치의 독출 방법
US6262936B1 (en) 1998-03-13 2001-07-17 Cypress Semiconductor Corp. Random access memory having independent read port and write port and process for writing to and reading from the same
US6262937B1 (en) 1998-03-13 2001-07-17 Cypress Semiconductor Corp. Synchronous random access memory having a read/write address bus and process for writing to and reading from the same
US6069839A (en) 1998-03-20 2000-05-30 Cypress Semiconductor Corp. Circuit and method for implementing single-cycle read/write operation(s), and random access memory including the circuit and/or practicing the method
KR100532433B1 (ko) * 2003-05-07 2005-11-30 삼성전자주식회사 하나의 패드를 통하여 데이터를 동시에 입출력하기 위한장치 및 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06223562A (ja) * 1993-01-26 1994-08-12 Hitachi Ltd ビデオｒａｍ、及びグラフィックシステム
JPH07230691A (ja) * 1994-02-16 1995-08-29 Fujitsu Ltd 半導体記憶装置
US5680365A (en) * 1996-05-16 1997-10-21 Mitsubishi Semiconductor America, Inc. Shared dram I/O databus for high speed operation

Also Published As

Publication number Publication date
KR100227272B1 (ko) 1999-11-01
JPH1092172A (ja) 1998-04-10
JP4362151B2 (ja) 2009-11-11
US5926426A (en) 1999-07-20
TW343335B (en) 1998-10-21

Similar Documents

Publication Publication Date Title
JP3223964B2 (ja) 半導体記憶装置
JP3780011B2 (ja) 半導体記憶装置
US5155705A (en) Semiconductor memory device having flash write function
JP2700225B2 (ja) メモリセル回路
EP0810607A2 (en) Block write power reduction
US4669064A (en) Semiconductor memory device with improved data write function
EP0388175A2 (en) Semiconductor memory device
EP0178994A2 (en) Semiconductor memory device
KR20020040111A (ko) 쿼드 데이터 레이트 싱크로노스 에스램의 리드/라이트를위한 워드라인 및 비트라인 구동 방법 및 그 회로
JP2705590B2 (ja) 半導体記憶装置
EP0563656B1 (en) Semiconductor memory device
US6223264B1 (en) Synchronous dynamic random access memory and data processing system using an address select signal
JPS62287499A (ja) 半導体メモリ装置
JPH08505255A (ja) ウィンドウ動作用フレーム・バッファ・システム
US6073219A (en) Semiconductor memory device with high speed read-modify-write function
JPH05298876A (ja) シリアル記憶装置
KR0164359B1 (ko) 싸이클시간을 감소시키기 위한 반도체 메모리 장치
KR19980014220A (ko) 1사이클동작 내부 리드/라이트 기능을 가진 반도체 메모리장치
US5539430A (en) Pipelined read write operations in a high speed frame buffer system
US6603692B2 (en) Semiconductor memory device improving data read-out access
US5457654A (en) Memory circuit for pre-loading a serial pipeline
KR960002827B1 (ko) 플래쉬 라이팅이 가능한 반도체 기억장치와 플래쉬 라이팅 방법
US5532970A (en) No latency pipeline
US6292404B1 (en) Semiconductor memory
KR0182341B1 (ko) 반도체 기억장치 및 반도체 기억장치의 직렬 데이터 판독방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee