KR102640896B1 - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR102640896B1
KR102640896B1 KR1020170019398A KR20170019398A KR102640896B1 KR 102640896 B1 KR102640896 B1 KR 102640896B1 KR 1020170019398 A KR1020170019398 A KR 1020170019398A KR 20170019398 A KR20170019398 A KR 20170019398A KR 102640896 B1 KR102640896 B1 KR 102640896B1
Authority
KR
South Korea
Prior art keywords
condenser body
concave
external electrode
internal electrode
multilayer ceramic
Prior art date
Application number
KR1020170019398A
Other languages
English (en)
Other versions
KR20170101118A (ko
Inventor
유스께 고와세
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20170101118A publication Critical patent/KR20170101118A/ko
Application granted granted Critical
Publication of KR102640896B1 publication Critical patent/KR102640896B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/242Terminals the capacitive element surrounding the terminal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

용량 증가의 은혜를 손상시키지 않고, 게다가, 한층 더 용량 증가를 위해 고유전율계 유전체 세라믹스를 사용한 경우라도 DC 바이어스 특성이 악화되는 것을 억제할 수 있는 적층 세라믹 콘덴서를 제공한다. 적층 세라믹 콘덴서(10)는 콘덴서 본체(11)의 제1 면 f1이 오목면 형상으로 되어 있고, 제1 외부 전극(12)의 제1 부분(12a)이 오목면 형상의 제1 면 f1에 밀착되도록 형성되어 있고, 콘덴서 본체(11)의 제2 면 f2가 오목면 형상으로 되어 있고, 제2 외부 전극(13)의 제1 부분(13a)이 오목면 형상의 제2 면 f2에 밀착되도록 형성되어 있다.

Description

적층 세라믹 콘덴서{MULTILAYER CERAMIC CAPACITOR}
본 발명은 콘덴서 본체의 상대하는 단부 각각에 대략 L자 형상의 외부 전극을 형성한 적층 세라믹 콘덴서에 관한 것이다.
적층 세라믹 콘덴서의 상대하는 단부 각각에 형성된 외부 전극의 형태로서, 콘덴서 본체의 길이 방향 일면을 따르는 부분과 높이 방향 일면을 따르는 부분을 갖는 대략 L자 형상의 것이 알려져 있다(후기 특허문헌 1을 참조). 후기 특허문헌 1에 개시되어 있는 적층 세라믹 콘덴서(이하, 종전의 적층 세라믹 콘덴서라 함)는 길이 방향에서 마주 보는 제1 면 및 제2 면과 폭 방향에서 마주 보는 제3 면 및 제4 면과 높이 방향에서 마주 보는 제5 면 및 제6 면을 갖는 콘덴서 본체와, 콘덴서 본체의 제1 면을 따르는 제1 부분과 제5 면을 따르는 제2 부분을 갖는 대략 L자 형상의 제1 외부 전극과, 콘덴서 본체의 제2 면을 따르는 제1 부분과 제5 면을 따르는 제2 부분을 갖는 대략 L자 형상의 제2 외부 전극을 구비하고 있다. 콘덴서 본체에는, 복수의 제1 내부 전극층과 복수의 제2 내부 전극층이 유전체층을 개재하여 적층된 용량부가 내장되어 있다. 복수의 제1 내부 전극층 각각의 단연은, 제1 외부 전극의 제1 부분에 접속되어 있다. 또한, 복수의 제2 내부 전극층 각각의 단연은, 제2 외부 전극의 제1 부분에 접속되어 있다.
종전의 적층 세라믹 콘덴서는, 제1 외부 전극과 제2 외부 전극 각각이, 콘덴서 본체의 제6 면을 따르는 부분과 제3 면을 따르는 부분과 제4 면을 따르는 부분을 갖지 않는 대략 L자 형상이다. 그 때문에, 제6 면을 따르는 부분을 갖는 U자 형상의 외부 전극을 사용한 동일 외형 치수(길이, 폭 및 높이)의 적층 세라믹 콘덴서에 비해, 제6 면을 따르는 부분의 두께분만큼 콘덴서 본체의 높이 방향 치수를 크게 설계할 수 있다. 또한, 제6 면을 따르는 부분과 제3 면을 따르는 부분과 제4 면을 따르는 부분을 갖는 바닥이 있는 4각 통 형상의 외부 전극을 사용한 동일 외형 치수의 적층 세라믹 콘덴서에 비해, 제6 면을 따르는 부분과 제3 면을 따르는 부분과 제4 면을 따르는 부분 각각의 두께분만큼 콘덴서 본체의 높이 방향 치수와 폭 방향 치수 각각을 크게 설계할 수 있다. 즉, 콘덴서 본체의 치수 확대에 기초하여 내부 전극층의 수의 증가나 내부 전극층의 면적의 증가가 도모되기 때문에, 용량 증가에 공헌할 수 있다.
앞서 설명한 용량 증가에 관해서는, 콘덴서 본체의 제1 내부 전극층과 제2 내부 전극층을 제외한 부분의 재료로서 비유전율이 높은 고유전율계 유전체 세라믹스를 사용하는 시도도 이루어지고 있지만, 고유전율계 유전체 세라믹스를 사용하면 적층 세라믹 콘덴서 자체의 DC 바이어스 특성이 악화되어, 정격 전압보다도 높은 직류 전압을 인가하였을 때의 실효 용량이 크게 저하되어 버린다.
일본 특허 공개 제2015-228481호 공보
본 발명의 과제는, 용량 증가의 은혜를 손상시키지 않고, 게다가, 한층 더 용량 증가를 위해 고유전율계 유전체 세라믹스를 사용한 경우라도 DC 바이어스 특성이 악화되는 것을 억제할 수 있는 적층 세라믹 콘덴서를 제공하는 것에 있다.
상기 과제를 해결하기 위해, 본 발명에 따른 적층 세라믹 콘덴서는, (1) 길이 방향에서 마주 보는 제1 면 및 제2 면과 폭 방향에서 마주 보는 제3 면 및 제4 면과 높이 방향에서 마주 보는 제5 면 및 제6 면을 갖고, 복수의 제1 내부 전극층과 복수의 제2 내부 전극층이 유전체층을 개재하여 적층된 용량부를 내장한 콘덴서 본체와, (2) 상기 콘덴서 본체의 상기 제1 면을 따르는 제1 부분과 상기 제5 면을 따르는 제2 부분을 갖고, 그 제1 부분에 상기 복수의 제1 내부 전극층 각각의 단연이 접속된 제1 외부 전극과, (3) 상기 콘덴서 본체의 상기 제2 면을 따르는 제1 부분과 상기 제5 면을 따르는 제2 부분을 갖고, 그 제1 부분에 상기 복수의 제2 내부 전극층 각각의 단연이 접속된 제2 외부 전극을 구비한 적층 세라믹 콘덴서로서, 상기 콘덴서 본체의 상기 제1 면은 오목면 형상으로 되어 있고, 상기 제1 외부 전극의 상기 제1 부분은 상기 콘덴서 본체의 상기 제1 면에 접하고 있고, 상기 콘덴서 본체의 상기 제2 면은 오목면 형상으로 되어 있고, 상기 제2 외부 전극의 상기 제1 부분은 상기 콘덴서 본체의 상기 제2 면에 접하고 있다.
본 발명에 따르면, 용량 증가의 은혜를 손상시키지 않고, 게다가, 한층 더 용량 증가를 위해 고유전율계 유전체 세라믹스를 사용한 경우라도 DC 바이어스 특성이 악화되는 것을 억제할 수 있는 적층 세라믹 콘덴서를 제공할 수 있다.
도 1은 본 발명을 적용한 적층 세라믹 콘덴서를 콘덴서 본체의 제6 면 f6측으로부터 본 도면.
도 2는 도 1의 S1-S1선을 따르는 단면도.
도 3은 도 1의 S2-S2선을 따르는 단면도.
도 4는 평가용 샘플의 사양과 특성을 도시하는 도면.
우선, 도 1∼도 3을 사용하여, 본 발명을 적용한 적층 세라믹 콘덴서(10)의 구조에 대하여 설명한다.
적층 세라믹 콘덴서(10)의 사이즈는, 길이 L과 폭 W와 높이 H에 의해 규정되어 있다. 이 적층 세라믹 콘덴서(10)는, 대략 직육면체 형상의 콘덴서 본체(11)와, 대략 L자 형상의 제1 외부 전극(12)과, 대략 L자 형상의 제2 외부 전극(13)을 구비하고 있다.
콘덴서 본체(11)는 길이 방향에서 마주 보는 제1 면 f1 및 제2 면 f2와, 폭 방향에서 마주 보는 제3 면 f3 및 제4 면 f4와, 높이 방향에서 마주 보는 제5 면 f5 및 제6 면 f6을 갖고 있다. 또한, 콘덴서 본체(11)에는, 복수의 제1 내부 전극층(14)과 복수의 제2 내부 전극층(15)이 유전체층(16)을 개재하여 교대로 적층된 용량부(부호 생략)가 내장되어 있고, 이 용량부의 폭 방향 양측과 높이 방향 양측은 유전체를 포함하는 마진부(부호 생략)에 의해 덮여 있다. 덧붙여서 말하면, 각 제1 내부 전극층(14)의 윤곽과 각 제2 내부 전극층(15)의 윤곽은 직사각형이고, 각 제1 내부 전극층(14)의 윤곽 치수 및 두께와 각 제2 내부 전극층(15)의 윤곽 치수 및 두께는 대략 동일하고, 각 유전체층(16)의 두께는 대략 동일하다.
각 제1 내부 전극층(14)의 길이 방향 일단부(도 2의 좌단부)는 인출부(14a)로 되어 있고, 각 인출부(14a)의 단연은 콘덴서 본체(11)의 제1 면 f1로 인출되어 있으며, 각 단연은 제1 외부 전극(12)의 제1 부분(12a)에 접속되어 있다. 또한, 각 제2 내부 전극층(15)의 길이 방향 일단부(도 2의 우단부)는 인출부(15a)로 되어 있고, 각 인출부(15a)의 단연은 콘덴서 본체(11)의 제2 면 f2로 인출되어 있으며, 각 단연은 제2 외부 전극(13)의 제1 부분(13a)에 접속되어 있다.
콘덴서 본체(11)의 제3 면 f3과 제4 면 f4와 제5 면 f5와 제6 면 f6 각각은 대략 평평한 평면 형상으로 되어 있지만, 제1 면 f1과 제2 면 f2 각각은 깊이를 갖는 오목면 형상으로 되어 있다. 이 「오목면 형상」은 중앙 또는 중앙 부근을 향하여 깊이가 증가하는 형상을 의미하는 것으로서, 면 자체가 울퉁불퉁해도 매끄러워도 상관없다. 도 2 중의 Dmax와 Dmin은 「오목면 형상」의 형태를 대체적으로 규정하는 치수로서, Dmax는 오목면 형상의 제1 면 f1과 오목면 형상의 제2 면 f2 사이의 최대 길이 방향 치수, 구체적으로는 제1 면 f1의 가장자리와 제2 면 f2의 가장자리 사이에 나타나는 최대의 길이 방향 치수를 나타내고, Dmin은 오목면 형상의 제1 면 f1과 오목면 형상의 제2 면 f2 사이의 최소 길이 방향 치수, 구체적으로는 제1 면 f1의 최심부와 제2 면 f2의 최심부 사이에 나타나는 최소의 길이 방향 치수를 나타낸다. 덧붙여서 말하면, 오목면 형상의 제1 면 f1의 최대 깊이와 오목면 형상의 제2 면 f2의 최대 깊이는 바람직하게는 대략 동일하지만, 반드시 대략 동일할 필요는 없다. 또한, 오목면 형상의 제1 면 f1의 형태와 오목면 형상의 제2 면 f2의 형태는 바람직하게는 대략 동일하지만, 반드시 대략 동일할 필요는 없다.
제1 외부 전극(12)은 콘덴서 본체(11)의 오목면 형상의 제1 면 f1을 따르는 제1 부분(12a)과 평면 형상의 제5 면 f5를 따르는 제2 부분(12b)을 갖는 대략 L자 형상으로 되어 있고, 제1 부분(12a)은 오목면 형상의 제1 면 f1에 밀착되고, 제2 부분(12b)은 평면 형상의 제5 면 f5에 밀착되어 있다. 또한, 제2 외부 전극(13)은 콘덴서 본체(11)의 오목면 형상의 제2 면 f2를 따르는 제1 부분(13a)과 평면 형상의 제5 면 f5를 따르는 제2 부분(13b)을 갖는 대략 L자 형상으로 되어 있고, 제1 부분(13a)은 오목면 형상의 제2 면 f2에 밀착되고, 제2 부분(13b)은 평면 형상의 제5 면 f5에 밀착되어 있다.
또한, 제1 외부 전극(12)의 제1 부분(12a)의 두께는 콘덴서 본체(11)의 오목면 형상의 제1 면 f1의 최대 깊이보다도 크고, 또한, 제2 외부 전극(13)의 제1 부분(13a)의 두께는 콘덴서 본체(11)의 오목면 형상의 제2 면 f1의 최대 깊이보다도 크다. 그 때문에, 제1 외부 전극(12)의 제1 부분(12a)과 제2 외부 전극(13)의 제1 부분(13a) 각각은, 콘덴서 본체(11)를 제6 면 f6측으로부터 보았을 때에 그 콘덴서 본체(11)로부터 외측으로 돌출되어 있다. 덧붙여서 말하면, 제1 외부 전극(12)의 제1 부분(12a)의 돌출 부분의 두께와 제2 외부 전극(13)의 제1 부분(13a)의 돌출 부분의 두께는 바람직하게는 대략 동일하지만, 반드시 대략 동일할 필요는 없다. 또한, 제1 외부 전극(12)의 제2 부분(12b)의 두께 및 길이 방향 치수와 제2 외부 전극(13)의 제2 부분(13b)의 두께 및 길이 방향 치수는 대략 동일하다.
도시를 생략하였지만, 제1 외부 전극(12)은 콘덴서 본체(11)의 오목면 형상의 제1 면 f1 및 평면 형상의 제5 면 f5에 밀착된 하지막과, 이 하지막의 외면에 밀착된 표면막의 2층 구조, 또는, 하지막과 표면막 사이에 적어도 1개의 중간막을 갖는 다층 구조를 갖고 있다. 또한, 제2 외부 전극(13)은 콘덴서 본체(11)의 오목면 형상의 제2 면 f2 및 평면 형상의 제5 면 f5에 밀착된 하지막과, 이 하지막의 외면에 밀착된 표면막의 2층 구조, 또는, 하지막과 표면막 사이에 적어도 1개의 중간막을 갖는 다층 구조를 갖고 있다.
콘덴서 본체(11)의 재료에 대하여 보충하면, 콘덴서 본체(11)의 제1 내부 전극층(14)과 제2 내부 전극층(15)을 제외한 부분에는, 바람직하게는 티타늄산바륨, 티타늄산스트론튬, 티타늄산칼슘, 티타늄산마그네슘, 지르콘산칼슘, 티타늄산지르콘산칼슘, 지르콘산바륨, 산화티타늄 등을 주성분으로 한 고유전율계 유전체 세라믹스, 보다 바람직하게는 비유전율이 1000 이상인 고유전율계 유전체 세라믹스를 사용할 수 있다.
각 제1 내부 전극층(14)의 재료와 각 제2 내부 전극층(15)의 재료에 대하여 보충하면, 각 제1 내부 전극층(14)과 각 제2 내부 전극층(15)에는, 바람직하게는 니켈, 구리, 팔라듐, 백금, 은, 금, 이들의 합금 등을 주성분으로 한 양도체를 사용할 수 있다.
제1 외부 전극(12)과 제2 외부 전극(13) 각각의 하지막 등의 재료 및 제작 방법에 대하여 보충하면, 제1 외부 전극(12)과 제2 외부 전극(13) 각각의 하지막은 예를 들어 베이킹막 또는 도금막을 포함하고, 이 하지막에는 바람직하게는 니켈, 구리, 팔라듐, 백금, 은, 금, 이들의 합금 등을 주성분으로 한 양도체를 사용할 수 있다. 표면막은 예를 들어 도금막을 포함하고, 이 표면막에는 바람직하게는 구리, 주석, 팔라듐, 금, 아연, 이들의 합금 등을 주성분으로 한 양도체를 사용할 수 있다. 중간막은 예를 들어 도금막을 포함하고, 이 중간막에는 바람직하게는 백금, 팔라듐, 금, 구리, 니켈, 이들의 합금 등을 주성분으로 한 양도체를 사용할 수 있다.
또한, 도 1∼도 3에는, 길이 L과 폭 W와 높이 H 각각이 길이 L>폭 W=높이 H인 적층 세라믹 콘덴서(10)를 도시하고 있지만, 이들 길이 L과 폭 W와 높이 H의 관계는 길이 L>폭 W>높이 H나, 길이 L>높이 H>폭 W 외에, 폭 W>길이 L=높이 H나, 폭 W>길이 L>높이 H나, 폭 W>높이 H>길이 L이어도 된다. 또한, 제1 내부 전극층(14)과 제2 내부 전극층(15) 각각을 7층씩 도시하고, 또한, 유전체층(16)을 13층 도시하고 있지만, 이들은 도시의 사정에 의한 것으로서, 제1 내부 전극층(14)과 제2 내부 전극층(15) 각각의 수는 8층 이상(유전체층(16)의 수는 15층 이상)이어도 되고, 6층 이하(유전체층(16)의 수는 11층 이하)이어도 된다.
다음에, 도 1∼도 3의 부호를 적절히 인용하여, 상기 적층 세라믹 콘덴서(10)에 적합한 제법예에 대하여 설명한다.
제조 시에는, 유전체 세라믹스 분말을 함유한 세라믹 슬러리와, 양도체 분말을 함유한 제1 전극 페이스트와, 양도체 분말을 함유하고, 또한, 공재(세라믹 슬러리에 포함되어 있는 유전체 세라믹스 분말과 동일한 유전체 세라믹스 분말)를 함유한 제2 전극 페이스트를 준비한다. 계속해서, 캐리어 필름의 표면에 상기 세라믹 슬러리를 도공하고 건조하여, 제1 그린 시트를 제작한다. 또한, 제1 그린 시트의 표면에 상기 제1 전극 페이스트를 인쇄하고 건조하여, 제1 내부 전극층(14) 및 제2 내부 전극층(15)의 전신으로 되는 내부 전극 패턴군이 형성된 제2 그린 시트를 제작한다.
계속해서, 제1 그린 시트로부터 취출한 단위 시트를 소정 매수에 도달할 때까지 적층하여 열 압착하는 작업을 반복하여, 높이 방향 한쪽의 마진부에 대응하는 부위를 제작한다. 또한, 제2 그린 시트로부터 취출한 단위 시트(내부 전극 패턴군을 포함함)를 소정 매수에 도달할 때까지 적층하여 열 압착하는 작업을 반복하여, 용량부에 대응하는 부위를 제작한다. 또한, 제1 그린 시트로부터 취출한 단위 시트를 소정 매수에 도달할 때까지 적층하여 열 압착하는 작업을 반복하여, 높이 방향 다른 쪽의 마진부에 대응하는 부위를 제작한다. 마지막으로, 적층된 전체를 본 열 압착하여, 미소성 적층 시트를 제작한다.
계속해서, 미소성 적층 시트를 격자 형상으로 절단하여, 미소성 칩을 제작한다. 계속해서, 미소성 칩의 길이 방향 양면 각각에 상기 제2 전극 페이스트를 딥 하여 건조함과 함께, 미소성 칩의 높이 방향 일면에 상기 제2 전극 페이스트를 인쇄하고 건조하여, 제1 외부 전극(12)과 제2 외부 전극(13) 각각의 하지막에 대응하는 미소성 하지막을 제작한다.
계속해서, 미소성 하지막이 형성된 미소성 칩을, 상기 세라믹 슬러리에 포함되어 있는 유전체 세라믹스 분말과 상기 제1 전극 페이스트 및 상기 제2 전극 페이스트에 포함되어 있는 양도체 분말에 따른 분위기 하, 및, 온도 프로파일에 의해 복수개 일괄로 소성(탈바인더 처리와 소성 처리를 포함함)을 행하고, 필요에 따라서 2차 소성(재산화 처리)을 행하여, 소성 칩을 제작한다. 계속해서, 소성 칩을 복수개 일괄로 배럴 연마하여 각 및 능선에 라운딩 부여를 행하여, 콘덴서 본체(11)를 제작한다.
상기 미소성 칩 제작 공정에서 얻어진 미소성 칩의 길이 방향 양면 각각은 대략 평평한 평면 형상이지만, 상기 미소성 하지막 제작 공정에서 미소성 칩의 길이 방향 양면 각각에 형성되는 미소성 하지막에는 공재가 포함되어 있어, 미소성 칩의 폭 방향 양면과 높이 방향 타면에 미소성 하지막은 형성되지 않는다. 그 때문에, 상기 소성 칩 제작 공정에서는, 미소성 하지막에 포함되어 있는 공재의 함유량에 따라서, 미소성 칩의 길이 방향 양면 각각을 폭 방향 내측으로 압축하는 힘 CF(도 1을 참조)가 작용함과 함께 높이 방향 내측으로 압축하는 힘 CF(도 2를 참조)가 작용하고, 이들 압축력에 기초하여 미소성 칩의 길이 방향 양면 각각이 오목면 형상으로 정형된다.
또한, 미소성 하지막에 포함되어 있는 공재(여기서는 상기 세라믹 슬러리에 포함되어 있는 유전체 세라믹스 분말과 동일한 유전체 세라믹스 분말)는 상기 작용이 생기지만, 이 공재와 동일 정도의 열팽창 계수를 갖는 재료, 예를 들어 상기 세라믹 슬러리에 포함되어 있는 유전체 세라믹스 분말과 동일 정도의 열팽창 계수를 갖는 다른 종류의 유전체 세라믹스 분말이나, 상기 세라믹 슬러리에 포함되어 있는 유전체 세라믹스 분말과 동일 정도의 열팽창 계수를 갖는 유리 분말 등을 상기 공재 대신에 사용해도, 상기 마찬가지의 정형을 행할 수 있다.
계속해서, 소성 칩의 각 하지막을 덮는 표면막, 또는, 중간막과 표면막을, 전해 도금이나 무전해 도금 등의 습식 도금법, 또는, 스퍼터링이나 진공 증착 등의 건식 도금법에 의해 형성하여, 제1 외부 전극(12)과 제2 외부 전극(13) 각각을 제작한다.
다음에, 도 4를 사용하여, 상기 적층 세라믹 콘덴서(10)를 평가하기 위해 준비한 샘플 1∼12의 사양 및 특성 등에 대하여 설명한다.
각 샘플 1∼12는 상기 제법예에 준하여 제조된 것으로서, 각 샘플 1∼12의 공통 사양과 비공통 사양은 이하와 같다. 덧붙여서 말하면, 공통 사양과 비공통 사양에 기재한 수치는 모두 설계상의 기준값으로서, 제조 공차를 포함하는 것은 아니다.
<샘플 1∼12의 공통 사양(도 1∼도 3의 부호를 인용)>
ㆍ정격 전압이 6.3V, 정격 용량이 2.2㎌
ㆍ길이 L이 600㎛, 폭 W가 300㎛, 높이 H가 300㎛
ㆍ콘덴서 본체(11)의 길이 방향 치수(최대 길이 방향 치수 Dmax에 상당)가 520㎛
ㆍ폭 방향 치수가 300㎛, 높이 방향 치수가 275㎛
ㆍ콘덴서 본체(11)의 제1 내부 전극층(14)과 제2 내부 전극층(15)을 제외한 부분의 주성분이 티타늄산바륨
ㆍ제1 내부 전극층(14)과 제2 내부 전극층(15)의 주성분이 니켈, 각각의 두께가 0.5㎛, 각각의 층수가 123층
ㆍ유전체층(16)의 두께가 0.5㎛, 층수가 245층
ㆍ콘덴서 본체(11)의 폭 방향 마진부의 두께가 20㎛, 높이 방향 마진부의 두께가 15㎛
ㆍ제1 외부 전극(12)의 제1 부분(12a)의 돌출 부분의 두께와 제2 외부 전극(13)의 제1 부분(13a)의 돌출 부분의 두께가 40㎛, 제1 외부 전극(12)의 제2 부분(12b)의 두께와 제2 외부 전극(13)의 제2 부분(13b)의 두께가 25㎛
ㆍ제1 외부 전극(12)과 제2 외부 전극(13) 각각이 3층 구조, 하지막의 주성분은 구리, 중간막의 주성분은 니켈, 표면막의 주성분은 주석
<샘플 1∼12의 비공통 사양(도 1∼도 3의 부호를 인용)>
ㆍ샘플 1의 최소 길이 방향 치수 Dmin이 520㎛
ㆍ샘플 2의 최소 길이 방향 치수 Dmin이 515㎛
ㆍ샘플 3의 최소 길이 방향 치수 Dmin이 510㎛
ㆍ샘플 4의 최소 길이 방향 치수 Dmin이 504㎛
ㆍ샘플 5의 최소 길이 방향 치수 Dmin이 499㎛
ㆍ샘플 6의 최소 길이 방향 치수 Dmin이 494㎛
ㆍ샘플 7의 최소 길이 방향 치수 Dmin이 489㎛
ㆍ샘플 8의 최소 길이 방향 치수 Dmin이 484㎛
ㆍ샘플 9의 최소 길이 방향 치수 Dmin이 478㎛
ㆍ샘플 10의 최소 길이 방향 치수 Dmin이 473㎛
ㆍ샘플 11의 최소 길이 방향 치수 Dmin이 468㎛
ㆍ샘플 12의 최소 길이 방향 치수 Dmin이 463㎛
ㆍ각 샘플 1∼12의 최소 길이 방향 치수 Dmin은, 상기 제법예에 있어서 공재의 함유량이 상이한 제2 전극 페이스트를 각각 사용함으로써 변화시켰다.
도 4의 「Dmin/Dmax」에는, 최소 길이 방향 치수 Dmin을 최대 길이 방향 치수 Dmax로 나눈 수치를 샘플 1∼12마다 기재하고 있다. 도 4의 「용량 저하율(%)」에는, 각 100개의 샘플 1∼12에 대해, 애질런트 테크놀로지사의 프리시전 LCR 미터 4284A를 사용하여, 정격 전압(6.3V)보다도 높은 직류 전압(7.0V)을 인가하여 그때의 실효 용량을 측정함과 함께, 정격 용량으로부터 각 100개의 실효 용량의 평균값을 뺀 값을 정격 용량으로 나눈 값을, 샘플 1∼12마다 기재하고 있다. 또한, 도 4의 「딜라미네이션 발생률(%)」에는, 각 100개의 샘플 1∼12의 절단면을 광학 현미경에 의해 관찰하여, 콘덴서 본체 내의 내부 전극층에 딜라미네이션이 발생한 개수를 샘플 1∼12마다 기재하고 있다.
도 4의 「용량 저하율(%)」의 수치로부터 알 수 있는 바와 같이, 샘플 1 및 2의 용량 저하율에 비해 샘플 3∼12의 용량 저하율은 작다. 또한, 도 4의 「딜라미네이션 발생률(%)」의 수치로부터 알 수 있는 바와 같이, 샘플 3∼12 중, 샘플 12의 딜라미네이션 발생률에 비해 샘플 3∼11의 딜라미네이션 발생률은 작다. 즉, 도 4의 「용량 저하율(%)」의 수치에 「딜라미네이션 발생률(%)」의 수치를 고려한 경우, Dmin/Dmax의 바람직한 범위는 0.90 이상 0.98 이하로 된다.
다음에, 상기 적층 세라믹 콘덴서(10)에 의해 얻어지는 효과에 대하여 설명한다.
(1) 상기 적층 세라믹 콘덴서(10)는 콘덴서 본체(11)의 제1 면 f1이 오목면 형상으로 되어 있고, 제1 외부 전극(12)의 제1 부분(12a)이 오목면 형상의 제1 면 f1에 밀착되도록 형성되어 있고, 콘덴서 본체(11)의 제2 면 f2가 오목면 형상으로 되어 있고, 제2 외부 전극(13)의 제1 부분(13a)이 오목면 형상의 제2 면 f2에 밀착되도록 형성되어 있다. 즉, 이 구성을 채용하면, 한층 더 용량 증가를 위해 콘덴서 본체(11)의 제1 내부 전극층(14)과 제2 내부 전극층(15)을 제외한 부분에 고유전율계 유전체 세라믹스를 사용한 경우라도, 적층 세라믹 콘덴서(10) 자체의 DC 바이어스 특성이 악화되는 것을 억제할 수 있다.
상기 구성을 채용함으로써 DC 바이어스 특성의 악화 억제가 가능한 사실은 도 4를 사용한 앞의 설명 내용으로부터 명확하지만, 그 근거로서는 이하의 것을 추측할 수 있다. 예를 들어, 상기 제법예의 소성 칩 제작 공정에서 미소성 칩의 길이 방향 양면 각각을 폭 방향 내측으로 압축하는 힘 CF(도 1을 참조)와 높이 방향 내측으로 압축하는 힘 CF(도 2를 참조)는 제조 후에 있어서도 잔존한다. 즉, 도 1∼도 3에 도시한 적층 세라믹 콘덴서(10)는 제1 외부 전극(12)과 제2 외부 전극(13) 각각이 대략 L자 형상이기 때문에, 콘덴서 본체(11)의 오목면 형상의 제1 면 f1과 오목면 형상의 제2 면 f2 각각을 폭 방향 내측으로 압축하는 힘 CF(도 1을 참조)와 높이 방향 내측으로 압축하는 힘 CF(도 2를 참조)를 작용시킨 상태로 할 수 있기 때문에, 정격 전압보다도 높은 직류 전압을 인가해도, 고유전율계 유전체 세라믹스의 비유전율이 변화되기 어려워지는 것이 아닐까라고 생각된다.
(2) 상기 적층 세라믹 콘덴서(10)는 제1 외부 전극(12)의 제1 부분(12a)의 두께가 콘덴서 본체(11)의 오목면 형상의 제1 면 f1의 최대 깊이보다도 크고, 또한, 제2 외부 전극(13)의 제1 부분(13a)의 두께가 콘덴서 본체(11)의 오목면 형상의 제2 면 f2의 최대 깊이보다도 크다. 즉, 이 구성을 채용하면, 한층 더 용량 증가를 위해 콘덴서 본체(11)의 제1 내부 전극층(14)과 제2 내부 전극층(15)을 제외한 부분에 고유전율계 유전체 세라믹스를 사용한 경우라도, 적층 세라믹 콘덴서(10) 자체의 DC 바이어스 특성이 악화되는 것을 보다 확실하게 억제할 수 있다.
상기 구성을 채용함으로써 DC 바이어스 특성의 악화 억제를 보다 확실화할 수 있는 사실은 도 4를 사용한 앞의 설명 내용으로부터 명확하지만, 그 근거로서는 이하의 것을 추측할 수 있다. 예를 들어, 도 1∼도 3에 도시한 적층 세라믹 콘덴서(10)에 있어서, 콘덴서 본체(11)의 오목면 형상의 제1 면 f1과 오목면 형상의 제2 면 f2 각각을 폭 방향 내측으로 압축하는 힘 CF(도 1을 참조)와 높이 방향 내측으로 압축하는 힘 CF(도 2를 참조)를 작용시킨 상태로 하기 위해서는, 제1 외부 전극(12)의 제1 부분(12a)과 제2 외부 전극(13)의 제1 부분(13a)에 그것 상당의 두께가 필요로 된다. 따라서, 제1 외부 전극(12)의 제1 부분(12a)의 두께를 콘덴서 본체(11)의 오목면 형상의 제1 면 f1의 최대 깊이보다도 크게 하고, 또한, 제2 외부 전극(13)의 제1 부분(13a)의 두께를 콘덴서 본체(11)의 오목면 형상의 제2 면 f2의 최대 깊이보다도 크게 하면, 상기 상태를 확실하게 유지할 수 있는 것은 아닐까라고 생각된다.
(3) 상기 적층 세라믹 콘덴서(10)는 콘덴서 본체(11)의 오목면 형상의 제1 면 f1과 오목면 형상의 제2 면 f2 사이의 최대 길이 방향 치수를 Dmax라 하고, 콘덴서 본체(11)의 오목면 형상의 제1 면 f1과 오목면 형상의 제2 면 f2 사이의 최소 길이 방향 치수를 Dmin이라 하였을 때, 최대 길이 방향 치수 Dmax와 최소 길이 방향 치수 Dmin은 0.90≤Dmin/Dmax≤0.98의 조건을 만족시키고 있다. 이 조건에 대해서는 도 4를 사용하여 앞서 설명한 대로이며, 동일 조건을 만족시키고 있으면, 정격 전압보다도 높은 직류 전압을 인가해도 용량 저하가 발생하기 어렵기 때문에, 적층 세라믹 콘덴서(10) 자체의 DC 바이어스 특성이 악화되는 것을 보다 확실하게 억제할 수 있음과 함께, 콘덴서 본체(11) 내의 제1 내부 전극층(14)과 제2 내부 전극층(15) 각각에 딜라미네이션이 발생하는 것을 억제하여 고품질의 적층 세라믹 콘덴서(10)를 제공할 수 있다.
10 : 적층 세라믹 콘덴서
11 : 콘덴서 본체
f1 : 콘덴서 본체의 오목면 형상의 제1 면
f2 : 콘덴서 본체의 오목면 형상의 제2 면
Dmax : 콘덴서 본체의 오목면 형상의 제1 면과 오목면 형상의 제2 면 사이의 최대 길이 방향 치수
Dmin : 콘덴서 본체의 오목면 형상의 제1 면과 오목면 형상의 제2 면 사이의 최소 길이 방향 치수
f3 : 콘덴서 본체의 평면 형상의 제3 면
f4 : 콘덴서 본체의 평면 형상의 제4 면
f5 : 콘덴서 본체의 평면 형상의 제5 면
f6 : 콘덴서 본체의 평면 형상의 제6 면
12 : 제1 외부 전극
12a : 제1 외부 전극의 제1 부분
12b : 제1 외부 전극의 제2 부분
13 : 제2 외부 전극
13a : 제2 외부 전극의 제1 부분
13b : 제2 외부 전극의 제2 부분

Claims (3)

  1. (1) 길이 방향에서 마주 보는 제1 면 및 제2 면과 폭 방향에서 마주 보는 제3 면 및 제4 면과 높이 방향에서 마주 보는 제5 면 및 제6 면을 갖고, 복수의 제1 내부 전극층과 복수의 제2 내부 전극층이 유전체층을 개재하여 적층된 용량부를 내장한 콘덴서 본체와, (2) 상기 콘덴서 본체의 상기 제1 면을 따르는 제1 부분과 상기 제5 면을 따르는 제2 부분으로 이루어지고, 그 제1 부분에 상기 복수의 제1 내부 전극층 각각의 단연이 접속된 제1 외부 전극과, (3) 상기 콘덴서 본체의 상기 제2 면을 따르는 제1 부분과 상기 제5 면을 따르는 제2 부분으로 이루어지고, 그 제1 부분에 상기 복수의 제2 내부 전극층 각각의 단연이 접속된 제2 외부 전극을 구비한 적층 세라믹 콘덴서로서,
    상기 콘덴서 본체의 상기 제1 면은 오목면 형상으로 되어 있고, 상기 제1 외부 전극의 상기 제1 부분은 상기 콘덴서 본체의 상기 제1 면에 접하고 있고,
    상기 콘덴서 본체의 상기 제2 면은 오목면 형상으로 되어 있고, 상기 제2 외부 전극의 상기 제1 부분은 상기 콘덴서 본체의 상기 제2 면에 접하고 있고,
    상기 제1 외부 전극의 상기 제1 부분의 두께는 상기 콘덴서 본체의 오목면 형상의 상기 제1 면의 최대 깊이보다도 크고, 또한, 상기 제2 외부 전극의 상기 제1 부분의 두께는 상기 콘덴서 본체의 오목면 형상의 상기 제2 면의 최대 깊이보다도 크고,
    상기 콘덴서 본체의 오목면 형상의 상기 제1 면과 오목면 형상의 상기 제2 면 사이의 최대 길이 방향 치수를 Dmax라 하고, 상기 콘덴서 본체의 오목면 형상의 상기 제1 면과 오목면 형상의 상기 제2 면 사이의 최소 길이 방향 치수를 Dmin이라 하였을 때, 최대 길이 방향 치수 Dmax와 최소 길이 방향 치수 Dmin은 0.90≤Dmin/Dmax≤0.98의 조건을 만족시키고 있는, 적층 세라믹 콘덴서.
  2. 삭제
  3. 삭제
KR1020170019398A 2016-02-26 2017-02-13 적층 세라믹 콘덴서 KR102640896B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016035706A JP6405328B2 (ja) 2016-02-26 2016-02-26 積層セラミックコンデンサ
JPJP-P-2016-035706 2016-02-26

Publications (2)

Publication Number Publication Date
KR20170101118A KR20170101118A (ko) 2017-09-05
KR102640896B1 true KR102640896B1 (ko) 2024-02-27

Family

ID=59679735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170019398A KR102640896B1 (ko) 2016-02-26 2017-02-13 적층 세라믹 콘덴서

Country Status (4)

Country Link
US (2) US10128049B2 (ko)
JP (1) JP6405328B2 (ko)
KR (1) KR102640896B1 (ko)
CN (1) CN107134365B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6965638B2 (ja) * 2017-08-31 2021-11-10 Tdk株式会社 電子部品
JP7444346B2 (ja) * 2017-12-07 2024-03-06 サムソン エレクトロ-メカニックス カンパニーリミテッド. 積層セラミックキャパシタ
JP7231340B2 (ja) * 2018-06-05 2023-03-01 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7308021B2 (ja) * 2018-10-12 2023-07-13 太陽誘電株式会社 セラミック電子部品、セラミック電子部品の製造方法およびセラミック電子部品実装回路基板
KR20200049659A (ko) 2018-10-30 2020-05-08 티디케이가부시기가이샤 적층 세라믹 전자 부품
CN111199830B (zh) 2018-10-30 2021-11-30 Tdk株式会社 层叠陶瓷电子部件
JP7307547B2 (ja) * 2019-02-15 2023-07-12 太陽誘電株式会社 積層セラミック電子部品及び回路基板
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP7518594B2 (ja) * 2020-03-05 2024-07-18 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品の製造方法及び回路基板
KR20220084754A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 적층형 전자 부품
CN114373633B (zh) * 2022-01-22 2022-08-02 池州昀冢电子科技有限公司 多层陶瓷电容器和制备多层陶瓷电容器的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049032A (ja) * 1998-07-27 2000-02-18 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053134A (ja) * 1991-06-24 1993-01-08 Tokin Corp 積層セラミツクコンデンサの外部電極の製造方法
CN2899106Y (zh) * 2004-05-27 2007-05-09 京瓷株式会社 芯片型电子零件
JP2012164966A (ja) * 2011-01-21 2012-08-30 Murata Mfg Co Ltd セラミック電子部品
KR101474126B1 (ko) * 2013-05-06 2014-12-17 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP6181452B2 (ja) * 2013-07-26 2017-08-16 京セラ株式会社 チップ型電子部品
KR101496814B1 (ko) * 2013-07-29 2015-02-27 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
JP6380162B2 (ja) 2014-05-09 2018-08-29 株式会社村田製作所 積層セラミック電子部品
JP2014239259A (ja) * 2014-08-13 2014-12-18 株式会社村田製作所 積層コンデンサ及び積層コンデンサの実装構造体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049032A (ja) * 1998-07-27 2000-02-18 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法

Also Published As

Publication number Publication date
US10128049B2 (en) 2018-11-13
US20170250027A1 (en) 2017-08-31
CN107134365B (zh) 2020-09-01
US20190006106A1 (en) 2019-01-03
CN107134365A (zh) 2017-09-05
KR20170101118A (ko) 2017-09-05
US10403437B2 (en) 2019-09-03
JP6405328B2 (ja) 2018-10-17
JP2017152621A (ja) 2017-08-31

Similar Documents

Publication Publication Date Title
KR102640896B1 (ko) 적층 세라믹 콘덴서
KR101876621B1 (ko) 적층 세라믹 콘덴서
KR102640894B1 (ko) 적층 세라믹 콘덴서
JP6439551B2 (ja) 積層セラミックコンデンサ
KR101884392B1 (ko) 적층 세라믹 콘덴서
KR101462587B1 (ko) 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서
JP6571590B2 (ja) 積層セラミックコンデンサ
JP6977755B2 (ja) 積層セラミックコンデンサ
JP6266583B2 (ja) 積層セラミックコンデンサ
KR20120133696A (ko) 적층 세라믹 전자부품
JP2013149936A (ja) 積層セラミック電子部品及びその製造方法
KR20130023612A (ko) 적층 세라믹 전자부품
JP2014022713A (ja) 積層セラミック電子部品及びその製造方法
KR101990248B1 (ko) 적층 세라믹 콘덴서
US10176922B2 (en) Multilayer ceramic capacitor
KR20130012716A (ko) 적층 세라믹 전자부품
JP5414940B1 (ja) 積層セラミックコンデンサ
US20150380159A1 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2023071577A (ja) キャパシタ部品
KR102703772B1 (ko) 적층 세라믹 전자부품의 제조방법
JP6587728B2 (ja) 積層セラミックコンデンサ
WO2013190718A1 (ja) 積層セラミックコンデンサ
KR20200004020A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101761945B1 (ko) 적층 커패시터
JP2017175001A (ja) 積層型電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant