KR102592328B1 - 반도체 패키지 및 이를 포함하는 전자 제품의 제조 방법 - Google Patents
반도체 패키지 및 이를 포함하는 전자 제품의 제조 방법 Download PDFInfo
- Publication number
- KR102592328B1 KR102592328B1 KR1020180020744A KR20180020744A KR102592328B1 KR 102592328 B1 KR102592328 B1 KR 102592328B1 KR 1020180020744 A KR1020180020744 A KR 1020180020744A KR 20180020744 A KR20180020744 A KR 20180020744A KR 102592328 B1 KR102592328 B1 KR 102592328B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- base substrate
- flexible
- flexible semiconductor
- adhesive member
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 142
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 239000000853 adhesive Substances 0.000 claims abstract description 37
- 230000001070 adhesive effect Effects 0.000 claims abstract description 37
- 238000005538 encapsulation Methods 0.000 claims description 20
- 229910000679 solder Inorganic materials 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000013013 elastic material Substances 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 23
- 239000000047 product Substances 0.000 description 20
- 239000012467 final product Substances 0.000 description 6
- 238000005452 bending Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 239000004033 plastic Substances 0.000 description 2
- 210000000707 wrist Anatomy 0.000 description 2
- BTBUEUYNUDRHOZ-UHFFFAOYSA-N Borate Chemical compound [O-]B([O-])[O-] BTBUEUYNUDRHOZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- JUPQTSLXMOCDHR-UHFFFAOYSA-N benzene-1,4-diol;bis(4-fluorophenyl)methanone Chemical compound OC1=CC=C(O)C=C1.C1=CC(F)=CC=C1C(=O)C1=CC=C(F)C=C1 JUPQTSLXMOCDHR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02016—Backside treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Packaging Frangible Articles (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 발명의 기술적 사상에 따른 반도체 패키지는, 플렉서블 반도체 패키지, 플렉서블 반도체 패키지 상에 배치된 접착 부재, 및 접착 부재 상에 배치되고 접착 부재에 의해 플렉서블 반도체 패키지에 부착되는 강성 기판을 포함한다.
Description
본 발명의 기술적 사상은 반도체 패키지 및 이를 포함하는 전자 제품의 제조 방법에 관한 것으로서, 보다 상세하게는, 플렉서블 반도체 패키지 및 플렉서블 반도체 패키지를 포함하는 웨어러블 장치와 같은 전자 제품의 제조 방법에 관한 것이다.
웨어러블 장치, 즉, 신체의 손목이나 머리 등에 착용하여 사용하는 전자 제품의 수요가 증가하고 있다. 신체의 윤곽은 대부분 편평하지 않다. 따라서, 웨어러블 장치는 신체의 윤곽에 따라 어느 정도 변형될 수 있도록 유연성을 가져야 한다. 다시 말해, 사용자가 웨어러블 장치를 착용할 때나 사용 중에 있어서, 웨어러블 장치는 유연성을 가져야 한다. 이를 위해, 웨어러블 장치에 포함되는 반도체 패키지 또한 유연성을 가져야 한다. 그러나 일반적으로 강성(rigid) 반도체 패키지는 이송되는 과정에서, 또는 웨어러블 장치에 조립되는 과정에서 변형이 일어나 결함을 일으킬 수 있고, 이를 포함하는 웨어러블 장치의 제조 효율을 감소시킬 수 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 반도체 패키지의 이송 과정 및 조립 과정 중에 발생할 수 있는 변형에 의해 반도체 패키지에 결함이 유발되는 것을 효과적으로 방지하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상의 실시예에 따른 반도체 패키지는, 플렉서블 반도체 패키지; 상기 플렉서블 반도체 패키지 상에 배치된 접착 부재; 및 상기 접착 부재 상에 배치되고, 상기 접착 부재에 의해 상기 플렉서블 반도체 패키지에 부착되는 강성 기판;을 포함한다.
본 발명의 기술적 사상의 실시예에 따른 전자 제품의 제조 방법은, 플렉서블 반도체 패키지와 접착 부재에 의해 상기 플렉서블 반도체 패키지에 부착된 강성 기판을 포함하는 반도체 캐리어 유닛을 제공하는 단계; 전자 제품을 구성하는 구성 요소에 상기 반도체 캐리어 유닛을 조립하는 단계; 및 상기 강성 기판을 상기 플렉서블 반도체 패키지로부터 분리하는 단계;를 포함한다.
본 발명의 기술적 사상에 따른 반도체 패키지 및 이를 포함하는 전자 제품의 제조 방법은, 반도체 패키지의 이송 과정 및 조립 과정에서 발생할 수 있는 변형에 의해 반도체 패키지에 결함이 유발되는 것을 효과적으로 방지할 수 있도록, 플렉서블 반도체 패키지 및 플렉서블 반도체 패키지를 포함하는 전자 제품의 제조 방법을 제공하여 전자 제품의 제조 효율을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 플렉서블 반도체 패키지를 포함하는 반도체 캐리어 유닛을 나타내는 개략적인 단면도이다.
도 2는 본 발명의 기술적 사상의 일 실시예에 따른 플렉서블 반도체 패키지가 상방으로 볼록하도록 휘어진 모습을 나타내는 개략적인 단면도이다.
도 3은 본 발명의 기술적 사상의 일 실시예에 따른 플렉서블 반도체 패키지가 하방으로 볼록하도록 휘어진 모습을 나타내는 개략적인 단면도이다.
도 4는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지를 포함하는 전자 제품의 제조 방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 기술적 사상의 일 실시예에 따른 플렉서블 반도체 패키지가 상방으로 볼록하도록 휘어진 모습을 나타내는 개략적인 단면도이다.
도 3은 본 발명의 기술적 사상의 일 실시예에 따른 플렉서블 반도체 패키지가 하방으로 볼록하도록 휘어진 모습을 나타내는 개략적인 단면도이다.
도 4는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지를 포함하는 전자 제품의 제조 방법을 설명하기 위한 순서도이다.
본 발명의 기술적 사상에 따른 실시예들에서, 접착 부재는 플렉서블 반도체 패키지 상에 배치되고, 강성 기판은 접착 부재를 통해 플렉서블 반도체 패키지에 부착된다. 따라서, 플렉서블 반도체 패키지와 강성 기판의 조합을 포함하는 제품이 제공된다. 플렉서블 반도체 패키지를 제품, 예를 들어, 착용 가능한 전자 제품(웨어러블 장치)으로 이송하는 과정 및 조립하는 과정 후, 플렉서블 반도체 패키지에서 강성 기판의 제거는 후술하는 접착 부재의 처리 방법에서 상세히 설명한다.
여기서, 접착 부재에 의해 서로 접합되는 플렉서블 반도체 패키지와 강성 기판의 조합을 간단히 반도체 캐리어 유닛으로 지칭할 수 있다. 본 발명의 기술적 사상에 따르면, 반도체 캐리어 유닛은 플렉서블 반도체 패키지를 전자 제품으로 이송하는 과정 및 조립하는 과정에서 과도한 굴곡 및 변형으로부터 플렉서블 반도체 패키지를 보호할 수 있어, 플렉서블 반도체 패키지의 이송 과정 및 조립 과정을 용이하게 할 수 있다. 이에 따라, 플렉서블 반도체 패키지의 손상 위험을 최소화할 수 있다.
이송 과정 및 조립 과정이 완료된 후, 강성 기판과 플렉서블 반도체 패키지를 접합하는 접착 부재에 자외선 또는 레이저를 조사하는 것과 같은 처리에 의해, 강성 기판과 플렉서블 반도체 패키지를 분리한다. 플렉서블 반도체 패키지는 탄성 계수가 낮은 물질로 주로 구성되기 때문에, 강성 기판과 분리된 플렉서블 반도체 패키지는 필요에 따라 휘어질 수 있다. 따라서, 플렉서블 반도체 패키지를 포함하는 전자 제품의 제조 효율 및 신뢰성을 향상시키기 위해, 플렉서블 반도체 패키지는 강성 기판에 의하여 이송 과정 및 조립 과정 중에 보호될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 기술적 사상의 실시예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 플렉서블 반도체 패키지를 포함하는 반도체 캐리어 유닛을 나타내는 개략적인 단면도이다.
도 2는 상기 플렉서블 반도체 패키지가 상방으로 볼록하도록 휘어진 모습을 나타내는 개략적인 단면도이고, 도 3은 상기 플렉서블 반도체 패키지가 하방으로 볼록하도록 휘어진 모습을 나타내는 개략적인 단면도이다.
도 1 내지 도 3을 같이 참조하면, 반도체 캐리어 유닛(1000)은 플렉서블 반도체 패키지(100), 접착 부재(110), 및 강성 기판(120)을 포함한다.
본 명세서에서 사용되는 용어인 '플렉서블'은 균열 또는 손상없이 실질적으로 휘어질 수 있는 상태를 언급하는 것으로 통상의 기술자에게 이해될 것이다. 플렉서블 반도체 패키지(100)는 베이스 기판(10), 반도체 칩(20), 도전성 부재(30), 캡슐화 부재(encapsulant)(40), 및 솔더 범프(50)를 포함할 수 있다. 플렉서블 반도체 패키지(100)는 스마트 와치, 손목 밴드 등의 손목 착용 전자 제품, 목걸이형 전자 제품, 안경형 전자 제품 등과 같은 웨어러블 장치에 적용될 수 있다.
베이스 기판(10)은 PI, PEN, PEEK, PET, 유리 섬유가 보강된 에폭시 소재, 프리프레그 등의 플렉서블 베이스 필름을 포함할 수 있다. 상기 베이스 기판(10)은 또한 도전성 부재(30) 및 솔더 범프(50)를 전기적으로 연결하는 내부 배선 구조(미도시)를 포함할 수 있다. 상기 내부 배선 구조는 도전성 부재(30) 및 솔더 범프(50)를 전기적으로 연결하기 위한 도전성 트레이스 및 도전성 비아를 포함할 수 있다. 베이스 기판(10)은 플렉서블 반도체 패키지(100)의 플렉서블 특성을 위해 약 200㎛ 미만의 두께를 가질 수 있으나, 이에 한정되는 것은 아니다.
베이스 기판(10) 및 강성 기판(120)은 서로 실질적으로 평행하게, 즉, 주표면이 편평하고 서로 평행한 상태가 되도록 배치될 수 있다.
반도체 칩(20)은 서로 이격되어 베이스 기판(10) 상에 배치되고, 반도체 칩 패드(미도시)는 반도체 칩(20)의 활성면 상에 배치될 수 있다. 반도체 칩(20)은 반도체 칩 패드 및 도전성 부재(30)를 통해 베이스 기판(10)에 전기적으로 연결될 수 있다.
반도체 칩(20)은 로직 칩 또는 메모리 칩일 수 있다. 예를 들어, 반도체 칩(20)은 모두 동일한 종류의 메모리 칩일 수도 있고, 또는 반도체 칩(20) 중 일부는 메모리 칩이고, 또 다른 일부는 로직 칩일 수 있다. 반도체 칩(20) 중 적어도 하나는, 예를 들어, 마이크로프로세서일 수 있다.
일부 실시예들에서, 각각의 반도체 칩(20)은 베이스 기판(10)의 절반보다 작은 면적을 가지고, 약 10㎛ 내지 200㎛의 두께를 가질 수 있다. 따라서, 반도체 칩(20)은 플렉서블 반도체 패키지(100)가 휘어지는 동안에도 베이스 기판(10)에 안정적으로 부착되어 있을 수 있다.
도전성 부재(30)는 반도체 칩(20)을 베이스 기판(10)에 전기적으로 연결한다. 도전성 부재(30)는 오목부 및 볼록부를 갖는 본딩 와이어일 수 있다. 플렉서블 반도체 패키지(100)는 도 2에 도시된 바와 같이 상방으로 볼록한 구조를 갖도록 휘어질 수 있고, 도 3에 도시된 바와 같이 하방으로 볼록한 구조를 갖도록 휘어질 수 있다. 이 과정에서 도전성 부재(30)는 비교적 크게 늘어나더라도 파손되지 않으므로, 플렉서블 반도체 패키지(100)의 신뢰성을 보장할 수 있다. 다른 실시예들에서, 도전성 부재(30)는 솔더 범프 또는 구리 범프와 같은 금속 범프일 수 있고, 이 경우, 반도체 칩(20)은 반도체 칩 패드 및 도전성 부재(30)를 통해 플립 칩 방식으로 베이스 기판(10)에 전기적으로 연결될 수 있다.
캡슐화 부재(40)는 베이스 기판(10)의 상면에 배치될 수 있으며, 베이스 기판(10)의 하면에도 배치될 수 있다. 즉, 캡슐화 부재(40)는 반도체 칩(20)을 덮어 보호함으로써 반도체 칩(20)이 손상될 위험을 감소시킨다. 상기 캡슐화 부재(40)는 베이스 기판(10)의 상면 및 하면에 배치되어 응력 균형을 이루므로, 열팽창계수의 불일치로 인한 내부 응력을 최소화시켜 플렉서블 반도체 패키지(100)가 손상될 위험을 감소시킨다. 플렉서블 반도체 패키지(100)는 도 2에 도시된 바와 같이 상방으로 볼록한 구조를 갖도록 휘어질 수 있고, 도 3에 도시된 바와 같이 하방으로 볼록한 구조를 갖도록 휘어질 수 있다. 도 2 및 도 3에 도시된 바와 같이, 베이스 기판(10) 및 캡슐화 부재(40)를 포함하는 플렉서블 반도체 패키지(100)는 소성 변형이 일어나지 않은 상태에서도, 신체에 착용되는 웨어러블 장치에서 요구하는 정도의 휘어진 상태로 손상없이 변형될 수 있다.
캡슐화 부재(40)는 플렉서블 캡슐화 재료로 이루어질 수 있다. 일부 실시예들에서, 캡슐화 부재(40)는 약 50 중량% 미만의 실리콘옥사이드, 약 2GPa 미만의 탄성율, 및 약 10% 이상의 신장율을 갖는 탄성 재료로 이루어질 수 있다. 다른 실시예들에서, 캡슐화 부재(40)는 플라스틱 캡슐화 재료로 이루어질 수 있다. 또한, 캡슐화 부재(40)는 반도체 칩(20)을 외부 환경 조건, 예를 들어, 수분 및/또는 대기로부터 보호하는 역할을 수행할 수 있다.
솔더 범프(50)는 베이스 기판(10)의 하면에 배치될 수 있고, 솔더 범프(50)의 일부가 캡슐화 부재(40)에 의해 베이스 기판(10)에 물리적으로 연결될 수 있다. 솔더 범프(50)는 본 발명이 속하는 기술분야에서 통상적으로 사용되는 방법으로 형성될 수 있다. 일부 실시예들에서, 솔더 범프(50)는 솔더 볼일 수 있다. 솔더 범프(50)는 베이스 기판(10)에 의해 반도체 칩(20)과 전기적으로 연결될 수 있다.
접착 부재(110)는 베이스 기판(10)의 상면에 위치하는 캡슐화 부재(40) 상에 배치된다. 본 발명의 기술적 사상에 따르면, 접착 부재(110)가 감광성 재료로 구성되는 경우, 상기 감광성 재료의 접착력은 제공되는 파장, 예를 들어, 자외선 또는 레이저에 의해 감소되거나 소멸될 수 있다. 따라서, 감광성 재료로 구성되는 접착 부재(110)에 자외선 또는 레이저를 조사하여, 강성 기판(120)을 플렉서블 반도체 패키지(100)로부터 분리할 수 있다.
일부 실시예들에서, 강성 기판(120)은 플레이트형 강성 재료로 구성된다. 본 명세서에서 사용되는 용어인 '강성'은 유연하지 않고 실질적으로 탄성 변형이 일어나지 않는 상태를 언급하는 것으로 통상의 기술자에게 이해될 것이다. 강성 기판(120)은 투명할 수 있다. 예를 들어, 강성 기판(120)은 자외선을 흡수하지 않는 실리콘옥사이드, 보레이트(borate), 포스페이트(phosphate) 등을 포함하는 투명한 유리 기판일 수 있다. 강성 기판(120)은 이송 과정 및 조립 과정 동안 과도한 굴곡 및 변형으로부터 플렉서블 반도체 패키지(100)를 보호할 수 있다. 이는 후술하는 도 4에서 상세히 설명하도록 한다. 이송 과정 및 조립 과정 후, 강성 기판(120) 방향으로 자외선 또는 레이저를 조사하여 접착 부재(110)의 접착력을 제거함으로써, 강성 기판(120)과 플렉서블 반도체 패키지(100)를 분리한다. 따라서, 이송 과정 및 조립 과정 중에 변형에 의해 플렉서블 반도체 패키지(100)에 결함이 발생하는 것을 방지함으로써 제품의 제조 효율을 향상시킬 수 있다.
도 4는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지를 포함하는 전자 제품의 제조 방법을 설명하기 위한 순서도이다.
도 1 내지 도 4를 같이 참조하면, 대표적으로, 반도체 캐리어 유닛을 제공하는 S10 단계, 최종 제품을 구성하는 구성 요소에 반도체 캐리어 유닛을 조립하는 S30 단계, 및 강성 기판을 플렉서블 반도체 패키지로부터 분리하는 S50 단계를 포함한다.
반도체 캐리어 유닛(1000)이 제공된다(S10). 반도체 캐리어 유닛(1000)은 도 1 내지 도 3을 참조하여 설명된 플렉서블 반도체 패키지(100)를 포함할 수 있다. 앞서 살펴본 바와 같이, 플렉서블 반도체 패키지(100)는 유연성을 가지는 베이스 기판(10), 베이스 기판(10) 상에 실장된 적어도 하나의 반도체 칩(20), 반도체 칩(20)을 덮는 캡슐화 부재(40), 및 솔더 범프(50)를 포함할 수 있다. 캡슐화 부재(40)에 접착 부재(110)를 도포하여, 강성 기판(120)과 플렉서블 반도체 패키지(100)를 접착한다. 강성 기판(120)과 플렉서블 반도체 패키지(100)는 일반적으로 서로 평행하게 배치된다. 예를 들어, 강성 기판(120)은 접착 부재(110)를 사이에 두고 캡슐화 부재(40)의 상면을 따라 접착된다. 따라서, 강성 기판(120)과 플렉서블 반도체 패키지(100)는 함께 고정되어 반도체 캐리어 유닛(1000)을 형성한다. 그 결과, 강성 기판(120)에 의해 플렉서블 반도체 패키지(100)의 과도한 굴곡 및 변형이 억제될 수 있다.
다음 공정으로, 반도체 캐리어 유닛(1000)이 워크 스테이션으로 이송된다(S20). 이와 관련하여, 일반적인 반도체 제조 장치, 즉, 로봇 이송 장치가 사용될 수 있다.
다음 공정으로, 반도체 캐리어 유닛(1000)을 최종 제품의 구성 요소에 전기적으로 연결되도록 조립한다(S30). 반도체 캐리어 유닛(1000)은 워크 스테이션에서 하나 이상의 구성 요소와 함께 조립된다. 여기서 반도체 캐리어 유닛(1000)에 포함되는 플렉서블 반도체 패키지(100)와 최종 제품을 구성하는 구성 요소, 예를 들어, 플렉서블 커버, 배터리 등을 물리적 및/또는 전기적으로 연결하는 단계를 포함할 수 있다. 따라서, 워크 스테이션은 최종 제품의 구성 요소를 서로 물리적 및/또는 전기적으로 연결하도록 맞춤화된 자동 조립 장치를 포함할 수 있다.
다음 공정으로, 강성 기판(120)을 플렉서블 반도체 패키지(100)로부터 제거하여, 조립 과정 중에 플렉서블 반도체 패키지(100)가 손상되는 것을 방지할 수 있다. 본 실시예에서는 반도체 캐리어 유닛(1000)에 일정한 파장을 제공하는 접착 부재 처리(S40)를 수행하여 접착 부재(110)의 접착력을 감소시킨 후, 강성 기판(120)을 플렉서블 반도체 패키지(100)로부터 제거한다(S50). 앞서 살펴본 바와 같이, 접착 부재(110)가 감광성 재료로 구성되고 강성 기판(120)이 투명한 기판인 경우, 강성 기판(120)을 통해 자외선 또는 레이저를 접착 부재(110)에 조사함으로써 접착 부재(110)의 접착력을 감소시킬 수 있다. 이에 따라, 플렉서블 반도체 패키지(100)는 자유롭게 휘어질 수 있게 된다. 일부 실시예들에서, 플렉서블 반도체 패키지(100)는 신체 부위의 윤곽에 맞추어 휘어질 수 있게 된다.
결과적으로, 본 발명의 기술적 사상에 따르면, 플렉서블 반도체 패키지는 신체에 착용 가능한 최종 제품으로 이송되는 과정 및 조립되는 과정 동안 과도한 굴곡 및 변형으로부터 손상되는 것이 방지될 수 있다. 특히, 플렉서블 반도체 패키지의 높은 전송 대역폭, 높은 방열 특성, 및 높은 제품 신뢰성과 같은 특성이 유지될 수 있다. 따라서, 플렉서블 반도체 패키지를 포함하는 최종 제품이 높은 제조 효율로 제조될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 베이스 기판 20: 반도체 칩
30: 도전성 부재 40: 캡슐화 부재
50: 솔더 범프
100: 플렉서블 반도체 패키지 110: 접착 부재
120: 강성 기판
1000: 반도체 캐리어 유닛
30: 도전성 부재 40: 캡슐화 부재
50: 솔더 범프
100: 플렉서블 반도체 패키지 110: 접착 부재
120: 강성 기판
1000: 반도체 캐리어 유닛
Claims (10)
- 플렉서블 반도체 패키지;
상기 플렉서블 반도체 패키지 상에 배치된 접착 부재; 및
상기 접착 부재 상에 배치되고, 상기 접착 부재에 의해 상기 플렉서블 반도체 패키지에 부착되는 강성 기판;을 포함하고,
상기 플렉서블 반도체 패키지는,
상면 및 하면을 갖는 베이스 기판;
상기 베이스 기판의 상면 상에 실장된 적어도 하나의 반도체 칩;
상기 반도체 칩을 상기 베이스 기판에 전기적으로 연결하는 도전성 부재;
상기 베이스 기판의 하면 상에 배치되는 솔더 범프; 및
상기 베이스 기판의 상면에 배치되어 상기 반도체 칩 및 상기 도전성 부재를 덮고, 상기 베이스 기판의 하면에 배치되어 상기 솔더 범프의 일부를 덮는 캡슐화 부재;를 포함하는,
반도체 패키지. - 삭제
- 제1항에 있어서,
상기 캡슐화 부재는
50 중량% 미만의 실리콘옥사이드;
2GPa 미만의 탄성율; 및
10% 이상의 신장율;
을 가지는 탄성 재료로 구성되는 것을 특징으로 하는 반도체 패키지. - 제1항에 있어서,
상기 접착 부재는 감광성 재료로 구성되고,
상기 접착 부재의 접착력은 자외선 또는 레이저에 의해 감소되는 것을 특징으로 하는 반도체 패키지. - 제1항에 있어서,
상기 강성 기판은 투명한 것을 특징으로 하는 반도체 패키지. - 플렉서블 반도체 패키지와 접착 부재에 의해 상기 플렉서블 반도체 패키지에 부착된 강성 기판을 포함하는 반도체 캐리어 유닛을 제공하는 단계;
전자 제품을 구성하는 구성 요소에 상기 반도체 캐리어 유닛을 조립하는 단계; 및
상기 강성 기판을 상기 플렉서블 반도체 패키지로부터 분리하는 단계;를 포함하고,
상기 플렉서블 반도체 패키지는,
상면 및 하면을 갖는 베이스 기판;
상기 베이스 기판의 상면 상에 실장된 적어도 하나의 반도체 칩;
상기 반도체 칩을 상기 베이스 기판에 전기적으로 연결하는 도전성 부재;
상기 베이스 기판의 하면 상에 배치되는 솔더 범프; 및
상기 베이스 기판의 상면에 배치되어 상기 반도체 칩 및 상기 도전성 부재를 덮고, 상기 베이스 기판의 하면에 배치되어 상기 솔더 범프의 일부를 덮는 캡슐화 부재;를 포함하는,
전자 제품의 제조 방법. - 삭제
- 제6항에 있어서,
상기 캡슐화 부재는
50 중량% 미만의 실리콘옥사이드;
2GPa 미만의 탄성율; 및
10% 이상의 신장율;
을 가지는 탄성 재료로 구성되는 것을 특징으로 하는 전자 제품의 제조 방법. - 제6항에 있어서,
상기 강성 기판을 상기 플렉서블 반도체 패키지로부터 분리시키는 단계는,
상기 접착 부재에 자외선 또는 레이저를 조사하는 단계;
를 포함하는 것을 특징으로 하는 전자 제품의 제조 방법. - 제9항에 있어서,
상기 접착 부재의 접착력은 상기 자외선 또는 레이저에 의해 감소되고,
상기 강성 기판은 투명한 것을 특징으로 하는 전자 제품의 제조 방법.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710137708.5 | 2017-03-09 | ||
CN201710137708.5A CN106920779B (zh) | 2017-03-09 | 2017-03-09 | 柔性半导体封装件的组合结构及其运输方法 |
US15/798,665 US10453671B2 (en) | 2017-03-09 | 2017-10-31 | Combined structure of flexible semiconductor device package and method of transporting the flexible semiconductor device |
US15/798,665 | 2017-10-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180103697A KR20180103697A (ko) | 2018-09-19 |
KR102592328B1 true KR102592328B1 (ko) | 2023-10-20 |
Family
ID=59460709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180020744A KR102592328B1 (ko) | 2017-03-09 | 2018-02-21 | 반도체 패키지 및 이를 포함하는 전자 제품의 제조 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10453671B2 (ko) |
KR (1) | KR102592328B1 (ko) |
CN (1) | CN106920779B (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2566030B (en) * | 2017-08-30 | 2023-01-04 | Pragmatic Printing Ltd | Integrated circuit handling process and apparatus |
CN108847412B (zh) * | 2018-06-01 | 2019-05-21 | 清华大学 | 基于系统级封装的柔性电子器件 |
CN109192660A (zh) * | 2018-09-12 | 2019-01-11 | 三星半导体(中国)研究开发有限公司 | 柔性封装件 |
US11574820B2 (en) * | 2020-06-08 | 2023-02-07 | Micron Technology, Inc. | Semiconductor devices with flexible reinforcement structure |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103354239A (zh) | 2013-07-16 | 2013-10-16 | 南昌欧菲光电技术有限公司 | 影像感测器组件 |
US20140042649A1 (en) * | 2012-08-09 | 2014-02-13 | Au Optronics Corporation | Method for fabricating flexible display module |
JP2016141044A (ja) * | 2015-02-02 | 2016-08-08 | 三菱化学株式会社 | フレキシブル基板及びその製造方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3234666B2 (ja) | 1993-03-02 | 2001-12-04 | 株式会社東芝 | 半導体集積回路装置 |
US6027958A (en) | 1996-07-11 | 2000-02-22 | Kopin Corporation | Transferred flexible integrated circuit |
JPH1154658A (ja) * | 1997-07-30 | 1999-02-26 | Hitachi Ltd | 半導体装置及びその製造方法並びにフレーム構造体 |
US5901041A (en) | 1997-12-02 | 1999-05-04 | Northern Telecom Limited | Flexible integrated circuit package |
US6111324A (en) * | 1998-02-05 | 2000-08-29 | Asat, Limited | Integrated carrier ring/stiffener and method for manufacturing a flexible integrated circuit package |
TW460927B (en) | 1999-01-18 | 2001-10-21 | Toshiba Corp | Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device |
KR20020057358A (ko) * | 2001-01-04 | 2002-07-11 | 마이클 디. 오브라이언 | 멀티칩 모듈 패키지 및 제조방법 |
EP1256982A1 (fr) * | 2001-05-11 | 2002-11-13 | Valtronic S.A. | Module électronique et son procede d'assemblage |
US7128442B2 (en) | 2003-05-09 | 2006-10-31 | Kian Shin Lee | Illumination unit with a solid-state light generating source, a flexible substrate, and a flexible and optically transparent encapsulant |
TWM277958U (en) * | 2004-12-31 | 2005-10-11 | Ind Tech Res Inst | An flexible displaying device for electronic information includes a device housing |
CN100481431C (zh) * | 2006-08-15 | 2009-04-22 | 南茂科技股份有限公司 | 减少软板形变的薄膜覆晶封装构造 |
CN101290921A (zh) * | 2007-04-17 | 2008-10-22 | 南茂科技股份有限公司 | 防止薄膜变形的薄膜覆晶封装基板 |
US8691702B2 (en) | 2011-03-14 | 2014-04-08 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
CN202153541U (zh) * | 2011-08-18 | 2012-02-29 | 京东方科技集团股份有限公司 | 一种柔性显示器 |
CN103579128B (zh) | 2012-07-26 | 2016-12-21 | 碁鼎科技秦皇岛有限公司 | 芯片封装基板、芯片封装结构及其制作方法 |
KR101565016B1 (ko) | 2013-10-22 | 2015-11-03 | 앰코 테크놀로지 코리아 주식회사 | 휨 개선을 위한 반도체 패키지 구조 및 방법 |
WO2015134111A1 (en) * | 2014-03-07 | 2015-09-11 | Plasma-Therm, Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
KR102222484B1 (ko) * | 2014-05-27 | 2021-03-04 | 에스케이하이닉스 주식회사 | 윙부를 가지는 플렉시블 적층 패키지 |
CN105336875B (zh) | 2014-07-10 | 2017-10-13 | 上海和辉光电有限公司 | 柔性显示器件及其离型方法 |
CN104167429B (zh) * | 2014-08-01 | 2017-05-31 | 京东方科技集团股份有限公司 | 一种柔性显示面板及其制备方法、显示装置 |
KR102284652B1 (ko) | 2014-08-28 | 2021-08-02 | 삼성전자 주식회사 | 반도체 패키지 |
KR20160036702A (ko) | 2014-09-25 | 2016-04-05 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
WO2016074176A1 (en) * | 2014-11-12 | 2016-05-19 | Intel Corporation | Flexible system-in-package solutions for wearable devices |
-
2017
- 2017-03-09 CN CN201710137708.5A patent/CN106920779B/zh active Active
- 2017-10-31 US US15/798,665 patent/US10453671B2/en active Active
-
2018
- 2018-02-21 KR KR1020180020744A patent/KR102592328B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140042649A1 (en) * | 2012-08-09 | 2014-02-13 | Au Optronics Corporation | Method for fabricating flexible display module |
CN103354239A (zh) | 2013-07-16 | 2013-10-16 | 南昌欧菲光电技术有限公司 | 影像感测器组件 |
JP2016141044A (ja) * | 2015-02-02 | 2016-08-08 | 三菱化学株式会社 | フレキシブル基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106920779B (zh) | 2019-09-06 |
KR20180103697A (ko) | 2018-09-19 |
US10453671B2 (en) | 2019-10-22 |
CN106920779A (zh) | 2017-07-04 |
US20180261446A1 (en) | 2018-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102592328B1 (ko) | 반도체 패키지 및 이를 포함하는 전자 제품의 제조 방법 | |
US10090185B2 (en) | Semiconductor device and manufacturing method thereof | |
US6653731B2 (en) | Semiconductor device and method for fabricating same | |
US7772685B2 (en) | Stacked semiconductor structure and fabrication method thereof | |
US9806038B2 (en) | Reinforcement structure and method for controlling warpage of chip mounted on substrate | |
JP5543086B2 (ja) | 半導体装置及びその製造方法 | |
US20200365504A1 (en) | Semiconductor device with redistribution layers on partial encapsulation and non-photosensitive passivation layers | |
US10978408B2 (en) | Semiconductor package and manufacturing method thereof | |
JP2001520460A (ja) | マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造 | |
US20070178627A1 (en) | Flip-chip semiconductor device and method for fabricating the same | |
US11688658B2 (en) | Semiconductor device | |
US11715677B2 (en) | Semiconductor device with frame having arms | |
US20210050275A1 (en) | Fan-out semiconductor package structure and packaging method thereof | |
CN116779455A (zh) | 一种芯片封装方法 | |
JP2004063516A (ja) | 半導体装置の製造方法 | |
US20200083128A1 (en) | Flexible package | |
JP2003124431A (ja) | ウェーハ状シート、チップ状電子部品、およびそれらの製造方法 | |
US9190388B2 (en) | Using an optically transparent solid material as a support structure for attachment of a semiconductor material to a substrate | |
CN111180474A (zh) | 一种半导体封装器件 | |
JP6988360B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
KR20080092152A (ko) | 표면 보호층을 갖는 반도체 패키지 및 그 제조 방법 | |
CN116193707A (zh) | 电路基板及其制造方法 | |
KR20110001154A (ko) | 반도체 패키지 | |
KR20080084282A (ko) | 반도체 칩과 이의 제조방법 및 이를 이용한 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |