CN100481431C - 减少软板形变的薄膜覆晶封装构造 - Google Patents
减少软板形变的薄膜覆晶封装构造 Download PDFInfo
- Publication number
- CN100481431C CN100481431C CN 200610111233 CN200610111233A CN100481431C CN 100481431 C CN100481431 C CN 100481431C CN 200610111233 CN200610111233 CN 200610111233 CN 200610111233 A CN200610111233 A CN 200610111233A CN 100481431 C CN100481431 C CN 100481431C
- Authority
- CN
- China
- Prior art keywords
- thin
- those
- film
- chip packaging
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 70
- 238000005538 encapsulation Methods 0.000 title description 7
- 238000009501 film coating Methods 0.000 title 1
- 239000000084 colloidal system Substances 0.000 claims abstract description 24
- 229920001187 thermosetting polymer Polymers 0.000 claims abstract description 24
- 238000004806 packaging method and process Methods 0.000 claims description 72
- 238000010276 construction Methods 0.000 claims description 69
- 239000010408 film Substances 0.000 claims description 56
- 238000003466 welding Methods 0.000 claims description 18
- 238000007639 printing Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 abstract description 12
- 230000008569 process Effects 0.000 abstract description 4
- 230000003014 reinforcing effect Effects 0.000 abstract 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 33
- 230000012447 hatching Effects 0.000 description 8
- 238000004804 winding Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
本发明是有关一种减少软板形变的薄膜覆晶封装构造，主要包含有一电路薄膜、复数个补强条、一凸块化晶片以及一点涂形成的热固胶体。该电路薄膜具有排列于两侧的复数个外接指。该些补强条是沿着该些外接指而设于该电路薄膜的两侧。该晶片是接合至该电路薄膜。该热固胶体是形成于该晶片与该电路薄膜之间。并且，该些补强条与该晶片之间留有一可挠曲间隔。因此在薄膜覆晶封装构造的制程中可以减少电路薄膜的形变，并且可以保留有可供后段组装的挠曲部位。
Description
技术领域
本发明涉及一种薄膜式集成电路封装构造，特别是涉及一种在薄膜覆晶封装构造的制程中可以减少电路薄膜的形变，并且能够保留有可供后段组装的挠曲部位的减少软板形变的薄膜覆晶封装构造(COFpackage，Chip-On-Film package)。
背景技术
在以往薄膜式集成电路封装构造中是以电路薄膜承载晶片，如原申请人于中国台湾专利公告第505315号揭示了一种“薄膜覆晶封装构造”。该薄膜覆晶封装构造(COF)相对于卷带承载封装构造(Tape CarrierPackage，TCP)具有更薄与引脚微间距的优点，以符合先进集成电路封装的需要。然而，薄膜覆晶封装构造(COF)卷带的电路薄膜的厚度大约在50微米以下，而卷带承载封装构造(TCP)卷带的厚度则大约在70微米，故薄膜覆晶封装构造(COF)卷带的电路薄膜变得更薄。因此，在封装制程中，特别是点胶后对热固胶体的熟化处理，薄膜覆晶封装构造会产生严重的的形变翘曲，使得后段表面贴装技术(Surface Mounting Technology，SMT)组装难以施行。
请参阅图1、图2及图3所示，图1是现有习知的薄膜覆晶封装构造的正面示意图，图2是沿图1中2-2剖线的截面示意图，图3是沿图1中3-3剖线的截面示意图。一种现有习知的薄膜覆晶封装构造100，包含一电路薄膜110、一晶片120以及一点涂形成的热固胶体130。
该电路薄膜110，如图2所示，是具有一软质介电层111与复数个引脚112，每一引脚112具有一内接指113与一外接指114，一防焊层115局部覆盖该些引脚112并使该些内接指113与外接指114为外露。该晶片120，具有复数个凸块121，其接合至该些内接指113。该点涂形成的热固胶体130是流动并填充在该晶片120与该电路薄膜110之间，并加热以熟化成形。
由于该电路薄膜110相当的薄，经常因为受到加热温度与热固胶体130固化收缩的影响会有形变往上翘曲的问题，特别是在该电路薄膜110具有外接指114的两侧方向(如图3所示)。当该电路薄膜110形变过大导致平坦度太差，后段表面贴装(Surface Mount Technology，SMT)组装机台无法接受，故无法将该电路薄膜110具有外接指114的两侧贴接至外电路板(即液晶面板与印刷电路板)，引起组装的优良率损失。
由此可见，上述现有的薄膜覆晶封装构造在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的减少软板形变的薄膜覆晶封装构造，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的薄膜覆晶封装构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的减少软板形变的薄膜覆晶封装构造，能够改进一般现有的薄膜覆晶封装构造，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的薄膜覆晶封装构造存在的缺陷，而提供一种新型的减少软板形变的薄膜覆晶封装构造，所要解决的技术问题是使其藉由复数个补强条设置于一电路薄膜的形状以及位置关系，能够减少电路薄膜在具有外接指两侧的形变翘曲，且该些补强条与该晶片之间留有一可挠曲间隔，可以有利于薄膜覆晶封装构造的后段组装，从而更加适于实用。
本发明的另一目的在于，提供一种新型的减少软板形变的薄膜覆晶封装构造，所要解决的技术问题是使能够增进该些补强条的局部抗翘曲的特性，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种减少软板形变的薄膜覆晶封装构造，其包含：一电路薄膜，其具有一软质介电层、复数个引脚以及一防焊层；复数个补强条，其沿着该些引脚的复数个外接指而设于该电路薄膜的两侧；一晶片，其具有复数个凸块，该些凸块是接合至该些引脚；以及一点涂形成的热固胶体，其形成于该电路薄膜与该晶片之间；其中，在前述的两侧补强条之间形成有一不相连的缺口，是大于该晶片的宽度，以使该些补强条与该晶片之间留有一可挠曲间隔。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的减少软板形变的薄膜覆晶封装构造，其中所述的该些补强条是为相互平行。
前述的减少软板形变的薄膜覆晶封装构造，其中至少一条的该些补强条的两端是为L形或I形。
前述的减少软板形变的薄膜覆晶封装构造，其中至少一条的该些补强条是连接有复数个垂直向肋条。
前述的减少软板形变的薄膜覆晶封装构造，其中所述的该些补强条是位于该晶片与同侧的外接指之间，且较接近该些外接指。
前述的减少软板形变的薄膜覆晶封装构造，其中所述的该些补强条是贴附于该防焊层。
前述的减少软板形变的薄膜覆晶封装构造，其中所述的该些补强条是贴附于该软质介电层。
前述的减少软板形变的薄膜覆晶封装构造，其中所述的该电路薄膜的平坦度是不大于3毫米。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为了达到上述目的，本发明提供了一种薄膜覆晶封装构造，主要包含一电路薄膜、一晶片以及一点涂形成的热固胶体，更包含有复数个补强条。该电路薄膜具有一软质介电层、复数个引脚以及一防焊层。该些补强条是沿着该些引脚的复数个外接指而设于该电路薄膜的两侧。该晶片是具有复数个凸块，该些凸块是接合至该些引脚。该点涂形成的热固胶体是形成于该电路薄膜与该晶片之间。其中，该些补强条与该晶片之间留有一可挠曲间隔。
前述的薄膜覆晶封装构造，其中该些补强条是为相互平行，并且至少一条的该些补强条是连接有复数个垂直向肋条，使该些补强条呈L形、I形或为梳形。前述的薄膜覆晶封装构造，其中该些补强条是位于该晶片与同侧的外接指之间，且较接近该些外接指。前述的薄膜覆晶封装构造，其中该些补强条是贴附于该防焊层。前述的薄膜覆晶封装构造，其中该些补强条是贴附于该软质介电层。前述的薄膜覆晶封装构造，其中该电路薄膜的平坦度是不大于3毫米。
借由上述技术方案，本发明减少软板形变的薄膜覆晶封装构造至少具有下列优点：
1、本发明藉由复数个补强条设置于一电路薄膜的形状及位置关系，在熟化一点涂形成的热固胶体时能够减少电路薄膜在具有外接指两侧的形变翘曲，且该些补强条与该晶片之间留有一可挠曲间隔，可以有利于薄膜覆晶封装构造的后段组装，非常适于实用。
2、本发明另还能够增进该些补强条的局部抗翘曲的特性，从而更加适于实用。
综上所述，本发明是有关一种减少软板形变的薄膜覆晶封装构造，主要包含有一电路薄膜、复数个补强条、一凸块化晶片以及一点涂形成的热固胶体。该电路薄膜具有排列于两侧的复数个外接指。该些补强条是沿着该些外接指而设于该电路薄膜的两侧。该晶片是接合至该电路薄膜。该热固胶体是形成于该晶片与该电路薄膜之间。并且，该些补强条与该晶片之间留有一可挠曲间隔。因此在薄膜覆晶封装构造的制程中可以减少电路薄膜的形变，并且可以保留有可供后段组装的挠曲部位。本发明具有上述诸多优点及实用价值，其不论在产品结构或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的薄膜覆晶封装构造具有增进的突出功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有习知的薄膜覆晶封装构造的正面示意图。
图2是现有习知的薄膜覆晶封装构造沿图1中2-2剖线的截面示意图。
图3是现有习知的薄膜覆晶封装构造沿图1中3-3剖线的截面示意图。
图4是依据本发明的第一较佳实施例，一种薄膜覆晶封装构造的正面示意图。
图5是依据本发明的第一较佳实施例，该薄膜覆晶封装构造沿图4中5-5剖面线的剖面示意图。
图6是依据本发明的第一较佳实施例，该薄膜覆晶封装构造沿图4中6-6剖面线的剖面示意图。
图7是依据本发明的第二较佳实施例，另一薄膜覆晶封装构造沿一较短中心轴剖切的剖面示意图。
图8是依据本发明的第二较佳实施例，绘示该薄膜覆晶封装构造的补强条相对位置的示意图。
100：薄膜覆晶封装构造 110：电路薄膜
111：软质介电层 112：引脚
113：内接指 114：外接指
115：防焊层 120：晶片
121：凸块 130：点涂形成的热固胶体
200：薄膜覆晶封装构造 210：电路薄膜
211：软质介电层 212：引脚
213：防焊层 214：内接指
215：外接指 220：补强条
221：垂直向肋条 230：晶片
231：凸块 240：点涂形成的热固胶体
300：薄膜覆晶封装构造 310：电路薄膜
311：软质介电层 312：引脚
313：防焊层 314：内接指
315：外接指 320：补强条
321：垂直向肋条 330：晶片
331：凸块 340：点涂形成的热固胶体
S ：可挠曲间隙
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的减少软板形变的薄膜覆晶封装构造其具体实施方式、结构、特征及其功效，详细说明如后。
请参阅图4、图5及图6所示，图4是依据本发明的第一较佳实施例一种薄膜覆晶封装构造的正面示意图，图5是沿图4中5-5剖面线的剖面示意图，图6是沿图4中6-6剖面线的剖面示意图。依据本发明的第一具体实施例揭示的一种薄膜覆晶封装构造(COF package)，主要包含一电路薄膜210、复数个补强条220、一晶片230以及一点涂形成的热固胶体240。其中，该电路薄膜210是用以承载该晶片230，能以卷带传输方式进行封装作业。该些补强条220是用以减少该电路薄膜210的两侧接合部在封装过程中的形变翘曲。该热固胶体240是用以局部密封以保护该晶片230。
上述的电路薄膜210，具有一软质介电层211、复数个引脚212以及一防焊层213。
该软质介电层211，其材质是可以为聚酰亚胺(polyimide，PI)或聚酯(PET)，其是为该电路薄膜210的核心层。
该些引脚212，是用以电性传导该晶片230的输入/输出讯号、电源、接地等。
该防焊层213，是局部覆盖该些引脚212。该些引脚212的一端是往该软质介电层211中央扇入集中，其不被该防焊层213所覆盖的部分是成为复数个内接指214；该些引脚212的另一端是往该软质介电层211两侧扇出排列，其不被该防焊层213所覆盖的部分是成为复数个外接指215。通常该防焊层213是可选用液态感光性焊罩层(liquid photoimagable soldermask，LPI)、感光性覆盖层(photoimagable cover layer，PIC)、或可为一般非感光性介电材质的非导电油墨或覆盖层(cover layer)。
如图4所示，上述的该些补强条220，是沿着该些引脚212的复数个外接指215而设于该电路薄膜210的两侧。在本实施例中，该些补强条220是位于该晶片230与同一侧的外接指215之间，且较接近该些外接指215。所以，该些补强条220的条形与侧向位置使该电路薄膜210具有抵抗在该些外接指215两侧向的形变翘曲能力，能抵抗在形成该热固胶体240的热制程中(或/及其它可能的热循环)产生的形变(如图6所示)，并且能不影响该薄膜覆晶封装构造200在后段组装的可挠曲性(容后详述)。如图5所示，该电路薄膜210的平坦度是不大于3毫米(mm)。
较佳地，再如图4所示，该些补强条220是为相互平行，并且至少一条的该些补强条220两端可以各连接有一垂直向肋条221，使该些补强条220的两端是为扩大以呈L形或I形，以增进该些补强条220的局部抗翘曲特性。此外，该些补强条220应为刚性材料，可利用贴附、印刷或其它方法预先在封装之前固着于该电路薄膜210。如图5所示，该些补强条220是贴附于该防焊层213。
如图4、图5所示，上述的晶片230，具有复数个凸块231，该些凸块231是为该晶片230内部集成电路的对外电极。通常该晶片230是可为一显示器的驱动IC或其它特殊用途集成电路(Application SpecificIntegrated Circuit，ASIC)等等。可利用热压合、回焊或导电胶接合等方式使该些凸块231是接合至该些引脚212的该些内接指214。
此外，上述的热固胶体240，是以点涂方式形成于该电路薄膜210与该晶片230之间。由于在封装制程中，该晶片230的接合与该热固胶体240的形成皆需要使该电路薄膜210经过升温与降温的过程，利用该些补强条220可以减少该电路薄膜210的形变。
此外，如图4、图5所示，该些补强条220(包含该些垂直向肋条221的部位)与该晶片230之间留有一可挠曲间隔S，使该电路薄膜210在该晶片230与该些补强条220之间的区段可以作为薄膜覆晶封装构造(COF)挠曲使用，以供后段组装贴合。另外，在后段组装之前，该些补强条220可发挥配重的功效，当该薄膜覆晶封装构造200放置于一载台上，能够避免该薄膜覆晶封装构造200在具有该些外接指215的两侧不当的往上翘起(如图5所示)。
请参阅图7及图8所示，图7是依据本发明的第二较佳实施例另一薄膜覆晶封装构造沿着一较短中心轴剖切的剖面示意图，图8是绘示该薄膜覆晶封装构造的补强条相对位置的结构示意图。在第二具体实施例中揭示的另一种薄膜覆晶封装构造300，主要包含一电路薄膜310、复数个补强条320、一晶片330以及一点涂形成的热固胶体340，其中：
上述的电路薄膜310、晶片330，其与点涂形成的热固胶体340可与第一具体实施例相同，故此不再赘述。该电路薄膜310是具有一软质介电层311、复数个引脚312以及一防焊层313。
上述的该些补强条320，是沿着该些引脚312的复数个外接指315而设于该电路薄膜310的两侧。如图7所示，在本实施例中，该些补强条320是贴附于该软质介电层311。
上述的晶片330的复数个凸块331，是接合至该些引脚312的内接指314，并以形成于该电路薄膜310与该晶片330之间的热固胶体340密封该些凸块331。
如图8所示，该些补强条320与该晶片330之间留有一可挠曲间隔S。此外，该些补强条320是为相互平行，并且至少一条的该些补强条320是连接有复数个垂直向肋条321，使该些补强条320是为梳形，用以解决现有习知薄膜覆晶封装构造(COF)产品在封装制程中受到的热处理而导致薄膜覆晶封装构造(COF)产品平坦度不合格的问题。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (8)
1、一种减少软板形变的薄膜覆晶封装构造，其特征在于其包含：
一电路薄膜，其具有一软质介电层、复数个引脚以及一防焊层；
复数个补强条，其沿着该些引脚的复数个外接指而设于该电路薄膜的两侧；
一晶片，其具有复数个凸块，该些凸块是接合至该些引脚；以及
一点涂形成的热固胶体，其形成于该电路薄膜与该晶片之间；
其中，在前述的两侧补强条之间形成有一不相连的缺口，是大于该晶片的宽度，以使该些补强条与该晶片之间留有一可挠曲间隔。
2、根据权利要求1所述的减少软板形变的薄膜覆晶封装构造，其特征在于其中所述的该些补强条是为相互平行。
3、根据权利要求2所述的减少软板形变的薄膜覆晶封装构造，其特征在于其中至少一条的该些补强条的两端是为L形或I形。
4、根据权利要求2所述的减少软板形变的薄膜覆晶封装构造，其特征在于其中至少一条的该些补强条是连接有复数个垂直向肋条。
5、根据权利要求1所述的减少软板形变的薄膜覆晶封装构造，其特征在于其中所述的该些补强条是位于该晶片与同侧的外接指之间，且较接近该些外接指。
6、根据权利要求1所述的减少软板形变的薄膜覆晶封装构造，其特征在于其中所述的该些补强条是贴附于该防焊层。
7、根据权利要求1所述的减少软板形变的薄膜覆晶封装构造，其特征在于其中所述的该些补强条是贴附于该软质介电层。
8、根据权利要求1所述的减少软板形变的薄膜覆晶封装构造，其特征在于其中所述的该电路薄膜的平坦度是不大于3毫米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610111233 CN100481431C (zh) | 2006-08-15 | 2006-08-15 | 减少软板形变的薄膜覆晶封装构造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610111233 CN100481431C (zh) | 2006-08-15 | 2006-08-15 | 减少软板形变的薄膜覆晶封装构造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101127342A CN101127342A (zh) | 2008-02-20 |
| CN100481431C true CN100481431C (zh) | 2009-04-22 |
Family
ID=39095320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610111233 Expired - Fee Related CN100481431C (zh) | 2006-08-15 | 2006-08-15 | 减少软板形变的薄膜覆晶封装构造 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100481431C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106920779B (zh) | 2017-03-09 | 2019-09-06 | 三星半导体(中国)研究开发有限公司 | 柔性半导体封装件的组合结构及其运输方法 |
| WO2019174043A1 (zh) * | 2018-03-16 | 2019-09-19 | 深圳市柔宇科技有限公司 | Cof载带及其加工方法、cof载带加工设备 |
| KR102608434B1 (ko) * | 2018-07-09 | 2023-12-04 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2006
- 2006-08-15 CN CN 200610111233 patent/CN100481431C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101127342A (zh) | 2008-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108777114B (zh) | 显示面板及其制造方法、显示装置和拼接屏 | |
| CN103687284B (zh) | 飞尾结构的刚挠结合线路板及其制作方法 | |
| WO2021031378A1 (zh) | 一种显示面板及其制备方法、显示装置 | |
| CN110827667B (zh) | 一种显示面板及显示装置 | |
| CN108417151B (zh) | 显示装置及其覆晶薄膜结构 | |
| CN107479228B (zh) | 显示模组及显示模组的制备方法 | |
| CN100458508C (zh) | 信号传输组件及应用其的显示装置 | |
| CN100481431C (zh) | 减少软板形变的薄膜覆晶封装构造 | |
| US20210055594A1 (en) | Display panel, manufacturing method thereof, and display device | |
| WO2017177579A1 (zh) | 背光模块及其制作方法、背板及显示装置 | |
| CN105704914A (zh) | 一种不同类型线路板的厚铜板及线路板的制作方法 | |
| JP5104315B2 (ja) | 半導体パッケージ、電子部品、及び電子機器 | |
| KR101272625B1 (ko) | 터치 패널용 패드와 기판의 결합체 | |
| CN105578763A (zh) | 一种防止接触弹脚歪斜的fpc及其制造方法 | |
| CN101231989B (zh) | 增进散热效益的半导体封装载膜与封装构造 | |
| CN209882224U (zh) | 一种柔性电路板及液晶显示模组 | |
| CN107015391A (zh) | 液晶显示面板及其压合方法以及液晶显示器 | |
| CN209358833U (zh) | 柔性电路板结构、显示屏和电子设备 | |
| CN109799660A (zh) | 液晶显示装置 | |
| JPH0434418A (ja) | 液晶パネル | |
| CN219107796U (zh) | 一种下沉式软硬结合线路板 | |
| JPH0334064Y2 (zh) | ||
| CN206947307U (zh) | Cof卷带基材 | |
| CN101697663A (zh) | 线路板以及表面接合元件与线路板的组装方法 | |
| CN110012593A (zh) | 一种柔性电路板及其制备方法、液晶显示模组 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090422 Termination date: 20200815 |