KR102520523B1 - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR102520523B1
KR102520523B1 KR1020207033283A KR20207033283A KR102520523B1 KR 102520523 B1 KR102520523 B1 KR 102520523B1 KR 1020207033283 A KR1020207033283 A KR 1020207033283A KR 20207033283 A KR20207033283 A KR 20207033283A KR 102520523 B1 KR102520523 B1 KR 102520523B1
Authority
KR
South Korea
Prior art keywords
wafer
cutting line
tape
grinding
back side
Prior art date
Application number
KR1020207033283A
Other languages
English (en)
Other versions
KR20200133022A (ko
Inventor
료스케 가타오카
다카시 다모가미
슈헤이 오시다
Original Assignee
가부시키가이샤 도교 세이미쓰
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도교 세이미쓰 filed Critical 가부시키가이샤 도교 세이미쓰
Publication of KR20200133022A publication Critical patent/KR20200133022A/ko
Application granted granted Critical
Publication of KR102520523B1 publication Critical patent/KR102520523B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02354—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light using a coherent radiation, e.g. a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

웨이퍼의 가공 공정을 간소화할 수 있음과 함께, 안정된 품질의 칩을 효율적으로 얻을 수 있는 웨이퍼의 가공 방법을 제공한다. 웨이퍼 (W) 의 표면에 백그라인드 테이프 (B) 를 첩착하는 테이프 첩착 공정과, 절단 라인 (CL) 을 따라 웨이퍼 (W) 의 이면으로부터 레이저광을 입사하여 웨이퍼 (W) 의 내부에 개질 영역을 형성하는 개질 영역 형성 공정과, 개질 영역이 형성된 웨이퍼 (W) 의 이면을 가공함으로써 웨이퍼 (W) 의 두께를 얇게 하는 이면 가공 공정과, 웨이퍼 (W) 의 표면에 백그라인드 테이프 (B) 를 첩착한 상태에서, 웨이퍼 (W) 의 이면으로부터 절단 라인 (CL) 에 하중을 가하여, 웨이퍼 (W) 를 절단 라인 (CL) 을 따라 분할함으로써 웨이퍼 (W) 를 개개의 칩 (T) 으로 분할하는 분할 공정을 갖는다.

Description

웨이퍼의 가공 방법{METHOD FOR PROCESSING WAFER}
본 발명은 웨이퍼를 칩마다 분할하는 웨이퍼의 가공 방법에 관한 것이다.
특허문헌 1 에는, 웨이퍼의 표면 (바깥면) 에 보호 테이프를 장착한 상태에서 웨이퍼의 이면을 연삭하고, 그 후, 웨이퍼의 내부에 개질 영역을 형성하고, 개질 영역을 기점으로 하여 웨이퍼를 할단하는 레이저 가공 방법이 기재되어 있다.
또, 특허문헌 1 에는, 보호 테이프의 재료로서, 충격을 흡수함과 함께 자외선을 조사함으로써 제거하는 것이 가능한 재료를 선택하는 것이 기재되어 있다.
특허문헌 2 에는, 웨이퍼의 이면을 연삭 (백그라인드) 할 때에, 웨이퍼의 표면에 형성된 칩을 보호하기 위해 표면 보호 필름이 웨이퍼의 표면에 첩부되는 것이 기재되어 있다.
또, 특허문헌 2 에는, 백그라인드가 종료되면, 웨이퍼의 이면에 다이싱 필름을 첩부하여, 표면 보호 테이프를 웨이퍼의 표면으로부터 박리한 후, 웨이퍼를 주사위 모양으로 다이싱하는 것이 기재되어 있다.
한편, 특허문헌 3 에는, 웨이퍼의 이면을 다이싱 테이프에 첩부하여 웨이퍼를 스크라이브하고, 다음으로, 웨이퍼의 표면에 보호 필름을 얹은 후, 다이싱 테이프측으로부터 브레이크 바를 기판에 눌러 갖다 댐으로써 기판을 스크라이브 라인을 따라 분할하는 분할 장치가 기재되어 있다 (특허문헌 3 의 단락〔0004〕참조). 또, 특허문헌 3 에는, 두께가 25 ㎛ 인 PET (polyethylene terephthalate) 제의 보호 필름으로서, 점착성을 갖지 않거나 또는 점착성이 작은 보호 필름이 기재되어 있다.
일본 공개특허공보 2004-1076호 일본 공개특허공보 2009-182099호 일본 공개특허공보 2016-40079호
기술한 바와 같이, 특허문헌 1, 2 에서는, 웨이퍼의 이면을 연삭할 때에, 웨이퍼의 표면에 보호 테이프 (특허문헌 1), 또는 표면 보호 필름 (특허문헌 2) 을 첩부하여 웨이퍼의 표면을 보호하고 있다. 이와 같은 보호 테이프 또는 표면 보호 필름 (이하, 백그라인드 테이프라고 한다) 은, 일반적으로 이면 연삭이 종료되면 표면으로부터 떼어내어진다.
여기에서, 이면 연삭 후의 웨이퍼를 분할하는 방법으로서 특허문헌 3 에 개시된 분할 방법을 적용하려고 하면, 다음과 같은 문제가 있다.
먼저, 첫 번째 문제로서, 웨이퍼의 표면으로부터 백그라인드 테이프를 박리한 후, 웨이퍼의 이면을 다이싱 테이프에 첩부하고, 다시 브레이크시에 웨이퍼의 표면에 보호 필름을 얹는다고 하는 재부착 작업이 필요해지기 때문에, 웨이퍼의 가공 공정이 복잡해짐과 함께 러닝 코스트도 증가한다는 문제가 있다.
또, 두 번째 문제로서, 웨이퍼의 표면에 얹어지는 보호 테이프는 점착성이 약하기 때문에, 이하의 문제가 있다.
즉, 브레이크 바에 의해 웨이퍼를 분할하면, 웨이퍼의 스트리트 (절단 라인) 상의 TEG (Test Element Group) 등이 균열되어 칩으로부터 분리되고, 이것이 컨테미네이션 (이하, 컨테미) 이 된다. 이 컨테미를 제거하기 위해서는, 웨이퍼를 세정하면 되지만, 칩에 형성된 디바이스에 따라서는 세정을 실시할 수 없는 웨이퍼가 있다. 이와 같은 웨이퍼의 경우, 컨테미가 웨이퍼에 부착된 채로 잔존하고, 그리고 잔존한 컨테미가 분할 공정의 후공정에서 디바이스면에 부착되면, 칩이 불량품이 된다는 문제가 있었다.
이와 같이 종래의 웨이퍼의 가공 방법으로는, 웨이퍼의 가공 공정이 복잡해짐과 함께, 안정된 품질의 칩을 효율적으로 얻을 수 없다는 문제가 있었다.
본 발명은, 이와 같은 사정을 감안하여 이루어진 것으로, 웨이퍼의 가공 공정을 간소화할 수 있음과 함께, 안정된 품질의 칩을 효율적으로 얻을 수 있는 웨이퍼의 가공 방법을 제공하는 것을 목적으로 한다.
본 발명의 웨이퍼의 가공 방법은, 본 발명의 목적을 달성하기 위해서, 웨이퍼의 표면에 백그라인드 테이프를 첩착 (貼着) 하는 테이프 첩착 공정과, 절단 라인을 따라 웨이퍼의 이면으로부터 레이저광을 입사하여 웨이퍼의 내부에 개질 영역을 형성하는 개질 영역 형성 공정과, 개질 영역이 형성된 웨이퍼에 대해, 웨이퍼의 이면을 가공함으로써 웨이퍼의 두께를 얇게 하는 이면 가공 공정과, 웨이퍼의 표면에 백그라인드 테이프를 첩착한 상태에서, 웨이퍼의 이면으로부터 절단 라인에 하중을 가하여, 웨이퍼를 절단 라인을 따라 분할함으로써 웨이퍼를 개개의 칩으로 분할하는 분할 공정을 갖는다.
본 발명에 의하면, 웨이퍼의 이면을 가공할 때에 웨이퍼의 표면에 첩부되는 백그라인드 테이프를, 웨이퍼의 표면에 첩착한 상태에서, 웨이퍼의 이면으로부터 절단 라인에 하중을 가하여, 웨이퍼를 절단 라인을 따라 분할한다. 이로써, 웨이퍼의 가공 공정을 간소화할 수 있다. 또, 웨이퍼의 분할시에 발생한 컨테미는, 점착력이 강한 백그라인드 테이프에 부착된다. 그리고, 웨이퍼의 표면으로부터 백그라인드 테이프를 박리하면, 컨테미는 백그라인드 테이프에 부착된 채로 웨이퍼로부터 제거된다. 따라서, 웨이퍼에 컨테미가 잔존하는 것에서 기인하는 칩 불량품의 문제를 해소할 수 있다. 따라서, 본 발명의 웨이퍼의 가공 방법에 의하면, 웨이퍼의 가공 공정을 간소화할 수 있음과 함께, 안정된 품질의 칩을 효율적으로 얻을 수 있다.
또, 본 발명에 의하면, 웨이퍼의 이면으로부터 절단 라인에 하중을 가해 가면, 웨이퍼의 절단 라인의 부분이 백그라인드 테이프로 서서히 내려가면서, 즉, 절단 라인의 양측에 위치하는 1 쌍의 칩이 서서히 기울어지면서 절단 라인이 절단된다. 따라서, 칩이 단숨에 기울어지는 것에서 기인하는 치핑 발생의 문제를 해소할 수 있다.
본 발명의 일 양태는, 백그라인드 테이프는, 기재와 중간층과 풀층이 순서대로 적층되어 구성되고, 풀층이 웨이퍼의 표면에 첩부되는 것이 바람직하다.
본 발명의 일 양태에 의하면, 웨이퍼의 이면으로부터 절단 라인에 하중을 가해 가면, 웨이퍼의 절단 라인의 부분이 백그라인드 테이프의 풀층으로 서서히 내려가기 때문에, 칩을 서서히 기울게 할 수 있다.
본 발명의 일 양태는, 웨이퍼의 표면에는, 칩의 범프가 형성되고, 범프는, 테이프 첩착 공정에 있어서 백그라인드 테이프의 풀층에 매몰되는 것이 바람직하다.
본 발명의 일 양태에 의하면, 범프가 풀층에 매몰되기 때문에, 그 앵커 효과에 의해 웨이퍼와 백그라인드 테이프의 밀착력을 높일 수 있다. 이로써, 가압 하중에 의해 칩이 단숨에 기울어져 버리는 것을 방지할 수 있다.
본 발명의 일 양태는, 이면 가공 공정은, 웨이퍼의 이면을 연삭하는 연삭 공정과, 연삭 공정 후의 웨이퍼의 이면을 화학 기계적으로 연마하는 연마 공정을 갖는 것이 바람직하다.
본 발명의 일 양태에 의하면, 웨이퍼의 이면에 형성된 개질층을 연삭 공정에 의해 제거할 수 있고, 연삭 공정에 의해 형성된 가공 변질층을 연마 공정에 의해 제거할 수 있기 때문에, 웨이퍼의 이면을 경면으로 가공할 수 있다.
본 발명에 의하면, 웨이퍼의 가공 공정을 간소화할 수 있음과 함께, 안정된 품질의 칩을 효율적으로 얻을 수 있다.
도 1 은, 레이저 다이싱 장치의 개관 구성도.
도 2 는, 백그라인드 테이프의 개략 단면도.
도 3 은, 연삭 장치의 개관 구성도.
도 4 는, 연삭 장치의 부분 확대도.
도 5 는, 실시형태의 분할 장치의 개략 구조도.
도 6 은, 도 5 에 나타낸 분할 장치의 동작 설명도.
도 7 은, 반도체 기판의 절단 방법의 처리의 흐름을 나타내는 플로 차트.
도 8 은, 도 7 의 플로 차트에 대응하는 웨이퍼의 가공 상태를 나타내는 설명도.
도 9 는, 범프가 형성된 웨이퍼를 도 5 의 분할 장치에 의해 분할하는 설명도.
도 10 은, 도 9 에 나타낸 분할 장치의 동작 설명도.
도 11 은, 다른 실시형태의 분할 장치의 개략 구조도.
도 12 는, 도 11 에 나타낸 분할 장치의 동작 설명도.
이하, 첨부 도면에 따라 본 발명에 관련된 웨이퍼의 가공 방법의 바람직한 실시형태에 대하여 설명한다.
실시형태의 웨이퍼의 가공 방법은, 레이저 다이싱 장치 (1) (도 1 참조) 와, 연삭 장치 (2) (도 3 참조) 와, 레이저 다이싱 장치 (1) 에 의해 가공된 웨이퍼를 연삭 장치 (2) 로 반송하는 반송 장치 (도시 생략) 와, 연삭 장치 (2) 에 의해 연삭된 웨이퍼를 칩으로 분할하는 분할 장치 (200) (도 5 참조) 를 구비하는 가공 장치에 의해 실시된다.
＜장치 구성에 대하여＞
(1) 레이저 다이싱 장치 (1) 에 대하여
도 1 은, 레이저 다이싱 장치 (1) 의 개관 구성도이다. 동 도면에 나타내는 바와 같이, 레이저 다이싱 장치 (1) 는 웨이퍼 이동부 (11), 레이저 헤드 (40) 및 제어부 (50) 등으로 구성되어 있다. 레이저 헤드 (40) 는 레이저 광학부 (20) 와 관찰 광학부 (30) 를 구비한다.
웨이퍼 이동부 (11) 는, 웨이퍼 (W) 를 흡착 유지하는 흡착 스테이지 (13) 와, 레이저 다이싱 장치 (1) 의 본체 베이스 (16) 에 형성되고, 흡착 스테이지 (13) 를 XYZθ 방향으로 정밀하게 이동시키는 XYZθ 테이블 (12) 을 구비한다. 이 웨이퍼 이동부 (11) 에 의해, 웨이퍼 (W) 가 도 1 의 XYZθ 방향으로 정밀하게 이동된다.
웨이퍼 (W) 는, 디바이스면인 표면 (바깥면) 을 보호하기 위해, 그 표면에 풀층을 갖는 백그라인드 테이프 (B) 가 첩부된다. 그리고, 웨이퍼 (W) 는, 이면이 상향이 되도록 흡착 스테이지 (13) 에 재치 (載置) 된다.
도 2 는, 백그라인드 테이프 (B) 의 구성을 나타내는 개략 단면도이다. 백그라인드 테이프 (B) 는, 웨이퍼 (W) 의 이면을 가공할 때에 웨이퍼 (W) 의 표면에 첩부되는 테이프이다. 백그라인드 테이프 (B) 는, 기재가 되는 베이스 필름 (3), 두께 300 ∼ 570 ㎛ 의 중간 흡수층 (4), 및 전술한 풀층 (5) 이 적층된 3 층 구조의 테이프이다. 이 구성은 일례이지만, 백그라인드 테이프 (B) 는 기술한 보호 필름과는 달리 점착성이 높은 테이프인 점에서 풀층 (5) 은 필요한 부재이다. 웨이퍼 (W) 의 표면의 디바이스면에 범프 (BP) (도 11 참조) 가 형성되어 있는 경우에는, 범프 (BP) 가 풀층 (5) (도 2 참조) 에 매몰된 상태에서 백그라인드 테이프 (B) 가 웨이퍼 (W) 에 첩부되기 때문에, 그 앵커 효과에 의해 웨이퍼 (W) 에 대한 백그라인드 테이프 (B) 의 밀착력이 높아진다. 이로써, 웨이퍼 (W) 로부터 백그라인드 테이프 (B) 가 잘 떼어지지 않게 되기 때문에, 웨이퍼 (W) 의 표면을 백그라인드 테이프 (B) 로 보호한 상태에서 레이저 다이싱 장치 (1) 로부터 연삭 장치 (2) 로 웨이퍼 (W) 를 반송할 수 있고, 또 연삭 장치 (2) 로부터 분할 장치 (200) (도 5 참조) 로 웨이퍼 (W) 를 반송할 수 있다.
도 1 에 나타내는 레이저 광학부 (20) 는, 레이저 발진기 (21), 콜리메이트 렌즈 (22), 하프 미러 (23), 콘덴스 렌즈 (24), 및 레이저광을 웨이퍼 (W) 에 대해 평행하게 미소 이동시키는 구동 수단 (25) 등을 구비한다. 레이저 발진기 (21) 로부터 발진된 레이저광은, 콜리메이트 렌즈 (22), 하프 미러 (23) 및 콘덴스 렌즈 (24) 등의 광학계를 거쳐 웨이퍼 (W) 의 내부에 집광된다.
관찰 광학부 (30) 는, 관찰용 광원 (31), 콜리메이트 렌즈 (32), 하프 미러 (33), 콘덴스 렌즈 (34), CCD (Charge Coupled Device) 카메라 (35), 화상 처리부 (38) 및 텔레비전 모니터 (36) 등을 구비한다.
관찰 광학부 (30) 에서는, 관찰용 광원 (31) 으로부터 출사된 조명광이 콜리메이트 렌즈 (32), 하프 미러 (33) 및 콘덴스 렌즈 (24) 등의 광학계를 거쳐 웨이퍼 (W) 의 이면 (상측의 면) 을 조사한다. 웨이퍼 (W) 의 이면으로부터의 반사광은 콘덴스 렌즈 (24), 하프 미러 (23, 33) 및 콘덴스 렌즈 (34) 를 경유하여 CCD 카메라 (35) 에 입사된다. CCD 카메라 (35) 에 의해 웨이퍼 (W) 의 표면 화상이 촬상된다.
이 촬상 데이터는 화상 처리부 (38) 에 입력되어, 웨이퍼 (W) 의 얼라인먼트에 사용됨과 함께, 제어부 (50) 를 거쳐 텔레비전 모니터 (36) 에 찍힌다.
제어부 (50) 는, CPU (Central Processing Unit), 메모리 및 입출력 회로부 등을 구비한다. 제어부 (50) 는, 레이저 다이싱 장치 (1) 의 각 부의 동작을 제어한다.
레이저 발진기 (21) 로부터 출사된 레이저광 (L) 은, 콜리메이트 렌즈 (22), 하프 미러 (23) 및 콘덴스 렌즈 (24) 등의 광학계를 경유하여 웨이퍼 (W) 의 내부에 조사된다. 조사되는 레이저광 (L) 의 집광점의 Z 방향 위치는, XYZθ 테이블 (12) 에 의한 웨이퍼 (W) 의 Z 방향 위치 조정 등에 의해, 웨이퍼 (W) 의 내부의 소정 위치로 정확하게 설정된다.
이 상태에서 XYZθ 테이블 (12) 이 다이싱 방향인 X 방향으로 가공 이송됨으로써, 웨이퍼 (W) 의 절단 라인을 따라, 웨이퍼 (W) 의 내부에 개질 영역이 1 라인 형성된다. 개질 영역이 1 라인 형성되면, XYZθ 테이블 (12) 이 Y 방향으로 1 피치분만큼 산출 이송되고, 다음의 라인도 마찬가지로 개질 영역이 형성된다. X 방향과 평행한 모든 절단 라인을 따라 개질 영역이 형성되면, XYZθ 테이블 (12) 이 90°회전되어, 조금 전의 절단 라인과 직교하는 절단 라인에도 동일하게 하여 전부 개질 영역이 형성된다.
(2) 연삭 장치 (2) 에 대하여
도 3 은, 연삭 장치 (2) 의 개관 구성을 나타내는 사시도이다. 연삭 장치 (2) 의 본체 (112) 에는, 얼라인먼트 스테이지 (116), 조(粗)연삭 스테이지 (118), 정(精)연삭 스테이지 (120), 연마 스테이지 (122), 웨이퍼 세정 스테이지 (124), 연마포 세정 스테이지 (123) 및 연마포 드레싱 스테이지 (127) 가 형성되어 있다. 연삭 장치 (2) 는, 개질 영역이 형성된 웨이퍼 (W) 에 대해, 웨이퍼 (W) 의 이면을 가공함으로써 웨이퍼 (W) 의 두께를 얇게 하는 장치이다.
조연삭 스테이지 (118), 정연삭 스테이지 (120) 및 연마 스테이지 (122) 는, 도 4 에 나타내는 바와 같이 구획판 (125) (도 3 에서는 생략) 에 의해 구획되어, 각각의 스테이지 (118, 120, 122) 에서 사용하는 가공액이 인접하는 스테이지로 비산되는 것이 방지되어 있다.
구획판 (125) 은, 도 4 에 나타내는 바와 같이, 인덱스 테이블 (134) 에 고정된다. 구획판 (125) 은, 인덱스 테이블 (134) 에 설치된 4 대의 척 (132, 136, 138, 140) 을 구획하도록 십자 형상으로 형성되어 있다. 이들 척 (132, 136, 138, 140) 에 웨이퍼 (W) 의 표면이 백그라인드 테이프 (B) 를 개재하여 흡착 유지된다.
조연삭 스테이지 (118) 는, 조(粗)연마를 실시하는 스테이지이며, 본체 (112) 의 측면 (113), 천판 (128) 및 구획판 (125) 에 의해 둘러싸여 있다. 정연삭 스테이지 (120) 는, 정(精)연마를 실시하는 스테이지이며, 조연삭 스테이지 (118) 와 마찬가지로, 본체 (112) 의 측면 (113), 천판 (129) 및 구획판 (125) 에 의해 둘러싸여 있다. 천판 (128, 129) 에는, 관통공 (128A, 129A) 이 형성되고, 관통공 (128A, 129A) 에는 각 스테이지의 헤드가 삽입 통과된다.
도 3 에 나타내는 연마 스테이지 (122) 는, 화학 기계 연마를 실시하는 것으로, 다른 스테이지로부터 격리하기 위해, 도 4 에 나타내는 바와 같이, 천판 (126A) 을 갖는 케이싱 (126) 에 의해 덮여 있다. 또한, 천판 (126A) 에는 관통공 (126C) 이 형성되고, 관통공 (126C) 에는 연마 스테이지 (122) 의 헤드가 삽입 통과된다. 연마 스테이지 (122) 는, 화학 기계 연마를 실시하는 것이기 때문에, 연마 가공액에 화학 연마제가 함유되어 있다.
도 3 에 나타내는 연마 스테이지 (122) 에서는, 웨이퍼 (W) 의 이면이 연마포 (156) 와, 연마포 (156) 로부터 공급되는 슬러리에 의해 연마되어, 웨이퍼 (W) 의 이면에 생겨 있는 가공 변질층이 조연마와 정연마에 의해 제거된다. 가공 변질층이란, 연삭에 의해 생긴 조흔 (條痕) 이나 가공 변형 (결정이 변질되어 있음) 등의 총칭이다.
얼라인먼트 스테이지 (116) 는, 반송 장치 (도시 생략) 에 의해 레이저 다이싱 장치 (1) 로부터 반송된 웨이퍼 (W) 를 소정 위치로 위치 맞춤하는 스테이지이다. 이 얼라인먼트 스테이지 (116) 에서 위치가 맞춰진 웨이퍼 (W) 는, 반송용 로봇 (도시 생략) 에 흡착 유지된 후, 비어 있는 척 (132) 을 향하여 반송되어, 이 척 (132) 의 흡착면에 웨이퍼 (W) 의 이면이 백그라인드 테이프 (B) 를 개재하여 흡착 유지된다.
척 (132) 은, 인덱스 테이블 (134) 에 설치된다. 또, 척 (132) 과 동일한 기능을 구비한 척 (136, 138, 140) 이, 인덱스 테이블 (134) 의 회전축 (135) (도 4 참조) 을 중심으로 하는 원주 상에 90 도의 간격을 가지고 설치되어 있다. 회전축 (135) 에는, 모터 (도시 생략) 의 스핀들 (도시 생략) 이 연결되어 있다.
척 (136) 은, 도 3 에 있어서는 조연삭 스테이지 (118) 에 위치되어 있으며, 흡착된 웨이퍼 (W) 가 여기에서 조연삭된다. 척 (138) 은, 도 3 에 있어서는 정연삭 스테이지 (120) 에 위치되고, 흡착된 웨이퍼 (W) 가 여기에서 마무리 연삭 (정연삭, 스파크 아웃) 된다. 척 (140) 은, 도 3 에 있어서는 연마 스테이지 (122) 에 위치되고, 흡착된 웨이퍼 (W) 가 여기에서 연마되어, 연삭으로 생긴 가공 변질층, 및 웨이퍼 (W) 의 두께의 편차분이 제거된다.
도 3 에 나타내는 제어부 (100) 는, CPU, 메모리 및 입출력 회로부 등으로 이루어지고, 연삭 장치 (2) 의 각 부의 동작을 제어한다.
척 (132) 에 흡착 유지된 웨이퍼 (W) 는, 제어부 (100) 에 접속된 1 쌍의 측정 게이지 (도시 생략) 에 의해 그 두께가 측정된다. 이들 측정 게이지는, 각각 접촉자를 갖고, 접촉자는 웨이퍼 (W) 의 상면 (이면) 에, 다른 접촉자는 척 (132) 의 상면에 접촉되어 있다. 이들 측정 게이지는, 척 (132) 의 상면을 기준점으로 하여 웨이퍼 (W) 의 두께를 인프로세스 게이지 (In-process gage) 의 판독값의 차로서 검출할 수 있다.
제어부 (100) 에 의해 인덱스 테이블 (134) 이 도 3 의 화살표 R 방향으로 90 도 회전됨으로써, 두께가 측정된 웨이퍼 (W) 가 조연삭 스테이지 (118) 에 위치되고, 조연삭 스테이지 (118) 의 컵형 지석 (146) 에 의해 웨이퍼 (W) 의 이면이 조연삭된다. 이 컵형 지석 (146) 은, 도 3 에 나타내는 바와 같이, 모터 (148) 의 출력축 (도시 생략) 에 연결되고, 또, 모터 (148) 의 서포트용 케이싱 (150) 을 개재하여 지석 이송 장치 (152) 에 장착되어 있다.
지석 이송 장치 (152) 는, 컵형 지석 (146) 을 모터 (148) 와 함께 승강 이동시킨다. 지석 이송 장치 (152) 의 하강 이동에 의해 컵형 지석 (146) 이 웨이퍼 (W) 의 이면에 가압된다. 이로써, 웨이퍼 (W) 의 이면의 조연삭이 실시된다.
제어부 (100) 는, 컵형 지석 (146) 의 하강 이동량을 설정하고, 모터 (148) 를 제어한다. 컵형 지석 (146) 의 하강 이동량, 즉, 컵형 지석 (146) 에 의한 연삭량은, 미리 등록되어 있는 컵형 지석 (146) 의 기준 위치와, 측정 게이지에 의해 검출된 웨이퍼 (W) 의 두께에 기초하여 설정된다. 또, 제어부 (100) 는, 모터 (148) 의 회전수를 제어함으로써, 컵형 지석 (146) 의 회전수를 제어한다.
조연삭 스테이지 (118) 에서 이면이 조연삭된 웨이퍼 (W) 는, 웨이퍼 (W) 로부터 컵형 지석 (146) 이 퇴피 이동한 후, 제어부 (100) 에 접속된 측정 게이지 (도시 생략) 에 의해 그 두께가 측정된다. 제어부 (100) 에 의해 인덱스 테이블 (134) 이 도 3 의 화살표 R 방향으로 90 도 회전됨으로써, 두께가 측정된 웨이퍼 (W) 가 정연삭 스테이지 (120) 에 위치되고, 정연삭 스테이지 (120) 의 컵형 지석 (154) 에 의해 정연삭, 스파크 아웃된다. 이 정연삭 스테이지 (120) 의 구조는, 조연삭 스테이지 (118) 의 구조와 동일하므로, 여기에서는 그 설명을 생략한다. 또, 컵형 지석 (154) 에 의한 연삭량은 제어부 (100) 에 의해 설정되고, 컵형 지석 (154) 의 가공 이동량 및 회전수는 제어부 (100) 에 의해 제어된다.
정연삭 스테이지 (120) 에서 이면이 정연삭된 웨이퍼 (W) 는, 웨이퍼 (W) 로부터 컵형 지석 (154) 이 퇴피 이동한 후, 제어부 (100) 에 접속된 측정 게이지 (도시 생략) 에 의해 그 두께가 측정된다. 제어부 (100) 에 의해 인덱스 테이블 (134) 이 도 3 의 화살표 R 방향으로 90 도 회전되면, 두께가 측정된 웨이퍼 (W) 가 연마 스테이지 (122) 에 위치되고, 연마 스테이지 (122) 의 연마포 (156) 에 의해 화학 기계 연마가 실시되어, 웨이퍼 (W) 의 이면이 경면 가공된다. 연마포 (156) 의 상하 이동 거리는, 제어부 (100) 에 의해 설정된다. 또, 제어부 (100) 에 의해 모터 (182) 가 제어됨으로써 연마포 (156) 의 위치가 제어된다. 또한, 제어부 (100) 에 의해 모터 (158) 의 회전수, 즉 연마포 (156) 의 회전수가 제어된다.
(3) 분할 장치 (200) 에 대하여
도 5 는, 분할 장치 (200) 의 개략 구조도이다. 실시형태의 분할 장치 (200) 는, 웨이퍼 (W) 의 표면에 백그라인드 테이프 (B) 를 첩착한 상태에서, 웨이퍼 (W) 의 이면으로부터 절단 라인에 하중을 가하여, 웨이퍼 (W) 를 절단 라인을 따라 분할하는 장치이다. 이로써, 웨이퍼 (W) 는, 개개의 칩 (T) 으로 분할된다.
분할 장치 (200) 는, 백그라인드 테이프 (B) 를 개재하여 웨이퍼 (W) 의 표면을 재치하는 투명한 고무제의 시트 (202) 와, 웨이퍼 (W) 의 이면 (상면) 으로부터 절단 라인 (CL) 을 압하 (押下) 하는 브레이크 바 (204) 와, 브레이크 바 (204) 를 시트 (202) 에 대해 승강 이동시키는 승강 장치 (206) 와, 시트 (202) 를 개재하여 웨이퍼 (W) 를 촬상하는 촬상 장치 (208) 와, 촬상 장치 (208) 에 의해 촬상된 화상을 표시하는 표시 장치 (210) 와, 승강 장치 (206) 및 촬상 장치 (208) 등을 제어하는 제어 장치 (212) 를 구비하여 구성된다.
브레이크 바 (204) 는, 웨이퍼 (W) 의 가장 긴 절단 라인 (CL) 의 길이보다 길고, 또, 그 선단부는 단면 삼각 형상으로 구성되고, 도 6 에 나타내는 바와 같이, 그 선단의 정상부 (205) 가 개질 영역을 압하한다. 이로써, 웨이퍼 (W) 는, 브레이크 바 (204) 에 의한 가압 하중이 개질 영역에 가해지기 때문에, 절단 라인 (CL) 을 따라 분할된다. 웨이퍼 (W) 의 분할 상황은, 시트 (202) 를 개재하여 촬상 장치 (208) 에 의해 촬상된다. 그 화상이 표시 장치 (210) 에 표시 됨으로써, 웨이퍼 (W) 의 분할 상황이 육안으로 확인된다.
＜웨이퍼 (W) 의 가공 방법＞
다음으로, 웨이퍼 (W) 의 가공 방법에 대하여 설명한다. 도 7 은, 웨이퍼 (W) 의 가공 방법의 처리의 흐름을 나타내는 플로 차트이다. 또, 도 8 은, 도 7 의 플로 차트에 대응한 웨이퍼 (W) 의 상태를 나타낸 설명도이다. 이하, 도 7 및 도 8 을 참조하면서 설명한다.
(1) 테이프 첩착 공정 (스텝 S10)
백그라인드 테이프 (B) 를 웨이퍼 (W) 의 표면에 첩착한다. 도 8 의 부호 8A 에는, 그 표면에 백그라인드 테이프 (B) 가 첩착된 웨이퍼 (W) 가 나타나 있다.
(2) 개질 영역 형성 공정 (스텝 S20)
도 1 에 나타낸 바와 같이, 표면에 백그라인드 테이프 (B) 가 첩부된 웨이퍼 (W) 가, 이면이 상향이 되도록 레이저 다이싱 장치 (1) 의 흡착 스테이지 (13) 에 재치된다. 이하의 처리는 레이저 다이싱 장치 (1) 에서 실시되고, 제어부 (50) 에 의해 제어된다.
레이저 발진기 (21) 로부터 레이저광 (L) 이 출사되면, 레이저광 (L) 은 콜리메이트 렌즈 (22), 하프 미러 (23) 및 콘덴스 렌즈 (24) 등의 광학계를 경유하여 웨이퍼 (W) 의 내부에 조사되어, 웨이퍼 (W) 의 내부에 절단 라인을 따른 개질 영역이 형성된다. 도 8 의 부호 8B 에는, 그 내부에 개질 영역 (P) 과, 개질 영역 (P) 을 기점으로 하여 웨이퍼 (W) 의 두께 방향으로 형성된 크랙 (C) 이 나타나 있다.
실시형태에서는, 일례로서, 최종적으로 생성되는 칩의 두께가 50 ㎛ 이기 때문에, 웨이퍼 (W) 의 표면 (하측의 면) 으로부터 60 ㎛ ∼ 80 ㎛ 의 깊이 (거리) 에 레이저광을 조사한다. 절단 라인 전체를 따라 개질 영역 (P) 을 형성한 후, 스텝 S20 의 처리를 종료한다.
(3) 연삭 공정 (스텝 S30)
개질 영역 형성 공정 (스텝 S20) 에 의해 모든 절단 라인 (CL) 을 따라 개질 영역을 형성한 후, 반송 장치 (도시 생략) 에 의해 웨이퍼 (W) 를 레이저 다이싱 장치 (1) 로부터 도 3 의 연삭 장치 (2) 로 반송한다. 이하의 처리는 연삭 장치 (2) 에서 실시되고, 제어부 (100) 에 의해 제어된다.
반송된 웨이퍼 (W) 는, 웨이퍼 (W) 의 표면에 첩부된 백그라인드 테이프 (B) 를 하측으로 하여 척 (132) (예시, 척 (136, 138, 140) 에서도 가능) 에 재치되고, 웨이퍼 (W) 의 표면이 백그라인드 테이프 (B) 를 개재하여 척 (132) 에 진공 흡착된다.
다음으로, 회전축 (135) 을 중심으로 인덱스 테이블 (134) 을 회전시켜 척 (132) 을 조연삭 스테이지 (118) 에 반입하여, 웨이퍼 (W) 를 조연마한다.
조연마는, 척 (132) 을 회전시킴과 함께 컵형 지석 (146) 을 회전시킴으로써 실시한다. 실시형태에서는, 컵형 지석 (146) 으로서 예를 들어, 도쿄 정밀 제조 비트리파이드 ＃325 를 사용하고, 컵형 지석 (146) 의 회전수는 3000 rpm 이다.
조연마 후, 회전축 (135) 을 중심으로 인덱스 테이블 (134) 을 회전시켜 척 (132) 을 정연삭 스테이지 (120) 에 반입하여, 척 (132) 을 회전시킴과 함께 컵형 지석 (154) 을 회전시켜 웨이퍼 (W) 를 정연마한다. 실시형태에서는, 컵형 지석 (154) 으로서 예를 들어, 도쿄 정밀 제조 레진 ＃2000 을 사용하고, 컵형 지석 (154) 의 회전수는 2400 rpm 이다.
실시형태에서는, 조연마와 정연마에 의해 목표면까지, 즉 웨이퍼 (W) 의 표면에서부터 50 ㎛ 의 깊이까지 연삭을 실시한다. 실시형태에서는, 조연마로 700 ㎛ 의 연삭을 실시하고, 정연마로 30 ∼ 40 ㎛ 의 연삭을 실시하지만, 엄밀하게 설정되는 것은 아니고, 조연마와 정연마의 시간이 동일해지도록 연삭량을 결정해도 된다.
이와 같은 연삭 공정을 구비함으로써, 개질 영역 형성 공정에서 형성된 웨이퍼 (W) 의 이면의 개질 영역을 연삭 공정으로 제거할 수 있다. 이로써, 최종적인 제품인 칩 단면에는 레이저광에 의한 개질 영역 (P) 은 남지 않는다. 그 때문에, 칩 단면으로부터 개질층이 파쇄되고, 파쇄된 부분으로부터 칩이 균열되거나, 또 파쇄된 부분으로부터 발진 (發塵) 되거나 하는 것을 없앨 수 있다.
(4) 연마 공정 (스텝 S40)
연마 공정은 연삭 장치 (2) 에서 실시되고, 제어부 (100) 에 의해 제어된다.
정연마 후, 회전축 (135) 을 중심으로 인덱스 테이블 (134) 을 회전시켜 척 (132) 을 도 3 의 연마 스테이지 (122) 에 반입하여, 연마 스테이지 (122) 의 연마포 (156) 에 의해 화학 기계 연마를 실시한다. 이로써, 연삭 공정에 있어서 웨이퍼 (W) 의 이면에 형성된 가공 변질층을 제거할 수 있기 때문에, 웨이퍼 (W) 의 이면이 경면으로 가공된다. 도 8 의 부호 8C 에는, 그 이면이 연삭 및 연마되어 경면 가공된 웨이퍼 (W) 가 나타나 있다.
실시형태에서는, 연마포 (156) 로서 폴리우레탄 함침 부섬포 (예를 들어, 도쿄 정밀 제조 TS200L) 를 사용하고, 슬러리로서 콜로이달 실리카를 사용하며, 연마포 (156) 의 회전수는 300 rpm 이다.
(5) 분할 공정 (스텝 S50)
분할 공정은 도 5 의 분할 장치 (200) 에서 실시되고, 제어 장치 (212) 에 의해 제어된다.
분할 장치 (200) 에서는, 먼저, 웨이퍼 (W) 의 표면에 백그라인드 테이프 (B) 를 첩착한 상태에서, 웨이퍼 (W) 의 표면이 시트 (202) 에 백그라인드 테이프 (B) 를 개재하여 재치된다. 다음으로, 웨이퍼 (W) 를 절단하는 1 개째 절단 라인 (CL) 과 브레이크 바 (204) 의 위치가 상하 방향에 있어서 일치하도록, 웨이퍼 (W) 와 브레이크 바 (204) 가 상대적으로 위치 조정된다.
다음으로, 웨이퍼 (W) 의 이면으로부터 퇴피 위치에 있는 브레이크 바 (204) 가 승강 장치 (206) 에 의해 하강 이동되고, 브레이크 바 (204) 의 정상부 (205) 에 의해 웨이퍼 (W) 의 이면이 압하된다. 이로써, 웨이퍼 (W) 의 이면으로부터 크랙 (C) 에 하중이 가해져, 1 개째 절단 라인 (CL) 이 절단된다. 이와 같은 동작을 모든 절단 라인에 대해 실시함으로써, 모든 절단 라인을 따라 웨이퍼 (W) 가 절단되어 웨이퍼 (W) 가 칩 (T) 으로 분할된다.
웨이퍼 (W) 의 분할시에 발생한 컨테미는, 점착력이 강한 백그라인드 테이프 (B) 의 풀층 (5) (도 2 참조) 에 부착된다. 그리고, 웨이퍼 (W) 의 표면으로부터 백그라인드 테이프 (B) 를 박리하면, 컨테미는 백그라인드 테이프 (B) 의 풀층 (5) 에 부착된 채로 웨이퍼 (W) 로부터 제거된다. 이로써, 웨이퍼 (W) 에 컨테미가 잔존하는 것에서 기인하는 칩 불량품의 문제를 해소할 수 있다.
이와 같이 실시형태의 웨이퍼 (W) 의 가공 방법에 의하면, 웨이퍼 (W) 의 이면을 연삭하기 위해 웨이퍼 (W) 의 표면에 첩착한 백그라인드 테이프 (B) 를 떼어내지 않고, 그대로 웨이퍼 (W) 의 표면에 백그라인드 테이프 (B) 를 첩착한 상태에서, 웨이퍼 (W) 의 이면으로부터 절단 라인 (CL) 에 하중을 가하여, 웨이퍼 (W) 를 절단 라인을 따라 분할하기 때문에, 웨이퍼의 가공 공정을 간소화할 수 있음과 함께, 안정된 품질의 칩을 효율적으로 얻을 수 있다.
또, 실시형태의 분할 공정에서는, 웨이퍼 (W) 의 이면으로부터 절단 라인 (CL) 에 브레이크 바 (204) 에 의해 하중을 가해 가면, 도 6 과 같이, 웨이퍼 (W) 의 절단 라인 (CL) 의 근방 부분 (WA) 이 백그라인드 테이프 (B) 로 서서히 내려가면서, 즉, 절단 라인 (CL) 의 양측에 위치하는 칩 (T, T) 이 서서히 기울어지면서 절단 라인 (CL) 을 따라 웨이퍼 (W) 가 절단된다. 이로써, 칩 (T) 이 단숨에 기울어지는 것에서 기인하는 치핑 발생의 문제를 해소할 수 있다.
그런데, 범프가 형성되어 있는 웨이퍼의 표면에, 종래의 보호 필름을 첩부한 상태에서 브레이크 바 (204) 를 웨이퍼 (W) 의 이면으로 가압해 가면, 칩 (T) 이 단숨에 기울어져 칩 (T) 에 치핑이 발생하는 경우가 있다.
즉, 소정의 가압 하중까지는, 보호 필름에 대해 범프가 칩을 지지하기 때문에, 칩에 굽힘 응력이 가해지지 않아 칩이 웨이퍼의 이면에 대해 수직 방향으로 압압 (押壓) 된다. 그리고, 소정의 가압 하중을 초과하면, 범프가 보호 필름 위를 미끄러지기 시작함으로써 칩이 단숨에 기울어져 버려, 칩 사이의 간격이 과잉으로 벌어져 버린다. 이와 같은 현상이 생기면, 칩의 단부 (端部) 에 브레이크 바 (204) 가 접촉하거나, 칩이 원래의 위치로 되돌아갈 때에 인접하는 칩끼리가 충돌하거나 하기 때문에, 칩에 치핑이 발생하기 쉬워진다.
이에 반해, 실시형태의 웨이퍼 (W) 의 가공 방법에 의하면, 표면에 범프가 형성된 웨이퍼라 하더라도 양호하게 분할할 수 있다. 이하, 설명한다.
도 9 에 나타내는 바와 같이, 웨이퍼 (W) 의 표면에 칩 (T) 마다 범프 (BP) 가 형성되어 있고, 웨이퍼 (W) 의 표면에 백그라인드 테이프 (B) 가 첩착되어 있다. 이와 같이 범프 (BP) 가 형성된 웨이퍼 (W) 에서는, 백그라인드 테이프 (B) 의 풀층 (5) 에 범프 (BP) 가 매몰된 상태에서 백그라인드 테이프 (B) 가 첩부된다.
도 9 의 웨이퍼 (W) 를, 도 5 의 분할 장치 (200) 에 의해 분할하면, 범프 (BP) 가 풀층 (5) 에 매몰되어 있는 앵커 효과에 의해, 웨이퍼 (W) (칩 (T)) 와 백그라인드 테이프 (B) 의 밀착력이 높아져 있기 때문에, 도 10 과 같이, 브레이크 바 (204) 를 웨이퍼 (W) 의 이면에 가압해도, 칩 (T) 이 단숨에 기울어져 버리는 것을 한층 더 방지할 수 있다. 따라서, 범프 (BP) 가 형성된 도 9 의 웨이퍼 (W) 라 하더라도 양호하게 분할할 수 있다.
도 11 은, 다른 실시형태의 분할 장치 (220) 의 개략 구조도이다. 이 분할 장치 (220) 와 도 5 에 나타낸 분할 장치 (200) 의 구성의 차이는, 시트 (202) 대신에 1 쌍의 받침판 (222, 222) 을 구비하고 있는 점이고, 그 밖의 구성은 분할 장치 (200) 와 동일하다. 1 쌍의 받침판 (222, 222) 은, 수평 방향에 있어서 간격을 두고 배치되고, 그 사이에 웨이퍼 (W) 의 절단 라인 (CL) 이 배치된다.
도 11 의 분할 장치 (220) 를 사용하여 웨이퍼 (W) 를 분할하는 경우에는, 먼저, 백그라인드 테이프 (B) 를 개재하여 웨이퍼 (W) 의 표면을 1 쌍의 받침판 (222, 222) 에 재치한다. 다음으로, 절단할 1 개째 절단 라인 (CL) 을 1 쌍의 받침판 (222, 222) 사이에 배치함과 함께, 1 개째 절단 라인 (CL) 과 브레이크 바 (204) 의 위치를 상하 방향에 있어서 상대적으로 일치시킨다.
다음으로, 도 11 에 나타내는 바와 같이, 브레이크 바 (204) 를 승강 장치 (206) (도 5 참조) 에 의해 하강 이동시켜, 도 12 에 나타내는 바와 같이, 브레이크 바 (204) 의 정상부 (205) 에 의해 웨이퍼 (W) 의 이면으로부터 절단 라인 (CL) 을 압하한다. 이로써, 웨이퍼 (W) 의 이면으로부터 개질 영역에 하중이 가해져, 절단 라인 (CL) 이 절단된다.
도 11 의 분할 장치 (220) 도 도 5 의 분할 장치 (200) 와 마찬가지로, 웨이퍼 (W) 의 분할시에 발생한 컨테미는, 점착력이 강한 백그라인드 테이프 (B) 의 풀층 (5) (도 2 참조) 에 부착된다. 그리고, 웨이퍼 (W) 의 표면으로부터 백그라인드 테이프 (B) 를 박리하면, 컨테미는 백그라인드 테이프 (B) 의 풀층 (5) 에 부착된 채로 웨이퍼 (W) 로부터 제거된다. 따라서, 웨이퍼 (W) 에 컨테미가 잔존하는 것에서 기인하는 칩 불량품의 문제를 해소할 수 있다.
따라서, 분할 장치 (220) 에 있어서도, 안정된 품질의 칩을 효율적으로 얻을 수 있다.
또, 웨이퍼 (W) 의 이면으로부터 절단 라인 (CL) 에 브레이크 바 (204) 에 의해 하중을 가해 가면, 도 12 와 같이, 웨이퍼 (W) 의 절단 라인 (CL) 의 근방 부분 (WA) 이 백그라인드 테이프 (B) 로 서서히 내려가면서, 즉, 절단 라인 (CL) 의 양측에 위치하는 칩 (T, T) 이 서서히 기울어지면서 절단 라인 (CL) 이 절단된다. 이로써, 칩 (T) 이 단숨에 기울어지는 것에서 기인하는 치핑 발생의 문제를 해소할 수 있다.
1 : 레이저 다이싱 장치, 2 : 연삭 장치, W : 워크, B : 백그라인드 테이프, 11 : 웨이퍼 이동부, 13 : 흡착 스테이지, 20 : 레이저 광학부, 30 : 관찰 광학 부, 40 : 레이저 헤드, 50 : 제어부, 100 : 제어부, 118 : 조연삭 스테이지, 120 : 정연삭 스테이지, 122 : 연마 스테이지, 132, 136, 138, 140 : 척, 146, 154 : 컵형 지석, 156 : 연마포, 200 : 분할 장치, 202 : 시트, 204 : 브레이크 바, 205 : 정상부, 206 : 승강 장치, 208 : 촬상 장치, 210 : 표시 장치, 212 : 제어 장치, 220 : 분할 장치, 222 : 받침판

Claims (4)

  1. 웨이퍼의 표면에 백그라인드 테이프를 첩착하는 테이프 첩착 공정으로서, 상기 백그라인드 테이프의 풀층이 상기 웨이퍼의 표면에 첩부되어, 상기 웨이퍼의 표면에 형성된 칩의 범프가, 상기 백그라인드 테이프의 풀층에 매몰되는 테이프 첩착 공정과,
    절단 라인을 따라 상기 웨이퍼의 이면으로부터 레이저광을 입사하여 상기 웨이퍼의 내부에 개질 영역을 형성하는 개질 영역 형성 공정과,
    상기 개질 영역이 형성된 상기 웨이퍼에 대해, 상기 웨이퍼의 이면을 가공함으로써 상기 웨이퍼의 두께를 얇게 하는 이면 가공 공정과,
    상기 웨이퍼의 이면에 다이싱 테이프를 첩착하지 않고 상기 웨이퍼의 표면에 상기 백그라인드 테이프를 첩착한 상태에서, 상기 웨이퍼의 이면으로부터 퇴피 위치에 있는 분할 장치의 브레이크 바를 하강 이동하여 상기 웨이퍼의 이면으로부터 상기 절단 라인에 하중을 가하여, 상기 웨이퍼의 절단 라인의 근방 부분을 상기 백그라인드 테이프로 내려가게 하여, 상기 절단 라인의 양측에 위치하는 칩을 기울게 하면서, 상기 웨이퍼를 상기 절단 라인을 따라 분할함으로써 상기 웨이퍼를 개개의 칩으로 분할하는 분할 공정을 갖고,
    상기 분할 공정에서는, 상기 웨이퍼의 이면으로부터 상기 절단 라인에 하중을 가할 때에, 상기 범프의 앵커 효과에 의해, 상기 절단 라인의 양측에 위치하는 칩이 기울어지는 속도를 억제하면서, 상기 절단 라인을 따라 상기 웨이퍼를 분할하는, 웨이퍼의 가공 방법.
  2. 제 1 항에 있어서,
    상기 이면 가공 공정은,
    상기 웨이퍼의 이면을 연삭하는 연삭 공정과,
    상기 연삭 공정 후의 상기 웨이퍼의 이면을 화학 기계적으로 연마하는 연마 공정을 갖는 웨이퍼의 가공 방법.
  3. 삭제
  4. 삭제
KR1020207033283A 2017-11-06 2018-10-29 웨이퍼의 가공 방법 KR102520523B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2017-213724 2017-11-06
JP2017213724A JP7157301B2 (ja) 2017-11-06 2017-11-06 ウェーハの加工方法
KR1020207012050A KR20200049878A (ko) 2017-11-06 2018-10-29 웨이퍼의 가공 방법
PCT/JP2018/040067 WO2019088011A1 (ja) 2017-11-06 2018-10-29 ウェーハの加工方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020207012050A Division KR20200049878A (ko) 2017-11-06 2018-10-29 웨이퍼의 가공 방법

Publications (2)

Publication Number Publication Date
KR20200133022A KR20200133022A (ko) 2020-11-25
KR102520523B1 true KR102520523B1 (ko) 2023-04-12

Family

ID=66331719

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207012050A KR20200049878A (ko) 2017-11-06 2018-10-29 웨이퍼의 가공 방법
KR1020207033283A KR102520523B1 (ko) 2017-11-06 2018-10-29 웨이퍼의 가공 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020207012050A KR20200049878A (ko) 2017-11-06 2018-10-29 웨이퍼의 가공 방법

Country Status (4)

Country Link
US (1) US11075071B2 (ko)
JP (2) JP7157301B2 (ko)
KR (2) KR20200049878A (ko)
WO (1) WO2019088011A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7460386B2 (ja) * 2020-02-14 2024-04-02 株式会社ディスコ 被加工物の加工方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004583A (ja) * 2011-06-13 2013-01-07 Tokyo Seimitsu Co Ltd 半導体基板の切断方法及び半導体基板の切断装置
JP2014067970A (ja) 2012-09-27 2014-04-17 Disco Abrasive Syst Ltd 表面保護部材および加工方法
JP2014075560A (ja) * 2012-10-05 2014-04-24 Lintec Corp 表面保護シート
JP2014165462A (ja) 2013-02-27 2014-09-08 Lintec Corp 半導体チップの製造方法
JP2015079826A (ja) 2013-10-16 2015-04-23 三星ダイヤモンド工業株式会社 弾性支持板、破断装置及び分断方法
JP2016225375A (ja) 2015-05-27 2016-12-28 デクセリアルズ株式会社 熱硬化性接着シート、及び半導体装置の製造方法
JP2017017163A (ja) 2015-06-30 2017-01-19 日亜化学工業株式会社 半導体素子の製造方法
JP6119550B2 (ja) 2013-10-16 2017-04-26 三星ダイヤモンド工業株式会社 エキスパンダ、破断装置及び分断方法
JP2017143131A (ja) 2016-02-09 2017-08-17 株式会社ディスコ 被加工物の樹脂被覆方法及び被加工物の加工方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3832353B2 (ja) 2002-02-15 2006-10-11 松下電器産業株式会社 半導体装置の製造方法
TWI326626B (en) * 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
JP3624909B2 (ja) 2002-03-12 2005-03-02 浜松ホトニクス株式会社 レーザ加工方法
US7241642B2 (en) * 2004-01-30 2007-07-10 Intel Corporation Mounting and dicing process for wafers
JP2007235068A (ja) * 2006-03-03 2007-09-13 Tokyo Seimitsu Co Ltd ウェーハ加工方法
JP5197037B2 (ja) * 2008-01-30 2013-05-15 株式会社東京精密 バンプが形成されたウェーハを処理するウェーハ処理方法
JP2011054827A (ja) * 2009-09-03 2011-03-17 Fujitsu Semiconductor Ltd 半導体装置の製造方法及び表面保護テープ
JP2012104644A (ja) 2010-11-10 2012-05-31 Tokyo Seimitsu Co Ltd ウェーハ破断方法およびウェーハ破断装置
JP5824365B2 (ja) 2012-01-16 2015-11-25 三星ダイヤモンド工業株式会社 脆性材料基板のブレイク方法
US9230862B2 (en) * 2013-05-14 2016-01-05 Texas Instruments Incorporated Wafer die separation
JP5637330B1 (ja) * 2013-07-01 2014-12-10 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
JP6185792B2 (ja) * 2013-08-29 2017-08-23 三星ダイヤモンド工業株式会社 半導体ウエハの分断方法
JP2016040079A (ja) 2014-08-12 2016-03-24 三星ダイヤモンド工業株式会社 脆性材料基板の分断方法及び分断装置
KR102118270B1 (ko) 2015-08-31 2020-06-09 가부시기가이샤 디스코 웨이퍼 프로세싱 방법 및 이 방법에서의 사용을 위한 보호 시팅
JP2017079291A (ja) * 2015-10-21 2017-04-27 株式会社ディスコ ウエーハの加工方法
JP6574688B2 (ja) 2015-11-19 2019-09-11 日東電工株式会社 シート状樹脂組成物、積層シート及び半導体装置の製造方法
JP6721325B2 (ja) 2015-12-14 2020-07-15 デクセリアルズ株式会社 熱硬化性接着シート、及び半導体装置の製造方法
US10453764B2 (en) * 2016-08-11 2019-10-22 Advanced Semiconductor Engineering, Inc. Molding for large panel fan-out package

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004583A (ja) * 2011-06-13 2013-01-07 Tokyo Seimitsu Co Ltd 半導体基板の切断方法及び半導体基板の切断装置
JP2014067970A (ja) 2012-09-27 2014-04-17 Disco Abrasive Syst Ltd 表面保護部材および加工方法
JP2014075560A (ja) * 2012-10-05 2014-04-24 Lintec Corp 表面保護シート
JP2014165462A (ja) 2013-02-27 2014-09-08 Lintec Corp 半導体チップの製造方法
JP2015079826A (ja) 2013-10-16 2015-04-23 三星ダイヤモンド工業株式会社 弾性支持板、破断装置及び分断方法
JP6119550B2 (ja) 2013-10-16 2017-04-26 三星ダイヤモンド工業株式会社 エキスパンダ、破断装置及び分断方法
JP2016225375A (ja) 2015-05-27 2016-12-28 デクセリアルズ株式会社 熱硬化性接着シート、及び半導体装置の製造方法
JP2017017163A (ja) 2015-06-30 2017-01-19 日亜化学工業株式会社 半導体素子の製造方法
JP2017143131A (ja) 2016-02-09 2017-08-17 株式会社ディスコ 被加工物の樹脂被覆方法及び被加工物の加工方法

Also Published As

Publication number Publication date
US11075071B2 (en) 2021-07-27
KR20200049878A (ko) 2020-05-08
JP2022172109A (ja) 2022-11-15
WO2019088011A1 (ja) 2019-05-09
JP7157301B2 (ja) 2022-10-20
KR20200133022A (ko) 2020-11-25
US20200266047A1 (en) 2020-08-20
JP2019087604A (ja) 2019-06-06

Similar Documents

Publication Publication Date Title
US7981770B2 (en) Wafer machining method for preparing a wafer for dicing
JP5707889B2 (ja) 半導体基板の切断方法及び半導体基板の切断装置
US20070155131A1 (en) Method of singulating a microelectronic wafer
US20090011571A1 (en) Wafer working method
KR102574672B1 (ko) 피가공물의 가공 방법
KR20160072775A (ko) 웨이퍼의 가공 방법
WO2007091670A1 (ja) ウェーハ加工装置及び方法
KR20170030035A (ko) 웨이퍼의 가공 방법
KR20150140215A (ko) 웨이퍼 가공 방법
KR20180040081A (ko) 웨이퍼의 가공 방법
JP5856491B2 (ja) 光デバイスウェーハの分割方法
KR102520523B1 (ko) 웨이퍼의 가공 방법
US9929052B2 (en) Wafer processing method
JP7313775B2 (ja) ウェーハの加工方法
US20240128087A1 (en) Wafer processing method
JP7473414B2 (ja) ウエーハの加工方法
US20240079243A1 (en) Processing method of wafer
JP2024055023A (ja) ウエーハの加工方法およびウエーハ処理装置
KR20170016284A (ko) 피가공물의 가공 방법
US9824926B1 (en) Wafer processing method
TW202416370A (zh) 晶圓之加工方法及晶圓處理裝置
TW202418479A (zh) 貼合晶圓的加工方法
JP2018063986A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)