JP2017017163A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2017017163A
JP2017017163A JP2015131776A JP2015131776A JP2017017163A JP 2017017163 A JP2017017163 A JP 2017017163A JP 2015131776 A JP2015131776 A JP 2015131776A JP 2015131776 A JP2015131776 A JP 2015131776A JP 2017017163 A JP2017017163 A JP 2017017163A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor wafer
manufacturing
pressing member
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015131776A
Other languages
English (en)
Other versions
JP6265175B2 (ja
Inventor
大樹 岡本
Hiroki Okamoto
大樹 岡本
広昭 爲本
Hiroaki Tamemoto
広昭 爲本
成田　准也
Junya Narita
准也 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2015131776A priority Critical patent/JP6265175B2/ja
Priority to US15/196,787 priority patent/US10115857B2/en
Publication of JP2017017163A publication Critical patent/JP2017017163A/ja
Application granted granted Critical
Publication of JP6265175B2 publication Critical patent/JP6265175B2/ja
Priority to US16/149,898 priority patent/US10388827B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Abstract

【課題】矩形状でない発光素子などの半導体素子を製造するのに適した半導体素子の製造方法を提供する。
【解決手段】半導体素子の製造方法は、基板５上に半導体構造１１が設けられた半導体ウエハ２０を準備する工程と、前記半導体ウエハ２０に、複数の半導体素子に分割するための割断起点部２２を形成する工程と、押圧部材３０を前記半導体ウエハ２０に押し当てた状態で、前記半導体ウエハ２０上を移動させ、前記半導体ウエハ２０を前記割断起点部２２より切り離して個別の半導体素子に分割する工程とを含む。前記押圧部材３０は、前記半導体ウエハ２０に押し当てる先端部３１が曲面である。
【選択図】図１１

Description

本発明は、半導体素子の製造方法に関する。
各種の光源として発光素子が広く普及しており、特に発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）に代表される半導体発光素子は小型で低消費電力、長寿命などの利点があり、普及が進んでいる。このような半導体発光素子は、成長基板上に半導体層を成長させた後、得られた半導体ウエハを割断（スクライブ及びブレイク等）してチップ化する工程が一般的である。
このようなブレイク工程の際に押圧する部材として、ブレイク刃が知られている。ブレイク刃は、例えば半導体ウエハを横断するサイズに形成されている。半導体ウエハを割断する発光素子であるＬＥＤチップ（ダイス）が矩形状の場合は、スクライブラインが直線となるため、ブレイク刃を用いて問題なくブレイクできる。
しかしながら、例えば発光素子が六角形状の場合等は、半導体ウエハ内においてスクライブラインが折れ曲がっている状態となる。この場合において、ブレイク刃のように直線状に割るものを用いると、スクライブライン以外の場所を押圧したときに発光素子が破損するおそれがある。仮にブレイク刃で押圧するならば、破損領域を予め設けて直線状に割るか、もしくは発光素子と同じサイズの小さな刃で慎重に位置合わせをするしかなく、いずれにしても極めて作業が繁雑になる。このように、発光素子が矩形状でない形状の場合には、割断作業の位置合わせ等の手間がかかる等、製造工程上不利である。
特開平１０−０７４７１２号公報 特開２００６−１３５３０９号公報 特開２００４−３４９６２３号公報 特開２０１２−１２４３００号公報
本発明は、従来のこのような背景に鑑みてなされたものである。本発明の目的の一は、矩形状でない発光素子などの半導体素子を製造するのに適した半導体素子の製造方法を提供することにある。
本発明の実施形態に係る半導体素子の製造方法によれば、平面視形状が五角形以上の多角形である半導体素子の製造方法であって、基板上に半導体層が設けられた半導体ウエハを準備する工程と、前記半導体ウエハに、複数の半導体素子に分割するための割断起点部を形成する工程と、押圧部材を前記半導体ウエハに押し当てた状態で、前記半導体ウエハ上を移動させ、前記半導体ウエハを前記割断起点部より切り離して個別の半導体素子に分割する工程とを含み、前記押圧部材は、前記半導体ウエハに押し当てる先端部が曲面である。
上記実施形態によれば、多角形状の半導体素子であっても効率よく割断することが可能となる。
実施形態１に係る発光素子を示す断面図である。 図１に係る発光素子の製造方法を示すフローチャートである。 半導体ウエハを示す平面図である。 レーザ光を半導体ウエハの内部に照射してレーザスクライブを行う例を示す断面図である。 図３の半導体ウエハに割断起点部を形成した例を示す要部拡大平面図である。 押圧部材で半導体ウエハを割断する様子を示す断面図である。 図６の要部拡大断面図である。 先端部の外径と発光素子との関係を示す要部拡大断面図である。 押圧部材の先端部で半導体ウエハの被押圧面を押圧する様子を示す要部拡大断面図である。 変形例に係る、半導体ウエハをリング状のフレームにセットした状態を示す模式断面図である。 押圧部材を半導体ウエハ上で走査させる走査パターンを示す平面図である。 実施形態２に係る押圧部材を半導体ウエハ上で走査させる走査パターンを示す平面図である。 従来の割断方法示す平面図である。
まず、本発明の実施形態に係る製造方法により得られる発光素子１０の概略を説明する。なお、発光素子１０は半導体素子の一例である。
図１に、発光素子１０の断面を示す。図１に示すように、発光素子１０は、基板５の一方の主面である第一主面５ａ上に、半導体構造１１として窒化物半導体層が積層されてなる。具体的には、発光素子１０は、対向する一対の主面を有する基板５の第一主面５ａである表面側に、第一導電側半導体層６であるｎ側半導体層、活性層８、第二導電側半導体層７であるｐ側半導体層を順に備える半導体構造１１が積層されている。また、ｎ側半導体層にはｎ側パッド電極３Ａが電気的に接続され、ｐ側半導体層にはｐ側パッド電極３Ｂが電気的に接続されている。発光素子１０は、ｎ側パッド電極３Ａ及びｐ側パッド電極３Ｂを介して、外部より電力が供給されると、活性層８から光を放出し、図１における第二主面５ｂから、主に光が取り出される。すなわち図１の発光素子１０では、正負一対の電極３（ｎ側パッド電極３Ａ、ｐ側パッド３Ｂを含む）の形成面側（図１の上側）が主な光取り出し面１８となる。活性層８は、発光層に相当する。活性層８が発する光の中心波長は、例えば３６０ｎｍ〜６５０ｎｍの範囲内にあるものとする。
また、ｎ側半導体層とｐ側半導体層の上に透光性導電層１３がそれぞれ形成され、透光性導電層１３上にｎ側パッド電極３Ａおよびｐ側パッド電極３Ｂが形成される。さらに、ｎ側パッド電極３Ａ及びｐ側パッド電極３Ｂの所定の表面のみが絶縁性の保護膜１４から露出され、他の部分は保護膜１４で被覆される。
基板５は、例えばサファイアからなり、半導体構造１１は、例えばＧａＮ等の窒化物半導体からなる。また、透光性導電層１３は省略してもよい。図１に示す発光素子１０は、第二導電側半導体層７側を光取り出し面とし、第二主面５ｂ側を実装面とするいわゆるフェースアップ型である。発光素子は、第二主面５ｂ側を光取り出し面とし、第二導電側半導体層７側を実装面とするいわゆるフェースダウン型でもよい。
＜実施形態１に係る発光素子の製造方法＞
以下、このような発光素子１０の製造方法を、図２のフローチャート及び図３〜図９の断面図を参照して説明する。
（半導体ウエハの準備工程）
まず、図２のステップＳ２１において半導体ウエハを準備する。半導体ウエハ２０は、図３の平面図に示すように、平面視が略円形状で、一部を平坦としたオリエンテーションフラット面ＯＬを設けている。半導体ウエハ２０は、基板５と、その上に設けられた半導体構造１１と、を備える。半導体ウエハ２０のサイズは、例えばΦ５０〜１００ｍｍ程度とすることができる。また、一枚の半導体ウエハから採る発光素子の素子数は、例えば１５００〜２０００００個程度とすることができる。
（割断起点部２２の形成工程）
次に、ステップＳ２２において半導体ウエハ２０上に、割断起点部２２を形成する。割断起点部２２は、半導体ウエハ２０を所定の大きさに分割して発光素子を得るため、半導体ウエハ２０に割断を容易にするためのガイドとなる部分であり、典型的にはスクライブラインが該当する。ただし連続した直線状であることを要せず、波線状やドット状といった、離散的なパターンで構成することもできる。また割断起点部２２は、物理的に半導体ウエハの表面に形成された溝の他、半導体ウエハの内部に形成された脆弱領域が含まれる。好ましくは、割断起点部２２は、レーザ光を照射して形成される。図４の断面図に、レーザ光ＬＢを半導体ウエハ２０の内部に照射してレーザスクライブを行う例を示す。このようなレーザスクライブによれば、レーザ光を半導体ウエハ２０に対して走査させることで、所望のパターンの割断起点部２２を形成できる。なお、図４では割断起点部２２を半導体ウエハ２０の内部に存在する線として示すが、通常、レーザ照射直後は割断起点部２２が半導体ウエハ２０の内部のみ（レーザ光の集光位置付近のみ）に生じ、それを起点として次第に厚み方向（上下方向）に亀裂が広がると考えられる。
また割断起点部２２は、半導体ウエハの両面に設けてもよいが、好ましくは、半導体構造が形成された面とは反対側の面、すなわち基板５の裏面（第二主面５ｂ）に達するように形成する。これにより、半導体ウエハの割断を行い易くできる利点が得られる。また、レーザ光の集光位置を半導体構造１１から離すことで、半導体構造１１（特に活性層８）がレーザ光によって損傷する事態を回避し易くなる。具体的には、図４の断面図に示すように半導体ウエハ２０（基板５）の裏面ＢＳ側からレーザ光を照射させて割断起点部２２を形成する。
割断起点部２２は、基板５を透過可能な波長のレーザ光を用いて、基板５の内部にレーザ光を集光させることにより形成することが好ましい。基板５は例えばサファイア基板であり、レーザ光のパルス当たりのエネルギー（パルスエネルギー）、周波数、パルス幅、波長はそれぞれ、例えば、０．８〜５μＪ、５０〜２００ｋＨｚ、３００〜５００００ｆｓ（フェムト秒）、５００〜１１００ｎｍが挙げられる。パルス駆動でレーザ光を基板５の内部に照射すると、レーザ光の集光位置またはその周辺から亀裂が広がっていく。例えば、基板５の裏面側（第二主面５ｂ側）寄りにレーザ光の集光位置を設定することにより、基板５の裏面に亀裂が到達する。これにより、基板５の裏面側から見ればレーザ光を走査した経路のほぼ全てで亀裂が繋がっているが、その反対側（半導体ウエハ２０の半導体構造１１が形成された側）の表面には亀裂が到達していない状態とすることができる。このような状態の半導体ウエハ２０に対して割断工程を行うことで、精度よく割断することができる。
さらに割断起点部２２は、半導体構造の近傍にまで形成することが好ましい。例えば、基板５の裏面ＢＳに達するように形成された割断起点部２２が深さ方向（半導体ウエハ２０の厚さ方向）に延伸しており、その一端が半導体構造の近傍まで達するように形成することが好ましい。これによって、割断工程において割断すべき厚みを小さくすることができるため、割断を容易に行うことができる。ただ、本発明はすべての割断起点部が半導体構造１１の近傍に達していることを要さず、割断起点部の一部において半導体構造１１の近傍に達していなくとも、十分に割断できるレベルであれば足りる。例えば割断起点部２２の半導体構造１１からの距離を０〜１０μｍとする。なお、割断起点部の一部において半導体構造１１を貫通して半導体ウエハ２０の表面に達していてもよいが、半導体構造１１が完全に分断されると、割断工程に入る前に発光素子に個片化されて飛散する虞があるため、好ましくは割断工程を行うまでは割断起点部が半導体構造１１を貫通しない状態とする。割断起点部がどこまで延伸するかは、スクライブ条件やスクライブ後の待機時間等によって調整することができる。また、基板５の内部におけるレーザ光の集光位置は、例えば半導体構造から１５０μｍ以内とする。
割断起点部２２を半導体ウエハ２０に形成するパターンは、割断によって得られる発光素子の形状を規定する。好ましくは発光素子の平面視における形状を、五角形以上の多角形とする。一般に発光素子の形状は四角形（典型的には正方形または長方形）であるところ、レンズ等との組み合わせや出力光の照射範囲などを考慮すると、円形であることが好ましいと考えられる。ただ、円形の発光素子とする場合は、割断のための加工が困難である上、半導体ウエハ上に円形の発光素子を複数取った場合に、隣接する円形同士の間で未使用領域が生じる。これによって、一枚の半導体ウエハから得られる発光素子の取り量、すなわち利用可能な面積が減り、歩留まりが低下する。そこで、五角形以上の多角形とすることで、半導体ウエハ上の無駄な領域を低減しつつも、発光素子の平面形状を円形に近付け、より高品質な出力光を得られるよう改善が期待できる。
好ましくは図５に示すように、各発光素子の平面視形状が六角形状となるよう、割断起点部２２のパターンを半導体ウエハ２０に形成する。このため割断起点部２２は、半導体ウエハ２０の平面視において屈曲した折れ線状とする。なお、本発明は割断起点部のパターンを折れ線状に限定するものでなく、直線状や曲線状の割断起点部に対しても、後述する割断方法を適用できる。半導体ウエハ上の無駄な領域を可能な限り低減するためには、発光素子が平面充填されるように配置すればよい。例えば、発光素子の平面視形状を一辺の長さがＤ6の正六角形とし、それらをハニカム状に配置する。
発光素子の平面視形状を六角形とする場合には、六方晶系の結晶構造を有する基板５を用いることが好ましい。すべての割断起点部２２を基板５の劈開面（例えばサファイアのｍ面）に沿って形成してもよいし、あるいはすべての割断起点部２２を基板５の劈開面からずらして形成してもよい。これにより、発光素子の各辺の割断性を均一化することができる。六方晶系の結晶構造を有する基板５としては、例えばサファイア基板、ＧａＮ基板が挙げられる。通常、半導体ウエハ２０の厚みの大部分を基板５が占めるため、基板５の割断容易性は半導体ウエハ２０の割断容易性とほぼ等しい。半導体構造など基板５以外の部材が半導体ウエハの厚みの大部分を占める場合は、その部材を六方晶系の結晶構造を有する材料で形成すればよい。
なお、割断起点部２２とは、後述する発光素子を割断する工程において割断の起点となる部分であり、割断する工程を行う前に半導体ウエハに生じている亀裂を指す。割断起点部２２は、カッタースクライブによって形成することもできるが、折れ線状のパターンの割断起点部を形成するためには、上述したレーザ光を用いるレーザスクライブが適している。
（発光素子を割断する工程）
さらに発光素子に個片化するため、ステップＳ２３において半導体ウエハ２０を割断起点部２２を利用して割断する。具体的には、図６乃至図９の断面図に示すように押圧部材３０を半導体ウエハ２０に押し当てた状態で半導体ウエハ２０上を移動させ、割断起点部２２において半導体ウエハ２０を分割して個別の発光素子に分割する。押圧部材３０の先端部３１を半導体ウエハ２０の被押圧面に当接させたり離間させたりするために押圧部材３０を上下動させる垂直方向の移動と、半導体ウエハ２０の平面上において押圧部材３０を走査させる水平方向の移動とは、走査制御部３３にて行う。つまり、発光素子の製造装置は、押圧部材３０と、押圧部材３０の移動を制御する走査制御部３３を備えている。
なおこの例では、半導体ウエハ２０側を固定し、押圧部材３０側を移動させる例を説明しているが、半導体ウエハと押圧部材との移動は相対的なもので足り、例えば押圧部材側を固定し、半導体ウエハ側を移動させてもよい。さらに、いずれか一方を固定する態様に限られず、半導体ウエハと押圧部材との間の相対移動を、両者の移動で実現することもできる。例えばＸＹＺ方向等に分割し、ＸＹ平面内での移動を押圧部材側で、Ｚ方向への移動を半導体ウエハ側で、それぞれ担うように構成することもできる。
（押圧部材３０）
押圧部材３０は、半導体ウエハ２０に押し当てる先端部３１を曲面としている。これにより、割断起点部２２に応力を作用させつつ、半導体ウエハ２０への破損を回避できる。また多角形状の発光素子であっても効率よく割断することが可能となる。すなわち従来のように四角形状の発光素子であれば、半導体ウエハに描かれるスクライブラインが直線状となるため、図１３に示すように直線状のスクライブラインに沿ってブレイクすることが可能であるが、図５に示すようにスクライブラインが折曲している場合は、ブレイクが容易でない。例えばブレイク刃のように直線状で割るものを使うと、スクライブライン以外の場所を押圧したときにダイスが破損するおそれがある。仮にブレイク刃で押圧するならば、破損領域を予め設けて直線状に割るか、もしくはダイスと同じサイズの小さな刃で慎重に位置合わせをする必要がある。
そこで、上述の通り押圧部材３０の先端部３１を曲面状としている。この半導体ウエハ２０側に向かって凸である曲面状の先端部３１で半導体ウエハ２０を押圧し、撓ませて割るようにすることで、従来のような押圧部材の厳密な位置合わせの必要性をなくすことができる。さらに、平面視においてスクライブラインすなわち割断起点部２２が折れ曲がっている場合でも、破損領域を設けることなく割断起点部２２に沿った形状に個片化でき、多角形の発光素子を効率よく割断することが可能となる。
押圧部材３０の材料は、例えばステンレスやジルコニア等が利用できる。また押圧部材３０の先端部３１は、曲面とすることが好ましい。これにより、割断起点部２２に応力を作用させつつ、半導体ウエハ２０への破損を回避できる。押圧部材３０の先端部３１は球面とすることが好ましい。なお、本明細書において、球面とは球の全面を意味するのではなく、球の一部の面を意味することは言うまでもない。例えば、押圧部材３０の先端部３１を球面とするために、先端部３１の形状を半球状とすることができる。また、先端部３１は、球体で構成されていてもよい。例えば、球体をホルダーに固定し、この球体によって半導体ウエハ２０を押圧してもよい。球面の先端部３１を用いることで、半導体ウエハ２０を点に近い領域で押圧することができる。先端部３１は、球面以外の楕円面でもよい。
本実施形態において、先端部３１の外径Ｄ1は、発光素子の平面視形状の外接円の直径よりも長い。好ましくは、先端部３１の外径Ｄ1を、発光素子の平面視形状の外接円の直径の２倍以上とする。また、先端部３１の外径Ｄ1は、例えば半導体ウエハ２０の直径よりも小さい。
先端部３１は、半導体ウエハ２０の全体を一度に押圧可能な曲面よりも大きな曲率であることが好ましい。すなわち、半導体ウエハ２０の全体を一度に押圧可能な曲面よりも小さな曲率半径であることが好ましい。曲率を大きく（曲率半径を小さく）することで半導体ウエハ２０の撓み量を大きくできるため、良好に割断することが可能である。先端部３１の曲率半径は、例えば２〜２０ｍｍとすることができる。また、先端部３１の曲率半径は、発光素子の平面視形状の１辺の２〜２５倍程度でもよい。先端部３１は、押圧部材３０が半導体ウエハ２０の主面の内どこを押圧しても必ず、図７、図８に示すように、破断位置となる割断起点部２２の左右を同時に押圧し得る大きさとすることが好ましい。もし先端部３１の外径Ｄ1が発光素子の外径Ｄ2よりも小さければ割断起点部２２の片側の発光素子のみを押圧する場合があり得るため、割断不良が生じる虞がある。このため先端部３１の球面は、その外径Ｄ1を、発光素子の外径Ｄ2よりも大きくすることが好ましい。例えば発光素子が六角形の場合は、六角形の中心を挟んで対向する頂点同士の距離が発光素子の外径Ｄ2となる。これにより、発光素子のどの位置に先端部３１が接触しても、必ず両側の割断起点部２２を含む範囲を押圧することが可能である。そして、そのように押圧できるように押圧部材３０の押し込み量を設定することによって、割断を確実ならしめることができる。先端部３１の外径Ｄ1は、例えば、発光素子の外径Ｄ2の５〜３０倍程度とすることができる。
なお、先端部３１とは、押圧部材のうち半導体ウエハ２０を押圧可能な面を含む部分を指す。押圧時には、先端部３１が点に近い極めて小さな領域で半導体ウエハ２０を押圧することが好ましい。これにより、小さな力で容易に割断することが可能となる。また、上述のとおり、隣接する２以上の発光素子を同時に押圧可能であるように先端部３１の形状（外径、曲率など）及び押圧部材３０の押し込み量を設定することが好ましい。これにより、先端部３１が常に２以上の発光素子を押圧する状態で押圧部材３０を走査させることができるので効率よく割断することができる。すなわち、先端部３１が１つの発光素子のみを押圧する状態では、押圧された発光素子が若干沈み込む程度であって分割され難いが、この状態を避けることができる。なお、後述する保護シート５２を設ける場合であっても同様であり、半導体ウエハ２０は保護シート５２を介して点に近い領域で押圧部材３０により押圧される。
押圧部材３０の先端部３１を基板５の裏面ＢＳ側に押し当てることにより、半導体ウエハ２０を割断することが好ましい。このように半導体ウエハ２０の被押圧面を、基板５の成長面とは異なる面とすることで、半導体構造を損傷する事態を回避できる。
上述の通り割断起点部２２は、被押圧面に達するように形成することが好ましい。そして、図７の要部拡大断面図に示すように、割断起点部２２を設けた側（割断起点部２２が表面に到達している側）から押圧することが好ましく、これにより、反対側から行う場合よりも小さな押し込み量で割断起点部２２から割断を進行させて、発光素子に分離することができる。このとき、押圧前の未割断部分の厚みはこのような小さな押し込み量で割断できる程度とすることが好ましく、発光素子の大きさにもよるが例えば１５０μｍ以下とすることができる。さらには好ましくは、上述したように割断起点部２２を半導体構造の近傍にまで形成する。また、割断起点部２２が達する面と被押圧面とをいずれも基板５の裏面ＢＳとすることで、半導体構造を意図せず破損する事態を回避し、歩留まりよく割断を行うことが可能となる。
（粘着シート５０）
半導体ウエハを複数の発光素子に分割する際には、半導体ウエハ２０の主面の内、被押圧面とは反対側の面に粘着シート５０を設けることが好ましい。図６及び図９の断面図に示すように、予め粘着シート５０を、基板５の第一主面５ａ側（半導体ウエハ２０の半導体構造１１が設けられた側）に貼付した上で、受け皿４０の上面にセットする。これにより、押圧部材３０によって半導体ウエハ２０を粘着シート５０に押し付ける状態となるため、個片化された発光素子が飛散し難い。また、半導体ウエハ２０を粘着シート５０に押し付けることで、粘着シート５０の反発する力を利用して半導体ウエハ２０を撓ませることができる。このため、凹部を有する受け皿４０の面に押し付けることなく中空で半導体ウエハ２０を割断することも可能である。
このような粘着シート５０の貼付は、割断起点部２２を形成する前でも後でもよいが、少なくとも割断を行う前に行う。割断起点部２２が半導体構造の近傍まで生じる場合は、割断起点部２２の形成後に粘着シート５０を貼付しようとすると意図せず個片化されて発光素子が飛散する虞があるため、割断起点部２２を形成する前に粘着シート５０を貼付することが好ましい。
（受け皿４０）
図６の例では、割断起点部２２を設けた半導体ウエハ２０に粘着シート５０を貼付したものを、受け皿４０上に配置している。ここでは、先に粘着シート５０を受け皿４０の表面に配置しておき、この状態で半導体ウエハ２０を、割断起点部２２を設けた側が被押圧面となるよう、つまり半導体構造の成長面側が粘着シート５０に面するよう、半導体ウエハ２０に粘着シート５０を貼付し、半導体ウエハ２０を受け皿４０上に位置させる。このような受け皿４０は、例えばステンレス製やジルコニア製等とできる。なお、受け皿４０の直径は、半導体ウエハ２０の外形よりも大きくしている。これにより、半導体ウエハ２０を受け皿４０上に収めることができる。この状態で、押圧部材３０を半導体ウエハ２０の上面側に当接させ、受け皿４０に向かって押圧する。押圧された半導体ウエハ２０は、粘着シート５０を介して受け皿４０の面に押し付けられて、強度の弱い割断起点部２２で折曲されるため、割断起点部２２に沿って分割される。同時に、押圧部材３０で半導体ウエハ２０の被押圧面を押圧した状態のまま、押圧部材３０を半導体ウエハ２０上で走査させることにより、受け皿４０上に配置された半導体ウエハ２０を順次に素子単位に分割していく。受け皿４０は押し当てる方向（図中下方向）に凹んだ形状を有しており、その凹面は、先端部３１よりも曲率の小さな球面であることが好ましい。これにより、先端部３１の中央付近を確実に受け皿４０に押し当てることができる。なお、上述のとおり半導体ウエハ２０を受け皿４０の面に押し付けずに割断することも可能である。この場合は、押圧部材３０による半導体ウエハ２０の押し込み量を受け皿４０に押し付けない程度に小さくすればよい。これにより半導体ウエハ２０の破損を抑制することができる。
なお、半導体ウエハ２０を載置する台は、図６に示すような凹部を有する受け皿に限るものではなく、例えば平坦な台の上面に半導体ウエハ２０を載置してもよい。この場合は、比較的小さな押し込み量で半導体ウエハ２０を割断できるようにすれば、半導体ウエハの破損を抑制することができるので好ましい。
（保護シート５２）
発光素子に分割する際には、半導体ウエハ２０の主面の内、被押圧面側に保護シート５２を設けてもよい。このように保護シート５２を介在させることで、押圧部材３０が半導体ウエハ２０に直接接触することを回避できる。これにより、押圧部材３０が半導体ウエハ２０を破損する事態を防止できるし、半導体ウエハ２０の破片により先端部３１が破損する事態も防止できる。さらに、押圧時の半導体ウエハ２０の浮き上がりを抑制できるので、割断しやすいという効果も期待できる。また、保護シート５２に、動摩擦係数の低い材質のものを使用すれば、半導体ウエハ２０上において押圧部材３０を滑らかに摺動させることができる。
このように保護シート５２を設ける例を、変形例として図１０の断面図に示す。この図に示すように、半導体ウエハ２０の被押圧面側に保護シート５２を配置し、その裏面ＢＳ側には粘着シート５０を貼付した状態で、リング状のフレーム４２に半導体ウエハ２０をセットする。保護シート５２は、半導体ウエハ２０の全面を被覆できる大きさとする。また保護シート５２は被押圧面に貼付する必要はなく、半導体ウエハ２０と保護シート５２とを重ね合わせた状態で半導体ウエハ２０の周囲で粘着シート５０に貼り付ければよい。また、別の形態としては、保護シート５２を粘着シート５０と共にリング状フレーム４２で狭持してもよい。このような保護シート５２には、樹脂製のシート材が利用でき、例えばＰＥＴ製とする。
なお、リング状のフレーム４２は、半導体ウエハ２０の周囲のみを保持するよう、中間部分を開放した枠状に形成されている。この構成であれば、押圧部材の先端部を受ける受け皿を不要とできる。ただ、押圧部材の先端部と対応する下方の位置に、上述した図６と同様、受け皿を設けることもできる。この場合、リング状のフレーム４２で半導体ウエハを保持しているため、受け皿でもって半導体ウエハを保持する必要はなく、受け皿の大きさを押圧部材の先端部と対応する大きさに小型化してもよい。
（押圧部材３０の走査パターンＳＰ）
割断に際して、半導体ウエハ２０の平面上において押圧部材３０を走査させるパターンは、半導体ウエハ２０の平面視において割断起点部２２を構成する線分を含む直線のすべてと交差する方向に押圧部材３０を移動させることが好ましい。いいかえると、各発光素子の外形の多角形を構成するいずれの辺とも平行でない方向に押圧部材３０を走査させる。このような走査によって、押圧部材３０を一の発光素子上を一度走査させることでその一の発光素子を割断できる利点が得られる。詳細には、従来、矩形状の発光素子を割断する際には、図１３に示すように押圧部材を縦方向と横方向にそれぞれ走査させる方法があるが、この方法では複数回の走査が必須であった。これに対して本実施の形態によれば、一の発光素子を割断するために、その一の発光素子上を一度走査すればよい。これは、従来の割断方法がブレイクライン（スクライブライン）に沿って押圧部材を走査させていたため、ブレイクラインが十字の碁盤目状に設けられている以上は、縦方向と横方向の走査が必須であったからである。この方法を本実施の形態のような多角形の発光素子、例えば六角形状の発光素子に適用すると、各断起点部のパターンが折れ線状であるため、走査パターンも極めて複雑となる。そこで本実施形態においては、敢えて割断起点部２２の線分に沿わせず、逆に図１１の拡大断面図に示すように、平面視における割断起点部２２の線分に対して斜めに交差する方向に走査させている。このようにすることで、様々な方向や角度で設けられた割断起点部２２を構成する線分に対して応力を印加し、一気に割断させるようにしている。特に押圧部材３０の先端部３１を、エッジを有する面とせずに曲面とすることで、作用点からの応力を分散させやすくなり、割断起点部２２を離れて意図しない方向に割れるリスクを軽減している。この方法であれば、従来のようにブレイクラインに厳密に沿わせて押圧部材を走査させる必要がないため、走査の制御も容易となる。しかも走査回数を低減することで、タクトタイムの短縮にも繋がり、発光素子の製造コスト削減にも寄与する。
押圧部材３０を走査させる方向は、図１１に示すように例えば半導体ウエハ２０のオリエンテーションフラット面ＯＬに対して傾斜した方向とすることができる。この際、オリエンテーションフラット面ＯＬに対して押圧部材３０の走査方向を傾斜させる角度θは、発光素子の外形を構成するいずれの辺とも平行とならない角度、すなわちいずれの辺とも交差するような角度に設定する。例えば図１１の例では、発光素子の外形を正六角形状とし、かつ正六角形の一辺（図において辺Ｃ）がオリエンテーションフラット面ＯＬと平行となる姿勢に配置しているため、オリエンテーションフラット面ＯＬに対して６０°の角度で押圧部材３０を走査させると、辺Ａの部分と合致する。この結果、辺Ａに応力が集中し、この部分では割断が綺麗に行われることが期待されるものの、他の辺に相当する部位では、割断の応力が相対的に弱くなって、割断面の品質にばらつきが生じることが考えられる。同様にオリエンテーションフラット面ＯＬに対して１２０°の角度で押圧部材３０を走査させると、辺Ｂの部分と合致することになる。さらにオリエンテーションフラット面ＯＬに対して０°の角度、すなわち傾斜させずに平行とした場合は、辺Ｃの部分と合致する。そこで、図１１の例ではオリエンテーションフラット面ＯＬに対して押圧部材３０の走査方向を傾斜させる角度θは、０°、６０°、１２０°を除く角度に設定する。
各辺の直上を通過する場合のほか、各辺に対して垂直となる方向も割断し易い押圧方向と思われる。そこで、より好ましくは各辺に対して垂直に交差する方向も避けるように、押圧方向の傾斜角度を設定する。図１１の例では、傾斜角度θを３０°とすると、辺Ｂと直交し、θ＝９０°とすると辺Ｃと直交し、θ＝１５０°とすると辺Ａと直交する。そこで、傾斜角度θは３０°、９０°、１５０°も避けることが好ましいといえる。いいかえると、発光素子を正六角形状とする場合、押圧部材３０の走査方向の傾斜角度θは、オリエンテーションフラット面ＯＬに対して３０°の倍数を除く角度に設定することが、より好ましい。この観点から、排除される３０°の倍数を除く角度の中間となる、１５°、４５°、７５°、１０５°、１３５°、１６５°近傍に設定することが一層好ましい。このようにすることで、正六角形状の各辺に対して均等な応力を印加させて、各辺における割断面の品質を均質化することが期待される。図１１の例では、θ＝４５°に設定している。
以上のとおり発光素子の各辺と一致する方向及び／又は垂直に交差する方向を避けて走査することで、各辺の割断容易性を均一化することができる。この結果、半導体ウエハの面内における割断状態を均一化することができる。
走査パターンＳＰの間隔Ｄsは、半導体ウエハ２０に含まれるすべての発光素子が割断されるように設定することが好ましい。１つの直線状の走査で押圧できる範囲は先端部３１の形状及び押し込み量によって定まるため、それを考慮して走査パターンＳＰの間隔Ｄsを設定することができる。走査パターンＳＰの間隔Ｄsは、先端部３１が押圧可能な領域の最大幅以下とすることが好ましく、さらには当該最大幅よりも小さいことが好ましい。なお、押圧部材３０の走査パターンＳＰは、先端部３１の中心が通過する軌跡を指す。
以上ではオリエンテーションフラット面ＯＬと発光素子の辺の１つが平行である場合を例として説明した。このような配置であれば、オリエンテーションフラット面ＯＬを基準として走査する方向を定めることができる。ただし、これに限られるものではなく、例えば発光素子の辺のいずれもオリエンテーションフラット面ＯＬと平行でない配置としてもよい。この場合も上述の例と同様に、発光素子の辺を含むすべての直線のいずれとも交差する角度で走査することが好ましく、さらにはそれらの直線と垂直に交差する方向も避けるように押圧方向を設定することが好ましい。
（発光素子の取り出し工程）
発光素子を分割した後、ステップＳ２４において各発光素子を取り出す。図１０の断面図に示す例では、各発光素子は粘着シート５０に貼付された状態で保持されている。このようにすれば、各発光素子が割断起点部２２に沿って割断された状態から、各発光素子を粘着シート５０から剥離して、個片化された発光素子を得ることができる。
＜実施形態２＞
上述した実施形態１では、押圧部材３０の走査パターンＳＰを直線状に移動させている。すなわち、図１１に示したように押圧部材３０を半導体ウエハ２０のオリエンテーションフラット面ＯＬに対して傾斜角度θで傾斜する方向に往復移動させている。しかしながら、押圧部材の走査の軌跡はこの構成に限られず、各発光素子に該当する領域のいずれも押圧可能な走査パターンを採用することができる。例えば、押圧部材を半導体ウエハの中央部から外周部へ円を描くような、渦巻き状に走査させることもできる。
実施形態２に係る発光素子の製造方法として、渦巻き状走査させるパターンＳＰ’の例を図１２の平面図に示す。この方法であれば、押圧部材の移動制御が、図１１に示したような直線状の移動と比べて、連続的にスムーズに行える利点が得られる。すなわち、図１１に示すような直線状に移動させる走査パターンＳＰの場合は、直線状の始点と終点で必ず押圧部材が一旦停止されるため、停止→移動→停止→移動→．．．を繰り返す。この結果、慣性が働き、停止位置の近傍では移動速度が低下することから、走査速度が各部位で一定とならない。そのため、停止位置の近傍では相対的に押圧部材の移動速度が遅くなり、より長い時間押圧される状態となる。言い換えると、押圧部材の停止が生じる半導体ウエハの周囲近傍の位置では、中心の領域に比べて割断の結果にばらつきが生じることが考えられる。これに対して、渦巻き状に走査させるパターンＳＰ’の場合は、連続的に押圧部材を移動させることが容易となり、走査速度を一定に近付け易くなる。この結果として均一な押圧力を各発光素子に作用させることができるという利点が得られる。また、タクトタイムを短くすることができる。
このように、押圧部の走査パターンは、直線状に限られず、曲線状とすることもできる。すなわち、一筆書き状に押圧部を半導体ウエハの平面上を走査させて、走査の軌跡が各発光素子に該当する領域のいずれにも含まれるような走査パターンとすることができる。なお、実施形態２は、押圧部材の走査パターンが異なる以外は実施形態１と同様とすることができる。
以上、本発明の実施形態及び実施例、変形例等を図面に基づいて説明した。ただ、上述した実施形態乃至実施例、変形例等は、本発明の技術思想を具体化するための例示であって、本発明はこれらに特定されない。また、本明細書は特許請求の範囲に示される部材を、実施形態の部材に特定するものでは決してない。特に実施形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は特に特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以上の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略している。さらに、本発明を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。
本発明の製造方法で得られる発光素子は、照明用光源、ＬＥＤディスプレイ、バックライト光源、信号機、照明式スイッチ、広告や行き先案内等の各種表示装置、あるいはデジタルビデオカメラ、ファクシミリ、コピー機、スキャナ等における画像読取装置、プロジェクタ装置等に利用することができる。また各種センサ及び各種インジケータ等に用いるＬＥＤ等の半導体発光素子のみならず、他の半導体素子、例えば受光素子や増幅素子等の製造にも適用できる。
３…電極；３Ａ…ｎ側パッド電極；３Ｂ…ｐ側パッド電極
５…基板
５ａ…第一主面
５ｂ…第二主面
６…第１半導体層
７…第２半導体層
８…活性層
１０…発光素子
１１…半導体構造
１３…透光性導電層
１４…保護膜
１８…光取り出し面
２０…半導体ウエハ
２２…割断起点部
３０…押圧部材
３１…先端部
３３…走査制御部
４０…受け皿
４２…フレーム
５０…粘着シート
５２…保護シート
ＬＢ…レーザ光
ＯＬ…オリエンテーションフラット面
ＢＳ…半導体ウエハ（基板）の裏面
ＳＰ、ＳＰ’…走査パターン

Claims (13)

  1. 基板上に半導体構造が設けられた半導体ウエハを準備する工程と、
    前記半導体ウエハに、平面視形状が五角形以上の多角形である複数の半導体素子に分割するための割断起点部を形成する工程と、
    押圧部材を前記半導体ウエハに押し当てた状態で、前記半導体ウエハ上を移動させ、前記半導体ウエハを前記割断起点部より切り離して個別の半導体素子に分割する工程と、
    を含み、
    前記押圧部材は、前記半導体ウエハに押し当てる先端部が曲面である半導体素子の製造方法。
  2. 請求項１に記載の半導体素子の製造方法であって、
    前記半導体素子に分割する工程において、前記押圧部材を、前記半導体ウエハの平面視において、前記半導体素子の外形の多角形を構成するいずれの辺とも平行でない方向に走査してなる半導体素子の製造方法。
  3. 請求項１又は２に記載の半導体素子の製造方法であって、
    前記半導体素子に分割する工程において、前記押圧部材を、前記半導体ウエハの平面視において、該半導体ウエハのオリエンテーションフラット面に対して傾斜した方向に走査してなる半導体素子の製造方法。
  4. 請求項１〜３のいずれか一項に記載の半導体素子の製造方法であって、
    前記押圧部材の先端部が球面である半導体素子の製造方法。
  5. 請求項４に記載の半導体素子の製造方法であって、
    前記先端部の外形は、前記半導体素子の平面視形状の外接円の直径よりも長い半導体素子の製造方法。
  6. 請求項５に記載の半導体素子の製造方法であって、
    前記先端部の外形は、前記半導体素子の平面視形状の外接円の直径の２倍以上である半導体素子の製造方法。
  7. 請求項１〜６のいずれか一項に記載の半導体素子の製造方法であって、
    前記割断起点部は、前記半導体ウエハの前記押圧部材が押し当てられる被押圧面に達している半導体素子の製造方法。
  8. 請求項１〜７のいずれか一項に記載の半導体素子の製造方法であって、
    前記割断起点部は、前記基板の半導体構造が形成された面とは反対側の面に達している半導体素子の製造方法。
  9. 請求項８に記載の半導体素子の製造方法であって、
    前記割断起点部は、前記基板の前記半導体構造の近傍にまで形成される半導体素子の製造方法。
  10. 請求項１〜９のいずれか一項に記載の半導体素子の製造方法であって、
    前記半導体素子に分割する工程において、前記半導体ウエハは、前記押圧部材が押し当てられる被押圧面とは反対側の面が粘着シートに固定される半導体素子の製造方法。
  11. 請求項１〜１０のいずれか一項に記載の半導体素子の製造方法であって、
    前記割断起点部が平面視において屈曲した折れ線状に形成されてなる半導体素子の製造方法。
  12. 請求項１〜１１のいずれか一項に記載の半導体素子の製造方法であって、
    前記割断起点部は、前記基板の内部にレーザ光を集光させて形成される半導体素子の製造方法。
  13. 請求項１〜１２のいずれか一項に記載の半導体素子の製造方法であって、
    前記基板は六方晶系の結晶構造を有し、
    前記半導体素子の平面視形状は六角形である半導体素子の製造方法。
JP2015131776A 2015-06-30 2015-06-30 半導体素子の製造方法 Active JP6265175B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015131776A JP6265175B2 (ja) 2015-06-30 2015-06-30 半導体素子の製造方法
US15/196,787 US10115857B2 (en) 2015-06-30 2016-06-29 Method for manufacturing semiconductor element of polygon shape
US16/149,898 US10388827B2 (en) 2015-06-30 2018-10-02 Method for manufacturing semiconductor element by dividing semiconductor wafer using pressing member having tip portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015131776A JP6265175B2 (ja) 2015-06-30 2015-06-30 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2017017163A true JP2017017163A (ja) 2017-01-19
JP6265175B2 JP6265175B2 (ja) 2018-01-24

Family

ID=57683310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015131776A Active JP6265175B2 (ja) 2015-06-30 2015-06-30 半導体素子の製造方法

Country Status (2)

Country Link
US (2) US10115857B2 (ja)
JP (1) JP6265175B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019088011A1 (ja) * 2017-11-06 2019-05-09 株式会社東京精密 ウェーハの加工方法
JP2021027317A (ja) * 2019-08-07 2021-02-22 日亜化学工業株式会社 発光素子の製造方法
JP2021027127A (ja) * 2019-08-02 2021-02-22 日亜化学工業株式会社 発光素子の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7214306B2 (ja) * 2018-04-27 2023-01-30 株式会社ディスコ 被加工物の加工方法
DE102019201438B4 (de) * 2019-02-05 2024-05-02 Disco Corporation Verfahren zum Herstellen eines Substrats und System zum Herstellen eines Substrats
EP3772748A1 (en) 2019-08-07 2021-02-10 Nichia Corporation Method of manufacturing light emitting element

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074712A (ja) * 1996-08-29 1998-03-17 New Japan Radio Co Ltd ウェハーブレーク装置
JP2003017443A (ja) * 2001-06-29 2003-01-17 Shin Etsu Handotai Co Ltd 半導体ウェーハのブレーキング方法及びブレーキング装置
WO2005098915A1 (ja) * 2004-03-30 2005-10-20 Hamamatsu Photonics K.K. レーザ加工方法及び半導体チップ
JP2005353946A (ja) * 2004-06-14 2005-12-22 Murata Mfg Co Ltd チップ分離方法及びチップ分離装置
JP2006135309A (ja) * 2004-10-07 2006-05-25 Showa Denko Kk 半導体素子の製造方法
JP2007317935A (ja) * 2006-05-26 2007-12-06 Canon Inc 半導体基板、基板割断方法、および素子チップ製造方法
JP2010177395A (ja) * 2009-01-29 2010-08-12 Showa Denko Kk 基板切断方法および電子素子の製造方法
WO2010098186A1 (ja) * 2009-02-25 2010-09-02 日亜化学工業株式会社 半導体素子の製造方法
JP2011124323A (ja) * 2009-12-09 2011-06-23 Disco Abrasive Syst Ltd 発光デバイス、発光デバイスの製造方法および発光デバイス素材の加工装置
JP2013247147A (ja) * 2012-05-23 2013-12-09 Hamamatsu Photonics Kk 加工対象物切断方法、加工対象物、及び、半導体素子
JP2014041925A (ja) * 2012-08-22 2014-03-06 Hamamatsu Photonics Kk 加工対象物切断方法
JP2014078606A (ja) * 2012-10-10 2014-05-01 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2014135376A (ja) * 2013-01-10 2014-07-24 Furukawa Electric Co Ltd:The 粘着テープ、及び粘着テープを用いた半導体装置の製造方法
JP2015050415A (ja) * 2013-09-04 2015-03-16 株式会社ディスコ 光デバイス及び光デバイスの加工方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS639950A (ja) 1986-06-30 1988-01-16 Nec Kansai Ltd 半導体素子の分離方法
US6030885A (en) * 1997-04-18 2000-02-29 Vlsi Technology, Inc. Hexagonal semiconductor die, semiconductor substrates, and methods of forming a semiconductor die
US20070079750A1 (en) * 2003-05-09 2007-04-12 Herman Miguez Method of laser writing refractive index patterns in silicon photonic crystals
JP4494728B2 (ja) 2003-05-26 2010-06-30 株式会社ディスコ 非金属基板の分割方法
JP4256214B2 (ja) 2003-06-27 2009-04-22 株式会社ディスコ 板状物の分割装置
US7498184B2 (en) 2004-10-07 2009-03-03 Showa Denko K.K. Production method for semiconductor device
JP4855097B2 (ja) 2006-02-14 2012-01-18 株式會社塩山製作所 半導体チップ分離装置
US8841170B2 (en) * 2010-10-27 2014-09-23 The Regents Of The University Of California Methods for scribing of semiconductor devices with improved sidewall passivation
JP2012124300A (ja) 2010-12-08 2012-06-28 Tokyo Seimitsu Co Ltd ウェーハ破断方法およびウェーハ破断装置
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9484260B2 (en) * 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
DE102013104270A1 (de) * 2013-04-26 2014-10-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US9418894B2 (en) * 2014-03-21 2016-08-16 Semiconductor Components Industries, Llc Electronic die singulation method
US9385041B2 (en) * 2014-08-26 2016-07-05 Semiconductor Components Industries, Llc Method for insulating singulated electronic die

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074712A (ja) * 1996-08-29 1998-03-17 New Japan Radio Co Ltd ウェハーブレーク装置
JP2003017443A (ja) * 2001-06-29 2003-01-17 Shin Etsu Handotai Co Ltd 半導体ウェーハのブレーキング方法及びブレーキング装置
WO2005098915A1 (ja) * 2004-03-30 2005-10-20 Hamamatsu Photonics K.K. レーザ加工方法及び半導体チップ
JP2005353946A (ja) * 2004-06-14 2005-12-22 Murata Mfg Co Ltd チップ分離方法及びチップ分離装置
JP2006135309A (ja) * 2004-10-07 2006-05-25 Showa Denko Kk 半導体素子の製造方法
JP2007317935A (ja) * 2006-05-26 2007-12-06 Canon Inc 半導体基板、基板割断方法、および素子チップ製造方法
JP2010177395A (ja) * 2009-01-29 2010-08-12 Showa Denko Kk 基板切断方法および電子素子の製造方法
WO2010098186A1 (ja) * 2009-02-25 2010-09-02 日亜化学工業株式会社 半導体素子の製造方法
JP2011124323A (ja) * 2009-12-09 2011-06-23 Disco Abrasive Syst Ltd 発光デバイス、発光デバイスの製造方法および発光デバイス素材の加工装置
JP2013247147A (ja) * 2012-05-23 2013-12-09 Hamamatsu Photonics Kk 加工対象物切断方法、加工対象物、及び、半導体素子
JP2014041925A (ja) * 2012-08-22 2014-03-06 Hamamatsu Photonics Kk 加工対象物切断方法
JP2014078606A (ja) * 2012-10-10 2014-05-01 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2014135376A (ja) * 2013-01-10 2014-07-24 Furukawa Electric Co Ltd:The 粘着テープ、及び粘着テープを用いた半導体装置の製造方法
JP2015050415A (ja) * 2013-09-04 2015-03-16 株式会社ディスコ 光デバイス及び光デバイスの加工方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019088011A1 (ja) * 2017-11-06 2019-05-09 株式会社東京精密 ウェーハの加工方法
JP2019087604A (ja) * 2017-11-06 2019-06-06 株式会社東京精密 ウェーハの加工方法
KR20200133022A (ko) * 2017-11-06 2020-11-25 가부시키가이샤 도교 세이미쓰 웨이퍼의 가공 방법
US11075071B2 (en) 2017-11-06 2021-07-27 Tokyo Seimitsu Co., Ltd. Method for processing wafer
JP7157301B2 (ja) 2017-11-06 2022-10-20 株式会社東京精密 ウェーハの加工方法
KR102520523B1 (ko) 2017-11-06 2023-04-12 가부시키가이샤 도교 세이미쓰 웨이퍼의 가공 방법
JP2021027127A (ja) * 2019-08-02 2021-02-22 日亜化学工業株式会社 発光素子の製造方法
JP7339509B2 (ja) 2019-08-02 2023-09-06 日亜化学工業株式会社 発光素子の製造方法
JP2021027317A (ja) * 2019-08-07 2021-02-22 日亜化学工業株式会社 発光素子の製造方法

Also Published As

Publication number Publication date
US20190035973A1 (en) 2019-01-31
JP6265175B2 (ja) 2018-01-24
US10115857B2 (en) 2018-10-30
US10388827B2 (en) 2019-08-20
US20170005225A1 (en) 2017-01-05

Similar Documents

Publication Publication Date Title
JP6265175B2 (ja) 半導体素子の製造方法
JP5221007B2 (ja) 発光ダイオードチップ及びウェハ分割加工方法
JP5446325B2 (ja) レーザ加工方法および化合物半導体発光素子の製造方法
US20070298529A1 (en) Semiconductor light-emitting device and method for separating semiconductor light-emitting devices
TWI623111B (zh) 發光元件的製造方法
JP6255255B2 (ja) 光デバイスの加工方法
JP5747743B2 (ja) 発光素子の製造方法
US9337620B2 (en) Optical device and manufacturing method therefor
JP4346598B2 (ja) 化合物半導体素子及びその製造方法
US9287176B2 (en) Optical device and manufacturing method therefor
TW201232836A (en) Manufacturing method for LED die
US10672660B2 (en) Method of manufacturing semiconductor element
TWI639253B (zh) 光裝置
KR20150045945A (ko) 가공 대상물 절단 방법
TW200532953A (en) Compound semiconductor light-emitting device and production method thereof
JP6318900B2 (ja) 半導体発光素子の製造方法
JP6468113B2 (ja) 発光素子の製造方法
JP2009032795A (ja) 窒化物半導体発光素子の製造方法
JP7089204B2 (ja) 発光装置の製造方法
JP6246497B2 (ja) 加工方法
CN113937060A (zh) 长条形发光二极管的切割方法及长条形发光二极管

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171211

R150 Certificate of patent or registration of utility model

Ref document number: 6265175

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250