KR102519774B1 - 발광 장치 및 발광 장치의 제작 방법 - Google Patents

발광 장치 및 발광 장치의 제작 방법 Download PDF

Info

Publication number
KR102519774B1
KR102519774B1 KR1020220047604A KR20220047604A KR102519774B1 KR 102519774 B1 KR102519774 B1 KR 102519774B1 KR 1020220047604 A KR1020220047604 A KR 1020220047604A KR 20220047604 A KR20220047604 A KR 20220047604A KR 102519774 B1 KR102519774 B1 KR 102519774B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
substrate
emitting device
Prior art date
Application number
KR1020220047604A
Other languages
English (en)
Other versions
KR20220054561A (ko
Inventor
아키히로 치다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20220054561A publication Critical patent/KR20220054561A/ko
Application granted granted Critical
Publication of KR102519774B1 publication Critical patent/KR102519774B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)
  • Heating, Cooling, Or Curing Plastics Or The Like In General (AREA)

Abstract

신뢰성이 양호한 발광 장치 및 그 제작 방법을 제공한다.
소자 형성 기판 위에 발광 소자 및 단자 전극을 형성하고, 발광 소자 및 단자 전극 위에 접착층을 개재하여 개구를 갖는 제 1 기판을 형성하고, 개구에 매립층을 형성하고, 제 1 기판 및 매립층 위에 전재 기판을 형성하고, 소자 형성 기판을 박리하고, 발광 소자 및 상기 단자 전극 아래에 제 2 기판을 형성하고, 전재 기판과 상기 매립층을 제거한다. 또한, 개구에 이방성 도전 접속층을 형성하고, 이방성 도전 접속층 위에 전극을 형성한다. 이방성 도전 접속층을 통하여 단자 전극과 전극을 전기적으로 접속한다.

Description

발광 장치 및 발광 장치의 제작 방법{LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 발광 장치에 관한 것이다. 또는, 발광 장치의 제작 방법에 관한 것이다.
또한, 본 명세서 중에 있어서 반도체 장치란 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키며, 전기 광학 장치, 발광 장치, 표시 장치, 반도체 회로 및 전자 기기는 모두 반도체 장치라고 할 수 있다.
최근, 일렉트로루미네선스(Electroluminescence:EL)를 이용한 발광 소자의 연구 개발이 한창 행하여지고 있다. 이들 발광 소자의 기본적인 구성은 한 쌍의 전극 간에 발광성의 물질을 포함하는 층을 끼운 것이다. 이 소자에 전압을 인가함으로써 발광성 물질로부터의 발광을 얻을 수 있다.
상기의 발광 소자는 자발광형이기 때문에 이것을 사용한 발광 장치는 시인성이 우수하여 백라이트가 불필요하고, 소비 전력이 적다는 등의 이점을 갖는다. 또한, 박형 경량으로 제작할 수 있고, 응답 속도가 높다는 등의 이점도 갖는다.
또한, 상기의 발광 소자를 갖는 발광 장치로서는 가요성을 도모할 수 있는 점에서 가요성을 갖는 기판의 채용이 검토되고 있다.
가요성을 갖는 기판을 사용한 발광 장치의 제작 방법으로서는, 유리 기판이나 석영 기판과 같은 기판 위에 박막 트랜지스터 등의 반도체 소자를 제작한 후, 예를 들면 상기 반도체 소자와 기판 사이에 유기 수지를 충전하고, 유리 기판이나 석영 기판으로부터 다른 기판(예를 들면 가요성을 갖는 기판)에 반도체 소자를 전치하는 기술이 개발되고 있다(특허문헌 1).
또한, 가요성을 갖는 기판 위에 형성된 발광 소자는 발광 소자 표면의 보호나 외부로부터의 수분이나 불순물의 침입을 방지하기 위해서, 발광 소자 위에 더욱 가요성을 갖는 기판을 제공하는 것이다.
특허문헌 2 및 특허문헌 3에서는 가요성을 갖는 기판에 홈을 형성하고, 상기 홈을 따라 가요성을 갖는 기판의 일부를 제거하여 외부로부터 신호를 입력하기 위한 단자 전극을 노출시키는 기술 사상이 개시되어 있다.
일본국 특개2003-174153호 공보 일본국 특개2000-150143호 공보 일본국 특개2009-109770호 공보
발광 장치로의 신호나 전력을 공급하기 위해서는 가요성을 갖는 기판의 일부를 제거하여 단자 전극을 노출시키고, FPC(Flexible printed circuit) 등의 전극을 접속할 필요가 있다. 또한, 배선 저항에 의한 신호나 전력의 감쇠 등을 적게 하기 위해서 단자 전극은 표시 영역의 가까이에 배치하는 것이 바람직하다.
또한, 발광 소자나 단자 전극 위에 가요성을 갖는 기판을 제공하는 경우, 가요성을 갖는 기판은 발광 소자나 단자 전극 위에 접착층을 개재하여 제공되는 경우가 많다. 따라서, 상기 선행 기술 문헌에 개시된 방법에서는, 가요성을 갖는 기판의 단자 전극과 중첩하는 부위의 제거 시에 단자 전극 위에 접착층이 잔존하는 경우가 있다. 또한, 접착층의 제거 시에 단자 전극에 데미지를 주기 쉽다.
또한, 가요성을 갖는 기판의 일부를 레이저광이나 날붙이(edged tool)를 사용하여 제거하는 방법에서는 발광 장치가 갖는 단자 전극에 데미지를 주기 쉽고, 발광 장치의 신뢰성이나 제작 수율이 저하되기 쉽다는 문제가 있다. 또한, 상기 방법에 의한 표시 영역으로의 데미지를 방지하기 위해서 표시 영역과 단자 전극을 충분히 분리하여 설치할 필요가 있고, 배선 저항의 증가에 의한 신호나 전력의 감쇄 등이 생기기 쉽다.
본 발명의 일 형태는 단자 전극에 데미지를 주기 어려운 발광 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다.
또는, 본 발명의 일 형태는 표시 영역에 데미지를 주기 어려운 발광 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다.
또는, 본 발명의 일 형태는 신뢰성이 양호한 발광 장치 및 그 제작 방법을 제공하는 것을 과제 중 하나로 한다.
또는, 본 발명의 일 형태는 신규의 발광 장치 및 그 제작 방법을 제공하는 것을 과제 중 하나로 한다.
본 발명의 일 형태는 소자 형성 기판 위에 박리층을 개재하여 발광 소자와 단자 전극을 형성하고, 발광 소자와 단자 전극 위에 제 1 개구를 갖는 제 1 기판을 제 2 개구를 갖는 접착층을 개재하여 형성하고, 개구에 매립층을 형성하고, 제 1 기판과 매립층 위에 전재 기판(transfer substrate)을 형성하고, 발광 소자 및 단자 전극으로부터 소자 형성 기판을 박리하고, 발광 소자 및 단자 전극 아래에 제 2 기판을 형성하고, 전재 기판과 매립층을 제거하고, 개구에 이방성 도전 접속층을 형성하고, 이방성 도전 접속층을 통하여 단자 전극과 전기적으로 접속하는 외부 전극을 형성하는 것을 특징으로 하는 발광 장치의 제작 방법이다.
또는, 제 1 기판이 갖는 제 1 개구와, 접착층이 갖는 제 2 개구를 단자 전극과 중첩시키는 것을 특징으로 하는 발광 장치의 제작 방법이다.
제 1 기판에 가요성을 갖는 기판을 사용함으로써 유연한 형상을 구비하는 발광 장치를 제작할 수 있다. 또한, 제 2 기판에 가요성을 갖는 기판을 사용함으로써 유연한 형상을 구비하는 발광 장치를 제작할 수 있다.
매립층은 가용성 수지로 형성되는 것이 바람직하다.
또는, 본 발명의 일 형태는 소자 형성 기판 위에 박리층을 개재하여 발광 소자와 단자 전극을 형성하고, 발광 소자와 단자 전극 위에 제 1 접착층을 개재하여 제 1 기판을 형성하고, 발광 소자 및 단자 전극으로부터 소자 형성 기판을 박리하고, 발광 소자 아래에 제 2 접착층을 개재하여 개구를 갖는 제 2 기판을 형성하고, 개구와 중첩하여 이방성 도전 접속층을 형성하고, 이방성 도전 접속층을 통하여 단자 전극과 전기적으로 접속하는 외부 전극을 형성하는 것을 특징으로 하는 발광 장치의 제작 방법이다.
또는, 본 발명의 일 형태는 소자 형성 기판 위에 박리층을 형성하는 제 1 공정과, 박리층 위에 절연층을 형성하는 제 2 공정과, 절연층의 일부를 선택적으로 제거하여 제 1 개구를 형성하고, 제 1 개구에 있어서 박리층의 일부를 노출시키는 제 3 공정과, 노출된 박리층의 표면을 산화시키는 제 4 공정과, 제 1 개구와 중첩하는 단자 전극을 형성하는 제 5 공정과, 발광 소자를 형성하는 제 6 공정과, 발광 소자 및 단자 전극 위에 제 1 접착층을 개재하여 제 1 기판을 형성하는 제 7 공정과, 소자 형성 기판을 박리하는 제 8 공정과, 발광 소자 및 단자 전극 아래에 제 2 접착층을 개재하여 제 2 개구를 갖는 제 2 기판을 형성하는 제 9 공정과, 제 2 개구에 있어서 단자 전극과 전기적으로 접속하는 외부 전극을 형성하는 제 10 공정을 갖는 것을 특징으로 하는 발광 장치의 제작 방법이다. 또한, 제 1 개구와 제 2 개구를 중첩시킴으로써 단자 전극과 외부 전극의 전기적인 접속을 가능하게 한다.
제 1 기판에 가요성을 갖는 기판을 사용함으로써 유연한 형상을 구비하는 발광 장치를 제작할 수 있다. 또한, 제 2 기판에 가요성을 갖는 기판을 사용함으로써 유연한 형상을 구비하는 발광 장치를 제작할 수 있다.
개구를 갖는 제 2 기판을, 상기 개구가 단자 전극과 중첩하도록 접합함으로써 제 2 기판의 단자 전극과 중첩하는 영역을 레이저광이나 날붙이 등을 사용하여 제거할 필요가 없기 때문에 표시 영역이나 단자 전극에 데미지를 주기 어렵다. 또한, 표시 영역과 개구까지의 거리를 짧게 할 수 있기 때문에 신호나 전력의 감쇠를 적게 할 수 있다. 또한, 제작 공정이 간략화되기 때문에 발광 장치의 생산성을 높일 수 있다.
또는, 본 발명의 일 형태는 제 1 기판 위에 발광 소자와 단자 전극이 형성되고, 단자 전극 위에 제 1 층이 형성되고, 제 1 층 위에 제 2 층이 형성되고, 발광 소자, 제 1 층, 제 2 층 및 금속층 위에 접착층을 개재하여 제 1 부위를 갖는 제 2 기판이 형성되고, 제 1 부위는 단자 전극, 제 1 층 및 제 2 층과 중첩하는 것을 특징으로 하는 발광 장치이다.
제 1 기판에 가요성을 갖는 기판을 사용한다. 또한, 제 2 기판에 가요성을 갖는 기판을 사용한다.
제 1 층은 유기 재료를 사용하여 형성하고, 제 2 층은 금속 재료를 사용하여 형성한다.
또는, 본 발명의 일 형태는 소자 형성 기판 위에 박리층을 개재하여 발광 소자와 단자 전극을 형성하고, 단자 전극 위에 제 1 층을 형성하고, 제 1 층 위에 제 2 층을 형성하고, 발광 소자, 단자 전극, 제 1 층 및 제 2 층 위에 제 1 부위가 단자 전극, 제 1 층 및 제 2 층과 중첩하도록 접착층을 개재하여 제 1 부위를 갖는 제 2 기판을 형성하고, 발광 소자 및 단자 전극으로부터 소자 형성 기판을 박리하고, 발광 소자 및 단자 전극 아래에 제 1 기판을 형성하는 것을 특징으로 하는 발광 장치의 제작 방법이다.
제 1 기판에 가요성을 갖는 기판을 사용한다. 또한, 제 2 기판에 가요성을 갖는 기판을 사용한다.
제 1 층은 유기 재료를 사용하여 형성하고, 제 2 층은 금속 재료를 사용하여 형성한다.
제 1 부위를 천공(perforations)으로 둘러쌈으로써 제 1 부위를 제 2 기판으로부터 분리하기 쉽게 할 수 있다. 또한, 제 1 부위와 중첩하여 제 1 층 및 제 2 층을 제공함으로써 제 1 부위의 분리와 동시에 제 1 부위와 중첩하는 접착층도 제거 가능하게 하여 단자 전극을 용이하게 노출시킬 수 있다.
노출된 단자 전극은 외부 전극과 전기적으로 접속할 수 있다.
외부 전극으로서는 FPC나 금속선을 사용할 수 있다. 외부 전극으로서 금속선을 사용하는 경우에는 상기 금속선과 단자 전극의 접속은 이방성 도전 접속층을 사용하지 않고, 와이어 본딩법이나 납땜에 의해 행할 수 있다.
본 발명의 일 형태에 의하면 단자 전극에 데미지를 주기 어려운 발광 장치의 제작 방법을 제공할 수 있다.
본 발명의 일 형태에 의하면 표시 영역에 데미지를 주기 어려운 발광 장치의 제작 방법을 제공할 수 있다.
본 발명의 일 형태에 의하면 신뢰성이 양호한 발광 장치 및 그 제작 방법을 제공할 수 있다.
본 발명의 일 형태에 의하면 신규의 발광 장치 및 그 제작 방법을 제공할 수 있다.
도 1은 발광 장치를 설명하는 상면도 및 단면도.
도 2는 발광 장치의 제작 방법을 설명하는 단면도.
도 3은 발광 장치의 제작 방법을 설명하는 단면도.
도 4는 발광 장치의 제작 방법을 설명하는 단면도.
도 5는 발광 장치의 제작 방법을 설명하는 단면도.
도 6은 발광 장치의 제작 방법을 설명하는 단면도.
도 7은 발광 장치의 제작 방법을 설명하는 단면도.
도 8은 발광 장치의 제작 방법을 설명하는 단면도.
도 9는 발광 장치의 제작 방법을 설명하는 단면도.
도 10은 발광 장치를 설명하는 상면도 및 단면도.
도 11은 발광 장치를 설명하는 사시도 및 상면도.
도 12는 발광 장치를 설명하는 단면도.
도 13은 발광 장치의 제작 방법을 설명하는 단면도.
도 14는 발광 장치의 제작 방법을 설명하는 단면도.
도 15는 발광 장치의 제작 방법을 설명하는 단면도.
도 16은 발광 장치를 설명하는 사시도 및 단면도.
도 17은 발광 장치를 설명하는 사시도 및 단면도.
도 18은 발광 장치를 설명하는 사시도 및 단면도.
도 19는 발광 장치를 설명하는 사시도 및 단면도.
도 20은 발광 장치를 설명하는 사시도 및 단면도.
도 21은 발광 장치의 제작 방법을 설명하는 단면도.
도 22는 발광 장치의 제작 방법을 설명하는 단면도.
도 23은 발광 장치의 제작 방법을 설명하는 단면도.
도 24는 발광 장치의 제작 방법을 설명하는 단면도.
도 25는 홈의 배치예를 설명하는 도면.
도 26은 홈의 배치예를 설명하는 도면.
도 27은 발광 장치를 설명하는 사시도 및 단면도.
도 28은 발광 소자의 구성예를 설명하는 도면.
도 29는 전자 기기 및 조명 장치의 일례를 설명하는 도면.
도 30은 전자 기기의 일례를 설명하는 도면.
실시형태에 대하여 도면을 사용하여 상세하게 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 기재된 실시형태의 내용에 한정하여 해석되는 것이 아니다. 또한, 이하에서 설명하는 발명의 구성에서, 동일 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 상이한 도면 간에서 공통적으로 사용하고, 그 반복 설명은 생략한다.
또한, 본 명세서에서 설명하는 각 도면에서 각 구성의 크기, 층의 두께, 또는 영역은 발명을 명료화하기 위해서 과장 또는 생략되어 있는 경우가 있다. 따라서, 반드시 스케일에 한정되지 않는다. 특히 상면도에서 도면을 알기 쉽게 하기 위해서 일부의 구성 요소의 기재를 생략하는 경우가 있다.
또한, 도면 등에 있어서 각 구성의 위치, 크기, 범위 등은 발명의 이해를 용이하게 하기 위해서 실제의 위치, 크기, 범위 등을 나타내지 않는 경우가 있다. 이 때문에, 개시하는 발명은 반드시 도면 등에 개시된 위치, 크기, 범위 등에 한정되지 않는다.
또한 본 명세서 등에 있어서의 “제 1”, “제 2” 등의 서수사는 구성 요소의 혼동을 피하기 위해서 붙인 것이며, 공정순 또는 적층순 등, 어떤 순서나 순위를 가리키는 것이 아니다. 또한, 본 명세서 등에 있어서 서수사가 붙어있지 않은 용어라도, 구성 요소의 혼동을 피하기 위해서 특허 청구의 범위에서 서수사가 붙는 경우가 있다. 또한, 본 명세서 등에 있어서 서수사가 붙어있는 용어라도 특허 청구의 범위에서 다른 서수사가 붙는 경우가 있다. 또한, 본 명세서 등에 있어서 서수사가 붙어있는 용어라도 특허 청구의 범위에서 서수사가 생략되는 경우가 있다.
또한, 본 명세서 등에 있어서 「전극」이나 「배선」의 용어는 이들 구성 요소를 기능적으로 한정하는 것이 아니다. 예를 들면, 「전극」은 「배선」의 일부로서 사용되는 것이며, 그 반대도 또한 마찬가지이다. 또한, 「전극」이나 「배선」의 용어는 복수의 「전극」이나 「배선」이 일체가 되어 형성되어 있는 경우 등도 포함한다.
또한, 본 명세서 등에 있어서 「위」나 「아래」의 용어는 구성 요소의 위치 관계가 바로 위 또는 바로 아래이며, 또한 직접 접하고 있는 것을 한정하는 것이 아니다. 예를 들면, 「절연층(A) 위의 전극(B)」의 표현이면, 절연층(A) 위에 전극(B)이 직접 접하여 형성되어 있을 필요는 없고, 절연층(A)과 전극(B) 사이에 다른 구성 요소를 포함하는 것을 제외하지 않는다.
(실시형태 1)
본 발명의 일 형태의 발광 장치(100)의 구성예에 대하여 도 1을 사용하여 설명한다. 도 1의 (A)는 발광 장치(100)의 상면도이며, 도 1의 (B)는 도 1의 (A) 중에서 A1-A2의 1점 쇄선으로 표시한 부위의 단면도이다. 또한, 본 명세서에 개시하는 발광 장치(100)는 표시 소자에 발광 소자를 사용한 표시 장치이다.
<발광 장치의 구성>
본 실시형태에 제시한 발광 장치(100)는 전극(115), EL층(117), 전극(118), 격벽(114) 및 단자 전극(116)을 갖는다. 전극(115) 및 단자 전극(116)은 전기적으로 접속되어 있다. 또한, 발광 장치(100)는 전극(115) 위에 격벽(114)을 갖고, 전극(115) 및 격벽(114) 위에 EL층(117)을 갖고, EL층(117) 위에 전극(118)을 갖고 있다.
전극(115), EL층(117) 및 전극(118)에 의해 발광 소자(125)가 형성된다. 또한, 발광 소자(125)는 기판(111) 위에 접착층(112), 박리층(113) 및 하지층(119)을 개재하여 형성되어 있다. 또한, 발광 소자(125)는 표시 영역(131) 내에 복수 제공되어 있다.
또한, 본 실시형태에 제시한 발광 장치(100)는 전극(118) 위에 접착층(120)을 개재하여 기판(121)이 형성되어 있다. 또한, 기판(121)은 단자 전극(116)과 중첩하는 개구(122a)를 갖는다. 또한, 접착층(120)은 개구(122a)와 중첩하는 개구(122b)를 갖는다. 본 명세서에서는 개구(122a) 및 개구(122b)를 합하여 개구(122)라고 부른다. 개구(122)에 있어서, 외부 전극(124)과 단자 전극(116)이 이방성 도전 접속층(123)을 통하여 전기적으로 접속되어 있다.
또한, 발광 소자(125)와 단자 전극(116) 사이에 발광 소자(125)에 공급하는 신호를 제어하는 스위칭 소자를 제공하여도 좋다. 예를 들면, 발광 소자(125)와 단자 전극(116) 사이에 트랜지스터를 제공하여도 좋다.
트랜지스터는 반도체 소자의 1종이며, 전류나 전압의 증폭이나 도통 또는 비도통을 제어하는 스위칭 동작 등을 실현할 수 있다. 발광 소자(125)와 단자 전극(116) 사이에 트랜지스터를 제공함으로써 표시 영역(131)의 대면적화나 고선명화를 용이하게 할 수 있다. 또한, 트랜지스터 등의 스위칭 소자에 한정하지 않고, 저항 소자, 인덕터, 커패시터 등을 표시 영역(131) 내에 제공할 수도 있다.
〔기판〕
기판(121) 및 기판(111)으로서는 유기 수지 재료나 가요성을 갖는 정도의 두께인 유리 재료 등을 사용할 수 있다. 발광 장치(100)를 하면 사출형의 발광 장치, 또는 양면 사출형의 발광 장치로 하는 경우에는 기판(111)에 EL층(117)으로부터의 발광에 대하여 투광성를 갖는 재료를 사용한다. 또한, 발광 장치(100)를 상면 사출형의 발광 장치, 또는 양면 사출형의 발광 장치로 하는 경우에는 기판(121)에 EL층(117)으로부터의 발광에 대하여 투광성을 갖는 재료를 사용한다.
기판(121) 및 기판(111)에 사용할 수 있는 가요성 및 가시광에 대한 투광성을 갖는 재료로서 폴리에틸렌테레프탈레이트 수지, 폴리에틸렌나프탈레이트 수지, 폴리아크릴로니트릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트 수지, 폴리에테르술폰 수지, 폴리아미드 수지, 사이클로올레핀 수지, 폴리스틸렌 수지, 폴리아미드이미드 수지, 폴리염화비닐 수지 등을 사용할 수 있다.
또한, 기판(121) 및 기판(111)의 열팽창 계수는 바람직하게는 30ppm/K 이하,더 바람직하게는 10ppm/K 이하로 한다. 또한, 기판(121) 및 기판(111)의 표면에, 미리 질화실리콘이나 산화질화실리콘 등의 질소와 실리콘을 포함하는 막이나 질화알루미늄 등의 질소와 알루미늄을 포함하는 막과 같은 투수성이 낮은 보호막을 성막하여도 좋다. 또한, 기판(121) 및 기판(111)으로서 섬유체에 유기 수지가 함침된 구조물(소위, 프리프레그라고도 한다)을 사용하여도 좋다.
〔하지층〕
하지층(119)은 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘, 산화알루미늄, 산화질화알루미늄, 또는 질화산화알루미늄 등을 단층 또는 다층으로 형성하는 것이 바람직하다. 하지층(119)은 스퍼터링법이나 CVD법, 열산화법, 도포법, 인쇄법 등을 사용하여 형성하는 것이 가능하다.
하지층(119)은 기판(111)이나 접착층(112) 등으로부터 발광 소자(125)로의 불순물 원소의 확산을 방지 또는 저감할 수 있다.
〔단자 전극〕
단자 전극(116)은 도전성을 갖는 재료를 사용하여 형성할 수 있다. 예를 들면, 알루미늄, 크롬, 구리, 은, 금, 백금, 탄탈, 니켈, 티타늄, 몰리브덴, 텅스텐, 하프늄(Hf), 바나듐(V), 니오븀(Nb), 망간, 마그네슘, 지르코늄, 베릴륨 등으로부터 선택된 금속 원소, 상기한 금속 원소를 성분으로 하는 합금, 또는 상기한 금속 원소를 조합한 합금 등을 사용할 수 있다. 또한, 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는 반도체, 니켈 실리사이드 등의 실리사이드를 사용하여도 좋다. 도전성을 갖는 재료의 형성 방법은 특별히 한정되지 않고, 증착법, CVD법, 스퍼터링법, 스핀 코트법 등의 각종 형성 방법을 사용할 수 있다.
또한, 단자 전극(116)은 인듐주석 산화물, 산화텅스텐을 포함하는 인듐 산화물, 산화텅스텐을 포함하는 인듐아연 산화물, 산화티타늄을 포함하는 인듐 산화물, 산화티타늄을 포함하는 인듐주석 산화물, 인듐아연 산화물, 산화실리콘을 첨가한 인듐주석 산화물 등의 산소를 포함하는 도전성 재료를 적용할 수도 있다. 또한, 상기 산소를 포함하는 도전성 재료와, 상기 금속 원소를 포함하는 재료의 적층 구조로 할 수도 있다.
단자 전극(116)은 단층 구조라도 좋고, 2층 이상의 적층 구조로 하여도 좋다. 예를 들면, 실리콘을 포함하는 알루미늄층의 단층 구조, 알루미늄층 위에 티타늄층을 적층하는 2층 구조, 질화티타늄층 위에 티타늄층을 적층하는 2층 구조, 질화티타늄층 위에 텅스텐층을 적층하는 2층 구조, 질화탄탈층 위에 텅스텐층을 적층하는 2층 구조, 티타늄층과 그 티타늄층 위에 알루미늄층을 적층하고, 또한 그 위에 티타늄층을 형성하는 3층 구조 등이 있다. 또한, 알루미늄에 티타늄, 탄탈, 텅스텐, 몰리브덴, 크롬, 네오디뮴, 스칸듐으로부터 선택된 원소의 층, 또는 복수 조합한 합금층, 또는 질화물층을 사용하여도 좋다.
〔전극(115)〕
전극(115)은 나중에 형성되는 EL층(117)이 발하는 빛을 효율적으로 반사하는 도전성 재료를 사용하여 형성하는 것이 바람직하다. 또한, 전극(115)은 단층에 한정하지 않고, 복수층의 적층 구조로 하여도 좋다. 예를 들면, 전극(115)을 양극으로서 사용하는 경우, EL층(117)과 접하는 층을 인듐주석 산화물 등의 EL층(117)보다도 일함수가 크고 투광성을 갖는 층으로 하고, 그 층에 접하여 반사율이 높은 층(알루미늄, 알루미늄을 포함하는 합금, 또는 은 등)을 형성하여도 좋다.
또한, 본 실시형태에 있어서는 탑 에미션 구조의 발광 장치에 대하여 예시하지만, 보텀 에미션 구조(하면 사출 구조) 및 듀얼 에미션 구조(양면 사출 구조)의 발광 장치로 하는 경우에 있어서는 전극(115)에 투광성을 갖는 도전성 재료를 사용하면 좋다.
〔격벽〕
격벽(114)은 인접하는 전극(118) 사이의 전기적 쇼트를 방지하기 위해서 제공된다. 또한, 후술하는 EL층(117)의 형성에 메탈 마스크를 사용하는 경우, 메탈 마스크가 발광 소자(125)를 형성하는 영역에 접촉하지 않도록 하는 기능도 갖는다. 격벽(114)은 에폭시 수지, 아크릴 수지, 이미드 수지 등의 유기 수지 재료나, 산화실리콘 등의 무기 재료로 형성할 수 있다. 격벽(114)은 그 측벽이 테이퍼 또는 연속한 곡률을 가지고 형성되는 경사면이 되도록 형성하는 것이 바람직하다. 격벽(114)의 측벽을 이러한 형상으로 함으로써 나중에 형성되는 EL층(117)이나 전극(118)의 피복성을 양호한 것으로 할 수 있다.
〔EL층〕
EL층(117)의 구성에 대하여는 실시형태 9에서 설명한다.
〔전극(118)〕
본 실시형태에서는 전극(118)을 음극으로서 사용하기 때문에, 전극(118)을 후술하는 EL층(117)에 전자를 주입할 수 있는 일함수가 작은 재료를 사용하여 형성하는 것이 바람직하다. 또한, 일함수가 작은 금속 단체가 아니고, 일함수가 작은 알칼리 금속, 또는 알칼리 토류금속을 수 ㎚ 형성한 층을 완충층으로서 형성하고, 그 위에 알루미늄 등의 금속 재료, 인듐주석 산화물 등의 도전성을 갖는 산화물 재료, 또는 반도체 재료를 사용하여 형성하여도 좋다. 또한, 완충층으로서 알칼리 토류금속의 산화물, 할로겐화물 또는 마그네슘-은 등의 합금을 사용할 수도 있다.
또한, 전극(118)을 통하여 EL층(117)이 발하는 빛을 취출하는 경우에는, 전극(118)은 가시광에 대하여 투광성을 갖는 것이 바람직하다.
〔접착층〕
본 실시형태에서는, 접착층(120)은 전극(118)에 접하여 형성하고 있다.　기판(121)은 접착층(120)에 의해 고정되어 있다. 또한, 접착층(112)은 박리층(113)에 접하여 형성하고 있다. 기판(111)은 접착층(112)에 의해 고정되어 있다. 접착층(120) 및 접착층(112)으로서는 광경화형의 접착제, 반응 경화형 접착제, 열경화형 접착제, 또는 혐기형 접착제를 사용할 수 있다. 예를 들면, 에폭시 수지, 아크릴 수지, 이미드 수지 등을 사용할 수 있다. 탑 에미션 구조의 경우에는 접착층(120)에, 보텀 에미션 구조의 경우에는 접착층(112)에, 빛의 파장 이하의 크기인 건조제(제올라이트 등)나, 굴절률이 큰 필러(산화티타늄이나 지르코늄 등)를 혼합하면, EL층(117)이 발하는 빛의 취출 효율이 향상되기 때문에 적합하다.
〔박리층〕
박리층(113)은 텅스텐, 몰리브덴, 티타늄, 탄탈, 니오븀, 니켈, 코발트, 지르코늄, 루테늄, 로듐, 팔라듐, 오스뮴, 이리듐, 실리콘으로부터 선택된 원소, 또는 상기 원소를 포함하는 합금 재료, 또는 상기 원소를 포함하는 화합물 재료를 사용하여 형성할 수 있다. 또한, 이들 재료를 단층 또는 적층하여 형성할 수 있다. 또한, 박리층(113)의 결정 구조는 비정질, 미결정, 다결정 중 어느 경우라도 좋다. 또한, 박리층(113)을 산화알루미늄, 산화갈륨, 산화아연, 2산화티타늄, 산화인듐, 산화인듐주석, 산화인듐아연, 또는 InGaZnO(IGZO) 등의 금속 산화물을 사용하여 형성할 수도 있다.
박리층(113)은 스퍼터링법이나 CVD법, 도포법, 인쇄법 등에 의해 형성할 수 있다. 또한, 도포법은 스핀 코팅법, 액적 토출법, 디스펜스법을 포함한다.
박리층(113)을 단층으로 형성하는 경우, 텅스텐, 몰리브덴, 또는 텅스텐과 몰리브덴을 포함하는 합금 재료를 사용하는 것이 바람직하다. 또는, 박리층(113)을 단층으로 형성하는 경우, 텅스텐의 산화물 또는 산화질화물, 몰리브덴의 산화물 또는 산화질화물, 또는 텅스텐과 몰리브덴을 포함하는 합금의 산화물 또는 산화질화물을 사용하는 것이 바람직하다.
또한, 박리층(113)으로서, 예를 들면, 텅스텐을 포함하는 층과 텅스텐의 산화물을 포함하는 층의 적층 구조를 형성하는 경우, 텅스텐을 포함하는 층에 접하여 절연성 산화물층을 형성함으로써 텅스텐을 포함하는 층과 절연성 산화물층의 계면에, 산화텅스텐이 형성되는 것을 활용하여도 좋다. 또한, 텅스텐을 포함하는 층의 표면을 열산화 처리, 산소 플라즈마 처리, 오존수 등의 산화력이 강한 용액에서의 처리 등을 행하여 텅스텐의 산화물을 포함하는 층을 형성하여도 좋다.
〔이방성 도전 접속층〕
이방성 도전 접속층(123)은 여러가지 이방성 도전 필름(ACF: Anisotropic Conductive Film)이나, 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste) 등을 사용하여 형성할 수 있다.
이방성 도전 접속층(123)은 열경화성, 또는 열경화성 및 광경화성의 수지에 도전성 입자를 혼합한 페이스트상 또는 시트상의 재료를 경화시킨 것이다. 이방성 도전 접속층(123)은 광 조사나 열 압착에 의해 이방성의 도전성을 나타내는 재료가 된다. 이방성 도전 접속층(123)에 사용되는 도전성 입자로서는, 예를 들면 구상(球狀)의 유기 수지를 Au나 Ni, Co 등의 박막상(薄膜狀) 금속으로 피복한 입자를 사용할 수 있다.
<발광 장치의 제작 방법>
다음에, 도 2 내지 도 6을 사용하여 발광 장치(100)의 제작 방법을 예시한다. 도 2 내지 도 6은 도 1의 (A) 중, A1-A2의 1점 쇄선으로 표시한 부위의 단면에 상당한다.
〔박리층의 형성〕
우선, 소자 형성 기판(101) 위에 박리층(113)을 형성한다(도 2의 (A) 참조). 또한, 소자 형성 기판(101)으로서는 유리 기판, 석영 기판, 사파이어 기판, 세라믹 기판, 금속 기판 등을 사용할 수 있다. 또한, 본 실시형태의 처리 온도에 견딜 수 있는 내열성을 갖는 플라스틱 기판을 사용하여도 좋다.
또한, 유리 기판에는, 예를 들면, 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 바륨보로실리케이트 유리 등의 유리 재료가 사용되고 있다. 또한, 산화바륨(BaO)을 많이 포함시킴으로써 보다 실용적인 내열 유리를 얻을 수 있다. 그 밖에도 결정화 유리 등을 사용할 수 있다.
본 실시형태에서는 박리층(113)으로서 스퍼터링법에 의해 텅스텐을 형성한다.
〔하지층의 형성〕
다음에, 박리층(113) 위에 하지층(119)을 형성한다(도 2의 (A) 참조). 본 실시형태에서는 하지층(119)으로서 플라즈마 CVD법에 의해 산화실리콘을 형성한다.
〔단자 전극의 형성〕
다음에, 하지층(119) 위에 단자 전극(116)을 형성한다. 우선, 하지층(119) 위에, 스퍼터링법에 의해 2층의 몰리브덴 사이에 알루미늄을 끼운 3층의 금속막을 형성한다. 계속해서, 금속막 위에 레지스트 마스크를 형성하고, 상기 레지스트 마스크를 사용하여 금속막을 원하는 형상으로 에칭하여 단자 전극(116)을 형성할 수 있다. 레지스트 마스크의 형성은 포토리소그래피법, 인쇄법, 잉크젯법 등을 적절히 사용하여 행할 수 있다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않기 때문에 제조 비용을 저감할 수 있다.
금속막의 에칭은 드라이 에칭법이라도 습식 에칭법이라도 좋고, 양쪽을 사용하여도 좋다. 습식 에칭법에 의해 금속막의 에칭을 행하는 경우에는, 에칭액으로서 인산과 아세트산과 질산을 혼합한 용액이나, 옥살산을 포함하는 용액이나, 인산을 포함하는 용액 등을 사용할 수 있다. 에칭 처리 종료 후에 레지스트 마스크를 제거한다(도 2의 (B) 참조).
〔전극(115)의 형성〕
다음에, 하지층(119) 위에 전극(115)을 형성한다. 전극(115)도 단자 전극(116)과 마찬가지로 형성할 수 있다. 본 실시형태에서는 전극(115)을 은 위에 인듐주석 산화물을 적층한 재료로 형성한다. 전극(115)과 단자 전극(116)은 전기적으로 접속되어 있다(도 2의 (B) 참조).
〔격벽의 형성〕
다음에, 격벽(114)을 형성한다(도 2의 (C) 참조). 본 실시형태에서는 격벽(114)을 감광성의 유기 수지 재료를 사용하여 도포법으로 형성하고, 원하는 형상으로 가공함으로써 형성한다. 본 실시형태에서는 격벽(114)을 감광성을 갖는 이미드 수지를 사용하여 형성한다.
〔EL층의 형성〕
다음에, EL층(117)을 전극(115) 및 격벽(114) 위에 형성한다(도 2의 (D) 참조).
〔전극(118)의 형성〕
다음에, 전극(118)을 EL층(117)에 접하도록 형성한다. 전극(118)은 증착법, 스퍼터링법 등으로 형성할 수 있다(도 2의 (E) 참조).
〔기판의 형성〕
다음에, 개구(122a)를 갖는 기판(121)을 접착층(120)을 개재하여 전극(118) 위에 형성한다. 이때, 기판(121)의 개구(122a)를 단자 전극(116)과 중첩하도록 배치한다. 또한, 접착층(120)은 개구(122a)와 중첩하는 영역에 개구(122b)를 갖는다. 상기한 바와 같이 본 명세서에서는 개구(122a) 및 개구(122b)를 합하여 개구(122)라고 부른다(도 3의 (A) 참조).
〔매립층의 형성〕
다음에, 개구(122) 내에 매립층(109)을 형성한다(도 3의 (B) 참조). 개구(122) 내에 매립층(109)을 형성하지 않는 경우, 나중의 공정에서 행하는 소자 형성 기판(101)의 박리 시에 단자 전극(116)의 개구(122)와 중첩하는 영역을 손상할 우려가 있다. 또한, 매립층(109)은 나중에 제거하기 때문에 물이나 유기 용제에 가용(可溶)한 재료로 형성하는 것이 바람직하다. 이러한 재료로서 가용성 아크릴 수지, 가용성 폴리이미드 수지, 가용성 에폭시 수지 등의 가용성 수지를 사용할 수 있다. 또한, 매립층(109)의 표면 위치는 기판(121)의 표면과 개략 일치하는 것이 바람직하다. 본 실시형태에서는 매립층(109)으로서 수용성의 아크릴 수지를 사용한다.
〔전재 기판의 형성〕
다음에, 전재 기판(102)을 기판(121) 위에 접합한다(도 3의 (C) 참조). 전재 기판(102)은 나중에 제거하기 때문에 전재 기판(102)으로서 자외선의 조사에 의해 접착력이 저하되는 UV 테이프나, 다이싱 테이프, 또는 가열에 의해 접착력이 저하되는 테이프나, 약점성의 테이프를 사용하여 형성할 수 있다. 본 실시형태에서는 전재 기판(102)으로서 UV 테이프를 사용한다.
〔기판의 박리〕
다음에, 소자 형성 기판(101)을 박리층(113)과 함께 하지층(119)으로부터 박리한다(도 4의 (A) 참조). 박리 방법으로서는 기계적인 힘을 가하는 것(인간의 손이나 치구(治具)로 떼어내는 처리나, 롤러를 회전시키면서 분리하는 처리, 초음파 등)을 사용하여 행하면 좋다. 예를 들면, 박리층(113)에 예리한 날붙이 또는 레이저광 조사 등으로 칼집을 내고, 그 칼집에 물을 주입한다. 모세관 현상에 의해 물이 박리층(113)과 하지층(119) 사이에 스며듦으로써 소자 형성 기판(101)을 용이하게 박리할 수 있다.
〔발광 장치와 기판의 접합〕
다음에, 접착층(112)을 개재하여 기판(111)을 하지층(119)에 접합한다(도 4의 (B) 참조).
〔전재 기판의 박리〕
다음에, 전재 기판(102)을 박리한다. 본 실시형태에서는 전재 기판(102)으로서 UV 테이프를 사용하였기 때문에 전재 기판(102)에 자외선(103)을 조사함으로써(도 5의 (A) 참조) 전재 기판(102)을 용이하게 박리할 수 있다(도 5의 (B) 참조).
〔매립층의 제거〕
다음에, 물이나 유기 용제 등의 매립층(109)의 제거에 적합한 용제를 사용하여 매립층(109)을 제거한다(도 6의 (A) 참조).
〔외부 전극의 형성〕
다음에, 개구(122)에 이방성 도전 접속층(123)을 형성한다. 또한, 개구(122)에 있어서 단자 전극(116)과 중첩하는 위치에, 발광 장치(100)에 전력이나 신호를 입력하기 위한 외부 전극(124)을 형성한다(도 6의 (B) 참조). 외부 전극(124)은 이방성 도전 접속층(123)을 통하여 단자 전극(116)과 전기적으로 접속한다. 이렇게 하여, 발광 장치(100)에 전력이나 신호를 입력하는 것이 가능해진다. 또한, 외부 전극(124)으로서 FPC를 사용할 수 있다.
또한, 외부 전극(124)으로서 금속선을 사용할 수도 있다. 상기 금속선과 단자 전극(116)의 접속은 이방성 도전 접속층(123)을 사용하지 않고, 와이어 본딩법에 의해 행할 수 있다. 또한, 상기 금속선과 단자 전극(116)의 접속을 납땜에 의해 행하여도 좋다.
본 발명의 일 형태에 의하면, 발광 장치(100)에 전력이나 신호를 입력하기 위해서 레이저광이나 날붙이를 사용하여 기판(121)의 일부를 제거할 필요가 없기 때문에 발광 장치(100)나 단자 전극(116)에 데미지를 주기 어렵다. 본 발명의 일 형태에 의하면, 제작 수율이 좋고 신뢰성이 양호한 발광 장치를 제공할 수 있다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는 실시형태 1에서 개시한 방법과 다른 방법으로 발광 장치(100)를 제작하는 방법에 대하여 설명한다. 또한, 설명의 중복을 피하기 위해서 본 실시형태에서는 주로 실시형태 1과 다른 부분에 대하여 설명한다.
<발광 장치의 제작 방법>
격벽(114)의 형성까지는 실시형태 1과 마찬가지로 행할 수 있다(도 2의 (C) 참조).
〔EL층의 형성〕
다음에, EL층(117)을 전극(115) 및 격벽(114) 위에 형성한다. 이때, EL층(117)의 형성과 동시에 단자 전극(116) 위의 개구(122)와 중첩하는 영역에 층(104)을 형성한다(도 7의 (A) 참조). 층(104)은 EL층(117)과 같은 재료 및 방법을 사용하여 형성할 수 있다.
〔전극(118)의 형성〕
다음에, 전극(118)을 EL층(117)에 접하도록 형성한다. 이때, 층(104) 위의 개구(122)와 중첩하는 영역에 층(105)을 형성한다. 층(105)은 전극(118)과 같은 층의 일부를 사용하여 형성할 수 있다(도 7의 (B) 참조).
〔기판(121)의 형성〕
다음에, 기판(121)을 접착층(120)을 개재하여 전극(118) 위에 형성한다. 이때, 기판(121)의 개구(122)를 단자 전극(116), 층(105) 및 층(104)과 중첩하도록 배치한다(도 7의 (C) 참조). 또한, 접착층(120)은 개구(122)와 중첩하는 영역에는 형성하지 않기 때문에 접착층(120)도 개구(122)와 중첩하는 개구를 갖는다.
또한, 층(104)은 상면에서 보았을 때에 층(104)의 외주 부분이 접착층의 개구의 외측에 위치하는 크기로 형성한다. 또한, 층(105)은 상면에서 보았을 때에 층(105)의 외주 부분이 접착층의 개구의 내측에 위치하는 크기로 형성한다.
〔매립층과 전재 기판의 형성〕
다음에, 실시형태 1과 마찬가지로 매립층(109)과 전재 기판(102)을 형성한다(도 7의 (D) 참조). 그 후에 소자 형성 기판(101)을 박리하고, 접착층(112)을 개재하여 기판(111)을 접합한다.
〔전재 기판의 박리〕
다음에, 전재 기판(102)에 자외선(103)을 조사하고, 전재 기판(102)의 접착력을 약화시켜서 전재 기판(102)을 박리한다. 자외선(103)의 조사에 앞서 매립층(109)과 중첩하는 영역에 마스크(107)를 배치하여 전재 기판(102)의 매립층(109)과 중첩하는 영역에 자외선(103)이 조사되지 않도록 한다(도 8의 (A) 참조).
이렇게 함으로써, 전재 기판(102)의 매립층(109)과 중첩하는 영역의 접착력은 저하하지 않고 유지된다. 또한, 층(104)과 층(105)의 계면은 밀착성이 낮으므로, 전재 기판(102)의 박리와 동시에 매립층(109)과 층(105)을 제거할 수 있다(도 8의 (B) 참조).
〔층(104)의 제거〕
다음에, 에틸알코올 등의 유기 용제를 사용하여 층(104)을 제거하고, 단자 전극(116) 표면의 일부를 노출시킨다(도 9의 (A) 참조).
〔외부 전극의 형성〕
다음에, 개구(122)에 이방성 도전 접속층(123)을 형성하고, 이방성 도전 접속층(123) 위에 발광 장치(100)에 전력이나 신호를 입력하기 위한 외부 전극(124)을 형성한다(도 9의 (B) 참조). 이방성 도전 접속층(123)을 통하여 외부 전극(124)과 단자 전극(116)을 전기적으로 접속한다. 이렇게 하여, 발광 장치(100)에 전력이나 신호를 입력하는 것이 가능해진다. 또한, 외부 전극(124)으로서 FPC를 사용할 수 있다.
본 발명의 일 형태에 의하면, 발광 장치(100)에 전력이나 신호를 입력하기 위해서 기판(121)의 일부를 제거할 필요가 없기 때문에 발광 장치(100)나 단자 전극(116)에 데미지를 주기 어렵다. 본 발명의 일 형태에 의하면, 제작 수율이 좋고 신뢰성이 양호한 발광 장치를 제공할 수 있다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는 상기 실시형태에 제시한 발광 장치(100)와 다른 구성을 갖는 발광 장치(200)에 대하여 도 10을 사용하여 설명한다. 도 10의 (A)는 발광 장치(200)의 상면도이며, 도 10의 (B)는 도 10의 (A) 중에서 B1-B2의 1점 쇄선으로 표시한 부위의 단면도이다.
<발광 장치의 구성>
본 실시형태에 제시한 발광 장치(200)는 표시 영역(231)과, 주변 회로(251)를 갖는다. 또한, 발광 장치(200)는 전극(115), EL층(117), 전극(118)을 포함하는 발광 소자(125)와, 단자 전극(216)을 갖는다. 발광 소자(125)는 표시 영역(231) 중에 복수 형성되어 있다. 또한, 각 발광 소자(125)에는 발광 소자(125)의 발광량을 제어하는 트랜지스터(232)가 접속되어 있다.
단자 전극(216)은 개구(122)에 형성된 이방성 도전 접속층(123)을 통하여 외부 전극(124)과 전기적으로 접속되어 있다. 또한, 단자 전극(216)은 주변 회로(251)에 전기적으로 접속되어 있다.
주변 회로(251)는 복수의 트랜지스터(252)에 의해 구성되어 있다. 주변 회로(251)는, 외부 전극(124)으로부터 공급된 신호를 표시 영역(231) 중의 어느 발광 소자(125)에 공급할지를 결정하는 기능을 갖는다.
도 10에 도시된 발광 장치(200)는 접착층(120)을 개재하여 기판(111)과 기판(121)이 접합된 구조를 갖는다. 기판(111) 위에는 접착층(112)을 개재하여 절연층(205)이 형성되어 있다. 절연층(205)은 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘, 산화알루미늄, 산화질화알루미늄, 또는 질화산화알루미늄 등을 단층 또는 다층으로 형성하는 것이 바람직하다. 절연층(205)은 스퍼터링법이나 CVD법, 열산화법, 도포법, 인쇄법 등을 사용하여 형성할 수 있다.
또한, 절연층(205)은 하지층으로서 기능하고, 기판(111)이나 접착층(112) 등으로부터 트랜지스터나 발광 소자로의 불순물 원소의 확산을 방지, 또는 저감할 수 있다.
또한, 절연층(205) 위에 트랜지스터(232), 트랜지스터(252), 단자 전극(216), 배선(219)이 형성되어 있다. 또한, 본 실시형태에서는 트랜지스터(232) 및 트랜지스터(252)로서 보텀 게이트형 트랜지스터의 하나인 채널 에치형의 트랜지스터를 예시하고 있지만, 채널 보호형의 트랜지스터나 탑 게이트형의 트랜지스터 등을 사용할 수도 있다. 또한, 채널이 형성되는 반도체층을 2개의 게이트 전극에 끼우는 구조인 듀얼 게이트형의 트랜지스터를 사용할 수도 있다.
트랜지스터(232)와 트랜지스터(252)는 같은 구조를 가져도 좋다. 다만, 트랜지스터의 사이즈(예를 들면, 채널 길이 및 채널 폭) 등은 각 트랜지스터에 있어서 적절히 조정할 수 있다.
트랜지스터(232) 및 트랜지스터(252)는 게이트 전극(206), 게이트 절연층(207), 반도체층(208), 소스 전극(209a), 드레인 전극(209b)을 갖는다.
단자 전극(216), 배선(219), 게이트 전극(206), 소스 전극(209a) 및 드레인 전극(209b)은 단자 전극(116)과 같은 재료 및 방법에 의해 형성할 수 있다. 또한, 게이트 절연층(207)은 절연층(205)과 같은 재료 및 방법에 의해 형성할 수 있다.
반도체층(208)은 비정질 반도체, 미결정 반도체, 다결정 반도체 등을 사용하여 형성할 수 있다. 예를 들면, 비정질 실리콘이나 미결정 게르마늄 등을 사용할 수 있다. 또한, 탄화실리콘, 갈륨비소, 산화물 반도체, 질화물 반도체 등의 화합물 반도체나 유기 반도체 등을 사용할 수 있다.
또한, 산화물 반도체는 에너지 갭이 3.0eV 이상으로 크고, 가시광에 대한 투과율이 높다. 또한, 산화물 반도체를 적절한 조건으로 가공하여 얻어진 트랜지스터에 있어서는, 오프 전류를 사용시의 온도 조건하(예를 들면, 25℃)에서, 100zA(1×10-19A) 이하, 또는 10zA(1×10-20A) 이하, 또한 1zA(1×10-21A) 이하로 할 수 있다. 이 때문에 소비 전력이 적은 발광 장치를 제공할 수 있다.
또한, 반도체층(208)에 산화물 반도체를 사용하는 경우에는, 반도체층(208)에 접하는 절연층에 산소를 포함하는 절연층을 사용하는 것이 바람직하다.
또한, 트랜지스터(232) 및 트랜지스터(252) 위에 절연층(210)이 형성되고, 절연층(210) 위에 절연층(211)이 형성되어 있다. 절연층(210)은 보호 절연층으로서 기능하고, 절연층(210)보다도 위의 층으로부터 트랜지스터(232) 및 트랜지스터(252)로의 불순물 원소가 확산하는 것을 방지 또는 저감할 수 있다. 절연층(210)은 절연층(205)과 같은 재료 및 방법으로 형성할 수 있다.
또한, 발광 소자(125)의 피형성면의 표면 요철을 저감하기 위해서 절연층(211)에 평탄화 처리를 행하여도 좋다. 평탄화 처리로서는 특별히 한정되지 않지만, 연마 처리(예를 들면, 화학적 기계 연마법(Chemical Mechanical Polishing: CMP))나 드라이 에칭 처리에 의해 행할 수 있다.
또한, 평탄화 기능을 갖는 절연 재료를 사용하여 절연층(211)을 형성함으로써 연마 처리를 생략할 수도 있다. 평탄화 기능을 갖는 절연 재료로서, 예를 들면, 폴리이미드 수지, 아크릴 수지 등의 유기 재료를 사용할 수 있다. 또한 상기 유기 재료 이외에 저유전율 재료(low-k 재료) 등을 사용할 수 있다. 또한, 이들 재료로 형성되는 절연막을 복수 적층시킴으로써 절연층(211)을 형성하여도 좋다.
또한, 절연층(211) 위에 발광 소자(125)와 각 발광 소자(125)를 이간(離間)하기 위한 격벽(114)이 형성되어 있다.
또한, 기판(121)에는 차광막(264), 착색층(266) 및 오버코트층(268)이 형성되어 있다. 발광 장치(200)는 발광 소자(125)로부터의 빛을 착색층(266)을 통하여 기판(121) 측에서 사출하는, 소위 탑 에미션 구조(상면 사출 구조)의 발광 장치이다.
또한, 발광 소자(125)는 절연층(211) 및 절연층(210)에 형성된 개구에서 트랜지스터(232)와 전기적으로 접속되어 있다.
또한, 본 실시형태에서는 발광 장치의 일례로서 액티브 매트릭스형의 발광 장치에 대하여 예시하였지만, 패시브 매트릭스형의 발광 장치에 적용할 수도 있다.
또한, 본 발명의 일 형태는 표시 소자에 발광 소자를 사용한 발광 장치에 한정하지 않고, 표시 소자에 액정 소자를 사용한 액정 표시 장치나, 전자 페이퍼, DMD(Digital Micromirror Device), PDP(Plasma Display Panel), FED(Field Emission Display), SED(Surface-conduction Electron-emitter Display) 등의 표시 장치에 사용할 수도 있다.
액정 소자의 일례로서는, 액정의 광학적 변조 작용에 의해 빛의 투과 또는 비투과를 제어하는 소자가 있다. 그 소자는 한 쌍의 전극과 액정층에 의해 구조될 수 있다. 또한, 액정의 광학적 변조 작용은 액정에 걸리는 전계(가로 방향의 전계, 세로 방향의 전계 또는 경사 방향의 전계를 포함한다)에 의해 제어된다. 또한, 구체적으로 액정의 일례로서는 네마틱 액정, 콜레스테릭 액정, 스멕틱 액정, 디스코틱 액정, 서모트로픽 액정, 리오트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정(PDLC), 강유전 액정, 반강유전 액정, 주쇄형 액정, 측쇄형 고분자 액정, 바나나형 액정 등을 들 수 있다. 또는 액정의 구동 방법으로서는, TN(Twisted Nematic) 모드, STN(Super Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASV(Advanced Super View) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, ECB(Electrically Controlled Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드, PDLC(Polymer Dispersed Liquid Crystal) 모드, PNLC(Polymer Network Liquid Crystal) 모드, 게스트 호스트 모드, 블루상(Blue Phase) 모드 등이 있다. 다만, 이것에 한정되지 않고, 액정 소자 및 그 구동 방식으로서 여러가지 것을 사용할 수 있다.
전자 페이퍼의 표시 방법의 일례로서는 분자에 의해 표시되는 것(광학 이방성, 염료 분자 배향 등), 입자에 의해 표시되는 것(전기 영동, 입자 이동, 입자 회전, 상변화(phase change) 등), 필름의 일단이 이동함으로써 표시되는 것, 분자의 발색/상변화에 의해 표시되는 것, 분자의 광 흡수에 의해 표시되는 것, 또는 전자와 홀(hall)이 결합하여 자발광에 의해 표시되는 것 등을 사용할 수 있다. 구체적으로는, 전자 페이퍼의 표시 방법의 일례로서는 마이크로캡슐형 전기 영동, 수평 이동형 전기 영동, 수직 이동형 전기 영동, 구상 트위스트 볼, 자기 트위스트 볼, 원기둥 트위스트 볼 방식, 대전 토너, 전자분 유체, 자기 영동형, 자기 감열식, 일렉트로웨팅(electrowetting), 광산란(투명/백탁 변화), 콜레스테릭 액정/광도전층, 콜레스테릭 액정, 쌍안정성 네마틱 액정, 강유전성 액정, 2색성 색소·액정 분산형, 가동 필름, 류코(leuco) 염료에 의한 발소색(coloring and decoloring), 포토크로믹, 일렉트로크로믹, 일렉트로디포지션, 플렉시블 유기 EL 등이 있다. 다만, 이것에 한정되지 않고, 전자 페이퍼 및 그 표시 방법으로서 여러가지 것을 사용할 수 있다. 여기에서, 마이크로캡슐형 전기 영동을 사용함으로써 영동 입자의 응집, 침전을 해결할 수 있다. 전자분 유체는 고속 응답성, 고반사율, 광시야각, 저소비 전력, 메모리성 등의 장점을 갖는다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 발명의 일 형태의 발광 장치(2100)의 구성예에 대하여 도 11 및 도 12를 사용하여 설명한다. 도 11의 (A)는 발광 장치(2100)의 외관을 도시한 사시도이며, 도 11의 (B)는 발광 장치(2100)의 상면도이다. 또한, 도 12는 도 11에 있어서 C1-C2의 1점 쇄선으로 표시한 부위의 단면도이다. 또한, 본 명세서에 개시하는 발광 장치(2100)는 표시 소자에 발광 소자를 사용한 표시 장치이다.
<발광 장치의 구성>
본 실시형태에 제시한 발광 장치(2100)는 전극(2115), EL층(2117), 전극(2118), 격벽(2114) 및 단자 전극(2116)을 갖는다. 전극(2115) 및 단자 전극(2116)은 전기적으로 접속되어 있다. 또한, 발광 장치(2100)는 전극(2115) 위에 격벽(2114)을 갖고, 전극(2115) 및 격벽(2114) 위에 EL층(2117)을 갖고, EL층(2117) 위에 전극(2118)을 갖고 있다.
전극(2115), EL층(2117) 및 전극(2118)에 의해 발광 소자(2125)가 형성된다. 또한, 발광 소자(2125)는 기판(2111) 위에 접착층(2112) 및 하지층(2119)을 개재하여 형성되어 있다. 또한, 발광 소자(2125)는 표시 영역(2131) 내에 복수 제공되어 있다.
또한, 본 실시형태에 제시한 발광 장치(2100)는 전극(2118) 위에 접착층(2120)을 개재하여 기판(2121)이 형성되어 있다.
또한, 하지층(2119)은 단자 전극(2116)과 중첩하는 개구(2122a)를 갖는다. 또한, 접착층(2112) 및 기판(2111)은 개구(2122a)와 중첩하는 개구(2122b)를 갖는다. 본 명세서에서는 개구(2122a) 및 개구(2122b)를 합하여 개구(2122)라고 부른다. 개구(2122)에 있어서, 외부 전극(2124)과 단자 전극(2116)이 이방성 도전 접속층(2123)을 통하여 전기적으로 접속되어 있다.
또한, 발광 소자(2125)와 단자 전극(2116) 사이에 발광 소자(2125)에 공급하는 신호를 제어하는 스위칭 소자를 형성하여도 좋다. 예를 들면, 발광 소자(2125)와 단자 전극(2116) 사이에 트랜지스터를 제공하여도 좋다.
트랜지스터는 반도체 소자의 1종이며, 전류나 전압의 증폭이나 도통 또는 비도통을 제어하는 스위칭 동작 등을 실현할 수 있다. 발광 소자(2125)와 단자 전극 (2116) 사이에 트랜지스터를 제공함으로써 표시 영역(2131)의 대면적화나 고선명화를 용이하게 할 수 있다. 또한, 트랜지스터 등의 스위칭 소자에 한정하지 않고, 저항 소자, 인덕터, 커패시터 등을 표시 영역(2131) 내에 제공할 수도 있다.
〔기판〕
기판(2121) 및 기판(2111)으로서는 상기 실시형태에서 개시한 기판(121) 및 기판(111)과 같은 재료를 사용할 수 있다. 발광 장치(2100)를 하면 사출형의 발광 장치, 또는 양면 사출형의 발광 장치로 하는 경우에는 기판(2111)에 EL층(2117)으로부터의 발광에 대하여 투광성을 갖는 재료를 사용한다. 또한, 발광 장치(2100)를 상면 사출형의 발광 장치, 또는 양면 사출형의 발광 장치로 하는 경우에는 기판(2121)에 EL층(2117)으로부터의 발광에 대하여 투광성을 갖는 재료를 사용한다.
〔하지층〕
하지층(2119)은 상기 실시형태에서 개시한 하지층(119)과 같은 재료 및 방법으로 형성할 수 있다.
하지층(2119)은 기판(2111)이나 접착층(2112) 등으로부터 발광 소자(2125)로의 불순물 원소의 확산을 방지, 또는 저감할 수 있다.
〔단자 전극〕
단자 전극(2116)은 상기 실시형태에서 개시한 단자 전극(116)과 같은 재료 및 방법으로 형성할 수 있다.
〔전극(2115)〕
전극(2115)은 나중에 형성되는 EL층(2117)이 발하는 빛을 효율적으로 반사하는 도전성 재료를 사용하여 형성하는 것이 바람직하다. 전극(2115)은 상기 실시형태에서 개시한 전극(115)과 같은 재료 및 방법으로 형성할 수 있다.
또한, 본 실시형태에 있어서는 탑 에미션 구조의 발광 장치에 대하여 예시하지만, 보텀 에미션 구조(하면 사출 구조) 및 듀얼 에미션 구조(양면 사출 구조)의 발광 장치로 하는 경우에 있어서는 전극(2115)에 투광성을 갖는 도전성 재료를 사용하면 좋다.
〔격벽〕
격벽(2114)은 인접하는 전극(2118) 사이의 전기적 쇼트를 방지하기 위해서 제공된다. 또한, 후술하는 EL층(2117)의 형성에 메탈 마스크를 사용하는 경우, 메탈 마스크가 발광 소자(2125)를 형성하는 영역에 접촉하지 않도록 하는 기능도 갖는다. 격벽(2114)은 상기 실시형태에서 개시한 격벽(114)과 같은 재료 및 방법으로 형성할 수 있다. 격벽(2114)은 그 측벽이 테이퍼 또는 연속한 곡률을 가지고 형성되는 경사면이 되도록 형성하는 것이 바람직하다. 격벽(2114)의 측벽을 이러한 형상으로 함으로써 나중에 형성되는 EL층(2117)이나 전극(2118)의 피복성을 양호한 것으로 할 수 있다.
〔EL층〕
EL층(2117)의 구성에 대하여는 실시형태 9에서 설명한다.
〔전극(2118)〕
본 실시형태에서는 전극(2118)을 음극으로서 사용하기 때문에, 전극(2118)을 후술하는 EL층(2117)에 전자를 주입할 수 있는 일함수가 작은 재료를 사용하여 형성하는 것이 바람직하다. 전극(2118)은 상기 실시형태에서 개시한 전극(118)과 같은 재료 및 방법으로 형성할 수 있다.
또한, 전극(2118)을 통하여 EL층(2117)이 발하는 빛을 취출하는 경우에는, 전극(2118)은 가시광에 대하여 투광성을 갖는 것이 바람직하다.
〔접착층〕
본 실시형태에서는, 접착층(2120)은 전극(2118)에 접하여 형성하고 있다. 기판(2121)은 접착층(2120)에 의해 고정되어 있다. 또한, 접착층(2112)은 하지층(2119)에 접하여 형성하고 있다. 기판(2111)은 접착층(2112)에 의해 고정되어 있다. 접착층(2120) 및 접착층(2112)으로서는 상기 실시형태에서 개시한 접착층(120) 및 접착층(112)과 같은 재료 및 방법으로 형성할 수 있다. 또한, 탑 에미션 구조의 경우에는 접착층(2120)에, 보텀 에미션 구조의 경우에는 접착층(2112)에, 빛의 파장 이하의 크기인 건조제(제올라이트 등)나, 굴절률이 큰 필러(산화티타늄이나, 지르코늄 등)를 혼합하면, EL층(2117)이 발하는 빛의 취출 효율이 향상되기 때문에 적합하다.
〔이방성 도전 접속층〕
이방성 도전 접속층(2123)은 상기 실시형태에서 개시한 이방성 도전 접속층(123)과 같은 재료 및 방법으로 형성할 수 있다.
<발광 장치의 제작 방법>
다음에, 도 13 내지 도 15를 사용하여 발광 장치(2100)의 제작 방법을 예시한다. 도 13 내지 도 15는 도 11에 있어서 C1-C2의 1점 쇄선으로 표시한 부위의 단면에 상당한다.
〔박리층의 형성〕
우선, 소자 형성 기판(2101) 위에 박리층(2113)을 형성한다(도 13의 (A) 참조). 또한, 소자 형성 기판(2101)으로서는 상기 실시형태에서 개시한 소자 형성 기판(101)과 같은 재료를 사용할 수 있다.
박리층(2113)은 상기 실시형태에서 개시한 박리층(113)과 같은 재료 및 방법으로 형성할 수 있다.
본 실시형태에서는 박리층(2113)으로서 스퍼터링법에 의해 텅스텐을 형성한다.
〔하지층의 형성〕
다음에, 박리층(2113) 위에 하지층(2119)을 형성한다(도 13의 (A) 참조). 본 실시형태에서는 하지층(2119)으로서 플라즈마 CVD법에 의해 산화실리콘을 형성한다.
〔개구부의 형성〕
다음에, 하지층(2119)의 일부를 선택적으로 제거하고, 개구(2122a)를 형성한다(도 13의 (B) 참조). 구체적으로는, 하지층(2119) 위에 레지스트 마스크를 형성하고, 상기 레지스트 마스크를 사용하여 하지층(2119)의 일부를 선택적으로 에칭한다. 레지스트 마스크의 형성은 포토리소그래피법, 인쇄법, 잉크젯법 등을 적절히 사용하여 행할 수 있다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않기 때문에 제조 비용을 저감할 수 있다. 또한, 하지층(2119)의 에칭은 드라이 에칭법이라도 습식 에칭법이라도 좋고, 양쪽을 사용하여도 좋다. 하지층(2119)의 에칭은 박리층(2113)의 에칭 속도보다도 하지층(2119)의 에칭 속도 쪽이 빠른 조건으로 행하는 것이 바람직하다.
〔개구부의 산화 처리〕
다음에, 개구(2122a)의 형성에 의해 노출된 박리층(2113) 표면을 산화시킨다. 노출된 박리층(2113) 표면의 산화는, 노출된 박리층(2113) 표면에 과산화수소수나, 오존을 함유시킨 물 등의 산화력을 갖는 용액에 접촉시킴으로써 행할 수 있다. 또한, 노출된 박리층(2113) 표면을 산소 분위기 중에 노출시키고, 또한 자외선을 조사함으로써 노출된 박리층(2113) 표면을 산화시킬 수 있다. 또한, 노출된 박리층(2113) 표면을 산소 플라즈마에 노출시켜도 좋다. 본 실시형태에서는 박리층(2113) 표면을 산소 플라즈마(2126)에 노출시킴으로써 개구(2122a)의 형성에 의해 노출된 박리층(2113)의 표면을 산화시킨다(도 13의 (C) 참조).
박리층(2113)의 표면에 산화층을 형성함으로써 나중의 공정에서 행하여지는 소자 형성 기판(2101)의 박리를 용이하게 할 수 있다.
〔단자 전극의 형성〕
다음에, 하지층(2119) 및 개구(2122a)에 중첩하는 단자 전극(2116)을 형성한다(도 13의 (D) 참조). 단자 전극(2116)은 상기 실시형태에서 개시한 단자 전극(116)과 같은 재료 및 방법으로 형성할 수 있다.
또한, 개구(2122a)에 있어서, 박리층(2113)과 단자 전극(2116)은 앞의 산화 처리에 의해 산화된 박리층(2113)의 표면을 통하여 접하고 있다. 박리층(2113)과 단자 전극(2116)의 계면에 산화층을 형성함으로써, 나중의 공정에서 행하여지는 소자 형성 기판(2101)의 박리 시에 단자 전극(2116)이 박리층(2113)과 함께 떨어지는 현상을 방지할 수 있다.
〔전극(2115)의 형성〕
다음에, 하지층(2119) 위에 전극(2115)을 형성한다. 전극(2115)도 단자 전극(2116)과 마찬가지로 형성할 수 있다. 본 실시형태에서는 전극(2115)을 은 위에 인듐주석 산화물을 적층한 재료로 형성한다. 또한, 전극(2115)과 단자 전극(2116)은 전기적으로 접속되어 있다(도 14의 (A) 참조).
〔격벽의 형성〕
다음에, 격벽(2114)을 형성한다(도 14의 (B) 참조). 본 실시형태에서는 격벽(2114)을 감광성의 유기 수지 재료를 사용하여 도포법으로 형성하고, 원하는 형상으로 가공함으로써 형성한다. 본 실시형태에서는 격벽(2114)을 감광성을 갖는 이미드 수지를 사용하여 형성한다.
〔EL층의 형성〕
다음에, EL층(2117)을 전극(2115) 및 격벽(2114) 위에 형성한다(도 14의 (C)참조).
〔전극(2118)의 형성〕
다음에, 전극(2118)을 EL층(2117)에 접하도록 형성한다. 전극(2118)은 증착법, 스퍼터링법 등으로 형성할 수 있다(도 14의 (D) 참조).
〔기판(2121)의 형성〕
다음에, 기판(2121)을 접착층(2120)을 개재하여 전극(2118) 위에 형성한다(도 15의 (A) 참조).
〔기판의 박리〕
다음에, 소자 형성 기판(2101)을 박리층(2113)과 함께 하지층(2119) 및 단자 전극(2116)으로부터 박리한다(도 15의 (B) 참조). 박리 방법은 상기 실시형태에서 개시한 기판의 박리 방법과 마찬가지로 행할 수 있다.
〔발광 장치와 기판의 접합〕
다음에, 개구(2122b)를 갖는 기판(2111)을 접착층(2112)을 개재하여 하지층(2119)에 접합한다(도 15의 (C) 참조). 이때, 기판(2111)의 개구(2122b)를 개구(2122a)와 중첩하는 위치에 배치한다. 또한, 접착층(2112)은 개구(2122b)와 중첩하는 영역에는 형성하지 않는다. 또한, 상기한 바와 같이 본 명세서에서는 개구(2122a) 및 개구(2122b)를 합하여 개구(2122)라고 부른다.
〔외부 전극의 형성〕
다음에, 개구(2122)에 이방성 도전 접속층(2123)을 형성한다. 또한, 개구(2122)에 있어서 단자 전극(2116)과 중첩하는 위치에, 발광 장치(2100)에 전력이나 신호를 입력하기 위한 외부 전극(2124)을 형성한다(도 12 참조). 외부 전극(2124)은 이방성 도전 접속층(2123)을 통하여 단자 전극(2116)과 전기적으로 접속된다. 이렇게 하여, 발광 장치(2100)에 전력이나 신호를 입력하는 것이 가능해진다. 또한, 외부 전극(2124)은 상기 실시형태에서 개시한 외부 전극(124)과 같은 재료 및 방법으로 형성할 수 있다.
본 발명의 일 형태에 의하면, 레이저광이나 날붙이 등을 사용하여 기판(2121)의 일부를 제거할 필요가 없기 때문에 표시 영역(2131)이나 단자 전극(2116)에 데미지를 주기 어렵다. 또한, 표시 영역(2131)과 개구(2122)까지의 거리를 짧게 할 수 있기 때문에 신호나 전력의 감쇠를 적게 할 수 있다. 또한, 제작 공정이 간략화되기 때문에 발광 장치의 생산성을 높일 수 있다. 본 발명의 일 형태에 의하면, 제작 수율이 좋고 신뢰성이 양호한 발광 장치를 제공할 수 있다. 또한, 표시 품위가 양호한 발광 장치를 제공할 수 있다.
<변형예>
또한, 본 발명의 일 형태는 도 16에 도시된 발광 장치(2200)와 같이 구성할 수도 있다. 도 16의 (A)는 발광 장치(2200)의 외관을 도시한 사시도이며, 도 16의 (B)는 도 16의 (A)에서의 Ｄ1-D2의 1점 쇄선으로 표시한 부위의 단면도이다.
발광 장치(2200)는 발광 장치(2100)와는 기판(2111)의 형상이 다르다. 발광 장치(2200)가 갖는 기판(2111)은 개구(2122b)를 갖지 않는다. 또한, 기판(2111)은 개구(2122a)와 중첩하지 않도록 하지층(2119)에 접합되어 있다. 따라서, 도 16에 도시된 발광 장치(2200)는 기판(2121)과 기판(2111)의 단부가 일치하지 않는 구성을 갖는다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는 상기 실시형태에 제시한 발광 장치(2100)와 다른 구성을 갖는 발광 장치(2300)에 대하여 도 17을 사용하여 설명한다. 도 17의 (A)는 발광 장치(2300)의 사시도이며, 도 17의 (B)는 도 17의 (A) 중에서 E1-E2의 1점 쇄선으로 표시한 부위의 단면도이다.
<발광 장치의 구성>
본 실시형태에 제시한 발광 장치(2300)는 표시 영역(2231)과 주변 회로(2251)를 갖는다. 또한, 발광 장치(2300)는 전극(2115), EL층(2117), 전극(2118)을 포함하는 발광 소자(2125)와 단자 전극(2216)을 갖는다. 발광 소자(2125)는 표시 영역(2231) 중에 복수 형성되어 있다. 또한, 각 발광 소자(2125)에는 발광 소자(2125)의 발광량을 제어하는 트랜지스터(2232)가 접속되어 있다.
단자 전극(2216)은 개구(2122)에 형성된 이방성 도전 접속층(2123)을 통하여 외부 전극(2124)과 전기적으로 접속되어 있다. 또한, 단자 전극(2216)은 주변 회로(2251)에 전기적으로 접속되어 있다.
주변 회로(2251)는 복수의 트랜지스터(2252)에 의해 구성되어 있다. 주변 회로(2251)는, 외부 전극(2124)으로부터 공급된 신호를 표시 영역(2231) 중의 어느 발광 소자(2125)에 공급할지를 결정하는 기능을 갖는다. 도 17의 (A)에서는 표시 영역(2231)의 외측에 4개의 주변 회로(2251)를 갖는 구성을 도시하고 있지만, 본 발명의 일 형태는 이것에 한정되지 않는다.
도 17에 도시된 발광 장치(2300)는 접착층(2120)을 개재하여 기판(2111)과 기판(2121)이 접합된 구조를 갖는다. 기판(2111) 위에는 접착층(2112)을 개재하여 절연층(2205)이 형성되어 있다. 절연층(2205)은 상기 실시형태에서 개시한 절연층(205)과 같은 재료 및 방법으로 형성할 수 있다.
또한, 절연층(2205)은 하지층으로서 기능하고, 기판(2111)이나 접착층(2112) 등으로부터 트랜지스터나 발광 소자로의 불순물 원소의 확산을 방지, 또는 저감할 수 있다.
또한, 절연층(2205) 위에 트랜지스터(2232), 트랜지스터(2252), 단자 전극(2216), 배선(2219)이 형성되어 있다. 또한, 본 실시형태에서는 트랜지스터(2232) 및 트랜지스터(2252)로서 보텀 게이트형 트랜지스터의 하나인 채널 에치형의 트랜지스터를 예시하고 있지만, 채널 보호형의 트랜지스터나 탑 게이트형의 트랜지스터 등을 사용할 수도 있다.
트랜지스터(2232)와 트랜지스터(2252)는 동일한 구성을 갖는다. 다만, 트랜지스터의 사이즈(예를 들면, 채널 길이 및 채널 폭) 등은 각 트랜지스터에 있어서 적절히 조정할 수 있다.
트랜지스터(2232) 및 트랜지스터(2252)는 게이트 전극(2206), 게이트 절연층(2207), 반도체층(2208), 소스 전극(2209a), 드레인 전극(2209b)을 갖는다.
단자 전극(2216), 배선(2219), 게이트 전극(2206), 소스 전극(2209a) 및 드레인 전극(2209b)은 단자 전극(2116)과 같은 재료 및 방법에 의해 형성할 수 있다. 또한, 게이트 절연층(2207)은 절연층(2205)과 같은 재료 및 방법에 의해 형성할 수 있다.
반도체층(2208)은 상기 실시형태에서 개시한 반도체층(208)과 같은 재료 및 방법으로 형성할 수 있다.
또한, 반도체층(2208)에 산화물 반도체를 사용하는 경우에는, 반도체층(2208)에 접하는 절연층에 산소를 포함하는 절연층을 사용하는 것이 바람직하다.
또한, 트랜지스터(2232) 및 트랜지스터(2252) 위에 절연층(2210)이 형성되고, 절연층(2210) 위에 절연층(2211)이 형성되어 있다. 절연층(2210)은 보호 절연층으로서 기능하고, 절연층(2210)보다도 위의 층으로부터 트랜지스터(2232) 및 트랜지스터(2252)에 불순물 원소가 확산하는 것을 방지 또는 저감할 수 있다. 절연층(2210)은 절연층(2205)과 같은 재료 및 방법으로 형성할 수 있다.
또한, 발광 소자(2125)의 피형성면의 표면 요철을 저감하기 위해서 절연층(2211)에 평탄화 처리를 행하여도 좋다. 평탄화 처리로서는 특별히 한정되지 않지만, 연마 처리(예를 들면, 화학적 기계 연마법)나 드라이 에칭 처리에 의해 행할 수 있다.
또한, 평탄화 기능을 갖는 절연 재료를 사용하여 절연층(2211)을 형성함으로써 연마 처리를 생략할 수도 있다. 평탄화 기능을 갖는 절연 재료로서, 예를 들면, 폴리이미드 수지, 아크릴 수지 등의 유기 재료를 사용할 수 있다. 또한 상기 유기 재료 이외에 저유전율 재료(low-k 재료) 등을 사용할 수 있다. 또한, 이들 재료로 형성되는 절연막을 복수 적층시킴으로써 절연층(2211)을 형성하여도 좋다.
또한, 절연층(2211) 위에 발광 소자(2125)와 각 발광 소자(2125)를 이간하기 위한 격벽(2114)이 형성되어 있다.
또한, 기판(2121)에는 차광막(2264), 착색층(2266) 및 오버코트층(2268)이 형성되어 있다. 발광 장치(2300)는 발광 소자(2125)로부터의 빛을 착색층(2266)을 통하여 기판(2121) 측에서 사출하는, 소위 탑 에미션 구조(상면 사출 구조)의 발광 장치이다.
또한, 발광 소자(2125)는 절연층(2211) 및 절연층(2210)에 형성된 개구에서 트랜지스터(2232)와 전기적으로 접속되어 있다.
또한, 본 실시형태에서는 발광 장치의 일례로서 액티브 매트릭스형의 발광 장치에 대하여 예시하였지만, 패시브 매트릭스형의 발광 장치에 적용할 수도 있다.
또한, 본 발명의 일 형태는 표시 소자에 발광 소자를 사용한 발광 장치에 한정하지 않고, 표시 소자에 액정 소자를 사용한 액정 표시 장치나, 전자 페이퍼, DMD, PDP, FED, SED 등의 표시 장치에 사용할 수도 있다.
액정 소자의 일례로서는 상기 실시형태에 개시한 액정 소자와 같은 재료를 사용할 수 있다. 또한, 액정 소자의 구동 방법은 상기 실시형태에 개시한 액정 소자의 구동 방법과 마찬가지로 행할 수 있다.
또한, 전자 페이퍼의 표시 방법은 상기 실시형태에 개시한 전자 페이퍼의 표시 방법과 마찬가지로 행할 수 있다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 발명의 일 형태의 발광 장치(3100)의 구성예에 대하여 도 18 내지 도 20을 사용하여 설명한다. 도 18의 (A)는 발광 장치(3100)의 사시도이며, 도 18의 (B)는 도 18의 (A)에 도시된 부위(3150)의 확대도이다. 또한, 도 18의 (C) 및 도 18의 (D)는 도 18의 (A) 중에서 F1-F2에 1점 쇄선으로 표시한 부위의 단면도이다. 또한, 본 명세서에 개시하는 발광 장치(3100)는 표시 소자에 발광 소자를 사용한 표시 장치이다.
<발광 장치의 구성>
본 실시형태에 제시한 발광 장치(3100)는 전극(3115), EL층(3117), 전극(3118), 격벽(3114) 및 단자 전극(3116)을 갖는다. 전극(3115) 및 단자 전극(3116)은 전기적으로 접속되어 있다. 또한, 발광 장치(3100)는 전극(3115) 위에 격벽(3114)을 갖고, 전극(3115) 및 격벽(3114) 위에 EL층(3117)을 갖고, EL층(3117) 위에 전극(3118)을 갖는다.
전극(3115), EL층(3117) 및 전극(3118)에 의해 발광 소자(3125)가 형성된다. 또한, 발광 소자(3125)는 기판(3111) 위에 접착층(3112) 및 하지층(3119)을 개재하여 형성되어 있다. 또한, 발광 소자(3125)는 표시 영역(3131) 내에 복수 제공되어 있다.
또한, 본 실시형태에 제시한 발광 장치(3100)는 전극(3118) 위에 접착층 (3120)을 개재하여 기판(3121)이 형성되어 있다.
기판(3121)은 홈부(3141)를 갖는다. 도 18의 (A) 내지 도 18의 (C)에 도시된 홈부(3141)는 기판(3121)의 두께 방향으로 관통하고 있지만, 홈부(3141)는 반드시 기판(3121)의 두께 방향으로 관통하고 있을 필요는 없다. 홈부(3141)는 도 18의 (D)에 도시된 바와 같이 기판(3121)을 관통하지 않고, 일정한 깊이를 가져도 좋다. 홈부(3141)가 기판(3121)을 관통하지 않는 경우의 홈부(3141)의 깊이는 기판(3121) 두께의 2분의 1 이상이 바람직하고, 3분의 2 이상이 보다 바람직하다. 또한, 평면에서 보아 기판(3121) 중의 홈부(3141)에 둘러싸여진 영역을 부위(3121a)라고 부른다.
또한, 단자 전극(3116) 위에 층(3104)이 형성되고, 층(3104) 위에 층(3105)이 형성되어 있다. 단자 전극(3116) 위의 층(3104) 및 층(3105)은 부위(3121a)와 중첩하는 위치에 형성된다.
도 19에 도시된 바와 같이, 부위(3121a) 및 부위(3121a)와 중첩하는 접착층(3120)을 발광 장치(3100)로부터 분리함으로써, 단자 전극(3116)의 일부를 노출시킬 수 있다. 도 19의 (A)는 부위(3121a) 및 부위(3121a)와 중첩하는 접착층(3120)의 분리 도중의 상태를 도시한 사시도이며, 도 19의 (B)는 부위(3121a) 및 부위(3121a)와 중첩하는 접착층(3120)의 분리 후의 상태를 도시한 사시도이다. 또한, 도 19의 (C)는 도 19의 (Ｂ) 중에 F1-F2의 1점 쇄선으로 표시한 부위의 단면도이다.
부위(3121a) 및 부위(3121a)와 중첩하는 접착층(3120)을 제거함으로써 개구(3122)가 형성되고, 단자 전극(3116)의 일부를 노출시킬 수 있다.
부위(3121a)와 중첩하는 위치에 층(3104) 및 층(3105)을 제공함으로써 부위(3121a)를, 부위(3121a)와 중첩하는 접착층(3120)과 함께 용이하게 분리하고, 단자 전극(3116)을 노출시킬 수 있다. 또한, 층(3104) 및 층(3105)에 대하여는 나중에 상술한다.
또한, 도 20에 도시된 바와 같이 개구(3122)에 있어서, 외부 전극(3124)과 단자 전극(3116)이 이방성 도전 접속층(3123)을 통하여 전기적으로 접속할 수 있다. 따라서, 기판(3121)의 개구(3122)와 중첩하는 영역을 「외부 전극 접속 영역」이라고도 한다. 도 20의 (A)는 외부 전극(3124)이 접속된 발광 장치(3100)의 사시도이며, 도 20의 (B)는 도 20의 (A) 중에 F1-F2의 1점 쇄선으로 표시한 부위의 단면도이다.
또한, 발광 소자(3125)와 단자 전극(3116) 사이에 발광 소자(3125)에 공급하는 신호를 제어하는 스위칭 소자를 형성하여도 좋다. 예를 들면, 발광 소자(3125)와 단자 전극(3116) 사이에 트랜지스터를 제공하여도 좋다.
트랜지스터는 반도체 소자의 1종이며, 전류나 전압의 증폭이나 도통 또는 비도통을 제어하는 스위칭 동작 등을 실현할 수 있다. 발광 소자(3125)와 단자 전극(3116) 사이에 트랜지스터를 제공함으로써 표시 영역(3131)의 대면적화나 고선명화를 용이하게 할 수 있다. 또한, 트랜지스터 등의 스위칭 소자에 한정하지 않고, 저항 소자, 인덕터, 커패시터 등을 표시 영역(3131) 내에 제공할 수도 있다.
〔기판〕
기판(3111) 및 기판(3121)으로서는 상기 실시형태에서 개시한 기판(121) 및 기판(111)과 같은 재료를 사용할 수 있다. 발광 장치(3100)를 하면 사출형의 발광 장치, 또는 양면 사출형의 발광 장치로 하는 경우에는 기판(3111)에 EL층(3117)으로부터의 발광에 대하여 투광성을 갖는 재료를 사용한다. 또한, 발광 장치(3100)를 상면 사출형의 발광 장치, 또는 양면 사출형의 발광 장치로 하는 경우에는 기판(3121)에 EL층(3117)으로부터의 발광에 대하여 투광성을 갖는 재료를 사용한다.
〔하지층〕
하지층(3119)은 상기 실시형태에서 개시한 하지층(119)과 같은 재료 및 방법으로 형성할 수 있다.
하지층(3119)은 기판(3111)이나 접착층(3112) 등으로부터 발광 소자(3125)로의 불순물 원소의 확산을 방지, 또는 저감할 수 있다.
〔단자 전극〕
단자 전극(3116)은, 상기 실시형태에서 개시한 단자 전극(116)과 같은 재료 및 방법으로 형성할 수 있다.
〔전극(3115)〕
전극(3115)은 나중에 형성되는 EL층(3117)이 발하는 빛을 효율적으로 반사하는 도전성 재료를 사용하여 형성하는 것이 바람직하다. 전극(3115)은 상기 실시형태에서 개시한 전극(115)과 같은 재료 및 방법으로 형성할 수 있다.
또한, 본 실시형태에 있어서는 탑 에미션 구조의 발광 장치에 대하여 예시하지만, 보텀 에미션 구조(하면 사출 구조) 및 듀얼 에미션 구조(양면 사출 구조)의 발광 장치로 하는 경우에 있어서는 전극(3115)에 투광성을 갖는 도전성 재료를 사용하면 좋다.
〔격벽〕
격벽(3114)은 인접하는 전극(3118) 사이의 전기적 쇼트를 방지하기 위해서 제공된다. 또한, 후술하는 EL층(3117)의 형성에 메탈 마스크를 사용하는 경우, 메탈 마스크가 발광 소자(3125)를 형성하는 영역에 접촉하지 않도록 하는 기능도 갖는다. 격벽(3114)은 상기 실시형태에서 개시한 격벽(114)과 같은 재료 및 방법으로 형성할 수 있다. 격벽(3114)은 그 측벽이 테이퍼 또는 연속한 곡률을 가지고 형성되는 경사면이 되도록 형성하는 것이 바람직하다. 격벽(3114)의 측벽을 이러한 형상으로 함으로써 나중에 형성되는 EL층(3117)이나 전극(3118)의 피복성을 양호한 것으로 할 수 있다.
〔EL층〕
EL층(3117)의 구성에 대하여는 실시형태 9에서 설명한다.
〔전극(3118)〕
본 실시형태에서는 전극(3118)을 음극으로서 사용하기 때문에, 전극(3118)을 후술하는 EL층(3117)에 전자를 주입할 수 있는 일함수가 작은 재료를 사용하여 형성하는 것이 바람직하다. 전극(3118)은 상기 실시형태에서 개시한 전극(118)과 같은 재료 및 방법으로 형성할 수 있다.
또한, 전극(3118)을 통하여 EL층(3117)이 발하는 빛을 취출하는 경우에는, 전극(3118)은 가시광에 대하여 투광성을 갖는 것이 바람직하다.
〔접착층〕
본 실시형태에서는, 접착층(3120)은 전극(3118)에 접하여 형성하고 있다. 기판(3121)은 접착층(3120)에 의해 고정되어 있다. 또한, 기판(3111)은 접착층(3112)에 의해 고정되어 있다. 접착층(3120) 및 접착층(3112)으로서는 상기 실시형태에서 개시한 접착층(120) 및 접착층(112)과 같은 재료 및 방법으로 형성할 수 있다. 또한, 탑 에미션 구조의 경우에는 접착층(3120)에, 보텀 에미션 구조의 경우에는 접착층(3112)에, 빛의 파장 이하의 크기인 건조제(제올라이트 등)나, 굴절률이 큰 필러(산화티타늄이나, 지르코늄 등)를 혼합하면, EL층(3117)이 발하는 빛의 취출 효율이 향상되기 때문에 적합하다.
〔이방성 도전 접속층〕
이방성 도전 접속층(3123)은 상기 실시형태에서 개시한 이방성 도전 접속층(123)과 같은 재료 및 방법으로 형성할 수 있다.
<발광 장치의 제작 방법>
다음에, 도 21 내지 도 24를 사용하여 발광 장치(3100)의 제작 방법을 예시한다. 도 21 내지 도 24는 도 18 내지 도 20 중, F1-F2의 1점 쇄선으로 표시하는 부위의 단면에 상당한다.
〔박리층의 형성〕
우선, 소자 형성 기판(3101) 위에 박리층(3113)을 형성한다(도 21의 (A) 참조). 또한, 소자 형성 기판(3101)으로서는 상기 실시형태에서 개시한 소자 형성 기판(101)과 같은 재료를 사용할 수 있다.
박리층(3113)은 상기 실시형태에서 개시한 박리층(113)과 같은 재료 및 방법으로 형성할 수 있다.
본 실시형태에서는 박리층(3113)으로서 스퍼터링법에 의해 텅스텐을 형성한다.
〔하지층의 형성〕
다음에, 박리층(3113) 위에 하지층(3119)을 형성한다(도 21의 (A) 참조). 본 실시형태에서는 하지층(3119)으로서 플라즈마 CVD법에 의해 산화실리콘을 형성한다.
〔단자 전극의 형성〕
다음에, 하지층(3119) 위에 단자 전극(3116)을 형성한다. 우선, 하지층(3119) 위에, 스퍼터링법에 의해 2층의 몰리브덴 사이에 알루미늄을 끼운 3층의 금속막을 형성한다. 계속해서, 금속막 위에 레지스트 마스크를 형성하고, 상기 레지스트 마스크를 사용하여 금속막을 원하는 형상으로 에칭하여 단자 전극(3116)을 형성할 수 있다. 레지스트 마스크의 형성은 포토리소그래피법, 인쇄법, 잉크젯법 등을 적절히 사용하여 행할 수 있다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않기 때문에 제조 비용을 저감할 수 있다.
금속막의 에칭은 드라이 에칭법이라도 습식 에칭법이라도 좋고, 양쪽을 사용하여도 좋다. 습식 에칭법에 의해 금속막의 에칭을 행하는 경우에는, 에칭액으로서 인산과 아세트산과 질산을 혼합한 용액이나, 옥살산을 포함하는 용액이나, 인산을 포함하는 용액 등을 사용할 수 있다. 에칭 처리 종료 후에 레지스트 마스크를 제거한다(도 21의 (B) 참조).
〔전극의 형성〕
다음에, 하지층(3119) 위에 전극(3115)을 형성한다. 전극(3115)도 단자 전극(3116)과 마찬가지로 형성할 수 있다. 본 실시형태에서는 전극(3115)을 은 위에 인듐주석 산화물을 적층한 재료로 형성한다. 전극(3115)과 단자 전극(3116)은 전기적으로 접속되어 있다(도 21의 (B) 참조).
〔격벽의 형성〕
다음에, 격벽(3114)을 형성한다(도 21의 (C) 참조). 본 실시형태에서는 격벽(3114)을 감광성의 유기 수지 재료를 사용하여 도포법으로 형성하고, 원하는 형상으로 가공함으로써 형성한다. 본 실시형태에서는 격벽(3114)을 감광성을 갖는 이미드 수지를 사용하여 형성한다.
〔EL층의 형성〕
다음에, EL층(3117)을 전극(3115) 및 격벽(3114) 위에 형성한다. 이때, EL층(3117)의 형성과 동시에, 단자 전극(3116) 위의 개구(3122)와 중첩하는 영역에 층(3104)을 형성한다(도 21의 (D) 참조). 층(3104)은 EL층(3117)과 같은 재료 및 방법을 사용하여 형성할 수 있다.
〔전극의 형성〕
다음에, 전극(3118)을 EL층(3117)에 접하도록 형성한다. 이때, 전극(3118)의 형성과 동시에, 층(3104) 위의 개구(3122)와 중첩하는 영역에 층(3105)을 형성한다. 층(3105)은 전극(3118)과 같은 층의 일부를 사용하여 형성할 수 있다. 전극(3118) 및 층(3105)은 증착법, 스퍼터링법 등으로 형성할 수 있다(도 21의 (E) 참조).
〔기판의 형성〕
다음에, 두께 방향으로 관통하여 형성된 홈부(3141)를 갖는 기판(3121)을 접착층(3120)을 개재하여 전극(3118) 위에 형성한다. 이때, 기판(3121)의 부위(3121a)가 단자 전극(3116), 층(3105) 및 층(3104)과 중첩하도록 형성한다(도 22의 (A) 참조).
또한, 층(3104)은 상면에서 보았을 때에 층(3104)의 외주 부분이 부위(3121a)의 외측에 위치하는 크기로 형성한다. 또한, 층(3105)은 상면에서 보았을 때에 층(3105)의 외주 부분이 부위(3121a)의 내측에 위치하는 크기로 형성한다.
또한, 홈부(3141)를 일정한 깊이를 갖는 홈으로 하는 경우에는, 홈부(3141)가 형성되어 있지 않은 기판(3121)을 전극(3118) 위에 형성한 후, 예리한 날붙이나 레이저광을 사용하여 기판(3121)에 홈부(3141)를 형성하여도 좋다.
이때, 예리한 날붙이나 레이저광이 기판(3121)을 관통하면, 단자 전극(3116)이나 다른 부위를 손상할 우려가 있다. 따라서, 기판(3121)을 전극(3118) 위에 형성한 후에 홈부(3141)를 형성하는 경우에는, 홈부(3141)가 기판(3121)을 관통하지 않도록 할 필요가 있다.
한편, 형성된 홈부(3141)의 깊이가 얕으면 나중에 행하는 부위(3121a)의 분리가 어렵게 된다. 홈부(3141)가 기판(3121)을 관통하지 않는 경우의 홈부(3141)의 깊이는 기판(3121) 두께의 2분의 1 이상이 바람직하고, 3분의 2 이상이 보다 바람직하다.
〔기판의 박리〕
다음에, 소자 형성 기판(3101)을 박리층(3113)과 함께 하지층(3119)으로부터 박리한다(도 22의 (B) 참조). 박리 방법은 상기 실시형태에서 개시한 기판의 박리 방법과 마찬가지로 행할 수 있다.
〔발광 장치와 기판의 접합〕
다음에, 접착층(3112)을 개재하여 기판(3111)을 하지층(3119)에 접합한다(도 23의 (A) 참조). 이렇게 하여, 발광 장치(3100)를 제작할 수 있다(도 23의 (B) 참조).
계속해서, 단자 전극(3116)과 외부 전극(3124)을 전기적으로 접속시키기 위한 공정에 대하여 설명한다.
〔단자 전극 표면의 노출〕
기판(3121)의 부위(3121a) 위에 점착 테이프를 붙이고, 그 후에 점착 테이프를 떼어지도록 올리면, 부위(3121a)가 홈부(3141)를 따라 기판(3121)으로부터 분리된다. 이때, 층(3104)과 층(3105)의 계면은 밀착성이 낮으므로 부위(3121a)의 박리와 함께 부위(3121a)와 중첩하는 접착층(3120)과 층(3105)을 제거할 수 있다(도 19의 (A), 도 24의 (A) 참조).
또한, 층(3105)은 형성하지 않아도 좋지만 접착층(3120)과 층(3104)의 계면에 층(3105)을 형성하면, 부위(3121a)의 분리 시에 부위(3121a)와 중첩하는 접착층(3120)이 발광 장치(3100) 측에 남기 어렵다. 따라서, 접착층(3120)과 층(3104)의 계면에 층(3105)을 형성함으로써 제작 수율을 향상시킬 수 있다.
〔층(3104)의 제거〕
다음에, 에틸알코올 등의 유기 용제를 사용하여 층(3104)을 제거하고, 단자 전극(3116) 표면의 일부를 노출시킨다(도 19의 (B), 도 24의 (B) 참조).
〔외부 전극의 형성〕
다음에, 개구(3122)에 이방성 도전 접속층(3123)을 형성하고, 이방성 도전 접속층(3123) 위에, 발광 장치(3100)에 전력이나 신호를 입력하기 위한 외부 전극(3124)을 형성한다(도 24의 (C) 참조). 이방성 도전 접속층(3123)을 통하여 외부 전극(3124)과 단자 전극(3116)을 전기적으로 접속한다. 이렇게 하여, 발광 장치(3100)에 전력이나 신호를 입력하는 것이 가능해진다. 또한, 외부 전극(3124)은 상기 실시형태에서 개시한 외부 전극(124)과 같은 재료 및 방법으로 형성할 수 있다.
본 발명의 일 형태에 의하면 기판(3121)에 홈부(3141)를 형성하고, 접착층(3120)과 단자 전극(3116)의 계면에 층(3104) 및 층(3105)을 형성함으로써, 단자 전극(3116)의 노출을 용이하게 할 수 있다. 따라서, 단자 전극(3116)을 노출시키기 위해서 예리한 날붙이 등을 사용하여 기판(3121)의 일부를 도려내어 제거할 필요가 없기 때문에 발광 장치(3100)나 단자 전극(3116)에 데미지를 주기 어렵다.
또한, 층(3104)은 EL층(3117)과 동일 행정으로 제작할 수 있다. 또한, 층(3105)은 전극(3118)과 동일 행정으로 제작할 수 있다. 따라서, 발광 장치(3100)의 제작 공정 수를 증가시키지 않고, 부위(3121a)의 제거를 용이하게 할 수 있다. 본 발명의 일 형태에 의하면 제작 수율이 좋고 신뢰성이 양호한 발광 장치를 제공할 수 있다.
또한, 부위(3121a)는 단자 전극(3116)을 보호하는 기능을 갖는다. 부위(3121a)를 분리하지 않고 발광 장치(3100)의 보관 및 반송을 행함으로써 보관 및 반송 시에 단자 전극(3116)을 보호하고, 정전기 등에 의한 발광 장치(3100)의 파손을 방지할 수 있다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 7)
도 25의 (A) 내지 도 25의 (E) 및 도 26의 (A) 내지 도 26의 (E)는 기판(3121)의 단자 전극(3116)과 중첩하는 영역을 확대한 평면도이다. 도 25의 (A) 내지 도 25의 (E) 및 도 26의 (A) 내지 도 26의 (E)에 홈부(3141)의 배치예를 도시한다.
평면에서 보아 홈부(3141)에 둘러싸여진 영역이 부위(3121a)이다. 바꿔 말하면, 홈부(3141)는 부위(3121a)의 외주부를 따라 형성된다. 홈부(3141)가 기판(3121)의 두께 방향으로 관통하여 형성되어 있는 경우에는, 기판(3121)을 기판(3111) 위에 접합하기 전에 기판(3121)으로부터 부위(3121a)가 의도하지 않고 분리하여, 제작 수율을 저하시키는 것을 방지할 필요가 있다. 이 때문에, 부위(3121a)의 외주를 따라, 적어도 2곳의 홈부(3141)가 형성되어 있지 않은 영역(이하, 「간격(a)」이라고 한다)을 형성할 필요가 있다.
도 25의 (A) 내지 도 25의 (E) 및 도 26의 (A)는 평면에서 보아 장방형 부위(3121a)의 외주를 따라 홈부(3141)를 천공(perforations) 형상으로 형성하는 예를 도시하고 있다. 또한, 「천공」이란, 떼어내기 쉽도록 단속적으로 형성된 구멍이며, 홈부(3141)가 구멍에 상당한다.
또한, 홈부(3141)를 기판(3121)의 두께 방향으로 관통시키지 않는 경우에는, 홈부(3141)를 천공 형상으로 형성하지 않아도 부위(3121a)의 의도하지 않은 분리를 방지할 수 있다. 따라서, 홈부(3141)를 기판(3121)의 두께 방향으로 관통시키지 않는 경우에는, 부위(3121a)의 외주를 하나의 홈부(3141)로 둘러쌀 수 있다. 또한, 기판(3121)의 두께 방향으로 관통하지 않는 홈부(3141)를 천공 형상으로 형성하여도 좋다.
도 25의 (A)는 부위(3121a) 각각의 짧은 변의 양단부에 홈부(3141)가 형성되어 있지 않고, 긴 변에 형성된 홈부(3141)와 짧은 변에 형성된 홈부(3141)는 간격(a)에 의해 분리하고 있다.
도 25의 (B)는 도 25의 (A)의 변형예이며, 또한 부위(3121a) 각각의 긴 변을 2개의 홈부(3141)로 형성한 예를 도시하고 있다.
또한, 간격(a)의 길이는 홈부(3141)의 단부로부터 인접하는 홈부(3141)의 단부까지의 최단 거리이다. 복수의 홈부(3141)를 천공 형상으로 배치하는 경우, 간격(a)이 지나치게 크면 부위(3121a)의 분리가 어렵게 된다. 간격(a)의 길이는 기판(3121) 두께의 50배 이하가 바람직하고, 20배 이하가 보다 바람직하고, 10배 이하가 더욱 바람직하다. 또한, 하나의 홈부(3141) 길이(b)는 보다 긴 것이 부위(3121a)의 분리가 쉽다. 하나의 홈부(3141) 길이(b)는 간격(a)의 길이 이상으로 하는 것이 바람직하다.
도 25의 (C)는 도 25의 (A)의 다른 변형예이며, 각각의 긴 변을 1변당 8개의 홈부(3141)로 형성한 예를 도시하고 있다.
도 25의 (D)는 부위(3121a)의 외주에 배치된 홈부(3141)가 4변 각각의 중앙 부분에서 분리되어 있는 예를 도시하고 있다. 도 25의 (D)는 4개의 L자형 홈부(3141)에서 장방형의 부위(3121a)를 형성하는 예를 도시하고 있다.
도 25의 (E)는 부위(3121a)의 외주에 홈부(3141)가 형성되고, 2개의 짧은 변 각각의 일부에 간격(a)을 갖는 구성을 예시하고 있다. 도 25의 (E)는 2개의 L자형 홈부(3141)에서 부위(3121a)를 형성하는 예를 도시하고 있다.
도 26의 (A)는 부위(3121a)의 1개의 긴 변과 1개의 짧은 변을 L자형 홈부(3141)로 하고, 다른 2변에 천공 형상의 홈부(3141)를 형성하는 예를 도시하고 있다.
도 26의 (B)는 부위(3121a)를 평행하게 형성된 2개의 홈부(3141)의 양단부에, く자형으로 절곡된 홈부(3141)를 형성하는 예를 도시하고 있다.
도 26의 (C)는 도 26의 (B)의 변형예이며, 평행하게 형성된 2개의 홈부(3141)를 각각 복수의 홈부(3141)로 형성하는 예를 도시하고 있다.
도 26의 (D)는 도 26의 (B)의 변형예이며, く자형의 홈부(3141)를 원호 형상의 홈부(3141)로 하는 예를 도시하고 있다.
도 26의 (B) 내지 도 26의 (D)에 도시된 바와 같이 평면에서 보아 부위(3121a)의 단부에 돌출된 형상을 부여함으로써, 부위(3121a)의 분리를 더욱 용이하게 할 수 있다.
또한, 도 26의 (E)에 도시된 바와 같이 기판(3121)을 가로질러 홈부(3141)를 형성하여도 좋다. 다만, 발광 장치(3100)의 보관 및 반송 시에 보관 기구나 치구 등과 부위(3121a)의 단부가 접촉하기 쉽기 때문에, 부위(3121a)의 의도하지 않은 분리나 부분적인 분리가 발생할 우려가 있다. 또한, 부위(3121a)를 분리하여 단자 전극(3116)을 노출시키면, 상기 영역 즉 외부 전극 접속 영역의 기계적 강도가 현저하게 저하되기 때문에 외부 전극 접속 영역이 의도하지 않게 변형되기 쉽고, 발광 장치(3100)의 파손 등이 발생하기 쉽다.
한편, 평면에서 보아 부위(3121a)를 기판(3121)의 단부보다 내측에 형성함으로써 외부 전극 접속 영역의 외주 부분을 기판(3121)과 기판(3111)으로 지탱하는 구조로 할 수 있다. 이 때문에, 외부 전극 접속 영역의 기계적 강도가 저하되기 어려워, 외부 전극 접속 영역의 의도하지 않은 변형을 경감할 수 있다. 따라서, 발광 장치(3100)의 파손을 방지하고, 발광 장치(3100)의 신뢰성을 높일 수 있다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 8)
본 실시형태에서는 상기 실시형태에 제시한 발광 장치(3100)와 다른 구성을 갖는 발광 장치(3200)에 대하여 도 27을 사용하여 설명한다. 도 27의 (A)는 발광 장치(3200) 상면도이며, 도 27의 (B)는 도 27의 (A) 중에서 G1-G2의 1점 쇄선으로 표시하는 부위의 단면도이다.
<발광 장치의 구성>
본 실시형태에 제시한 발광 장치(3200)는 표시 영역(3231)과 주변 회로(3251)를 갖는다. 또한, 발광 장치(3200)는 전극(3115), EL층(3117), 전극(3118)을 포함하는 발광 소자(3125)와 단자 전극(3216)을 갖는다. 발광 소자(3125)는 표시 영역(3231) 내에 복수 형성되어 있다. 또한, 각 발광 소자(3125)에는 발광 소자(3125)의 발광량을 제어하는 트랜지스터(3232)가 접속되어 있다.
단자 전극(3216)은 개구(3122)에 형성된 이방성 도전 접속층(3123)을 통하여 외부 전극(3124)과 전기적으로 접속되어 있다. 또한, 단자 전극(3216)은 주변 회로(3251)에 전기적으로 접속되어 있다.
주변 회로(3251)는 복수의 트랜지스터(3252)에 의해 구성되어 있다. 주변 회로(3251)는, 외부 전극(3124)으로부터 공급된 신호를 표시 영역(3231) 중의 어느 발광 소자(3125)에 공급할지를 결정하는 기능을 갖는다.
도 27에 도시된 발광 장치(3200)는 접착층(3120)을 개재하여 기판(3111)과 기판(3121)이 접합된 구조를 갖는다. 기판(3111) 위에는 접착층(3112)을 개재하여 절연층(3205)이 형성되어 있다. 절연층(3205)은 상기 실시형태에서 개시한 절연층(205)과 같은 재료 및 방법으로 형성할 수 있다.
또한, 절연층(3205)은 하지층으로서 기능하고, 기판(3111)이나 접착층(3112) 등으로부터 트랜지스터나 발광 소자로의 불순물 원소의 확산을 방지, 또는 저감할 수 있다.
또한, 절연층(3205) 위에 트랜지스터(3232), 트랜지스터(3252), 단자 전극(3216), 배선(3219)이 형성되어 있다. 또한, 본 실시형태에서는 트랜지스터(3232) 및 트랜지스터(3252)로서 보텀 게이트형 트랜지스터의 하나인 채널 에치형의 트랜지스터를 예시하고 있지만, 채널 보호형의 트랜지스터나 탑 게이트형의 트랜지스터 등을 사용할 수도 있다. 또한, 채널이 형성되는 반도체층을 2개의 게이트 전극에 끼우는 구조인 듀얼 게이트형의 트랜지스터를 사용할 수도 있다.
트랜지스터(3232)와 트랜지스터(3252)는 같은 구조를 가져도 좋다. 다만, 트랜지스터의 사이즈(예를 들면, 채널 길이 및 채널 폭) 등은 각 트랜지스터에 있어서 적절히 조정할 수 있다.
트랜지스터(3232) 및 트랜지스터(3252)는 게이트 전극(3206), 게이트 절연층(3207), 반도체층(3208), 소스 전극(3209a), 드레인 전극(3209b)을 갖는다.
단자 전극(3216), 배선(3219), 게이트 전극(3206), 소스 전극(3209a) 및 드레인 전극(3209b)은 단자 전극(3116)과 같은 재료 및 방법에 의해 형성할 수 있다. 또한, 게이트 절연층(3207)은 절연층(3205)과 같은 재료 및 방법에 의해 형성할 수 있다.
반도체층(3208)은 상기 실시형태에서 개시한 반도체층(208)과 같은 재료 및 방법으로 형성할 수 있다.
또한, 반도체층(3208)에 산화물 반도체를 사용하는 경우에는, 반도체층(3208)에 접하는 절연층에 산소를 포함하는 절연층을 사용하는 것이 바람직하다.
또한, 트랜지스터(3232) 및 트랜지스터(3252) 위에 절연층(3210)이 형성되고, 절연층(3210) 위에 절연층(3211)이 형성되어 있다. 절연층(3210)은 보호 절연층으로서 기능하고, 절연층(3210)보다도 위의 층으로부터 트랜지스터(3232) 및 트랜지스터(3252)에 불순물 원소가 확산하는 것을 방지 또는 저감할 수 있다. 절연층(3210)은 절연층(3205)과 같은 재료 및 방법으로 형성할 수 있다.
또한, 발광 소자(3125)의 피형성면의 표면 요철을 저감하기 위해서 절연층(3211)에 평탄화 처리를 행하여도 좋다. 평탄화 처리로서는 특별히 한정되지 않지만, 연마 처리(예를 들면, 화학적 기계 연마법)나 드라이 에칭 처리에 의해 행할 수 있다.
또한, 평탄화 기능을 갖는 절연 재료를 사용하여 절연층(3211)을 형성함으로써 연마 처리를 생략할 수도 있다. 평탄화 기능을 갖는 절연 재료로서, 예를 들면, 폴리이미드 수지, 아크릴 수지 등의 유기 재료를 사용할 수 있다. 또한 상기 유기 재료 이외에 저유전율 재료(low-k 재료) 등을 사용할 수 있다. 또한, 이들 재료로 형성되는 절연막을 복수 적층시킴으로써 절연층(3211)을 형성하여도 좋다.
또한, 절연층(3211) 위에 발광 소자(3125)와 각 발광 소자(3125)를 이간하기 위한 격벽(3114)이 형성되어 있다.
또한, 기판(3121)에는 차광막(3264), 착색층(3266) 및 오버코트층(3268)이 형성되어 있다. 발광 장치(3200)는 발광 소자(3125)로부터의 빛을 착색층(3266)을 통하여 기판(3121) 측에서 사출하는, 소위 탑 에미션 구조(상면 사출 구조)의 발광 장치이다.
또한, 발광 소자(3125)는 절연층(3211) 및 절연층(3210)에 형성된 개구에서 트랜지스터(3232)와 전기적으로 접속되어 있다.
또한, 본 실시형태에서는 발광 장치의 일례로서 액티브 매트릭스형의 발광 장치에 대하여 예시하였지만, 패시브 매트릭스형의 발광 장치에 적용할 수도 있다.
또한, 본 발명의 일 형태는 표시 소자에 발광 소자를 사용한 발광 장치에 한정하지 않고, 표시 소자에 액정 소자를 사용한 액정 표시 장치나, 전자 페이퍼, DMD, PDP, FED, SED 등의 표시 장치에 사용할 수도 있다.
액정 소자의 일례로서는, 상기 실시형태에 개시한 액정 소자와 같은 재료를 사용할 수 있다. 또한, 액정 소자의 구동 방법은 상기 실시형태에 개시한 액정 소자의 구동 방법과 마찬가지로 행할 수 있다.
또한, 전자 페이퍼의 표시 방법은 상기 실시형태에 개시한 전자 페이퍼의 표시 방법과 마찬가지로 행할 수 있다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 9)
본 실시형태에서는 발광 소자(125), 발광 소자(2125) 및 발광 소자(3125)에 사용할 수 있는 발광 소자의 구성예에 대하여 설명한다. 또한, 본 실시형태에 제시하는 EL층(320)이, 상기 실시형태에 제시한 EL층(117), EL층(2117) 및 EL층(3117)에 상당한다.
<발광 소자의 구성>
도 28의 (A)에 도시된 발광 소자(330)는 한 쌍의 전극(제 1 전극(318), 제 2 전극(322)) 사이에 EL층(320)이 끼워진 구조를 갖는다. 또한, 이하의 본 실시형태의 설명에서는, 예로서, 제 1 전극(318)을 양극으로서 사용하고, 제 2 전극(322)을 음극으로서 사용하는 것으로 한다.
또한, EL층(320)은 적어도 발광층을 포함하여 형성되어 있으면 좋고, 발광층 이외의 기능층을 포함하는 적층 구조라도 좋다. 발광층 이외의 기능층으로서는 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 바이폴라성(전자 및 정공의 수송성이 높은 물질)의 물질 등을 포함하는 층을 사용할 수 있다. 구체적으로는 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등의 기능층을 적절히 조합하여 사용할 수 있다.
도 28의 (A)에 도시된 발광 소자(330)는 제 1 전극(318)과 제 2 전극(322) 사이에 발생한 전위차에 의해 전류가 흐르고, EL층(320)에서 정공과 전자가 재결합하고, 발광하는 것이다. 즉 EL층(320)에 발광 영역이 형성되는 것과 같은 구성으로 되어 있다.
본 발명에 있어서, 발광 소자(330)로부터의 발광은 제 1 전극(318) 또는 제 2 전극(322) 측에서 외부로 취출된다. 따라서, 제 1 전극(318) 또는 제 2 전극(322) 중 어느 한쪽은 투광성을 갖는 물질로 이루어진다.
또한, EL층(320)은 도 28의 (B)에 도시된 발광 소자(331)와 같이, 제 1 전극(318)과 제 2 전극(322) 사이에 복수 적층되어 있어도 좋다. n층(n은 2 이상의 자연수)의 적층 구조를 갖는 경우에는, m번째(m은, 1≤m<n을 만족시키는 자연수)의 EL층(320)과, (m+1)번째의 EL층(320) 사이에는 각각 전하 발생층(320a)을 제공하는 것이 바람직하다.
전하 발생층(320a)은 유기 화합물과 금속 산화물의 복합 재료, 금속 산화물, 유기 화합물과 알칼리 금속, 알칼리 토류금속, 또는 이들 화합물과의 복합 재료 이외에 이들을 적합하게 조합하고 형성할 수 있다. 유기 화합물과 금속 산화물의 복합 재료로서는, 예를 들면, 유기 화합물과 산화바나듐이나 산화몰리브덴이나 산화텅스텐 등의 금속 산화물을 포함한다.　유기 화합물로서는 방향족 아민 화합물, 카르바졸 유도체, 방향족 탄화수소 등의 저분자 화합물, 또는, 고분자 화합물(올리고머, 덴드리머, 중합체 등) 등, 여러가지 화합물을 사용할 수 있다. 또한, 유기 화합물로서는 정공 수송성 유기 화합물로서 정공 이동도가 10-6㎠/Vs 이상인 것을 적용하는 것이 바람직하다. 다만, 전자보다도 정공의 수송성이 높은 물질이면 이들 이외의 것을 사용하여도 좋다. 또한, 전하 발생층(320a)에 사용하는 이들 재료는 캐리어 주입성, 캐리어 수송성이 우수하기 때문에 발광 소자(330)의 저전류 구동 및 저전압 구동을 실현할 수 있다.
또한, 전하 발생층(320a)은 유기 화합물과 금속 산화물의 복합 재료와 다른 재료를 조합하여 형성하여도 좋다. 예를 들면, 유기 화합물과 금속 산화물의 복합 재료를 포함하는 층과, 전자 공여성 물질 중에서 선택된 하나의 화합물과 전자 수송성이 높은 화합물을 포함하는 층을 조합하여 형성하여도 좋다. 또한, 유기 화합물과 금속 산화물의 복합 재료를 포함하는 층과, 투명 도전막을 조합하여 형성하여도 좋다.
이러한 구성을 갖는 발광 소자(331)는 에너지의 이동이나 소광 등의 문제가 일어나기 어렵고, 재료 선택의 폭이 넓어짐으로써 높은 발광 효율과 긴 수명을 겸비한 발광 소자로 하는 것이 용이하다. 또한, 한쪽의 EL층에서 인광 발광, 또 다른 한쪽에서 형광 발광을 얻는 것도 용이하다.
또한, 전하 발생층(320a)이란, 제 1 전극(318)과 제 2 전극(322)에 전압을 인가하였을 때에 전하 발생층(320a)에 접하여 형성되는 한쪽의 EL층(320)에 대하여 정공을 주입하는 기능을 갖고, 다른 한쪽의 EL층(320)에 전자를 주입하는 기능을 갖는다.
도 28의 (B)에 도시된 발광 소자(331)는 EL층(320)에 사용하는 발광 물질의 종류를 바꿈으로써 여러가지 발광 색을 얻을 수 있다. 또한, 발광 물질로서 발광 색이 다른 복수의 발광 물질을 사용함으로써 브로드 스펙트럼의 발광이나 백색 발광을 얻을 수도 있다.
도 28의 (B)에 도시된 발광 소자(331)를 사용하여 백색 발광을 얻는 경우, 복수의 EL층 조합으로서는 빨강, 파랑 및 녹색의 빛을 포함하여 백색으로 발광하는 구성이면 좋고, 예를 들면, 청색의 형광 재료를 발광 물질로서 포함하는 제 1 발광층과, 녹색과 적색의 인광 재료를 발광 물질로서 포함하는 제 2 발광층을 갖는 구성을 들 수 있다. 또한, 적색의 발광을 나타내는 제 1 발광층과, 녹색의 발광을 나타내는 제 2 발광층과, 청색의 발광을 나타내는 제 3 발광층을 갖는 구성으로 할 수도 있다. 또는, 보색의 관계에 있는 빛을 발하는 발광층을 갖는 구성이라도 백색 발광을 얻을 수 있다. 발광층이 2층 적층된 적층형 소자에 있어서, 제 1 발광층으로부터 얻어지는 발광의 발광 색과 제 2 발광층으로부터 얻어지는 발광의 발광 색을 보색의 관계로 하는 경우, 보색의 관계로서는 청색과 황색, 또는 청록색과 적색 등을 들 수 있다.
또한, 상기한 적층형 소자의 구성에 있어서, 적층되는 발광층 사이에 전하 발생층을 배치함으로써 전류 밀도를 낮게 유지한 채, 고휘도 영역에서의 긴 수명 소자를 실현할 수 있다. 또한, 전극 재료의 저항에 의한 전압 강하를 작게 할 수 있으므로 대면적에서의 균일한 발광이 가능해진다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 10)
본 실시형태에서는 본 발명의 일 형태의 발광 장치가 적용된 전자 기기나 조명 장치의 예에 대하여 도면을 참조하여 설명한다.
유연한 형상을 구비하는 발광 장치를 적용한 전자 기기로서, 예를 들면, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 한다), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오　카메라, 디지털 포토 프레임, 휴대　전화기(휴대 전화, 휴대 전화 장치라고도 한다), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파칭코기 등의 대형 게임기 등을 들 수 있다.
또한, 조명이나 표시 장치를 가옥이나 빌딩의 내벽 또는 외벽이나, 자동차의 내장 또는 외장의 곡면을 따라 내장할 수도 있다.
도 29의 (A)는 휴대 전화기의 일례를 도시하고 있다. 휴대 전화기(7400)는 하우징(7401)에 내장된 표시부(7402) 외에 조작 버튼(7403), 외부 접속 포트(7404), 스피커(7405), 마이크(7406) 등을 구비하고 있다. 또한, 휴대 전화기(7400)는 발광 장치를 표시부(7402)에 사용함으로써 제작된다.
도 29의 (A)에 도시된 휴대 전화기(7400)는 표시부(7402)를 손가락 등으로 터치함으로써 정보를 입력할 수 있다. 또한, 전화를 걸거나 문자를 입력하는 등의 모든 조작은 표시부(7402)를 손가락 등으로 터치함으로써 행할 수 있다.
또한 조작 버튼(7403)의 조작에 의해, 전원의 ON, OFF나, 표시부(7402)에 표시되는 화상의 종류를 전환할 수 있다. 예를 들면, 메일 작성 화면에서 메인 메뉴 화면으로 전환할 수 있다.
여기에서, 표시부(7402)에는 본 발명의 일 형태의 발광 장치가 내장된다. 따라서, 만곡된 표시부를 구비하고, 또한 신뢰성이 높은 휴대 전화기로 할 수 있다.
도 29의 (B)는 리스트 밴드형의 표시 장치의 일례를 도시하고 있다. 휴대 표시 장치(7100)는 하우징(7101), 표시부(7102), 조작 버튼(7103) 및 송수신 장치(7104)를 구비한다.
휴대 표시 장치(7100)는 송수신 장치(7104)에 의해 영상 신호를 수신 가능하고, 수신한 영상을 표시부(7102)에 표시할 수 있다. 또한, 음성 신호를 다른 수신 기기에 송신할 수도 있다.
또한, 조작 버튼(7103)에 의해, 전원의 ON, OFF 동작이나 표시하는 영상의 전환 또는 음성의 볼륨 조정 등을 행할 수 있다.
여기에서, 표시부(7102)에는 본 발명의 일 형태의 발광 장치가 내장된다. 따라서, 만곡된 표시부를 구비하고, 또한 신뢰성이 높은 휴대 표시 장치로 할 수 있다.
도 29의 (C) 내지 도 29의 (E)는 조명 장치의 일례를 도시하고 있다. 조명 장치(7200), 조명 장치(7210), 조명 장치(7220)는 각각 조작 스위치(7203)를 구비하는 스테이지부(7201)에 지지되는 발광부를 갖는다.
도 29의 (C)에 도시된 조명 장치(7200)는 물결 형상의 발광면을 갖는 발광부(7202)를 구비한다. 따라서 디자인성이 높은 조명 장치로 되어 있다.
도 29의 (D)에 도시된 조명 장치(7210)가 구비된 발광부(7212)는 볼록 형상으로 만곡된 2개의 발광부가 대칭적으로 배치된 구성으로 되어 있다. 따라서 조명 장치(7210)를 중심으로 모든 방위를 비출 수 있다.
도 29의 (E)에 도시된 조명 장치(7220)는 오목 형상으로 만곡된 발광부(7222)를 구비한다. 따라서, 발광부(7222)로부터의 발광을 조명 장치(7220)의 앞면에 집광(集光)하기 때문에 특정한 범위를 밝게 비추는 경우에 적합하다.
또한, 조명 장치(7200), 조명 장치(7210) 및 조명 장치(7220)가 구비된 각각의 발광부는 유연성을 갖기 때문에 상기 발광부를 가소성의 부재나 가동 프레임 등의 부재로 고정하고, 용도에 맞게 발광부의 발광면을 자유롭게 만곡 가능한 구성으로 하여도 좋다.
여기에서, 조명 장치(7200), 조명 장치(7210) 및 조명 장치(7220)가 구비된 각각의 발광부에는 본 발명의 일 형태의 발광 장치가 내장된다. 따라서, 만곡된 발광부를 구비하고 또한 신뢰성이 높은 조명 장치로 할 수 있다.
도 30의 (A)에 휴대형 표시 장치의 일례를 도시한다. 표시 장치(7300)는 하우징(7301), 표시부(7302), 조작 버튼(7303), 인출 부재(7304), 제어부(7305)를 구비한다.
표시 장치(7300)는 실린더 형상의 하우징(7301) 내에 롤 형상으로 감긴 유연한 표시부(7102)를 구비한다.
또한, 표시 장치(7300)는 제어부(7305)에 의해 영상 신호를 수신 가능하고, 수신한 영상을 표시부(7302)에 표시할 수 있다. 또한, 제어부(7305)에는 배터리를 구비한다. 또한, 제어부(7305)에 커넥터를 구비하고, 영상 신호나 전력을 직접 공급하는 구성으로 하여도 좋다.
또한, 조작 버튼(7303)에 의해 전원의 ON, OFF 동작이나 표시하는 영상의 전환 등을 행할 수 있다.
도 30의 (B)에 표시부(7302)를 인출 부재(7304)에 의해 인출한 상태를 도시한다. 이 상태에서 표시부(7302)에 영상을 표시할 수 있다. 또한, 하우징(7301)의 표면에 배치된 조작 버튼(7303)에 의해 한 손으로 용이하게 조작할 수 있다.
또한, 표시부(7302)를 인출하였을 때에 표시부(7302)가 만곡되지 않도록 표시부(7302)의 단부에 보강을 위한 프레임을 제공하여도 좋다.
또한, 이 구성 이외에 하우징에 스피커를 제공하고, 영상 신호와 함께 수신한 음성 신호에 따라 음성을 출력하는 구성으로 하여도 좋다.
표시부(7302)에는 본 발명의 일 형태의 발광 장치가 내장된다. 따라서, 표시부(7302)는 유연하고 또한 신뢰성이 높은 표시부이기 때문에 표시 장치(7300)는 경량이며 또한 신뢰성이 높은 표시 장치로 할 수 있다.
또한, 본 발명의 일 형태의 발광 장치를 구비하고 있으면, 상기에서 제시한 전자 기기나 조명 장치에 특별히 한정되지 않는 것은 말할 필요도 없다.
본 실시형태는 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
100: 발광 장치 101: 소자 형성 기판
102: 전재 기판 103: 자외선
104: 층 105: 층
107: 마스크 109: 층
111: 기판 112: 접착층
113: 박리층 114: 격벽
115: 전극 116: 단자 전극
117: EL층 118: 전극
119: 하지층 120: 접착층
121: 기판 122: 개구
123: 이방성 도전 접속층 124: 외부 전극
125: 발광 소자 131: 표시 영역
200: 발광 장치 205: 절연층
206: 게이트 전극 207: 게이트 절연층
208: 반도체층 210: 절연층
211: 절연층 216: 단자 전극
219: 배선 231: 표시 영역
232: 트랜지스터 251: 주변 회로
252: 트랜지스터 264: 차광막
266: 착색층 268: 오버코트층
318: 전극 320: EL층
322: 전극 330: 발광 소자
331: 발광 소자 2100: 발광 장치
2101: 소자 형성 기판 2111: 기판
2112: 접착층 2113: 박리층
2114: 격벽 2115: 전극
2116: 단자 전극 2117: EL층
2118: 전극 2119: 하지층
2120: 접착층 2121: 기판
2122: 개구 2123: 이방성 도전 접속층
2124: 외부 전극 2125: 발광 소자
2126: 산소 플라즈마 2131: 표시 영역
2200: 발광 장치 2205: 절연층
2206: 게이트 전극 2207: 게이트 절연층
2208: 반도체층 2210: 절연층
2211: 절연층 2216: 단자 전극
2219: 배선 2231: 표시 영역
2232: 트랜지스터 2251: 주변 회로
2252: 트랜지스터 2264: 차광막
2266: 착색층 2268: 오버코트층
2300: 발광 장치 3100: 발광 장치
3101: 소자 형성 기판 3104: 층
3105: 층 3111: 기판
3112: 접착층 3113: 박리층
3114: 격벽 3115: 전극
3116: 단자 전극 3117: EL층
3118: 전극 3119: 하지층
3120: 접착층 3121: 기판
3122: 개구 3123: 이방성 도전 접속층
3124: 외부 전극 3125: 발광 소자
3131: 표시 영역 3141: 홈부
3150: 부위 3200: 발광 장치
3205: 절연층 3206: 게이트 전극
3207: 게이트 절연층 3208: 반도체층
3210: 절연층 3211: 절연층
3216: 단자 전극 3219: 배선
3231: 표시 영역 3232: 트랜지스터
3251: 주변 회로 3252: 트랜지스터
3264: 차광막 3266: 착색층
3268: 오버코트층 7100: 휴대 표시 장치
7101: 하우징 7102: 표시부
7103: 조작 버튼 7104: 송수신 장치
7200: 조명 장치 7201: 스테이지부
7202: 발광부 7203: 조작 스위치
7210: 조명 장치 7212: 발광부
7220: 조명 장치 7222: 발광부
7300: 표시 장치 7301: 하우징
7302: 표시부 7303: 조작 버튼
7304: 부재 7305: 제어부
7400: 휴대 전화기 7401: 하우징
7402: 표시부 7403: 조작 버튼
7404: 외부 접속 포트 7405: 스피커
7406: 마이크 122a: 개구
122b: 개구 209a: 소스 전극
209b: 드레인 전극 2122a: 개구
2122b: 개구 2209a: 소스 전극
2209b: 드레인 전극 3121a: 부위
3209a: 소스 전극 3209b: 드레인 전극
320a: 전하 발생층

Claims (2)

  1. 제 1 전극과, 상기 제 1 전극 위의 EL층과, 상기 EL층 위의 제 2 전극을 포함하는 발광 소자와,
    단자 전극을 갖고,
    상기 단자 전극 위에, 상기 단자 전극과 접하도록 제 1 층을 형성하고,
    상기 제 1 전극 위에, 상기 제 1 전극과 접하도록 상기 EL층을 형성하고,
    상기 제 1 층 위에, 상기 제 1 층과 접하도록 제 2 층을 형성하고,
    상기 EL층 위에, 상기 EL층과 접하도록 상기 제 2 전극을 형성하고,
    상기 제 2 전극 위에, 제 1 개구부를 포함하는 제 1 수지층을 형성하고,
    상기 제 1 개구부를 포함하는 상기 제 1 수지층 위에, 제 2 개구부를 포함하는 기판을 배치하고,
    상기 제 1 개구부와 상기 제 2 개구부가 중첩하는 영역에서, 상기 제 2 층 위에, 제 2 수지층을 형성하고,
    상기 제 2 수지층, 상기 제 1 층 및 상기 제 2 층을 제거하여, 상기 단자 전극의 표면을 노출시키고,
    노출된 상기 단자 전극에 접하도록 도전층을 형성하는, 발광 장치의 제작 방법.
  2. 제 1 항에 있어서,
    상기 제 1 층과 상기 EL층은 각각 유기 재료를 갖고,
    상기 제 2 층과 상기 제 2 전극은 각각 금속 재료, 도전성을 갖는 산화물 재료, 또는 반도체 재료를 갖는, 발광 장치의 제작 방법.
KR1020220047604A 2013-03-14 2022-04-18 발광 장치 및 발광 장치의 제작 방법 KR102519774B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2013051231 2013-03-14
JPJP-P-2013-051231 2013-03-14
JPJP-P-2013-093328 2013-04-26
JP2013093328 2013-04-26
JP2013120369 2013-06-07
JPJP-P-2013-120369 2013-06-07
KR1020210014480A KR102389436B1 (ko) 2013-03-14 2021-02-02 발광 장치 및 발광 장치의 제작 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020210014480A Division KR102389436B1 (ko) 2013-03-14 2021-02-02 발광 장치 및 발광 장치의 제작 방법

Publications (2)

Publication Number Publication Date
KR20220054561A KR20220054561A (ko) 2022-05-03
KR102519774B1 true KR102519774B1 (ko) 2023-04-10

Family

ID=51523630

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020140029789A KR102213495B1 (ko) 2013-03-14 2014-03-13 발광 장치 및 발광 장치의 제작 방법
KR1020210014480A KR102389436B1 (ko) 2013-03-14 2021-02-02 발광 장치 및 발광 장치의 제작 방법
KR1020220047604A KR102519774B1 (ko) 2013-03-14 2022-04-18 발광 장치 및 발광 장치의 제작 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020140029789A KR102213495B1 (ko) 2013-03-14 2014-03-13 발광 장치 및 발광 장치의 제작 방법
KR1020210014480A KR102389436B1 (ko) 2013-03-14 2021-02-02 발광 장치 및 발광 장치의 제작 방법

Country Status (4)

Country Link
US (10) US9065034B2 (ko)
JP (5) JP6490901B2 (ko)
KR (3) KR102213495B1 (ko)
TW (4) TWI632707B (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6490901B2 (ja) 2013-03-14 2019-03-27 株式会社半導体エネルギー研究所 発光装置の作製方法
US9356049B2 (en) 2013-07-26 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device with a transistor on an outer side of a bent portion
US9229481B2 (en) 2013-12-20 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015125046A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and peeling method
TWI748456B (zh) 2014-02-28 2021-12-01 日商半導體能源研究所股份有限公司 顯示裝置的製造方法及電子裝置的製造方法
KR102292148B1 (ko) 2014-03-13 2021-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 제작 방법, 및 전자 기기의 제작 방법
JP6325318B2 (ja) * 2014-04-08 2018-05-16 株式会社ジャパンディスプレイ 表示装置
TWI832717B (zh) 2014-04-25 2024-02-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102377341B1 (ko) 2014-06-23 2022-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 장치
JP6636736B2 (ja) 2014-07-18 2020-01-29 株式会社半導体エネルギー研究所 回路基板の作製方法、発光装置の作製方法、電子機器の作製方法、及び発光装置
US9933812B2 (en) 2014-09-05 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Display panel, input/output device, and data processor
CN104409656B (zh) * 2014-11-27 2017-02-22 京东方科技集团股份有限公司 一种有机电致发光器件及其制备方法、显示装置
KR102298367B1 (ko) * 2015-01-05 2021-09-06 삼성디스플레이 주식회사 표시 장치
TWI696108B (zh) 2015-02-13 2020-06-11 日商半導體能源研究所股份有限公司 功能面板、功能模組、發光模組、顯示模組、位置資料輸入模組、發光裝置、照明設備、顯示裝置、資料處理裝置、功能面板的製造方法
US10204535B2 (en) * 2015-04-06 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2016208020A (ja) * 2015-04-22 2016-12-08 株式会社半導体エネルギー研究所 回路基板の作製方法、発光装置の作製方法、及び発光装置
CN104992956B (zh) * 2015-05-15 2018-11-09 深圳市华星光电技术有限公司 无边框显示装置及其制作方法
JP6761276B2 (ja) * 2015-05-28 2020-09-23 株式会社半導体エネルギー研究所 表示装置の作製方法、および電子機器の作製方法
CN107851728B (zh) 2015-07-23 2020-07-14 株式会社半导体能源研究所 显示装置、模块及电子设备
US9941475B2 (en) 2015-07-29 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device and method for manufacturing electronic device
JP6764704B2 (ja) * 2015-07-29 2020-10-07 株式会社半導体エネルギー研究所 表示装置の作製方法
CN108738377B (zh) * 2015-07-30 2020-11-10 株式会社半导体能源研究所 发光装置的制造方法、发光装置、模块及电子设备
KR102340066B1 (ko) * 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
US10181424B2 (en) 2016-04-12 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method and manufacturing method of flexible device
US10741590B2 (en) 2016-04-12 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Peeling method and manufacturing method of flexible device
CN109075079B (zh) * 2016-04-22 2022-04-15 株式会社半导体能源研究所 剥离方法及柔性装置的制造方法
US10522574B2 (en) 2016-05-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of display device and manufacturing method of electronic device
KR102378976B1 (ko) * 2016-05-18 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기
TWI727041B (zh) * 2016-05-20 2021-05-11 日商半導體能源研究所股份有限公司 顯示裝置
US10170600B2 (en) 2017-01-12 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20180100013A (ko) 2017-02-28 2018-09-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US11444255B2 (en) 2017-05-18 2022-09-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device, display device, display module, and electronic device
KR102462421B1 (ko) 2017-11-15 2022-11-03 삼성디스플레이 주식회사 디스플레이 장치
DE102017129524A1 (de) * 2017-12-12 2019-06-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines semitransparenten Displays sowie ein semitransparentes Display
TWI681554B (zh) * 2018-05-10 2020-01-01 友達光電股份有限公司 畫素陣列基板及其驅動方法
JP7227458B2 (ja) * 2018-11-21 2023-02-22 日亜化学工業株式会社 発光装置
CN109659324B (zh) * 2018-12-18 2021-01-15 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
KR20200136550A (ko) 2019-05-27 2020-12-08 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치의 제조방법
CN110289372A (zh) * 2019-07-02 2019-09-27 京东方科技集团股份有限公司 一种显示面板、显示装置和有机发光组件的封装方法
TWI744678B (zh) * 2019-08-21 2021-11-01 友達光電股份有限公司 電子裝置及其製作方法
JPWO2022123378A1 (ko) * 2020-12-07 2022-06-16

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150143A (ja) 1998-11-13 2000-05-30 Shunichi Uesawa エレクトロルミネセンス素子
US20010015618A1 (en) 1999-12-15 2001-08-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2003174153A (ja) 2001-07-16 2003-06-20 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法、および半導体装置
KR102213495B1 (ko) * 2013-03-14 2021-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치의 제작 방법

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP4253883B2 (ja) * 1998-11-24 2009-04-15 カシオ計算機株式会社 発光素子の製造方法
TW494447B (en) 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US8610645B2 (en) * 2000-05-12 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4244120B2 (ja) * 2001-06-20 2009-03-25 株式会社半導体エネルギー研究所 発光装置及びその作製方法
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
TW546857B (en) * 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
CN100380673C (zh) 2001-11-09 2008-04-09 株式会社半导体能源研究所 发光设备及其制造方法
US6822264B2 (en) * 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4310984B2 (ja) * 2002-02-06 2009-08-12 株式会社日立製作所 有機発光表示装置
JP2004349513A (ja) * 2003-05-22 2004-12-09 Seiko Epson Corp 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器
JP3897173B2 (ja) 2003-05-23 2007-03-22 セイコーエプソン株式会社 有機ｅｌ表示装置及びその製造方法
CN100524734C (zh) 2003-09-09 2009-08-05 三洋电机株式会社 含有电路元件和绝缘膜的半导体模块及其制造方法以及其应用
US7314785B2 (en) * 2003-10-24 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR100579184B1 (ko) * 2003-11-24 2006-05-11 삼성에스디아이 주식회사 유기전계발광표시장치
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US7863188B2 (en) * 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4696796B2 (ja) * 2005-09-07 2011-06-08 株式会社豊田自動織機 有機エレクトロルミネッセンス素子の製造方法
JP2009109770A (ja) 2007-10-30 2009-05-21 Fujitsu Ltd 表示装置製造方法および表示装置
US8754997B2 (en) * 2011-02-11 2014-06-17 Japan Display West Inc. Electro-optical device and electronic equipment
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
EP2178133B1 (en) * 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
KR101702329B1 (ko) * 2008-12-17 2017-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
KR20110067970A (ko) * 2009-12-15 2011-06-22 삼성전자주식회사 표시 기판 및 이의 제조 방법
JP2011192567A (ja) * 2010-03-16 2011-09-29 Rohm Co Ltd 有機ｅｌ装置
CN102822997A (zh) * 2010-03-24 2012-12-12 住友电木株式会社 发光元件的制造方法及用该方法制成的发光元件
JP2012003988A (ja) * 2010-06-17 2012-01-05 Hitachi Displays Ltd 有機エレクトロルミネッセンスパネルの製造方法
KR102001889B1 (ko) * 2010-12-24 2019-07-22 엘지디스플레이 주식회사 유기전계발광표시장치의 제조방법
KR102109009B1 (ko) * 2011-02-25 2020-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 사용한 전자 기기
JP2012178262A (ja) * 2011-02-25 2012-09-13 Canon Inc 発光装置の製造方法
KR102040242B1 (ko) * 2011-05-12 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 이용한 전자 기기
US8785258B2 (en) * 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5812887B2 (ja) * 2012-01-31 2015-11-17 株式会社沖データ 表示モジュール、表示装置、表示モジュールの製造方法、および表示装置の製造方法
JP2013251255A (ja) 2012-05-04 2013-12-12 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
KR20150143638A (ko) * 2013-04-15 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US9356049B2 (en) * 2013-07-26 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device with a transistor on an outer side of a bent portion
KR102292148B1 (ko) * 2014-03-13 2021-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 제작 방법, 및 전자 기기의 제작 방법
JP6761276B2 (ja) * 2015-05-28 2020-09-23 株式会社半導体エネルギー研究所 表示装置の作製方法、および電子機器の作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150143A (ja) 1998-11-13 2000-05-30 Shunichi Uesawa エレクトロルミネセンス素子
US20010015618A1 (en) 1999-12-15 2001-08-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2003174153A (ja) 2001-07-16 2003-06-20 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法、および半導体装置
KR102213495B1 (ko) * 2013-03-14 2021-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치의 제작 방법

Also Published As

Publication number Publication date
KR20210016004A (ko) 2021-02-10
US9196813B2 (en) 2015-11-24
US8956891B2 (en) 2015-02-17
US20220102667A1 (en) 2022-03-31
US10734596B2 (en) 2020-08-04
TW202107741A (zh) 2021-02-16
US9444020B2 (en) 2016-09-13
US10490766B2 (en) 2019-11-26
TWI773627B (zh) 2022-08-01
US20170084860A1 (en) 2017-03-23
JP2023011765A (ja) 2023-01-24
KR102389436B1 (ko) 2022-04-25
US20200358023A1 (en) 2020-11-12
TW201442303A (zh) 2014-11-01
JP2019117797A (ja) 2019-07-18
US20140264425A1 (en) 2014-09-18
US20150162569A1 (en) 2015-06-11
US9978981B2 (en) 2018-05-22
TWI754311B (zh) 2022-02-01
JP6725717B2 (ja) 2020-07-22
US20160072021A1 (en) 2016-03-10
US9065034B2 (en) 2015-06-23
US20180233690A1 (en) 2018-08-16
KR102213495B1 (ko) 2021-02-08
JP7169414B2 (ja) 2022-11-10
TW202218196A (zh) 2022-05-01
US20140273317A1 (en) 2014-09-18
TWI699013B (zh) 2020-07-11
US20200020875A1 (en) 2020-01-16
US20240130157A1 (en) 2024-04-18
JP2020155420A (ja) 2020-09-24
TW201906201A (zh) 2019-02-01
TWI632707B (zh) 2018-08-11
KR20140113466A (ko) 2014-09-24
KR20220054561A (ko) 2022-05-03
US11201308B2 (en) 2021-12-14
JP6490901B2 (ja) 2019-03-27
JP2015015232A (ja) 2015-01-22
JP2021192391A (ja) 2021-12-16

Similar Documents

Publication Publication Date Title
KR102519774B1 (ko) 발광 장치 및 발광 장치의 제작 방법
JP6977194B2 (ja) 電子機器
KR102662276B1 (ko) 전자 기기
JP6676140B2 (ja) 表示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant