KR102491456B1 - Iii족 질화물 반도체 발광소자 및 그 제조 방법 - Google Patents

Iii족 질화물 반도체 발광소자 및 그 제조 방법 Download PDF

Info

Publication number
KR102491456B1
KR102491456B1 KR1020197027804A KR20197027804A KR102491456B1 KR 102491456 B1 KR102491456 B1 KR 102491456B1 KR 1020197027804 A KR1020197027804 A KR 1020197027804A KR 20197027804 A KR20197027804 A KR 20197027804A KR 102491456 B1 KR102491456 B1 KR 102491456B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
type contact
contact layer
type
Prior art date
Application number
KR1020197027804A
Other languages
English (en)
Other versions
KR20190125356A (ko
Inventor
야스히로 와타나베
Original Assignee
도와 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도와 일렉트로닉스 가부시키가이샤 filed Critical 도와 일렉트로닉스 가부시키가이샤
Publication of KR20190125356A publication Critical patent/KR20190125356A/ko
Application granted granted Critical
Publication of KR102491456B1 publication Critical patent/KR102491456B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

종래보다도 발광 출력을 유지할 수 있는 신뢰성이 향상된 III족 질화물 반도체 발광소자 및 그 제조 방법을 제공한다.
본 발명의 III족 질화물 반도체 발광소자는, 기판 상에, n형 반도체층, 발광층, p형 전자 블록층, AlxGa1 － xN으로 이루어지는 p형 컨택트층, 및 p측 반사 전극을 이 순서로 구비하고, 상기 발광층으로부터의 중심 발광 파장은 265 nm 이상 330 nm 이하이고, 상기 p형 컨택트층은 상기 p측 반사 전극과 접하고, 또한 상기 p형 컨택트층의 두께가 20 nm 이상 80 nm 이하이고, 상기 p형 컨택트층의 Al 조성비 x가 하기 식(1)을 만족한다.
　[수 1]
Figure 112019096982660-pct00020
(1)
다만, 상기 식(1) 중 λp는 상기 중심 발광 파장(nm)이다.

Description

III족 질화물 반도체 발광소자 및 그 제조 방법
본 발명은 III족 질화물 반도체 발광소자 및 그 제조 방법에 관한 것으로, 특히, 높은 발광 출력을 유지할 수 있는 신뢰성이 향상된 III족 질화물 반도체 발광소자 및 그 제조 방법에 관한 것이다.
Al, Ga, In 등과 N의 화합물로 이루어지는 III족 질화물 반도체는, 직접 천이형 밴드 구조를 가지는 와이드 밴드갭 반도체로서, 살균, 정수(淨水), 의료, 조명, 고밀도 광기록 등의 폭넓은 응용 분야가 기대되는 재료이다. 특히, 발광층에 III족 질화물 반도체를 이용한 발광소자는, III족 원소의 함유 비율을 조정함으로써 심자외광(深紫外光)부터 가시광선 영역까지를 커버할 수 있어 다양한 광원에의 실용화가 진행되고 있다.
일반적인 심자외발광의 III족 질화물 반도체 발광소자는, 사파이어나 AlN 단결정 등의 기판 상에, 버퍼층을 통해 n형 반도체층, 발광층, p형 반도체층을 순차 형성하고, 또한 n형 반도체층과 전기적으로 접속하는 n측 전극, p형 반도체층과 전기적으로 접속하는 p측 전극을 각각 형성함으로써 얻어진다. 또한, p형 반도체층의 p측 전극 측에는 오믹 접촉을 취하기 때문에, 홀 농도를 높이기 쉬운 p형 GaN 컨택트층을 형성하는 것이 일반적이다. 또한, 발광층에는, III족 질화물 반도체로 이루어지는 장벽층과 우물층을 교대로 적층한 다중 양자 우물(MQW) 구조를 이용하는 것이 일반적이다.
여기서, III족 질화물 반도체 발광소자에 요구되는 특성 중의 하나는, 높은 외부 양자 효율 특성이다. 외부 양자 효율은, (i) 내부 양자 효율, (ii) 전자 유입 효율, 및 (iii) 광 취출(取出) 효율에 의해서 정해진다.
특허문헌 1에서는, AlGaN 혼정(混晶)의 p형 컨택트층, 및 발광층으로부터의 방사광에 대해 반사성을 나타내는 반사 전극을 구비하는, 기판 측을 광 취출 방향으로 하는 자외 발광 다이오드가 개시되어 있다. 특허문헌 1에 따르면, 단파장의 광에 대해서는, AlGaN으로 이루어지는 p형 컨택트층의 Al 조성비를 높게 할수록, p형 컨택트층의 투과율을 높게 할 수 있다. 여기서, 특허문헌 1에서는, 종래 일반적인 GaN으로 이루어지는 p형 컨택트층으로 변경하고, 발광 파장에 따른 투과율을 가지는 AlGaN으로 이루어지는 p형 컨택트층을 이용하는 것을 제안하고 있다. 특허문헌 1에 따르면, AlGaN으로 이루어지는 p형 컨택트층에 의해서 홀 농도가 저하한다고 해도, 방사광에 대한 p형 컨택트층의 투과율이 높아지기 때문에 광 취출 효율의 대폭적인 개선이 얻어지고, 전체적으로 외부 양자 효율이 향상한다.
특허문헌 1 : 일본 특허공개 2015－216352호 공보
특허문헌 1에 따르면, 방사광에 대한 p형 컨택트층의 투과율은 높으면 높을수록 바람직하다고 여겨진다. 그래서, 본 발명자가 이 지견(智見)을 검토했는데, 중심 발광 파장에 대한 p형 컨택트층의 투과율을 높이기 위해서 AlGaN으로 이루어지는 p형 컨택트층의 Al 조성비를 과잉으로 한 경우, 이하의 현상이 발생할 수 있는 것이 실험적으로 분명해졌다. 즉, III족 질화물 반도체 발광소자의 중심 발광 파장과 p형 컨택트층의 관계에 따라서는 종래 기술에 비해 발광 출력이 높은 III족 질화물 반도체소자를 얻을 수 있지만, 이렇게 하여 제작한 III족 질화물 반도체 발광소자의 샘플의 일부에는, 초기의 발광 출력으로부터 반감(半減)할수록 발광 출력이 갑자기 열화하는 현상의 발생이 확인되었다. 이와 같이 발광 출력이 갑자기 열화하는 현상을, 본 명세서에서 「돈사(頓死)」라고 칭하는 것으로 한다. 구체적으로는, III족 질화물 반도체 발광소자의 샘플을 20 mA로 통전시켜 초기의 발광 출력을 측정하고, 그 다음에 100 mA로 3초간 통전시킨 후, 재차 20 mA로 측정했을 때에, 초기의 발광 출력에 대해서 반감 이상의 출력 저하가 확인된 샘플은 돈사가 발생한 것으로 한다.
이러한 돈사의 발생은, GaN으로 이루어지는 p형 컨택트층을 이용한 종래의 III족 질화물 반도체소자에서는 확인되지 않았던 것이다. 그리고, 이러한 돈사가 발생할 수 있는 III족 질화물 반도체소자에서는, 발광 출력이 개선되었다고 해도, 신뢰성이 낮아 도저히 제품화될 수 없다.
그래서, 본 발명의 목적은, 종래보다도 발광 출력을 높게 할 수 있고, 또한 신뢰성이 있는 III족 질화물 반도체 발광소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자는, 상기 과제를 해결하는 방도에 대해 예의 검토했다. 본 발명자는, III족 질화물 반도체 발광소자의 중심 발광 파장과 AlGaN으로 이루어지는 p형 컨택트층의 관계에 주목하고, 양쪽이 적절한 관계식을 만족하는 경우, 상술한 돈사가 발생하지 않고, 또한 종래보다도 발광 출력, 즉 외부 양자(量子) 효율을 개선할 수 있는 것을 실험적으로 밝혔다. 이렇게 하여, 중심 발광 파장에 대해 적절한 AlGaN으로 이루어지는 p형 컨택트층을 설치함으로써 종래보다도 발광 출력을 높게 할 수 있고, 또한 신뢰성이 있는 III족 질화물 반도체 발광소자가 얻어지는 것을 본 발명자는 깨달았다. 이 지견은 발광 파장 270 nm 이상 310 nm 이하의 III족 질화물 반도체 발광소자에 적용할 수 있고, 또한 발광 파장 270 nm 이상 330 nm 이하의 III족 질화물 반도체 발광소자에도 적용할 수 있다는 것이 실험적으로 확인되었다. 이렇게 하여 본 발명자는 본 발명을 완성하기에 이르렀다.
즉, 본 발명의 요지 구성은 이하와 같다
[1] 기판 상에, n형 반도체층, 발광층, p형 전자 블록층, AlxGa1 － xN으로 이루어지는 p형 컨택트층, 및 p측 반사 전극을 이 순서로 구비하는 III족 질화물 반도체 발광소자로서,
상기 발광층으로부터의 중심 발광 파장은 270 nm 이상 330 nm 이하이고,
상기 p형 컨택트층은 상기 p측 반사 전극과 접하고, 또한 상기 p형 컨택트층의 두께가 20 nm 이상 80 nm 이하이고,
상기 p형 컨택트층의 Al 조성비 x가 하기 식(1)을 만족하는 것을 특징으로 하는 III족 질화물 반도체 발광소자.
[수 1]
Figure 112019096982660-pct00001
식(1)
다만, 상기 식(1) 중 λp는 상기 중심 발광 파장(nm)이다.
[2] 기판 상에, n형 반도체층, 발광층, p형 전자 블록층, AlxGa1 － xN으로 이루어지는 p형 컨택트층, 및 p측 반사 전극을 이 순서로 구비하는 III족 질화물 반도체 발광소자로서,
상기 발광층으로부터의 중심 발광 파장은 270 nm 이상 310 nm 이하이고,
상기 p형 컨택트층은 상기 p측 반사 전극과 접하고, 또한 상기 p형 컨택트층의 두께가 20 nm 이상 80 nm 이하이고,
상기 p형 컨택트층의 Al 조성비 x가 하기 식(1)을 만족하는 것을 특징으로 하는 III족 질화물 반도체 발광소자.
[수 2]
Figure 112019096982660-pct00002
식(1)
다만, 상기 식(1) 중 λp는 상기 중심 발광 파장(nm)이다.
[3] 상기 p형 컨택트층은, 상기 p측 반사 전극과 접하는 측에 Mg 농도가 3×1020 atoms/㎤ 이상의 고농도 영역을 가지는, 상기 [1] 또는 [2]에 기재된 III족 질화물 반도체 발광소자.
[4] 상기 p형 컨택트층의 Al 조성비 x가 하기 식(2)를 만족하는, 상기 [1] ~ [3] 중 어느 하나에 기재된 III족 질화물 반도체 발광소자.
[수 3]
Figure 112019096982660-pct00003
식(2)
다만, 상기 식(2) 중 λp는 상기 중심 발광 파장(nm)이다.
[5] 기판 상에, n형 반도체층, 발광층 및 p형 전자 블록층을 순차 형성하는 공정,
상기 p형 전자 블록층 상에 AlxGa1 － xN으로 이루어지는 p형 컨택트층을 형성하는 p형 컨택트층 형성 공정,
상기 p형 컨택트층의 바로 위에 p측 반사 전극을 형성하는 공정,
을 포함하는 III족 질화물 반도체 발광소자의 제조 방법으로서,
상기 발광층으로부터의 중심 발광 파장을 270 nm 이상 330 nm 이하로 하고,
상기 p형 컨택트층 형성 공정에서 상기 p형 컨택트층의 두께를 20 nm 이상 80 nm 이하로 하고, 또한 상기 p형 컨택트층의 Al 조성비 x가 하기 식(1)을 만족하도록 상기 p형 컨택트층을 형성하는 것을 특징으로 하는 III족 질화물 반도체 발광소자의 제조 방법.
[수 4]
Figure 112019096982660-pct00004
식(1)
다만, 상기 식(1) 중 λp는 상기 중심 발광 파장(nm)이다.
[6] 기판 상에, n형 반도체층, 발광층 및 p형 전자 블록층을 순차 형성하는 공정,
상기 p형 전자 블록층 상에 AlxGa1 － xN으로 이루어지는 p형 컨택트층을 형성하는 p형 컨택트층 형성 공정,
상기 p형 컨택트층의 바로 위에 p측 반사 전극을 형성하는 공정,
을 포함하는 III족 질화물 반도체 발광소자의 제조 방법으로서,
상기 발광층으로부터의 중심 발광 파장을 270 nm 이상 310 nm 이하로 하고,
상기 p형 컨택트층 형성 공정에서 상기 p형 컨택트층의 두께를 20 nm 이상 80 nm 이하로 하고, 또한 상기 p형 컨택트층의 Al 조성비 x가 하기 식(1)을 만족하도록 상기 p형 컨택트층을 형성하는 것을 특징으로 하는 III족 질화물 반도체 발광소자의 제조 방법.
[수 5]
Figure 112019096982660-pct00005
식(1)
다만, 상기 식(1) 중 λp는 상기 중심 발광 파장(nm)이다.
[7] 상기 p형 컨택트층 형성 공정은, III족 원료 가스, V족 원료 가스 및 Mg 원료 가스의 공급에 의해 AlxGa1 － xN으로 이루어지는 층을 결정성장시키는 제1공정과, 상기 제1공정의 종료 직후에, 상기 III족 원료 가스의 유량을 상기 제1공정의 유량의 1/4 이하로 내림과 동시에, 상기 제 제1공정에 계속하여 상기 V족 원료 가스 및 상기 Mg 원료 가스를 1분 이상 20분 이하 공급하는 제2공정을 포함하는, 상기 [5] 또는 [6]에 기재된 III족 질화물 반도체 발광소자의 제조 방법.
본 발명에 따르면, 종래보다도 발광 출력을 높게 할 수 있고, 또한 신뢰성이 있는 III족 질화물 반도체 발광소자 및 그 제조 방법을 제공할 수 있다.
도 1은 본 발명의 일 실시 형태에 따르는 III족 질화물 반도체 발광소자(100)를 설명하는 모식 단면도이다.
도 2은 본 발명의 일 실시 형태에 따르는 III족 질화물 반도체 발광소자(100)의 제조 방법을 설명하는 모식 단면도이다.
도 3은 본 발명에 따르는 III족 질화물 반도체 발광소자의 제조 방법의 적합한 실시 형태를 설명하는 모식 단면도이다.
도 4는 실시예의 실험예 1에서의, III족 질화물 반도체 발광소자의 중심 발광 파장과 p형 컨택트층의 Al 조성비의 대응 관계를 나타내는 그래프이다.
도 5는 실시예의 실험예 3에서의, III족 질화물 반도체 발광소자의 중심 발광 파장과 p형 컨택트층의 Al 조성비의 대응 관계를 나타내는 그래프이다.
본 발명에 따르는 실시 형태의 설명에 앞서, 이하의 점에 대해 미리 설명한다. 우선, 본 명세서에서 Al 조성비를 명시하지 않고 단지 「AlGaN」라고 표기하는 경우는, III 족 원소(Al, Ga의 합계)와 N의 화학 조성비가 1：1이고, III 족 원소 Al와 Ga의 비율은 부정(不定)의 임의의 화합물을 의미하는 것으로 한다. 이 경우, III족 원소인 In에 대한 표기가 없더라도, III족 원소로서 Al와 Ga에 대해서 5% 이내의 양의 In을 포함하고 있어도 좋은 것으로 한다. 또한, 단순히 「AlN」 또는 「GaN」라고 표기하는 경우는 각각 Ga 및 Al가 조성비에 포함하지 않는 것을 의미하지만, 단순히 「AlGaN」라고 표기하는 경우에도 AlN 또는 GaN 중의 어느 하나인 것을 배제하는 것은 아니다. 또한, Al 조성비의 값은 포토루미네센스 측정 및 X선 회절 측정 등에 따라 측정할 수 있다.
또한, 본 명세서에서, 전기적으로 p형으로서 기능하는 층을 p형층이라고 칭하고, 전기적으로 n형으로서 기능하는 층을 n형층이라고 칭한다. 한편, Mg나 Si 등의 특정의 불순물을 의도적으로는 첨가하지 않고, 전기적으로 p형 또는 n형으로서 기능하지 않는 경우, 「i형」 또는 「언도프」라고 한다. 언도프의 층에는, 제조 과정에서의 불가피적인 불순물의 혼입은 있어도 좋고, 구체적으로는, 캐리어 밀도가 작은(예를 들면, 4×1016/㎤ 미만) 경우, 본 명세서에서 「언도프」라고 칭한다. 또한, Mg나 Si 등의 불순물 농도의 값은, SIMS 분석에 따른 것으로 한다.
또한, 에피택셜 성장에 의해 형성되는 각 층의 두께 전체는, 광 간섭식 막 두께 측정기를 이용하여 측정할 수 있다. 또한, 각 층의 두께의 각각은, 인접하는 각 층의 조성이 충분히 다른 경우(예를 들면, Al 조성비가 0.01 이상 다른 경우), 투과형 전자현미경에 의한 성장층의 단면 관찰로부터 산출할 수 있다. 또한, 인접하는 층 중, Al 조성비가 동일하거나 또는 거의 같지만(예를 들면, 0.01 미만) 불순물 농도가 다른 층의 경계 및 두께에 대해서는, 양쪽의 경계 및 각 층의 두께가 TEM－EDS에 기초하는 측정에 따른 것으로 한다. 그리고, 양쪽의 불순물 농도는 SIMS 분석에 따라 측정할 수 있다. 또한, 초격자 구조와 같이 각 층의 두께가 얇은 경우에는 TEM－EDS를 이용하여 두께를 측정할 수 있다.
이하, 도면을 참조하여 본 발명의 실시 형태에 대해 설명한다. 또한, 동일한 구성요소에는 원칙으로서 동일한 참조 번호를 교부하고, 설명을 생략한다. 또한, 각 도면에서, 설명의 편의상, 기판 및 각 층의 종횡의 비율을 실제의 비율로부터 과장해 나타내고 있다.
[제1실시 형태]
(실시 형태：III족 질화물 반도체 발광소자(100))
도 1에 나타낸 바와 같이, 본 발명의 일 실시 형태에 따르는 III족 질화물 반도체 발광소자(100)는, 기판(10) 상에, n형 반도체층(30), 발광층(40), p형 전자 블록층(60), AlxGa1 － xN으로 이루어지는 p형 컨택트층(70), 및 p측 반사 전극(80)을 이 순서로 구비한다. 그리고, 발광층(40)으로부터의 중심 발광 파장은 270 nm 이상 310 nm 이하이다. 또한, p형 컨택트층(70)은, p측 반사 전극(80)과 접하고, 또한 p형 컨택트층(70)의 두께가 20 nm 이상 80 nm 이하이고, p형 컨택트층(70)의 Al 조성비 x가 하기 식(1)을 만족한다.
[수 6]
Figure 112019096982660-pct00006
식(1)
다만, 상기 식(1) 중 λp는 상기 중심 발광 파장(nm)이다.
이하, 도 1을 참조하면서, 본 실시 형태에 따르는 III족 질화물 반도체소자(100)의 요부(要部)가 되는 상술한 각 구성의 상세를 우선 설명한다. 또한, 도 1에 도시되는 상기 구성 이외의 구체적 형태에 대해서는 후술한다.
＜기판＞
기판(10)으로서는, 발광층(40)에 의한 발광을 투과할 수 있는 기판을 이용하는 것이 바람직하고, 예를 들면, 사파이어 기판 또는 단결정 AlN 기판 등을 이용할 수 있다. 또한, 기판(10)으로서 사파이어 기판의 표면에 언도프의 AlN층을 에피택셜 성장시킨 AlN 템플레이트 기판을 이용해도 좋다.
＜n형 반도체층＞
n형 반도체층(30)은 기판(10) 상에 설치된다. n형 반도체층(30)은, 일반적인 n형층으로 할 수 있고, 예를 들면, AlGaN으로 이루어질 수 있다. n형 반도체층(30)에는 n형의 도펀트가 도프됨으로써 n형층으로서 기능하고, n형 도펀트의 구체예로서 Si, Ge, Sn, S, O, Ti, Zr 등을 들 수 있다. n형 도펀트의 도펀트 농도는, n형으로서 기능할 수 있는 도펀트 농도이면 특별히 한정되지 않고, 예를 들면, 1.0×1018 atoms/㎤ ~ 1.0×1020 atoms/㎤로 할 수 있다. 또한, n형 반도체층(30)이 AlGaN으로 이루어지는 경우, 그 Al 조성비는, 특별히 제한은 없고, 일반적인 범위로 할 수 있다. 또한, n형 반도체층(30)을 단층 또는 복수층으로 구성할 수도 있다.
＜발광층＞
발광층(40)은 n형 반도체층(30) 상에 설치된다. 또한, 본 실시 형태에서의 발광층(40)은, 상기 발광층(40)에 의한 발광의 중심 발광 파장이 270 nm 이상 310 nm 이하가 되도록 설치된다. 발광층(40)을 AlGaN의 단층 구조에 의해 형성하는 경우, 중심 발광 파장이 270 nm 이상 310 nm 이하가 되도록, 발광층(40)의 Al 조성비 a를 0.29≤a≤0.55의 범위 내에서 설정할 수 있다. 이 경우, 발광층(40)의 조성은 AlaGa1 － aN으로 나타낼 수 있다.
또한, 상술한 바와 같이 발광층(40)을 단층 구조에 의해 구성해도 좋지만, 발광층(40)을 Al 조성비가 다른 AlGaN으로 이루어지는 우물층(41) 및 장벽층(42)을 반복하여 형성된 다중 양자 우물(MQW：Multiple Quantum Well) 구조로 구성하는 것이 바람직하다. 이 경우, 우물층(41)의 Al 조성비 w는, 중심 발광 파장이 270 nm 이상 310 nm 이하가 되도록, 예를 들면, 0.29≤w≤0.55의 범위 내에서 설정할 수 있다. 또한, 장벽층(42)의 Al 조성비 b는, 우물층(41)의 Al 조성비 w보다도 높게(즉, b＞w) 하고, 예를 들면, b＞w의 조건 하에서, 장벽층(42)의 Al 조성비 b를 0.40≤b≤1.0으로 할 수 있다. 또한, 우물층(41) 및 장벽층(42)의 반복 횟수는, 특별히 제한되지 않고, 예를 들면, 1 ~ 10회로 할 수 있다. 발광층(40)의 두께 방향의 양단측(즉, 최초와 최후)을 장벽층으로 하는 것이 바람직하고, 우물층(41) 및 장벽층(42)의 반복 횟수를 n로 하면, 이 경우는 「n.5 쌍의 우물층 및 장벽층」이라고 표기하는 것으로 한다. 또한, 우물층(41)의 두께를 0.5 nm ~ 5 nm, 장벽층(42)의 두께를 3 nm ~ 30 nm로 할 수 있다.
＜p형 전자 블록층＞
p형 전자 블록층(60)은 발광층(40) 상에 설치된다. p형 전자 블록층(60)은 전자를 막고, 전자를 발광층(40)(MQW 구조의 경우에는 우물층(41)) 내에 주입하여 전자의 주입 효율을 높이기 위한 층으로서 이용된다. 이 목적을 위해, p형 전자 블록층(60)의 Al 조성비 z를 0.5≤z≤0.95로 하는 것이 바람직하다. 또한, Al 조성비 z가 0.5 이상이면, p형 전자 블록층(60)은 III족 원소로서 Al와 Ga에 대해서 5% 이내의 양의 In을 포함하고 있어도 좋다. 여기서, 발광층(40)이 전술의 장벽층(42)을 가지는 다중 양자 구조인 경우, Al 조성비 z는, 상기 조건을 만족하면서 장벽층(42)의 Al 조성비 b 및 p형 컨택트층(70)의 Al 조성비 x보다도 높게 하는 것으로 한다. 즉, z＞b이고, 또한 z＞x이다. 여기서, p형 전자 블록층(60)의 Al 조성비 z와 장벽층(42)의 Al 조성비 b의 양쪽에 관한 것으로, 0＜z－b≤0.55를 만족하는 것이 바람직하고, 0.1≤z－b≤0.55를 만족하는 것이 보다 바람직하다. 이렇게 함으로써, p형 전자 블록층(60)은 우물층(41)에의 전자의 주입 효율을 확실히 높일 수 있다. 또한, p형 전자 블록층(60)은, AlGaN 조성비가 일정한 단일층 구조로 하는 것이 바람직하다.
p형 전자 블록층(60)의 두께는 특별히 제한되지 않지만, 예를 들면, 10 nm ~ 80 nm로 하는 것이 바람직하다. p형 전자 블록층(60)의 두께가 이 범위이면, 높은 발광 출력을 확실히 얻을 수 있다. 또한, p형 전자 블록층(60)의 두께는, 장벽층(42)의 두께보다는 두꺼운 것이 바람직하다. 또한, p형 전자 블록층(60)에 도프하는 p형 도펀트로서는, Mg, Zn, Ca, Be, Mn 등을 예시할 수 있고, Mg를 이용하는 것이 일반적이다. p형 전자 블록층(60)의 도펀트 농도는, p형층으로서 기능할 수 있는 도펀트 농도이면 특별히 한정되지 않고, 예를 들면, 1.0×1018 atoms/㎤ ~ 5.0×1021atoms/㎤로 할 수 있다.
＜p형 컨택트층＞
p형 컨택트층(70)은 p형 전자 블록층(60) 상에 설치된다. p형 컨택트층(70)은, 이 위에 설치되는 p측 반사 전극(80)과 p형 전자 블록층(60)의 사이의 접촉저항을 저감하기 위한 층이다. 또한, 본 명세서에서, p형 컨택트층(70)이 p측 반사 전극(80)과 접한다는 것은, p형 컨택트층(70)과 p측 반사 전극(80)의 사이에 제조상 불가피적인 불순물 이외의 소기의 구성이 존재하지 않는 것을 의미한다.
여기서, 기술한 바와 같이, p형 컨택트층(70)은 AlxGa1 － xN으로 이루어지고, p형 컨택트층(70)의 두께는 20 nm 이상 80 nm 이하로 한다. 그리고, p형 컨택트층(70)의 Al 조성비 x가 하기 식(1)을 만족하는 것으로 한다. p형 컨택트층(70)이 이 조건을 만족하는 것의 기술적 의의에 대해서는, p측 반사 전극(80)의 상세와 아울러 설명한다.
[수 7]
Figure 112019096982660-pct00007
식(1)
다만, 상기 식(1) 중 λp는 III족 질화물 반도체 발광소자(100)의 중심 발광 파장(nm)이다. 따라서, 270≤λp≤310이다.
＜p측 반사 전극＞
p측 반사 전극(80)은 p형 컨택트층(70) 상에 접해서 설치된다. p측 반사 전극(80)은, 발광층(40)으로부터의 발광을 반사하도록, 중심 발광 파장이 270 nm 이상 310 nm 이하의 자외선에 대해서 높은 반사율(예를 들면, 60% 이상)을 가지는 금속을 이용한다. 이러한 반사율을 가지는 금속으로서, 예를 들면, 로듐(Rh), 백금(Pt), 이리듐(Ir), 루테늄(Ru), 몰리브덴(Mo), 텅스텐(W), 탄탈(Ta), 및 이들 중 어느 하나를 적어도 함유하는 합금을 이용할 수 있다. 이러한 금속 또는 합금이면 자외광에의 반사율이 높고, 또한, p형 컨택트층(70)과 p측 반사 전극(80)에서 비교적 양호한 오믹 접촉을 취할 수도 있다. 또한, 반사율의 관점에서는, 이들 중에서도, p측 반사 전극(80)이 로듐(Rh)을 단체(單體) 또는 합금의 형태로 포함하는 것이 바람직하다. 또한, p측 반사 전극(80)의 두께, 형상 및 사이즈는, III족 질화물 반도체 발광소자(100)의 형상 및 사이즈에 따라 적절히 선택할 수 있고, 예를 들면, p측 반사 전극(80)의 두께를 30 ~ 45 nm로 할 수 있다.
그런데, p형 컨택트층(70)의 Al 조성비 x가 비교적 낮은 경우, p형 컨택트층(70)은 발광층(40)으로부터의 발광을 거의 흡수해 버리기 때문에, p측 반사 전극(80)에 의한 반사에 기인하는 광 취출 효과는 거의 기대할 수 없다. 중심 발광 파장 λp가 단파장이 될수록, p형 컨택트층(70)에 의한 흡수가 현저하게 된다. 한편, p형 컨택트층(70)의 Al 조성비 x가 높아지면, p형 컨택트층(70)이 발광층(40)으로부터의 발광을 투과하기 때문에 p측 반사 전극(80)으로부터의 반사에 기인하여 광 취출 효율이 높아진다. 그렇지만, p형 컨택트층(70)의 Al 조성비 x가 높은 경우, p형 컨택트층(70)의 접촉저항이 높아져 버리기 때문에, p형 컨택트층(70)과 p측 반사 전극(80)에서 양호한 오믹 접촉이 얻기 어려워져, 결과적으로 순방향 전압(Vf)의 증대나 돈사의 발생률의 증대를 초래한다.
이러한 원인이 배경에 있다고 생각되지만, 본 발명자들의 실험에 의해, Al 조성비 x가 상기 식(1)의 상한 범위를 초과하면, 돈사가 발생하는 경우가 있는 것이 확인되었다. 한편, Al 조성비 x가 상기 식(1)의 하한 범위를 초과하는 경우, 종래 기술의 p형 GaN 컨택트층에 비교하면, p형 컨택트층(70)의 홀 농도가 저하한다. 또한, 발광층(40)으로부터의 발광도 p형 컨택트층(70)의 투과율이 충분히 높다고는 말할 수 없기 때문에, 발광의 흡수가 발생해, 출력 향상 효과를 얻을 수 없다. 그래서, Al 조성비 x가 상기 식(1)의 범위를 만족하도록 하면, p형 컨택트층(70)의 비저항은 높아지지만, p형 컨택트층(70)의 투과율을 높게 할 수 있고, 또한 발광층(40)으로부터의 발광의 투과 거리를 규제함으로써 발광 출력의 향상 효과를 누릴 수 있다. 따라서, p형 컨택트층(70)의 Al 조성비 x가 하기 식(1)을 만족시키면서, p형 컨택트층(70)의 두께를 20 nm 이상 80 nm 이하로 함으로써, 종래보다도 발광 출력을 높게 할 수 있고, 또한 신뢰성이 있는 III족 질화물 반도체 발광소자가 얻어진다.
또한, 상기 작용 효과를 확실히 얻기 위해, p형 컨택트층의 Al 조성비 x가 하기 식(2)를 만족하는 것이 바람직하다.
[수 8]
Figure 112019096982660-pct00008
식(2)
다만, 상기 식(2) 중 λp는 전술의 중심 발광 파장(nm)이다.
또한, 상기 작용 효과를 확실히 얻기 위해, p형 컨택트층(70)의 두께를 30 nm 이상으로 하는 것이 바람직하고, 40 nm 이상으로 하는 것이 보다 바람직하다. 또한, p형 컨택트층(70)의 두께를 70 nm 이하로 하는 것이 바람직하고, 60 nm 이하로 하는 것이 보다 바람직하다.
또한, 도 1에 나타낸 바와 같이, p형 컨택트층(70)은, p측 반사 전극(80)과 접하는 측에, Mg 농도가 3×1020 atoms/㎤ 이상인 고농도 영역(72)을 가지는 것이 바람직하고, 이 고농도 영역(72)에서의 Mg 농도가 5×1020 atoms/㎤ 이상인 것이 보다 바람직하다. p형 컨택트층(70)의 홀 농도를 높여 순방향 전압 Vf를 저하시킬 수 있다. 상한의 한정을 의도하지 않지만, 공업적 생산성을 고려하면, 본 실시 형태에서는 고농도 영역(72)에서의 Mg 농도의 상한을 1×1021 atoms/㎤로 할 수 있다. 이 경우, p형 컨택트층(70)에서의 p형 전자 블록층(60)측의 영역(71)의 Mg 농도는 일반적인 범위로 할 수 있고, 통상 5×1019 atoms/㎤ 이상 3×1020 atoms/㎤ 미만이다. 또한, 영역(71) 및 고농도 영역(72)에서의 Mg 농도는, SIMS 측정에 의한 각 영역에서의 평균 농도이다. p형 컨택트층(70)의 결정성을 유지하기 위해, 고농도 영역(72)의 두께는 통상 15 nm 이하이다.
이상과 같이, 본 실시 형태에 의해, 종래보다도 발광 출력을 높게 할 수 있고, 또한 신뢰성이 있는 III족 질화물 반도체 발광소자를 제공할 수 있다. 이 III족 질화물 반도체 발광소자는 p측 반사 전극에 의해 발광이 반사되므로, 기판 측 또는 기판 수평방향을 주된 광 취출 방향으로 할 수 있다.
이하, 본 실시 형태에 적용할 수 있는 구체적 형태에 대해 기재하지만, 본 실시 형태는 이하의 형태에 한정되지 않는다.
＜버퍼층＞
도 1에 나타낸 바와 같이, 기판(10)과 n형 반도체층(30)의 사이에, 양쪽의 격자 정수의 차이에 기인하는 변형을 완화하기 위한 버퍼층(20)을 설치하는 것도 바람직하다. 버퍼층(20)은 AlN 또는 AlGaN으로 이루어지는 것이 바람직하다. 또한, 기판(10)으로서 전술의 AlN 템플레이트 기판을 이용하는 경우, AlN 템플레이트 기판의 표면부의 AlN층이 버퍼층(20)에 상당하지만, 상기 AlN층 상에, 버퍼층(20)으로서 AlGaN층을 더 형성해도 좋다.
＜n측 전극＞
또한, n형 반도체층(30)의 노출면 상에 설치될 수 있는 n측 전극(90)은, 예를 들면, Ti 함유막 및 이 Ti 함유막 상에 형성된 Al 함유막을 가지는 금속 복합막으로 할 수 있고, 그 두께, 형상 및 사이즈는, 발광소자의 형상 및 사이즈에 따라 적절히 선택할 수 있다. n측 전극(90)은, 도 1에 나타내는, n형 반도체층(30)의 노출면 상에의 형성에 한정되지 않고, n형 반도체층과 전기적으로 접속하고 있으면 좋다.
＜그 외의 구성＞
또한, 도 1에는 도시하지 않지만, 발광층(40)과 p형 전자 블록층(60)의 사이에, p형 전자 블록층(60)의 Al 조성비 z보다도 Al 조성비가 높은 III족 질화물 반도체층으로 이루어지는 가이드층을 설치해도 좋다. 가이드층을 설치함으로써 발광층(40)에 정공의 주입을 촉진할 수 있다.
(III족 질화물 반도체 발광소자의 제조 방법)
다음에, 상술한 III족 질화물 반도체 발광소자(100)의 제조 방법의 일 실시 형태를, 도 2를 이용하여 설명한다. 본 발명에 따르는 III족 질화물 반도체 발광소자(100)의 제조 방법의 일 실시 형태는, 기판(10) 상에 n형 반도체층(30), 발광층(40) 및 p형 전자 블록층(60)을 순차 형성하는 공정(도 2(A), (B))과, p형 전자 블록층(60) 상에 AlxGa1 － xN으로 이루어지는 p형 컨택트층(70)을 형성하는 p형 컨택트층 형성 공정(도 2(C))와, p형 컨택트층(70)의 바로 위에 p측 반사 전극(80)을 형성하는 공정(도 2(D))을 포함한다. 또한, 발광층(40)으로부터의 중심 발광 파장을 270 nm 이상 310 nm 이하로 한다. 그리고, 도 2(C)에 나타내는 p형 컨택트층 형성 공정에서, 상기 p형 컨택트층의 두께를 20 nm 이상 80 nm 이하로 하고, 또한 상기 p형 컨택트층의 Al 조성비 x가 하기 식(1)을 만족하도록 p형 컨택트층(70)을 형성한다.
[수 9]
Figure 112019096982660-pct00009
식(1)
다만, 상기 식(1) 중 λp는 상기 중심 발광 파장(nm)이다.
이하, 본 실시 형태의 적합한 실시 형태에 따르는 플로우차트를 나타내는 도 2를 이용하여 구체적인 형태와 함께 각 공정의 상세를 순차 설명하지만, 전술의 실시 형태와 중복하는 설명에 대해서는 생략한다.
우선, 도 2(A), (B)에 나타내는, 기판(10) 상에 n형 반도체층(30), 발광층(40) 및 p형 전자 블록층(60)을 순차 형성하는 공정에서는, 유기금속 기상 성장(MOCVD：Metal Organic Chemical Vapor Deposition) 법이나 분자선 에피택시(MBE：Molecular Beam Epitaxy) 법, 스퍼터법 등의 공지의 에피택셜 성장 기술에 의해 각 층을 형성할 수 있다.
n형 반도체층(30), 발광층(40) 및 p형 전자 블록층(60)의 각 층의 형성 시에 에피택셜 성장시키기 위한 성장 온도, 성장 압력, 성장 시간에 대해서는, 각 층의 Al 조성비 및 두께에 따른 일반적인 조건으로 할 수 있다. 에피택셜 성장시키기 위한 캐리어 가스로서는, 수소 가스 혹은 질소 가스, 또는 양쪽의 혼합 가스 등을 이용하여 챔버 내로 공급하면 좋다. 또한, 상기 각 층을 성장시키는 원료 가스로서 III족 원소의 원료 가스로서 TMA(트리메틸알루미늄), TMG(트리메틸갈륨) 등을 이용할 수 있고, V족 원소 가스로서 NH3 가스를 이용할 수 있다. NH3 가스 등의 V족 원소 가스와 TMA 가스 등의 III족 원소 가스의 성장 가스의 유량을 바탕으로 계산되는 III족 원소에 대한 V족 원소의 몰비(이후, V/III 비라고 기재한다)에 대해서도, 일반적인 조건으로 하면 좋다. 또한, 도펀트원의 가스로서는, p형 도펀트에 대해서는, Mg원으로서 시클로펜타디니에르마그네슘 가스(CP2Mg) 등을, n형 도펀트에 대해서는, Si원으로서 예를 들면, 모노실란 가스(SiH4), Zn원으로서의 염화아연 가스(ZnCl2) 등을 적절히 선택하고, 소정의 유량으로 챔버 내로 공급하면 좋다.
다음에, 도 2(C)에 나타내는 p형 컨택트층 형성 공정에서는, p형 전자 블록층(60) 상에, AlxGa1 － xN으로 이루어지는 p형 컨택트층(70)을 형성한다. p형 컨택트층(70)의 두께 범위 및 Al 조성비 x의 조건에 대해서는 기술한 바와 같다. p형 컨택트층(70)도, MOCVD법 등에 의한 에피택셜 성장에 의해서 형성할 수 있다.
여기서, p형 컨택트층(70)에서, p측 반사 전극(80)과 접하는 측의 고농도 영역(72)의 Mg 농도를 3×1020 atoms/㎤ 이상으로 하기 위해서는, p형 컨택트층 형성 공정이 이하의 제1 및 제2 공정을 포함하는 것이 바람직하다. 즉, p형 컨택트층 형성 공정은, III족 원료 가스, V족 원료 가스 및 Mg 원료 가스의 공급에 의해 AlxGa1－xN으로 이루어지는 층을 결정성장시키는 제1공정과, 상기 제1공정의 종료 직후에, 상기 III족 원료 가스의 유량을 상기 제1공정의 유량의 1/4 이하로 내림과 동시에, 상기 제 제1공정에 계속하여 상기 V족 원료 가스 및 상기 Mg 원료 가스를 1분 이상 20분 이하 공급하는 제2공정을 포함하는 것이 바람직하다. 도 3을 이용하여 이 적합한 형태를 설명한다.
도 3(A), (B)에 나타낸 바와 같이, 우선, 제1공정에서는, III족 원료 가스, V족 원료 가스, 및 Mg 원료 가스의 공급에 의해 AlxGa1 － xN으로 이루어지는 층을 결정성장시킨다. 이 제1공정에서는, 일반적인 조건에 의해 AlxGa1 － xN으로 이루어지는 p형 컨택트층(70)을 에피택셜 성장시키면 좋다. 계속해서 제2공정에서는, 제1공정의 종료 직후에, III족 원료 가스의 유량을 제1공정의 유량의 1/4 이하로 내린다. 이 때, 제1공정에 계속하여 V족 원료 가스 및 Mg 원료 가스를 1분 이상 20분 이하 공급하는 것으로 한다. 제1공정 및 제2공정을 거침으로써 p형 컨택트층(70)의 표층부인 영역(71)에서의 Mg의 존재 확률이 높아지고, Mg의 고농도 영역을 형성할 수 있다. 도 3(C)에서는, 제2공정 후에, Mg의 고농도 영역(72)이 형성된 것을 모식적으로 나타내는 것이다.
또한, 상기 제2공정에서, III족 원료 가스의 유량을 제1공정의 유량의 1/10 이하로 내리는 것이 보다 바람직하고, III족 원료 가스의 공급을 정지하는 것이 보다 바람직하다. 이렇게 함으로써, 보다 확실히 고농도 영역(72)의 Mg 농도를 높일 수 있다.
그리고, p형 컨택트층(70)을 형성한 후, 도 2(D), 도 3(D)에 나타낸 바와 같이, p형 컨택트층(70)의 바로 위에 p측 반사 전극(80)을 형성한다. p측 반사 전극(80)은, 스퍼터법이나 진공증착법 등에 의해 성막할 수 있다.
또한, 도 2(B) ~ (D)에 나타낸 바와 같이, 버퍼층(20)을 기판(10)의 표면(10A) 상에 형성해도 좋다. 또한, 발광층(40), p형 전자 블록층(60) 및 p형 컨택트층(70)의 일부를 에칭 등에 의해 제거하고, 노출된 n형 반도체층(30) 상에 n측 전극(90)을 형성할 수 있다.
[제2실시 형태]
상술의 제1실시 형태에서의 발광층(40)으로부터의 중심 발광 파장은 270 nm 이상 310 nm 이하이었지만, 본 발명은, 발광층으로부터의 중심 발광 파장이 270 nm 이상 330 nm 이하의 III족 질화물 반도체 발광소자에도 적용할 수 있다. 즉, 본 발명의 제2실시 형태에 따르는 III족 질화물 반도체 발광소자(100)는, 기판(10) 상에, n형 반도체층(30), 발광층(40), p형 전자 블록층(60), AlxGa1 － xN으로 이루어지는 p형 컨택트층(70), 및 p측 반사 전극(80)을 이 순서로 구비한다. 그리고, 발광층(40)으로부터의 중심 발광 파장은 270 nm 이상 330 nm 이하이다. 또한, p형 컨택트층(70)은, p측 반사 전극(80)과 접하고, 또한 p형 컨택트층(70)의 두께가 20 nm 이상 80 nm 이하이고, p형 컨택트층(70)의 Al 조성비 x가 전술의 식(1)을 만족한다. 도 1 ~ 도 3에 중복하는 구성에 대해서는, 동일한 부호를 이용하고 중복하는 설명을 생략한다. 따라서, 전술의 식(1), (2)에서의 λp의 수치 범위로서 270≤λp≤330이 적용된다.
또한, 발광층으로부터의 중심 발광 파장이 270 nm 이상 330 nm 이하인 제2실시 형태에 따르는 III족 질화물 반도체 발광소자(100)의 제조 방법은, 기판(10) 상에 n형 반도체층(30), 발광층(40) 및 p형 전자 블록층(60)을 순차 형성하는 공정과, p형 전자 블록층(60) 상에 AlxGa1 － xN으로 이루어지는 p형 컨택트층(70)을 형성하는 p형 컨택트층 형성 공정과, p형 컨택트층(70)의 바로 위에 p측 반사 전극(80)을 형성하는 공정을 포함한다. 그리고, 발광층(40)으로부터의 중심 발광 파장을 270 nm 이상 330 nm 이하로 한다. 또한, p형 컨택트층 형성 공정에서, 상기 p형 컨택트층의 두께를 20 nm 이상 80 nm 이하로 하고, 또한 상기 p형 컨택트층의 Al 조성비 x가 전술의 식(1)을 만족하도록 p형 컨택트층(70)을 형성한다.
또한, 발광층(40)으로부터의 중심 발광 파장을 270 nm 이상 330 nm 이하로 하기 위해서는, 발광층(40)을 AlGaN의 단층 구조에 의해 형성하는 경우, 발광층(40)의 Al 조성비 a를, 0.17≤a≤0.55의 범위 내에서 설정하면 좋다. 또한, 발광층(40)을 우물층(41) 및 장벽층(42)을 포함하는 다중 양자 우물 구조로 구성하는 경우, 우물층(41)의 Al 조성비 w를 0.17≤w≤0.55의 범위 내로 하면서, b＞w의 조건 하에서, 장벽층(42)의 Al 조성비 b를 0.30≤b≤1.0의 범위 내에서 적절히 설정하면 좋다.
실시예
[실험예 1]
(발명예 1)
이하, 실시예를 이용하여 본 발명을 더 상세하게 설명하지만, 본 발명은 이하의 실시예에 아무런 한정되는 것은 아니다. 도 2에 나타낸 플로우차트에 따라서, 발명예 1과 관련되는 III족 질화물 반도체 발광소자를 제작했다. 우선, 사파이어 기판(직경 2 인치, 두께：430 μm, 면방위：(0001))을 준비했다. 그 다음에, MOCVD법에 따라, 상기 사파이어 기판 상에 중심 막 두께 0.60 μm(평균 막 두께 0.61 μm)의 AlN층을 성장시키고, AlN 템플레이트 기판으로 했다. 이 때, AlN층의 성장 온도는 1300℃, 챔버 내의 성장 압력은 10 Torr이고, V/III 비가 163이 되도록 암모니아 가스와 TMA 가스의 성장 가스 유량을 설정했다. 또한, AlN층의 막 두께에 대해서는, 광 간섭식 막 두께 측정기(나노 스펙 M6100A；Nanometrics 사 제)를 이용하여 웨이퍼면 내의 중심을 포함하는, 등간격으로 분산시킨 합계 25개소의 막 두께를 측정했다.
그 다음에, 상기 AlN 템플레이트 기판을 열처리 로에 도입해, 로 내를 질소 가스 분위기로 한 후에, 로 내의 온도를 승온해 AlN 템플레이트 기판에 대해서 열처리를 실시했다. 이 때, 가열 온도는 1650℃, 가열 시간은 4시간으로 했다.
계속해서, MOCVD법에 따라, 언도프의 Al0 . 7Ga0 .3N으로 이루어지는 두께 1 μm의 버퍼층을 형성했다. 다음에, Al0 . 65Ga0 .35N으로 이루어지고, Si 도프한 두께 2 μm의 n형 반도체층층을 상기 버퍼층 상에 형성했다. 또한, SIMS 분석의 결과, n형 반도체층의 Si 농도는 1.0×1019 atoms/㎤이었다.
계속해서, n형 반도체층 상에, Al0 . 45Ga0 .55N으로 이루어지는 두께 3 nm의 우물층 및 Al0 . 64Ga0 .36N으로 이루어지는 두께 7 nm의 장벽층을 교대로 3.5 쌍 반복해 적층한 발광층을 형성했다. 3.5 쌍의 0.5는, 발광층의 최초와 최후를 장벽층으로 한 것을 나타낸다.
그 후, 발광층 상에, 수소 가스를 캐리어 가스로서 Al0 . 68Ga0 .32N으로 이루어지는 두께 40 nm의 p형 전자 블록층을 형성했다(도 3(H)). p형 전자 블록층의 형성 시에, Mg원으로서 CP2Mg 가스를 챔버에 공급하여 Mg를 도프했다. 또한, SIMS 분석의 결과, p형 전자 블록층의 Mg 농도는 5.0×1018 atoms/㎤이었다.
계속해서, Al0 . 56Ga0 .44N으로 이루어지는 p형 컨택트층을 형성하고, 그 두께를 50 nm로 했다. III족원의 TMA 가스, TMG 가스, 및 V족원의 암모니아가스와 함께 Mg원으로서 CP2Mg 가스를 챔버에 공급하여 Mg를 도프한 p형 컨택트층을 성장할 때까지를 p형 컨택트층 형성의 제1공정으로 한다(도 3(B)). 그 후, 도 3(C)에 나타낸 바와 같이 제2공정으로서 III족원 가스의 공급만 정지하고, Mg원 가스 및 V족원 가스만을 10.5분간 공급하여 p형 컨택트층의 표면 측에 고농도 영역을 형성했다.
또한, 상기 p형 컨택트층의 Al 조성을 특정할 때에, 포토루미네센스 측정에 따라 분석된 p형 컨택트층의 발광 파장(밴드갭 에너지)으로부터 p형 컨택트층의 Al 조성을 결정했다.
SIMS 분석의 결과, p형 컨택트층에서, p형 전자 블록층측의 두께 45 nm 부분(영역(71))의 Mg 농도는 1×1020 atoms/㎤이고, Mg를 고농도로 한 나머지 5 nm 부분(고농도 영역(72))의 Mg 농도는 3×1020 atom/㎤이었다.
그 후, p형 컨택트층 상에 마스크를 형성해 드라이 에칭에 의한 메사에칭을 행하여 n형 반도체층을 노출시켰다. 그 다음에, p형 컨택트층 상에, 두께 0.04 μm의 Rh로 이루어지는 p측 반사 전극을 스퍼터법에 따라 형성하고, 노출된 n형 반도체층 상에는 Ti/Al로 이루어지는 n측 전극을 형성했다. 또한, n측 전극 중, Ti의 두께는 200Å이고 Al의 두께는 1500Å이다. 최후에 550℃에서 컨택트 어닐(RTA)을 실시했다. 이렇게 하여 발명예 1과 관련되는 III족 질화물 반도체 발광소자를 제작했다. 발명예 1의 층 구조를 표 1에 나타낸다.
Figure 112019096982660-pct00010
(발명예 2)
발명예 1에서의 p형 컨택트층의 Al 조성비를 0.46으로 변경한 이외는, 발명예 1과 마찬가지로 하여, 발명예 2와 관련되는 III족 질화물 반도체 발광소자를 제작했다. 또한, SIMS 분석의 결과, 발명예 2의 p형 컨택트층에서도, p형 전자 블록층측의 두께 45 nm 부분(영역(71))의 Mg 농도는 1×1020 atoms/㎤이고, 제2공정에 의해 Mg를 고농도로 한 나머지 5 nm 부분(고농도 영역(72))의 Mg 농도는 3×1020 atom/㎤이었다.
(발명예 3)
발명예 1에서의 p형 컨택트층의 Al 조성비를 0.41로 변경한 이외는, 발명예 1과 마찬가지로 하여, 발명예 3과 관련되는 III족 질화물 반도체 발광소자를 제작했다.
(종래예 1)
발명예 1에서의 p형 컨택트층의 Al 조성비를 0(즉, GaN)으로 변경하고, 또한 두께를 150 nm로 변경한 이외는, 발명예 1과 마찬가지로 하여, 종래예 1과 관련되는 III족 질화물 반도체 발광소자를 제작했다.
(비교예 1)
발명예 1에서의 p형 컨택트층의 Al 조성비를 0.62로 변경한 이외는, 발명예 1과 마찬가지로 하여, 발명예 3과 관련되는 III족 질화물 반도체 발광소자를 제작했다.
(비교예 2)
발명예 1에서의 p형 컨택트층의 Al 조성비를 0.35로 변경한 이외는, 발명예 1과 마찬가지로 하여, 발명예 3과 관련되는 III족 질화물 반도체 발광소자를 제작했다.
(비교예 3)
발명예 2에서의 우물층을 Al0 . 29Ga0 .71N으로, 장벽층을 Al0 . 43Ga0 .57N으로 변경한 이외는, 발명예 2와 마찬가지로 하여, 비교예 3과 관련되는 III족 질화물 반도체 발광소자를 제작했다.
(발명예 4)
비교예 3에서의 p형 컨택트층의 Al 조성비를 0.39로 변경한 이외는, 비교예 3과 마찬가지로 하여, 발명예 4와 관련되는 III족 질화물 반도체 발광소자를 제작했다.
(발명예 5)
비교예 3에서의 p형 컨택트층의 Al 조성비를 0.23으로 변경한 이외는, 비교예 3과 마찬가지로 하여, 발명예 5와 관련되는 III족 질화물 반도체 발광소자를 제작했다.
(종래예 2)
비교예 3에서의 p형 컨택트층의 Al 조성비를 0으로 변경한 이외는, 비교예 3과 마찬가지로 하고, 종래예 2와 관련되는 III족 질화물 반도체 발광소자를 제작했다.
이상의 발명예 1 ~ 5, 종래예 1, 2 및 비교예 1 ~ 3의 p형 컨택트층의 형성 조건을 이하의 표 2에 나타낸다.
Figure 112019096982660-pct00011
＜평가 1＞
발명예 1 ~ 3, 종래예 1 및 비교예 1 ~ 2로부터 얻어진 반도체 발광소자에 정전류 전압 전원을 이용하여 20 mA의 전류를 흘렸을 때의 순방향 전압 Vf 및 적분구에 의한 발광 출력 Po를 측정하고, 각각 3개의 시료의 측정 결과의 평균치를 구했다. 발명예 1 ~ 5, 종래예 1, 2 및 비교예 1 ~ 3에 대해서, 결과를 표 2에 아울러 나타낸다. 또한, 광 화이버 분광기에 의해서 발명예 1 ~ 3, 종래예 1 및 비교예 1 ~ 2의 중심 발광 파장을 측정했는데, 모두 280 nm이었다. 또한, 발명예 4, 5, 종래예 2 및 비교예 3의 중심 발광 파장을 측정했는데, 모두 310 nm이었다.
＜평가 2＞
각 발명예, 종래예 및 비교예의 샘플에 대해서, 상기 평가 1과 마찬가지로 우선 20 mA로 통전시켜 발광 출력을 측정하고, 그 다음에 100 mA로 3초간 통전시킨 후, 다시 20 mA로 통전시켜 발광 출력을 측정하고, 초기의 발광 출력에 대한 발광 출력의 변화를 측정했다. 100 mA로 3초간 통전시킨 후의 발광 출력이 초기의 발광 출력의 절반 이하까지 내린 것, 즉 돈사가 발생하는 샘플수를 확인했다. 돈사의 발생률의 결과를 표 2에 아울러 나타낸다. 또한, III족 질화물 반도체 발광소자의 중심 발광 파장 λp와 p형 컨택트층의 Al 조성비 x의 대응 관계를 나타내는 그래프를 도 4에 나타낸다. 도 4의 그래프 중, p형 컨택트층의 Al 조성비가 실선으로 둘러싸인 영역 내에 있으면, 돈사가 발생하지 않는 것이 확인되었다.
이상의 평가 결과로부터, 돈사의 발생은, p형 컨택트층과 p전극 사이의 컨택트 저항에 기인하는 것으로 생각된다. p형 컨택트층의 Al 조성이 높아질수록, p전극과의 컨택트 저항이 높아져, 전류 집중이나 전극이 파괴되기 쉬워진다고 생각된다. 또한, 발광층에서의 장벽층의 Al 조성비에 대해서, 컨택트층의 Al 조성비가 큰 경우에, 돈사가 발생하는 것도 확인된다. 따라서, 응력에 의한 결정성의 차이도 돈사 발생의 원인으로 추정된다. 이상에 기초하여, 발광층의 장벽층의 Al 조성비보다도 Al 조성비가 작은 컨택트층으로 하는 것이 바람직한 것도 확인되었다. 또한, 본 발명 조건을 만족하는 발명예 1 ~ 5에서는, 돈사의 발생을 방지하면서, p형 GaN 컨택트층을 이용하는 종래예에 비해 발광 출력의 대폭적인 개선이 얻어지는 것도 확인할 수 있었다.
[실험예 2]
(비교예 4)
발명예 1에서, 두께 50 nm의 Al0 . 56Ga0 .44N으로 이루어지는 p형 컨택트층을 형성한 후, 또한 두께 10 nm의 p형 GaN층을 형성하고, p형 GaN층 표면에 발명예 1과 같은 Rh로 이루어지는 p측 반사 전극을 형성했다. 다만, 비교예 4에서는 발명예 1의 Al0.56Ga0.44N으로 이루어지는 p형 컨택트층의 형성에서의 제2공정은 행해지지 않았다. 그 외의 조건은, 발명예 1과 마찬가지로 하여, 비교예 4와 관련되는 III족 질화물 반도체 발광소자를 제작했다.
(발명예 6)
발명예 2에서, p형 컨택트층의 형성에서의 제2공정을 행하지 않았던 이외는, 발명예 2와 마찬가지로 하여, 발명예 6과 관련되는 III족 질화물 반도체 발광소자를 제작했다. p형 컨택트층의 두께는 50 nm이고, SIMS 분석의 결과, p형 컨택트층의 Mg 농도는 1×1020 atoms/㎤이었다.
＜평가＞
비교예 4, 발명예 6으로부터 얻어진 반도체 발광소자에 정전류 전압 전원을 이용하고, 실험예 1과 마찬가지로 하여 순방향 전압 Vf 및 적분구에 의한 발광 출력 Po를 측정했다. 또한, 돈사의 발생 상황도, 실험예 1과 마찬가지로 하여 확인했다. 실험예 1의 발명예 1, 2 및 종래예 1과 아울러, 결과를 표 3에 나타낸다.
Figure 112019096982660-pct00012
주 1：괄호 내는 두께를 의미한다.
발명예 1, 종래예 1 및 비교예 4를 대비하면, p형 GaN층을 p측 전극 측에 설치하는 것으로도 돈사의 발생은 막을 수 있지만, 비교예 4에서는 발명예 1에 대해서 발광 출력의 대폭적인 저하가 보이는 것이 확인되었다. 이것은 p형 GaN층에 의한 광흡수가 있었기 때문이라고 생각된다. 또한, 발명예 2와 발명예 6을 대비하면, 발명예 2에서는 순방향 전압이 발명예 6에 비해 작기 때문에 Mg 고농도 영역을 설치하는 쪽이 바람직한 것이 확인되었다.
[실험예 3]
(발명예 7)
실험예 1의 발명예 1에서의 표 1에 기재된 각 층의 층 구조를 중심 발광 파장이 330 nm가 되도록, 하기 표 4와 같이 변경한 이외는, 발명예 1과 마찬가지로 하여 발명예 7과 관련되는 III족 질화물 반도체 발광소자를 제작했다. 또한, p형 컨택트층의 Al 조성 0.27은, 식(1)에서의 상한치에 해당한다.
Figure 112019096982660-pct00013
(발명예 8)
p형 컨택트층의 Al 조성 x를 0.11로 한 이외는, 발명예 7과 마찬가지로 하여 발명예 8과 관련되는 III족 질화물 반도체 발광소자를 제작했다. 또한, p형 컨택트층의 Al 조성 0.11은, 식 1에서의 하한치이다.
(종래예 3)
p형 컨택트층의 Al 조성 x를 0으로 한 이외는, 발명예 7과 마찬가지로 하여 종래예 3과 관련되는 III족 질화물 반도체 발광소자를 제작했다.
＜평가＞
발명예 7, 8 및 종래예 3으로부터 얻어진 반도체 발광소자의 각각 대해, 실험예 1에서의 평가 1과 마찬가지로 하여 적분구에 의한 발광 출력 Po를 측정했다. 또한, 돈사의 발생 상황에 대해서도, 실험예 1에서의 평가 2와 마찬가지로 하여 확인했다. 하기의 표 5에 이러한 결과를 나타낸다. 또한, 전술의 도 4에 의해 나타낸 결과와 아울러, 발명예 7, 8 및 종래예 3의 중심 발광 파장 λp와 p형 컨택트층의 Al 조성비 x의 대응 관계를 도 5의 그래프에 나타낸다.
Figure 112019096982660-pct00014
본 실험예 3에 의한 표 5 및 도 5의 결과로부터, 중심 발광 파장 λp가 330 nm에서도 p형 컨택트층의 Al 조성비 x가 식(1)의 범위 내이면, 종래보다도 발광 출력을 높게 할 수 있고, 또한 돈사가 일어나지 않는 신뢰성이 있는 발광소자가 얻어지는 것이 확인되었다.
따라서, 상술의 실험예 1 ~ 3의 실험결과에 기초해, 식(1)은 중심 발광 파장 λp가 270 nm 이상 310 nm 이하의 경우 외에, 270 nm 이상 330 nm 이하의 경우에도 적용할 수 있다고 결론지을 수 있다.
본 발명에 따르면, 종래보다도 발광 출력을 높게 할 수 있고, 또한 신뢰성이 있는 III족 질화물 반도체 발광소자 및 그 제조 방법을 제공할 수 있기 때문에, 유용하다.
10 : 기판
10A : 기판의 주면
20 : 버퍼층
30 : n형 반도체층
40 : 발광층
41 : 우물층
42 : 장벽층
60 : p형 전자 블록층
70 : p형 컨택트층
71 : p형 전자 블록층측의 영역
72 : p측 반사 전극과 접하는 측의 고농도 영역
80 : n측 전극
90 : p측 반사 전극
100 : II족 질화물 반도체 발광소자

Claims (7)

  1. 기판 상에, n형 반도체층, 발광층, p형 전자 블록층, AlxGa1－xN으로 이루어지는 p형 컨택트층, 및 p측 반사 전극을 이 순서로 구비하는 III족 질화물 반도체 발광소자로서,
    상기 발광층으로부터의 중심 발광 파장은 270 nm 이상 330 nm 이하이고,
    상기 p형 컨택트층은 상기 p측 반사 전극과 접하고, 또한 상기 p형 컨택트층의 두께가 20 nm 이상 80 nm 이하이고,
    상기 p형 컨택트층의 Al 조성비 x가 하기 식(2)를 만족하는 것을 특징으로 하는, III족 질화물 반도체 발광소자.
    [수 1]
    Figure 112022081077720-pct00026
    식(2)
    다만, 상기 식(2) 중 λp는 상기 중심 발광 파장(nm)이다.
  2. 기판 상에, n형 반도체층, 발광층, p형 전자 블록층, AlxGa1－xN으로 이루어지는 p형 컨택트층, 및 p측 반사 전극을 이 순서로 구비하는 III족 질화물 반도체 발광소자로서,
    상기 발광층으로부터의 중심 발광 파장은 270 nm 이상 310 nm 이하이고,
    상기 p형 컨택트층은 상기 p측 반사 전극과 접하고, 또한 상기 p형 컨택트층의 두께가 20 nm 이상 80 nm 이하이고,
    상기 p형 컨택트층의 Al 조성비 x가 하기 식(2)를 만족하는 것을 특징으로 하는, III족 질화물 반도체 발광소자.
    [수 2]
    Figure 112022081077720-pct00027
    식(2)
    다만, 상기 식(2) 중 λp는 상기 중심 발광 파장(nm)이다.
  3. 제1항 또는 제2항에 있어서,
    상기 p형 컨택트층은 상기 p측 반사 전극과 접하는 측에 Mg 농도가 3×1020 atoms/㎤ 이상의 고농도 영역을 가지는, III족 질화물 반도체 발광소자.
  4. 삭제
  5. 기판 상에, n형 반도체층, 발광층 및 p형 전자 블록층을 순차 형성하는 공정,
    상기 p형 전자 블록층 상에 AlxGa1－xN으로 이루어지는 p형 컨택트층을 형성하는 p형 컨택트층 형성 공정, 및
    상기 p형 컨택트층의 바로 위에 p측 반사 전극을 형성하는 공정,
    을 포함하는 III족 질화물 반도체 발광소자의 제조 방법으로서,
    상기 발광층으로부터의 중심 발광 파장을 270 nm 이상 330 nm 이하로 하고,
    상기 p형 컨택트층 형성 공정에서, 상기 p형 컨택트층의 두께를 20 nm 이상 80 nm 이하로 하고, 또한 상기 p형 컨택트층의 Al 조성비 x가 하기 식(2)를 만족하도록 상기 p형 컨택트층을 형성하는 것을 특징으로 하는, III족 질화물 반도체 발광소자의 제조 방법.
    [수 3]
    Figure 112022081077720-pct00028
    식(2)
    다만, 상기 식(2) 중 λp는 상기 중심 발광 파장(nm)이다.
  6. 기판 상에, n형 반도체층, 발광층 및 p형 전자 블록층을 순차 형성하는 공정,
    상기 p형 전자 블록층 상에 AlxGa1－xN으로 이루어지는 p형 컨택트층을 형성하는 p형 컨택트층 형성 공정, 및
    상기 p형 컨택트층의 바로 위에 p측 반사 전극을 형성하는 공정,
    을 포함하는 III족 질화물 반도체 발광소자의 제조 방법으로서,
    상기 발광층으로부터의 중심 발광 파장을 270 nm 이상 310 nm 이하로 하고,
    상기 p형 컨택트층 형성 공정에서, 상기 p형 컨택트층의 두께를 20 nm 이상 80 nm 이하로 하고, 또한 상기 p형 컨택트층의 Al 조성비 x가 하기 식(2)를 만족하도록 상기 p형 컨택트층을 형성하는 것을 특징으로 하는, III족 질화물 반도체 발광소자의 제조 방법.
    [수 4]
    Figure 112022081077720-pct00029
    식(2)
    다만, 상기 식(2) 중 λp는 상기 중심 발광 파장(nm)이다.
  7. 제5항 또는 제6항에 있어서,
    상기 p형 컨택트층 형성 공정은, III족 원료 가스, V족 원료 가스 및 Mg 원료 가스의 공급에 의해 AlxGa1－xN으로 이루어지는 층을 결정성장시키는 제1공정, 및 상기 제1공정의 종료 직후에, 상기 III족 원료 가스의 유량을 상기 제1공정의 유량의 1/4 이하로 내림과 동시에, 상기 제1공정에 계속하여 상기 V족 원료 가스 및 상기 Mg 원료 가스를 1분 이상 20분 이하 공급하는 제2공정을 포함하는, III족 질화물 반도체 발광소자의 제조 방법.
KR1020197027804A 2017-03-27 2018-03-23 Iii족 질화물 반도체 발광소자 및 그 제조 방법 KR102491456B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-061733 2017-03-27
JP2017061733 2017-03-27
PCT/JP2018/011845 WO2018181044A1 (ja) 2017-03-27 2018-03-23 Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
KR20190125356A KR20190125356A (ko) 2019-11-06
KR102491456B1 true KR102491456B1 (ko) 2023-01-25

Family

ID=63676168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197027804A KR102491456B1 (ko) 2017-03-27 2018-03-23 Iii족 질화물 반도체 발광소자 및 그 제조 방법

Country Status (6)

Country Link
US (1) US11107952B2 (ko)
JP (1) JP6793815B2 (ko)
KR (1) KR102491456B1 (ko)
CN (1) CN110462851B (ko)
TW (1) TWI742265B (ko)
WO (1) WO2018181044A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111164768B (zh) * 2017-10-02 2023-05-09 同和电子科技有限公司 深紫外发光元件及其制造方法
JP6727185B2 (ja) * 2017-12-28 2020-07-22 日機装株式会社 窒化物半導体発光素子
JP7262965B2 (ja) 2018-10-17 2023-04-24 スタンレー電気株式会社 半導体発光素子
EP3879583A4 (en) * 2018-11-05 2022-08-03 DOWA Electronics Materials Co., Ltd. GROUP III NITRIDE SEMICONDUCTOR ELECTROLUMINESCENT ELEMENT AND METHOD FOR MAKING IT
US11984535B2 (en) 2018-11-05 2024-05-14 Dowa Electronics Materials Co., Ltd. III-nitride semiconductor light-emitting device comprising barrier layers and well layers and method of producing the same
US11552217B2 (en) * 2018-11-12 2023-01-10 Epistar Corporation Semiconductor device
JP6753995B2 (ja) * 2018-12-14 2020-09-09 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法
WO2020122137A1 (ja) * 2018-12-14 2020-06-18 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法
TWI685129B (zh) * 2018-12-17 2020-02-11 財團法人工業技術研究院 紫外光c發光二極體
US11233173B2 (en) * 2018-12-17 2022-01-25 Industrial Technology Research Institute Ultraviolet c light-emitting diode
US20220123177A1 (en) * 2019-01-22 2022-04-21 Dowa Electronics Materials Co., Ltd. Method of producing reflective electrode for deep ultraviolet light-emitting element, method of producing deep ultraviolet light-emitting element, and deep ultraviolet light-emitting element
JP6793863B2 (ja) * 2019-01-22 2020-12-02 Ｄｏｗａエレクトロニクス株式会社 深紫外発光素子用の反射電極の製造方法、深紫外発光素子の製造方法および深紫外発光素子
US11588072B2 (en) * 2019-11-06 2023-02-21 Epistar Corporation Semiconductor device and semiconductor component including ihe same
JP7141425B2 (ja) * 2020-04-28 2022-09-22 日機装株式会社 窒化物半導体発光素子
CN112420887B (zh) * 2020-11-20 2022-02-22 广东省科学院半导体研究所 一种深紫外led器件制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195321A (ja) * 2011-03-14 2012-10-11 Toshiba Corp 半導体発光素子
JP2015216352A (ja) * 2014-04-24 2015-12-03 国立研究開発法人理化学研究所 紫外発光ダイオードおよびそれを備える電気機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5047013B2 (ja) * 2008-03-12 2012-10-10 株式会社東芝 半導体発光素子及びその製造方法
TWI565094B (zh) 2012-11-15 2017-01-01 財團法人工業技術研究院 氮化物半導體結構
JP6482573B2 (ja) 2014-11-06 2019-03-13 シャープ株式会社 窒化物半導体発光素子
JP5953447B1 (ja) * 2015-02-05 2016-07-20 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP6643755B2 (ja) * 2015-04-17 2020-02-12 国立研究開発法人情報通信研究機構 深紫外発光モジュール
JP2017085035A (ja) * 2015-10-30 2017-05-18 国立研究開発法人理化学研究所 紫外発光ダイオードおよびそれを備える電気機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195321A (ja) * 2011-03-14 2012-10-11 Toshiba Corp 半導体発光素子
JP2015216352A (ja) * 2014-04-24 2015-12-03 国立研究開発法人理化学研究所 紫外発光ダイオードおよびそれを備える電気機器

Also Published As

Publication number Publication date
US11107952B2 (en) 2021-08-31
CN110462851A (zh) 2019-11-15
US20200287087A1 (en) 2020-09-10
KR20190125356A (ko) 2019-11-06
WO2018181044A1 (ja) 2018-10-04
TWI742265B (zh) 2021-10-11
TW201841385A (zh) 2018-11-16
CN110462851B (zh) 2022-07-19
JPWO2018181044A1 (ja) 2019-11-07
JP6793815B2 (ja) 2020-12-02

Similar Documents

Publication Publication Date Title
KR102491456B1 (ko) Iii족 질화물 반도체 발광소자 및 그 제조 방법
US11302843B2 (en) Deep ultraviolet light-emitting device and method of manufacturing same
JP4320653B2 (ja) 半導体発光素子
JP6940664B2 (ja) 深紫外発光素子およびその製造方法
US7547910B2 (en) Semiconductor light-emitting device and method of manufacturing semiconductor light-emitting device
JP6753995B2 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法
US20110017976A1 (en) Ultraviolet light emitting diode/laser diode with nested superlattice
WO2015182207A1 (ja) エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法
JP2007096169A (ja) 半導体発光素子
WO2020153308A1 (ja) 深紫外発光素子用の反射電極の製造方法、深紫外発光素子の製造方法および深紫外発光素子
WO2020122137A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法
JP4320654B2 (ja) 半導体発光素子
CN109564959B (zh) 氮化物半导体紫外线发光元件及其制造方法
JP6793863B2 (ja) 深紫外発光素子用の反射電極の製造方法、深紫外発光素子の製造方法および深紫外発光素子
JP2017139247A (ja) エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant