KR102482171B1 - 시드층을 포함하는 전사필름 제조방법, 시드층의 선택적 에칭을 이용한 회로기판 제조방법 및 에칭액 조성물 - Google Patents

시드층을 포함하는 전사필름 제조방법, 시드층의 선택적 에칭을 이용한 회로기판 제조방법 및 에칭액 조성물 Download PDF

Info

Publication number
KR102482171B1
KR102482171B1 KR1020180019852A KR20180019852A KR102482171B1 KR 102482171 B1 KR102482171 B1 KR 102482171B1 KR 1020180019852 A KR1020180019852 A KR 1020180019852A KR 20180019852 A KR20180019852 A KR 20180019852A KR 102482171 B1 KR102482171 B1 KR 102482171B1
Authority
KR
South Korea
Prior art keywords
seed layer
layer
forming
insulating resin
pattern
Prior art date
Application number
KR1020180019852A
Other languages
English (en)
Other versions
KR20180097143A (ko
Inventor
정광춘
문병웅
김수한
김재린
Original Assignee
(주)잉크테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)잉크테크 filed Critical (주)잉크테크
Publication of KR20180097143A publication Critical patent/KR20180097143A/ko
Application granted granted Critical
Publication of KR102482171B1 publication Critical patent/KR102482171B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0026—Apparatus for manufacturing conducting or semi-conducting layers, e.g. deposition of metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • C23F1/40—Alkaline compositions for etching other metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14—Conductive material dispersed in non-conductive inorganic material
    • H01B1/16—Conductive material dispersed in non-conductive inorganic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0793—Aqueous alkaline solution, e.g. for cleaning or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate

Abstract

본 발명은 전극층을 포함하는 전사 필름 제조방법에 관한 것으로서, 본 발명에 따른 전극층을 포함하는 전사 필름 제조방법은 캐리어 부재 상에 전도성물질로 전극층을 형성하는 전극층 형성단계;와, 절연수지층의 적어도 일면에 상기 캐리어 부재를 각각 배치하는 배치단계와, 상기 캐리어부재와 절연수지층을 가압하여 접합하는 접합단계; 및 캐리어 부재를 제거하여 상기 절연수지층에 전극층을 전사하는 전사단계;를 포함하는 전극층을 포함하는 것을 특징으로 한다.

Description

시드층을 포함하는 전사필름 제조방법, 시드층의 선택적 에칭을 이용한 회로기판 제조방법 및 에칭액 조성물 {METHOD FOR MANUFACTURING TRANSFER FILM COMPRISING SEED LAYER, METHOD FOR MANUFACTURING CIRCUIT BOARD USING SELECTIVE ETCHING OF CONDUCTIVE LAYER AND ETCHANT COMPOSITION}
본 발명은 시드층을 포함하는 전사필름 제조방법에 관한 것으로서, 보다 상세하게는 동박필름을 사용하지 않으면서도 회로형성을 위한 시드층을 제공할 수 있는 시드층을 포함하는 전사필름 제조방법에 관한 것이다.
일반적으로 인쇄회로기판(Printed Circuit Board)은 각종 전자부품들을 탑재하여 전기적으로 연결시켜주는 기판 형태의 전자부품이다.
인쇄회로기판은 배선구조의 회로패턴 층에 따라서 단층, 양면, 다층형 등과 같이 여러 종류가 있으며, 인쇄회로기판의 적용초기에는 단면에 인쇄배선이 형성된 것과 같은 비교적 구조가 간단한 제품이 주를 이루었으나, 점차적으로 전자제품의 경량화, 소형화 및 다기능화, 복합기능화에 따라 배선밀도가 높아지고 구조가 복잡해지고 있으며, 양면, 다층형 등과 같이 다층제품으로 진화하는 추세이다.
이와 같은 인쇄회로기판 중에서 양면 인쇄회로기판의 통상적인 제조방법을 양면 연성 인쇄회로기판을 예를 들어 설명하면 다음과 같다.
폴리이미드 필름(Polyimide Film) 혹은 폴리에스테르(Polyester)필름과 같은 절연성 필름의 양쪽면에 박막의 구리(Cu)가 각각 적층된 양면 동박적층(CCL; Copper Clad Laminate)필름 원단을 준비한 후, 상기 구리(Cu)층의 회로패턴이 형성될 부분을 전기적으로 연결하기 위하여 CCL필름의 소정의 위치에 드릴 등을 이용하여 비아홀을 형성한 다음, 이 비아홀에 도금을 행하여 구리(Cu)층이 서로 전기적으로 연결되도록 한다. 그 다음, CCL필름의 양측 구리(Cu)층에 감광성 필름을 이용하거나 액을 도포하여 각각의 구리(Cu)층을 노광, 현상, 에칭, 박리공정을 통하여 소정의 회로패턴으로 가공하는 방법으로 양면 연성 회로기판을 제작하게 된다.
하지만, 상기와 같은 종래의 제조방법은, 고가의 동박필름을 이용해야 하므로 제조단가가 상승하게 되는 문제가 있다. 특히, 고다층 인쇄회로기판의 제조시 내층회로를 미세하게 형성하기 어려운 문제가 있다.
한편, 기존의 회로를 구현하는 방법으로 광경화수지를 이용하여 노광, 에칭하여 패턴을 형성하는 리소그래피 공정이 많이 이용되고 있다. 리소그래피 공정은 구리 도금층이 형성되어 있는 기재에 광경화수지를 이용하여 구현하고자 하는 패턴을 형성하고 노광 및 에칭하여 구리회로기판을 제조하는 방법이다. 하지만, 이러한 리소그래피 공정은 구현할 수 있는 피치가 최소 35 um로써 미세패턴을 형성하는 데는 어려움이 있다.
이러한 공정상의 어려움으로 인하여 최근에는 미세한 피치를 구현하기 위한 공법으로 SAP(Semi Additive Process)방법이 주로 이용되고 있다. 스퍼터링, 화학적증기증착, 무전해도금, 압착 방법으로 금속 시드층이 얇게 적층 되어있는 기판소재 위에 광경화수지를 이용하여 패턴을 형성하고, 이렇게 형성된 패턴홈에 구리 등의 도전성 물질을 도금한 후 광경화수지를 제거한다. 구리 도금으로 회로가 형성되고 난 후 광경화수지가 제거된 금속 시드층을 에칭액으로 제거하여 미세한 피치의 회로를 구현한다.
그러나, SAP방법을 적용할 수 있는 동박적층기판은 미세 피치 구현이 가능하지만 기존의 2층, 3층형 동박적층기판과 달리 필름 위에 시드층이 형성되어 있어 부착력이 좋지 못하고 시드층이 구리(Cu) 또는 크롬(Cr), 니켈(Ni) 등의 구리 금속과 같이 에칭되는 금속 또는 금속 합금 또는 금속 화합물로 형성되어 있어서 광경화수지를 제거한 후 시드층을 에칭하는 공정에서 도 9와 같이 구리 재질로 되어있는 회로 형성 부분도 같이 에칭되어 두께와 선폭이 불균일하게 된다. 또한, 시드층을 완전히 제거하지 못할 경우 마이그레이션으로 인하여 제품불량으로 이어지는 문제점이 있다.
지금까지 금속 배선이나 박막을 에칭하는 방법으로서 가장 보편적으로 사용되는 방법은 플라즈마로 처리하거나 에칭 용액을 이용하는 방법으로 나누어져 있는데 에칭용액을 사용하는 경우 일반적으로 인산, 질산, 초산, 염산, 황산, 암모니아, 인산철, 질산철, 황산철, 염산철, 염소산 나트륨 및 물로 구성되어 있어 에칭 용액으로 사용할 때, 은 뿐만 아니라 다른 금속 또는 금속 합금 또는 금속 화합물을 동시에 에칭시킴으로써 금속 회로층을 손상시키게 된다. 이로 인하여 부식계수(Etch factor)가 낮은 불량한 패턴이 형성되는 단점이 있어 왔다.
따라서, 본 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 동박필름을 사용하지 않으면서도 회로 형성을 위한 시드층을 제공할 수 있는 시드층을 포함하는 전사필름 제조방법을 제공함에 있다.
또한, 표면평활도가 거친 필름을 이용하여 절연수지층을 구성하면서도, 시드층의 표면평활도가 저하되는 것을 방지할 수 있는 시드층을 포함하는 전사필름 제조방법을 제공함에 있다.
본 발명의 목적은 평활도가 우수한 시드층을 제공하여 시드층 상에 형성되는 도금층의 평활도를 확보함으로써 정밀한 회로패턴을 형성할 수 있는 시드층의 선택적 에칭을 이용한 회로기판 제조방법을 제공함에 있다.
또한, 본 발명의 목적은 표면 조도가 우수한 시드층을 제공함으로써, 시드층 상에 패턴층을 형성하기 위한 노광 공정 중 시드층의 표면에서 발생하는 난반사가 구리 재질의 도금층에 비해 억제되므로 상대적으로 정밀한 패턴홈을 형성할 수 있으며, 이로 인해 미세회로의 형성이 가능한 시드층의 선택적 에칭을 이용한 회로기판 제조방법을 제공함에 있다.
또한, 본 발명의 목적은 구리 대신 전기 전도성이 좋은 은 또는 은 합금 또는 은 화합물로 스퍼터링, 화학적증기증착, 무전해도금, 코팅, 딥핑 등과 같은 공정을 통해 얇은 시드층이 형성된 전사필름을 가지고 습식 공정 또는 SAP 공정으로 패턴 형성 후 은 또는 은 합금 또는 은 화합물 만을 선택적으로 에칭하여 회로를 구현하는 시드층의 선택적 에칭을 이용한 회로기판 제조방법을 제공함에 있다.
또한, 본 발명의 목적은 금속 회로층 제거는 최소한으로 억제하고 은 또는 은 합금 또는 은 화합물 만을 선택적으로 에칭함으로써 금속 회로층의 손상이 없고 부식계수(Etch factor)가 높은 에칭액 조성물을 제공함에 있다.
상기 목적은, 본 발명에 따라, 캐리어 부재 상에 제1전도성 물질로 시드층을 형성하는 시드층 형성단계;와, 절연수지층의 적어도 일면에 상기 시드층을 배치하는 배치단계;와, 상기 시드층과 절연수지층을 두께 방향으로 가압하여 접합하는 접합단계; 및 상기 캐리어 부재를 제거하여 상기 절연수지층에 시드층을 전사하는 전사단계;를 포함하는 시드층을 포함하는 전사필름 제조방법에 의해 달성된다.
여기서, 상기 캐리어 부재는 평활 표면을 갖는 것을 특징으로 하는 시드층을 포함하는 것이 바람직하다.
또한, 상기 제1전도성 물질은 은(Ag), 은 합금 또는 은 화합물로 이루어지는 것이 바람직하다.
또한, 상기 절연수지층은 프리프레그(Prepreg) 시트나, 본딩 시트 또는 핫 멜트(Hot-melt) 열경화수지로 이루어지는 것이 바람직하다.
또한, 상기 접합단계에서는 핫프레스(Hot-press) 공정을 통해 상기 시드층에 절연수지층을 접합하는 것이 바람직하다.
또한, 상기 캐리어 부재와 시드층의 결합력은 상기 절연수지층과 시드층의 결합력에 비해 상대적으로 낮게 설정되는 것이 바람직하다.
또한, 상기 배치단계에 앞서, 상기 시드층 상에 열경화수지층을 형성하는 열경화수지층 형성단계를 수행하는 것이 바람직하다.
또한, 상기 열경화수지층은 경화되지 않은 상태로 시드층 상에 도포된 후, 접합단계에서 경화되는 것이 바람직하다.
또한, 상기 캐리어 부재와 시드층의 결합력은 상기 열경화수지층과 시드층의 결합력에 비해 상대적으로 낮게 설정되는 것이 바람직하다.
본 발명의 또 다른 목적은, 절연수지층에 은(Ag) 재질의 시드층 및 캐리어 부재가 적층된 전사필름을 준비하는 전사필름 준비단계;와, 상기 전사필름의 캐리어 부재를 박리하여 시드층을 노출시키는 캐리어부재 제거단계;와, 상기 시드층 상에 구리(Cu) 재질의 회로패턴을 형성하는 회로패턴 형성단계; 및 상기 회로패턴을 통해 노출된 시드층을 제거하는 시드층 에칭단계;를 포함하는 시드층의 선택적 에칭을 이용한 회로기판 제조방법에 의해서도 달성될 수 있다.
여기서, 상기 시드층 에칭단계에서, 상기 시드층은 은 재질의 시드층만 용해할 수 있는 선택적 에칭액에 의해 선택적으로 제거되는 것이 바람직하다.
또한, 상기 캐리어부재 제거단계 이후, 상기 절연수지층의 양면에 형성된 시드층 상에 구리(Cu) 재질의 제1도금층을 형성하는 제1도금층 형성단계;와, 일면의 제1도금층으로부터 타면의 제1도금층까지 관통하는 비아홀을 형성하는 비아홀 형성단계;와, 상기 비아홀의 내벽면에 구리 재질의 통전부를 형성하는 통전부 형성단계;를 수행하는 것이 바람직하다.
또한, 상기 시드층 에칭단계 이후, 상기 회로패턴 상에 절연수지층과, 은(Ag) 재질의 시드층이 형성된 캐리어 부재를 차례로 배치하고, 상기 시드층과 절연수지층을 두께 방향으로 가압하여 접합하는 전사필름 접합단계;와, 상기 캐리어부재를 제거하여 상기 절연수지층에 시드층을 전사하는 전사단계; 및 상기 시드층 상에 구리(Cu) 재질의 회로패턴을 형성하는 회로패턴 형성단계;를 수행하는 것이 바람직하다.
또한, 상기 전사단계 이후, 상기 시드층 상에 구리(Cu) 재질의 제1도금층을 형성하는 제1도금층 형성단계;와, 상기 절연수지층 하부의 회로패턴이 노출되도록 상기 제1도금층과 시드층 및 절연수지층을 관통하는 비아홀을 형성하는 비아홀 형성단계; 및 상기 비아홀의 내벽면에 구리 재질의 통전부를 형성하는 통전부 형성단계;를 수행하는 것이 바람직하다.
또한, 상기 회로패턴 형성단계는, 상기 제1도금층 및 통전부의 표면에 구리 재질의 제2도금층을 형성하는 제2도금층 형성단계;와, 상기 제2도금층 상에 제2도금층이 선택적으로 노출되는 패턴층을 형성하는 패턴층 형성단계;와, 상기 패턴층 사이로 노출된 구리 재질의 제1도금층 및 제2도금층을 에칭하여 회로패턴을 형성하는 도금층 에칭단계; 및 상기 패턴층을 제거하는 패턴층 제거단계;를 포함하는 것이 바람직하다.
본 발명의 또 다른 목적은, 절연수지층의 양면에 은 재질의 시드층 및 캐리어 부재가 적층된 전사필름을 준비하는 전사필름 준비단계;와, 상기 전사필름의 캐리어 부재를 박리하여 시드층을 노출시키는 캐리어부재 제거단계;와, 상기 시드층 상에 구리 재질의 회로패턴을 형성하는 회로패턴 형성단계; 및 상기 회로패턴을 통해 노출된 시드층을 제거하는 시드층 에칭단계;를 포함하는 시드층의 선택적 에칭을 이용한 회로기판 제조방법에 의해서도 달성될 수 있다.
여기서, 상기 시드층 에칭단계에서, 상기 시드층은 은 재질의 시드층만 용해할 수 있는 선택적 에칭액에 의해 선택적으로 제거되는 것이 바람직하다.
또한, 상기 전사필름 준비단계 이후, 상기 전사필름을 두께 방향으로 관통하는 비아홀을 형성하는 비아홀 형성단계; 및 상기 비아홀의 내벽면에 구리 재질의 통전부를 형성하는 통전부 형성단계;를 수행하는 것이 바람직하다.
또한, 상기 시드층 에칭단계 이후, 상기 회로패턴 상에 절연수지층과, 은(Ag) 재질의 시드층이 형성된 캐리어 부재를 차례로 배치하고, 상기 시드층과 절연수지층을 두께 방향으로 가압하여 접합하는 접합단계;와, 상기 캐리어부재를 제거하여 상기 절연수지층에 시드층을 전사하는 전사단계;를 수행하는 것이 바람직하다.
또한, 상기 전사단계 이후, 상기 시드층 상에 구리(Cu) 재질의 회로패턴을 형성하는 회로패턴 형성단계;를 수행하는 것이 바람직하다.
또한, 상기 접합단계 이후, 상기 절연수지층 하부의 회로패턴이 노출되도록 상기 캐리어 부재와 시드층 및 절연수지층을 관통하는 비아홀을 형성하는 비아홀 형성단계; 및 상기 비아홀의 내벽면에 구리 재질의 통전부를 형성하는 통전부 형성단계;를 수행하는 것이 바람직하다.
또한, 상기 회로패턴 형성단계는, 상기 시드층 상에 시드층이 선택적으로 노출되는 패턴층을 형성하는 패턴층 형성단계;와, 상기 패턴층 사이로 노출된 시드층 및 통전부의 표면에 구리 재질의 제1도금층을 형성하는 제1도금층 형성단계; 및 상기 패턴층을 제거하는 패턴층 제거단계;를 포함하는 것이 바람직하다.
또한, 상기 선택적 에칭액은, 산화제; 아민류 또는 암모늄 화합물; 첨가제; 및 물을 포함하는 것이 바람직하다.
또한, 상기 선택적 에칭액은, 선택적 에칭액 총 100 중량%에 대하여, 산화제 1 내지 30 중량%, 아민류 또는 암모늄 화합물 1 내지 75 중량% 및 첨가제 0.1 내지 10 중량%를 포함하고, 물이 잔량으로 포함되는 것이 바람직하다.
또한, 상기 산화제는, 산화성 기체, 과산화물, 과산소 산 및 과황산칼륨으로 구성된 군에서 선택된 하나 이상인 것이 바람직하다.
또한, 상기 산화성 기체는 공기, 산소 및 오존으로 구성된 군에서 선택된 하나 이상이고; 상기 과산화물은 과붕산나트륨(Sodium perborate), 과산화수소(Hydrogen peroxide), 비스무트산나트륨(Sodium bismuthate), 과탄산소다(Sodium percarbonate), 과산화벤조일(Benzoyl peroxide), 과산화칼륨(Potassium peroxide) 및 과산화나트륨(Sodium peroxide)으로 구성된 군에서 선택된 하나 이상이며; 상기 과산소 산은 포름산(Formic acid), 과초산(Peroxyacetic acid), 과산화벤조산(Perbenzoic acid), 3-클로로과산화벤조산(3-Chloroperoxybenzoic acid) 및 트라이메틸아세틱산(Trimethylacetic acid)으로 구성된 군에서 선택된 하나 이상인 것이 바람직하다.
또한, 상기 아민류는, 알리파틱 아민, 아로마틱 아민 및 알카놀 아민으로 구성된 군에서 선택된 하나 이상인 것이 바람직하다.
또한, 상기 아민류 또는 암모늄 화합물은, 에틸아민(Ethylamine), 프로필아민(Propylamine), 이소프로필아민(Isopropylamine), n-부틸아민(n-Butylamine), 이소부틸아민(Isobutylamine), sec-부틸아민(sec-Butylamine), 디에틸아민(Diethylamine), 피페리딘(Piperidine), 티라민(Tyramine), N-메틸티라민(N-Methyltyramine), 피롤린(Pyrroline), 피롤리딘(Pyrrolidine), 이미다졸(Imidazole), 인돌(Indole), 피리미딘(Pyrimidine), 모노에탄올아민(Monoethanolamine), 6-아미노-2-메틸-2-헵탄올(6-Amino-2-methyl-2-heptanol), 1-아미노-2-프로판올(1-Amino-2-propanol), 메탄올아민(Methanolamine), 디메틸에탄올아민(Dimethylethanolamine), N-메틸디에탄올아민(N-Methyldiethanolamine), 1-아미노에탄올(1-Aminoethanol), 2-아미노-2-메틸-1-1프로판올(2-amino-2-methyl-1-propanol), 탄산암모늄(Ammonium carbonate), 인산암모늄(Ammonium phosphate), 질산암모늄(Ammonium nitrate), 플루오르화암모늄(Ammonium fluoride) 및 암모니아수(Ammonium hydroxide)로 구성된 군에서 선택된 하나 이상인 것이 바람직하다.
또한, 상기 첨가제는, 킬레이트제, 소포제, 습윤제 및 pH 조절제로 구성된 군에서 선택된 하나 이상인 것이 바람직하다.
본 발명의 또 다른 목적은, 은 재질 시드층의 선택적 에칭을 위한 에칭액 조성물에 있어서, 산화제; 아민류 또는 암모늄 화합물; 첨가제; 및 물을 포함하는 것을 특징으로 하는 에칭액 조성물에 의해서도 달성될 수 있다.
여기서, 상기 선택적 에칭액 조성물은, 선택적 에칭액 조성물 총 100 중량%에 대하여, 산화제 1 내지 30 중량%, 아민류 또는 암모늄 화합물 1 내지 75 중량% 및 첨가제 0.1 내지 10 중량%를 포함하고, 물이 잔량으로 포함되는 것이 바람직하다.
또한, 상기 산화제는, 산화성 기체, 과산화물, 과산소 산 및 과황산칼륨으로 구성된 군에서 선택된 하나 이상인 것이 바람직하다.
또한, 상기 산화성 기체는 공기, 산소 및 오존으로 구성된 군에서 선택된 하나 이상이고; 상기 과산화물은 과붕산나트륨(Sodium perborate), 과산화수소(Hydrogen peroxide), 비스무트산나트륨(Sodium bismuthate), 과탄산소다(Sodium percarbonate), 과산화벤조일(Benzoyl peroxide), 과산화칼륨(Potassium peroxide) 및 과산화나트륨(Sodium peroxide)으로 구성된 군에서 선택된 하나 이상이며; 상기 과산소 산은 포름산(Formic acid), 과초산(Peroxyacetic acid), 과산화벤조산(Perbenzoic acid), 3-클로로과산화벤조산(3-Chloroperoxybenzoic acid) 및 트라이메틸아세틱산(Trimethylacetic acid)으로 구성된 군에서 선택된 하나 이상인 것이 바람직하다.
또한, 상기 아민류는, 알리파틱 아민, 아로마틱 아민 및 알카놀 아민으로 구성된 군에서 선택된 하나 이상인 것이 바람직하다.
또한, 상기 아민류 또는 암모늄 화합물은, 에틸아민(Ethylamine), 프로필아민(Propylamine), 이소프로필아민(Isopropylamine), n-부틸아민(n-Butylamine), 이소부틸아민(Isobutylamine), sec-부틸아민(sec-Butylamine), 디에틸아민(Diethylamine), 피페리딘(Piperidine), 티라민(Tyramine), N-메틸티라민(N-Methyltyramine), 피롤린(Pyrroline), 피롤리딘(Pyrrolidine), 이미다졸(Imidazole), 인돌(Indole), 피리미딘(Pyrimidine), 모노에탄올아민(Monoethanolamine), 6-아미노-2-메틸-2-헵탄올(6-Amino-2-methyl-2-heptanol), 1-아미노-2-프로판올(1-Amino-2-propanol), 메탄올아민(Methanolamine), 디메틸에탄올아민(Dimethylethanolamine), N-메틸디에탄올아민(N-Methyldiethanolamine), 1-아미노에탄올(1-Aminoethanol), 2-아미노-2-메틸-1-1프로판올(2-amino-2-methyl-1-propanol), 탄산암모늄(Ammonium carbonate), 인산암모늄(Ammonium phosphate), 질산암모늄(Ammonium nitrate), 플루오르화암모늄(Ammonium fluoride) 및 암모니아수(Ammonium hydroxide)로 구성된 군에서 선택된 하나 이상인 것이 바람직하다.
또한, 상기 첨가제는, 킬레이트제, 소포제, 습윤제 및 pH 조절제로 구성된 군에서 선택된 하나 이상인 것이 바람직하다.
본 발명에 따르면, 동박필름을 사용하지 않으면서도 회로 형성을 위한 시드층을 제공할 수 있는 시드층을 포함하는 전사필름 제조방법이 제공된다.
또한, 시드층과 절연수지층 사이에 열경화수지층을 삽입함으로써, 표면평활도가 거친 필름을 이용하여 절연수지층을 구성하면서도, 시드층의 표면평활도가 저하되는 것을 방지할 수 있는 시드층을 포함하는 전사필름 제조방법이 제공된다.
본 발명에 따르면, 평활도가 우수한 시드층을 제공하여 시드층 상에 형성되는 도금층의 평활도를 확보함으로써 정밀한 회로패턴을 형성할 수 있는 시드층의 선택적 에칭을 이용한 회로기판 제조방법이 제공된다.
본 발명에 따르면, 표면 조도가 우수한 시드층을 제공함으로써, 시드층 상에 패턴층을 형성하기 위한 노광 공정 중 시드층의 표면에서 발생하는 난반사가 구리 재질의 도금층에 비해 억제되므로 상대적으로 정밀한 패턴홈을 형성할 수 있으며, 이로 인해 미세회로의 형성이 가능한 시드층의 선택적 에칭을 이용한 회로기판 제조방법이 제공된다.
또한, 본 발명에 따르면, 은 또는 은 합금 또는 은 화합물 만을 선택적으로 에칭하여 구리 회로에 손상이 없이 부식계수가 높은 에칭액 조성물이 제공된다. 이를 이용하여 고성능, 고집적 회로의 설계가 가능하고 경박단소가 필요한 제품에 다양하게 적용될 수 있다.
도 1은 본 발명의 제1실시예에 따른 시드층을 포함하는 전사필름 제조방법의 흐름도,
도 2는 본 발명의 제1실시예에 따른 시드층을 포함하는 전사필름 제조방법의 공정단계별 단면도,
도 3은 본 발명의 제2실시예에 따른 시드층을 포함하는 전사필름 제조방법의 흐름도,
도 4는 본 발명의 제2실시예에 따른 시드층을 포함하는 전사필름 제조방법의 공정단계별 단면도,
도 5는 본 발명의 제3실시예에 따른 시드층의 선택적 에칭을 이용한 회로기판 제조방법의 공정단계별 단면도,
도 6은 본 발명의 제4실시예에 따른 시드층의 선택적 에칭을 이용한 회로기판 제조방법의 공정단계별 단면도,
도 7은 본 발명의 제5실시예에 따른 시드층의 선택적 에칭을 이용한 회로기판 제조방법의 공정단계별 단면도,
도 8은 본 발명의 제6실시예에 따른 시드층의 선택적 에칭을 이용한 회로기판 제조방법의 공정단계별 단면도,
도 9는 종래의 기판소재와 에칭액 조성물을 이용한 회로형성방법을 도시한 간략도,
도 10은 본 발명의 시드층의 선택적 에칭을 이용한 회로기판 제조방법을 도시한 간략도,
도 11은 본 발명의 회로기판 제조방법으로 도전성물질을 충진한 후 패턴층을 제거하여 회로를 형성한 SEM 사진,
도 12는 본 발명의 에칭액 조성물로 은 재질의 시드층만을 선택적으로 에칭하여 회로를 형성한 SEM 사진이다.
설명에 앞서, 여러 실시예에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1실시예에서 설명하고, 그 외의 실시예에서는 제1실시예와 다른 구성에 대해서 설명하기로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 제1실시예에 따른 시드층을 포함하는 전사필름 제조방법에 대하여 상세하게 설명한다.
첨부도면 중, 도 1은 본 발명의 제1실시예에 따른 시드층을 포함하는 전사필름 제조방법의 흐름도이고, 도 2는 본 발명의 제1실시예에 따른 공정단계별 단면도이다.
도 1 및 도 2에 도시된 바와 같은 본 발명의 제1실시예에 따른 시드층을 포함하는 전사필름 제조방법은, 전도성물질을 이용하여 캐리어 부재(11) 상에 시드층(12)을 형성하는 시드층 형성단계(S11);와, 절연수지층(13)의 적어도 일면에 상기 캐리어 부재(11)를 각각 배치하는 배치단계(S12)와, 상기 캐리어부재와 절연수지층(13)을 가압하여 접합하는 접합단계(S13); 및 캐리어 부재(11)를 제거하여 상기 절연수지층(13)에 시드층(12)을 전사하는 전사단계(S14);를 포함한다.
상기 시드층 형성단계(S11)에서는 PI 필름과 같이 평활도가 우수한 평활 표면을 갖는 캐리어 부재(11)에 은(Ag) 재질로 이루어진 전도성 물질을 코팅하여 시드층(12)을 형성한다. 한편, 상기 시드층 형성단계(S11)는 은(Ag) 나노 입자를 열경화수지에 분산시켜 제조한 은(Ag) 페이스트를 캐리어 부재(11)에 코팅하는 방식으로 시드층(12)을 형성하는 것도 가능할 것이다. 한편, 상기 캐리어 부재(11)는 나일론, 메탈시트 등과 같이 평활도가 우수하면서도, 후술할 전사단계(S14)에서 시드층(12)으로부터 쉽게 박리될 수 있는 재질로 구성될 수 있다. 상기 시드층 형성단계(S11)에서 상기 시드층(12)은 코팅, 스크린인쇄, 스퍼터링, 화학증착법, 전해도금, 무전해도금 등의 방법으로 캐리어 부재(11) 상에 형성할 수 있다.
상기 배치단계(S12)에서는 상기와 같이 시드층(12)이 형성된 한 쌍의 캐리어 부재(11)를 절연수지층(13)의 양측면에 각각 위치시키되, 캐리어 부재(11)에 형성된 시드층(12)이 절연수지층(13)과 마주하도록 배치한다. 여기서, 상기 절연수지층(13)은 글라스에폭시에 열경화수지가 함침되어 반경화상태로 제공되는 프리프레그(Prepreg) 시트나, 본딩 시트 또는 핫 멜트(Hot-melt) 열경화수지 등이 이용될 수 있다.
상기 접합단계(S13)에서는 한 쌍의 캐리어 부재(11)의 사이에 절연수지층(13)이 삽입된 상태에서, 두께 방향으로 압력을 가하여 절연수지층(13)의 양측면에 시드층(12)이 접합되도록 한다. 이러한 접합단계(S13)에서는 압력과 동시에 열을 제공하는 핫프레스 장치가 이용될 수 있다. 한편, 본 실시예에서는 절연수지층(13)의 양면에 캐리어 부재(11)가 접합되는 것으로 예를 들어 설명하였으나, 필요에 따라 절연수지층(13)의 일면에만 시드층(12)이 마련된 캐리어 부재(11)를 접합하여 구성하는 것도 가능할 것이다.
상기 전사단계(S14)에서는 캐리어 부재(11)를 시드층(12)으로부터 박리시킨다. 시드층(12)으로부터 캐리어 부재(11)를 제거하면, 시드층(12)이 절연수지층(13) 측으로 전사된다. 한편, 상기 캐리어 부재(11)와 시드층(12)의 결합력은 상기 절연수지층(13)과 시드층(12)의 결합력에 비해 상대적으로 낮게 설정된다. 따라서, 상기 전사단계(S14)에서 캐리어 부재(11)를 시드층(12)으로부터 용이하게 박리시킬 수 있는 것과 동시에, 캐리어 부재(11)의 박리 과정에서 시드층(12)이 절연수지층(13)으로부터 분리되는 것을 방지할 수 있다.
상기와 같은 본 실시예에 따르면, 회로를 형성하기 위한 기재상에 은(Ag) 재질로 구성된 전도성 시드층(12)을 전사시키는 방식으로 제공하고, 전사 과정에서 시드층(12)의 평활도가 낮아지는 것을 방지할 수 있으므로, 고가의 동박필름을 사용하지 않으면서도 미세회로의 구현이 가능한 시드층(12)을 제공할 수 있다.
특히, 본 실시예는 고다층 인쇄회로기판의 내층 회로에도 적용가능하므로, 내층회로의 미세화를 통해 전체 고다층 인쇄회로기판의 레이어를 감소시켜 완성품의 두께 및 무게를 감소시킬 수 있으며, 전체 레이어가 감소됨에 따라 누적 불량률을 감소시킬 후 있다.
첨부도면 중, 도 3은 본 발명의 제2실시예에 따른 시드층을 포함하는 전사필름 제조방법의 흐름도이고, 도 4는 본 발명의 제2실시예에 따른 공정단계별 단면도이다.
도 3 및 도 4에 도시된 바와 같은 본 발명의 제2실시예에 따른 시드층을 포함하는 전사필름 제조방법은, 캐리어 부재(11) 상에 전도성물질로 시드층(12)을 형성하는 시드층 형성단계(S21);와, 시드층(12) 상에 열경화수지층(14)을 코팅하는 열경화수지층 형성단계(S22);와, 절연수지층(13)의 적어도 일면에 상기 캐리어 부재(11)를 각각 배치하는 배치단계(S23)와, 상기 캐리어부재와 절연수지층(13)을 가압하여 접합하는 접합단계(S24); 및 캐리어 부재(11)를 제거하여 상기 절연수지층(13)에 시드층(12)을 전사하는 전사단계(S25);를 포함한다.
상기 시드층 형성단계(S21)에서는 PI 필름과 같이 평활도가 우수한 평활 표면을 갖는 캐리어 부재(11)에 은(Ag) 재질로 이루어진 전도성 물질을 코팅하여 시드층(12)을 형성한다. 한편, 상기 캐리어 부재(11)는 나일론, 메탈시트 등과 같이 평활도가 우수하면서 후술할 전사단계(S25)에서 시드층(12)으로부터 쉽게 박리될 수 있는 재질로 구성될 수 있다. 상기 시드층 형성단계(S21)에서 상기 시드층(12)은 코팅, 스크린인쇄, 스퍼터링, 화학증착, 전해도금, 무전해도금 등의 방법으로 캐리어 부재(11)에 형성할 수 있다.
상기 열경화수지층 형성단계(S22)에서는 상기 시드층(12) 상에 핫 멜트 열경화 수지를 코팅하여 열경화수지층(14)을 형성한다.
상기 배치단계(S23)에서는 상기와 같이 시드층(12)과 열경화수지층(14)이 형성된 한 쌍의 캐리어 부재(11)를 절연수지층(13)의 양측면에 각각 위치시키되, 캐리어 부재(11)에 형성된 열경화수지층(14)이 절연수지층(13)과 마주하도록 배치한다. 여기서, 상기 절연수지층(13)은 글라스에폭시에 열경화수지가 함침되어 반경화상태로 제공되는 프리프레그 시트가 이용될 수 있다.
상기 접합단계(S24)에서는 한 쌍의 캐리어 부재(11)의 사이에 절연수지층(13)이 삽입된 상태에서, 두께 방향으로 압력을 가하여 절연수지층(13)의 양측면에 열경화수지층(14)이 접합되도록 한다. 이러한 접합단계(S24)에서는 압력과 동시에 열을 제공하는 핫프레스 장치가 이용될 수 있으며, 접합단계(S24) 과정에서 제공되는 열에 의해 상기 열경화수지층(14)이 경화되도록 할 수 있다.
구체적으로, 상기 열경화수지층(14)은 경화되지 않은 상태로 시드층(12) 상에 코팅될 수 있다. 즉, 핫프레스 장치를 통해 인가되는 압력 및 열에 의해 프리프레그로 이루어진 절연수지층(13) 상에 밀착되면서 절연수지층(13)의 거친 표면을 메꿔주면서 동시에 경화되기 시작하고, 이어서 절연수지층(13)이 경화됨에 따라 절연수지층(13)의 요철 표면에 의해 시드층(12)의 평활도가 낮아지는 것을 방지할 수 있다. 한편, 본 실시예에서는 절연수지층(13)의 양면에 캐리어 부재(11)가 접합되는 것으로 예를 들어 설명하였으나, 필요에 따라 절연수지층(13)의 일면에 캐리어 부재(11)를 접합하여 구성하는 것도 가능할 것이다.
아울러, 본 실시예에서는 열경화수지층(14)이 먼저 경화되면서 절연수지층(13)의 거친 표면을 평탄하게 메꾸는 것으로 예를 들어 설명하였으나, 시드층(12)의 평활도를 확보하기 위해 절연수지층(13) 및 열경화수지층(14)의 경화 순서나 재질 등을 변경할 수 있을 것이다.
상기 전사단계(S25)에서는 캐리어 부재(11)를 시드층(12)으로부터 박리시킨다. 시드층(12)으로부터 캐리어 부재(11)를 제거하면, 시드층(12)이 절연수지층(13) 측으로 전사된다. 한편, 상기 캐리어 부재(11)와 시드층(12)의 결합력은 상기 열경화수지층(14)과 시드층(12)의 결합력에 비해 상대적으로 낮게 설정된다. 따라서, 상기 전사단계(S25)에서 캐리어 부재(11)를 시드층(12)으로부터 용이하게 박리시킬 수 있는 것과 동시에, 캐리어 부재(11)의 박리 과정에서 시드층(12)이 열경화수지층(14)으로부터 분리되는 것을 방지할 수 있다.
상기와 같은 본 실시예에 따르면, 표면 평활도가 불량한 저가의 프리프레그를 이용해 절연수지층(13)을 구성하면서도, 열경화수지층(14)을 중간층으로 삽입하여 시드층(12)의 표면 평활도 저하를 방지할 수 있다. 따라서, 종래 고가의 동박필름에 비해 상대적으로 저렴한 비용으로 미세회로의 구현이 가능한 시드층(12)을 제공할 수 있게 된다.
첨부도면 중, 도 5는 본 발명의 제3실시예에 따른 시드층의 선택적 에칭을 이용한 회로기판 제조방법의 공정단계별 단면도이다.
도 5에 도시된 바와 같은 본 발명의 제3실시예에 따른 시드층의 선택적 에칭을 이용한 회로기판 제조방법은, 습식 공정을 통해 양면 회로기판을 제조하는 것으로서, 전사필름 준비단계(S111), 캐리어부재 제거단계(S112), 제1도금층 형성단계(S113), 비아홀 형성단계(S114), 통전부 형성단계(S115), 회로패턴 형성단계, 시드층 에칭단계(S120)를 포함한다.
상기 전사필름 준비단계(S111)에서는 도 5의 (a)와 같이 본 발명의 제2실시예에 따라 제조된 전사필름을 준비한다. 여기서, 상기 캐리어 부재(11)의 내측면에는 은(Ag) 재질의 전도성 물질로 구성된 시드층(12)이 형성되고, 시드층(12)의 내측면에는 열경화수지층(14)이 형성되어 있으며, 열경화수지층(14)은 핫프레스 공정을 통해 절연수지층(13)의 양측면에 각각 접합된다. 한편, 여기에서 본 발명의 제1실시예에 따라 제조된 전사필름이 적용되는 것도 가능하다.
상기 캐리어부재 제거단계(S112)에서는 도 5의 (b)와 같이 시드층(12)에 접합되어 있는 캐리어 부재(11)를 박리시켜 시드층(12)이 노출되도록 한다.
상기 제1도금층 형성단계(S113)에서는 도 5의 (c)와 같이 구리(Cu) 재질의 전도성물질을 전해 도금하여 제1도금층(15)을 형성하고, 상기 비아홀 형성단계(S114)에서는 도 5의 (d)와 같이 일면의 제1도금층(15)으로부터 타면의 제1도금층(15)까지 관통하는 비아홀(16)을 형성한다.
상기 통전부 형성단계(S115)에서는 도 5의 (e)와 같이 구리(Cu) 재질의 전도성 물질을 무전해도금하여 비아홀(16)의 내벽면에 통전부(17)를 형성한다. 한편, 상기 통전부(17)는 무전해도금 이외에 메탈 잉크를 프린팅 또는 코팅하는 방법으로 형성하는 것도 가능하다.
상기 회로패턴 형성단계는 제2도금층 형성단계(S116)와 패턴층 형성단계(S117)와 도금층 에칭단계(S118) 및 패턴층 제거단계(S119)를 포함한다.
상기 제2도금층 형성단계(S116)에서는 도 5의 (f)와 같이 구리(Cu) 재질의 전도성물질을 전해 도금하여 상기 제1도금층(15) 및 통전부(17)의 표면에 제2도금층(18)을 추가로 형성한다.
상기 패턴층 형성단계(S117)에서는 도 5의 (g)와 같이 상기 제2도금층(18) 상에 감광성물질을 도포한 후, 리소그래피 공정을 통하여 제2도금층(18)이 선택적으로 노출되는 패턴층(19)을 형성한다.
상기 도금층 에칭단계(S118)에서는 도 5의 (h)와 같이 패턴층(19) 사이로 노출된 구리 재질의 제1도금층(15) 및 제2도금층(18)을 에칭하고, 상기 패턴층 제거단계(S119)에서는 도 5의 (i)와 같이 패턴층(19)을 제거한다.
이어, 상기 시드층 에칭단계(S120)에서는 도 5의 (j)와 같이 상기 제1도금층(15) 및 제2도금층(18)의 에칭된 부위를 통해 노출된 시드층(12)을 제거한다.
이와 같은 본 발명의 제3실시예에 따르면 습식 공정을 통해 절연수지층(13)의 양측면에 회로패턴이 형성된 양면 인쇄회로기판을 형성할 수 있다. 한편, 본 실시예에서는 도 5의 도금층 에칭단계(S118) 이후에 패턴층 제거단계(S119)와 시드층 에칭단계(S120)를 수행하는 것으로 예를 들어 설명하였으나, 도 5의 도금층 에칭단계(S118) 이후에 패턴층 제거단계(S119)를 생략하고 시드층 에칭단계(S120)를 수행하는 것도 가능하다.
특히, 상기 시드층 에칭단계(S120)에서는, 회로패턴의 사이로 노출된 시드층을 제거함으로써, 원하는 패턴의 회로를 형성할 수 있다. 여기서, 시드층을 제거하는 방법으로 은 또는 은 합금 또는 은 화합물의 시드층만 선택적으로 에칭할 수 있는 에칭액을 이용한다. 즉, 은 재질의 시드층만 선택적으로 에칭되기 때문에 구리 재질의 회로패턴에는 손상이 가지 않게 된다.
즉, 종래의 경우 시드층과 회로가 모두 구리 재질로 이루어지므로, 시드층을 제거하는 과정에서 에칭액에 의하여 회로의 손상이 발생하는 문제가 있는 반면, 본 실시예에서는 시드층을 은 또는 은 합금 또는 은 화합물로 구성하고 선택적으로 시드층만을 에칭하는 에칭액을 사용함으로써 도 10과 같이 시드층 에칭 공정시 회로의 손상이 없는 미세 피치의 회로기판을 형성할 수 있다.
첨부도면 중, 도 6은 본 발명의 제4실시예에 따른 시드층의 선택적 에칭을 이용한 회로기판 제조방법의 공정단계별 단면도이다.
도 6에 도시된 바와 같은 본 발명의 제4실시예에 따른 시드층의 선택적 에칭을 이용한 회로기판 제조방법은, 상술한 제3실시예에서 제조된 양면 회로기판에 추가로 회로패턴을 적층하여 다층형 회로기판을 제조하기 위한 것으로서, 제3실시예의 시드층 에칭단계(S120) 이후에 전사필름 접합단계(S121), 전사단계(S122), 제1도금층 형성단계(S123), 비아홀 형성단계(S124), 통전부 형성단계(S125), 회로패턴 형성단계, 시드층 에칭단계(S130)를 추가로 수행한다.
상기 전사필름 접합단계(S121)에서는, 도 6의 (a)에 도시된 바와 같이, 캐리어 부재(11)의 일면에 은 재질의 시드층(12)과 열경화수지층(14)이 접합된 본 발명에 의해 제조된 전사필름을 양면 인쇄회로기판의 양측면에 배치하고, 전사필름과 양면 회로기판 사이에 각각 절연수지층(13)을 개재시킨 다음, 핫프레스 장치를 이용한 접합 공정을 수행하면, 다층 회로 형성을 위한 시드층(12)을 양면 회로기판 상에 추가로 제공할 수 있다. 상기 전사필름 접합단계에서 제공되는 전사필름은 본 발명의 제1실시예 또는 제2실시예에 따라 제조되는 전사필름이 제공될 수 있으며, 본 실시예에서는 제2실시예에 의해 제조된 전사필름이 적용된 것으로 예를 들어 설명한다.
이어, 상기 전사단계(S122)에서는 도 6의 (b)와 같이 시드층(12)에 접합되어 있는 캐리어 부재(11)를 박리시켜 시드층(12)이 노출되도록 한다.
상기 제1도금층 형성단계(S123)에서는 도 6의 (c)와 같이 구리(Cu) 재질의 전도성물질을 전해 도금하여 제1도금층(15)을 형성하고, 상기 비아홀 형성단계(S124)에서는 도 6의 (d)와 같이 제1도금층(15)과 시드층(12)과 열경화수지층(14) 및 절연수지층(13)을 관통하여 하부의 회로패턴이 노출되도록 하는 비아홀(16)을 형성하고, 상기 통전부 형성단계(S125)에서는 도 6의 (e)와 같이 구리(Cu) 재질의 전도성 물질을 무전해도금하여 비아홀(16)의 내벽면에 통전부(17)를 형성한다.
상기 회로패턴 형성단계는 제2도금층 형성단계(S126), 패턴층 형성단계(S127), 도금층 에칭단계(S128) 및 패턴층 제거단계(S129)를 포함한다.
상기 제2도금층 형성단계(S126)에서는 도 6의 (f)와 같이 구리(Cu) 재질의 전도성물질을 전해 도금하여 상기 제1도금층(15) 및 통전부(17)의 표면에 제2도금층(18)을 추가로 형성한다.
상기 패턴층 형성단계(S127)에서는 도 6의 (g)와 같이 상기 제2도금층(18) 상에 감광성물질을 도포한 후, 리소그래피 공정을 통하여 제2도금층(18)이 선택적으로 노출되는 패턴층(19)을 형성한다.
상기 도금층 에칭단계(S128)에서는 도 6의 (h)와 같이 패턴층(19) 사이로 노출된 구리 재질의 제1도금층(15) 및 제2도금층(18)을 에칭하고, 상기 패턴층 제거단계(S129)에서는 도 6의 (i)와 같이 패턴층(19)을 제거한다.
이어, 상기 시드층 에칭단계(S130)에서는 도 6의 (j)와 같이 상기 제1도금층(15) 및 제2도금층(18)의 에칭된 부위를 통해 노출된 시드층(12)을 제거한다.
이와 같은 본 발명의 제4실시예에 따르면 습식 공정을 통해 다층의 회로패턴이 형성된 다층형 인쇄회로기판을 형성할 수 있다.
첨부도면 중, 도 7은 본 발명의 시드층을 포함하는 전사필름 제조방법을 이용하여 SAP(Semi Additive Process) 공정을 통해 양면 인쇄회로기판을 제조하는 공정단계별 단면도이다.
첨부도면 중, 도 7은 본 발명의 제5실시예에 따른 시드층의 선택적 에칭을 이용한 회로기판 제조방법의 공정단계별 단면도이다.
도 7에 도시된 바와 같은 본 발명의 제5실시예에 따른 시드층의 선택적 에칭을 이용한 회로기판 제조방법은, SAP(Semi Additive Process) 공정을 통해 양면 회로기판을 제조하는 것으로서, 전사필름 준비단계(S211), 비아홀 형성단계(S212), 통전부 형성단계(S213), 캐리어부재 제거단계(S214), 회로패턴 형성단계, 시드층 에칭단계(S218)를 포함한다.
상기 전사필름 준비단계(S211)에서는 도 5의 (a)와 같이 본 발명의 제2실시예에 따라 제조된 전사필름을 준비한다. 여기서, 상기 캐리어 부재(11)의 내측면에는 은(Ag) 재질의 전도성 물질로 구성된 시드층(12)이 형성되고, 시드층(12)의 내측면에는 열경화수지층(14)이 형성되어 있으며, 열경화수지층(14)은 핫프레스 공정을 통해 절연수지층(13)의 양측면에 각각 접합된다. 한편, 여기에서 본 발명의 제1실시예에 따라 제조된 전사필름이 적용되는 것도 가능하다.
상기 비아홀 형성단계(S212)에서는 도 7의 (b)와 같이 일면의 캐리어 부재(11)로부터 타면의 캐리어 부재(11)까지 관통하는 비아홀(16)을 형성하고, 상기 통전부 형성단계(S213)에서는 도 7의 (c)와 같이 구리(Cu) 재질의 전도성 물질을 무전해도금하여 비아홀(16)의 내벽면에 통전부(17)를 형성하고, 상기 캐리어부재 제거단계(S214)에서는 도 7의 (d)와 같이 시드층(12)에 접합되어 있는 캐리어 부재(11)를 박리시켜 시드층(12)이 노출되도록 한다.
상기 회로패턴 형성단계는 패턴층 형성단계(S215), 제1도금층 형성단계(S216) 및 패턴층 제거단계(S217)를 포함한다.
상기 패턴층 형성단계(S215)에서는 도 7의 (e)와 같이 상기 시드층(12) 상에 감광성물질을 도포한 후, 리소그래피 공정을 통하여 시드층(12)이 선택적으로 노출되는 패턴층(19)을 형성하면, 회로를 형성하고자 하는 패턴에 맞추어 시드층(12)이 패턴층(19)의 패턴홈을 통하여 선택적으로 노출된다. 여기서, 상기 패턴홈을 형성하기 위한 리소그래피 공정은 은(Ag) 재질의 시드층(12) 상에서 이루어지며, 은(Ag) 재질의 시드층(12)은 도금에 의해 형성되는 구리(Cu) 재질의 도금층에 비해 상대적으로 향상된 표면조도를 제공할 수 있다. 즉, 노광 공정 중 하부층에 위치한 시드층(12)의 표면에서 발생하는 난반사가 구리 재질의 도금층에 비해 억제되므로, 상대적으로 정밀한 패턴홈을 형성할 수 있으며, 이로 인해 미세회로의 형성이 가능한 효과를 제공한다.
상기 제1도금층 형성단계(S216)에서는 도 7의 (f)와 같이 패턴층(19)의 패턴홈 내부에 구리 재질의 전도성 물질을 충진하여 제1도금층(15)을 형성한다. 이러한 충진 방법으로는 상기 시드층(12)을 시드(Seed)로 하는 전해도금 방법이 이용될 수 있다. 구리 재질의 전도성 물질은 도금과정에서 패턴홈을 통하여 노출된 시드층(12)이 전극역할을 하게 되므로 패턴홈에 충진될 수 있다.
상기 패턴층 제거단계(S217)에서는 도 7의 (g)와 같이 패턴층(19)을 제거한다. 도 11은 패턴층 제거단계(S217)를 통해 패턴층(19)을 제거한 상태를 나타낸 SEM 사진이다.
이어, 상기 시드층 에칭단계(S218)에서는 도 7의 (h)와 같이 패턴층(19) 사이로 노출된 은(Ag) 재질의 시드층(12)을 선택적 에칭액으로 제거한다. 여기서, 시드층을 제거하는 방법으로 은 또는 은 합금 또는 은 화합물의 시드층만 선택적으로 에칭할 수 있는 에칭액을 이용한다. 즉, 은 재질의 시드층(12)만 선택적으로 에칭되기 때문에 구리 재질의 회로패턴에는 손상이 가지 않게 된다. 도 12는 시드층 에칭단계(S218)를 통해 시드층(12)를 제거한 상태를 나타낸 SEM 사진이다.
이와 같은 본 발명의 제5실시예에 따르면 SAP(Semi Additive Process) 공정을 통해 절연수지층(13)의 양측면에 미세한 회로패턴이 형성된 양면 회로기판을 형성할 수 있다.
첨부도면 중, 도 8은 본 발명의 제6실시예에 따른 시드층의 선택적 에칭을 이용한 회로기판 제조방법의 공정단계별 단면도이다.
도 8에 도시된 바와 같은 본 발명의 제6실시예에 따른 시드층의 선택적 에칭을 이용한 회로기판 제조방법은, 상술한 제5실시예에서 제조된 양면 회로기판에 추가로 회로패턴을 적층하여 다층형 회로기판을 제조하기 위한 것으로서, 제5실시예의 시드층 에칭단계(S218) 이후에 전사필름 접합단계(S219), 비아홀 형성단계(S220), 통전부 형성단계(S221), 전사단계(S222), 회로패턴 형성단계, 시드층 에칭단계(S226)를 추가로 수행한다.
상기 전사필름 접합단계(S219)에서는 도 8의 (a)에 도시된 바와 같이, 캐리어 부재(11)의 일면에 시드층(12)과 열경화수지층(14)이 접합된 본 발명에 의해 제조된 전사필름을 양면 인쇄회로기판의 양측면에 배치하고, 전사필름과 양면 인쇄회로기판 사이에 절연수지층(13)을 각각 개재시킨 다음, 핫프레스 장치를 이용한 접합 공정을 수행한다. 이러한 전사필름 접합단계를 통해 다층 회로 형성을 위한 시드층(12)을 양면 회로기판상에 추가로 제공할 수 있다.
상기 비아홀 형성단계(S220)에서는 도 8의 (b)와 같이 캐리어 부재(11)와 시드층(12)과 열경화수지층(14) 및 절연수지층(13)을 관통하여 하부의 제1도금층(15)이 노출되도록 하는 비아홀(16)을 형성하고,
상기 통전부 형성단계(S221)에서는 도 8의 (c)와 같이 구리(Cu) 재질의 전도성 물질을 무전해도금하여 비아홀(16)의 내벽면에 통전부(17)를 형성하고,
상기 전사단계(S222)에서는 도 8의 (d)와 같이 시드층(12)에 접합되어 있는 캐리어 부재(11)를 박리시켜 시드층(12)이 노출되도록 한다.
상기 회로패턴 형성단계는 패턴층 형성단계(S223), 제1도금층 형성단계(S224) 및 패턴층 제거단계(S225)를 포함한다.
상기 패턴층 형성단계(S215)에서는 도 8의 (e)와 같이 상기 시드층(12) 상에 감광성물질을 도포한 후, 리소그래피 공정을 통하여 시드층(12)이 선택적으로 노출되는 패턴층(19)을 형성하면, 회로를 형성하고자 하는 패턴에 맞추어 시드층(12)이 패턴층(19)의 패턴홈을 통하여 선택적으로 노출된다. 여기서, 상기 패턴홈을 형성하기 위한 리소그래피 공정은 은(Ag) 재질의 시드층(12) 상에서 이루어지며, 은(Ag) 재질의 시드층(12)은 도금에 의해 형성되는 구리(Cu) 재질의 도금층에 비해 상대적으로 향상된 표면조도를 제공할 수 있다. 즉, 노광 공정 중 하부층에 위치한 시드층(12)의 표면에서 발생하는 난반사가 구리 재질의 도금층에 비해 억제되므로, 상대적으로 정밀한 패턴홈을 형성할 수 있으며, 이로 인해 미세회로의 형성이 가능한 효과를 제공한다.
상기 제1도금층 형성단계(S216)에서는 도 8의 (f)와 같이 패턴층(19)의 패턴홈 내부에 구리 재질의 전도성 물질을 충진하여 제1도금층(15)을 추가로 형성한다. 이러한 충진 방법으로는 상기 시드층(12)을 시드(Seed)로 하는 전해도금 방법이 이용될 수 있다. 구리 재질의 전도성 물질은 도금과정에서 패턴홈을 통하여 노출된 시드층(12)이 전극역할을 하게 되므로 패턴홈에 충진될 수 있다.
상기 패턴층 제거단계(S217)에서는 도 8의 (g)와 같이 패턴층(19)을 제거한다.
상기 시드층 에칭단계(S226)에서는 도 8의 (h)와 같이 패턴층(19) 사이로 노출된 은(Ag) 재질의 시드층(12)을 선택적 에칭액으로 제거한다.
이와 같은 본 발명의 제6실시예에 따르면 SAP(Semi Additive Process) 공정을 통해 다층의 회로패턴이 형성된 다층형 회로기판을 형성할 수 있다.
또한, 본 발명은 상기 언급하였듯이 은 또는 은 합금 또는 은 화합물만을 선택적으로 에칭하는 에칭액 조성물에 관한 것이다.
상기 시드층은 은 또는 은 합금 또는 은 화합물로 이루어진 박막으로써 시드층 형성 시 스퍼터링, 화학적증기증착, 무전해도금, 코팅, 딥핑 공정 및 금속 또는 금속 합금 또는 금속 화합물을 형성할 수 있는 보편적인 공정을 모두 포함하며 시드층 형성 공정을 특별히 한정 짓지는 않는다.
이하에서는, 본 발명의 은 또는 은 합금 또는 은 화합물의 선택적 에칭액 조성물에 대하여 설명하기로 한다.
본 발명에 따른 선택적 에칭액 조성물로서는, 당 출원인의 특허등록 10-0712879에 기재된 암모늄 화합물과 산화제를 포함하는 에칭액 조성물을 사용할 수도 있고; 산화성 기체 또는 과산화물 또는 과산소산 등의 산화제와, 알리파틱 아민 또는 아로마틱 아민 또는 알카놀 아민 또는 암모늄 화합물과, 킬레이트제, 소포제, 습윤제, pH 조절제 및 이외에 에칭액의 에칭 성능을 향상 시키기 위해 선택되는 1종 이상의 첨가제와, 물을 포함하는 선택적 에칭액 조성물을 사용할 수도 있다. 선택적 에칭액의 각 구성에 대해서는 이하에서 구체적으로 설명하기로 한다.
본 발명의 은 또는 은 합금 또는 은 화합물의 에칭액 조성물에 포함되는 산화제(Oxidizing agent)는 시드층 표면의 은 재질을 산화시키는 역할을 한다. 종래의 기술은 질산, 염산, 황산, 인산, 질산철, 염화철, 황산철, 인산철 등을 사용하는 에칭액 조성물 등이 개시 되었다. 그러나 이러한 에칭액 조성물들은 구리, 니켈, 크롬 등의 금속을 산화 및 해리시키는 물질로써 은 만을 선택적으로 에칭 하고자 하는 회로의 에칭액으로써는 적합하지가 않다.
상기 산화제는 공기, 산소, 오존 등과 같은 산화성 기체, 과붕산나트륨(Sodium perborate), 과산화수소(Hydrogen peroxide), 비스무트산나트륨(Sodium bismuthate), 과탄산소다(Sodium percarbonate), 과산화벤조일(Benzoyl peroxide), 과산화칼륨(Potassium peroxide), 과산화나트륨(Sodium peroxide) 등과 같은 과산화물(Peroxides), 포름산(Formic acid), 과초산(Peroxyacetic acid), 과산화벤조산(Perbenzoic acid), 3-클로로과산화벤조산(3-Chloroperoxybenzoic acid), 트라이메틸아세틱산(Trimethylacetic acid) 등과 같은 과산소 산(Peroxy acid) 및 과황산칼륨(Potassium persulfate)을 사용하며 이러한 산화제를 사용할 때는 최소한 하나 이상의 산화제를 혼합하여 사용하는 것이 바람직하다.
상기 산화제는 은 또는 은 합금 또는 은 화합물의 에칭액 조성물 총 중량에 대하여 1 ~ 30 중량%, 보다 바람직하게는 5 ~ 18 중량%로 포함되는 것이 좋다. 상기 산화제는 1 중량% 미만일 경우 에칭 속도가 느리고 완벽한 에칭이 이루어지지 않아서 대량의 은 잔사가 발생할 수 있다. 은 잔사는 회로와 회로 사이에 존재하면 쇼트가 발생하여 제품 불량의 원인이 되며 느린 에칭속도는 생산성에 영향을 준다. 30 중량%를 초과할 경우는 노출된 시드층의 에칭 속도는 빠르지만 회로층 밑에 존재하는 시드층에 영향을 주어 과도한 언더컷 현상이 발생하게 된다. 이러한 언더컷 현상은 회로층의 부착력에 영향을 주는 인자이므로 발생을 억제하는 것이 바람직하다.
본 발명의 은 또는 은 합금 또는 은 화합물의 에칭액 조성물에 포함되는 알리파틱 아민 (Aliphatic amine) 또는 아로마틱 아민(Aromatic amine) 또는 알카놀 아민(Alkanol amine) 또는 암모늄 화합물은 시드층에서 산화된 은을 해리시키는 역할을 한다. 산화제에 의한 산화반응과 알리파틱 또는 아로마틱 아민에 의한 해리반응을 통하여 은 또는 은 합금 또는 은 화합물만을 선택적으로 에칭하는 것이 가능하다. 상기 설명한 것과 같이 기존의 에칭액 조성물에 들어가는 질산, 염산, 황산, 인산, 질산철, 염산철, 황산철, 인산철 등은 한 물질이 주 식각제로써 구리와 반응하여 산화 및 해리가 동시에 일어난다. 하지만 본 발명의 에칭액은 각각의 두 물질이 산화와 해리 반응을 담당하고 산화 된 은과 알리파틱 또는 아로마틱 아민 또는 알카놀 아민 또는 암모늄 화합물의 해리반응이 구리 해리 반응보다 더 격렬하게 진행되어 은 또는 은 합금 또는 은 화합물로 형성된 시드층만을 선택적으로 에칭하게 된다.
상기 알리파틱 또는 아로마틱 아민 또는 알카놀 아민 또는 암모늄 화합물은 에틸아민(Ethylamine), 프로필아민(Propylamine), 이소프로필아민(Isopropylamine), n-부틸아민(n-Butylamine), 이소부틸아민(Isobutylamine), sec-부틸아민(sec-Butylamine), 디에틸아민(Diethylamine), 피페리딘(Piperidine), 티라민(Tyramine), N-메틸티라민(N-Methyltyramine), 피롤린(Pyrroline), 피롤리딘(Pyrrolidine), 이미다졸(Imidazole), 인돌(Indole), 피리미딘(Pyrimidine), 에탄올아민(Ethanolamine), 6-아미노-2-메틸-2-헵탄올(6-Amino-2-methyl-2-heptanol), 1-아미노-2-프로판올(1-Amino-2-propanol), 메탄올아민(Methanolamine), 디메틸에탄올아민(Dimethylethanolamine), N-메틸에탄올아민(N-Methylethanolamine), 1-아미노에탄올(1-Aminoethanol), 2-아미노-2-메틸-1-1프로판올(2-amino-2-methyl-1-propanol), 탄산암모늄(Ammonium carbonate), 인산암모늄(Ammonium phosphate), 질산암모늄(Ammonium nitrate), 플루오르화암모늄(Ammonium fluoride), 암모니아수(Ammonium hydroxide) 등과 같은 아민류 또는 암모늄 화합물을 사용하며 이러한 아민류 또는 암모늄 화합물을 사용할 때는 최소한 하나 이상의 아민류 또는 암모늄 화합물을 혼합하여 사용하는 것이 바람직하다.
상기 알리파틱 또는 아로마틱 아민 또는 알카놀 아민 또는 암모늄 화합물은 은 재질 시드층 에칭액 조성물 총 중량에 대하여 1 내지 75 중량%, 보다 바람직하게는 20 내지 70 중량%로 포함되는 것이 좋다. 상기 알리파틱 또는 아로마틱 아민 또는 알카놀 아민 또는 암모늄 화합물은 1 중량% 미만일 경우 산화된 은의 해리반응이 잘 일어나지 않아서 은 시드층 에칭속도가 느려지게 된다. 75 중량% 이상일 경우 시드층의 선택적 에칭에는 문제가 없지만 과도한 아민류 또는 암모늄 화합물의 사용은 에칭엑에서 산화제가 은 또는 은 합금 또는 은 화합물의 산화를 저해하는 요인으로 작용하여 선택적 에칭 속도를 급격히 감소시킨다. 따라서 시드층 표면 산화반응이 일어나고 산화된 은을 용해시켜 선택적 에칭이 원활하게 진행되는 정도만을 사용하는 것이 바람직하다.
본 발명의 은 또는 은 합금 또는 은 화합물의 에칭액 조성물에 포함되는 킬레이트제, 소포제, 습윤제, pH 조절제 및 이외에 에칭액의 에칭 성능을 향상 시키기 위해 선택되는 1종 이상의 첨가제는 산화반응 시 발생할 수 있는 기포의 제거, 에칭액이 시드층 표면에 잘 흡착할 수 있는 습윤성 부여 등의 역할을 하며 그 외에도 본 발명의 효과를 상승시킬 수 있는 일반적으로 사용되는 첨가제를 선택하여 사용할 수 있다.
상기 첨가제는 은 재질 시드층 에칭액 조성물 총 중량에 대하여 첨가제의 종류 및 역할에 따라 각각 0.1 내지 10 중량%, 보다 바람직하게는 1 내지 7 중량%로 포함되는 것이 좋다. 상기 첨가제들은 0.1 중량% 미만일 경우 본 발명의 효과인 선택적 에칭 특성을 향상시키는 역할을 수행할 수 없고 10 중량%를 초과할 경우 에칭액이 교화(또는 겔화)가 일어나서 에칭 특성을 크게 저하 시킨다.
본 발명의 은 또는 은 합금 또는 은 화합물의 에칭액 조성물은 상기 물질들을 포함하며 총 100 중량%에서 물이 잔량으로 포함된다. 물은 탈 이온수를 사용하는 것이 바람직하다.
이하 본 발명은 실시예에 의하여 보다 상세히 설명되지만, 실시예는 본 발명의 예시에 불과할 뿐, 본 발명의 범위가 실시예에 의하여 한정되는 것은 아니다.
실시예 1: 선택적 에칭액 조성물의 제조
1-1: 선택적 에칭액 조성물 1의 제조
과산화수소(hydrogen peroxide) 12 중량%, 모노에탄올아민(Monoethanolamine) 40 중량%, 습윤제(wetting agent) 1 중량%, 소포제(antifoaming agent) 1 중량% 및 탈 이온수(DI water) 46 중량%를 혼합하여 선택적 에칭액 조성물 1을 제조하였다.
1-2: 선택적 에칭액 조성물 2의 제조
과탄산소다(Sodium percarbonate) 7 중량%, N-메틸디에탄올아민(N-Methyldiethnaolamine) 32.5 중량%, 습윤제 0.5 중량%, 소포제 1 중량% 및 탈 이온수 59 중량%를 혼합하여 선택적 에칭액 조성물 2를 제조하였다.
1-3: 선택적 에칭액 조성물 3의 제조
과탄산소다 4 중량%, N-메틸디에탄올아민(N-Methyldiethnaolamine) 60 중량%, 습윤제 1.5 중량%, 소포제 0.5 중량% 및 탈 이온수 34 중량%를 혼합하여 선택적 에칭액 조성물 3을 제조하였다.
실시예 2: 비교예의 제조
2-1: 비교예 1의 제조
실시예 1에서 제조된 선택적 에칭액 조성물 1 내지 3과의 비교를 위하여, 대한민국 공개특허공보 제10-2016-0115189호에 기재된 실시예 1을 참고하여, 제2철 10 중량%, 질산 5 중량%, 초산 5 중량%, EDTA 1 중량%, 글리콜산 1 중량% 및 탈이온수 78 중량%를 혼합하여 비교예 1을 제조하였다.
2-2: 비교예 2의 제조
실시예 1에서 제조된 선택적 에칭액 조성물 1 내지 3과의 비교를 위하여, 대한민국 공개특허공보 제10-2010-0098409호에 기재된 실시예 1을 참고하여, 암모니아 7 중량%, 과산화수소 1.5 중량% 및 탈이온수 91.5 중량%를 혼합하여 비교예 2를 제조하였다.
2-3: 비교예 3의 제조
실시예 1에서 제조된 선택적 에칭액 조성물 1 내지 3과의 비교를 위하여, 대한민국 공개특허공보 제10-2010-0098409호에 기재된 비교예 2를 참고하여, 인산 50 중량%, 질산 5 중량%, 초산 30 중량% 및 탈이온수 15 중량%를 혼합하여 비교예 3을 제조하였다.
실시예 3: 에칭 실험 결과
폴리이미드(PI) 기판소재, 시편 크기 2.5 x 2.5 cm (Ag coating seed layer, Cu FCCL), 에칭액의 양 40g, 에칭 시간 10초, 5 ppm 미만 N.D의 ICP 분석의 실험 조건으로 실시예 1에서 제조된 선택적 에칭액 조성물 및 실시예 2에서 제조된 비교예에 대하여 에칭 실험을 수행하였다(표 1).

 ICP (ppm)
Ag Cu
선택적 에칭액 조성물 1 177.4
Figure 112018017747975-pat00001
 N.D
Figure 112018017747975-pat00002
선택적 에칭액 조성물 2 173.5
Figure 112018017747975-pat00003
 N.D
Figure 112018017747975-pat00004
선택적 에칭액 조성물 3 176.1
Figure 112018017747975-pat00005
 N.D
Figure 112018017747975-pat00006
비교예 1 147.2
Figure 112018017747975-pat00007
 524.0
Figure 112018017747975-pat00008
비교예 2 139.5
Figure 112018017747975-pat00009
 255.4
Figure 112018017747975-pat00010
비교예 3 171.3
Figure 112018017747975-pat00011
 2,437
Figure 112018017747975-pat00012
그 결과, 선택적 에칭액 조성물 1 내지 3은 에칭 시간 10초로 은이 에칭되어 폴리이미드 기판소재 표면이 드러나고, Cu FCCL 표면은 특별한 변색이나 특이사항이 없어 에칭액에 의한 표면 산화가 진행되지 않았음을 확인할 수 있었다.
그러나 비교예 1 및 2는 같은 시간 동안 에칭 시 은이 100% 에칭되지 않고 잔류물이 존재하였으며, Cu FCCL 표면이 산화되어 변색되는 것을 확인할 수 있었다. 또한 비교예 3은 같은 시간 동안 에칭 시 은은 100% 에칭되나, Cu FCCL 또한 에칭 속도가 빨라 표면 산화가 급격히 진행되었음을 확인할 수 있었다.
ICP 분석을 통해 에칭액 속에 존재하는 은 및 구리 성분을 검출하여 비교해보면, 은이 100% 에칭되지 않은 비교예 1 및 2에서는 170 ppm 이하의 은이 검출되며, Cu FCCL 표면이 산화되어 변색이 진행된 비교예 1 내지 3에서는 구리가 검출된 것을 확인할 수 있었다. 특히, 은이 많이 에칭된 비교예 1 및 3은 구리 역시 에칭 속도가 빨리 높은 구리가 검출된 것을 확인할 수 있었다.
결론적으로, 비교예 1 내지 3과 달리, 선택적 에칭액 조성물 1 내지 3은 10초의 에칭 시간 동안 은은 170 ppm 이상으로 100% 에칭되고, 구리는 N.D (5 ppm 미만)로 검출되지 않음을 확인할 수 있었는바, 이로써 선택적 에칭액 조성물 1 내지 3은 은 만을 선택적으로 에칭한다는 것을 명확히 확인할 수 있었다.
본 발명의 권리범위는 상술한 실시예에 한정되는 것이 아니라 첨부된 특허청구범위 내에서 다양한 형태의 실시예로 구현될 수 있다. 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 변형 가능한 다양한 범위까지 본 발명의 청구범위 기재의 범위 내에 있는 것으로 본다.
11:캐리어 부재, 12:시드층, 13:절연수지층,
14:열경화수지층, 15:제1도금층, 16:비아홀,
17:통전부, 18:제2도금층, 19:패턴층

Claims (36)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 절연수지층에 은(Ag) 재질의 시드층 및 캐리어 부재가 적층된 전사필름을 준비하는 전사필름 준비단계;
    상기 전사필름의 캐리어 부재를 박리하여 시드층을 노출시키는 캐리어부재 제거단계;
    상기 시드층 상에 구리(Cu) 재질의 회로패턴을 형성하는 회로패턴 형성단계; 및
    상기 회로패턴을 통해 노출된 시드층을 제거하는 시드층 에칭단계;를 포함하는 시드층의 선택적 에칭을 이용한 회로기판 제조방법으로서,
    상기 절연수지층 및 은 재질의 시드층 사이에 열경화수지층이 형성되고,
    상기 열경화수지층은 경화되지 않은 상태로 시드층 상에 도포된 후, 상기 시드층과 절연수지층을 두께 방향으로 가압하여 접합하는 접합단계에서 경화되고,
    상기 시드층 에칭단계에서, 상기 시드층은 은 재질의 시드층만 용해할 수 있는 선택적 에칭액에 의해 선택적으로 제거되고,
    상기 선택적 에칭액은, 산화제; 아민류 화합물; 첨가제; 및 물을 포함하고,
    상기 아민류 화합물은, 에틸아민(Ethylamine), 프로필아민(Propylamine), 이소프로필아민(Isopropylamine), n-부틸아민(n-Butylamine), 이소부틸아민(Isobutylamine), sec-부틸아민(sec-Butylamine), 디에틸아민(Diethylamine), 피페리딘(Piperidine), 티라민(Tyramine), N-메틸티라민(N-Methyltyramine), 피롤린(Pyrroline), 피롤리딘(Pyrrolidine), 이미다졸(Imidazole), 인돌(Indole), 피리미딘(Pyrimidine), 모노에탄올아민(Monoethanolamine), 6-아미노-2-메틸-2-헵탄올(6-Amino-2-methyl-2-heptanol), 1-아미노-2-프로판올(1-Amino-2-propanol), 메탄올아민(Methanolamine), 디메틸에탄올아민(Dimethylethanolamine), N-메틸디에탄올아민(N-Methyldiethanolamine), 1-아미노에탄올(1-Aminoethanol), 2-아미노-2-메틸-1-1프로판올(2-amino-2-methyl-1-propanol)로 구성된 군에서 선택된 하나 이상인 것을 특징으로 하는 시드층의 선택적 에칭을 이용한 회로기판 제조방법.
  11. 삭제
  12. 제 10항에 있어서,
    상기 캐리어부재 제거단계 이후,
    상기 절연수지층의 양면에 형성된 시드층 상에 구리(Cu) 재질의 제1도금층을 형성하는 제1도금층 형성단계;
    일면의 제1도금층으로부터 타면의 제1도금층까지 관통하는 비아홀을 형성하는 비아홀 형성단계;
    상기 비아홀의 내벽면에 구리 재질의 통전부를 형성하는 통전부 형성단계;를 수행하는 것을 특징으로 하는 시드층의 선택적 에칭을 이용한 회로기판 제조방법.
  13. 제 10항에 있어서,
    상기 시드층 에칭단계 이후, 상기 회로패턴 상에 절연수지층과, 은(Ag) 재질의 시드층이 형성된 캐리어 부재를 차례로 배치하고, 상기 시드층과 절연수지층을 두께 방향으로 가압하여 접합하는 전사필름 접합단계;와, 상기 캐리어부재를 제거하여 상기 절연수지층에 시드층을 전사하는 전사단계; 및 상기 시드층 상에 구리(Cu) 재질의 회로패턴을 형성하는 회로패턴 형성단계;를 수행하는 것을 특징으로 하는 시드층의 선택적 에칭을 이용한 회로기판 제조방법.
  14. 제 13항에 있어서,
    상기 전사단계 이후, 상기 시드층 상에 구리(Cu) 재질의 제1도금층을 형성하는 제1도금층 형성단계;와, 상기 절연수지층 하부의 회로패턴이 노출되도록 상기 제1도금층과 시드층 및 절연수지층을 관통하는 비아홀을 형성하는 비아홀 형성단계; 및 상기 비아홀의 내벽면에 구리 재질의 통전부를 형성하는 통전부 형성단계;를 수행하는 것을 특징으로 하는 시드층의 선택적 에칭을 이용한 회로기판 제조방법.
  15. 제 12항 또는 제 14항에 있어서,
    상기 회로패턴 형성단계는,
    상기 제1도금층 및 통전부의 표면에 구리 재질의 제2도금층을 형성하는 제2도금층 형성단계;
    상기 제2도금층 상에 제2도금층이 선택적으로 노출되는 패턴층을 형성하는 패턴층 형성단계;
    상기 패턴층 사이로 노출된 구리 재질의 제1도금층 및 제2도금층을 에칭하여 회로패턴을 형성하는 도금층 에칭단계; 및
    상기 패턴층을 제거하는 패턴층 제거단계;를 포함하는 것을 특징으로 하는 시드층의 선택적 에칭을 이용한 회로기판 제조방법.
  16. 절연수지층의 양면에 은 재질의 시드층 및 캐리어 부재가 적층된 전사필름을 준비하는 전사필름 준비단계;
    상기 전사필름의 캐리어 부재를 박리하여 시드층을 노출시키는 캐리어부재 제거단계;
    상기 시드층 상에 구리 재질의 회로패턴을 형성하는 회로패턴 형성단계; 및
    상기 회로패턴을 통해 노출된 시드층을 제거하는 시드층 에칭단계;를 포함하는 시드층의 선택적 에칭을 이용한 회로기판 제조방법으로서,
    상기 절연수지층 및 은 재질의 시드층 사이에 열경화수지층이 형성되고,
    상기 열경화수지층은 경화되지 않은 상태로 시드층 상에 도포된 후, 상기 시드층과 절연수지층을 두께 방향으로 가압하여 접합하는 접합단계에서 경화되고,
    상기 시드층 에칭단계에서, 상기 시드층은 은 재질의 시드층만 용해할 수 있는 선택적 에칭액에 의해 선택적으로 제거되고,
    상기 선택적 에칭액은, 산화제; 아민류 화합물; 첨가제; 및 물을 포함하고,
    상기 아민류 화합물은, 에틸아민(Ethylamine), 프로필아민(Propylamine), 이소프로필아민(Isopropylamine), n-부틸아민(n-Butylamine), 이소부틸아민(Isobutylamine), sec-부틸아민(sec-Butylamine), 디에틸아민(Diethylamine), 피페리딘(Piperidine), 티라민(Tyramine), N-메틸티라민(N-Methyltyramine), 피롤린(Pyrroline), 피롤리딘(Pyrrolidine), 이미다졸(Imidazole), 인돌(Indole), 피리미딘(Pyrimidine), 모노에탄올아민(Monoethanolamine), 6-아미노-2-메틸-2-헵탄올(6-Amino-2-methyl-2-heptanol), 1-아미노-2-프로판올(1-Amino-2-propanol), 메탄올아민(Methanolamine), 디메틸에탄올아민(Dimethylethanolamine), N-메틸디에탄올아민(N-Methyldiethanolamine), 1-아미노에탄올(1-Aminoethanol), 2-아미노-2-메틸-1-1프로판올(2-amino-2-methyl-1-propanol)로 구성된 군에서 선택된 하나 이상인 것을 특징으로 하는 시드층의 선택적 에칭을 이용한 회로기판 제조방법.
  17. 삭제
  18. 제 16항에 있어서,
    상기 전사필름 준비단계 이후, 상기 전사필름을 두께 방향으로 관통하는 비아홀을 형성하는 비아홀 형성단계; 및 상기 비아홀의 내벽면에 구리 재질의 통전부를 형성하는 통전부 형성단계;를 수행하는 것을 특징으로 하는 선택적 에칭을 이용한 회로기판 제조방법.
  19. 제 18항에 있어서,
    상기 시드층 에칭단계 이후, 상기 회로패턴 상에 절연수지층과, 은(Ag) 재질의 시드층이 형성된 캐리어 부재를 차례로 배치하고, 상기 시드층과 절연수지층을 두께 방향으로 가압하여 접합하는 접합단계;와, 상기 캐리어부재를 제거하여 상기 절연수지층에 시드층을 전사하는 전사단계;를 수행하는 것을 특징으로 하는 시드층의 선택적 에칭을 이용한 회로기판 제조방법.
  20. 제 19항에 있어서,
    상기 전사단계 이후, 상기 시드층 상에 구리(Cu) 재질의 회로패턴을 형성하는 회로패턴 형성단계;를 수행하는 것을 특징으로 하는 시드층의 선택적 에칭을 이용한 회로기판 제조방법.
  21. 제 19항에 있어서,
    상기 접합단계 이후, 상기 절연수지층 하부의 회로패턴이 노출되도록 상기 캐리어 부재와 시드층 및 절연수지층을 관통하는 비아홀을 형성하는 비아홀 형성단계; 및 상기 비아홀의 내벽면에 구리 재질의 통전부를 형성하는 통전부 형성단계;를 수행하는 것을 특징으로 하는 시드층의 선택적 에칭을 이용한 회로기판 제조방법.
  22. 제 16항 또는 제 20항에 있어서,
    상기 회로패턴 형성단계는, 상기 시드층 상에 시드층이 선택적으로 노출되는 패턴층을 형성하는 패턴층 형성단계;와, 상기 패턴층 사이로 노출된 시드층 및 통전부의 표면에 구리 재질의 제1도금층을 형성하는 제1도금층 형성단계; 및 상기 패턴층을 제거하는 패턴층 제거단계;를 포함하는 것을 특징으로 하는 시드층의 선택적 에칭을 이용한 회로기판 제조방법.
  23. 삭제
  24. 제 10항 또는 제 16항에 있어서,
    상기 선택적 에칭액은,
    선택적 에칭액 총 100 중량%에 대하여, 산화제 1 내지 30 중량%, 아민류 또는 암모늄 화합물 1 내지 75 중량% 및 첨가제 0.1 내지 10 중량%를 포함하고, 물이 잔량으로 포함되는 것을 특징으로 하는 시드층의 선택적 에칭을 이용한 회로기판 제조방법.
  25. 제 10항 또는 제 16항에 있어서,
    상기 산화제는,
    산화성 기체, 과산화물, 과산소 산 및 과황산칼륨으로 구성된 군에서 선택된 하나 이상인 것을 특징으로 하는 시드층의 선택적 에칭을 이용한 회로기판 제조방법.
  26. 제 25항에 있어서,
    상기 산화성 기체는 공기, 산소 및 오존으로 구성된 군에서 선택된 하나 이상이고;
    상기 과산화물은 과붕산나트륨(Sodium perborate), 과산화수소(Hydrogen peroxide), 비스무트산나트륨(Sodium bismuthate), 과탄산소다(Sodium percarbonate), 과산화벤조일(Benzoyl peroxide), 과산화칼륨(Potassium peroxide) 및 과산화나트륨(Sodium peroxide)으로 구성된 군에서 선택된 하나 이상이며;
    상기 과산소 산은 포름산(Formic acid), 과초산(Peroxyacetic acid), 과산화벤조산(Perbenzoic acid), 3-클로로과산화벤조산(3-Chloroperoxybenzoic acid) 및 트라이메틸아세틱산(Trimethylacetic acid)으로 구성된 군에서 선택된 하나 이상인 것을 특징으로 하는 시드층의 선택적 에칭을 이용한 회로기판 제조방법.
  27. 삭제
  28. 삭제
  29. 제 10항 또는 제 16항에 있어서,
    상기 첨가제는,
    킬레이트제, 소포제, 습윤제 및 pH 조절제로 구성된 군에서 선택된 하나 이상인 것을 특징으로 하는 시드층의 선택적 에칭을 이용한 회로기판 제조방법.
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
KR1020180019852A 2017-02-20 2018-02-20 시드층을 포함하는 전사필름 제조방법, 시드층의 선택적 에칭을 이용한 회로기판 제조방법 및 에칭액 조성물 KR102482171B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20170022586 2017-02-20
KR1020170022586 2017-02-20

Publications (2)

Publication Number Publication Date
KR20180097143A KR20180097143A (ko) 2018-08-30
KR102482171B1 true KR102482171B1 (ko) 2022-12-30

Family

ID=63169589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180019852A KR102482171B1 (ko) 2017-02-20 2018-02-20 시드층을 포함하는 전사필름 제조방법, 시드층의 선택적 에칭을 이용한 회로기판 제조방법 및 에칭액 조성물

Country Status (5)

Country Link
US (1) US11453823B2 (ko)
KR (1) KR102482171B1 (ko)
CN (1) CN110494936B (ko)
TW (1) TWI758418B (ko)
WO (1) WO2018151578A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018151578A1 (ko) 2017-02-20 2018-08-23 (주)잉크테크 시드층을 포함하는 전사필름 제조방법, 시드층의 선택적 에칭을 이용한 회로기판 제조방법 및 에칭액 조성물
CN109461518A (zh) * 2018-11-30 2019-03-12 明达光电(厦门)有限公司 一种透明导电膜及其制备方法
CN113260740A (zh) * 2019-01-10 2021-08-13 松下知识产权经营株式会社 镀敷用图案版以及布线基板的制造方法
KR102659176B1 (ko) 2020-12-28 2024-04-23 삼성디스플레이 주식회사 은 함유 박막의 식각 조성물, 이를 이용한 패턴 형성 방법 및 표시장치의 제조 방법
CN113223928B (zh) * 2021-04-16 2024-01-12 西安电子科技大学 一种基于转移键合的氧化镓外延生长方法
TWI822036B (zh) * 2022-05-09 2023-11-11 啟碁科技股份有限公司 軟性印刷電路板及天線結構

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357395A (en) * 1980-08-22 1982-11-02 General Electric Company Transfer lamination of vapor deposited foils, method and product
JPH09296156A (ja) * 1996-05-01 1997-11-18 Ajinomoto Co Inc 金属薄層付き多層プリント配線板用層間接着フィルム、及びこれを用いた多層プリント配線板とその製造法
JP2001068804A (ja) * 1999-08-31 2001-03-16 Mitsui Mining & Smelting Co Ltd キャリア箔付電解銅箔及びその電解銅箔の製造方法並びにその電解銅箔を使用した銅張積層板
JP2001089892A (ja) * 1999-09-21 2001-04-03 Mitsui Mining & Smelting Co Ltd キャリア箔付電解銅箔及びその製造方法並びにそのキャリア箔付電解銅箔を用いた銅張積層板
JP2004230729A (ja) * 2003-01-30 2004-08-19 Mitsubishi Plastics Ind Ltd 金属薄膜転写用フィルム
JP2006156930A (ja) 2004-03-19 2006-06-15 Matsushita Electric Ind Co Ltd 層間接合部位を有するフレキシブル基板およびその製造方法
KR100712879B1 (ko) * 2005-04-06 2007-04-30 주식회사 잉크테크 에칭액 조성물
US7927454B2 (en) * 2007-07-17 2011-04-19 Samsung Mobile Display Co., Ltd. Method of patterning a substrate
KR101044790B1 (ko) * 2008-08-29 2011-06-29 삼성전기주식회사 인쇄회로기판 제조방법
KR101048515B1 (ko) * 2008-10-15 2011-07-12 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR101009157B1 (ko) * 2008-11-13 2011-01-18 삼성전기주식회사 회로형성용 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
JP5379528B2 (ja) * 2009-03-24 2013-12-25 三井金属鉱業株式会社 キャリア箔付電解銅箔、キャリア箔付電解銅箔の製造方法及びそのキャリア箔付電解銅箔を用いて得られる銅張積層板
KR101216864B1 (ko) * 2010-12-29 2012-12-28 한국이엔에쓰 주식회사 인쇄회로기판 및 그 제조방법
KR101391603B1 (ko) * 2012-05-22 2014-05-07 솔브레인 주식회사 은함유 패턴의 식각액
JP6085919B2 (ja) * 2012-08-31 2017-03-01 味の素株式会社 極薄銅層付きフィルム、極薄銅層付き接着フィルム、それらの製造方法、銅張積層板、及び配線板
CN103384453B (zh) * 2013-07-11 2016-05-11 电子科技大学 一种印制电路内层可靠孔和线的加工方法
KR101909352B1 (ko) * 2013-07-24 2018-10-17 제이엑스금속주식회사 표면 처리 동박, 캐리어가 부착된 동박, 기재, 수지 기재, 프린트 배선판, 구리 피복 적층판 및 프린트 배선판의 제조 방법
KR101630435B1 (ko) * 2014-04-21 2016-06-15 주식회사 심텍 임베디드 인쇄회로기판 및 그 제조 방법
TWI594674B (zh) * 2014-10-17 2017-08-01 綠點高新科技股份有限公司 形成圖案化金屬層的方法及具有圖案化金屬層的物件
KR101640840B1 (ko) * 2014-11-28 2016-07-19 주식회사 아모센스 연성 인쇄회로기판의 제조방법 및 이에 의해 제조된 연성 인쇄회로기판
KR20160065628A (ko) * 2014-12-01 2016-06-09 주식회사 두산 연성 인쇄회로기판 형성용 절연 수지 시트 및 이의 제조방법, 이를 포함하는 인쇄회로기판
WO2018151578A1 (ko) 2017-02-20 2018-08-23 (주)잉크테크 시드층을 포함하는 전사필름 제조방법, 시드층의 선택적 에칭을 이용한 회로기판 제조방법 및 에칭액 조성물

Also Published As

Publication number Publication date
KR20180097143A (ko) 2018-08-30
CN110494936A (zh) 2019-11-22
WO2018151578A1 (ko) 2018-08-23
CN110494936B (zh) 2021-10-08
TW201902717A (zh) 2019-01-16
US20200053881A1 (en) 2020-02-13
US11453823B2 (en) 2022-09-27
TWI758418B (zh) 2022-03-21

Similar Documents

Publication Publication Date Title
KR102482171B1 (ko) 시드층을 포함하는 전사필름 제조방법, 시드층의 선택적 에칭을 이용한 회로기판 제조방법 및 에칭액 조성물
US20050178669A1 (en) Method of electroplating aluminum
JP3752161B2 (ja) プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法
US11317514B2 (en) Method for forming circuits using seed layer and etchant composition for selective etching of seed layer
KR102414973B1 (ko) 미세 회로 형성방법 및 에칭액 조성물
JP5256747B2 (ja) セミアディティブ法による銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム
JP2003158364A (ja) プリント配線板の製造方法
JP4508140B2 (ja) 部品内蔵モジュール
JP2009176770A (ja) 銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム
KR102414959B1 (ko) 인쇄회로기판 제조방법
WO2022138682A1 (ja) 銅部材、プリント配線板用導体、プリント配線板用部材、プリント配線板、プリント回路板およびそれらの製造方法
JPH1187910A (ja) プリント配線板およびその製造方法
JP4508141B2 (ja) ステンレス転写基材、メッキ回路層付きステンレス転写基材
JPH0348494A (ja) 微細導体用の多層印刷回路基板及びそのめっき法
JP2003204138A (ja) プリント配線板の製造方法
JPS63280496A (ja) 多層回路板の製造方法
JP3951938B2 (ja) エッチング方法とそれを用いたプリント配線板の製造方法
JP2011018830A (ja) 多層プリント配線板の製造方法および多層プリント配線板
WO2021193470A1 (ja) 複合銅配線及びレジスト層を有する積層体
JP4168798B2 (ja) プリント配線板の製造方法
JP4555998B2 (ja) プリント配線板
JP2010232585A (ja) 多層配線基板およびその製造方法
JP2003101218A (ja) プリント配線板の製造方法
KR20230124543A (ko) 금속 부재
KR20000041058A (ko) 계면접착력 강화층을 구비한 인쇄회로기판및 계면접착력 향상방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right