KR102479331B1 - 표면 처리 동박, 동 클래드 적층판 및, 프린트 배선판 - Google Patents

표면 처리 동박, 동 클래드 적층판 및, 프린트 배선판 Download PDF

Info

Publication number
KR102479331B1
KR102479331B1 KR1020207025085A KR20207025085A KR102479331B1 KR 102479331 B1 KR102479331 B1 KR 102479331B1 KR 1020207025085 A KR1020207025085 A KR 1020207025085A KR 20207025085 A KR20207025085 A KR 20207025085A KR 102479331 B1 KR102479331 B1 KR 102479331B1
Authority
KR
South Korea
Prior art keywords
copper foil
less
treated copper
crystal grains
grain size
Prior art date
Application number
KR1020207025085A
Other languages
English (en)
Other versions
KR20210002455A (ko
Inventor
아키라 사토
류스케 나카사키
준 시노자키
타카히로 사사키
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20210002455A publication Critical patent/KR20210002455A/ko
Application granted granted Critical
Publication of KR102479331B1 publication Critical patent/KR102479331B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/615Microstructure of the layers, e.g. mixed structure
    • C25D5/617Crystalline layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal

Abstract

프로세스 비용이 우수한 서브트랙티브 공법으로 L&S가 예를 들면 30/30㎛ 이하인 미세 배선을 형성하는 것이 가능한 미세 배선 가공성을 갖고, 또한, 수지제 기판과의 밀착성이 우수한 표면 처리 동박을 제공한다. 조화 처리에 의한 조화면을 표면에 갖는 표면 처리 동박으로서, 박 두께가 10㎛ 이하이고, 조화면의 정점 곡률 산술 평균 Ssc가 0.7㎛-1 이상 3.8㎛-1 이하이다. 그리고, 200℃에서 2시간 가열 후에 전자선 후방 산란 회절법에 의해 단면을 해석한 경우에, 결정 입경이 0.5㎛ 이상인 결정립 중, 결정 입경이 0.5㎛ 이상 1.0㎛ 미만의 결정립의 개수의 비율 R1이 0.51 이상 0.97 이하이고, 결정 입경이 1.0㎛ 이상 3.0㎛ 미만인 결정립의 개수의 비율 R2가 0.03 이상 0.42 이하이고, 결정 입경이 3.0㎛ 이상인 결정립의 개수의 비율 R3이 0.07 이하이다.

Description

표면 처리 동박, 동 클래드 적층판 및, 프린트 배선판
본 발명은, 고밀 도 배선 회로(파인 패턴)를 갖는 프린트 배선판 등에 적합한 미세 배선 가공성, 수지제 기판과의 밀착성이 우수한 표면 처리 동박, 그리고, 당해 표면 처리 동박을 이용한 동 클래드 적층판 및 프린트 배선판에 관한 것이다.
동 클래드 적층판이나 프린트 배선판에 이용되는 동박으로서는, 전해 석출 장치의 드럼에 석출된 동박을 드럼으로부터 박리함으로써 얻어지는 전해 동박이 사용된다. 드럼으로부터 박리된 전해 동박의 전계 석출 개시면(샤이니면. 이하, 「S면」이라고 기재함)은 비교적 평활하고, 반대측의 면인 전해 석출 종료면(매트면. 이하, 「M면」이라고 기재함)은 일반적으로는 요철을 갖고 있다. 전해 동박의 M면상에 수지제 기판을 배치하여 열 압착하여 동 클래드 적층판을 제조하지만, M면에 조화(粗化) 처리를 실시하여 조화함으로써, 수지제 기판과의 접착성을 향상시키고 있다.
최근에는, 동박의 조화면에 미리 에폭시 수지 등의 접착용 수지를 접착하고, 당해 접착용 수지를 반 경화 상태(B스테이지)의 절연 수지층으로 한 수지 부착 동박을 표면 회로 형성용의 동박으로서 이용하고, 그 절연 수지층의 측을 절연 기판에 열 압착하여 프린트 배선판(특히 빌드업 배선판)을 제조하는 것이 행해지고 있다. 빌드업 배선판에서는, 각종 전자 부품을 고도로 집적화하는 것이 요망되고, 이에 대응하여, 배선 패턴도 고밀도화가 요구되어, 미세한 선폭, 선간 피치의 배선 패턴, 소위 파인 패턴의 프린트 배선판이 요구되고 있다. 예를 들면, 서버, 라우터, 통신 기지국, 차량 탑재 기판 등에 사용되는 다층 기판이나 스마트 폰용 다층 기판에서는, 고밀도 극미세 배선을 갖는 프린트 배선판(이하, 「고밀도 배선판」이라고 기재함)이 요구되고 있다.
Any Layer(배치의 자유도가 높은 레이저 비아로 층간을 접속)의 고밀도 배선판은, 주로 스마트 폰의 메인보드에 사용되고 있지만, 최근 미세 배선화가 진행되고 있어, 선폭 및 선간의 피치(이하, 「L&S」라고 기재함)가 각각 30㎛ 이하라는 배선이 요구되고 있다. 고밀도 배선판은, 종래, 프린트 배선판 메이커에 있어서 포토 레지스트를 이용한 서브트랙티브 공법으로 제조되지만, L&S가 좁아지면 배선의 단면 형상이 무너져 버리기 때문에, 500㎜ 각을 초과하는 바와 같은 대면적으로 고밀도 배선판을 일괄 성형하는 경우는, L&S가 30/30㎛(선폭(L)이 30㎛, 선간의 피치(S)가 30㎛) 이하인 배선의 형성은 곤란했다.
그래서, 최근에는, 고밀도 배선판에 있어서 L&S가 30/30㎛ 이하인 배선을 형성하기 위해, MSAP 공법(Modified Semi Additive Process)의 도입이 진행되고 있다. 그러나, MSAP 공법은, 서브트랙티브 공법과 비교하여 프로세스 비용이 비싸기 때문에, 회로 기판 메이커의 부담이 크다는 문제가 있었다. 또한, 미세 배선을 형성하는 경우, 동박의 표면 조도를 작게 하는 것이 유효하지만, 한편으로 동박의 표면 조도를 작게 하면, 수지제 기판과 동박의 밀착성이 저하해 버릴 우려가 있다.
특허문헌 1에는, 극박동층의 벌크의 평균 결정 입경을 미세화함으로써 미세 배선을 형성하는 기술이 개시되어 있지만, 결정 입경이 지나치게 작으면 사이드 에치(배선 단면의 가로 방향 에칭)의 영향으로 높은 에칭 팩터가 얻어지지 않을 우려가 있었다.
또한, 특허문헌 2에는, 고내열성 수지와의 밀착성이 우수한 동박이 개시되어 있지만, 뾰족한 형상의 조화 입자가 에칭 시에 녹지 않고 남기 쉬워(근(根) 잔사), 미세 배선 가공성이 불충분해질 우려가 있었다.
일본특허공보 제6158573호 일본특허공개공보 2010년 제236058호
본 발명은, 프로세스 비용이 우수한 서브트랙티브 공법으로 L&S가 예를 들면 30/30㎛ 이하라는 미세 배선을 형성하는 것이 가능한 미세 배선 가공성을 갖고, 또한, 수지제 기판과의 밀착성이 우수한 표면 처리 동박을 제공하는 것을 과제로 한다. 또한, 본 발명은, 상기와 같은 미세 배선 가공성을 갖는 동 클래드 적층판 및, 고밀도 극미세 배선을 갖는 프린트 배선판을 제공하는 것을 아울러 과제로 한다.
본 발명의 일 태양(態樣)에 따른 표면 처리 동박은, 조화 처리에 의한 조화면을 표면에 갖는 표면 처리 동박으로서, 박 두께가 10㎛ 이하이고, 조화면의 정점 곡률 산술 평균 Ssc가 0.7㎛-1 이상 3.8㎛-1 이하이고, 200℃에서 2시간 가열 후에 전자선 후방 산란 회절법에 의해 단면을 해석한 경우에, 결정 입경이 0.5㎛ 이상인 결정립 중, 결정 입경이 0.5㎛ 이상 1.0㎛ 미만인 결정립의 개수의 비율 R1이 0.51 이상 0.97 이하이고, 결정 입경이 1.0㎛ 이상 3.0㎛ 미만인 결정립의 개수의 비율 R2가 0.03 이상 0.42 이하이고, 결정 입경이 3.0㎛ 이상인 결정립의 개수의 비율 R3이 0.07 이하인 것을 요지로 한다.
또한, 본 발명의 다른 태양에 따른 동 클래드 적층판은, 상기 일 태양에 따른 표면 처리 동박과, 당해 표면 처리 동박의 조화면에 적층된 수지제 기판을 구비하는 것을 요지로 한다.
또한, 본 발명의 다른 태양에 따른 프린트 배선판은, 상기 다른 태양에 따른 동 클래드 적층판을 구비하는 것을 요지로 한다.
본 발명의 표면 처리 동박은, 프로세스 비용이 우수한 서브트랙티브 공법으로 L&S가 예를 들면 30/30㎛ 이하인 미세 배선을 형성하는 것이 가능한 미세 배선 가공성을 갖고, 또한, 수지제 기판과의 밀착성이 우수하다. 또한, 본 발명의 동 클래드 적층판은, 상기와 같은 미세 배선 가공성을 갖는다. 또한, 본 발명의 프린트 배선판은, 고밀도 극미세 배선을 갖는다.
도 1은 전해 석출 장치를 이용하여 전해 동박을 제조하는 방법을 설명하는 도면이다.
도 2는 결정립의 분포의 측정 방법을 설명하는 도면이다.
(발명을 실시하기 위한 형태)
본 발명의 일 실시 형태에 대해서 설명한다. 또한, 이하에 설명하는 실시 형태는 본 발명의 일 예를 나타낸 것이고, 본 발명은 본 실시 형태에 한정되는 것은 아니다. 또한, 본 실시 형태에는 여러 가지의 변경 또는 개량을 더하는 것이 가능하고, 그와 같은 변경 또는 개량을 더한 형태도 본 발명에 포함될 수 있다.
본 발명자들은, 예의 검토의 결과, 동박의 미세 배선 가공성에 대하여, 동박 중의 결정 입경이 0.5㎛ 이상인 결정립의 분포 상태의 영향이 높은 것을 발견했다. 일반적으로, 미세 배선의 에칭 가공에 있어서는, 결정립 내보다도 결정립의 입계에서 우선적으로 용해가 진행되는 것이 알려져 있다. 결정 입계는 면방위가 상이한 결정립의 경계에 있어서, 원자 배열의 부정합이나 결함이 많이 존재하기 때문에 에너지적으로 활성인 상태에 있는 점에서, 에칭으로 용해되기 쉽다. 따라서, 동박 중의 결정립이 미세하게 될수록 결정 입계가 증가하여, 용해 속도가 빨라진다고 생각된다.
동박의 미세 배선 가공성의 향상에 영향을 미치는 인자를 조사한 결과, 200℃에서 2시간 가열된 후에 있어서 0.5㎛ 이상 1.0㎛ 미만의 결정 입경의 결정립이 일정한 비율에 있는 경우에는, 에칭 시의 세로 방향의 용해 속도가 빨라져 에칭 팩터가 상승하는 것을 알 수 있었다. 그러나, 한편으로, 이 사이즈의 결정립의 비율이 지나치게 많으면, 반대로 배선 패턴 단면의 톱측(이하, 패턴 상부를 톱, 패턴 하부를 보텀이라고 함)에서의 가로 방향의 용해가 우선적으로 진행되어, 에칭 팩터가 감소하는 것을 발견했다.
구체적으로는, 200℃에서 2시간 가열 후에 전자선 후방 산란 회절법에 의해 단면을 해석한 경우에, 결정 입경이 0.5㎛ 이상인 결정립 중, 결정 입경이 0.5㎛ 이상 1.0㎛ 미만인 결정립의 개수의 비율 R1이 0.51 이상 0.97 이하이면 에칭 팩터가 증가한다. 그러나, 비율 R1이 0.97보다 크면, 톱측의 에칭이 우선적으로 진행되어 미세 배선 가공성이 저하하고, 비율 R1이 0.51보다 작으면, 동박의 두께 방향의 에칭 속도가 느려져 미세 배선 가공이 저하한다.
또한, 결정 입경이 3.0㎛ 이상의 사이즈가 되면, 결정립의 체적에 대하여 입계의 면적이 적어 녹지 않고 남기 쉽기 때문에, 에칭 속도의 저하에 의해 배선 패턴이 트레일링(trailing)하기 쉬워진다. 구체적으로는, 200℃에서 2시간 가열 후에 전자선 후방 산란 회절법에 의해 단면을 해석한 경우에, 결정 입경이 0.5㎛ 이상인 결정립 중, 결정 입경이 3.0㎛ 이상인 결정립의 개수의 비율 R3이 0이거나, 또는, 0 초과 0.07 이하의 범위에 있어서는 미세 배선 가공성이 향상하지만, 비율 R3이 0.07보다 크면, 사이즈가 큰 결정립의 녹지 않고 남는 부분의 영향이 증가하여 미세 배선 가공성이 저하한다.
상세는 후술하지만, 상기와 같은 결정립의 분포는, 전해 동박을 제조할 때에 전해액에 부여하는 전류 밀도를 균일화함으로써 제어할 수 있다.
또한, 미세 배선 가공성에 기여하는 인자를 조사하는 중에, 동박의 조화 입자의 정상 근방 부분에 있어서의 곡률의 산술 평균(조화면의 정점 곡률 산술 평균) Ssc의 영향이 강한 것을 발견했다. 구체적으로는, 정점 곡률 산술 평균 Ssc가 0.7㎛-1 이상 3.8㎛-1 이하일 때에 에칭 팩터가 증가한다. 정점 곡률 산술 평균 Ssc는, 여러 가지 산 구조의 평균 서밋 곡률이고, 하기식으로 나타난다. 하기식에 있어서, z(x, y)는 x, y 좌표에 있어서의 높이 방향의 좌표이고, N은 조화 입자의 정점 개수이다.
Figure 112020091565811-pct00001
이 범위에 정점 곡률 산술 평균 Ssc가 있는 경우에는, 동박의 조화면의 조화 입자의 정점의 굽어짐 정도가 적당한 상태에 있기 때문에, 에칭 시에 근 잔사(조화 입자의 선단이 녹지 않고 남는 상태)하지 않고 용이하게 녹아, 동박의 트레일링이 억제되어 에칭 팩터가 상승한다고 생각된다.
정점 곡률 산술 평균 Ssc가 3.8㎛-1보다도 큰 경우는, 조화 입자의 정점의 굽어짐 정도가 강하기 때문에, 수지제 기판에 조화 입자가 깊게 박히는 상태가 되어 에칭 시에 근 잔사가 발생하여, 동박의 트레일링이 길어져 에칭 팩터가 저하한다. 정점 곡률 산술 평균 Ssc가 0.7㎛-1보다도 작은 경우는, 조화 입자의 정점의 굽어짐 정도가 완만하기 때문에, 수지제 기판에 대한 조화 입자의 파고듦 상태가 나빠(앵커 효과가 약하여), 수지제 기판과 동박의 밀착성이 저하한다.
상세는 후술하지만, 조화 입자의 정점을 용해시킴으로써 정점 곡률 산술 평균 Ssc를 저하시킬 수 있기 때문에, 펄스 도금이나, 조화 처리의 후에 동박을 황산구리 수용액에 침지하는 방법에 의해 조화 입자의 정점을 용해시키면, 정점 곡률 산술 평균 Ssc를 제어할 수 있다.
즉, 본 발명의 일 실시 형태에 따른 표면 처리 동박은, 조화 처리에 의한 조화면을 표면에 갖는 표면 처리 동박으로서, 박 두께가 10㎛ 이하이고, 조화면의 정점 곡률 산술 평균 Ssc가 0.7㎛-1 이상 3.8㎛-1 이하이다. 그리고, 200℃에서 2시간 가열 후에 전자선 후방 산란 회절법에 의해 단면을 해석한 경우에, 결정 입경이 0.5㎛ 이상인 결정립 중, 결정 입경이 0.5㎛ 이상 1.0㎛ 미만인 결정립의 개수의 비율 R1이 0.51 이상 0.97 이하이고, 결정 입경이 1.0㎛ 이상 3.0㎛ 미만인 결정립의 개수의 비율 R2가 0.03 이상 0.42 이하이고, 결정 입경이 3.0㎛ 이상인 결정립의 개수의 비율 R3이 0.07 이하이다. 즉, 결정 입경이 3.0㎛ 이상인 결정립은 임의 성분이고, 비율 R3은 0이거나, 또는, 0 초과 0.07 이하이다.
본 발명의 일 실시 형태에 따른 표면 처리 동박에 있어서는, 추가로, 조화면의 정점 곡률 산술 평균 Ssc는 1.0㎛-1 이상 2.5㎛-1 이하인 것이 바람직하다. 또한, 200℃에서 2시간 가열 후에 전자선 후방 산란 회절법에 의해 단면을 해석한 경우에, 결정 입경이 0.5㎛ 이상인 결정립 중, 결정 입경이 0.5㎛ 이상 1.0㎛ 미만인 결정립의 개수의 비율 R1은 0.59 이상 0.96 이하, 결정 입경이 1.0㎛ 이상 3.0㎛ 미만인 결정립의 개수의 비율 R2는 0.04 이상 0.41 이하, 결정 입경이 3.0㎛ 이상인 결정립의 개수의 비율 R3은 0인 것이 바람직하다.
상기의 본 실시 형태에 따른 표면 처리 동박은, 프로세스 비용이 우수한 서브트랙티브 공법으로 L&S가 예를 들면 30/30㎛ 이하인 미세 배선을 형성하는 것이 가능한 미세 배선 가공성을 갖고, 또한, 수지제 기판과의 밀착성이 우수하다. 따라서, 본 실시 형태에 따른 표면 처리 동박은, 동 클래드 적층판이나 프린트 배선판의 제조에 대하여 적합하게 사용할 수 있어, 고밀도 극미세 배선을 갖는 프린트 배선판을 제조할 수 있다.
본 실시 형태에 따른 표면 처리 동박에 있어서는, 박 두께는 10㎛ 이하이다. 표면 처리 동박의 박 두께가 10㎛를 초과하면, 동박의 용해 시간이 길어져 에칭 팩터가 저하한다는 문제가 발생할 우려가 있다.
또한, 본 실시 형태에 따른 표면 처리 동박에 있어서는, 조화면의 Rpm(거칠기 곡선의 최대 산높이의 10점 평균)은 0.5㎛ 이상 3.5㎛ 이하로 해도 좋다. 조화면의 Rpm이 0.5㎛ 미만이면, 수지제 기판과의 밀착성이 저하한다는 문제가 발생할 우려가 있다. 한편, 조화면의 Rpm이 3.5㎛를 초과하면, 에칭 팩터가 저하한다는 문제가 발생할 우려가 있다.
또한, 본 실시 형태에 따른 표면 처리 동박에 있어서는, 통상 상태에 있어서의 인장 강도는 400㎫ 이상 780㎫ 이하, 220℃에서 2시간 가열 후에 상온에서 측정한 인장 강도는 300㎫ 이상으로 해도 좋다.
통상 상태에 있어서의 인장 강도가 400㎫ 이상 780㎫ 이하이면, 표면 처리 동박의 핸들링성과 에칭성이 양호하다. 220℃에서 2시간 가열 후에 상온에서 측정한 인장 강도가 300㎫ 이상인 경우는, 에칭성이 양호하다.
또한, 본 발명에 있어서 「결정 입경」이란, 원상당 직경을 의미한다. 또한, 본 발명에 있어서 「통상 상태」란, 표면 처리 동박이 열처리 등의 열 이력을 받지 않고 상온(즉, 대략 25℃)에 놓여있었던 상태를 의미한다. 통상 상태에 있어서의 인장 강도는, IPC-TM-650에 준거하는 방법에 의해 상온에 있어서 측정할 수 있다. 또한, 가열 후의 인장 강도는, 표면 처리 동박을 220℃로 가열하여 2시간 보존유지(保持)한 후에 상온까지 자연 냉각하고, 통상 상태에 있어서의 인장 강도와 동일한 방법에 의해 상온에 있어서 측정할 수 있다.
이하에, 본 실시 형태에 따른 표면 처리 동박에 대해서, 추가로 상세하게 설명한다. 우선, 표면 처리 동박의 제조 방법에 대해서 설명한다.
(1) 전해 동박의 제조 방법에 대해서
전해 동박은, 예를 들면 도 1에 나타내는 바와 같은 전해 석출 장치를 이용하여 제조할 수 있다. 도 1의 전해 석출 장치는, 백금족 원소 또는 그의 산화물을 피복한 티탄으로 이루어지는 불용성 애노드(104)와, 불용성 애노드(104)에 대향하여 형성된 티탄제의 캐소드 드럼(102)과, 캐소드 드럼(102)을 연마하여 캐소드 드럼(102)의 표면에 발생하는 산화막을 제거하는 버프(103)를 구비하고 있다.
캐소드 드럼(102)과 불용성 애노드(104)와의 사이에 전해액(105)(황산-황산구리 수용액)을 공급하고, 캐소드 드럼(102)을 일정 속도로 회전시키면서, 캐소드 드럼(102)과 불용성 애노드(104)와의 사이에 직류 전류를 통전한다. 이에 따라, 캐소드 드럼(102)의 표면상에 구리가 석출된다. 석출된 구리를 캐소드 드럼(102)의 표면으로부터 벗겨내고, 연속적으로 권취함으로써, 전해 동박(101)이 얻어진다.
본 발명자들이 예의 검토한 결과, 펌프에 의해 전해액을 교반하는 종래의 방법에 대하여, 전해액(105)에 강한 난류를 발생시키는 방법에 의해, 캐소드 드럼(102)과 불용성 애노드(104)와의 사이의 전류 밀도가 일반적인 전해제박보다도 균일화되어, 동박의 결정립의 분포를 제어할 수 있는 것을 발견했다. 전해액(105)에 강한 난류를 발생시키는 방법의 일 예로서는, 공기 등의 기체의 버블링을 들 수 있다. 전해 석출 장치에 기체의 버블링 장치를 형성하고, 유량을 조정하면서 전해액(105)에 기체를 공급하여 버블링시키면, 전해액(105) 중에서 기포가 랜덤으로 움직여 강한 난류가 발생한다.
구체적으로는, 기체의 유량을 2L/min 이상 8L/min 이하로 하면, 전류 밀도가 균일화되고, 200℃에서 2시간 가열 후에 전자선 후방 산란 회절법에 의해 단면을 해석한 경우의 결정립의 분포가, 전술한 본 실시 형태에 따른 표면 처리 동박과 동일한 전해 동박이 얻어지기 쉽다. 기체의 유량이 2L/min 미만이면, 국소적으로 전류 밀도가 낮은 영역이 발생하여, 조대한 결정립이 형성되기 쉽기 때문에, 에칭 팩터가 저하할 우려가 있다. 한편, 기체의 유량이 8L/min 초과이면, 비율 R1이 커져 사이드 에치가 우세해지기 때문에, 에칭 팩터가 저하할 우려가 있다.
또한, 다른 실시 형태로서, 불용성 애노드의 표면에 연속하는 요철을 형성해도 좋다. 요철의 근방에 있어서는 전해액의 유속이 느리고, 한편으로 불용성 애노드와 캐소드의 중간에서는 전해액의 유속이 빨라져, 속도차가 발생한다. 이 속도차에 의해 강한 난류가 발생하고, 종래의 전해제박보다도 전류 밀도 분포가 균일화되어, 동박의 결정립의 분포를 제어할 수 있는 것을 발견했다.
구체적으로는, 높이가 0.5∼1.5㎜, 폭이 10∼70㎜인 볼록부를, 애노드의 원주 방향을 따라 60㎜의 간격을 두고 연속하여 형성함으로써, 난류가 발생하고, 200℃에서 2시간 가열 후에 전자선 후방 산란 회절법에 의해 단면을 해석한 경우의 결정립의 분포가, 전술한 본 실시 형태에 따른 표면 처리 동박과 동일한 전해 동박이 얻어지기 쉽다.
전해 동박의 제조에 있어서는, 전해액(105)에 첨가제를 첨가해도 좋다. 첨가제의 종류는 특별히 한정되는 것은 아니지만, 에틸렌티오우레아, 폴리에틸렌글리콜, 테트라메틸티오우레아, 폴리아크릴아미드 등을 들 수 있다. 여기에서, 에틸렌티오우레아, 테트라메틸티오우레아의 첨가량을 증가함으로써, 통상 상태에 있어서의 인장 강도 및, 220℃에서 2시간 가열 후에 상온에서 측정한 인장 강도를 향상시킬 수 있다.
통상 상태에 있어서의 인장 강도가 400㎫ 이상 780㎫ 이하이면, 표면 처리 동박의 핸들링성과 에칭성이 양호하다. 통상 상태에 있어서의 인장 강도가 400㎫ 미만이면, 표면 처리 동박이 박박(薄箔) 시트품(品)이기 때문에, 반송 시에 주름이 발생함으로써 핸들링성이 나빠질 우려가 있다. 한편, 통상 상태에 있어서의 인장 강도가 780㎫보다도 크면, 전해 석출 장치를 이용하여 동박을 제조할 때에, 드럼에 석출된 동박이 박 끊김을 일으키기 쉬워 제조에 부적합해질 우려가 있다.
또한, 220℃에서 2시간 가열 후에 상온에서 측정한 인장 강도가 300㎫ 이상인 경우는, 표면 처리 동박과 수지제 기판을 적층하여 동 클래드 적층판을 제조하는 공정에 있어서 가열된 후도 결정립이 세밀하고, 에칭성이 양호하다. 220℃에서 2시간 가열 후에 상온에서 측정한 인장 강도가 300㎫ 미만이면, 표면 처리 동박과 수지제 기판을 적층하여 동 클래드 적층판을 제조하는 공정에 있어서의 가열에 의해 결정립이 커져 에칭으로 녹기 어려워지기 때문에, 에칭성이 저하할 우려가 있다.
또한, 전해액(105)에는, 몰리브덴을 첨가해도 좋다. 몰리브덴을 첨가함으로써, 동박의 에칭성을 높일 수 있다. 통상, 전해 석출에 있어서, 전해액(105)의 구리 농도(황산구리 중 황산분은 고려하지 않는 구리만의 농도)는 13∼72g/L, 전해액(105)의 황산 농도는 26∼133g/L, 전해액(105)의 액온은 18∼67℃, 전류 밀도는 3∼67A/d㎡, 처리 시간은 1초 이상 1분 55초 이하이다.
(2) 전해 동박의 표면 처리에 대해서
<조화 처리>
수지제 기판과의 밀착성을 향상시키는 목적으로, 전해 동박의 표면에 조화 처리를 실시하여 조화면으로 하지만, 일반적으로, 밀착성이 높은 조화 처리이면 에칭 시에 근 잔사가 발생하기 쉽고, 에칭 팩터가 저하하기 쉬운 것이 알려져 있다. 본 발명자들이 예의 검토한 결과, 조화 입자의 정점을 근소하게 용해시킴으로써 정점의 굽어짐 정도의 강도가 저감하여(조화면의 정점 곡률 산술 평균 Ssc가 저하하여), 에칭 시에 근 잔사되기 어려워져 에칭 팩터가 향상하는 것을 발견했다.
조화 입자의 정점을 용해시키는 방법은 특별히 한정되는 것은 아니지만, 적당한 역전류를 이용한 펄스 도금에 의해 용해시키는 방법이나, 조화 처리의 후에 동박을 황산구리 수용액에 침지하여 우선적으로 선단을 용해시키는 방법을 들 수 있다.
또한, 조화면의 정점 곡률 산술 평균 Ssc가 0.7㎛-1 이상 3.8㎛-1 이하이고, 또한, 200℃에서 2시간 가열 후에 전자선 후방 산란 회절법에 의해 단면을 해석한 경우의 결정립의 분포가 상기와 같으면(즉, 200℃에서 2시간 가열 후에 전자선 후방 산란 회절법에 의해 단면을 해석한 경우에, 결정 입경이 0.5㎛ 이상의 결정립 중, 결정 입경이 0.5㎛ 이상 1.0㎛ 미만인 결정립의 개수의 비율 R1이 0.51 이상 0.97 이하이고, 결정 입경이 1.0㎛ 이상 3.0㎛ 미만인 결정립의 개수의 비율 R2가 0.03 이상 0.42 이하이고, 결정 입경이 3.0㎛ 이상인 결정립의 개수의 비율 R3이 0이거나, 또는, 200℃에서 2시간 가열 후에 전자선 후방 산란 회절법에 의해 단면을 해석한 경우에, 결정 입경이 0.5㎛ 이상인 결정립 중, 결정 입경이 0.5㎛ 이상 1.0㎛ 미만인 결정립의 개수의 비율 R1이 0.51 이상 0.97 이하이고, 결정 입경이 1.0㎛ 이상 3.0㎛ 미만인 결정립의 개수의 비율 R2가 0.03 이상 0.42 이하이고, 결정 입경이 3.0㎛ 이상인 결정립의 개수의 비율 R3이 0 초과 0.07 이하임), 동박의 에칭 팩터가 특이적으로 상승하는 것을 발견했다.
이는, 동박에 있어서의 세로 방향(배선의 톱측으로부터 보텀측으로 향하는 방향)의 용해 속도와 조화면에 있어서의 용해 속도(가로 방향, 즉 배선의 폭 방향)의 균형이 좋기 때문에 가져와지는 효과라고 생각된다. 예를 들면, 동박의 용해 속도(세로 방향의 용해)보다도 조화면의 용해 속도(가로 방향의 용해)의 쪽이 지나치게 빠른 경우는, 언더 컷(가로 방향으로 조화면의 용해가 동박보다도 진행된 상태)의 문제가 발생한다.
<니켈층, 아연층, 크로메이트 처리층의 형성>
본 실시 형태에 따른 표면 처리 동박에 있어서는, 조화 처리에 의해 형성한 조화면의 위에, 추가로 니켈층, 아연층을 이 순서로 형성해도 좋다.
아연층은, 표면 처리 동박과 수지제 기판을 열 압착했을 때에, 표면 처리 동박과 수지제 기판과의 반응에 의한 수지제 기판의 열화나 표면 처리 동박의 표면 산화가 발생하는 것을 방지하여, 표면 처리 동박과 수지제 기판과의 밀착성을 높이는 작용을 한다. 또한, 니켈층은, 표면 처리 동박과 수지제 기판을 열 압착했을 때에, 아연층의 아연이 표면 처리 동박 중으로 열 확산하는 것을 방지한다. 즉, 니켈층은, 아연층의 상기 기능을 유효하게 발휘시키기 위한 아연층의 하지층으로서의 작용을 한다.
또한, 이들 니켈층이나 아연층은, 공지의 전해 도금법이나 무전해 도금법을 적용하여 형성할 수 있다. 또한, 니켈층은 순니켈로 형성해도 좋고, 인 함유 니켈 합금으로 형성해도 좋다.
또한, 아연층의 위에 추가로 크로메이트 처리를 행하면, 표면 처리 동박의 표면에 산화 방지층이 형성되게 되기 때문에 바람직하다. 적용하는 크로메이트 처리로서는, 공지의 방법을 이용할 수 있고, 예를 들면, 일본공개특허공보 소60-86894호에 개시되어 있는 방법을 들 수 있다. 크롬량으로 환산하여 0.01∼0.3㎎/d㎡ 정도의 크롬 산화물과 그의 수화물 등을 부착시킴으로써, 표면 처리 동박이 우수한 산화 방지 기능을 부여할 수 있다.
<실란 처리>
크로메이트 처리한 표면에 대하여, 추가로 실란 커플링제를 이용한 표면 처리(실란 처리)를 행해도 좋다. 실란 커플링제를 이용한 표면 처리에 의해, 표면 처리 동박의 표면(수지제 기판과의 접합측의 표면)에 접착제와의 친화력이 강한 관능기가 부여되기 때문에, 표면 처리 동박과 수지제 기판과의 밀착성은 한층 향상하고, 표면 처리 동박의 방청성이나 흡습 내열성도 더욱 향상한다.
실란 커플링제의 종류는 특별히 한정되는 것은 아니지만, 비닐계 실란, 에폭시계 실란, 스티릴계 실란, 메타크릴옥시계 실란, 아크릴옥시계 실란, 아미노계 실란, 우레이드계 실란, 클로로프로필계 실란, 메르캅토계 실란, 술피드계 실란, 이소시아네이트계 실란 등의 실란 커플링제를 들 수 있다. 이들 실란 커플링제는, 통상은 0.001질량% 이상 5질량% 이하의 농도의 수용액으로서 사용된다. 이 수용액을 표면 처리 동박의 표면에 도포한 후에 가열 건조함으로써, 실란 처리를 행할 수 있다. 또한, 실란 커플링제를 대신하여, 티타네이트계, 지르코네이트계 등의 커플링제를 이용해도, 동일한 효과를 얻을 수 있다.
(3) 동 클래드 적층판, 프린트 배선판의 제조 방법에 대해서
우선, 유리 에폭시 수지, 폴리이미드 수지 등으로 이루어지는 전기 절연성의 수지제 기판의 한쪽 또는 양쪽의 표면에, 표면 처리 동박을 겹쳐 둔다. 그 때에는, 표면 처리 동박의 조화면을 수지제 기판에 대향시킨다. 그리고, 겹쳐진 수지제 기판 및 표면 처리 동박을 가열하면서, 적층 방향의 압력을 가하여, 수지제 기판 및 표면 처리 동박을 접합하면, 캐리어 부착 또는 캐리어가 없는 동 클래드 적층판이 얻어진다. 본 실시 형태에 따른 표면 처리 동박은, 통상 상태 및 가열 후의 인장 강도가 높기 때문에, 캐리어가 없어도 충분히 대응할 수 있다.
다음으로, 동 클래드 적층판의 동박 표면에 예를 들면 CO2 가스 레이저를 조사하여, 천공을 행한다. 즉, 동박의 레이저 흡수층이 형성되어 있는 면에 CO2 가스 레이저를 조사하여, 표면 처리 동박 및 수지제 기판을 관통하는 관통공을 형성하는 천공 가공을 행한다. 그리고, 상법에 의해 표면 처리 동박에 고밀도 배선 회로 등의 회로를 형성하면, 프린트 배선판을 얻을 수 있다.
〔실시예〕
이하에 실시예 및 비교예를 나타내어, 본 발명을 더욱 구체적으로 설명한다.
(A) 전해 동박의 제조
도 1에 나타내는 전해 석출 장치를 이용하여, 황산-황산구리 수용액을 전해액으로 하여, 이하와 같은 조작에 의해 전해 동박을 제조했다. 즉, 애노드와, 애노드에 대향하여 형성된 캐소드 드럼과의 사이에 전해액을 공급하고, 전해액에 공기를 버블링하면서, 캐소드 드럼을 일정 속도로 회전시키면서 애노드와 캐소드 드럼과의 사이에 직류 전류를 통전함으로써, 캐소드 드럼의 표면상에 구리를 석출시켰다. 그리고, 석출된 구리를 캐소드 드럼의 표면으로부터 벗겨내어, 연속적으로 권취함으로써, 전해 동박을 제조했다.
전해액 중의 구리 농도, 황산 농도, 염소 농도는, 표 1에 나타내는 바와 같다. 실시예 1∼14 및 비교예 1∼5 중의 일부에 있어서는, 표 1에 나타내는 바와 같이, 전해액에 첨가제로서 에틸렌티오우레아, 폴리에틸렌글리콜, 테트라메틸티오우레아 및, 아교(분자량 20000) 중의 2종이 첨가되어 있고, 이들 첨가제의 농도는, 표 1에 나타내는 바와 같다. 또한, 전해 동박의 제조 시의 전해액의 온도, 전류 밀도, 공기의 버블링 유량은, 표 1에 나타내는 바와 같다. 또한, 실시예 13, 14에서는, 높이가 1.0㎜, 폭이 60㎜인 볼록부를, 애노드의 원주 방향을 따라 60㎜의 간격을 두고 연속하여 형성시켰다.
Figure 112020091565811-pct00002
(B) 조화 처리
다음으로, 표면을 조화면으로 하는 조화 처리를 전해 동박의 S면 또는 M면(표 2를 참조)에 실시하여, 표면 처리 동박을 제조했다. 구체적으로는, 전해 동박의 표면에 미세한 구리 입자를 전석하는 전기 도금(펄스 도금)을 조화 처리로서 실시함으로써, 구리 입자에 의해 미세한 요철이 형성된 조화면으로 했다. 전기 도금에 이용하는 도금액은, 구리, 황산, 몰리브덴, 니켈을 함유하고 있고, 구리 농도, 황산 농도, 몰리브덴 농도, 니켈 농도는, 표 2에 나타내는 바와 같다.
또한, 조화 처리, 즉 펄스 도금의 조건(조화 처리를 실시한 면(처리면), 전해 조건, 도금 처리 시간, 도금액의 온도)을, 표 2에 나타낸다. 표 2 중의 전해 조건에 있어서, Ion1은 1단계째의 펄스 전류 밀도를 나타내고, Ion2는 2단계째의 펄스 전류 밀도를 나타내고, ton1은 1단계째의 펄스 전류 인가 시간을 나타내고, ton2는 2단계째의 펄스 전류 인가 시간을 나타내고, toff는 2단계의 펄스 전류와 1단계째의 펄스 전류의 사이의 전류를 0으로 하는 시간을 나타내고 있다.
또한, 실시예 11, 12 및 비교예 1에 대해서는, 펄스 도금이 아니라, 통상의 전기 도금을 실시했다. 표 2 중의 전해 조건에 있어서 I는, 실시예 11, 12 및 비교예 1에서 실시한 전기 도금의 전류 밀도이다.
또한, 실시예 11, 12에 대해서는, 얻어진 표면 처리 동박을 추가로 황산구리욕(황산구리 수용액)에 침지함으로써, 전해 동박의 표면에 형성된 미세한 볼록부의 정점을 용해하여 둥글게 하여, 조화면의 정점 곡률 산술 평균 Ssc를 조정했다. 황산구리욕의 구리 농도, 황산 농도, 침지 시간은, 표 2에 나타내는 바와 같다.
Figure 112020091565811-pct00003
(C) 니켈층(하지층)의 형성
다음으로, 표면 처리 동박의 조화면에 대하여 하기에 나타내는 Ni 도금 조건으로 전해 도금함으로써, 니켈층(Ni의 부착량 0.06㎎/d㎡)을 형성했다. 니켈 도금에 이용하는 도금액은, 황산 니켈, 과황산 암모늄((NH4)2S2O8), 붕산(H3BO3)을 함유하고 있고, 니켈 농도는 5.0g/L, 과황산 암모늄 농도는 40.0g/L, 붕산 농도는 28.5g/L이다. 또한, 도금액의 온도는 28.5℃, pH는 3.8이고, 전류 밀도는 1.5A/d㎡, 도금 처리 시간은 1초간∼2분간이다.
(D) 아연층(내열 처리층)의 형성
추가로, 니켈층의 위에 하기에 나타내는 Zn 도금 조건으로 전해 도금함으로써, 아연층(Zn의 부착량 0.05㎎/d㎡)을 형성했다. 아연 도금에 이용하는 도금액은, 황산 아연 7수화물, 수산화 나트륨을 함유하고 있고, 아연 농도는 1∼30g/L, 수산화 나트륨 농도는 10∼300g/L이다. 또한, 도금액의 온도는 5∼60℃이고, 전류 밀도는 0.1∼10A/d㎡, 도금 처리 시간은 1초간∼2분간이다.
(E) 크로메이트 처리층(방청 처리층)의 형성
추가로, 아연층의 위에 하기에 나타내는 Cr 도금 조건으로 전해 도금함으로써, 크로메이트 처리층(Cr의 부착량 0.02㎎/d㎡)을 형성했다. 크롬 도금에 이용하는 도금액은, 무수 크롬산(CrO3)을 함유하고 있고, 크롬 농도는 2.5g/L이다. 또한, 도금액의 온도는 15∼45℃, pH는 2.5이고, 전류 밀도는 0.5A/d㎡, 도금 처리 시간은 1초간∼2분간이다.
(F) 실란 커플링제층의 형성
추가로, 하기에 나타내는 처리를 행하여, 크로메이트 처리층의 위에 실란 커플링제층을 형성했다. 즉, 실란 커플링제 수용액에 메탄올 또는 에탄올을 첨가하고, 소정의 pH로 조정하여, 처리액을 얻었다. 이 처리액을 표면 처리 동박의 크로메이트 처리층에 도포해하고, 소정의 시간 보존유지하고 나서 온풍으로 건조시킴으로써, 실란 커플링제층을 형성했다.
(G) 평가
상기와 같이 하여, 실시예 1∼14 및 비교예 1∼5의 표면 처리 동박을 각각 제조했다. 이들 표면 처리 동박의 박 두께는, 표 3에 기재된 바와 같다. 얻어진 각 표면 처리 동박에 대해서, 각종 평가를 행했다.
〔인장 강도〕
상기와 같이 하여 얻어진 실시예 1∼14 및 비교예 1∼5의 표면 처리 동박을, 폭 12.7㎜, 길이 130㎜의 직사각 형상으로 잘라내어, 인장 시험편으로 했다. IPC-TM-650에 준거하는 방법에 의해, 통상 상태에 있어서의 인장 시험편의 인장 강도를 측정했다. 측정 장치로서는 인스트론사의 1122형 인장 시험기를 이용하고, 측정 온도는 상온으로 했다.
또한, 인장 시험편을 220℃에서 2시간 가열한 후에, 상온까지 자연 냉각했다. 이러한 열 이력을 부여한 인장 시험편에 대해서, 통상 상태에 있어서의 인장 강도와 동일하게 하여 인장 강도를 측정했다. 결과를 표 3에 나타낸다.
〔에칭 팩터〕
서브트랙티브 공법에 의해, 실시예 1∼14 및 비교예 1∼5의 표면 처리 동박 상에, L&S가 30/30㎛인 레지스트 패턴을 형성했다. 그리고, 에칭을 행하여 배선 패턴을 형성했다. 레지스트로서는 드라이 레지스트 필름을 사용하고, 에칭액으로서는 염화 구리와 염산을 함유하는 혼합액을 사용했다. 그리고, 얻어진 배선 패턴의 에칭 팩터(Ef)를 측정했다. 에칭 팩터란, 동박의 박 두께를 H, 형성된 배선 패턴의 보텀폭을 B, 형성된 배선 패턴의 톱폭을 T로 할 때에, 다음식으로 나타나는 값이다.
    Ef=2H/(B-T)
본 실시예 및 비교예에서는, 에칭 팩터가 2.5 이상인 것은 양품으로 하고, 2.5 미만인 것은 불량품으로 했다.
에칭 팩터가 작으면, 배선 패턴에 있어서의 측벽의 수직성이 무너지고, 선폭이 좁은 미세한 배선 패턴의 경우에는, 인접하는 배선 패턴의 사이에서 동박의 녹지 않고 남는 부분이 발생하여 단락할 위험성이나 단선으로 연결될 위험성이 있다. 본 시험에 있어서는, 저스트 에칭 위치(레지스트의 단부의 위치와 배선 패턴의 보텀의 위치가 정돈됨)가 되었을 때의 배선 패턴에 대해서, 마이크로 스코프로 보텀폭 B와 톱폭 T를 측정하여, 에칭 팩터를 산출했다. 결과를 표 3에 나타낸다.
〔밀착성〕
동박의 조화면에 수지제 기판을 접합하여, 측정용 샘플을 제작했다. 수지제 기판으로서는, 시판의 폴리페닐렌에테르계 수지(파나소닉 가부시키가이샤 제조의 초저 전송 손실 다층 기판 재료 MEGTRON6)를 이용하고, 접합 시의 경화 온도는 210℃로 하고, 경화 시간은 2시간으로 했다.
제작한 측정용 샘플의 동박을 에칭 가공하여 폭 10㎜의 회로 배선을 형성한 후에, 수지제 기판측을 양면 테이프에 의해 스테인리스판에 고정하고, 회로 배선을 90도 방향으로 50㎜/분의 속도로 당겨 박리하고, 밀착성(kN/m)을 측정했다. 밀착성의 측정은, 만능 재료 시험기(가부시키가이샤 에이·앤드·디 제조의 텐실론)를 이용하여 행했다.
본 실시예 및 비교예에서는, 밀착성이 0.4kN/m 이상인 경우를 양품으로 하고, 0.4kN/m 미만인 경우를 불량품으로 했다.
〔핸들링성: 주름 불량수〕
실시예 1∼14 및 비교예 1∼5의 표면 처리 동박을, 한 변 200㎜의 정방형상으로 잘라내고, 기판 FR4에 가압 접합하여, 동 클래드 적층판을 제작했다. 접합의 조건은, 온도 170℃, 압력 1.5㎫, 가압 시간 1시간이다. 각 표면 처리 동박에 대해서 각각 30매의 동 클래드 적층판을 제작하여, 동박의 주름을 육안으로 확인하고, 동박에 주름이 발생하고 있던 동 클래드 적층판의 수(주름 불량수)를 카운트했다. 이 주름 불량수에 의해, 표면 처리 동박의 핸들링성을 평가했다. 주름 불량수가 3매 이하였던 경우는 합격, 4매 이상이었던 경우는 불합격으로 했다. 결과를 표 3에 나타낸다.
〔정점 곡률 산술 평균 Ssc, Rpm〕
BRUKER사의 3차원 백색광 간섭형 현미경 Wyko ContourGT-K를 이용하여, 실시예 1∼14 및 비교예 1∼5의 표면 처리 동박의 조화면의 표면 형상을 측정하고, 형상 해석을 행하여, 정점 곡률 산술 평균 Ssc 및 Rpm을 구했다. 형상 해석은, 하이레조 CCD 카메라를 사용하여 VSI 측정 방식으로 행했다. 조건은, 광원이 백색광, 측정 배율이 10배, 측정 범위가 477㎛×357.8㎛, Lateral Sampling이 0.38㎛, speed가 1, Backscan이 10㎛, Length가 10㎛, Threshold가 3%로 하고, Terms Removal(Cylinder and Tilt), Data Restore(Method: legacy, iterations 5), Statistic Filter(Filter Size: 3, Filter Type: Median)의 필터 처리를 한 후에 데이터 처리를 행했다. 결과를 표 3에 나타낸다.
〔결정립의 분포〕
주식회사 TSL 솔루션즈의 EBSD(Electron Back Scatter Diffraction) 카메라 Hikari/DC5.2/A5.2 및 니혼덴시 가부시키가이샤(JEOL)의 주사 전자 현미경 JSM-7001 FA를 이용하여, 배율 5000배, 빔 스텝 0.05의 조건으로, 표면 처리 동박의 조화면의 결정립을 측정했다. EBSD에 의한 결정립의 측정에서는, 방위차 15° 이상의 결정 입계로 하고, 결정 입계로 둘러싸인 영역을 결정립으로 했다.
그 때에는, 표면 처리 동박의 절단면을 CP(크로스 섹션 폴리셔) 연마하고, 그 연마면 중, 도 2에 나타내는 범위의 부분에 대해서 EBSD의 측정을 행했다. 즉, 표면 처리 동박의 박 두께를 t로 한 경우, 도 2와 같이, 조화면의 반대측의 면에 접하는 세로(두께 방향의 길이) 0.8t, 가로(두께 방향에 직교하는 방향의 길이) 1.6t의 직사각형의 범위에 대해서 EBSD의 측정을 행했다. 예를 들면, 박 두께 t가 10㎛인 경우는, 세로 8.0㎛, 가로 16.0㎛의 직사각형의 범위, 박 두께 t가 6㎛인 경우는, 세로 4.8㎛, 가로 9.6㎛의 직사각형의 범위, 박 두께 t가 4㎛인 경우는, 세로 3.2㎛, 가로 6.4㎛의 직사각형의 범위가 된다.
EBSD(전자선 후방 산란 회절법)의 GRAIN SIZE의 데이터를 기초로, 전술한 결정립의 비율 R1, R2, R3을 산출했다. 결과를 표 3에 나타낸다.
Figure 112020091565811-pct00004
비교예 1은, 기지의 제박 조건(특허공보 제4583149호의 실시예 2)으로 제조한 동박이지만, 결정립의 개수의 비율 R3이 크기 때문에, 에칭 팩터(Ef)가 작아, L&S를 가늘게 할 수 없었다.
비교예 2는, 실시예 3과 비교하여 버블링 유량이 작기 때문에, 결정립의 개수의 비율 R2, R3이 커져, L&S를 가늘게 할 수 없었다.
비교예 3은, 버블링 유량이 지나치게 크기 때문에, 결정립의 개수의 비율 R1이 커져, L&S를 가늘게 할 수 없었다.
비교예 4는, 실시예 1과 비교하여, 조화 처리의 펄스 전류로 역전류를 가하고 있지 않고 조화 입자의 용해가 없기 때문에, 에칭 팩터가 저하했다.
비교예 5는, 조화 처리의 전류가 크기 때문에, 조화 입자가 조대해짐으로써 에칭 시에 근 잔사되기 쉬워져, 에칭 팩터가 저하했다.
101 : 전해 동박
102 : 캐소드 드럼
104 : 불용성 애노드
105 : 전해액

Claims (7)

  1. 조화(粗化) 처리에 의한 조화면을 표면에 갖는 표면 처리 동박으로서,
    박 두께가 10㎛ 이하이고,
    상기 조화면의 정점 곡률 산술 평균 Ssc가 0.7㎛-1 이상 3.8㎛-1 이하이고,
    200℃에서 2시간 가열 후에 전자선 후방 산란 회절법에 의해 단면을 해석한 경우에, 결정 입경이 0.5㎛ 이상인 결정립 중, 결정 입경이 0.5㎛ 이상 1.0㎛ 미만인 결정립의 개수의 비율 R1이 0.51 이상 0.97 이하이고, 결정 입경이 1.0㎛ 이상 3.0㎛ 미만인 결정립의 개수의 비율 R2가 0.03 이상 0.42 이하이고, 결정 입경이 3.0㎛ 이상인 결정립의 개수의 비율 R3이 0.07 이하인 표면 처리 동박.
  2. 제1항에 있어서,
    상기 조화면의 정점 곡률 산술 평균 Ssc가 1.0㎛-1 이상 2.5㎛-1 이하이고,
    상기 비율 R1이 0.59 이상 0.96 이하이고, 상기 비율 R2가 0.04 이상 0.41 이하이고, 상기 비율 R3이 0인 표면 처리 동박.
  3. 제1항 또는 제2항에 있어서,
    상기 조화면의 Rpm이 0.5㎛ 이상 3.5㎛ 이하인 표면 처리 동박.
  4. 제1항 또는 제2항에 있어서,
    통상 상태에 있어서의 인장 강도가 400㎫ 이상 780㎫ 이하이고, 220℃에서 2시간 가열 후에 상온에서 측정한 인장 강도가 300㎫ 이상인 표면 처리 동박.
  5. 제3항에 있어서,
    통상 상태에 있어서의 인장 강도가 400㎫ 이상 780㎫ 이하이고, 220℃에서 2시간 가열 후에 상온에서 측정한 인장 강도가 300㎫ 이상인 표면 처리 동박.
  6. 제1항 또는 제2항에 기재된 표면 처리 동박과, 당해 표면 처리 동박의 조화면에 적층된 수지제 기판을 구비하는 동 클래드 적층판.
  7. 제6항에 기재된 동 클래드 적층판을 구비하는 프린트 배선판.
KR1020207025085A 2018-04-25 2019-04-17 표면 처리 동박, 동 클래드 적층판 및, 프린트 배선판 KR102479331B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018084504 2018-04-25
JPJP-P-2018-084504 2018-04-25
PCT/JP2019/016547 WO2019208368A1 (ja) 2018-04-25 2019-04-17 表面処理銅箔、銅張積層板、及びプリント配線板

Publications (2)

Publication Number Publication Date
KR20210002455A KR20210002455A (ko) 2021-01-08
KR102479331B1 true KR102479331B1 (ko) 2022-12-19

Family

ID=68293905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207025085A KR102479331B1 (ko) 2018-04-25 2019-04-17 표면 처리 동박, 동 클래드 적층판 및, 프린트 배선판

Country Status (5)

Country Link
JP (1) JP6606317B1 (ko)
KR (1) KR102479331B1 (ko)
CN (1) CN112004964B (ko)
TW (1) TWI734976B (ko)
WO (1) WO2019208368A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6895936B2 (ja) * 2018-09-28 2021-06-30 古河電気工業株式会社 表面処理銅箔、並びにこれを用いた銅張積層板及び回路基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014218730A (ja) * 2013-05-10 2014-11-20 古河電気工業株式会社 圧延銅箔および圧延銅箔の製造方法
WO2016152808A1 (ja) * 2015-03-24 2016-09-29 株式会社カネカ 透明電極付き基板および透明電極付き基板の製造方法
WO2017018232A1 (ja) * 2015-07-29 2017-02-02 三井金属鉱業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039439A (ja) 1983-08-10 1985-03-01 東レ株式会社 超極細繊維織編物とその製造方法
KR100236058B1 (ko) 1997-04-24 1999-12-15 김영환 트리거 전압 조정이 가능한 슈미트 트리거 회로
JPH11268181A (ja) * 1998-03-23 1999-10-05 Hitachi Chem Co Ltd 銅張り積層板
JP2002347173A (ja) * 2001-05-25 2002-12-04 Hitachi Chem Co Ltd 紙フェノール樹脂銅張積層板の製造方法
JP2003324258A (ja) * 2002-05-01 2003-11-14 Nippon Mektron Ltd プリント配線板用銅張板
TW200500199A (en) * 2003-02-12 2005-01-01 Furukawa Circuit Foil Copper foil for fine patterned printed circuits and method of production of same
KR20060135831A (ko) * 2004-03-24 2006-12-29 쇼와 덴코 가부시키가이샤 콘덴서용 전극 시트, 그의 제조 방법 및 전해 콘덴서
ATE394240T1 (de) * 2005-07-14 2008-05-15 Fujifilm Corp Träger für eine lithographische druckplatte und verfahren zu dessen herstellung sowie eine vorsensibilisierte druckplatte
TWI434965B (zh) * 2008-05-28 2014-04-21 Mitsui Mining & Smelting Co A roughening method for copper foil, and a copper foil for a printed wiring board which is obtained by the roughening method
JP5242710B2 (ja) * 2010-01-22 2013-07-24 古河電気工業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
WO2012043182A1 (ja) * 2010-09-27 2012-04-05 Jx日鉱日石金属株式会社 プリント配線板用銅箔、その製造方法、プリント配線板用樹脂基板及びプリント配線板
JP2012172198A (ja) * 2011-02-22 2012-09-10 Jx Nippon Mining & Metals Corp 電解銅箔及びその製造方法
JP5204908B1 (ja) * 2012-03-26 2013-06-05 Jx日鉱日石金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板用キャリア付銅箔及びプリント配線板
JP5358740B1 (ja) * 2012-10-26 2013-12-04 Jx日鉱日石金属株式会社 キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
JP5710845B2 (ja) * 2012-11-26 2015-04-30 Jx日鉱日石金属株式会社 表面処理電解銅箔、積層板、プリント配線板、及び電子機器
KR101954556B1 (ko) * 2015-08-12 2019-03-05 후루카와 덴키 고교 가부시키가이샤 고주파 회로용 동박, 동박 적층판, 프린트 배선 기판
TWI719110B (zh) * 2016-01-15 2021-02-21 日商Jx金屬股份有限公司 銅箔、覆銅積層板、印刷配線板之製造方法、電子機器之製造方法、傳輸線之製造方法及天線之製造方法
JP6945523B2 (ja) * 2016-04-14 2021-10-06 三井金属鉱業株式会社 表面処理銅箔、キャリア付銅箔、並びにそれらを用いた銅張積層板及びプリント配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014218730A (ja) * 2013-05-10 2014-11-20 古河電気工業株式会社 圧延銅箔および圧延銅箔の製造方法
WO2016152808A1 (ja) * 2015-03-24 2016-09-29 株式会社カネカ 透明電極付き基板および透明電極付き基板の製造方法
WO2017018232A1 (ja) * 2015-07-29 2017-02-02 三井金属鉱業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板

Also Published As

Publication number Publication date
CN112004964B (zh) 2022-03-18
JPWO2019208368A1 (ja) 2020-05-07
CN112004964A (zh) 2020-11-27
KR20210002455A (ko) 2021-01-08
WO2019208368A1 (ja) 2019-10-31
TWI734976B (zh) 2021-08-01
TW202001000A (zh) 2020-01-01
JP6606317B1 (ja) 2019-11-13

Similar Documents

Publication Publication Date Title
KR101887791B1 (ko) 표면 처리 동박, 구리 피복 적층판, 프린트 배선판, 전자 기기 및 프린트 배선판의 제조 방법
JP5417538B1 (ja) 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
JP5475897B1 (ja) 表面処理銅箔及びそれを用いた積層板、銅箔、プリント配線板、電子機器、並びに、プリント配線板の製造方法
EP1511366A2 (en) Method of producing ultra-thin copper foil with carrier, ultra-thin copper foil with carrier produced by the same, printed circuit board, multilayer printed circuit board and chip on film circuit board
KR20150103306A (ko) 표면 처리 구리박 및 그것을 사용한 구리 피복 적층판, 프린트 배선판, 전자 기기
KR100461660B1 (ko) 캐리어 박 부착 전해 동박(電解銅箔) 및 그 캐리어 박부착 전해 동박을 사용한 동 클래드 적층판
JP2014111814A (ja) 表面処理銅箔及びそれを用いた積層板、プリント配線板並びに銅張積層板
KR102353878B1 (ko) 표면 처리 동박 및 이를 이용한 동 클래드 적층판
JP2007186797A (ja) キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
JP2014111825A (ja) 表面処理銅箔及びそれを用いた積層板
JP5362923B1 (ja) 表面処理銅箔及びそれを用いた積層板
KR20150034185A (ko) 표면 처리 동박 및 그것을 사용한 적층판
JPWO2013176133A1 (ja) 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器及びプリント配線板を製造する方法
JP2014111815A (ja) 表面処理銅箔及びそれを用いた積層板
JP2014065965A (ja) 表面処理銅箔及びそれを用いた積層板、銅張積層板、プリント配線板並びに電子機器
KR102479331B1 (ko) 표면 처리 동박, 동 클래드 적층판 및, 프린트 배선판
JP7247015B2 (ja) 電解銅箔、該電解銅箔を用いた表面処理銅箔、並びに該表面処理銅箔を用いた銅張積層板及びプリント配線板
JP2014065974A (ja) 表面処理銅箔及びそれを用いた積層板、銅張積層板、プリント配線板並びに電子機器
JP6845382B1 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板
JP6081883B2 (ja) 銅箔及びそれを用いた積層板、電子機器の製造方法、並びに、プリント配線板の製造方法
JP5922169B2 (ja) 電子機器の製造方法
JP2014148747A (ja) 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant