KR101954556B1

KR101954556B1 - 고주파 회로용 동박, 동박 적층판, 프린트 배선 기판

Info

Publication number: KR101954556B1
Application number: KR1020177017188A
Authority: KR
Inventors: 유꼬 오꾸노; 겐사꾸 시노자끼; 다께오 우노
Original assignee: 후루카와 덴키 고교 가부시키가이샤
Priority date: 2015-08-12
Filing date: 2016-08-09
Publication date: 2019-03-05
Also published as: CN107113971B; JPWO2017026490A1; KR20170097054A; JP6089160B1; CN107113971A; TWI598474B; TW201718951A; WO2017026490A1

Abstract

조면화 입자(9)의 높이가 0.5㎛ 이상 3㎛ 이하인 것이 부분적으로 존재하면, 수지 기판과의 밀착성 향상의 효과가 크다. 한편, 조면화 입자(9)의 높이가 0.1㎛ 이상 0.4㎛ 이하인 것은, 수지 기판과의 밀착성 향상의 효과는 작아지지만, 고주파 전송 특성에 대한 악영향이 작다. 이 때문에, 본 발명에서는, 동박(5)을 폭 방향으로 절단한 단면에 있어서, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 조면화 입자(9)가 30㎛의 범위에 1개 이상 10개 이하이고, 또한, 조면화 높이가 0.1㎛ 이상 0.4㎛ 이하인 조면화 입자(9)가 30㎛의 범위에 5개 이상이다.

Description

고주파 회로용 동박, 동박 적층판, 프린트 배선 기판{COPPER FOIL FOR HIGH-FREQUENCY CIRCUIT, COPPER-CLAD LAMINATE SHEET, AND PRINTED-WIRING BOARD}

본 발명은 수지 기재와의 밀착성이 우수하고, 고주파 신호의 전송 특성도 우수한 고주파 회로용 동박 등에 관한 것이다.

최근 들어, 전자 부품의 소형화나 고성능화에 수반하여, 소형이고 또한 고밀도의 프린트 배선 기판이 사용되고 있다. 이러한 프린트 배선 기판은, 절연성의 수지 기재의 표면에, 회로 형성용의 동박이 배치되어서 일체화된 동박 적층판으로 제조된다. 동박 적층판에 대하여 동박에 마스크 패턴을 실시하여 에칭함으로써 회로 패턴이 형성된다.

동박과 수지 기재는, 가열·가압에 의해 일체화되는데, 소정 이상의 밀착성이 필요하다. 이러한 밀착성을 확보하는 방법으로서, 동박에 소정의 조면화 처리를 행하는 방법이 일반적이다.

한편, 도체 손실의 저감은 동박 표면의 요철 형상, 특히 프린트 기판 재료와의 접착면에 형성되는 조면화의 크기나 형상에 크게 의존한다. 따라서, 도체 손실을 저감시키기 위해서, 표면(프린트 기판 재료와의 접착면)의 조면화 사이즈를 작게 하는 것이 행하여지고 있다(특허문헌 1).

조면화 사이즈를 작게 하는 때에는, 동박 표면의 조면화 입자의 높이 및 형상에 주목함으로써, 수지 기재와의 밀착성을 높이고, 기타의 특성에 대해서도 양호하게 하는 것이 검토되어 왔다.(특허문헌 2 내지 6)

또한, 출원인에 있어서도, 동박 표면의 조면화 입자의 높이 및 형상에 주목한 동박에 대하여 검토를 행해왔다.(특허문헌 7 내지 8)

일본 특허 제5178064호 공보 일본 특허 공개 평07-231152호 공보 일본 특허 공개 평08-222857호 공보 일본 특허 공개 제2006-210689호 공보 일본 특허 재공표 제2010-110092호 공보 일본 특허 공개 제2013-199082호 공보 일본 특허 공개 제2006-103189호 공보 일본 특허 공개 제2011-168887호 공보

특허문헌 1과 같이, 조면화 사이즈를 작게 하면, 프린트 기판 재료와 동박의 밀착성이 낮아질 우려가 있다. 이에 대해, 밀착성의 저하를 방지하기 위해서, 표면에 실란 커플링제로 대표되는 접착층을 형성하는 것이 행하여지고 있다.

그러나, 특히 고주파 영역에서 사용되는 프린트 기판 재료(예를 들어 파나소닉 가부시끼가이샤제의 메그트론6으로 대표되는 폴리페닐렌에테르계 수지 등)에 있어서는, 프린트 기판 재료와 동박 표면에 형성하는 실란 커플링제의 화학 결합을 만들기 어렵기 때문에, 단순히 조면화 사이즈를 작게 해버리면 기판 재료와의 밀착성이 현저하게 낮아져버린다고 하는 문제가 있다.

이에 대해, 동박 표면의 조면화 입자의 조면화 높이나 형상에 특징을 갖게 함으로써, 수지 기재와의 밀착성이나 기타의 특성을 양호하게 하는 것이 특허문헌 2 내지 8에 개시되어 있다.

특허문헌 2에 있어서는, 동박의 평활면에 균일하여 미세한 혹을 다수 생성시키는 것, 구체적으로는 조면화 높이가 0.6 내지 1.0㎛이며 역루적형의 조면화 입자를 형성함으로써, 수지 기재와의 밀착성이 우수하고 또한 미세 회로의 에칭성을 높이고 있다.

특허문헌 3에 있어서는, 전해 동박의 조면측에 미세하고 균일한 혹 부착 처리를 행하는 것, 구체적으로는 조면화 높이가 0.05 내지 0.3㎛이며 바늘상 또는 혹상의 조면화 입자를 형성함으로써, 수지 기재와의 밀착성이 우수하고 또한 높은 에칭 팩터가 얻어지고 있다.

특허문헌 4에 있어서는, 동박의 표면에 미세한 조면화 입자를 포함하는 조면화 입자층을 형성하는 것, 구체적으로는 직경(조면화 높이)이 0.05 내지 1.0㎛이며 구상인 조면화 입자를 형성함으로써, 수지 기재와의 밀착성이 우수하고 또한 회로의 직선성이 높아, 전송 손실의 저감을 가능하게 하고 있다.

특허문헌 5에 있어서는, 동박의 표면에 미세한 조면화 입자를 포함하는 조면화 입자층을 형성하는 것, 구체적으로는 직경(조면화 높이)이 0.1 내지 2.0㎛이며, 높이와 폭의 비가 1.5 이상인 바늘상의 조면화 입자를 형성함으로써, 수지 기재와의 밀착성이 우수하고 또한 회로 침식 현상을 회피하고 있다.

특허문헌 6에 있어서는, 동박의 표면에 미세한 조면화 입자를 포함하는 조면화 입자층을 형성하는 것, 구체적으로는 직경(조면화 높이)이 0.666 내지 15㎛이며, 높이와 폭의 비가 15 이상인 바늘상이나 막대상의 조면화 입자를 형성함으로써, 수지 기재와의 밀착성이 우수하고 또한 회로 침식 현상을 회피하고 있다.

특허문헌 7에 있어서는, 동박의 표면에 조면화 입자를 부착시켜서 조면화하는 것, 구체적으로는 조면화 높이가 0.3 내지 3.0㎛이며, 관찰 단면 25㎛의 범위에 10 내지 100개가 대략 균등하게 분포하고 있음으로써, 수지 기재와의 밀착성이 우수하고 또한 파인 패턴화를 작성할 수 있어, 고주파 특성이 양호해져 있다.

특허문헌 8에 있어서는, 동박의 표면에 실시하는 조면화 처리의 양과 형상을 적절한 범위로 하는 것, 구체적으로는 조면화 높이가 0.4 내지 1.8㎛이고 선단이 뾰족해진 볼록부 형상의 조면화 입자를 형성함으로써, 수지 기재와의 밀착성이 우수하고 또한 파인 패턴의 회로 형성성이 양호해서, 전송 손실의 저감을 가능하게 하고 있다.

그러나, 상기 특허문헌 2 내지 8에 있어서의 동박은, 모두 단일 형상의 조면화 입자만으로 구성되어 있고, 수지 기재와의 밀착성과 기타의 특성을 모두 양호하게 되도록 하고는 있지만, 밀착성과는 상반된 관계에 있고, 고주파 회로에 있어서 가장 중요한 고주파 전송 특성을 높은 레벨에서 양립시키는 것에는 이르지 못했다.

출원인이 검토를 행한 특허문헌 7 내지 8에 있어서의 동박에 있어서도, 앞으로의 고주파 기판에 요구되는 전송 손실 레벨에 대해서는 반드시 충분하다고는 할 수 없다는 점이 있어, 보다 한층의 전송 손실의 저감이 필요하게 되어 있다.

또한, 고주파 영역에서 사용되는 프린트 기판 재료로서, 전송 손실이 적은 저유전 수지를 성분에 포함하는 열경화형의 수지를 사용하는 경우에, 유리 전이 온도가 높은 수지에 있어서는 수지의 유동성이 높아지는 온도와 수지가 경화되는 온도가 근접되어 있어, 동박의 조면화 입자의 빈틈에 수지가 충분히 충전되기 전에 수지가 경화되어버리는 경우가 있다. 이러한 수지에 있어서는, 조면화 높이가 낮은 조면화 입자가 빈틈 없이 배열되어 있는 상태에 있어서는 수지가 충전되기 어려워져, 기판 재료와의 밀착성이 저하되어 버린다는 문제가 있다.

이에 대해, 조면화 높이가 낮은 조면화 입자와 조면화 높이가 높은 조면화 입자가 혼재하는 경우에는, 조면화 입자의 사이에 빈틈이 형성되고, 그 빈틈에 수지가 충전되기 쉬워지는 것에 의해, 이러한 수지에 있어서도 충전성이 양호해지고, 기판 재료와의 밀착성이 향상됨을 알아냈다.

또한, 예를 들어 조면화 입자의 높이를 높게 하여 수지 기재와의 밀착성을 확보하는 방법은, 고주파 전송 특성에 대해서, 반드시 충분히 고려되어 있는 것은 아니다. 고주파 신호 전송용 동박에 있어서는, 수지 기재에의 밀착성 확보와 함께, 동박 적층판으로 했을 때의 전송 특성의 양립이 큰 과제이다.

이에 대해, 본 발명자들은, 단지 조면화 입자의 높이(표면 조도)를 규정할뿐만 아니라, 조면화 입자의 높이를 부분적으로 높게 하거나, 조면화 입자의 형상을 제어하거나 함으로써, 수지 기재와의 밀착성과, 고주파 전송 특성을 양립시킬 수 있음을 알아냈다.

특히, 조면화 입자의 높이나 형상은, 수지 기재의 충전성이나 인장 시의 수지 파괴 거동, 고주파 신호의 전송 경로 등에 대한 영향이 크고, 결과적으로 밀착성이나 고주파 전송 특성을 변동시키는 큰 요인인 것을 확인할 수 있었다. 이 점에 있어서, 조면화 입자의 전체상을 고정밀도로 파악하는 것이 중요해서, 본 발명자는 조면화 입자의 관찰 방법에 대해서도 예의 연구를 행하였다.

본 발명은 이러한 문제를 감안하여 이루어진 것이며, 수지 기재와의 밀착성이 우수하고, 고주파 전송 특성도 우수한 동박 등을 제공하는 것을 목적으로 한다.

전술한 목적을 달성하기 위하여 제1 발명은, 고주파 전기 신호의 전송용의 동박이며, 적어도 한쪽 면에 형성되고, 조면화 입자를 포함하는 조면화 입자층과, 상기 조면화 입자층 상에 형성되는 실란 커플링제 처리층을 구비하고, 상기 동박을 폭 방향으로 절단한 단면에 있어서, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 상기 조면화 입자가, 30㎛의 범위에 1개 이상 10개 이하이고, 또한, 조면화 높이가 0.1㎛ 이상 0.4㎛ 이하인 상기 조면화 입자가, 30㎛의 범위에 5개 이상인 것을 특징으로 하는 고주파 회로용 동박이다.

상기 동박을 폭 방향으로 절단한 단면에 있어서, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 상기 조면화 입자가, 30㎛의 범위에 1개 이상 5개 이하이고, 또한, 조면화 높이가 0.1㎛ 이상 0.4㎛ 이하인 상기 조면화 입자가, 30㎛의 범위에 7개 이상인 것이 보다 바람직하다.

상기 동박의 표면에 있어서의 윤곽 곡면의 제곱 평균 평방근 구배 Sdq가 45 이상 95 이하인 것이 바람직하다.

상기 동박의 표면에 있어서의 윤곽 곡면의 제곱 평균 평방근 구배 Sdq가 55 이상 95 이하인 것이 더욱 바람직하다.

상기 동박을 폭 방향으로 절단한 단면에 있어서, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 상기 조면화 입자가, 30㎛의 범위에 2개 이상 10개 이하이고, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 상기 조면화 입자의 단면 형상이, 역적상, 주상, 바늘상, 수지상 중 2가지 이상의 형상을 포함하는 것이 바람직하다.

또한, 상기 동박을 폭 방향으로 절단한 단면에 있어서, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 상기 조면화 입자가, 30㎛의 범위에 2개 이상 5개 이하이고, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 상기 조면화 입자의 단면 형상이, 역적상, 주상, 바늘상, 수지상 중 2가지 이상의 형상을 포함하는 것이 바람직하다.

제1 발명에 의하면, 실란 커플링제 처리층을 갖기 때문에, 수지 기재와의 밀착성이 향상된다. 또한, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 높이가 높은 조면화 입자와, 조면화 높이가 0.1㎛ 이상 0.4㎛ 이하인 높이가 낮은 조면화 입자가 혼재되기 때문에, 부분적으로 조면화 높이가 높은 부위와 낮은 부위를 형성할 수 있다.

구체적으로는, 30㎛의 범위에서, 조면화 높이가 높은 조면화 입자가, 1개 이상 10개 이하이고, 또한, 조면화 높이가 낮은 조면화 입자가, 5개 이상으로 함으로써 전체적인 조면화 높이를 낮게 해도, 부분적으로 형성되는 조면화 높이가 높은 조면화 입자에 의해, 밀착성을 높일 수 있는 동시에, 전체적인 조면화 높이를 낮게 함으로써 양호한 고주파 전송 특성을 확보할 수 있다.

이러한 효과는, 30㎛의 범위에서, 조면화 높이가 높은 조면화 입자가, 1개 이상 5개 이하이고, 또한, 조면화 높이가 낮은 조면화 입자가, 7개 이상으로 함으로써 보다 큰 효과를 얻을 수 있다.

또한, 동박의 표면에 있어서의 윤곽 곡면의 제곱 평균 평방근 구배 Sdq가 45 이상 95 이하이면 조면화 입자의 형상이 적절해지고, 밀착성을 높일 수 있는 동시에, 양호한 고주파 전송 특성을 확보할 수 있다.

특히, 동박의 표면에 있어서의 윤곽 곡면의 제곱 평균 평방근 구배 Sdq가 55 이상 95 이하이면 보다 큰 효과를 얻을 수 있다.

또한, 동박을 폭 방향으로 절단한 단면에 있어서, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 조면화 입자가, 30㎛의 범위에 2개 이상 10개 이하이고, 또한, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 조면화 입자의 단면 형상이, 역적상, 주상, 바늘상, 수지상 중 2가지 이상의 형상을 포함하도록 함으로써, 예를 들어, 전송 특성이 우수하지만 밀착성이 나빠질 우려가 있는 바늘상의 조면화 입자 형상뿐만 아니라, 밀착성이 우수한 역적상이나 수지상의 형상이 혼재함으로써, 밀착성을 높일 수 있는 동시에, 양호한 고주파 전송 특성을 확보할 수 있다. 또한, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 조면화 입자가, 30㎛의 범위에 2개 이상 5개 이하이면 상기 효과가 더욱 크다.

또한, 고주파 회로용의 동박의 조면화 입자층으로서는, 동 또는 동합금이 특히 바람직하다.

조면화 입자층과 실란 커플링제 처리층 사이에 크로메이트 처리층을 형성함으로써, 방청 효과를 얻을 수 있다.

제2 발명은, 제1 발명에 관한 고주파용 동박이, 에폭시, 내열 에폭시, 비스말레이미드·트리아진 레진, 폴리이미드, 폴리아미드이미드, 폴리에테르이미드, 폴리에테르에테르케톤, 폴리페닐렌에테르, 폴리페닐렌옥시드, 시아네이트에스테르계 수지 중 어느 수지 또는 이들의 혼합 수지를 포함하는 수지 기재의 편면 또는 양면에 부착되어 있는 것을 특징으로 하는 동박 적층판이다.

제2 발명에 의하면, 저전송 손실의 동박 적층판을 효율적으로 얻을 수 있다. 또한, 이러한 수지에 대해서도, 본 발명의 동박을 적용함으로써, 고주파 회로용 동박과 수지의 충분한 결합력을 확보할 수 있다.

제3 발명은, 제2 발명에 관한 동박 적층판을 사용한 것을 특징으로 하는 프린트 배선 기판이다.

제3 발명에 의하면, 전송 손실이 낮은 프린트 배선 기판을 얻을 수 있다.

본 발명에 따르면, 수지 기재와의 밀착성이 우수하고, 고주파 전송 특성도 우수한 동박 등을 제공할 수 있다.

도 1은 프린트 배선 기판(1)(동박 적층판(2))을 도시하는 도면.
도 2는 동박(5)의 단면 확대도.
도 3a는 바늘상의 조면화 입자를 도시하는 개념도.
도 3b는 주상의 조면화 입자를 도시하는 개념도.
도 3c는 역적상의 조면화 입자를 도시하는 개념도.
도 3d는 구상의 조면화 입자를 도시하는 개념도.
도 3e는 수지상의 조면화 입자를 도시하는 개념도.

(프린트 배선 기판(1))

이하, 도면을 참조하면서, 본 발명의 실시 형태에 대하여 설명한다. 도 1은 본 발명에 따른 프린트 배선 기판(1)을 도시하는 도면이다. 프린트 배선 기판(1)은 수지 기재(3) 상에 동박(5)이 접합되어서 형성된다. 동박(5)은 마스킹 및 에칭에 의해 패터닝되어, 도시를 생략한 회로를 형성한다. 또한, 에칭 전의 동박(5)과 수지 기재(3)가 접합되어 일체화된 것을 동박 적층판(2)으로 한다. 수지 기재(3)와 동박(5)을 접합하여, 동박 적층판(2)을 형성하는 방법으로서는, 공지된 방법, 예를 들어 열 프레스 방식, 연속 롤 라미네이트 방식, 연속 벨트프레스 방식 등을 사용할 수 있다.

동박(5)은 전해 동박, 전해 동(구리) 합금박, 압연 동박, 압연 동(구리) 합금박 중에서, 동박 적층판(2)의 용도 등에 따라서 적절히 선택할 수 있다. 또한, 동박(5)의 상세는 후술한다.

수지 기재(3)로서는, 예를 들어, 에폭시, 내열 에폭시, 비스말레이미드·트리아진 레진, 폴리이미드, 폴리아미드이미드, 폴리에테르이미드, 폴리에테르에테르케톤, 폴리페닐렌에테르, 폴리페닐렌옥시드, 시아네이트에스테르계 수지 중 어느 수지 또는 이들의 혼합 수지를 포함한다. 이러한 수지에 대해서도, 본 발명의 동박을 적용함으로써 고주파 회로 동박과 수지의 충분한 화학 결합력을 확보할 수 있다.

이들의 수지 기재(3) 중에서 유리 전이 온도가 높은 것, 예를 들어 유리 전이 온도가 100℃를 초과하는 것에 있어서는, 실란 커플링제 처리층에 의한 화학 결합력만으로는 동박(5)과 수지 기재(3)의 밀착력이 부족한 경우가 있기 때문에, 적정한 조면화 입자를 형성하기 위한 처리를 할 필요가 있게 된다. 이 경향은 유리 전이 온도가 높아짐에 따라서 현저해지고, 유리 전이 온도가 150℃를 초과하는 수지 기재에 있어서는, 본 발명의 동박을 사용하는 것의 효과가 높아진다. 또한, 유리 전이 온도가 200℃를 초과하는 수지 기재에 있어서는 본 발명의 동박을 사용하는 것의 효과가 현저하게 높아진다.

프린트 배선 기판(1)은 고주파용 저전송 손실 기판이다. 예를 들어, 5GHz 이상의 고주파 전기 신호의 전송용으로 사용된다. 또한, 프린트 배선 기판(1)은 도시한 바와 같이, 수지 기재(3)와 동박(5)이 편면에 1층씩 적층된 것에 한정되지는 않고, 각각 복수층이어도 된다. 예를 들어, 수지 기재(3)의 양면에 동박(5)이 적층되어도 되고, 마찬가지로, 동박(5)의 양면에 수지 기재(3)가 적층되어도 된다.

(동박)

이어서, 동박(5)에 대하여 상세하게 설명한다. 도 2는, 동박(5)의 수지 밀착면에 있어서의 단면 확대도이다. 동박(5)은 동(구리)의 원박(7) 상에 복수의 조면화 입자(9)가 형성된다. 조면화 입자(9)에 의해 형성되는 층을 조면화 입자층(11)으로 한다. 본 발명의 고주파 회로용 동박은, 금속 기재로서의 원박 표면 중 적어도 한쪽 면(표면 조도는 특별히 한정되지 않지만, Rz가 5.0㎛ 이하인 것이 바람직하다)에, 버닝 도금에 의해 조면화 입자(9)가 설치되어서 조면화 입자층(11)이 형성된다. 또한, 조면화 입자(9)는 동 또는 동합금을 포함하는 것이 바람직하다.

또한, 조면화 입자(9)(조면화 입자층(11)) 상에는, 크로메이트 처리층(13)을 포함하는 방청층이 필요에 따라서 형성된다. 또한, 크로메이트 처리층(13) 상에 실란 커플링제 처리층(15)이 형성된다. 또한, 본 발명에 있어서, 크로메이트 처리층(13) 상에 실란 커플링제 처리층(15)이 형성되는 경우에도, 실란 커플링제 처리층(15)은 조면화 입자층(11) 상에 형성되는 것으로 하여 설명한다. 즉, 본 발명에 있어서, 조면화 입자층(11) 상에 실란 커플링제 처리층(15)이 형성된다란, 조면화 입자층(11)과 실란 커플링제 처리층(15) 사이에 다른층이 형성되는 것도 포함한다. 예를 들어, 조면화 입자층(11) 상에 아연층을 형성한 후에 그 위에 크로메이트 처리층(13)을 형성하고, 크로메이트 처리층(13) 상에 실란 커플링제 처리층(15)이 형성되는 경우나, 조면화 입자층(11) 상에 니켈층을 형성한 후에 아연층을 형성하고, 그 위에 크로메이트 처리층(13)을 형성하고, 크로메이트 처리층(13) 상에 실란 커플링제 처리층(15)이 형성되는 경우 등을 포함한다.

실란 커플링제 처리층(15)은 수지 기재(3)의 수지에 따라서 에폭시계, 아미노계, 메타크릴계, 비닐계, 아크릴계, 머캅토계 등으로부터 적절히 선택할 수 있다. 전술한, 고주파 대응용의 프린트 배선 기판(1)에 사용되는 수지 기재(3)용의 수지에는, 특히 상성이 우수한 에폭시계, 아미노계, 비닐계의 커플링제를 선택할 수 있다.

여기서, 통상, 조면화 입자(9)의 높이가 높아지면, 수지 기판과의 밀착성이 향상되는 반면, 고주파 전송 특성이 악화된다. 이 때문에, 고주파 전송 특성을 고려하면, 조면화 입자(9)의 높이를 높게 하는 것만으로는, 수지 기판과의 밀착성과 고주파 전송 특성을 양립하는 것은 곤란하다.

본 발명에서는, 조면화 입자(9)의 전체의 높이를 높게 하는 것은 아니고, 부분적으로 높게 함으로써, 밀착성을 향상시킴과 함께, 조면화 입자(9)의 높이를 전체적으로 낮게 억제함으로써, 수지 기판과의 밀착성과 고주파 전송 특성을 양립시키는 것이다. 즉, 부분적으로 조면화 입자(9)를 높게 함으로써, 전체의 높이를 높게 하지 않고, 밀착성을 확보할 수 있음을 알아낸 것이다.

보다 구체적으로는, 조면화 입자(9)의 높이가 0.5㎛ 이상 3㎛ 이하인 것이 부분적으로 존재하면, 수지 기판과의 밀착성 향상의 효과가 크다. 한편, 조면화 입자(9)의 높이가 0.1㎛ 이상 0.4㎛ 이하인 것은, 수지 기판과의 밀착성 향상의 효과는 작아지지만, 고주파 전송 특성에 대한 악영향이 작다. 이 때문에, 본 발명에서는, 동박(5)을 폭 방향으로 절단한 단면에 있어서, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 조면화 입자(9)가 30㎛의 범위에 1개 이상 10개 이하이고, 또한, 조면화 높이가 0.1㎛ 이상 0.4㎛ 이하인 조면화 입자(9)가 30㎛의 범위에 5개 이상이다.

여기서, 폭 방향이란, 동(구리)의 기재로서 제박된 전해 동박 내지 압연 동박을 롤에 권취했을 때의 롤의 길이 방향에 대하여 수직인 방향을 가리킨다. 이와 같이, 폭 방향으로 한정한 이유는, 조면화 처리를 실시할 때, 조면화 불균일은 인장 방향으로 생기기 때문에, 폭 방향으로 측정한 쪽이 안정적으로 측정이 가능하기 때문이다.

이와 같이, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인, 조면화 높이가 높은 조면화 입자(9)가 30㎛의 범위에 1개 이상 있으면, 수지 기판과의 밀착성을 향상시킬 수 있다. 한편, 조면화 높이가 높은 조면화 입자(9)가 30㎛의 범위에 10개를 초과하면, 고주파 전송 특성에 대한 영향이 커져서, 바람직하지 않다. 따라서, 본 발명에서는, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 조면화 입자(9)는 30㎛의 범위에 1개 이상 10개 이하 필요하고, 보다 바람직하게는, 30㎛의 범위에 1개 이상 5개 이하이다.

조면화 높이는 높은 쪽이 밀착성은 양호해지지만, 필요 이상으로 높게 해도 밀착성은 포화되고, 전송 손실도 증가하기 때문에, 3㎛ 이하인 것이 바람직하고, 2㎛ 이하인 것이 더욱 바람직하다.

또한, 조면화 높이가 0.1㎛ 이상 0.4㎛ 이하인, 조면화 높이가 낮은 조면화 입자(9)가 30㎛의 범위에 5개 이상 있으면, 완전히 평탄한 경우와 비교하여, 수지 기판과의 밀착성 향상의 효과를 얻을 수 있다. 그러나, 전술한 바와 같이, 조면화 높이가 높은 조면화 입자가 존재하고 있어도, 조면화 높이가 낮은 조면화 입자(9)의 존재가 없으면 충분한 밀착성은 얻을 수 없다. 따라서, 본 발명에서는, 전술한, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 높이의 조면화 입자에 더하여, 조면화 높이가 0.1㎛ 이상 0.4㎛ 이하인 조면화 입자(9)가 30㎛의 범위에 5개 이상 필요하고, 보다 바람직하게는, 30㎛의 범위에 7개 이상이다. 또한, 조면화 높이가 0.1㎛ 이상 0.4㎛ 이하인 조면화 높이가 낮은 조면화 입자(9)는 그 수가 증가해도, 고주파 전송 특성에 대한 영향은 적다.

조면화 높이는 낮은 쪽이 전송 손실은 작아지지만, 너무 낮아지면 밀착성에 대한 기여가 작아지기 때문에, 0.1㎛ 이상인 것이 바람직하고, 0.2㎛ 이상인 것이 더욱 바람직하다.

이와 같이, 본 발명에서는, 조면화 높이가 높은 조면화 입자(9)와, 조면화 높이가 낮은 조면화 입자(9)를 혼재시킴으로써, 전체적으로 조면화 입자(9)의 조면화 높이를 높게 하는 경우와 비교하여, 고주파 전송 특성에 대한 악영향을 억제함과 함께, 수지 기판과의 충분한 밀착성을 확보할 수 있다.

조면화 입자를 형성하기 전의 원박의 조면화 처리면의 표면 조도가 거친 경우에는, 조면화 도금 시의 전류에 분포가 발생한다. 볼록부에는 전류가 집중하기 쉬워져 조면화 입자는 높게 성장하고, 오목부에는 전류가 흐르기 어려워져 조면화 입자는 낮게 성장한다. 이것에 의해, 조면화 높이가 높은 조면화 입자(9)와 조면화 높이가 낮은 조면화 입자(9)가 혼재한 형태가 된다.

원박의 조면화 처리면의 표면 조도에 대해서는, 일례로서는 원박을 제박할 때의 드럼 표면의 조도를 조정함으로써 대응할 수 있다. 또한, 이외에 일례로서는 제박 시의 도금액에 첨가하는 브라이트너와 레벨러의 농도나 비율을 조정하는 것이나, 제박 후의 동박의 표면을 화학적으로 용해(에칭)함으로써도 대응할 수 있다. 원박의 조면화 처리면의 표면 조도를 거칠게 하기 위해서는, 일례로서는 원박을 제박하는 드럼 표면을 거친 버프에 의해 연마함으로써 대응할 수 있다. 또한, 이외에 일례로서는, 제박 시의 도금액에 첨가하는 레벨러의 농도를 낮게 하는 것이나, 제박 후의 동박의 표면을 화학적으로 용해(에칭)할 때의 에칭 시간을 길게 함으로써도 대응할 수 있다.

또한, 원박의 조면화 처리면의 표면 조도에 대해서는, 거친 쪽이 조면화 입자의 조면화 높이에 고저차를 발생시키기 쉬워지지만, 너무 거칠어지면 조면화 입자의 조면화 높이가 전체적으로 높아져버려, 전송 특성에 대한 악영향을 미치는 경우가 있다. 원박의 조면화 처리면의 10점 평균 조도 Rz는, 1.5㎛ 이하가 바람직하고, 1.3㎛ 이하가 보다 바람직하고, 1.1㎛ 이하가 더욱 바람직하다.

별도의 방법으로서는, 조면화 처리 방법을 적정한 조건으로 함으로써, 원박의 표면 조도를 크게 거칠게 하지 않고, 조면화 높이가 높은 조면화 입자(9)와 조면화 높이가 낮은 조면화 입자(9)가 혼재한 형태로 할 수 있다.

조면화 높이가 서로 다른 조면화 입자가 혼재된 형태로 하기 위해서는, 일례로서는, 복수회의 조면화 도금을 행할 때에, 전의 조면화 도금보다도 후의 조면화 도금의 전류 밀도를 크게 함으로써, 전의 조면화 도금에 의해 형성된 조면화 입자의 고저차를 더 확대할 수 있다. 또한, 이외에 일례로서는 복수회의 조면화 도금에 있어서, 조면화 도금액 내의 첨가 원소를 적절히 선택함으로써, 조면화 입자의 고저차를 확대하는 것도 가능하다.

복수회의 조면화 도금을 연속하여 행하는 경우에 있어서는, 조면화 입자를 형성하기 위한 버닝 도금 후에 조면화 입자의 탈락을 방지하기 위하여 평활 도금인 캡슐 도금을 실시하는 경우가 있다. 본 발명에 있어서는, 이러한 조면화 도금에 이어서 캡슐 도금을 실시하는 방법 이외에도, 버닝 도금 후에 연속하여 다음 버닝 도금을 행할 수도 있다. 연속하여 버닝 도금을 행함으로써, 조면화 입자의 고저차를 효과적으로 확대할 수 있다.

또한, 발명자들은, 전송 특성과 밀착성에 대해서는, 조면화 입자(9)의 조면화 높이뿐만 아니라, 조면화 입자(9)의 형상(경사)이 영향을 미치는 것을 알아냈다. 즉, 조면화 입자(9)의 조면화 높이의 분포뿐만 아니라, 조면화 입자(9)의 형태를 규정함으로써, 전송 특성과 밀착성을 더욱 높은 레벨에서 양립시킬 수 있다.

또한, 본 발명자는, 조면화 입자의 형상이나 조면화 입자 사이의 빈틈의 빈 상태는 조면화 도금의 액의 조성이나 온도의 영향을 받고, 동박의 표면에 있어서의 윤곽 곡선의 제곱 평균 평방근 구배 Sdq는 조면화 입자의 형상이나 조면화 입자 사이의 빈틈의 빈 상태의 영향을 받음을 알아냈다.

보다 구체적으로는, 동박의 표면에 있어서의 윤곽 곡면의 제곱 평균 평방근 구배 Sdq가 45 이상 95 이하인 것이 바람직하고, 보다 바람직하게는, 제곱 평균 평방근 구배 Sdq가 55 이상 95 이하이다. 제곱 평균 평방근 구배는, 모든 방향에 대한 윤곽 표면의 표면 성상을 나타내는 것이며, 조면화 입자(9)의 조면화 높이를 평방근으로 하여 그 값을 평균한 것이다. 즉, 이 수치가 높다는 것은, 조면화 입자(9)의 경사가 높다는 의미가 된다.

제곱 평균 평방근 구배 Sdq를 상술한 범위로 규정하고, 조면화 입자(9)의 형상(경사)을 적정하게 함으로써, 전송 특성과 밀착성을 효율적으로 양립시킬 수 있다. 또한, 제곱 평균 평방근 구배 Sdq의 값이 너무 높으면, 바늘상 조면화 입자가 많아져 밀착성이 저하된다. 이 때문에, 제곱 평균 평방근 구배 Sdq는, 95 이하가 바람직하다. 한편, 제곱 평균 평방근 구배 Sdq의 값이 너무 낮으면, 납작한 조면화 입자가 많아져서, 밀착성이 저하됨과 동시에, 고주파 대역에 있어서 표피 효과에 의해 조면화 입자의 표면을 따라서 흐르는 전류가 증가하기 때문에 전송 특성이 저하된다. 이 때문에, 제곱 평균 평방근 구배 Sdq는, 45 이상이 바람직하다. 또한, 제곱 평균 평방근 구배 Sdq는, 일반적으로 다음 식으로 부여된다.

또한, 식 중의 x, y는, 평면 좌표이며, Z는 높이 방향의 좌표이다. Z(x, y)는 어떤 점의 좌표를 나타내고, 이것을 미분함으로써, 그 좌표점에 있어서의 기울기가 된다. 상기 식에서는, 모든 점(A개)의 x 방향의 기울기와 y 방향의 기울기의 2승을 더하여 평방근으로 한 것이다. 제곱 평균 평방근 구배 Sdq는, 예를 들어 수직 주사형 저코히렌스 간섭법을 사용하여, 측정 배율 5배 또는 그 이상의 배율로 측정할 수 있다. 측정은, 비접촉식의 표면 조도 측정 장치이며, 해상도가 1㎛ 또는 그 이하(예를 들어 800nm)의 것을 사용하는 것이 바람직하다. 이와 같이, 제곱 평균 평방근 구배 Sdq를 규정함으로써, 조면화 입자(9)의 높이뿐만 아니라, 조면화 입자(9)의 형상을 수치로 규정할 수 있다. 이 결과, 고주파 영역에서의 도체 손실을 높일 일 없이, 프린트 기판 재료와의 밀착성을 확보할 수 있다.

종래 발명에 있어서의 접촉식 표면 조도계나 레이저 반사식 표면 조도계를 사용한 조면화 입자의 측정에서는, 개개의 조면화 입자를 제대로 식별하여 그 높이나 형상의 특징을 파악하기 위해서는 분해능이 불충분해서, 조면화 입자의 높이나 형상이 상이한 경우에도 측정 수치에 차가 보이지 않는 경우도 있었다. 본 발명에 있어서는, 비접촉식일지라도 높이 방향의 분해능이 우수한 광간섭식의 측정 장치를 사용하여 얻어지는 파라미터의 Sdq에 의해, 밀착성과 전송 특성을 높은 레벨에서 양립시키는 조면화 입자의 상태를 규정하는 것을 가능하게 하고 있다.

조면화 입자의 형상(경사)에 대해서는, 예를 들어 조면화 도금에 사용하는 도금액 중에 포함되는 첨가 원소에 의해 조정할 수 있다. 일례로서는, 조면화 도금에 있어서의 버닝 도금액에 포함되는 니켈은 조면화 형상에 영향을 미쳐서, 니켈 농도가 높아지면 라운딩을 띠고, 니켈 농도가 낮아지면 가늘고 뾰족한 형상으로 된다. 또한, 이외에는 버닝 도금액에 포함되는 몰리브덴은 조면화 입자의 빈틈의 빈 상태에 영향을 미쳐서, 몰리브덴 농도가 낮으면 조면화 입자가 성기게 존재하는 상태로 된다. 또한, 이외에는 버닝 도금액의 액온도 조면화 입자의 빈틈의 빈 상태에 영향을 미쳐서, 액온이 높으면 조면화 입자가 성기게 분포한 상태로 된다.

상술한 바와 같이, 조면화 입자를 형성할 때의 조면화 도금 조건으로서, 일례로서 버닝 도금액의 조성이나 도금액 온도를 적정화함으로써, 제곱 평균 평방근 구배 Sdq를 적정화할 수 있다. Sdq를 높게 하기 위해서는, 일례로서는 버닝 도금액의 니켈 농도를 낮게 함으로써 대응할 수 있고, 또한 다른 일례로서는 버닝 도금액의 몰리브덴 농도를 낮게 하는 것이나, 버닝 도금액의 액온을 높게 함으로써도 대응할 수 있다.

이어서, 보다 구체적으로 조면화 입자(9)의 형상에 대하여 설명한다. 도 3a 내지 도 3e는, 조면화 입자(9)의 형상의 분류를 도시하는 개념도이며, 도 3a는, 바늘상의 조면화 입자(9)를 나타낸다. 또한, 조면화 입자(9)의 형상 및 개수의 측정에 대해서는, 예를 들어 이온 밀링 장치를 사용하여 폭 방향으로 단면 가공을 실시하고, HR-SEM(주사형 전자 현미경)으로, 측정 배율 3,000배 또는 그 이상의 배율로 촬영한 화상에 의해 측정할 수 있다.

여기서, 조면화 입자(9)의 기초부의 폭을 a로 한다. 또한, 조면화 입자(9)의 높이 h의 절반의 높이(h/2)에 있어서의 폭을 b로 한다. 또한, 조면화 입자(9)의 절반 높이(h/2)로부터 정점까지의 높이의 절반(h/4)에 있어서의 폭을 c로 한다. 도 3a에 도시한 바와 같은, 바늘상의 조면화 입자(9)에서는, a>b>c이며, 거의 균등하게 폭이 변화한다.

도 3b는, 주상의 조면화 입자(9)를 도시하는 도면이다. 주상의 조면화 입자(9)에서는, a≒b≒c이며, 거의 폭이 동일하다. 바늘상의 조면화 입자(9)와의 차이로서는, 예를 들어, a와 b와 c의 차가 20％ 이하인 것을 들 수 있다.

도 3c는, 역적상의 조면화 입자(9)를 도시하는 도면이다. 역적상의 조면화 입자(9)에서는, b>a 또한 b>c이며, b가 가장 폭이 넓다.

도 3d는, 구상의 조면화 입자(9)를 도시하는 도면이다. 구상의 조면화 입자(9)에서는, 전체적으로 대략 구형의 형상이며, 가장 넓은 폭 d가, 높이 0부터 h/2 사이에 형성된다.

도 3e는, 수지상의 조면화 입자(9)를 도시하는 도면이다. 수지상의 조면화 입자(9)는 복수로 갈라져 나온 형상이다.

본 발명에서는, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 조면화 입자(9)의 단면 형상이, 역적상, 주상, 바늘상, 수지상 중 2가지 이상의 형상을 포함하는 것이 바람직하다. 예를 들어, 조면화 입자(9)의 기초부의 폭이 가늘면, 전송 특성의 저하는 작아지지만, 조면화 입자의 근원으로부터 꺾이기 쉬워지기 때문에, 밀착성이 저하된다. 이 때문에, 이 경우에는, 바늘상의 조면화 입자(9) 이외의 형상이 1종 이상 포함됨으로써 밀착성을 향상시킬 수 있다. 이 경우에는, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 조면화 입자(9)는 30㎛의 범위에 2개 이상 10개 이하 필요하고, 보다 바람직하게는, 30㎛의 범위에 2개 이상 5개 이하이다.

조면화 입자(9)의 단면 형상이 상기 2가지 이상의 형상을 포함하기 위해서는, 일례로서는 버닝 도금을 복수회 행하는 경우에 조성이 서로 다른 버닝 도금액을 사용함으로써 대응할 수 있다. 또한, 이외에 일례로서는 버닝 도금을 복수회 행하는 경우에 전류 밀도를 바꿈으로써도 대응할 수 있다. 특히, 버닝 도금 후에 연속하여 다음 버닝 도금을 행하는 경우에, 각각 상이한 조성의 버닝 도금액을 사용하면 상이한 형상의 조면화 입자를 형성할 수 있다.

본 실시 형태에 따르면, 조면화 입자(9)의 전체 높이를 높게 하는 것이 아니고, 부분적으로 높게 함으로써, 밀착성을 향상시킴과 함께, 조면화 입자(9)의 높이를 전체적으로 낮게 억제함으로써, 수지 기판과의 밀착성과 고주파 전송 특성을 양립시킬 수 있다.

또한, 조면화 입자(9)의 높이뿐만 아니라, 형상(경사)을 규정함으로써, 전송 특성과 밀착성을 더한층 양립시킬 수 있다.

또한, 또한, 복수의 형상의 조면화 입자(9)를 혼재시킴으로써, 전송 특성과 밀착성을 더한층 양립시킬 수 있다.

실시예

(실시예 1 내지 7)

금속 기재로서 두께 18㎛의 미처리 평활 동박을 준비하고, 이 미처리 동박에 조면화 입자를 형성하는 버닝 도금을 실시하였다. 버닝 도금의 욕 조성은 표 1의 용액 A로 하였다. 또한, 버닝 도금 조건 및 평가 결과를 표 2에 나타내었다.

버닝 도금의 용액 A는 조면화 입자가 성기게 성장하기 쉽고, 원박의 조면화 처리면의 표면 조도가 거칠수록 조면화 입자의 조면화 높이에 고저차가 발생하기 쉽다는 특징이 있다.

계속하여 버닝 도금 조면화면에 캡슐 도금을 실시함으로써, 조면화 입자가 분말 낙하하는 일이 없는 견고하고 건전한 조면화 입자 형상으로 하기 위해서, 하기의 욕 조성과 도금 조건에서 캡슐 도금을 실시하였다.

황산 농도: 100g/L

황산동(구리)로부터의 동(구리)농도: 50g-Cu/L

욕온: 55℃

전류 밀도: 직류 정류로 15A/dm²

상기 버닝 도금, 및 캡슐 도금을 실시한 후에 일례로서 하기의 크롬 도금 조건에서 처리함으로써 방청의 크로메이트 처리층을 형성하였다.

<크롬 도금 조건>

무수 크롬산(CrO₃): 2.5g/L

pH: 2.5

전류 밀도: 0.5A/dm²

온도: 15 내지 45℃

시간: 1초 내지 2분

이와 같이 하여 제작한 동박의 단면 형상을 이온 밀링 장치(히타치 하이테크사제 IM4000)를 사용하여 단면 가공을 실시하고, HR-SEM(히타치 하이테크사제SU8020)으로 가속 전압 3kV(2차 전자상)를 사용하여, 5만배의 단면 관찰을 행하고, 폭 방향으로 임의의 30㎛에 있어서 조면화 높이 0.5㎛ 이상 3㎛ 이하의 입자수 및 조면화 높이 0.1㎛ 이상 0.4㎛ 이하의 입자수를 카운트하였다. 또한 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 조면화 입자에 대하여 그 조면화 형상이 1종류인 것을 「good」, 2종류 이상인 것을 「excellent」로 하였다. 또한, 3차원 백색광 간섭형 현미경(BRUKER Wyko ContourGT-K)을 사용하여, 제곱 평균 평방근 구배 Sdq를 측정(측정 조건은 측정 배율 10배, 고해상도 CCD 카메라를 사용하고, 측정 후에 특별한 필터를 걸지 않고 수치화함)하고, 45 이상 95 이하를 「good」, 또한 55 이상 95 이하를 충족하는 것을 「excellent」, 그 이외를 「bad」로 하였다.

얻어진 조면화 입자를 구비한 동박을, 시판하고 있는 고주파 대응 절연 기판(파나소닉 가부시끼가이샤제의 메그트론6: 유리 전이 온도 185℃)에, 일례로서 프레스 온도: 200℃, 프레스 압력: 35kgf/㎠, 프레스 시간: 160분의 프레스 조건에서 적층하였다.

이 적층판에, 레지스트 폭 300㎛, 회로 간격 450mm의 패턴 필름을 사용하여 UV 노광에 의해 패턴을 형성하고, 또한 에칭을 실시하여, 마이크로스트립 라인 구조의 전송 특성 측정용 기판을 얻었다. 전송 특성은, 네트워크 애널라이저에 의해 전송 손실을 측정하고, 이 측정한 전송 손실의 수치로부터 평가하였다. 제작한 마이크로스트립 라인은, 특성 임피던스를 50Ω으로 하고, 일례로서 동박의 두께: 18㎛, 수지의 두께: 0.2mm, 폭: 500㎛, 길이: 450mm로 하였다.

밀착 강도는, 텐실론 테스터(가부시키가이샤 A&D제)를 사용하고, 절연 기판과 동박을 프레스한 후에, 시험편을 10mm폭의 회로 패턴으로 에칭 가공하고, 회로 패턴을 90도 방향으로 50mm/분의 속도로 인장했을 때의 박리 강도를 측정하였다.

(실시예 8 내지 11)

실시예 1에 대하여 1회째의 버닝 도금 후에 캡슐 도금을 행하고, 계속하여 2회째의 버닝 도금 후에 캡슐 도금을 행하였다. 2회째의 버닝 도금에서 사용하는 용액을 용액 B로 하고, 전류 밀도를 변경한 것 이외에는, 실시예 1과 동일하게 제작하고, 동일한 평가를 행하였다.

버닝 도금의 용액 B는 조면화가 균일하게 성장하기 쉽고, 1회째의 버닝 도금에 의해 형성된 조면화 입자의 조면화 높이의 고저차를 그다지 변화시키지 않고 조면화 입자를 성장시키기 쉽다는 특징이 있다.

(실시예 12 내지 15)

실시예 8에 대하여 1회째의 버닝 도금 후에 캡슐 도금을 실시하지 않고, 그대로 2회째의 버닝 도금 후에 캡슐 도금을 실시하고, 계속하여 3회째의 버닝 도금 후에 캡슐 도금을 행한 것과 전류 밀도를 변경한 것 이외에는, 실시예 8과 동일하게 제작하고, 동일한 평가를 행하였다.

(실시예 16 내지 22)

실시예 8 또는 실시예 12에 대하여 2회째 이후의 버닝 도금에서 사용하는 용액을 용액 C 또는 용액 D로 하고, 전류 밀도를 변경한 것 이외에는, 실시예 8 또는 실시예 12와 동일하게 제작하고, 동일한 평가를 행하였다.

버닝 도금의 용액 C는 조면화 입자가 라운딩을 띠고 성장하기 쉽고, 또한 용액 D는 조면화 입자가 뾰족한 형상으로 성장하기 쉽다는 특징이 있다.

(실시예 23, 24)

실시예 1 또는 실시예 8에 대하여 원박의 조면화 처리면측에 시판하고 있는 에칭액에 의한 조면화 처리를 실시한 이외에는, 실시예 1 또는 실시예 8과 동일하게 제작하고, 동일한 평가를 행하였다.

에칭 처리 조건으로서는, 일례로서 시판하고 있는 에칭액(CZ8101: 맥크 가부시끼가이샤제)을 사용하여, 액온 30℃, 스프레이압 0.25MPa, 에칭량 1㎛로 실시하였다.

(실시예 25 내지 27)

실시예 4 또는 실시예 9 또는 실시예 13에 대하여 조면화 도금 후에 니켈 도금 및 아연 도금을 실시한 후에 크로메이트 처리를 실시한 이외에는, 실시예 4 또는 실시예 9 또는 실시예 13과 동일하게 제작하고, 동일한 평가를 행하였다.

니켈 도금 및 아연 도금에 대해서는, 일례로서 하기 조건에서 행하였다.

황산 니켈: 니켈 농도로서 5.0g/L

과황산암모늄: 40.0g/L

붕산: 28.5g/L

전류 밀도: 1.5A/dm²

pH: 3.8

온도: 28.5℃

시간: 1초 내지 2분

황산아연7수화물: 1 내지 30g/L

수산화나트륨: 10 내지 300g/L

전류 밀도: 0.1 내지 10A/dm²

온도: 5 내지 60℃

시간: 1초 내지 2분

(비교예 1 내지 3)

실시예 1 내지 7에 대하여 버닝 도금의 전류 밀도 또는 원박의 조면화 처리면의 표면 조도를 변경한 것 이외에는, 실시예 1 내지 7과 동일하게 제작하고, 동일한 평가를 행하였다.

(비교예 4)

실시예 8 내지 11에 대하여 2회째의 버닝 도금에서 사용하는 용액을 용액 A로 한 것 이외에는, 실시예 8 내지 11과 동일하게 제작하고, 동일한 평가를 행하였다.

(비교예 5)

실시예 1에 대하여 조면화 처리를 실시하지 않은 이외에는, 실시예 1과 동일하게 제작하고, 동일한 평가를 행하였다.

이상의 평가 방법에 의해 각 실시예 및 비교예에 관한 고주파 회로용 동박에 대하여 평가한 결과를 표 2에 나타내었다.

또한, 표 2에서는, 전송 특성은, 40GHz에 있어서의 전송 손실이 -28dB 이상인의 경우를 「excellent」, -28dB 미만, -31dB 이상인 경우를 「good」, -31dB 미만, -33dB 이상인 경우를 「average」, 그리고 -33dB 미만인 경우를 「bad」라고 나타내고 있다. 또한, 박리 강도가 0.6kN/m 이상인 경우를 「excellent」, 박리 강도가 0.5kN/ｍ 이상 0.6kN/m 미만인 경우를 「good」, 박리 강도가 0.45kN/ｍ 이상 0.5kN/m 미만인 경우를 「average」, 그리고 박리 강도가 0.45kN/m 미만인 경우를 「bad」로 나타내고 있다.

조면화 높이가 0.5㎛ 이상 3㎛ 이하인 조면화 입자가, 30㎛의 범위에 1개 이상 10개 이하이고, 또한, 조면화 높이가 0.1㎛ 이상 0.4㎛ 이하인 조면화 입자가, 30㎛의 범위에 5개 이상인, 실시예에서는, 충분한 박리 강도와, 양호한 전송 특성을 양립시킬 수 있었다. 특히, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 조면화 입자에 대하여 그 조면화 형상이 2종류 이상이며, 제곱 평균 평방근 구배 Sdq가 55 이상 95 이하를 충족하는 실시예에서는, 박리 강도와 40GHz에서의 전송 손실이 모두 「excellent」가 되었다. 또한, 실시예 21에서는 1회째의 버닝 도금에 용액 C를 사용했기 때문에 조면화 입자의 형상의 라운딩이 현저해져서 Sdq가 45 미만이 되어, 박리 강도가 약간 저하되었다. 또한, 실시예 22에서는 1회째의 버닝 도금에 용액 D를 사용했기 때문에 조면화 입자의 형상의 뾰족함이 현저해져서 Sdq가 95보다 커져서, 전송 손실이 약간 증가하였다.

이에 비해, 비교예 1 내지 6에서는, 박리 강도와 전송 특성의 한쪽은 양호할지라도, 양립시킬 수는 없었다.

비교예 1에서는 버닝 도금의 전류 밀도가 작기 때문에 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 조면화 입자의 수가 1개 미만이고, 박리 강도가 부족하였다. 비교예 2에서는, 버닝 도금의 전류 밀도가 크기 때문에 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 조면화 입자가 10개 이상 또한 조면화 높이가 0.1㎛ 이상 0.4㎛ 이하인 조면화 입자가 5개 미만으로, 전송 특성이 저하되었다. 또한, 비교예 3에서는 원박의 조면화 처리면의 표면 조도가 거칠기 때문에 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 조면화 입자가 10 이상 또한 조면화 높이가 0.1㎛ 이상 0.4㎛ 이하인 조면화 입자가 5개 미만으로, 전송 특성이 저하되었다. 비교예 4에서는 2회째의 버닝 도금에도 용액 A를 사용했기 때문에 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 조면화 입자가 10개 이상 또한 조면화 높이가 0.1㎛ 이상 0.4㎛ 이하인 조면화 입자가 5개 미만으로, 전송 특성이 저하되었다. 비교예 5에서는 조면화 처리를 실시하고 있지 않아, 박리 강도가 대폭으로 부족하였다.

1: 프린트 배선 기판
2: 동박 적층판
3: 수지 기재
5: 동박
7: 원박
9: 조면화 입자
11: 조면화 입자층
13: 크로메이트 처리층
15: 실란 커플링제 처리층

Claims

고주파 전기 신호의 전송용의 동박이며,
적어도 한쪽 면에 형성되고, 조면화 입자를 포함하는 조면화 입자층과,
상기 조면화 입자층 상에 형성되는 실란 커플링제 처리층
을 구비하고,
상기 동박을 폭 방향으로 절단한 단면에 있어서, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 상기 조면화 입자가, 30㎛의 범위에 1개 이상 10개 이하인 동시에, 조면화 높이가 0.1㎛ 이상 0.4㎛ 이하인 상기 조면화 입자가, 30㎛의 범위에 5개 이상인 것을 특징으로 하는 고주파 회로용 동박.
제1항에 있어서, 상기 동박을 폭 방향으로 절단한 단면에 있어서, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 상기 조면화 입자가, 30㎛의 범위에 1개 이상 5개 이하인 동시에, 조면화 높이가 0.1㎛ 이상 0.4㎛ 이하인 상기 조면화 입자가, 30㎛의 범위에 7개 이상인 것을 특징으로 하는 고주파 회로용 동박.
제1항에 있어서, 상기 동박의 표면에 있어서의 윤곽 곡면의 제곱 평균 평방근 구배 Sdq가 45 이상 95 이하인 것을 특징으로 하는 고주파 회로용 동박.
제3항에 있어서, 상기 동박의 표면에 있어서의 윤곽 곡면의 제곱 평균 평방근 구배 Sdq가 55 이상 95 이하인 것을 특징으로 하는 고주파 회로용 동박.
제1항에 있어서, 상기 동박을 폭 방향으로 절단한 단면에 있어서, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 상기 조면화 입자가, 30㎛의 범위에 2개 이상 10개 이하이고,
조면화 높이가 0.5㎛ 이상 3㎛ 이하인 상기 조면화 입자의 단면 형상이, 역적상, 주상, 바늘상, 수지상 중 2가지 이상의 형상을 포함하는 것을 특징으로 하는 고주파 회로용 동박.
제1항에 있어서, 상기 동박을 폭 방향으로 절단한 단면에 있어서, 조면화 높이가 0.5㎛ 이상 3㎛ 이하인 상기 조면화 입자가, 30㎛의 범위에 2개 이상 5개 이하이고,
조면화 높이가 0.5㎛ 이상 3㎛ 이하인 상기 조면화 입자의 단면 형상이, 역적상, 주상, 바늘상, 수지상 중 2가지 이상의 형상을 포함하는 것을 특징으로 하는 고주파 회로용 동박.
제1항에 있어서, 상기 조면화 입자가, 동(구리) 또는 동(구리) 합금을 포함하는 것을 특징으로 하는 고주파 회로용 동박.
제1항에 있어서, 상기 조면화 입자층과 상기 실란 커플링제 처리층 사이에 크로메이트 처리층을 구비하는 것을 특징으로 하는 고주파 회로용 동박.
제1항에 기재된 고주파 회로용 동박이, 에폭시, 내열 에폭시, 비스말레이미드·트리아진 레진, 폴리이미드, 폴리아미드이미드, 폴리에테르이미드, 폴리에테르에테르케톤, 폴리페닐렌에테르, 폴리페닐렌옥시드, 시아네이트에스테르계 수지 중 어느 수지 또는 이들의 혼합 수지를 포함하는 수지 기재의 편면 또는 양면에 부착되어 있는 것을 특징으로 하는 동박 적층판.
제9항에 기재된 동박 적층판을 갖는 것을 특징으로 하는 프린트 배선 기판.