KR102440165B1

KR102440165B1 - 반도체 검사 장치

Info

Publication number: KR102440165B1
Application number: KR1020207036872A
Authority: KR
Inventors: 마사아키 고모리; 가츠오 오키
Original assignee: 주식회사 히타치하이테크
Priority date: 2018-06-28
Filing date: 2018-06-28
Publication date: 2022-09-06
Also published as: JPWO2020003458A1; US11719746B2; KR20210013158A; WO2020003458A1; US20210270891A1; CN112313782B; JP7159312B2; TW202001250A; TWI716901B; CN112313782A

Abstract

미소 디바이스의 불량 해석에 있어서 고감도로 이상(異常)을 검출할 수 있는 반도체 검사 장치를 제공한다. 반도체 검사 장치는, 시료를 재치(載置)하는 시료대(6)와, 시료에 전자선을 조사하는 전자 광학계(1)와, 시료에 접촉되는 측정 탐침(3)과, 측정 탐침으로부터의 출력을 측정하는 측정기(8)와, 시료에의 전자선의 조사에 응답한 측정 탐침으로부터의 출력의 측정값을 취득하는 정보 처리 장치(9)를 갖고, 정보 처리 장치는, 시료에 대하여 전자선의 조사를 개시하는 타이밍 및 전자선의 조사를 프리즈하는 타이밍과, 전자선이 시료에 조사된 상태에서 측정기가 측정 탐침으로부터의 출력을 측정하는 제1 측정 기간과, 전자선의 조사가 프리즈된 후에 측정기가 측정 탐침으로부터의 출력을 측정하는 제2 측정 기간을 설정하고, 시료에의 전자선의 조사에 응답한 측정 탐침으로부터의 출력의 측정값을, 제1 측정 기간에 측정된 제1 측정값과 제2 측정 기간에 측정된 제2 측정값과의 차로부터 구한다.

Description

반도체 검사 장치

본 발명은, 반도체의 검사 장치에 관한 것이며, 특히, 전자 현미경을 이용한 미소 디바이스 특성 평가 장치에 의한 반도체 디바이스의 고장 해석 기술에 관한 것이다.

반도체 디바이스의 미세화에 의해, 대규모 집적 회로(LSI: Large-Scale Integration)의 고속화, 고성능화가 진행되고 있다. 이러한 반도체 디바이스의 미세화에 수반하여, 트랜지스터 수, 배선 수, 콘택트 수가 증대하고, 고장 디바이스의 불량 해석은 복잡화함과 함께, 미소 디바이스에 있어서의 고장 검출 기술에 대해서는, 보다 고감도화가 요구되고 있다. 또, 미소 디바이스란 LSI에 집적되는 소자나 LSI에 형성되는 배선 등의 미세 구조를 가리킨다. 현재, 이 고장 검출 기술로서, 미세한 영역에 측정 탐침을 직접 접촉시켜 전기 특성을 측정하는 나노 프로빙 장치가 주목받고 있다. 이에 따르면, 10㎚ 세대 프로세스의 트랜지스터 등의 나노 디바이스의 단자에 직접, 측정 탐침을 접촉시켜, 그 전기 특성을 평가할 수 있어, 다른 해석 기술에는 없는 큰 특징이 되고 있다.

나노 프로빙 장치를 이용한 디바이스 고장 해석 방법으로서, 이러한 전기 특성의 측정 외에, 특허문헌 1 등에 나타나는 EBAC(전자 빔 흡수 전류: Electron Beam Absorbed Current) 관찰이라고 불리는 고장 해석 방법이 알려져 있다. 통상의 SEM 관찰에서는, 시료에 전자선(1차 전자)을 입사함으로써 발생하는 2차 전자를 검지하여 시료 표면의 구조 관찰을 행하지만, 이때 입사한 1차 전자의 일부는 2차 전자의 발생에 기여하지 않고, 에너지를 잃어버려, 시료 중에 흐르는 미약한 전류(흡수 전류)가 된다. EBAC 관찰에서는, 전자선의 조사 위치와 측정 탐침 사이에 국소적으로 흐르는 흡수 전류를 검출하고, 얻어진 신호량의 변화를 콘트라스트로서 전자선의 주사에 대응지음으로써, 화상(EBAC상)으로서 표시한다. EBAC상에서는, 측정 시료의 내부 정보, 예를 들면, 시료의 깊이 방향에 형성된 배선의 형상을 포함하여 가시화할 수 있다. 배선에 단선(斷線) 개소가 있으면, 측정 탐침의 접촉 개소에서 볼 때, 전자선 조사 위치가 단선 개소의 앞의 배선 상에 있는지, 단선 개소의 끝의 배선 상에 있는지에 따라, 흡수 전류의 검출량이 서로 달라, EBAC상에서는 서로 다른 콘트라스트로 표현된다. 이에 따라, 결함 부분을 파괴하지 않고, 간편하게 디바이스의 고장 개소를 파악할 수 있다.

일본국 특개2010-135684호 공보

이러한 EBAC 관찰이지만, 이하와 같은 과제가 있다.

(1) 저저항성의 결함에 대하여 EBAC상의 콘트라스트가 약해, 결함 개소의 검지가 어렵다. 예를 들면, 배선 불량을 예로 들면, 단선과 같은 오픈 장해일 경우는 결함 개소가 고저항이 되어 강한 콘트라스트를 얻을 수 있지만, 배선 쇼트일 경우는 EBAC상에 강한 콘트라스트가 얻어지지 않을 경우가 많아, 검지가 어렵다.

(2) EBAC상의 화상 처리에 있어서, 콘트라스트의 블랙 크러쉬(black crush) 등, 영상 신호의 디지털 처리나 앰프의 특성에 기인하여 EBAC 정보의 결손이 생길 경우가 있다.

우선, 제1 과제에 관해 설명한다. EBAC 관찰에서는, 저(低)저항체일 경우, 입사하는 전자선량(이후, 프로브 전류라고 표기)에 대하여, 시료 중의 저항체가 발하는 전압 신호는, 매우 작아진다. 이 때문에, 저저항의 재료끼리일 경우, 전압 신호의 차이로서 거의 나타나지 않고, 그 결과 EBAC상의 콘트라스트로부터 이상(異常) 개소의 검출이 곤란해질 경우가 많다.

EBAC상의 콘트라스트를 높이기 위해, 쇼트키 전자총 등의 큰 프로브 전류가 얻어지는 전자총을 이용함으로써, 보다 큰 반응 신호(전압 신호)를 얻는 것은 가능하다. 그러나, 과도한 프로브 전류의 조사는, 그것에 의해 결함부를 변질시킬 경우가 있어, 고장 해석의 관점에서는 바람직하지 못하다. 이 때문에, EBAC(EBIC) 측정 시스템의 고감도화, 예를 들면, 로크인 앰프의 도입이나, 영상 신호의 계조(階調) 수 증가에 의한 EBAC상의 고감도화 등이 보고되고 있다. 그러나, 측정 대상으로 하는 미소 디바이스에는, 용량성의 시정수(時定數)를 가지는 부분이 존재할 경우가 있다. 로크인 앰프에 의한 노이즈의 제거에는, 최적의 참조 주파수를 설정할 필요가 있지만, 측정 개소가 용량성의 시정수를 갖고 있으면, 측정 신호가 완만하게 감쇠하여, 노이즈를 충분히 제거할 수 없을 경우가 있다. 반도체 검사 장치로서는, 시료가 용량성의 시정수를 가지는 부분을 갖고 있어도, 저노이즈·고감도 측정이 가능한 장치가 바람직하다.

다음으로, 제2 과제에 관해 설명한다. 반도체층과 금속층이 혼재하는 시료를, 전류 앰프를 이용하여 EBAC 관찰하면, EBAC상에 반도체층의 특유의 반응인 EBIC(전자선 여기 전류: Electron Beam Induced Current) 반응이 나타날 경우가 있다. EBIC는, 전자선이 접합 근방에 입사했을 때에 발생하는 전자와 정공(正孔)에 의한 드리프트 전류이며, EBIC 반응에 의한 신호는, 매우 강한 전류 신호가 된다. 이 때문에, 반도체층과 금속층이 혼재하는 시료를 관찰할 경우에 EBAC 장치로 흘러 들어가는 전류 신호는, EBIC 반응에 의한 10nA 정도부터, 전류가 별로 흐르지 않는 구조부에 의한 0.001nA 정도까지로 광범위해진다. 이러한 광범위한 신호를, 예를 들면, 256계조로 나누어 영상의 농담(濃淡)을 표시해도, 정보의 세밀함은 손상되어, 정보가 결손하기 쉬운 상태가 된다. 혹은, 과도한 전류가 흐름으로써 EBAC 관찰에 사용하는 앰프가 포화해 버릴 경우가 있으며, 포화 영역에서는 콘트라스트의 차이를 표시할 수 없다. 이러한 경우, 본래 얻어져야 할 전류 분포 정보가 결손해 있으며, 그 결과, 미소 디바이스에 생기고 있는 현상에 대한 물리적인 해석을 행하는데 있어서의 방해가 되어 버린다.

이와 같이, 검출 신호의 변화를 화상화하는 EBAC 관찰은 간편하지만, 측정 내용에 따라서는 본래 얻어져야 할 정보를 놓쳐버릴 경우가 있다. 본 발명자들은, 나노 프로빙 장치를 이용하여 계측한 전기 특성을 화상화함(전기 특성 매핑)에 있어서, 신호 처리를 고감도화함으로써 종래의 EBAC 관찰에서는 관찰할 수 없었던 디바이스 정보가 얻어지는 것을 확인했다. 이에 더하여, 나노 프로빙 장치를 이용하는 이점은 미소 디바이스의 다양한 전기 특성을 계측할 수 있음으로써, 다양한 관점에서 디바이스 고장 해석을 행할 수 있는 것에 있다. 이 때문에, 복수의 전기 특성 맵상에 의한 해석, 혹은 전기 특성 맵상에 의한 해석과 다른 해석 방법에 의한 해석을 연계하여 실행 가능한 반도체 검사 장치를 제공한다.

본 발명의 일 실시태양인 반도체 검사 장치는, 시료를 재치(載置)하는 시료대와, 시료에 전자선을 조사하는 전자 광학계와, 시료에 접촉되는 측정 탐침과, 측정 탐침으로부터의 출력을 측정하는 측정기와, 시료에의 전자선의 조사에 응답한 측정 탐침으로부터의 출력의 측정값을 취득하는 정보 처리 장치를 갖고, 정보 처리 장치는, 시료에 대하여 전자선의 조사를 개시하는 타이밍 및 전자선의 조사를 프리즈(freeze)하는 타이밍과, 전자선이 시료에 조사된 상태에서 측정기가 측정 탐침으로부터의 출력을 측정하는 제1 측정 기간과, 전자선의 조사가 프리즈된 후에 측정기가 측정 탐침으로부터의 출력을 측정하는 제2 측정 기간을 설정하고, 시료에의 전자선의 조사에 응답한 측정 탐침으로부터의 출력의 측정값을, 제1 측정 기간에 측정된 제1 측정값과 제2 측정 기간에 측정된 제2 측정값과의 차로부터 구한다.

또한, 본 발명의 또 다른 일 실시태양인 반도체 검사 장치는, 시료를 재치하는 시료대와, 시료에 전자선을 조사하는 전자 광학계와, 시료에 접촉되는 측정 탐침과, 측정 탐침으로부터의 출력을 측정하는 측정기와, 전자선과 시료와의 상호작용에 의해 방출되는 신호 전자를 검출하는 검출기와, 시료에의 전자선의 조사에 응답한 측정 탐침으로부터의 출력의 측정값을 취득하는 정보 처리 장치를 갖고, 전자 광학계는 제1 촬상 조건에 따라 시료 상을 2차원으로 주사하고, 정보 처리 장치는, 검출기로부터 검출된 신호로부터 SEM상을 작성하고, SEM상에 의거하여 가상 좌표를 설정하고, 전자 광학계는 제2 촬상 조건에 따라 시료 상을 2차원으로 주사하고, 정보 처리 장치는, 측정기에 의해 측정된 측정 탐침으로부터의 출력의 측정값에 의거하여 전기 특성 맵상을 작성하고, 정보 처리 장치는, 가상 좌표를 제1 촬상 조건 및 제2 촬상 조건에 의거하여 좌표 변환함으로써, 가상 좌표에 의해 지정된 위치를 전기 특성 맵상 상에서 특정한다.

미소 디바이스의 불량 해석에 있어서 고감도로 이상을 검출할 수 있는 전기 특성 매핑 측정 가능한 반도체 검사 장치를 제공할 수 있다.

그 밖의 과제와 신규한 특징은, 본 명세서의 기술 및 첨부 도면으로부터 분명해질 것이다.

도 1은 미소 디바이스 특성 평가 장치의 개략도.
도 2는 전압 맵상을 작성하는 플로우 차트.
도 3은 적산 처리에 의한 평균화를 설명하기 위한 도면.
도 4a는 전압 신호의 시간 변화와 그 경우의 측정 타이밍을 나타내는 도면.
도 4b는 전류 신호의 시간 변화와 그 경우의 측정 타이밍을 나타내는 도면.
도 5는 전압 매핑 측정에 있어서의 측정값의 산출 방법을 설명하기 위한 도면.
도 6은 시료의 예.
도 7a는 도 6에 나타낸 시료의 EBAC상의 모식도.
도 7b는 EBAC상에 있어서의 계조차의 저항 의존성을 나타내는 도면.
도 8은 도 1의 계측 회로에 의한 측정예.
도 9는 EBAC상의 예.
도 10은 도 9에 나타낸 EBAC상에 대응하는 전류 분포 데이터.
도 11은 도 1의 계측 회로에 의한 측정예.
도 12는 제1 실시예의 미소 디바이스 특성 평가 장치의 개략도.
도 13은 제2 실시예의 미소 디바이스 특성 평가 장치의 개략도.
도 14는 제3 실시예의 미소 디바이스 특성 평가 장치의 개략도.
도 15는 제4 실시예의 미소 디바이스 특성 평가 장치의 개략도.
도 16은 제5 실시예의 미소 디바이스 특성 평가 장치의 개략도.
도 17은 제6 실시예의 미소 디바이스 특성 평가 장치의 개략도.
도 18은 제7 실시예의 미소 디바이스 특성 평가 장치의 개략도.
도 19는 제8 실시예에 있어서의 프로빙 위치 설정 동작을 설명하는 도면.
도 20은 제9 실시예의 미소 디바이스 특성 평가 장치의 개략도.
도 21은 제10 실시예의 미소 디바이스 특성 평가 장치의 개략도.
도 22는 제11 실시예에 있어서의 가상 2차원 좌표의 설정 방법을 설명하기 위한 도면.
도 23은 제11 실시예에 있어서의 가상 2차원 좌표의 설정 방법을 설명하기 위한 도면.

도 1에 본 발명의 실시형태에 따른 미소 디바이스 특성 평가 장치의 개략도를 나타낸다. 주사형 전자 현미경은, 그 주요한 구성으로서 전자 광학계(1), 검출기(2), 진공 챔버(4)를 갖고, 통신 케이블(14)로 접속되는 제어 장치(12)에 의해 제어된다. 진공 챔버(4) 중의 시료대(6)에 측정 시료(5)가 재치되고, 측정 시료(5)에는 측정 탐침(3)이 접촉되어 있다. 또, 측정 탐침(3)은, 측정 시료(5)의 시료 표면을 이동시키기 위한 구동 장치(도시 생략)에 접속되어 있으며, 이 구동 장치의 동작에 의해, 측정 시료(5)에 접촉된다. 측정 탐침(3)의 출력은, 측정 케이블(13)을 통해서 차동 앰프(7)에 접속되고, 차동 앰프(7)의 출력 신호가, 반도체 파라미터 애널라이저(8)에 입력되어 있다. 반도체 파라미터 애널라이저(8)는, 전류-전압 측정, 커패시턴스 측정 등 반도체 디바이스의 파라메트릭 테스트를 위한 측정기이다. 측정 대상, 측정 내용에 따른 측정기를 이용해도 상관없다. 반도체 파라미터 애널라이저(8)는, 통신 케이블(14)을 통해서 정보 처리 장치(9)에 접속된다. 또, 여기에서는 아날로그 신호를 전달하는 케이블을 측정 케이블(13)(실선)이라고 칭하고, 디지털 신호를 전달하는 케이블을 통신 케이블(14)(파선)이라고 칭하고 있다. 전달 특성이나 통신 프로토콜 등은 접속되는 장치간마다 달라도 상관없다. 정보 처리 장치(9)는 전자 현미경을 제어하고, 검출기(2)로부터 검출된 신호로부터 SEM상, 혹은 측정 탐침(3)으로부터 검출된 신호로부터 EBAC상, 본 실시예의 전기 특성 맵상을 작성, 표시하기 위한 장치이며, 예를 들면, 퍼스널 컴퓨터 등을 적용할 수 있다. 검출기(2)는 전자 광학계(1)로부터의 전자선과 측정 시료(5)와의 상호작용에 의해 방출되는 신호 전자를 검출하는 것이다. 검출하는 신호 전자의 에너지 등의 상이에 따른 복수의 검출기를 구비하고 있어도 된다. 차동 앰프(7)는, 정보 처리 장치(9)로부터 그 증폭률이 제어된다. 이에 따라, 차동 앰프(7)의 출력 신호가 과대해져 있을 경우에는, 증폭률을 작게 할 수 있다.

또, 도 1의 측정 회로는, 전기 특성으로서 전압을 측정하고, 전기 특성 맵상으로서 전압 맵상을 작성하는데 적합한 구성이다. 또한, 본 실시예에 있어서의 전압 맵상은 후술하는 바와 같이 저저항성의 결함에 대하여 높은 검출 감도를 얻을 수 있기 때문에, 저저항성의 금속 배선 등의 결함 검출이나 고장 해석에 적합하다.

차동 앰프(7)는, 프로브 전류에 의해 측정 탐침(3)에 생기는 매우 미약한 시료로부터의 신호를 증폭하여 전압 신호를 출력하지만, 그 출력 신호에는 다양한 노이즈가 실려 있다. 정확한 전압 맵상을 얻으려면, 이러한 노이즈는 가능한 한 제거할 필요가 있다. 도 1의 미소 디바이스 특성 평가 장치에 의해, 전압 맵상을 작성하는 플로우를 도 2에 나타낸다. 플로우는, 주로, 측정을 위한 조건화(S10), 측정(S20), 측정값의 화상화(S30)를 포함한다. 우선, 장치에 측정 시료(5)를 설치하고, 측정 탐침(3)을, 시료 표면에 접촉시킨다(S01). 계속해서, 조건화를 행한다. 제거해야 할 노이즈는 크게, 고주파수의 랜덤 노이즈와 저주파수 노이즈로 나뉜다. 우선, 시료 표면의 임의의 1개소에 전자선을 조사한다(S11). 이 결과 얻어진 측정 탐침의 신호를 차동 앰프(7)로 증폭하고, 이 전압 신호를 반도체 파라미터 애널라이저(8)의 적산 처리를 이용하여, 고주파수의 랜덤 노이즈를 제거한다(S12). 적산 처리란, 도 3에 나타내는 바와 같이 랜덤 노이즈가 혼입되는 신호를, 소정의 기간가산하고, 평균화하는 것이다. 이에 따라, 랜덤 노이즈의 영향을 제거할 수 있다.

다음으로, 고주파수의 랜덤 노이즈가 제거된 전압 신호 데이터의 시간 변화를 검출한다(S13). 출력 신호는 저주파수 노이즈의 영향을 받아 시간 변화한다. 도 4a는 전압 측정 시에 보이는 패턴이며, 미소 디바이스 특성 평가 장치에 고유한 저주파수 노이즈이다. 진공 챔버(4)를 배기하는 배기 펌프의 진동이나 평가 장치의 전기 노이즈 등의 영향에 의해 출력 신호(전압 신호)가 드리프트하는 것이다. 또, 이러한 저주파 노이즈의 영향을 받는 것은 전압 신호뿐만은 아니다. 전기 특성 맵상으로서 전류 맵상을 작성할 경우에는 전류 신호를 검출하게 되지만(그 경우의 장치 구성 등에 대해서는 후술함), 전류 신호에 있어서도 저주파수 노이즈가 존재하고 있다. 도 4b는 전류 측정 시에 보이는 패턴이며, 측정 시료(5)가 고저항 시료(반도체 등)일 경우에, 그 용량에 기인하여 출력 신호(전류 신호)가 시정수를 갖는 변화를 나타낸다.

그래서, 정보 처리 장치(9)는, 측정 시료(5)의 랜덤 노이즈가 제거된 전압 신호 데이터(혹은 전류 신호 데이터)의 시간 변화로부터, 시간 변화가 가장 적은 시간대를, 예를 들면, 미분 해석에 의해 구한다. 구체적으로는, 도 4a, b의 신호 파형(401, 402)에 있어서, 시간 변화가 적은 시간대로서 시간대(t1∼t3)를 검출할 수 있다. 그래서, 측정이 시간대(t1∼t3) 사이에서 행해지도록, 측정 타이밍을 설정한다(S14). 신호 파형 401일 경우의 측정 타이밍 차트가 403이며, 신호 파형 402일 경우의 측정 타이밍 차트가 404이다. 어느 경우도, 시간대(t1∼t3) 사이의 t2에 있어서, 전자선의 측정 시료(5)에의 조사를 프리즈시키고, 그 직전의 시간대(t1∼t2), 및 그 직후의 시간대(t2∼t3)의 시간대에 있어서 출력 신호의 계측을 행한다. 시간대(t1∼t2), 시간대(t2∼t3)가 각각 고주파수의 랜덤 노이즈를 제거하기 위한 적산 처리를 행하기 위한 시간을 갖고 있어야만 한다. 또, 전압 신호의 측정일 경우는, 저주파 노이즈의 원인은 전자선의 조사가 아니므로, 저주파 노이즈의 주기성을 추출하고, 기준 시간(t＝0)은 저주파 노이즈 파형을 모니터해서 정해지게 된다. 한편, 전류 신호의 측정일 경우는, 저주파 노이즈의 원인이 전자선의 조사이므로, 기준 시간(t＝0)은 전자선의 조사 개시 시간과 일치한다. 이상에 의해, 노이즈의 영향을 억제하여 측정하기 위한 조건화가 완료된다.

조건화(S10)에 있어서 정해진 측정 타이밍에 따라서, 측정 시료(5)의 측정을 개시한다(S20). 도 5에 측정의 형태를 나타낸다. 시료 표면(501)의 1점(502)에 측정 탐침(3)이 접촉되어 있으며, 시료 표면(501) 상을 전자선(500)이 X 방향 및 Y 방향으로 주사된다. 시료 표면(501)에 가상적으로 나타낸 모눈은 전자선(500)의 조사 위치를 나타내고 있으며, 전압 맵상의 1화소에 대응한다. 우선, 조사 위치를 예를 들면, 위치(503)로 이동하고(S21), 전자선(500)의 조사를 개시한다(S22). 조건화에 있어서 정해진 측정 타이밍(t1∼t2)에 있어서, 출력 신호의 측정을 행한다(S23). 이 측정에 있어서는, 반도체 파라미터 애널라이저(8)에 의한 적산 처리가 행해지고 있다. 적산 처리가 행해진 출력 데이터(여기에서는 「전자선 조사 데이터」라고 함)를, 정보 처리 장치(9)는, 데이터베이스(11)에 보존한다(S24). 계속해서, 시간(t2)에 있어서, 전자선(500)의 위치(503)에의 조사를 프리즈시키고(S25), 조건화에 있어서 정해진 측정 타이밍(t2∼t3)에 있어서, 출력 신호의 측정을 행한다(S26). 이 측정에 있어서도, 반도체 파라미터 애널라이저(8)에 의한 적산 처리가 행해지고 있다. 적산 처리가 행해진 출력 데이터(여기에서는 「전자선 비조사 데이터」라고 함)를, 정보 처리 장치(9)는, 데이터베이스(11)에 보존한다(S27). 정보 처리 장치(9)는 모든 조사 위치에서 조사와 계측이 완료됐는지의 여부를 판정하고(S28), 미완료일 경우에는 다음 조사 위치로 이동한다. 예를 들면, 위치(503)에 X 방향에 인접하는 위치(504)로 조사 위치를 이동하고(S21), 전자선(500)의 조사를 개시한다(S22). 모든 조사 위치에의 전자선의 조사와 계측이 완료되어 있을 경우에는 계측을 종료하고, 모든 조사 위치에서의 측정 결과가 데이터베이스(11)에 보존된다.

또, 도 2의 측정(S20)의 플로우는 큰 흐름을 나타내는 것이며, 이것에 한정되는 것이 아니다. 예를 들면, 전자선 조사 데이터나 전자선 비조사 데이터는 조사마다 데이터베이스(11)에 보존할 필요는 없고, 보다 정리된 단위로 보존하는, 예를 들면 계측 중은 정보 처리 장치(9)가 일시적으로 보존하고, 계측 완료 후에 데이터베이스(11)에 보존하도록 해도 된다. 또한, 정보 처리 장치(9)는 반도체 파라미터 애널라이저(8)의 계측을 적절하게 행할 수 있도록 차동 앰프(7)의 게인을 제어하고 있으므로, 출력 데이터를 반도체 파라미터 애널라이저(8)의 출력값 그대로가 아니라, 차동 앰프(7)의 게인을 보정한 값을 출력 데이터로서 보존해 두는 것이 바람직하다. 출력 데이터와 차동 앰프(7)의 게인을 세트로서 보존해도 된다.

측정(S20)에서 얻어진 전자선 조사 데이터, 전자선 비조사 데이터를 이용하여 화상화(S30)를 행한다. 도 5의 510에 나타내는 바와 같이, 전자선 조사 데이터와 전자선 비조사 데이터와의 차를 측정값으로서 산출한다(S31). 이 연산에 의해, 측정값으로부터 저주파수 노이즈의 영향이 제거된다. 이 측정값의 값에 의거하여 각 화소의 화소값을 결정하고, 수치 매핑 화상(＝전압 맵상)으로서 표시한다(S32). 이때, 본 실시의 장치에서는, 각 화소에 대응하는 위치에 전자선을 조사하여 계측한 측정값(수치 데이터)을 보유하고 있기 때문에, 측정자는 그 해석 시점에 따라, 표시하는 수치의 범위를 설정하여, 즉 측정 레인지를 전환하여, 수치 매핑 화상을 작성, 표시할 수 있다. 설정된 수치의 범위에서 색이나 농담이 식별 가능해지도록 화소값을 할당함으로써, 블랙 크러쉬 등의 정보의 결손을 회피하고, 와이드 레인지의 해석이 가능해진다.

이하, 도 1의 미소 디바이스 특성 평가 장치를 이용한 해석예에 의거하여, 제1 과제의 해결에 대해서 설명한다. 도 6에 해석 대상으로서 사용한 시료의 예를 나타낸다. 절연체층(600) 상에 저항체(602)를 형성하고, 저항체(602)를 사이에 끼워 전극(603, 604)을 마련하고 있다. 전극(603)에 차동 앰프(7)의 + 단자에 접속되는 측정 탐침(3a)이 접촉되고, 전극(604)에 차동 앰프(7)의 - 단자에 접속되는 측정 탐침(3b)이 접촉된다. 여기에서는, 절연체층(600)을 SiO₂층, 저항체(602)를 Si, 전극(603, 604)을 Al로 형성하고 있다. 저항체(602)의 저항값으로서, 서로 다른 저항값을 갖는 복수의 시료를 준비했다.

도 6에 나타내는 시료를 EBAC 관찰했을 경우, 저항체(602)의 저항값이 높을 경우(예를 들면, 수십 kΩ 오더)에는, 도 7a에 나타내는 바와 같이, EBAC상(610)은, 저항체(602)를 경계로 해서 강한 콘트라스트가 표시된다. 이에 따라, 콘트라스트의 변화점에 저항체가 있다고 판단할 수 있다. 이것은, 반도체 디바이스의 불량 해석에 있어서, 오픈 장해의 결함 검출을 행하는 것에 상당한다. 그러나, 저항체(602)의 저항값이 작아짐에 따라서 고콘트라스트 부분(611)과 저콘트라스트 부분(613)과의 차가 작아져 간다. 도 7b는 EBAC상(610)에 있어서의 계조차의 저항 의존성을 나타내는 도면이다. 횡축에 저항체(602)의 저항값을, 종축에 저콘트라스트 부분(613)과 절연체층(600)에 상당하는 백그라운드 부분(612)과의 계조차를 나타낸 것이다. 또, EBAC 관찰 조건으로서, 시료에 조사한 전자선량(프로브 전류)은, 1nA이다. 이와 같이, 저항체(602)의 저항값이 작아지면 백그라운드 부분(612)과의 계조차도 부족해져, 저항체(602)의 저항값이 수 100Ω의 오더일 경우, 저항체(602)의 저항값이 변화해도, 계조차(620)는 매우 작은 것이 된다. 이 때문에, EBAC상으로부터 그 콘트라스트차를 시인하는 것은 불가능하다. 배선 쇼트와 같은 저저항성의 결함을 EBAC상에서 검지하는 것이 곤란한 것은 이 점에 기인한다. 100Ω의 저항체에 대하여, 전자선량 1nA의 전자선을 조사했을 때에 발생하는 전압은 0.1μV이므로, 배선 쇼트와 같은 결함을 검출 가능하게 하기 위해서는, 약 0.1μV와 같은 미소한 전압 신호의 차이를 판별할 필요가 있다.

같은 시료에 대하여, 도 1의 미소 디바이스 특성 평가 장치에 있어서의 계측 회로를 이용하여 측정한 결과를 도 8에 나타낸다. 도 8에는, 도 6에 나타내는 시료에 있어서, 전극(603) 또는 전극(604)의 영역에 전자선을 조사했을 때에, 도 1의 계측 회로에 있어서의 반도체 파라미터 애널라이저(8)로 측정된 전압 신호량을 나타내고 있다. 저항체(602)의 저항값이 각각, 803Ω, 290Ω, 186Ω인 3종류의 시료에 대해서 측정을 행했다. 본 측정에 있어서, 측정 탐침(3)의 위치는, 도 6에 나타낸 바와 같으며, 전자선의 조사 전류도, 상술한 EBAC 관찰과 같은 1nA로 했다. 차동 앰프(7)의 게인은 1000배로 하고, 측정 방법은, 도 2 및 도 5에서 설명한 바와 같다. 이 전압 신호량의 대소를 농담화하고, 전자선 조사 위치의 화소값으로 함으로써, 본 실시예의 전압 맵상을 형성할 수 있다. 비교예로서, 차동 앰프(7)를 대신하여 전압 앰프(게인 100000배)를 이용한 결과도 나타내고 있다.

이에 따라, 저항체(602)의 저항값의 감소에 수반하여, 차동 앰프(7)가 출력하는 전압값의 절대값이 감소 경향에 있는 것을 확인할 수 있다. 본 실시예의 측정 회로에 의해, 이 정도의 저항의 차이를 검지할 수 있는 것은, 저저항 불량의 이상 검지가 가능해진 것을 의미한다. 또, 비교예로서 나타낸 전압 앰프에서는, 노이즈에 데이터가 묻혀, 값을 취득할 수 없었다.

현시점에서 반도체 디바이스의 파라메트릭 테스트 용도로 사용되는 일반적인 측정기의 최소 가능 측정 전압은, 0.5μV 정도이다. 이에 대하여, 본 실시예의 측정 회로에서는 약 0.1μV와 같은, 미소한 전압 신호의 차이를 가능하게 한다. 이 때문에, 본 실시예의 측정 회로에서는 철저하게 노이즈 제거를 행했다. 차동 앰프(7)는 2개의 측정 케이블의 차분을 증폭하기 때문에, 양쪽의 측정 케이블에 마찬가지로 더해지는 노이즈를 제거할 수 있다. 다음으로 상술한 바와 같이, 측정기에 의해 적산 처리를 행하고, 차동 앰프(7)에서는 제거할 수 없었던 랜덤 노이즈를 제거한다. 또한 도 2에서 설명한 조건화에 의해 정한 측정 타이밍에 의해 계측하고, 전자선의 조사 시, 비조사 시의 측정값의 차분을 측정값으로 함으로써, 저주파수 노이즈가 제거된다. 노이즈의 제거 방법에는, 각각 대응할 수 있는 노이즈의 종류가 결정되어 있으며, 폭넓은 방법을 활용함으로써, 고감도 검출을 실현한다.

이에 더하여, 신호량이 커 노이즈의 영향이 작아졌을 경우에는, 정보 처리 장치(9)에 따라서는 차동 앰프(7)의 증폭률 혹은 측정기에 의한 적산량 등을 조정한다. 이와 같이, 정보 처리 장치(9)는, 측정 데이터를 취득, 가공할 뿐만 아니라, 측정 데이터에 포함되는 노이즈의 종류에 따라 최적의 노이즈 제거 공정을 제공하는 역할도 하고 있다.

다음으로, 제2 과제의 해결에 대해서 설명한다. 도 9는 반도체층을 관찰한 EBAC상의 예이다. 블랙 크러쉬한 부분(900)이 반도체층으로부터의 반응이다. 이에 대해, 도 1의 미소 디바이스 특성 평가 장치에 있어서의 계측 회로를 이용하여 측정을 행한 결과를 도 10에 나타낸다. 블랙 크러쉬한 부분(900)의 부분의 전류값을 측정하여 그래프화한 것이다. 이에 따라, EBAC상에서는, 블랙 크러쉬해 버리고 있지만, 그 영역에 전류 변화가 존재하고 있는 것을 인식할 수 있다. 이와 같이, EBAC상에서는 정보를 얻을 수 없는 영역에 대해서도, 상세한 정보를 얻을 수 있고, 이러한 영역에 있어서의 물리적인 해석을 행하는 것이 가능해진다.

EBAC상의 콘트라스트는 흡수 전류량에 의거한다. 여기에서 흡수 전류량은, 측정 시료의 나노 스케일의 내부 구조와 입사한 전자의 복잡한 거동에 영향을 받아 변화하기 때문에, 콘트라스트를 시각(視覺)으로 관찰하는 것만으로는, 얻어지는 정보에 한계가 있다. 이에 대하여, 도 1의 미소 디바이스 특성 평가 장치에 의해 전압값을 정밀하게 측정하는 것이 가능해지기 때문에, 본 실시예는 종래의 EBAC상에서는 얻어지지 않았던 정보가 얻어지는 포텐셜을 갖고 있다.

도 6에서 나타낸 시료의 예로 설명한다. 저항체(602)의 저항값으로서, 서로 다른 저항값을 갖는 6개의 시료를 준비하여 해석을 행했다. 시료는, 도 6에 나타내는 바와 같이, 전극(603)(Al)과 저항체(602)(Si)와 같은 서로 다른 재료가 접촉하고 있다. 이 때문에, EBAC상에서는, 전극(603)과 저항체(602)의 경계를 넘는 콘트라스트가, 제벡(seebeck) 반응에 의해 커지고, 경계를 기점으로 흰색과 검은색의 상이 표시된다. 단, 앞서 기술한 바와 같이 저항체(602)의 저항값이 작아질수록 EBAC상의 콘트라스트는 작아지고, 제벡 반응에 의한 콘트라스트도 작아진다. 이 때문에, 저항체(602)의 저항값이 수 100Ω이 되어지면, EBAC상에 있어서는 제벡 효과에 의한 콘트라스트의 존재를 시인할 수 있을 정도의 정보밖에 얻어지지 않는다. 이에 대하여, 도 11은, 각각의 시료에 대해서, 도 6에 나타내는 위치(605)에 전자선을 조사하여 측정된 전압값을 나타내고 있다. 횡축에 저항체(602)의 저항값, 종축에 전압값(단, 본 전압값은 차동 앰프로 증폭 후의 값이 되어 있음)을 나타낸다. 도 11에 나타내는 바와 같이, 전압값이라는 수치에 착목하여 그래프화함으로써, 6개의 시료는, 2개의 그룹으로 나뉘는 것이 발견되었다. 이 2개의 그룹은, 저항체(602)의 크기가 다르며, 그룹(701)은 저항체폭이 10㎛, 그룹(702)은 저항체폭이 1㎛로 되어 있었다. 이와 같이, 정밀한 수치 데이터가 얻어짐으로써, 미소 디바이스의 내부 구조나 현상에 대한 지견을 깊게 하는 것이 가능해진다.

실시예 1

미소 디바이스 특성 평가 장치의 제1 실시예를 도 12에 나타낸다. 본 실시예에서는, EBAC상에 의거하는 EBAC 해석과 전기 특성 맵상에 의거하는 전기 특성 맵 해석의 연계 해석이 가능해진다. 구체적으로는, 시료 표면의 광범위한 관찰을 고속으로 행할 수 있는 EBAC 해석에 의해 대략의 이상 개소를 확인하고, 검사 개소를 좁힌 후에, 측정 처리에 시간을 갖는 전기 특성 맵 해석에 의해, 상세를 해석한다.

도 1의 미소 디바이스 특성 평가 장치와 공통되는 구성에 대해서는, 같은 부호를 이용하고, 중복되는 설명에 대해서는 생략하는 것으로 한다. 이하의 실시예에 있어서도 마찬가지이다. 본 실시예에서는, 차동 앰프(7)는 전환기(20)를 통해서, 반도체 파라미터 애널라이저(8)와, EBAC 제어 장치(21)에 접속되어 있다. 이 전환에 의해, 전기 특성 맵 관찰과 EBAC 관찰을 전환할 수 있다. EBAC 제어 장치(21)는, 차동 앰프(7)의 출력을 전자선의 조사 위치에 있어서의 흡수 전류량을 나타내는 신호로서 출력하고, 정보 처리 장치(9)에 의해 EBAC상(22)을 화상화한다.

도 12의 미소 디바이스 특성 평가 장치에 있어서의 측정 회로는, 앞서 설명한 바와 같이 EBAC상에서는 검출이 어려운 저저항성의 불량 해석에 적합한 것으로 되어 있으며, LSI 디바이스의 배선 구조에 있어서의 결함 검출, 해석 등에 사용할 수 있다. 먼저, LSI 디바이스의 측정 콘택트가 표면에 나올 때까지 연마한다. 이와 같이 연마된 LSI 디바이스를 측정 시료(5)로 하고, 표면에 노출된 콘택트에 대해, 측정 탐침(3)을 접촉시켜, 우선 EBAC 제어 장치(21)로 차동 앰프(7)의 출력을 전환하고, EBAC상(22)에 의해 원하는 배선부를 탐색한다. 그 후, 반도체 파라미터 애널라이저(8)로 차동 앰프(7)의 출력을 전환하고, 전압 맵 관찰로 전환하여, 전압 맵상(15)에 의해 상세 해석을 행한다. 이에 따라, 효율적으로 LSI 디바이스의 배선 구조에 있어서의 이상의 검출, 해석을 행할 수 있다.

실시예 2

미소 디바이스 특성 평가 장치의 제2 실시예를 도 13에 나타낸다. 본 실시예는, 미소 디바이스 특성 평가 장치의 GUI(Graphical User Interface)에 관한 것으로, 전기 특성 맵상을 상세 해석하기 위해, 전기 특성 맵상의 일부를 유저 인터페이스로부터 지정하고, 지정된 개소의 측정값을 그래프 표시한다. 이에 따라, 착목 개소의 상세를 수치 데이터로서 즉시 파악할 수 있게 되어, 시료에 일어나고 있는 전기적인 현상을 해석하는데 도움이 된다.

특별히 한정되지 않지만, 본 실시예의 해석 데이터는 2 화면 모니터(10a, 10b)에 표시된다. 모니터(10b)에 표시된 전압 맵상(15)에, 선 형상의 마크(25)를 GUI 상에서 끌 수 있다. 정보 처리 장치(9)는, 전압 맵상(15)에 마크(25)에 의해 지정된 위치를 특정하고, 그 위치의 측정값을 모니터(10a)에 그래프(26)로서 표시한다. 그래프(26)는, 횡축에 마크(25)에 의해 지정된 위치, 종축에 그 위치의 측정값(이 경우는 전압값)을 표시하는 것이다.

실시예 3

미소 디바이스 특성 평가 장치의 제3 실시예를 도 14에 나타낸다. 본 실시예도, 미소 디바이스 특성 평가 장치의 GUI에 관한 것으로, 복수의 시료에 대하여 전기 특성 맵 관찰을 행하고, 이 관찰 결과(전기 특성 맵상)를 나열하여 비교하는 것을 가능하게 한다. 또한, 전기 특성 맵상의 소정 개소를 유저 인터페이스로부터 지정하고, 이 부분의 측정값을 그래프화하여 표시한다.

특별히 한정되지 않지만, 본 실시예의 해석 데이터도 2 화면 모니터(10a, 10b)에 표시된다. 화면 모니터(10b)에 표시된 전압 맵상(15a∼d)에 대하여, 각각 유저가 비교하려는 위치를 지정하기 위한 점 형상의 마크(30a∼d)를 GUI 상에서 지정할 수 있다. 각 시료에 대하여, 이 지정 위치의 측정값을 데이터베이스(11)로부터 추출하고, 모니터(10a)에, 종축을 지정 위치의 측정값(이 경우는 전압값)으로 하고, 횡축을 비교 대상으로 하고 있는 시료명의 그래프(31)로서 표시한다.

실시예 4

미소 디바이스 특성 평가 장치의 제4 실시예를 도 15에 나타낸다. 본 실시예에서는, 측정 탐침(3)으로부터 전류 신호를 취득하고, 전류 맵상(35)을 작성한다. 측정 탐침(3)의 출력은, 측정 케이블(13)을 통해서 반도체 파라미터 애널라이저(8)에 접속되어 있다. 전압 맵상에 의한 관찰이, LSI 디바이스의 저저항성의 배선 구조에 있어서의 이상 검출 등을 상정하는 것에 대하여, 전류 맵상에 의한 관찰은 LSI 디바이스의 반도체층의 PN 접합에 있어서의 이상 검출 등을 상정한다. 반도체 파라미터 애널라이저(8) 등 일반적인 반도체 디바이스의 파라메트릭 테스트 용도의 측정기의 측정 정밀도는 본 용도에 대하여 충분한 정밀도를 갖고 있으므로, 본 실시예의 측정 회로에서는 측정 탐침(3)으로부터의 출력을 그대로 반도체 파라미터 애널라이저(8)에 접속하고 있다.

전류 맵상을 작성하기 위한 계측 방법은 도 2의 플로우 차트에 따른다(전압 신호를 전류 신호로 바꿔 읽음). 전류 측정일 경우도 고주파수의 랜덤 노이즈를 제거할 필요가 있고, 또한 도 4b에 나타낸 바와 같이 저주파수의 노이즈가 존재하여, 이 영향을 제거할 필요가 있기 때문이다.

도 15의 미소 디바이스 특성 평가 장치에 의해, 반도체층의 전류 맵상을 관찰함으로써 반도체층의 전류의 분포량을 관찰할 수 있다. 이것을 반도체 시뮬레이션 등과 비교함으로써, 도핑량 등의 반도체 구조를 추측할 수 있다.

실시예 5

미소 디바이스 특성 평가 장치의 제5 실시예를 도 16에 나타낸다. 본 실시예는, 전기 특성 맵상으로서 펄스 응답 맵상(41)을 작성하는 미소 디바이스 특성 평가 장치이다. 측정 탐침(3)의 출력은, 측정 케이블(13)을 통해서 오실로스코프(40)에 접속되어 있다. 오실로스코프(40)는, 통신 케이블(14)을 통해서 정보 처리 장치(9)에 접속된다.

본 실시예에서는, 전자선의 조사, 비조사에 있어서, 조사하는 입사 전자선을, 소정의 간격, 펄스폭으로 입사한다. 오실로스코프(40)는, 펄스 전자선에 의해 펄스 형상으로 생기는 프로브 전류(42)를 계측하고, 펄스의 상승 시간(43)을 계측하고, 수치 데이터로서 정보 처리 장치(9)에 송신한다. 정보 처리 장치(9)는 오실로스코프(40)로 계측된 펄스 상승 시간(43)을, 예를 들면 256계조로 구분하여 각 화소의 화소값을 결정하고, 수치 매핑 화상으로서, 펄스 응답 맵상(41)을 작성한다.

도 16에 나타내는 펄스 응답 맵상(41)에서는, LSI 디바이스의 배선 구조에 대해서 관찰한 상을 모식적으로 나타내고 있다. 금속 배선 부분은 펄스 프로브 전류가 급속히 기동하기 때문에 검은색으로 표시되는 것에 대하여, 절연체층 부분은 기본적으로는 흰색으로 표시된다. 단, 금속 배선끼리 근접해 있는 영역(44)은 용량 성분을 가짐으로써, 그 용량 성분의 크기에 따른 콘트라스트가 나타난다.

이와 같이, 신호 지연이나 노이즈의 원인이 되는 배선간 용량을, 펄스 응답 맵상(41)에 의해 관찰할 수 있다. 펄스 응답 맵상에 나타난 콘트라스트로부터 이상을 해석할 수도 있고, 정상인 디바이스 샘플과 불량 디바이스 샘플을 비교함으로써 이상을 해석할 수도 있다.

또, 여기에서는 펄스 전류의 상승 시간을 전기 특성으로서 계측하는 예를 설명했지만, 이것에 한정되지 않고, 펄스 전자선의 조사에 응답하는 펄스 응답 특성을 넓게, 전기 특성으로서 측정하는 것이 가능하다. 예를 들면, 펄스 전압값의 변화로부터 고주파 손실에 관한 해석을 행하는 것을 생각할 수 있다. 이 외에도, 펄스폭, 펄스 전류값 등의 측정을 생각할 수 있다.

실시예 6

미소 디바이스 특성 평가 장치의 제6 실시예를 도 17에 나타낸다. 본 실시예에서는, 단면(斷面) 전압 맵상을 작성한다.

여기에서는, 측정 시료를, 산소 이온을 주입한 베어 실리콘 웨이퍼를 대각선 연마한 시료(45)로 하는 예를 나타낸다. 시료대(6)의 표면에는, 시료(45)의 이면(裏面)으로부터 전기 특성을 측정하기 위한 전극(46)이 마련되고, 시료(45)는 전극(46) 상에 재치된다. 전극(46)에 측정 탐침(3)이 접촉됨으로써, 시료(45)의 이면의 전위 변화를 반도체 파라미터 애널라이저(8)로 계측할 수 있다. 본 실시예에서는, 베어 실리콘 웨이퍼와 같은 고저항 시료를 계측 대상으로 하기 때문에, 측정 탐침(3)의 출력은, 측정 케이블(13)을 통해서 그대로 반도체 파라미터 애널라이저(8)에 접속되어 있다. 차동 앰프는 사용하지 않지만, 고주파수의 랜덤 노이즈 및 저주파수의 노이즈의 영향을 제거하기 위해 도 2의 플로우 차트에 따라서 계측을 행한다. 단, 진공 챔버(4)의 기준 전위와 반도체 파라미터 애널라이저(8)의 기준 전위를 공통화함으로써 측정 정밀도를 높이고 있다.

대각선 연마한 시료(45) 표면에 전자선을 조사한다. 최초의 전자선의 조사 위치(P1)에, 전자선이 조사됨으로써, 측정 탐침(3)으로부터 전위(V1)가 계측된다. 계속해서 전자선을 주사하고, 조사 위치(P2)에 전자선이 조사됨으로써 전위(V2)가 계측된다. 여기에서, 전위(V2)로부터 전위(V1)를 뺀 값은, 깊이 위치(Pd2)(조사 위치(P2)의 깊이 방향의 위치를 말함. 이하 동일)와 깊이 위치(Pd1) 사이의 전위차(Vmap1)가 되고, 전위차(Vmap1)를 위치 데이터(Pd1, Pd2)와 함께 데이터베이스(11)에 보존한다. 다음으로, 조사 위치(P3)에 전자선이 조사됨으로써 전위(V3)가 계측된다. 전위(V3)로부터 전위(V2)를 뺀 값은, 깊이 위치(Pd2)와 깊이 위치(Pd3) 사이의 전위차(Vmap2)가 되고, 전위차(Vmap2)를 위치 데이터(Pd2, Pd3)와 함께 데이터베이스(11)에 보존한다. 마찬가지의 조작을 대각선 연마된 표면을 따라 반복한다. 이들, 전자선의 스캔, 전위 측정, 깊이 위치의 산출은 자동적으로 행해진다. 예를 들면, 깊이 위치는, 연마 개시 위치와 전자선 조사 위치와의 수평 방향의 거리 및 연마면의 경사각에 의거하여, 산출할 수 있다.

데이터베이스(11)에 저장된 위치 데이터(Pd1, Pd2), (Pd2, Pd3) 등은, 실리콘 단면의 깊이를 나타내고, 이 위치에 대응하는 전위차 데이터(Vmap1, Vmap2) 등을, 농담 표시로서 화상화함으로써, 단면 전압 맵을 작성할 수 있다.

실시예 7

미소 디바이스 특성 평가 장치의 제7 실시예를 도 18에 나타낸다. 본 실시예에서는, 시뮬레이터를 병용한다. 전기 특성 맵상과 당해 전기 특성에 대해서 시뮬레이션으로 얻어지는 시뮬레이션상을 비교함으로써, 서로 다른 부분을 불량 개소로서 추정할 수 있다. 도 18에서는 전기 특성 맵상으로서 전압 맵상을 작성하는 예를 나타내고 있으며, 미소 디바이스 특성 평가 장치의 측정 회로의 구성은 도 1과 같다. 또, 전기 특성 맵상을 작성하는 전기 특성에 따라 측정 회로를 구성할 수 있다. 또한, 전기 특성의 측정에 이용하는 측정기의 예로서 반도체 파라미터 애널라이저(8)의 예를 나타내고 있지만, 측정하는 전기 특성에 따라, 오실로스코프, 임피던스 애널라이저, LCR 미터 등을 이용할 수 있다.

시뮬레이션은 일반적으로 높은 연산 부하가 생기기 때문에, 본 실시예에서의 정보 처리 장치(9)는, GPU(Graphics Processing Unit)에 의한 병렬 처리 계산을 가능하게 한다. GPU의 병렬 처리 기능을 이용하여, 측정 시료의 구조로부터 예상되는 전압 매핑의 2차원 시뮬레이션을 실행함과 함께, 전압 맵상 작성을 위한 데이터 수집 및 화상 처리를 행한다. 이 경우, GPU의 프로세서의 일부를, 전압 측정 및, 전압 맵상 작성·표시용으로 확보한다. 한편으로, 이론상, 어떤 전압 맵상이 표시될지를, 측정과 병행하여 파악하기 위해, 측정 시료(5)의 구조를 시뮬레이션 모델로 하고, 본 구조에 전자선이 입사되었을 때에 발생하는 전압을, 시료 표면의 각 위치에 대하여 계산한다.

측정 시료(5)의 실측에 의해 얻어지는 전압 맵상(15)을 모니터(10b)에, 상술한 시뮬레이션에 의해 예상된 시뮬레이션상(50)을 모니터(10a)에 표시하고, 양자를 비교함으로써, 이상의 유무를 추측할 수 있다. 또, 다른 실시태양에 있어서도, 즉, 시뮬레이터의 병용에 상관없이, GPU에 의한 병렬 처리 계산 처리 가능한 정보 처리 장치(9)를 적용하는 것은, 전기 특성 맵상의 작성은 연산 부하가 크기 때문에 유효하다.

실시예 8

미소 디바이스 특성 평가 장치의 제8 실시예를 도 19에 나타낸다. 본 실시예에서는, 자동적으로 측정 탐침(3)을 시료 표면의 복수의 콘택트에 접촉시켜, 자동적으로 복수의 배선 구조의 전기 특성 매핑 측정(예를 들면, 전압 매핑 측정)을 가능하게 한다. 미소 디바이스 특성 평가 장치의 구성은, 전압 매핑 측정을 행할 경우는, 도 1의 구성과 같다. 자동 측정을 행하기 위해, 정보 처리 장치(9)는, 측정 탐침(3)을 원하는 콘택트 상으로 이동시키고, 접촉시키도록, 측정 탐침(3)의 구동 장치를 제어한다. 도 19를 이용하여 제8 실시예에 있어서의 프로빙 위치 설정 동작을 설명한다.

도 19에 있어서, 시료(5)의 표면에 3개의 콘택트(55a∼c)가 형성되어 있으며, 측정 탐침(3a)이 제1 콘택트(55a)에, 측정 탐침(3b)이 제3 콘택트(55c)에 접촉되어 있는 상태를 나타내고 있다. 자동 측정으로서, 측정 탐침을 콘택트(55a, 55c)에 접촉시켜 전기 특성 매핑 측정을 실시 후에, 측정 탐침(3a)을 콘택트(55b)로 이동시키고, 측정 탐침을 콘택트(55b, 55c)에 접촉시킨 상태에서 전기 특성 매핑 측정을 행할 경우를 상정한다. 정보 처리 장치(9)는 X, Y, Z 방향의 3차원의 가상 좌표(56)를 설정하고, 가상 좌표(56)에 따라서 측정 탐침(3)의 이동을 제어한다.

가상 좌표(56)의 X 방향 및 Y 방향의 가상 좌표는, 미소 디바이스 특성 평가 장치에 의해 취득하는 SEM상에 의거하여 설정한다(그 상세에 대해서는 제11 실시예 로서 후술한다). 도 19에서는 설명의 사정에 의해, 측정 시료(5)에 대하여, 정보 처리 장치(9)에 의해 설정되는 X, Y 방향의 가상 좌표 및 Z 방향의 가상 좌표를 서로 겹친 상태를 표시하고 있다. X, Y 방향의 가상 좌표는, SEM상에 있어서 적의(適宜) 설정할 수 있고, 도 19의 예에서는, 제1 콘택트(55a)의 위치 좌표를 (0, 0)이며, 이동처가 되는 제2 콘택트(55b)의 위치 좌표가 (7,5)이다.

한편, 측정 탐침(3)은, 탄성을 갖는 선단(先端)이 소정의 접촉압으로 콘택트(55)에 접촉함으로써 적절한 접촉을 얻을 수 있다. 이 때문에, 접촉하는 콘택트를 이동시키려면, 선단이 콘택트로부터 일단, 완전히 벗어난 상태가 될 때까지 Z 방향으로 이동시키고(끌어올리고), 그 후 (X, Y) 방향으로 이동하고, 다시 소정의 접촉압으로 이동처의 콘택트에 접촉하도록 Z 방향으로 이동시킬(끌어내릴) 필요가 있다. 이 때문에, 콘택트에 적절하게 접촉한 상태에서부터 완전히 벗어난 상태가 될 때까지의 구동 장치에 의한 Z 방향의 구동량을 파악해 둘 필요가 있으며, 이것을 Z 방향의 가상 좌표의 눈금에 의해 특정한다.

구체적으로는, 우선 측정 탐침(3)을 콘택트(55a, 55c)에 접촉시킨 상태에서 측정 시료(5)에 전자선을 조사하여 전압을 측정한다. 다음으로, 전자선을 조사한 채, 측정 탐침(3a)을 Z 방향으로 끌어올려 간다. Z 방향의 눈금(5)에 있어서, 측정 전압이 0이 된 것으로 한다. 이 경우, 정보 처리 장치(9)는, 5눈금 분(分), 측정 탐침(3)을 상하(上下)시키도록 구동 장치를 구동시킴으로써, 측정 탐침(3)의 콘택트(55)에의 접촉／비접촉을 제어할 수 있게 된다. 여기에서, Z 방향의 눈금은, 일례로서, Z 방향에의 측정 탐침(3)의 구동 시간을 기준으로 해서, 임의의 시간으로 등분할하고, 가상적으로, 이 시간 간격을 Z 방향의 눈금으로서 대응지음으로써 실현할 수 있다. 예를 들면, Z 방향의 1눈금을, 구동 장치에 의한 측정 탐침(3)의 5초간의 Z 방향에의 구동으로서 설정할 수 있다.

측정자는, 가상 좌표를 이용하여, 복수의 콘택트의 위치를 지정함으로써, 순차, 정보 처리 장치(9)는 지정된 가상 좌표(X, Y)를 목표로 하여 자동적으로 측정 탐침(3)을 이동시키고, 측정 시료(5)의 콘택트에 접촉시킴으로써, 자동 계측을 행할 수 있다. 이에 따라, 정보 처리 장치(9)는, 복수의 장소에서 촉진(觸診)한 전압 맵상을 모니터에 표시할 수 있고, 높은 측정 스루풋을 얻을 수 있다.

또, 본 실시예의 가상 좌표는, 프로빙 위치의 설정뿐만 아니라, 그 외, 전자선의 조사 위치의 설정에도 사용할 수 있다.

실시예 9

미소 디바이스 특성 평가 장치의 제9 실시예를 도 20에 나타낸다. 본 실시예는, 실시예 5로서 설명한 미소 디바이스 특성 평가 장치에 있어서, 펄스 전자선을 입사하여 얻어지는 동적 EBAC상과의 연계 해석을 가능하게 한다. 본 실시예의 미소 디바이스 특성 평가 장치는, 동적 EBAC상(62)을 취득하기 위해, EBAC 제어 장치(21)를 갖고 있다. 측정 탐침(3)의 출력은 전환기(60)에 의해, EBAC 제어 장치(21) 또는 오실로스코프(40)에 입력된다. 또한, 전환기(60)와 EBAC 제어 장치(21) 사이에는, 측정 탐침(3)의 출력을 증폭하기 위한 전압 앰프(61)가 마련되어 있다.

측정 시료(5)에 대하여 펄스 전자선을 조사하고, EBAC 제어 장치(21)는 펄스 전자선과 동기하여 흡수 전류량을 측정하고, 정보 처리 장치(9)가 측정된 흡수 전류량에 의거하여 EBAC상을 작성함으로써, 통상의 EBAC상과는 다른, 측정 시료에 있어서의 용량 성분이 반영된 동적 EBAC상을 얻을 수 있다. EBAC 관찰은 시료 표면의 광범위한 관찰을 고속으로 행할 수 있기 때문에, 동적 EBAC 관찰로 대략적인 이상 개소를 확인하고, 측정 처리에 시간을 갖는 전기 특성 매핑 측정에 대해서는, 측정 영역을 좁혀 펄스 응답 맵상(41)을 작성, 해석함으로써, 효율적으로 이상 검출, 해석을 행하는 것이 가능해진다.

실시예 10

미소 디바이스 특성 평가 장치의 제10 실시예를 도 21에 나타낸다. 본 실시예에서는, 전기 특성 맵상을 취득하기 위한 탐침과는 다른 탐침으로부터 측정 시료(5)에 대하여 전압 신호를 인가(印加)하고, 이때에 얻어지는 볼티지 콘트라스트상(66)과 전기 특성 맵(전압 맵)상을 비교 가능하게 하는 것이다. 여기에서, 볼티지 콘트라스트상을 얻기 위해, 탐침에 인가하는 신호는, 정적인 직류 신호뿐만 아니라, 동적인 고주파 신호 등, 신호의 형태에 대해서는 한정하지 않는다.

측정 탐침(3)은, 각각 전압 신호 인가 케이블(65) 및 측정 케이블(13)을 통해서, 반도체 파라미터 애널라이저(8)에 접속되어 있다. 또, 전압 신호 인가 케이블(65)은 기능으로서 측정 케이블(13)과 구별하고 있는 것에 지나지 않고, 아날로그 신호를 전달하는 케이블이며, 측정 케이블(13)과 같은 케이블을 사용해도 상관없다.

측정 탐침(3a)을 통해서, 반도체 파라미터 애널라이저(8)로부터 소정의 전압 신호가 측정 시료(5)에 대하여 인가된다. 정보 처리 장치(9)는, 검출기(2)로부터의 검출 신호에 의거하여 볼티지 콘트라스트상(66)을 작성한다. 한편으로, 측정 탐침(3b)으로부터의 출력 전압을 반도체 파라미터 애널라이저(8)에 의해 계측하고, 전압 맵상을 작성한다. 전압 맵상을 작성하기 위한 측정 방법은 도 2의 플로우에 따르지만, 도 21의 예에서는 오픈 장해와 같은 결함 검출, 해석을 목적으로 하고, 얻어지는 신호가 비교적 크기 때문에, 도 1의 미소 디바이스 특성 평가 장치에 있어서의 차동 앰프에 의한 증폭은 행하지 않고, 반도체 파라미터 애널라이저(8)가 측정 탐침(3b)으로부터의 출력 전압을 그대로 측정하고 있다.

실시예 11

미소 디바이스 특성 평가 장치의 제11 실시예를 도 22∼23을 이용하여 설명한다. 본 실시예에서는, 전기 특성 매핑 측정에 있어서의 가상 좌표의 설정 방법을 설명한다. 제1 실시예, 제9 실시예, 제10 실시예에 있어서 다른 평가 방법과의 연계 해석하는 예를 설명했다. 이러한 연계 해석에 있어서는, 다른 평가 방법에 의해 얻어지는 상과 전기 특성 맵상을 비교하려는 경우가 있으며, 이때에 위치 관계의 정합이 취해지지 않으면, 복수의 평가 방법에 의해 얻어진 결과를 비교, 대조하는 것이 어려워진다. 혹은, 다른 평가 방법에 의해 얻어지는 상으로부터 측정 영역을 특정하여 전기 특성 맵상을 작성하는 데에도 위치 관계의 정합을 취할 필요가 있다. 더욱이는, 제2 실시예(도 13 참조)에서는 전기 특성 맵상에 있어서 영역을 지정하여 측정값을 그래프화하고 있지만, SEM상이나 다른 평가 방법에 의해 얻어지는 상, 예를 들면 EBAC상으로부터 영역을 지정하여 전기 특성을 측정하고, 측정값을 그래프화하는 GUI도 생각할 수 있다. 이 때문에, 제11 실시예에서는, 정보 처리 장치(9)가 검출기(2)로부터의 검출 신호에 의거하여 작성하는 SEM상을 기준으로 하여, 각종 전기 특성 맵상, EBAC상, 볼티지 콘트라스트상과의 위치 관계를 정합시킨다. SEM상을 기준으로 하는 것은, SEM상에는 시료의 구조가 상세하게 나타나 있으며, 가상 좌표를 설정하기 위한 기준 위치의 설정이 용이하기 때문이다. 미소 디바이스 특성 평가 장치의 구성은 도 1의 구성과 마찬가지이지만, 측정하는 전기 특성, 및 적용하는 평가 방법에 따라 측정 회로가 구성된다.

도 22는, 미소 디바이스 특성 평가 장치가 취득한 SEM상(70)의 예이다. SEM상의 시야는, 평가 대상으로 하는 영역에 따라 설정한다. 이 예에서는 시료 표면에 2개의 배선(71, 72)을 관찰할 수 있다. 그래서, 배선(71, 72)의 모서리 중, 3개소를 제1 마커(73), 제2 마커(74), 제3 마커(75)와 각각 맞춰, 이들을 기준 위치로 하여 정보 처리 장치(9)에 등록한다. 또, 마커는 후술하는 바와 같이 가상 2차원 좌표의 기준이 되는 것이므로, 최저 3개 필요하며, 마커의 위치는 SEM상(70)에 있어서 서로 가능한 한 떨어진 위치에 설정하는 것이 바람직하다. 또한, 이 예에서는 배선의 모서리를 표식으로 하여 마커를 설정했지만, 표식으로 하는 시료의 구조는 배선에는 한정되지 않는다. 시료의 구조에 한하지 않고, 이물과 같은 것이어도 된다. 또한, 마커(73∼75)의 형상도 도시한 것에 한정되지 않는다.

다음으로, 가상 좌표(X, Y)를 설정한다. 예를 들면, 도 23에 나타내는 바와 같이, 제1 마커(73)를 원점(0, 0)으로 하여, 가상 2차원 좌표(76)를 정보 처리 장치(9)에 의해 설정한다. 이 SEM상에 의거하여 설정한 가상 좌표에 의거하여, EBAC상, 전기 특성 맵상과 위치 관계를 대응짓는다.

촬상 조건을 변경하지 않는, 구체적으로는 시야나 배율을 변경하지 않을 경우에는, 전자선이 조작되는 범위가 SEM상을 작성했을 경우와 같기 때문에, SEM상에서 작성한 가상 2차원 좌표(76)에 의한 시료 표면의 위치 관계는, EBAC상이나 전기 특성 맵상 모두 같은 것으로서 공유할 수 있다. 한편, 시야나 배율을 변경할 경우는, SEM상을 취득했을 때와 EBAC상 혹은 전기 특성 맵상을 취득했을 때의 촬상 조건(전자선의 편향 제어량, 배율의 변경량 등)에 의거하여, 가상 좌표를 좌표 변환함으로써, EBAC상, 전기 특성 맵상 각각에 대해서 가상 좌표에 의해 지정한 위치에 대응하는 EBAC상, 전기 특성 맵상의 위치를 특정할 수 있다. 이에 따라, 예를 들면, EBAC상에 있어서 지정된 위치에 대응하는 전기 특성 맵상 상의 측정 데이터를 얻으려고 할 때에는, EBAC상에 있어서 지정된 위치를 가상 좌표 상의 위치로 변환하고, 가상 좌표에 의해 전기 특성 맵상에 있어서의 위치를 특정함으로써, 그 측정값을 얻을 수 있다.

이상, 본 발명을 복수의 실시예를 이용하여 설명했다. 본 발명은, 상기한 실시예에 한정되는 것이 아니고, 다양한 변형예가 포함된다. 예를 들면, 상기한 실시예는 본 발명을 이해하기 쉽게 설명하기 위해 설명한 것이며, 반드시 설명한 모든 구성을 구비하는 것에 한정되는 것이 아니다. 또한, 어떤 실시예의 구성의 일부를 다른 실시예의 구성으로 치환하는 것이 가능하며, 또한, 어떤 실시예의 구성에 다른 실시예의 구성을 더하는 것도 가능하다. 또한, 각 실시예의 구성의 일부에 대해서, 다른 실시예의 구성의 추가·삭제·치환을 하는 것도 가능하다.

1: 전자 광학계 2: 검출기
3: 측정 탐침 4: 진공 챔버
5: 측정 시료 6: 시료대
7: 차동 앰프 8: 반도체 파라미터 애널라이저
9: 정보 처리 장치 10: 모니터
11: 데이터베이스 12: 제어 장치
13: 측정 케이블 14: 통신 케이블
15: 전압 맵상 21: EBAC 제어 장치
22: EBAC상 40: 오실로스코프
41: 펄스 응답 맵상 50: 시뮬레이션상
55: 콘택트 56: 가상 좌표
62: 동적 EBAC상 65: 전압 신호 인가 케이블
66: 볼티지 콘트라스트상 70: SEM상
71, 72: 배선 73, 74, 75: 마커
76: 가상 2차원 좌표

Claims

시료를 재치(載置)하는 시료대와,
상기 시료에 전자선을 조사하는 전자 광학계와,
상기 시료에 접촉되는 측정 탐침과,
상기 측정 탐침으로부터의 출력을 측정하는 측정기와,
상기 시료에의 상기 전자선의 조사에 응답한 상기 측정 탐침으로부터의 출력의 측정값을 취득하는 정보 처리 장치를 갖고,
상기 정보 처리 장치는, 상기 시료에 대하여 상기 전자선의 조사를 개시하는 타이밍 및 상기 전자선의 조사를 프리즈(freeze)하는 타이밍과, 상기 전자선이 상기 시료에 조사된 상태에서 상기 측정기가 상기 측정 탐침으로부터의 출력을 측정하는 제1 측정 기간과, 상기 전자선의 조사가 프리즈된 후에 상기 측정기가 상기 측정 탐침으로부터의 출력을 측정하는 제2 측정 기간을 설정하고,
상기 시료에의 상기 전자선의 조사에 응답한 상기 측정 탐침으로부터의 출력의 측정값을, 상기 제1 측정 기간에 측정된 제1 측정값과 상기 제2 측정 기간에 측정된 제2 측정값과의 차로부터 구하는 반도체 검사 장치.
제1항에 있어서,
상기 정보 처리 장치는, 상기 시료에 대하여 상기 전자선을 조사했을 때의 상기 측정 탐침으로부터의 출력의 시간 변화를 검출하고, 상기 제1 측정 기간 및 상기 제2 측정 기간이 상기 시간 변화가 적은 시간대에 포함되도록 설정하는 반도체 검사 장치.
제2항에 있어서,
상기 제1 측정값은, 상기 측정기가 상기 제1 측정 기간에 있어서 측정한 측정값을 적산 처리한 값이며, 상기 제2 측정값은, 상기 측정기가 상기 제2 측정 기간에 있어서 측정한 측정값을 적산 처리한 값인 반도체 검사 장치.
제3항에 있어서,
상기 측정기는, 상기 전자선의 조사에 응답하여 상기 측정 탐침에 생기는 전압 신호를 측정하는 반도체 검사 장치.
제3항에 있어서,
상기 시료에 접촉되는 제1 측정 탐침 및 제2 측정 탐침과,
상기 제1 측정 탐침으로부터의 출력이 제1 입력 단자에 접속되고, 상기 제2 측정 탐침으로부터의 출력이 제2 입력 단자에 접속되는 차동 앰프를 갖고,
상기 측정기는, 상기 차동 앰프로부터 출력되는 전압 신호를 측정하는 반도체 검사 장치.
제5항에 있어서,
상기 정보 처리 장치는, 상기 차동 앰프의 게인을 제어하는 반도체 검사 장치.
제3항에 있어서,
상기 측정기는, 상기 전자선의 조사에 응답하여 상기 측정 탐침에 생기는 전류 신호를 측정하는 반도체 검사 장치.
제3항에 있어서,
상기 전자 광학계는 상기 시료 상을 2차원으로 주사하고,
상기 정보 처리 장치는, 상기 전자선의 조사에 응답한 상기 측정 탐침으로부터의 출력의 측정값을, 상기 전자선의 조사 위치와 대응지어 기억하는 반도체 검사 장치.
제8항에 있어서,
상기 정보 처리 장치는, 상기 전자선의 조사 위치에 대응하는 화소의 화소값을, 상기 전자선의 조사에 응답한 상기 측정 탐침으로부터의 출력의 측정값에 의거하여 결정한 수치 매핑 화상을 작성하는 반도체 검사 장치.
제8항에 있어서,
상기 전자선과 상기 시료와의 상호작용에 의해 방출되는 신호 전자를 검출하는 검출기를 갖고,
상기 정보 처리 장치는, 상기 검출기로부터 검출된 신호로부터 SEM상을 작성하고, 상기 SEM상에 의거하여 가상 좌표를 설정하는 반도체 검사 장치.
제10항에 있어서,
상기 정보 처리 장치는, 상기 가상 좌표에 의해 지정된 위치에 상기 측정 탐침을 이동시키는 반도체 검사 장치.
시료를 재치하는 시료대와,
상기 시료에 전자선을 조사하는 전자 광학계와,
상기 시료에 접촉되는 측정 탐침과,
상기 측정 탐침으로부터의 출력을 측정하는 측정기와,
상기 전자선과 상기 시료와의 상호작용에 의해 방출되는 신호 전자를 검출하는 검출기와,
상기 시료에의 상기 전자선의 조사에 응답한 상기 측정 탐침으로부터의 출력의 측정값을 취득하는 정보 처리 장치를 갖고,
상기 전자 광학계는 제1 촬상 조건에 따라 상기 시료 상을 2차원으로 주사하고, 상기 정보 처리 장치는, 상기 검출기로부터 검출된 신호로부터 SEM상을 작성하고, 상기 SEM상에 의거하여 가상 좌표를 설정하고,
상기 전자 광학계는 제2 촬상 조건에 따라 상기 시료 상을 2차원으로 주사하고, 상기 정보 처리 장치는, 상기 측정기에 의해 측정된 상기 측정 탐침으로부터의 출력의 측정값에 의거하여 전기 특성 맵상을 작성하고,
상기 정보 처리 장치는, 상기 가상 좌표를 상기 제1 촬상 조건 및 상기 제2 촬상 조건에 의거하여 좌표 변환함으로써, 상기 가상 좌표에 의해 지정된 위치를 상기 전기 특성 맵상 상에서 특정하는 반도체 검사 장치.
제12항에 있어서,
상기 정보 처리 장치는, 상기 전기 특성 맵상의 화소값을, 상기 전기 특성 맵상의 화소에 대응하는 위치에의 상기 전자선의 조사에 응답한 상기 측정 탐침으로부터의 출력의 측정값에 의거하여 결정하는 반도체 검사 장치.
제12항에 있어서,
상기 전자선의 조사에 응답한 상기 측정 탐침으로부터의 출력으로부터, 상기 전자선의 조사 위치에 있어서의 흡수 전류량을 나타내는 신호를 출력하는 EBAC(Electron Beam Absorbed Current) 제어 장치를 갖고,
상기 전자 광학계는 제3 촬상 조건에 따라 상기 시료 상을 2차원으로 주사하고, 상기 정보 처리 장치는, 상기 EBAC 제어 장치가 출력한 신호로부터 EBAC상을 작성하고, 상기 가상 좌표를 상기 제1 촬상 조건 및 상기 제3 촬상 조건에 의거하여 좌표 변환함으로써, 상기 EBAC상 상의 위치를 상기 가상 좌표 상의 위치로 변환하는 반도체 검사 장치.
제12항에 있어서,
상기 측정기가 측정하는 상기 측정 탐침으로부터의 출력의 측정값은 전압값 또는 전류값인 반도체 검사 장치.
제12항에 있어서,
상기 전자 광학계는, 상기 시료에 펄스 전자선을 조사하고,
상기 측정기가 측정하는 상기 측정 탐침으로부터의 출력의 측정값은 펄스 응답 특성인 반도체 검사 장치.
제16항에 있어서,
상기 펄스 전자선의 조사에 응답한 상기 측정 탐침으로부터의 출력으로부터, 상기 펄스 전자선과 동기하여, 상기 펄스 전자선의 조사 위치에 있어서의 흡수 전류량을 나타내는 신호를 출력하는 EBAC(Electron Beam Absorbed Current) 제어 장치를 갖고,
상기 전자 광학계는 제4 촬상 조건에 따라 상기 시료 상을 2차원으로 주사하고, 상기 정보 처리 장치는, 상기 EBAC 제어 장치가 출력한 신호로부터 동적 EBAC상을 작성하고, 상기 가상 좌표를 상기 제1 촬상 조건 및 상기 제4 촬상 조건에 의거하여 좌표 변환함으로써, 상기 동적 EBAC상 상의 위치를 상기 가상 좌표 상의 위치로 변환하는 반도체 검사 장치.