JP2008210987A - 半導体素子の解析装置及びその解析方法 - Google Patents

半導体素子の解析装置及びその解析方法 Download PDF

Info

Publication number
JP2008210987A
JP2008210987A JP2007046053A JP2007046053A JP2008210987A JP 2008210987 A JP2008210987 A JP 2008210987A JP 2007046053 A JP2007046053 A JP 2007046053A JP 2007046053 A JP2007046053 A JP 2007046053A JP 2008210987 A JP2008210987 A JP 2008210987A
Authority
JP
Japan
Prior art keywords
semiconductor element
section
cross
electron beam
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007046053A
Other languages
English (en)
Inventor
Hironao Kobayashi
宏尚 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2007046053A priority Critical patent/JP2008210987A/ja
Publication of JP2008210987A publication Critical patent/JP2008210987A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Analysing Materials By The Use Of Radiation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】 半導体素子の拡散層のドーパントプロファイルや電流パスを評価解析する必要があるが、簡単に解析できる解析装置や解析方法がないという問題がある。
【解決手段】 電子線を用いた顕微鏡にプローブと半導体素子に印加する電圧源を追加する。評価半導体素子用の半導体素子に電位を印加して実動作状態とし、電子線を走査して2次電子像を得る。半導体素子は電位を印加され電位コントラストを持つことから、2次電子像は電位コントラストを持った拡散層のドーパントプロファイルや電流パスを示す像となる。電位コントラストを持つ2次電子像から直接拡散層のドーパントプロファイルや電流パスの可能像を得ることができる。
【選択図】 図3

Description

本発明は半導体素子の解析装置及びその解析方法に係り、特に電圧を印加した動作状態における半導体素子の解析装置及びその解析方法に関する。
最近の半導体製品は大容量化され、使用されるトランジスタ等の半導体素子は微細化され、その構造は複雑になっている。そして、これらの半導体素子については、様々な場面で解析が行われている。例えば、開発時点においては、半導体素子を解析し、問題点を抽出/確認することで、最適な半導体素子を決定している。製造工程においては、製造工程のモニタとして半導体素子解析が実施され、工程ラインの安定化を図っている。さらには顧客からのクレーム対応として返品された半導体素子の解析が実施されている。このように半導体素子の開発時、生産工程、顧客対応として半導体素子は様々な場面で解析され、その解析結果は可視化された写真や電子画像として広く利用されている。
しかし半導体素子サイズが微細化されることで、半導体素子の解析は以前より困難になっている。そのため半導体素子を観察する解析装置としては光学顕微鏡では不十分となり、電子顕微鏡が利用されている。例えば走査型電子顕微鏡(SEM、Scanning Electron Microscope)、走査プローブ顕微鏡(SPM、Scanning Probe Microscope)、透過型電子顕微鏡(TEM、Transmission Electron Microscope)、走査透過型電子顕微鏡(STEM、Scanning Transmission Electron Microscope)等が利用されている。さらに集束イオンビーム(FIB、Focused Ion Beam)や、電子線ホログラフィを利用した解析方法が開発されている。
半導体製品の不良の中には、実際に製品を動作させて初めて不良症状が現れるような異常がある。そのような不良に対しては、製品を電気的に動作させた状態で、その半導体素子の拡散層形状や電流パスを評価する必要がある。しかし現在、そのような評価は行われていない。近年の技術発展に伴い半導体素子の解析としては、例えば、電子線ホログラフィ技術により半導体素子の拡散層形状(ドーパントプロファイル)を可視化することが出来る。また半導体素子に直接針当てして、その半導体素子特性を評価することも出来る。しかし、それら2つの技術を合わせ半導体素子に針当てし、電圧を印加した半導体素子の動作状態での外観観察ということは実施されていない。
従来の電子線ホログラフィ等といったドーパントプロファイルの観察方法は、半導体素子作成、評価手法共に非常に煩雑で、観察できる確率も低かった。またここで観察されるものは、ドーパントの物理的な位置情報のみであり、実動作時の電圧を印加して、その状態でドーパントプロファイルを観察する手法は全くなかった。なお、シリコン(Si)中の電位コントラスト(電位差)は、電圧が印加された場合に発生するのであって、印加していなければコントラスト(電位差)そのものがない。このように、電圧を印加した実動作状態で、ドーパントプロファイルを観察する簡単な手法の開発が望まれていた。
半導体素子の解析方法に関する先行特許文献として下記文献がある。特許文献1(特開2001−185593)には、2次電子像(SEM像)とEBIC像(空乏層像)を重ね、ドーパントプロファイルを観察する技術が開示されている。特許文献1の評価装置は、SEM機能を用いて、試料の表面形状、プローブの先端形状やプローブの位置を調べる(段落0012)。そして、断面加工されたMOSトランジスタの各部(ゲート、ドレイン、ソース、ウェル)にプローブを接触させ、トランジスタの各部に電圧を印加した状態でプローブ間に流れる電流を電流計で測定する(段落0013)。一方、MOSトランジスタはpn接合を含んで構成され、この接合には空乏層が存在する。この空乏層に電子線を照射した場合、pn接合に電子線誘起電流(EBIC)が流れる。この電子線の走査に対応したEBICを電流計の各々で測定することにより、空乏層の形状を得ることができる(段落0015)。
SEM機能により電子線を走査し、照射位置に対応した2次電子強度を2次電子検出器によって検出し、2次電子像(SEM像)とする。さらに各プローブ間に流れる電流値を電流計でそれぞれ測定する。このように、2次電子像(SEM像)と各電子線誘起電流(EBIC)を同時に評価する。これにより、2次電子像(SEM像、図2a)とEBIC像(空乏層像、図2b)を表示装置の画面上に重ね合わせて、同時に図2cとして表示することができる。従って、EBIC像に示される空乏層の位置を、SEM像によって示される半導体素子の形状に対応させて解析することが可能となる(段落0016)。
この特許文献1のSEM機能は、2次電子検出により試料の表面形状像を得るためと、空乏層に電子線を照射した時にpn接合に誘起される電子線誘起電流(EBIC)を得るための2つの目的で使用されている。つまり、2次電子検出は、ドーパントプロファイルそのものを得るものではなく、あくまで、試料の表面形状の像を得るものである。ドーパントプロファイルは、コンピュータに制御された電圧をプローブに印加し、電子線の照射位置に対応したプローブに流れる電流を測定する。この印加された電圧と電子線誘起電流から空乏層の広がり(電圧依存性)を求め、式(数1)を用いたシミュレーションを行うことによってドーパントプロファイルを求めるものである。
この特許文献1においては、評価装置での測定そのものからドーパントプロファイルが直ちに可視化されるというものではない。2次電子検出によるSEM像、EBICの電流測定値と共に、シミュレーションが必要となるものである。つまり、電流測定のための電流計や、コンピュータによる余分なシミュレーション処理が必要となり、そのための手間と装置が必要になるという問題がある。
特許文献2(特開2005−172765)では、評価試料の表面をFIBによって加工処理した後、試料表面近傍を機械的方法、電気化学的反応、あるいは光を照射しながらの酸化、アニーリングといった光学的手法により研磨する。この研磨によりイオン照射によって打ち込まれたイオン元素を除去することで、本来の試料観察を可能としている。しかし上記したこれらの先行文献においては、本発明における課題を解決する技術、及び技術思想に関しては何ら記載されていない。
特開2001−185593号公報 特開2005−172765号公報
上記したように半導体素子の動作状態において、半導体素子の拡散層形状(ドーパントプロファイル)や電流パスを評価解析する必要がある。この解析のためにはSEM装置の他に電流計やコンピュータの装置、さらにはシミュレーション処理が必要になるという問題がある。本発明の目的は、これらの課題に鑑み簡単な構成の解析装置により直接、動作状態における半導体素子のドーパントプロファイルや電流パスを評価解析できる半導体素子の解析装置及びその解析方法を提供することにある。
本願は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。
本発明の半導体素子の解析装置は、ドーパントプロファイルの観測が可能な形状に半導体素子断面を加工した半導体素子を載置するためのステージと、前記半導体素子断面に対する照射位置を制御しつつ電子線を照射する電子線照射手段と、前記半導体素子のドーパントプロファイル観測のため、前記半導体素子の必要な箇所に接触させることが可能な複数のプローブと、前記複数のプローブに電圧を印加するための電圧源と、前記半導体素子断面に対して前記電子線を照射したときに発生する2次電子量を検出するための2次電子検出器と、前記検出した2次電子量に応じたコントラストとして画面上に可視化する可視化手段とを備え、前記ステージに載置した前記半導体素子の必要な箇所に前記プローブを接触させて前記電圧源により所望の電圧を印加すると共に前記電子線照射手段により前記半導体素子断面に対して電子線を照射し、前記半導体素子断面のドーパントプロファイルに応じた電位差を、前記2次電子検出器にて2次電子量として検出して前記可視化手段の画面上にコントラストとして可視化することを特徴とする。
本発明の他の半導体素子の解析装置は、電流パスの観測が可能な形状に半導体素子断面を加工した半導体素子を載置するためのステージと、前記半導体素子断面に対する照射位置を制御しつつ電子線を照射する電子線照射手段と、前記半導体素子の電流パス観測のため、前記半導体素子の必要な箇所に接触させることが可能な複数のプローブと、前記複数のプローブに電圧を印加するための電圧源と、前記半導体素子断面に対して前記電子線を照射したときに発生する2次電子量を検出するための2次電子検出器と、前記検出した2次電子量に応じたコントラストとして画面上に可視化する可視化手段とを備え、前記ステージに載置した前記半導体素子の必要な箇所に前記プローブを接触させて前記電圧源により所望の電圧を印加すると共に前記電子線照射手段により前記半導体素子断面に対して電子線を照射し、前記半導体素子断面の電流パスに応じた電位差を、前記2次電子検出器にて2次電子量として検出して前記可視化手段の画面上にコントラストとして可視化することを特徴とする。
本発明のさらに他の半導体素子の解析装置は、ドーパントプロファイル及び電流パスの観測が可能な形状に半導体素子断面を加工した半導体素子を載置するためのステージと、前記半導体素子断面に対する照射位置を制御しつつ電子線を照射する電子線照射手段と、前記半導体素子のドーパントプロファイル及び電流パス観測のため、前記半導体素子の必要な箇所に接触させることが可能な複数のプローブと、前記複数のプローブに電圧を印加するための電圧源と、前記半導体素子断面に対して前記電子線を照射したときに発生する2次電子量を検出するための2次電子検出器と、前記検出した2次電子量に応じたコントラストとして画面上に可視化する可視化手段とを備え、前記ステージに載置した前記半導体素子の必要な箇所に前記プローブを接触させて前記電圧源により所望の電圧を印加すると共に前記電子線照射手段により前記半導体素子断面に対して電子線を照射し、前記半導体素子断面のドーパントプロファイル及び電流パスに応じた電位差を、前記2次電子検出器にて2次電子量として検出して前記可視化手段の画面上にコントラストとして可視化することを特徴とする。
本発明の半導体素子の解析方法は、ドーパントプロファイルの観測が可能な形状に半導体素子の断面を加工する半導体素子加工工程と、加工された前記半導体素子をステージに載置し、載置された前記半導体素子の電極にプローブから電位を印加する工程と、前記半導体素子の断面に電子線を照射し、前記半導体素子の断面のドーパントプロファイルに応じた電位差を2次電子量として検出して可視化手段の画面上にコントラストとして可視化する工程とを含むことを特徴とする。
本発明の他の半導体素子の解析方法は、電流パスの観測が可能な形状に半導体素子の断面を加工する半導体素子加工工程と、加工された前記半導体素子をステージに載置し、載置された前記半導体素子の電極にプローブから電位を印加する工程と、前記半導体素子の断面に電子線を照射し、前記半導体素子の断面の電流パスに応じた電位差を2次電子量として検出して可視化手段の画面上にコントラストとして可視化する工程とを含むことを特徴とする。
本発明のさらに他の半導体素子の解析方法は、ドーパントプロファイル及び電流パスの観測が可能な形状に半導体素子の断面を加工する半導体素子加工工程と、加工された前記半導体素子をステージに載置し、載置された前記半導体素子の電極にプローブから電位を印加する工程と、前記半導体素子の断面に電子線を照射し、前記半導体素子の断面のドーパントプロファイル及び電流パスに応じた電位差を2次電子量として検出して可視化手段の画面上にコントラストとして可視化する工程とを含むことを特徴とする。
本発明の半導体素子の解析方法の前記半導体素子加工工程においては、ダミー半導体に前記半導体素子を貼り合わせした後、短冊状に断面加工し、評価断面を露出させることを特徴とする。
本発明の半導体素子の解析方法の前記半導体素子加工工程においては、さらに露出された前記評価断面をアルゴン(Ar)ミリングやプラズマクリーニングによりクリーニングすることを特徴とする。
本発明の半導体素子の解析方法の前記半導体素子加工工程においては、さらに露出された前記評価断面に導電性の微粒子をお互いに電気的につながらないように堆積させることを特徴とする。
本発明の半導体素子の解析装置は、微細プローブを評価用半導体素子に接触させ電圧を印加し、半導体素子を動作させる。この動作状態の半導体素子に電子線をスキャンし、2次電子像をモニタ(SEM像観察)する。ここで得られたSEM像の電位コントラストは、動作状態での拡散層のドーパントプロファイルや電流パスに応じたコントラストを示す。このようにドーパントプロファイルや電流パスをSEM像の電位コントラストとして、可視化された像として直接得ることができる。また、本発明によれば、構成の簡単な解析装置により直接可視化された拡散層のドーパントプロファイルや電流パスが得られる半導体素子の解析装置及びその解析方法を提供できる。
本発明の半導体素子の解析装置及びその解析方法について、図1〜4を参照して説明する。図1には評価半導体素子を張り合わせた模式図(A)、拡大平面図(B)を示す。図2には評価半導体素子の評価断面を露出された模式図(A)、拡大断面図(B)を示す。図3には評価半導体素子に針立てした模式図(A)、拡大断面図(B)を示す。図4に本発明に解析装置の模式図を示す。
最初に解析する評価半導体素子について図を参照して説明する。図1(A)に示すように、評価半導体素子1は、断面加工後の半導体素子強度を確保するために、ダミー半導体素子2等と評価半導体素子1を貼り合わせ、十分な半導体素子厚さとなるようにする。ここでの評価半導体素子は、例えばNMOSトランジスタであり、その拡大平面図を図1(B)に示す。NMOSトランジスタはソース及びドレイン拡散層3と、ゲート電極4と、基板(サブストレート)5から構成され、それぞれの拡散層はコンタクト電極6により配線される。
次にダイシングや研磨等により、必要な電極を含んだ評価断面が片面に露出するよう、上記貼り合わせた半導体素子を短冊状に断面加工する(図2A)。図2Bには、図1(B)のA−A線における拡大断面図を示す。その後、アルゴン(Ar)ミリングを施し、評価断面のダメージやコンタミネーションを除去する。さらに互いが電気的につながらない程度に微小白金粒を蒸着し、コントラストをより鮮明にする等の適当な表面処理を施す。このように評価半導体素子の評価断面を加工し、ドーパントプロファイル観察に最適な状態となるようにすることができる。
加工した評価半導体素子1を、外部から移動制御可能な先端径が数十nmオーダーのプローブを有するSEM等の装置にセットする。必要な半導体素子の電極に必要な電気的バイアスを印加して動作状態とし、EBスキャンする。図3に針当てした半導体素子の模式図(A)、図1(B)のA−A線における半導体素子の拡大断面図(B)を示す。この動作状態の半導体素子にEBスキャンし、その2次電子像をモニタ(通常のSEM像観察)する。得られたSEM像の電位コントラストから基板中の電位分布情報(ドーパントプロファイル)を取得する。このように可視化されたSEM像の電位コントラストから、直接ドーパントプロファイルが取得できる。
図4の解析装置として走査型電子顕微鏡(SEM)を用いた場合の模式図を示す。SEM装置は、真空容器11内に電子線照射手段12と、ステージ13と、2次電子検出器14と、プローブ15とを備えている。真空容器11の外側には、さらにSEM像を観察する可視化手段16、電圧源17、排気ポンプ18及び全体を制御する制御部19を備えている。電子線照射手段12は、高エネルギーの電子を放出する電子銃21、その電子を絞り集束させる集束レンズ22、電子を偏向させる走査コイル23、対物レンズ24から構成できる。可視化手段16は表示装置(CRT)等を含む可視化するための画像表示手段である。これらの構成は、SEM装置内部に、評価半導体素子に接触させるプローブ15と、そのプローブに電圧を印加する電圧源17が追加されているものである。その他の構成は一般的なSEM装置と同じであり、基本動作も一般的なSEM装置と同じである。
図3、4を参照して説明する。評価用半導体素子であるNMOSトランジスタのゲート、ソース、ドレイン、基板の各電極に、先端径が数十nmオーダーのプローブを接触させる。NMOSトランジスタの各電極にそれぞれ、電位Vg、Vs、Vd、Vsubを、各プローブを介して印加する。例えば、Vs=0v、Vd=1v、Vsub=−0.3v、Vg=0vを印加する。ゲート電位が0vであることから、NMOSトランジスタはオフ状態である。その状態で、図3(B)に示すように評価断面にEBスキャンを行い、SEM像観察を実施する。このSEM像は、基板とソースドレイン拡散層の電位が異なることから電位コントラストを持つ。この可視化されたSEM像から直接、ソースドレイン拡散層のドーパントプロファイルが得られることになる。
また、Vs=0v、Vd=1v、Vsub=−0.3v、Vg=1vを印加し、EBスキャンを行い、SEM像観察を実施する。ゲート電位が1vであることから、NMOSトランジスタはオン状態である。NMOSトランジスタの動作状態で、EBスキャンを行い、SEM像を観察する。このSEM像としては、基板とソースドレイン拡散層の電位コントラスト、さらにドレインーソース間に電流が流れることからチャネル部にも電位コントラストを持つ。この可視化されたSEM像から直接、実動作状態の半導体素子(NMOSトランジスタ)のソースドレイン拡散層のドーパントプロファイル、及びチャネル部に流れる電流パスの情報が得られる。
このようにSEM装置にプローブと、評価半導体素子に印加する電圧源を追加し、評価半導体素子に電位を印加することで実動作状態とする。実動作状態の半導体素子に、電子線を走査して直接SEM像を得る。半導体素子は電位を印加されていることから、得られたSEM像は電位コントラストを持つ。電位コントラストを持つSEM像は、拡散層のドーパントプロファイルや電流パスの電位コントラストを示す像である。本発明によれば、SEM装置にプローブと半導体素子に印加する電圧源を追加することで、簡単に拡散層のドーパントプロファイルや電流パスの像が得られる。
また、上記実施例において、2次電子像を反射電子像とすることができるし、反射ではなく、透過電子線(TEM、STEM等)にも置き換えてもよい。また、電圧を印加した状態で像観察する際、像の位置が大きくシフトするため、ビームシフトで位置調整する必要があるが、それを画像処理で自動化してもよい。更に半導体素子表面の処理として、アルゴン(Ar)ミリングの代わりにプラズマ中でのクリーニングを行ってもよいし、微小白金粒でなくても、導電性の微小粒であれば何でも代用できる。
上述したように、本発明の半導体素子の解析装置は、電子線を用いた顕微鏡にプローブと半導体素子に印加する電圧源を追加する。評価半導体素子に電位を印加して実動作状態とし、電子線を走査して2次電子像を得る。半導体素子は電位を印加され電位コントラストを持つことから、2次電子像も可視化の可能な電位コントラストを持つ。この2次電子像は、拡散層のドーパントプロファイルや電流パスの像である。本発明によれば、簡単な解析装置及び方法により拡散層のドーパントプロファイルや電流パスの情報を直接得ることができる。
以上実施例に基づき本発明を具体的に説明したが、本発明は上述の実施例に制限されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができ、これらの変更例も本願に含まれることはいうまでもない。
本発明の利用分野として、全ての半導体製品の不良解析や、半導体素子特性評価において好適に利用できる。
本発明における評価半導体素子を張り合わせた模式図(A)、拡大平面図(B)である。 本発明における評価半導体素子の評価断面を露出された模式図(A)、拡大断面図(B)である。 本発明における評価半導体素子に針立てした模式図(A)、拡大断面図(B)である。 本発明における解析装置の模式図である。
符号の説明
1 評価半導体素子
2 ダミー半導体素子
3 ソースドレイン拡散層
4 ゲート電極
5 基板(サブストレート)
6 コンタクト電極
11 真空容器
12 電子線照射手段
13 ステージ
14 2次電子検出器
15 プローブ
16 可視化手段
17 電圧源
18 排気ポンプ
19 制御部
21 電子銃
22 集束レンズ
23 走査コイル
24 対物レンズ

Claims (9)

  1. ドーパントプロファイルの観測が可能な形状に半導体素子断面を加工した半導体素子を載置するためのステージと、前記半導体素子断面に対する照射位置を制御しつつ電子線を照射する電子線照射手段と、前記半導体素子のドーパントプロファイル観測のため、前記半導体素子の必要な箇所に接触させることが可能な複数のプローブと、前記複数のプローブに電圧を印加するための電圧源と、前記半導体素子断面に対して前記電子線を照射したときに発生する2次電子量を検出するための2次電子検出器と、前記検出した2次電子量に応じたコントラストとして画面上に可視化する可視化手段とを備え、
    前記ステージに載置した前記半導体素子の必要な箇所に前記プローブを接触させて前記電圧源により所望の電圧を印加すると共に前記電子線照射手段により前記半導体素子断面に対して電子線を照射し、前記半導体素子断面のドーパントプロファイルに応じた電位差を、前記2次電子検出器にて2次電子量として検出して前記可視化手段の画面上にコントラストとして可視化することを特徴とする半導体素子の解析装置。
  2. 電流パスの観測が可能な形状に半導体素子断面を加工した半導体素子を載置するためのステージと、前記半導体素子断面に対する照射位置を制御しつつ電子線を照射する電子線照射手段と、前記半導体素子の電流パス観測のため、前記半導体素子の必要な箇所に接触させることが可能な複数のプローブと、前記複数のプローブに電圧を印加するための電圧源と、前記半導体素子断面に対して前記電子線を照射したときに発生する2次電子量を検出するための2次電子検出器と、前記検出した2次電子量に応じたコントラストとして画面上に可視化する可視化手段とを備え、
    前記ステージに載置した前記半導体素子の必要な箇所に前記プローブを接触させて前記電圧源により所望の電圧を印加すると共に前記電子線照射手段により前記半導体素子断面に対して電子線を照射し、前記半導体素子断面の電流パスに応じた電位差を、前記2次電子検出器にて2次電子量として検出して前記可視化手段の画面上にコントラストとして可視化することを特徴とする半導体素子の解析装置。
  3. ドーパントプロファイル及び電流パスの観測が可能な形状に半導体素子断面を加工した半導体素子を載置するためのステージと、前記半導体素子断面に対する照射位置を制御しつつ電子線を照射する電子線照射手段と、前記半導体素子のドーパントプロファイル及び電流パス観測のため、前記半導体素子の必要な箇所に接触させることが可能な複数のプローブと、前記複数のプローブに電圧を印加するための電圧源と、前記半導体素子断面に対して前記電子線を照射したときに発生する2次電子量を検出するための2次電子検出器と、前記検出した2次電子量に応じたコントラストとして画面上に可視化する可視化手段とを備え、
    前記ステージに載置した前記半導体素子の必要な箇所に前記プローブを接触させて前記電圧源により所望の電圧を印加すると共に前記電子線照射手段により前記半導体素子断面に対して電子線を照射し、前記半導体素子断面のドーパントプロファイル及び電流パスに応じた電位差を、前記2次電子検出器にて2次電子量として検出して前記可視化手段の画面上にコントラストとして可視化することを特徴とする半導体素子の解析装置。
  4. ドーパントプロファイルの観測が可能な形状に半導体素子の断面を加工する半導体素子加工工程と、加工された前記半導体素子をステージに載置し、載置された前記半導体素子の電極にプローブから電位を印加する工程と、前記半導体素子の断面に電子線を照射し、前記半導体素子の断面のドーパントプロファイルに応じた電位差を2次電子量として検出して可視化手段の画面上にコントラストとして可視化する工程とを含むことを特徴とする半導体素子の解析方法。
  5. 電流パスの観測が可能な形状に半導体素子の断面を加工する半導体素子加工工程と、加工された前記半導体素子をステージに載置し、載置された前記半導体素子の電極にプローブから電位を印加する工程と、前記半導体素子の断面に電子線を照射し、前記半導体素子の断面の電流パスに応じた電位差を2次電子量として検出して可視化手段の画面上にコントラストとして可視化する工程とを含むことを特徴とする半導体素子の解析方法。
  6. ドーパントプロファイル及び電流パスの観測が可能な形状に半導体素子の断面を加工する半導体素子加工工程と、加工された前記半導体素子をステージに載置し、載置された前記半導体素子の電極にプローブから電位を印加する工程と、前記半導体素子の断面に電子線を照射し、前記半導体素子の断面のドーパントプロファイル及び電流パスに応じた電位差を2次電子量として検出して可視化手段の画面上にコントラストとして可視化する工程とを含むことを特徴とする半導体素子の解析方法。
  7. 前記半導体素子加工工程においては、ダミー半導体に前記半導体素子を貼り合わせした後、短冊状に断面加工し、評価断面を露出させることを特徴とする請求項4乃至請求項6のいずれかに記載の半導体素子の解析方法。
  8. 前記半導体素子加工工程においては、さらに露出された前記評価断面をアルゴン(Ar)ミリング又はプラズマクリーニングによりクリーニングすることを特徴とする請求項7に記載の半導体素子の解析方法。
  9. 前記半導体素子加工工程においては、さらに露出された前記評価断面に導電性の微粒子をお互いに電気的につながらないように堆積させることを特徴とする請求項8に記載の半導体素子の解析方法。
JP2007046053A 2007-02-26 2007-02-26 半導体素子の解析装置及びその解析方法 Withdrawn JP2008210987A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007046053A JP2008210987A (ja) 2007-02-26 2007-02-26 半導体素子の解析装置及びその解析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007046053A JP2008210987A (ja) 2007-02-26 2007-02-26 半導体素子の解析装置及びその解析方法

Publications (1)

Publication Number Publication Date
JP2008210987A true JP2008210987A (ja) 2008-09-11

Family

ID=39787041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007046053A Withdrawn JP2008210987A (ja) 2007-02-26 2007-02-26 半導体素子の解析装置及びその解析方法

Country Status (1)

Country Link
JP (1) JP2008210987A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011154793A (ja) * 2010-01-26 2011-08-11 Nec Corp 電子線ホログラム形成装置及び電子線ホログラム形成方法
JP2013234855A (ja) * 2012-05-07 2013-11-21 Japan Fine Ceramics Center 試料の作製方法およびダメージ層除去装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011154793A (ja) * 2010-01-26 2011-08-11 Nec Corp 電子線ホログラム形成装置及び電子線ホログラム形成方法
JP2013234855A (ja) * 2012-05-07 2013-11-21 Japan Fine Ceramics Center 試料の作製方法およびダメージ層除去装置

Similar Documents

Publication Publication Date Title
JP3729784B2 (ja) デバイスの欠陥検査装置及び欠陥検査方法
JP7159312B2 (ja) 半導体検査装置
JP2003007786A (ja) 半導体基板の検査方法およびその装置
JP2006105960A (ja) 試料検査方法及び試料検査装置
JP2007281136A (ja) 半導体基板および基板検査方法
JP6158226B2 (ja) 荷電粒子線装置及びその欠陥分析方法
KR20150132851A (ko) 시료 관찰 장치
JP4090657B2 (ja) プローブ装置
JP2005091199A (ja) 内部構造観察方法とその装置及び内部構造観察用試料ホルダー
JP2008210987A (ja) 半導体素子の解析装置及びその解析方法
US8309922B2 (en) Semiconductor inspection method and device that consider the effects of electron beams
JP2010103320A (ja) 半導体検査装置
JP4728207B2 (ja) 検査装置
JP2005114384A (ja) 欠陥の元素分析方法およびその装置
JP5296751B2 (ja) 試料検査装置及び吸収電流像の作成方法
TWI600910B (zh) Dynamic response analysis probe device
JP2005347773A (ja) 試料検査装置
JP2005347773A5 (ja)
TWI780880B (zh) 檢查方法
JP7499864B2 (ja) 検査方法
JP2013246001A (ja) 荷電粒子線装置及び試料作成方法
WO2024127586A1 (ja) 荷電粒子線装置及び試料の特性を推定する方法
WO2022219695A1 (ja) 試料検査装置、検査システム、薄片試料作製装置および試料の検査方法
TW202401480A (zh) 帶電粒子束系統,及試料評估資訊生成方法
JP6310676B2 (ja) 電子線応用装置及びそれを用いた欠陥分類方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100511