JP2003007786A - 半導体基板の検査方法およびその装置 - Google Patents

半導体基板の検査方法およびその装置

Info

Publication number
JP2003007786A
JP2003007786A JP2001185773A JP2001185773A JP2003007786A JP 2003007786 A JP2003007786 A JP 2003007786A JP 2001185773 A JP2001185773 A JP 2001185773A JP 2001185773 A JP2001185773 A JP 2001185773A JP 2003007786 A JP2003007786 A JP 2003007786A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
pattern
image
charged particle
particle beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001185773A
Other languages
English (en)
Other versions
JP3698075B2 (ja
Inventor
Maki Tanaka
麻紀 田中
Masahiro Watanabe
正浩 渡辺
Kenji Watanabe
健二 渡辺
Mari Nozoe
真理 野副
Yasushi Miyai
裕史 宮井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001185773A priority Critical patent/JP3698075B2/ja
Priority to US09/942,213 priority patent/US6952492B2/en
Priority to US09/942,862 priority patent/US6613593B2/en
Publication of JP2003007786A publication Critical patent/JP2003007786A/ja
Application granted granted Critical
Publication of JP3698075B2 publication Critical patent/JP3698075B2/ja
Priority to US11/235,136 priority patent/US7116817B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】SEMでは、S/Nが良好で分解能の高い画像
を形成するためには非常に多くの時間を要するため、電
位コントラストを利用する検査装置は、高スループット
を実現するのが困難である。 【解決手段】サンプリングされた画像から、パターン部
分の電位コントラストの統計量を算出し、ウェハ全体の
欠陥発生状況を推定する。また、推定結果の時系列デー
タを用いて、プロセスの異常を早期に感知する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体デバイスの
検査技術に関し、特に半導体の製造ラインにおける製造
工程の異常を管理するのに好適な半導体基板の検査方法
およびその装置に関する。
【0002】
【従来の技術】半導体装置において、コンタクトホール
の導通不良は、特性不良をはじめとした致命的な欠陥と
なり、半導体装置の歩留まりに大きな影響をもつ。この
ような不良は製造条件の変動や製造装置の不具合などに
より生じることが多く、しばしば大量の不良品を発生す
ることとなる。
【0003】このような不具合を管理するために、測長
SEMを用いて定期的にパターン形状や寸法の変動を確
認し、プロセスの不具合を管理するといった手法が一般
的に行われているが、このようなパターン形状の評価で
は、直接コンタクトの導通状態を検査することにはなら
ない。
【0004】これに対し、特開2000−58608号
公報等には、寸法の他にコンタクト部分の輝度値などを
用いて導通不良を検出する方法が開示されている。これ
は、電子顕微鏡画像の特徴を利用した方法であり、パタ
ーンの導通状態の違いにより、電子線の照射によるパタ
ーンのチャージアップ量が変化し、正常部と欠陥部では
検出される2次電子画像のコントラストが異なって見え
ることを利用したものである。このような方式では、表
面形状の観察では確認することのできない電気的な特性
の検査が可能となる。
【0005】近年では、特開平5−258703号公報
や特開2000−208085号公報などに開示されて
いるように、SEM画像を用いたウェーハ検査装置も利
用され、効率の良い欠陥検出が可能となっている。これ
らの装置では、半導体の回路パターン内のセルやチップ
といった同じパターンの繰り返しを利用して、これらの
パターンの画像を比較することにより欠陥を検出してい
る。
【0006】
【発明が解決しようとする課題】前記のように、コンタ
クトホールの導通不良を検出する手段として、SEM画
像を用いる方法が広く用いられるようになってきた。し
かし、S/Nが良好で分解能の高いSEM画像を形成す
るためには、非常に多くの時間を要する。1枚のウェー
ハ全面を検査するには数時間から数十時間かを必要と
し、インラインで用いることは難しい。また画像の比較
を行う検査方式では、欠陥が多発した場合には欠陥同士
を比較してしまい、正しく欠陥を検出することは困難で
あるといった問題があった。
【0007】また、これらの検査方法はいずれも欠陥の
検出が目的であり、不良の発生を事前に検知することは
できない。しかし、製造条件の変動や製造装置の不具合
による不良は、突如大量に発生し、発生したときには既
に多くのウェーハに不良を作り込んでしまうこととなる
ため、予めプロセスの変動を感知できることが望まし
い。
【0008】本発明の一つの目的は、少ない検査面積
で、対象とするウェーハ全体の欠陥発生状況を把握する
手段を提供することにある。
【0009】また、本発明の別の目的は、プロセスの変
動を管理し、製造装置の不具合による不良の多発を防止
する手段を提供することにある。
【0010】
【課題を解決するための手段】本発明では、上記した目
的を達成するために、半導体基板表面の所定位置の荷電
粒子線画像を取得し、取得画像から各パターンが発生す
る荷電粒子線信号量を代表する信号量代表値を算出し、
その信号量代表値の統計量から、画像取得領域以外の欠
陥発生状況を推定して検査を実施するようにした。ま
た、検査結果の時系列データを着工装置別に表示する機
能により、不良原因の特定が容易になるようにした。
【0011】すなわち、本発明では、基板表面に同一のパ
ターンが繰り返し形成されている半導体基板の検査方法
において、半導体基板の表面に収束させた荷電粒子線を
走査照射して半導体基板表面から発生する二次荷電粒子
を検出することにより半導体基板の所定領域の荷電粒子
線画像を取得するステップと、この取得した荷電粒子画
像から所定領域内の各パターンの画像特徴量を算出する
ステップと、算出した画像特徴量の統計量を計算するス
テップと、予め設定した値と算出した画像特徴量の統計
量とを比較するステップと、比較した結果に基づいて所
定領域の周辺に形成されているパターンの良否を推定す
るステップとを有することを特徴とする。
【0012】また本発明では、基板表面に繰り返し形成
されたチップ内に形状あるいは下層パターンとの接続状
況あるいはその両方が相異なるパターンを有する半導体
基板の検査方法において、半導体基板表面の所定領域の
荷電粒子線画像を取得するステップと、取得した荷電粒
子線画像からこの荷電粒子線画像に含まれる各パターン
の画像特徴量を算出するステップと、各パターンの種類
ごとに算出された画像特徴量の統計量を求めるステップ
と、パターンの種類に応じて予め設定された閾値とパタ
ーンの種類ごとに算出された統計量とを比較するステッ
プと、比較した結果に基づいて所定領域の周辺に形成さ
れているパターンの良否を推定するステップとを有する
ことを特徴とする。
【0013】また本発明では、同一形状のパターンを有
するチップが複数形成された半導体基板の検査方法にお
いて、チップの特定の個所に収束させた荷電粒子線を照
射してこの特定の個所の荷電粒子線画像得、この荷電粒
子線画像を用いて特定の個所の検査行いこの特定の個所
の検査データからチップの不良発生の状態を推定するこ
とを半導体基板の複数のチップに対して行い、推定した
チップの不良発生の状態の半導体基板上での分布を求
め、この求めた半導体基板上での不良発生の状態の分布
に関する情報を出力することを特徴とする。
【0014】また本発明では、半導体デバイスの製造方
法において、所定の処理工程で処理された半導体基板の
予め設定した個所に収束させた荷電粒子線を照射してこ
の特定の個所の荷電粒子線画像を得ることを所定の処理
工程で順次処理された複数の半導体基板に対して順次行
い、この複数の半導体基板から順次得られた特定の個所
の荷電粒子線画像の明るさを予め設定した値と比較する
ことにより所定の工程のプロセス変動の管理を行うこと
を特徴とする。
【0015】また本発明では、半導体デバイスの製造方
法において、所定の処理工程で処理された半導体基板の
予め設定した複数の個所に収束させた荷電粒子線を照射
して得た荷電粒子線画像から半導体基板内の欠陥の分布
を求め、この欠陥の分布の半導体基板間の変化から所定
の工程のプロセス変動の管理を行うことを特徴とする。
【0016】また本発明では、複数の処理工程で半導体
基板を処置することにより半導体デバイスを製造する方
法において、所定の半導体基板について複数の処理工程
のそれぞれの工程で処理された後に所定の半導体基板の
予め設定した個所に収束させた荷電粒子線を照射して予
め設定した個所の荷電粒子線画像を得ることをそれぞれ
の工程ごとに行い、このそれぞれの工程ごとに得た荷電
粒子画像の明るさを監視することにより複数の処理工程
の管理を行うことを特徴とする。
【0017】
【発明の実施の形態】図1に本発明が対象とする半導体
デバイスの一例を示す。図1は論理部の一部を示す図で
ある。この論理部は、図1に示した平面図のなかの二点
鎖線で囲まれた単位セル20によって構成され、前記単
位セル20は、2個のnチャネルMOS Q1と2個の
pチャネルMOS Q2から構成されている。nチャネ
ルMOS Q1は、半導体基板に形成されたp型ウエル
領域PWの表面のn型半導体領域21上に、pチャネル
MOSQ2は、n型ウエル領域NWの表面のp型半導体
領域22上に、それぞれ形成されている。ここで、各種
配線24A、24B、24C、25を形成する前の、単
位セル平面図を図2に示す。26はポリシリコンゲート
パターンである。この単位セルは、以後の配線を適宜選
択することにより2入力のNANDゲートやNORゲー
ト回路を効率良く形成できるよう構成されており、本構
成は多数のCMOSを接続する構成にも拡張される。
【0018】図3は、配線形成時のマスクの例であり、
図2のパターン上にこれらのマスクを用いてコンタクト
ホールおよび配線パターンを形成し、回路を形成してい
く。
【0019】このような半導体デバイスは図4に示すよ
うに、多数のパターン形成工程の繰り返しにより成る。
それぞれのパターン形成は主に成膜30、感光レジスト
塗布31、感光32、現像33、エッチング34、レジ
スト除去35、洗浄36の各工程により構成されるもの
が多い。このそれぞれの工程において製造プロセスの条
件が最適化されていなければ、半導体装置の回路パター
ンが正常に形成されず、不良品が発生することとなる。
これらの半導体デバイスはウェハ処理工程終了後、電気
的に検査され、フェイルビット解析などの手法により不
良発生原因を調査し、その対策を行う。しかし、このよ
うな手法は製造工程の途中で不良が発生していても、そ
の製品がウェハ処理工程が終了するまで検知できない。
半導体装置の製造期間は通常数十日を要するため、この
ような手法では不良対策を行わないまま不良製品を大量
に製造してしまうという問題があった。
【0020】これに対し、図4に示すように製造プロセ
スの各工程において製造過程の製品の検査37、38、
39を行えば、装置の不具合等により欠陥が発生した場
合も原因究明・対策を早期に行える。その結果、不良製
品の割合を低下させ、生産効率を向上させることが可能
となり、収益向上に大きく貢献できる。
【0021】これらの製造工程で発生する不良には、異
物やスクラッチなどのように比較的ランダムかつ局所的
に発生する不良と、装置不具合やプロセス条件の変動な
どにより発生する不良がある。特に、後者の不良はウェ
ハ全体あるいは数枚のウェハにわたって発生し、大量の
不良となりやすい。また、ウェハ内の発生分布などに特
徴があるものが多い。
【0022】本発明では、このような製造工程において
発生する不良のうち、特にこの後者の不良を早期に発見
し、不良原因となっている装置を同定・対策を実施する
ことにより、不良の発生を最小限に抑える手段を提供す
る。この後者の不良の具体的な例は、現像不足によるレ
ジスト残りやエッチング不足、また下層パターンとの位
置合わせ失敗による導通不良やショートなどである。ま
た、通常のレベルを管理することにより、不良発生を事
前に感知する手段をも提供する。
【0023】検査対象の一例として、エッチング残りを
生じたコンタクトホールパターンの断 面図を図5に示
す。図5a)に示すように、エッチング時間が十分であ
れば、コンタクトホール50の穴が正常に開くのに対し
て、図5b)のようにエッチングが十分なされないと穴
底の径52が小さくなり、程度によっては高抵抗の不良
となる。また、さらにエッチング量が不足すると、図5
c)のように穴が小さくなり、ところどころで穴底に酸
化膜残り54が発生し、導通不良となる。エッチング装
置の均一性が悪いと、ウェハ面内においてこのような不
良の発生頻度が変化することとなる。このような状況の
有無は、電子顕微鏡画像を用いて判定することができ
る。
【0024】電子ビームにより試料表面を走査すると、
その表面の帯電状態に応じて2次電子が放出される。試
料表面の帯電状態は、試料表面に形成されたパターンの
電気的な特性により決まるため、この2次電子の信号量
を評価することによって、形成されたパターンの良否を
判断することができる。以後、電子顕微鏡画像を用いた
例について説明するが、FIBのSIM像など、他の荷
電粒子線画像の応用によっても同じ効果が得られること
は明らかである。
【0025】図6および図7を用いて、図5に示したよ
うなコンタクトホールの導通不良を検出する方法につい
て説明する。図6にウェハ60のノッチ側に向かって徐
々にエッチング不足が生じて、導通不良が発生している
場合の例を示す。図6a)に示すように、ウェハ上の所
定のチップ61内で2次電子像62を取得すると、穴の
パターンは正常部63では明るく、不良部64では暗く
観察される。従来の発明では、この明るさの違いから、
画像内の各穴パターンの良否を判定する方法が提案され
ている。特に、図7に示すように、電子顕微鏡によりコ
ンタクトホール部分のパターンから検出される2次電子
の信号量とホール部分と基板の接続抵抗あるいは残膜の
厚さとの関係がわかっている場合には、正常な場合の抵
抗値から、パターンの良否を判定する閾値68を容易に
決めることができる。
【0026】本発明では、これらの画像を用いて、画像
を取得した穴以外のパターンにおける不良の発生状況を
推定することができる。図6b)に示すように、各チッ
プにおいて取得した画像内の穴パターンの明るさを測定
する。ここで、パターンの明るさとは、例えば穴部分の
パターン領域内の平均明るさや、最大明るさなど、パタ
ーンから放出されるの2次電子量の違いを表す代表値で
ある。これらの穴パターン明るさの平均値および分散を
求めれば、図6c)に示すように正規分布を仮定した確
率分布関数65、66、67を求めることができる。こ
の結果と予め設定したパターンの良否を判定する閾値
の関係を用いれば、各チップの代表画像から、そのチッ
プにおいて不良となるパターンの割合を推定することが
できる。例えば、図6のチップBでは、検出画像中の穴
は全て正常であるが、同じチップ内には2割程度の不良
パターンが存在する可能性があると判断できる。このよ
うな判定結果を図6a)のようにウェハマップ上に表示
すれば、欠陥の発生状況を容易に確認することができ
る。
【0027】従来の技術では、この不良を検出するため
に、チップ全体の電子線画像を取得し、着目しているパ
ターンと周辺のパターンの違いから欠陥判定を行わなけ
ればならず、非常に多くの時間を有していた。これに対
し、本発明の検査方法では、各チップ1箇所から数箇所
程度の少ない画像から、不良発生の有無を推定すること
が可能となる。このため、非常に短時間で検査を行うこ
とができ、抜き取り検査の頻度を上げることができる。
【0028】図6の例ではチップCからDにかけて実際
に不良パターンが検出されているが、実際にはチップB
の画像からも欠陥の発生を推測することができる。例え
ば、図8に示すようにウェハの着工順(a)b)c))
に徐々に欠陥が増加するような場合には、抜き取り頻度
を高くしておくことで、不良の影響が小さいうち(図8
b)あるいはそれ以前の状態)にプロセスの異常を感知
・対策することが可能となる。
【0029】また、従来の発明のように周囲のパターン
とのコントラスト差を検出する方式では、図6のチップ
Dのように、全てのパターンが不良となった場合には正
しく欠陥を検出することができないが、本発明では、穴
パターンの明るさの絶対値を評価するため、このような
場合も正しく検査することができる。
【0030】図6では、簡単のために1列のチップのみ
の検査方法を示したが、全部のチップについて検査を行
ってもよいし、上下左右および中央の5箇所など必要に
応じて検査箇所を減らしてもよい。もちろん、チップ内
の検査箇所を増やしてもよい。ばらつきを評価するた
め、1枚の画像中の評価パターン(図6の場合穴パター
ン)は数十個から数百個程度あることが望ましい。1枚
の画像で十分な数のパターンが得られない場合には、近
傍の他の領域の画像を何枚か使用して同様の処理を行え
ばよい。
【0031】なお、図7で示した、明るさと基板との接
続抵抗の関係は、電子ビームの加速電圧やビーム電流な
どの照射条件によって変化するため、検査を行う装置に
よって求める必要がある。管理値の決め方の詳細につい
ては後述する。
【0032】図5および6ではエッチング不足による不
良の例を示したが、この他にも図9および図10に示す
ような下層パターンとのオフセットや、露光時の回転、
倍率等の合わせずれなども同様に検出することができ
る。図9は1層目のコンタクトホール80と2層目のコ
ンタクトホール82がずれることにより、穴パターンと
基板との接続抵抗が高くなる例であり、図10は下層配
線とショートしてしまう例である。合わせずれを検査す
る場合には、図8で示したウェハ内の分布に加え、図1
1のようにショット87内の4角と中央の5箇所88の
検査を加えると、ショット内の合わせずれの状況が確認
できてよい。また、これらの穴パターンのほかに、穴を
埋め込んだ後のパターンや、レジストパターン、基板に
形成するウエルパターンの特性検査など、同様のパター
ンが繰り返されるものであれば、同様に対応可能であ
る。
【0033】次に、このようなパターンの画像から、各
穴の明るさ代表値を測定する方法の例を図12、13を
用いて説明する。予め正常部の画像から、下地90およ
びパターン部分91の平均的な明るさを求めておく。例
えば、図12b)に示すように画像のパターン波形94
のピークで求めてもよいし、図12c)のようにヒスト
グラム95などを用いてもよい。この明るさ測定値か
ら、画像処理用の閾値ThH、 ThLを決める。これは、パ
ターンの良否を判定する管理値とは別に設けるもので、
パターン位置の特定や明るさ代表値の計算に用いるもの
である。
【0034】まず図13に示すように、はじめに検査対
象部分の画像62内を左上から順にスキャンしていき、
閾値ThH100以上の点を探索し、パターン位置を確定
する。図13の場合はパターンBがはじめに検出され
る。図13b)に示すように、このパターンBの位置1
02を基点として、セルパターンの繰り返しピッチpだ
け離れたところのパターンを探索し、パターンAおよび
Cの位置を求める。次にパターンCの位置からパターン
Dの位置を求めるというように、XおよびY方向に画像
内の全ての画素を探索して、画像内のパターン位置を確
定する。ここで、位置の算出は、図13c)に示すよう
に、閾値ThL以上の領域の重心位置として決定すればよ
い。はじめに、閾値ThHを用いて位置を確定したのは、
十分に明るい点の画像を用いて、信頼性の高い位置情報
を得るためであり、十分な明るさの点がなければ、代わ
りに画像内で最も明るい点の画像を用いればよい。図1
3b)のパターンDのように、パターンが暗く、パター
ン探索位置周辺の最大明るさ明るさが閾値ThL101以
下の場合には、このパターンは不良であると判断し、次
のパターンを探索すればよい。全てのパターン位置を確
定した後、各パターンの明るさ代表値を算出する。これ
は、図13c)に示すように、閾値ThL101以上の点
の明るさの平均値、すなわちこれらの明るさの総和を求
め、画素数103で除したものを用いればよい。
【0035】なお、位置算出に用いるパターンの繰り返
しピッチpは、予めオペレータが指示するか、あるいは
設計データなどから自動的に算出するといった方法があ
る。
【0036】以上からわかるように、画像処理用閾値Th
H100は、確実にパターンである点を検出するための
閾値であり、例えばパターン振幅104の7割程度の明
るさに下地明るさ92を加えたものといったように決め
ればよい。これに対して、画像処理用閾値ThL101
は、パターンの有無を判定するためのものであり、例え
ばパターン振幅104の1、2割程度の明るさに下地明
るさを加えたものを設定すればよい。図13では下地よ
りパターンの方が明るい場合について説明しているが、
わかりやすいように下地は白色で表示した。電子光学系
の条件によっては、パターンが反転することもあるが、
その場合にも図12および図13の方法を応用すれば、
同様にパターン明るさの評価が可能となる。
【0037】また、明るさ代表値だけではなく、例えば
図13c)に示すように明るさがある閾値を超える範囲
の画素数をパターンの寸法を示すパラメータとして、明
るさ代表値の代わりに用いて評価しても、明るさ代表値
を用いた場合と同様の効果が期待できる。
【0038】また、図14b)に示すように、パターン
の密度が高く下地に比べて面積が広い場合には、一つ一
つのパターンの明るさ代表値を測定する必要はなく、画
像全体の明るさ平均値やばらつきを評価して同様の効果
を得ることができる。この場合は、前記の例に比べ画像
処理の計算量が少ないため、より高速な検査が可能とな
る。
【0039】また、電子光学系の分解能が高い場合に
は、いわゆるエッジ効果により図15の例のようにパタ
ーンエッジ105が光って観察されるが、このような場
合にも図13と同様に明るさ代表値を算出することが可
能である。また、図13の例と同様にパターン位置算出
後、パターン中央部106周辺の画像を用いたり、画像
のエッジ検出処理によりエッジ部分を避けて処理するこ
とにより、パターン内部のみの明るさを用いた評価も可
能である。エッジ部分が非常に明るい場合には、このよ
うな処理を行うことによってバックグラウンドノイズを
低減することができ、パターン内部の微妙な明るさの変
化を求めることができる。
【0040】このように、画像処理により繰り返しパタ
ーンの明るさ代表値を算出することができるが、製品上
のパターンでは、半導体基板中の不純物分布や基板中の
PN接合の有無、配線のほかの領域との接続方法などの
違いにより、電子線を照射した場合の表面電位が異な
り、選られる2次電子像の信号量も異なるものとなる。
例えば、図1に示したデバイスの途中工程で図3に示す
コンタクトホール形成の場合、配線との接続のために単
位セル内に形成されるコンタクトホールの基板との接続
状態は図16a)に示したグループA、B、Cの間で異
なる。このため、これらのパターンの明るさの違いをふ
まえた画像処理が必要となる。
【0041】そこで、図16a)に一点鎖線で示すよう
に、単位セル領域110を設定し、その単位セル領域内
におけるパターンの位置を予め登録しておく。例えば図
16b)のように、単位セルの左上座標を原点111と
して、各パターンの座標112を登録すればよい。この
登録は、オペレータが画像を見ながらマウス操作などに
よって行ってもよいし、設計情報から自動作成してもよ
い。これらの座標登録されたパターンの全てあるいは一
部を用いて、パターンの種類別に図6と同様な評価を行
えばよい。
【0042】パターン位置の確定には、一般に用いられ
るテンプレートマッチングなどの処理を行えばよい。例
えば、図16c)に示すように、正常部で取得した単位
セル領域110のパターンをテンプレート画像113と
して保存しておき、セルの繰り返しパターンピッチの範
囲内で対応するパターン114を検出し、後はパターン
ピッチppだけ離れた座標の周辺で同様のパターンを探
してゆけばよい。このとき、取得した画像とテンプレー
トのパターンとの相関値が低い場合には、画像内の明る
さを評価して、パターンの有無を判断する。例えば、下
地部分と同じ程度の明るさしか存在していない場合は、
その周辺は不良と判断すればよい。単位セルの位置が確
定できれば、セル内のパターン位置は予め登録された座
標から容易に求められる。
【0043】パターン位置の特定や明るさ代表値測定の
方法には、他にも様々な方法が考えられ、必要に応じて
適切な画像処理手法を応用すればよい。
【0044】次に、本発明の荷電粒子線画像の明るさを
用いた検査において、良否判定を行う閾値68を決定す
る方法について説明する。予め測定した明るさと抵抗値
の関係を用いる方法(図7)の他の実施例として、製造
条件出し時に検査の閾値を決定する方法がある。
【0045】通常、新しい製品がラインに投入される際
には、製造条件出しを行う。例えば露光装置の場合は、
露光時間、フォーカスオフセット、下層パターンとの合
わせや回転量などの条件を振って、実際にパターンを露
光してみて、その出来具合から最良の条件を設定する。
また、エッチングの場合は、使用するガスやエッチング
時間などを変更して、加工条件を設定する。
【0046】このときの確認は、測長SEMを用いた
り、必要に応じて断面観察なども組み合わせて詳細に行
う。この条件出しの際に、形成したパターンの画像を評
価しておき、評価値を決める方法について説明する。例
えば、エッチング時間を変更して作成した条件出し用サ
ンプルの画像を取得・評価して、その良否判定の結果を
合わせてプロットすると、図17のようになる。このよ
うに、良否判定の結果と明るさ代表値の関係を得ること
ができれば、明るさ代表値に対する管理値68を決める
ことができる。図17の例では、不良と判定されたパタ
ーンは三角印115で、良好と判定されたパターンは丸
印116で示している。この良否判定結果と明るさ代表
値測定の結果から、正常パターンの明るさ許容値69を
決定することができ、図6で用いた管理値を決めること
ができる。
【0047】図17では、エッチング時間条件出しの例
を示したが、他のプロセス条件出しにおいても正常部と
不良部の画像特徴量がわかれば、同様に管理値を決定す
ることができる。
【0048】次に、管理値設定方法の別の例を図18を
用いて説明する。半導体の製造プロセスでは、出荷前に
製造されたデバイスの動作確認を行うが、この時の良否
判定の結果を用いて検査の管理値を決めることもでき
る。例えば、ある工程で検査画像を取得しておき、その
結果製造されたデバイスのフェイルビット解析の結果を
突き合せる。図18に示すように、正常であったビット
の明るさ代表値の分布117を求めて、その値から管理
値を決めればよい。図18において、正常部と同じ明る
さ代表値を持つビットにおいても不良が発生している
が、これは、検査した工程と異なる工程においても不良
が発生するためである。
【0049】図6で使用する明るさ管理値68は、電子
ビームの加速電圧やビーム電流などの照射条件によって
変化するため、検査を行う装置毎に個別に求める必要が
ある。また、図16に示したように複数種類のパターン
が混在する場合には、単位セル内の各パターンあるいは
形状および特性が同じパターングループ毎に複数の管理
値を設けるか、単位セル内の特定のパターンあるいは形
状および特性が同じパターングループについてのみ評価
を行えばよい。
【0050】次に、これらの検査を実施する検査システ
ム132の実現方法について説明する。図19は、本発
明の検査システムの一例である。検査装置本体120は
SEM画像を形成するための電子光学系121と、2次
電子画像を検出する検出器122、試料を保持し、所望
の位置の観察を可能とするX−Yステージ123から成
っている。カラムコントローラ124によって、照射ビ
ームの加速電圧や電流、フォーカス位置などの条件を調
節して、良好な検査画像を取得することができる。ま
た、ステージコントローラ125により所望の位置にス
テージ123を移動させ、検出器122により検出され
た画像を画像処理部126にて検査画像処理を行うこと
ができる。
【0051】これらは全体制御部127により制御さ
れ、図6で示したような検査処理を実行することができ
る。オペレータ128は、検査領域の指定や結果の表示
などを、GUI画面129にて容易に行うことができ
る。また、検査対象ウェハの着工来歴(製造に使用した
装置や着工時刻などの情報)130を工程管理システム
131から受け取り、これらの結果を解析する機能を有
している。また、不良解析システム133とも接続され
ており、検査ウェハのテスト結果やフェイルビット解析
結果などを受け取ることもできる。
【0052】検査レシピの作成手順の1例を以下に示
す。まず、検査対象の製品および工程を決め、ウェハ
内、ショット内あるいはチップ内における検査箇所を決
める。この場合、製造装置によって不具合を発生しやす
い箇所がわかっている場合には、必ず検査領域として指
定する。次に、良品部分の電子線画像を実際に取得し、
正常部パターン明るさおよび下地部明るさを求める。こ
のとき、セルパターンの繰り返しピッチの設定や、図1
6のような複合パターンの設定を行えばよい。最後に、
前述のような方法により管理値を決めてやればよい。
【0053】また、一般のSEMやFIBのように、ウ
ェハ内の所望の位置の画像を取得する機能を有する荷電
粒子線装置134であれば、図20に示すように、画像
取得の指示や取得画像の転送を行う外部インターフェー
ス135を付加して、画像処理および結果表示が可能な
ユニット136を用いることにより、様々な荷電粒子線
装置による応用が可能となる。
【0054】次に、本発明による検査結果から製造プロ
セスへフィードバックする方法について説明する。図4
に示した各工程の終了時に検査を実施していれば、どの
工程で不良が発生したかを容易に確定することができる
が、実際には全ての工程で検査を実施するのは困難であ
る。
【0055】例えば、工程nおよび工程n+1でレジス
ト除去後のみに検査を行うものとすると、工程n+1の
レジスト除去後に検出される不良は、工程nの洗浄から
工程n+1のレジスト除去工程までの、どの工程におい
て発生したものであるのか判断することができない。こ
のときに、工程nの洗浄から工程n+1のレジスト除去
工程までの全ての工程毎に、使用した装置別に検査結果
を表示する機能があれば、不良発生の原因となった装置
を同定するために有益な情報を得られる可能性が高い。
【0056】例えば、図21b)、c)に示すように、
検査時の明るさ代表値と着工日時の関係をそれぞれの工
程において着工装置別に表示すればよい。(図21で
は、装置Aで処理したものをb)に、装置Bで処理した
ものをC)にプロットしている。)この図21b)と
c)とのデータを比較することにより、単に検査した順
番に並べた図21a)からでは読み取ることができない
が、装置Bが徐々に悪くなっていったことが明らかにな
り、不良の原因となった装置を特定することが容易にな
る。
【0057】なお、図21では簡単のために、1ロット
につき明るさ代表値1つで表示したが、この代表明るさ
は、1点である必要はないし、横軸はウェハ単位であっ
てもよい。ウェハ内で複数点の検査を実施する場合は、
その平均値や、最小値、あるいは全ての検査結果を同時
に表示してもよい。電子顕微鏡を用いた通常の検査装置
に比べ、ウェハ1枚あたり数分程度で検査が可能なた
め、抜き取り頻度を増やせば、装置の状態をより反映し
た結果が得られる。また、図21b)c)のような検査
結果の時系列データを自動で蓄積し、ある一定値以下に
なった場合や、急激な変動があった場合にアラームを発
するようにしておけば、プロセス変動の管理を容易に行
うこともできる。
【0058】また、図21c)のようにウェハ面内の欠
陥分布表示や、同様にショット内部における欠陥分布表
示を行えば、その分布から装置の推定がさらに容易にな
る。一般的に、製造装置や着工時刻の情報は製造ライン
にて管理されており、必要に応じてデータを入手するこ
とは可能である。図21c)の例のように、パターンの
明るさ代表値が徐々に低下していることが確認できてい
れば、予め装置部品のメンテナンスなどを実施すること
により、不良の発生を防ぐことができる。図21の例で
は、グラフの縦軸をパターンの代表明るさとしたが、図
6の方法で推定した不良パターンの発生確率あるいは正
常パターンの発生確率で表示してもよい。
【0059】
【発明の効果】本発明によれば、少ない検査面積で、対
象とするウェーハ全体の欠陥発生状況を把握することが
できるため、高速な検査が実現でき、インラインでの使
用も可能となる。また、プロセスの変動を管理すること
により、製造装置の不具合による不良の大量発生を未然
に防ぐことが可能となる。
【図面の簡単な説明】
【図1】半導体デバイスの平面図である。
【図2】半導体デバイスの平面図である。
【図3】露光時に使用するマスクの平面図である。
【図4】半導体デバイスの製造工程を示すプロセスフロ
ーチャートである。
【図5】コンタクトホールパターンの断面図である。
【図6】(a)ウェハおよびチップの平面図、(b)穴
パターンの明るさの分布を示す図、 (c)明るさの代
表値とその発生確率の関係を示す図である。
【図7】接続抵抗と信号量との関係を示す図である。
【図8】着工順に変化する欠陥の発生の状態を示すウェ
ハの平面図である。
【図9】下層パターンとのオフセットの状態を示すウェ
ハの断面図である。
【図10】下層パターンとのオフセットの状態を示すウ
ェハの断面図である。
【図11】ショット内の検査点を示すウェハの平面図で
ある。
【図12】(a)穴パターンを示す半導体チップの平面
図、(b)像内座標と明るさとの関係を示す図、(c)
明るさと頻度の関係を示す図である。
【図13】(a)穴パターンを示す半導体チップの平面
図、(b)像内座標と明るさとの関係を示す図、(c)
明るさと頻度の関係を示す図である。
【図14】(a)(b)ともに、穴パターンを示す半導
体チップの平面図である。
【図15】(a)穴パターンを示す半導体チップの平面
図、(b)像内座標と明るさとの関係を示す図である。
【図16】(a)コンタクトホールの配置を示す半導体
チップの平面図、(b)コンタクトホールの中心位置座
標を示す半導体チップの平面図、(c)半導体チップ上
での電子線の走査の状態を示す半導体チップの平面図で
ある。
【図17】エッチング時間とパターン明るさとの関係を
示す図である。
【図18】明るさと頻度の関係を示す図である。
【図19】本発明の一実施例を示す検査システムの略正
面図である。
【図20】本発明の他の一実施例を示す検査システムの
略正面図である。
【図21】(a)(b)(c)ともに、検査時の明るさ
代表値と着工日時との関係を示す図である。
【符号の説明】
20…NAND素子の基本セル 21…p型ウエル領
域 22…n型ウエル領域 23…コンタクト
ホール 24…各種配線パターン 26…ゲートパターン 28…コンタクトホール露光
用マスク 29…配線パターン露光用マスク 50
…コンタクトホール 51…酸化膜(絶縁膜) 52…穴底径 53…基板 54…酸化膜残り
60…ウェハ 61…チップ 62…2次電子像 63…正常部穴
パターン画像 64…不良部穴パターン画像 65…確率分布関数
(正常部におけるパターン明るさ分布)66…確率分布
関数(欠陥を含む場合のパターン明るさ分布) 6
7…確率分布関数(全面が不良の場合のパターン明るさ
分布) 70…ウェハ(不良なし) 71…ウェハ(外周部の
み不良発生) 72…ウェハ(不良多発) 80…
1層目コンタクトパターン 81…2層目コンタクト
パターン(合わせずれなし) 82…2層目コンタク
トパターン(合わせずれ有り) 83…配線パターン
84…コンタクトパターン(合わせずれなし)
85…コンタクトパターン(合わせずれ有り)
87…ショット 90…下地 91…パターン
105…パターンエッジ部(エッジ効果あり)
106…パターン中央部 110…単位セル領域
111…セル領域原点座標 112…セル領域内コ
ンタクトホール座標 113…テンプレート画像
114…テンプレートと対応する画像 120…検
査装置本体 121…電子光学系 122…2
次電子検出器 123…X−Yステージ 12
4…カラムコントローラ 125…ステージコントロ
ーラ 126…画像処理部 127…全体制御部
128…オペレータ 129…GUI画面 13
1…工程管理システム 132…検査システム 1
33…不良解析システム 134…荷電粒子線装置1
35…外部インターフェースユニット 136…画像
処理システム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 健二 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 野副 真理 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 宮井 裕史 茨城県ひたちなか市市毛882番地 株式会 社日立製作所計測器グループ内 Fターム(参考) 2G132 AA00 AD15 AE04 AE14 AE16 AE18 AF12 AF13 AL12 4M106 AA01 BA02 BA03 CA39 DA15 DJ14 DJ18 DJ20 DJ27

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】基板表面に同一のパターンが繰り返し形成
    されている半導体基板の検査方法であって、半導体基板
    の表面に収束させた荷電粒子線を走査照射して前記半導
    体基板表面から発生する二次荷電粒子を検出することに
    より前記半導体基板の所定領域の荷電粒子線画像を取得
    するステップと、該取得した荷電粒子画像から前記所定
    領域内の各パターンの画像特徴量を算出するステップ
    と、該算出した画像特徴量の統計量を計算するステップ
    と、予め設定した値と前記算出した画像特徴量の統計量
    とを比較するステップと、該比較した結果に基づいて前
    記所定領域の周辺に形成されているパターンの良否を推
    定するステップとを有することを特徴とする半導体基板
    の検査方法。
  2. 【請求項2】基板表面に繰り返し形成されたチップ内に
    形状あるいは下層パターンとの接続状況あるいはその両
    方が相異なるパターンを有する半導体基板の検査方法で
    あって、該半導体基板表面の所定領域の荷電粒子線画像
    を取得するステップと、該取得した荷電粒子線画像から
    該荷電粒子線画像に含まれる各パターンの画像特徴量を
    算出するステップと、前記各パターンの種類ごとに前記
    算出された画像特徴量の統計量を求めるステップと、前
    記パターンの種類に応じて予め設定された閾値と前記パ
    ターンの種類ごとに算出された統計量とを比較するステ
    ップと、該比較した結果に基づいて前記所定領域の周辺
    に形成されているパターンの良否を推定するステップと
    を有することを特徴とする半導体基板の検査方法。
  3. 【請求項3】前記特徴量がパターン部の信号量の平均値
    あるいは最大値であることを特徴とする請求項1または
    2に記載の半導体基板の検査方法。
  4. 【請求項4】前記特徴量がパターン部の寸法であること
    を特徴とする請求項1または2に記載の半導体基板の検
    査方法。
  5. 【請求項5】前記画像特徴量と、製造工程終了後の製品
    検査の結果から、画像特徴量の良否を判定する閾値を予
    め求めることを特徴とする請求項1または2に記載の半
    導体基板の検査方法。
  6. 【請求項6】前記画像特徴量と、パターン部の基板との
    接続抵抗測定値から、画像特徴量の良否を判定する閾値
    を予め求めることを特徴とする請求項1または2に記載
    の半導体基板の検査方法。
  7. 【請求項7】同一形状のパターンを有するチップが複数
    形成された半導体基板の検査方法であって、前記チップ
    の特定の個所に収束させた荷電粒子線を照射して該特定
    の個所の荷電粒子線画像得て該荷電粒子線画像を用いて
    前記特定の個所の検査行い該特定の個所の検査データか
    ら前記チップの不良発生の状態を推定することを前記半
    導体基板の複数のチップに対して行い、該推定したチッ
    プの不良発生の状態の前記半導体基板上での分布を求
    め、該求めた半導体基板上での不良発生の状態の分布に
    関する情報を出力することを特徴とする半導体基板の検
    査方法。
  8. 【請求項8】前記チップの不良発生の状態を推定するこ
    とを、前記半導体基板のほぼ全てのチップについて行う
    ことを特徴とする請求項7記載の半導体基板の検査方
    法。
  9. 【請求項9】前記求めた半導体基板上での不良発生の分
    布に関する情報として、ウェハマップ上に不良が発生し
    たと推定されたチップを他のチップと区別して表示する
    ことを特徴とする請求項7記載の半導体基板の検査方
    法。
  10. 【請求項10】前記荷電粒子線画像を用いて前記特定の
    個所の検査を行うことを、前記前記特定の個所の荷電粒
    子線画像の明るさ情報を用いて行うことを特徴とする請
    求項7記載の半導体基板の検査方法。
  11. 【請求項11】基板表面に同一のパターンが繰り返し形
    成されている半導体基板の検査方法であって、半導体基
    板の表面に収束させた荷電粒子線を走査照射する荷電粒
    子線走査照射手段と、該荷電粒子線走査照射手段で収束
    させた荷電粒子線を前記半導体基板表面に走査照射する
    ことにより前記半導体基板表面から発生する二次荷電粒
    子を検出する二次荷電粒子検出手段と、該二次荷電粒子
    検出手段で検出した二次荷電粒子の検出信号から前記半
    導体基板の所定領域の荷電粒子線画像を得る画像取得手
    段と、該画像取得手段で取得した前記半導体基板の所定
    領域の荷電粒子画像から前記所定領域内の各パターンの
    画像特徴量を算出する画像特徴量算出手段と、該画像特
    徴量算出手段で算出した画像特徴量の統計量を計算する
    統計量算出手段と、閾値を記憶する記憶手段と、前記統
    計量算出手段で算出した画像特徴量の統計量と前記記憶
    手段に記憶した閾値とを比較する比較手段と、該比較手
    段で比較した結果に基づいて前記所定領域の周辺に形成
    されているパターンの良否を推定する推定手段とを備え
    たことを特徴とする半導体基板の検査装置。
  12. 【請求項12】基板表面に繰り返し形成されたチップ内
    に形状あるいは下層パターンとの接続状況あるいはその
    両方が相異なるパターンを有する半導体基板の検査装置
    であって、該半導体基板表面の所定領域の荷電粒子線画
    像を取得する荷電粒子線画像取得手段と、該荷電粒子線
    画像取得手段で取得した荷電粒子線画像から該荷電粒子
    線画像に含まれる各パターンの画像特徴量を算出する画
    像特徴量算出手段と、該画像特徴量算出手段により前記
    各パターンの種類ごとに算出された前記画像特徴量の統
    計量を求める統計量算出手段と、前記パターンの種類に
    応じた閾値を記憶する記憶手段と、前記統計量算出手段
    でパターンの種類ごとに算出された統計量と前記記憶手
    段に記憶した閾値とを比較する比較手段と、該比較手段
    で比較した結果に基づいて前記所定領域の周辺に形成さ
    れているパターンの良否を推定する推定手段とを備えた
    ことを特徴とする半導体基板の検査装置。
  13. 【請求項13】製造工程終了後の製品検査の結果を入力
    する検査結果入力手段と、前記画像特徴量算出手段で算
    出した画像特徴量と前記検査結果入力手段に入力された
    製造工程終了後の製品検査の結果の情報とから閾値を求
    める閾値算出手段とを更に備え、該閾値算出手段で求め
    た閾値を前記記憶手段に記憶させることを特徴とする請
    求項11または12に記載の半導体基板の検査装置。
  14. 【請求項14】前記推定手段で推定した結果の情報を表
    示する表示手段を更に備えたこと特徴とする請求項8ま
    たは9に記載の半導体基板の検査装置。
  15. 【請求項15】前記半導体基板のパターンレイアウト情
    報を入力するレイアウト情報入力手段と、該レイアウト
    情報入力手段から入力した前記パターンレイアウト情報
    を用いて前記所定領域のパターンの種類を選別する種類
    選別手段とを更に備えたことを特徴とする請求項11ま
    たは12に記載の半導体基板の検査装置。
  16. 【請求項16】前記画像特徴量あるいは画像特徴量の統
    計量の時系列データを出力する出力手段を更に備えたこ
    とを特徴とする前記請求項11または12に記載の半導
    体基板の検査装置。
  17. 【請求項17】前記被検査ウェハ上の所定の位置におい
    て前記荷電粒子線画像を取得する手段と、前記画像特徴
    量あるいは画像特徴量の統計量の算出結果あるいは、前
    記閾値による判定結果を画像取得位置情報と併せて表示
    する機能を有することを特徴とする請求項11または1
    2に記載の半導体基板の検査装置。
  18. 【請求項18】半導体デバイスの製造方法であって、所
    定の処理工程で処理された半導体基板の予め設定した個
    所に収束させた荷電粒子線を照射して該特定の個所の荷
    電粒子線画像を得ることを前記所定の処理工程で順次処
    理された複数の半導体基板に対して順次行い、該複数の
    半導体基板から順次得られた特定の個所の荷電粒子線画
    像の明るさを予め設定した値と比較することにより前記
    所定の工程のプロセス変動の管理を行うことを特徴とす
    る半導体デバイスの製造方法。
  19. 【請求項19】半導体デバイスの製造方法であって、所
    定の処理工程で処理された半導体基板の予め設定した複
    数の個所に収束させた荷電粒子線を照射して得た荷電粒
    子線画像から前記半導体基板内の欠陥の分布を求め、該
    欠陥の分布の半導体基板間の変化から前記所定の工程の
    プロセス変動の管理を行うことを特徴とする半導体デバ
    イスの製造方法。
  20. 【請求項20】複数の処理工程で半導体基板を処置する
    ことにより半導体デバイスを製造する方法であって、所
    定の半導体基板について複数の処理工程のそれぞれの工
    程で処理された後に前記所定の半導体基板の予め設定し
    た個所に収束させた荷電粒子線を照射して前記予め設定
    した個所の荷電粒子線画像を得ることをそれぞれの工程
    ごとに行い、該それぞれの工程ごとに得た荷電粒子画像
    の明るさを監視することにより前記複数の処理工程の管
    理を行うことを特徴とする半導体デバイスの製造方法。
JP2001185773A 2001-06-20 2001-06-20 半導体基板の検査方法およびその装置 Expired - Fee Related JP3698075B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001185773A JP3698075B2 (ja) 2001-06-20 2001-06-20 半導体基板の検査方法およびその装置
US09/942,213 US6952492B2 (en) 2001-06-20 2001-08-30 Method and apparatus for inspecting a semiconductor device
US09/942,862 US6613593B2 (en) 2001-06-20 2001-08-31 Method of fabricating a semiconductor device
US11/235,136 US7116817B2 (en) 2001-06-20 2005-09-27 Method and apparatus for inspecting a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001185773A JP3698075B2 (ja) 2001-06-20 2001-06-20 半導体基板の検査方法およびその装置

Publications (2)

Publication Number Publication Date
JP2003007786A true JP2003007786A (ja) 2003-01-10
JP3698075B2 JP3698075B2 (ja) 2005-09-21

Family

ID=19025300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001185773A Expired - Fee Related JP3698075B2 (ja) 2001-06-20 2001-06-20 半導体基板の検査方法およびその装置

Country Status (2)

Country Link
US (3) US6952492B2 (ja)
JP (1) JP3698075B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150727A (ja) * 2003-11-10 2005-06-09 Hermes-Microvision (Taiwan) Inc Icプロセスを監視する方法およびシステム
JP2005292076A (ja) * 2004-04-05 2005-10-20 Hitachi High-Technologies Corp 荷電粒子ビームによる検査方法および検査装置
JP2008014650A (ja) * 2006-07-03 2008-01-24 Olympus Corp 表面欠陥検査装置
JP2009141124A (ja) * 2007-12-06 2009-06-25 Hitachi High-Technologies Corp 電子ビーム測定装置
JP2014146426A (ja) * 2013-01-26 2014-08-14 Horon:Kk アライメント測定装置およびアライメント測定方法
KR20200120748A (ko) * 2018-03-10 2020-10-21 케이엘에이 코포레이션 프로세스 유도 편위 특성 묘사

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4090683B2 (ja) * 2000-11-27 2008-05-28 株式会社東芝 パターン評価方法、パターン評価装置およびコンピュータ読み取り可能な記録媒体
JP3698075B2 (ja) * 2001-06-20 2005-09-21 株式会社日立製作所 半導体基板の検査方法およびその装置
EP1296149B1 (en) * 2001-09-24 2006-08-02 Agilent Technologies, Inc. (a Delaware corporation) Characterizing non-linear behavior
US7457454B1 (en) * 2002-10-08 2008-11-25 Kla-Tencor Technologies Corporation Detailed grey scale inspection method and apparatus
JP4076906B2 (ja) * 2003-05-16 2008-04-16 株式会社トプコン 外観検査方法
US7349575B2 (en) * 2003-06-27 2008-03-25 Nippon Avionics Co., Ltd. Pattern inspection method and apparatus, and pattern alignment method
DE10345551A1 (de) * 2003-09-30 2005-05-04 Infineon Technologies Ag Verfahren zum Charakterisieren einer Schicht
JP2005286161A (ja) * 2004-03-30 2005-10-13 Ebara Corp 形状修復方法及び装置、並びにそれらを用いた半導体デバイス製造方法
US11447648B2 (en) 2004-05-30 2022-09-20 Kornit Digital Ltd. Process and system for printing images on absorptive surfaces
US7289864B2 (en) * 2004-07-12 2007-10-30 International Business Machines Corporation Feature dimension deviation correction system, method and program product
US7586097B2 (en) 2006-01-05 2009-09-08 Virgin Islands Microsystems, Inc. Switching micro-resonant structures using at least one director
US7626179B2 (en) 2005-09-30 2009-12-01 Virgin Island Microsystems, Inc. Electron beam induced resonance
US7791290B2 (en) 2005-09-30 2010-09-07 Virgin Islands Microsystems, Inc. Ultra-small resonating charged particle beam modulator
JP2006058083A (ja) * 2004-08-18 2006-03-02 Pioneer Electronic Corp 表示パネル検査装置及び検査方法
US20060098862A1 (en) * 2004-11-10 2006-05-11 International Business Machines Corporation Nanoscale defect image detection for semiconductors
JP2006220644A (ja) * 2005-01-14 2006-08-24 Hitachi High-Technologies Corp パターン検査方法及びその装置
JP4181561B2 (ja) * 2005-05-12 2008-11-19 松下電器産業株式会社 半導体加工方法および加工装置
JP4552749B2 (ja) * 2005-05-12 2010-09-29 オムロン株式会社 検査基準設定装置及び方法、並びに、工程検査装置
US7443358B2 (en) 2006-02-28 2008-10-28 Virgin Island Microsystems, Inc. Integrated filter in antenna-based detector
US7646991B2 (en) 2006-04-26 2010-01-12 Virgin Island Microsystems, Inc. Selectable frequency EMR emitter
US7876793B2 (en) 2006-04-26 2011-01-25 Virgin Islands Microsystems, Inc. Micro free electron laser (FEL)
US7732786B2 (en) 2006-05-05 2010-06-08 Virgin Islands Microsystems, Inc. Coupling energy in a plasmon wave to an electron beam
US7728397B2 (en) 2006-05-05 2010-06-01 Virgin Islands Microsystems, Inc. Coupled nano-resonating energy emitting structures
US7741934B2 (en) 2006-05-05 2010-06-22 Virgin Islands Microsystems, Inc. Coupling a signal through a window
US7718977B2 (en) 2006-05-05 2010-05-18 Virgin Island Microsystems, Inc. Stray charged particle removal device
US7986113B2 (en) 2006-05-05 2011-07-26 Virgin Islands Microsystems, Inc. Selectable frequency light emitter
US7746532B2 (en) 2006-05-05 2010-06-29 Virgin Island Microsystems, Inc. Electro-optical switching system and method
US7569836B2 (en) * 2006-05-05 2009-08-04 Virgin Islands Microsystems, Inc. Transmission of data between microchips using a particle beam
US7710040B2 (en) 2006-05-05 2010-05-04 Virgin Islands Microsystems, Inc. Single layer construction for ultra small devices
US7723698B2 (en) 2006-05-05 2010-05-25 Virgin Islands Microsystems, Inc. Top metal layer shield for ultra-small resonant structures
US7656094B2 (en) 2006-05-05 2010-02-02 Virgin Islands Microsystems, Inc. Electron accelerator for ultra-small resonant structures
US7728702B2 (en) 2006-05-05 2010-06-01 Virgin Islands Microsystems, Inc. Shielding of integrated circuit package with high-permeability magnetic material
US8188431B2 (en) 2006-05-05 2012-05-29 Jonathan Gorrell Integration of vacuum microelectronic device with integrated circuit
US7679067B2 (en) 2006-05-26 2010-03-16 Virgin Island Microsystems, Inc. Receiver array using shared electron beam
US7655934B2 (en) 2006-06-28 2010-02-02 Virgin Island Microsystems, Inc. Data on light bulb
JP4981410B2 (ja) * 2006-10-31 2012-07-18 株式会社日立ハイテクノロジーズ 走査型電子顕微鏡、走査型電子顕微鏡を用いたパターンの複合検査方法、および走査型電子顕微鏡の制御装置
US7659513B2 (en) 2006-12-20 2010-02-09 Virgin Islands Microsystems, Inc. Low terahertz source and detector
US7990336B2 (en) 2007-06-19 2011-08-02 Virgin Islands Microsystems, Inc. Microwave coupled excitation of solid state resonant arrays
DE102007039982B3 (de) * 2007-08-23 2009-02-12 Vistec Semiconductor Systems Gmbh Verfahren zur optischen Inspektion und Visualisierung der von scheibenförmigen Objekten gewonnenen optischen Messerwerte
US7791053B2 (en) 2007-10-10 2010-09-07 Virgin Islands Microsystems, Inc. Depressed anode with plasmon-enabled devices such as ultra-small resonant structures
JP5202071B2 (ja) * 2008-03-31 2013-06-05 株式会社日立ハイテクノロジーズ 荷電粒子顕微鏡装置及びそれを用いた画像処理方法
US7869645B2 (en) * 2008-07-22 2011-01-11 Seiko Epson Corporation Image capture and calibratiion
CA2742936A1 (en) * 2008-11-10 2010-05-14 Process Group Pty Ltd Process vessels and plant for gas capture
US8055059B2 (en) * 2008-12-23 2011-11-08 Hermes Microvision Inc. Method and system for determining a defect during sample inspection involving charged particle beam imaging
JP6001234B2 (ja) * 2010-09-13 2016-10-05 株式会社日立国際電気 基板処理システム、基板処理装置、データ処理方法およびプログラム
JP5625935B2 (ja) * 2011-01-18 2014-11-19 オムロン株式会社 判定基準値の適否判定方法およびその適正値の特定方法ならびに適正値への変更方法、部品実装基板の検査システム、生産現場におけるシミュレーション方法およびシミュレーションシステム
JP5937878B2 (ja) * 2012-04-24 2016-06-22 株式会社日立ハイテクノロジーズ パターンマッチング方法及び装置
US10312091B1 (en) * 2015-10-13 2019-06-04 Multibeam Corporation Secure permanent integrated circuit personalization
CN109477803B (zh) * 2016-07-12 2022-04-26 吉野石膏株式会社 检查方法、检查·通知方法、包括该检查方法的制造方法、检查装置及制造装置
JP2019050316A (ja) 2017-09-11 2019-03-28 東芝メモリ株式会社 Sem検査装置およびパターンマッチング方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3148353B2 (ja) 1991-05-30 2001-03-19 ケーエルエー・インストルメンツ・コーポレーション 電子ビーム検査方法とそのシステム
US6172363B1 (en) * 1996-03-05 2001-01-09 Hitachi, Ltd. Method and apparatus for inspecting integrated circuit pattern
TW402769B (en) 1998-06-13 2000-08-21 Samsung Electronics Co Ltd Apparatus and method for contact failure inspection in semiconductor devices
US6366688B1 (en) * 1998-06-13 2002-04-02 Samsung Electronics Co., Ltd. Apparatus and method for contact failure inspection in semiconductor devices
US6344750B1 (en) 1999-01-08 2002-02-05 Schlumberger Technologies, Inc. Voltage contrast method for semiconductor inspection using low voltage particle beam
JP3698075B2 (ja) * 2001-06-20 2005-09-21 株式会社日立製作所 半導体基板の検査方法およびその装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150727A (ja) * 2003-11-10 2005-06-09 Hermes-Microvision (Taiwan) Inc Icプロセスを監視する方法およびシステム
JP2005292076A (ja) * 2004-04-05 2005-10-20 Hitachi High-Technologies Corp 荷電粒子ビームによる検査方法および検査装置
JP4528014B2 (ja) * 2004-04-05 2010-08-18 株式会社日立ハイテクノロジーズ 試料検査方法
JP2008014650A (ja) * 2006-07-03 2008-01-24 Olympus Corp 表面欠陥検査装置
JP2009141124A (ja) * 2007-12-06 2009-06-25 Hitachi High-Technologies Corp 電子ビーム測定装置
JP2014146426A (ja) * 2013-01-26 2014-08-14 Horon:Kk アライメント測定装置およびアライメント測定方法
KR20200120748A (ko) * 2018-03-10 2020-10-21 케이엘에이 코포레이션 프로세스 유도 편위 특성 묘사
KR102443351B1 (ko) 2018-03-10 2022-09-14 케이엘에이 코포레이션 프로세스 유도 편위 특성 묘사

Also Published As

Publication number Publication date
US20020195574A1 (en) 2002-12-26
US7116817B2 (en) 2006-10-03
US6613593B2 (en) 2003-09-02
US20060018532A1 (en) 2006-01-26
US6952492B2 (en) 2005-10-04
JP3698075B2 (ja) 2005-09-21
US20020197750A1 (en) 2002-12-26

Similar Documents

Publication Publication Date Title
JP3698075B2 (ja) 半導体基板の検査方法およびその装置
US7598490B2 (en) SEM-type reviewing apparatus and a method for reviewing defects using the same
JP5081590B2 (ja) 欠陥観察分類方法及びその装置
US7973281B2 (en) Semiconductor substrate, substrate inspection method, semiconductor device manufacturing method, and inspection apparatus
US7116816B2 (en) Method of inspecting a pattern and an apparatus thereof and a method of processing a specimen
JP5357725B2 (ja) 欠陥検査方法及び欠陥検査装置
US6850320B2 (en) Method for inspecting defects and an apparatus for the same
US8339449B2 (en) Defect monitoring in semiconductor device fabrication
US7386418B2 (en) Yield analysis method
US7071468B2 (en) Circuit pattern inspection method and its apparatus
WO2013035421A1 (ja) 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法
US20130108147A1 (en) Inspection method and device therefor
JP2000208575A (ja) 形状特徴に基づく欠陥検出方法及び装置
US7948618B2 (en) Defect inspection method and apparatus with a threshold value determination
JP2010206013A (ja) 半導体基板の検査方法および検査装置
JP2000058608A (ja) 半導体デバイスのコンタクト不良検査方法およびその装置
JP4728361B2 (ja) 荷電粒子線を用いた基板検査装置および基板検査方法
JP2005181347A (ja) 回路パターンの検査装置、検査システム、および検査方法
US6414308B1 (en) Method for determining opened/unopened semiconductor contacts using a scanning electron microscope
JP4147233B2 (ja) 電子線装置
WO2008053524A1 (fr) Appareil d'inspection de semi-conducteur et procédé d'inspection de semi-conducteur
JP2000164661A (ja) 回路パターンの検査装置
JP2004146716A (ja) Sem式外観検査方法及び検査装置
JP2011247603A (ja) 荷電粒子線を用いた試料検査方法および検査装置ならびに欠陥レビュー装置
JP2004260193A (ja) 回路パターンの検査方法及び検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050627

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080715

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100715

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100715

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120715

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130715

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees