KR20200120748A - 프로세스 유도 편위 특성 묘사 - Google Patents

프로세스 유도 편위 특성 묘사 Download PDF

Info

Publication number
KR20200120748A
KR20200120748A KR1020207028815A KR20207028815A KR20200120748A KR 20200120748 A KR20200120748 A KR 20200120748A KR 1020207028815 A KR1020207028815 A KR 1020207028815A KR 20207028815 A KR20207028815 A KR 20207028815A KR 20200120748 A KR20200120748 A KR 20200120748A
Authority
KR
South Korea
Prior art keywords
dies
die
map
excursion
semiconductor wafer
Prior art date
Application number
KR1020207028815A
Other languages
English (en)
Other versions
KR102443351B1 (ko
Inventor
허런 리우
아에 알베르트 아웅
구어칭 장
Original Assignee
케이엘에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이 코포레이션 filed Critical 케이엘에이 코포레이션
Publication of KR20200120748A publication Critical patent/KR20200120748A/ko
Application granted granted Critical
Publication of KR102443351B1 publication Critical patent/KR102443351B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G01N21/9505—Wafer internal defects, e.g. microcracks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8854—Grading and classifying of flaws
    • G01N2021/8861—Determining coordinates of flaws
    • G01N2021/8864—Mapping zones of defects

Abstract

시스템은 프로그램 명령어의 하나 이상의 세트를 저장하도록 구성되는 하나 이상의 프로세서 및 메모리를 갖는 컨트롤러를 포함한다. 하나 이상의 프로세서는 프로그램 명령어의 하나 이상의 세트를 실행하도록 구성된다. 프로그램 명령어의 하나 이상의 세트는 하나 이상의 프로세서로 하여금 반도체 웨이퍼 맵에 필터링을 적용하게 하도록; 필터링된 반도체 웨이퍼 맵을 복수의 다이로 분리하게 하도록; 복수의 다이에 대한 다이 비교 통계치의 세트를 생성하게 하도록; 다이 비교 통계치의 세트에 적어도 하나의 검사 임계치를 적용하는 것에 의해 적어도 하나의 편위 맵을 생성하게 하도록; 그리고 적어도 하나의 편위 맵 내에서 적어도 하나의 편위를 검출하게 하도록 구성된다.

Description

프로세스 유도 편위 특성 묘사
관련 출원에 대한 교차 참조
본 출원은 Helen Liu를 발명자로 하여 2018년 3월 10일자로 출원된 발명의 명칭이 "PATTERN WAFER GEOMETRY DIE TO DIE INSPECTION"인 미국 특허 가출원 일련 번호 제62/641,297호의 35 U.S.C. § 119(e) 하에서의 이익을 주장하는데, 그 가출원은 참조에 의해 그 전체가 본원에 통합된다.
기술 분야
본 발명은 일반적으로 반도체 디바이스 생산에 관한 것으로, 특히, 프로세스 유도 편위 특성 묘사(process-induced excursion characterization)에 관한 것이다.
로직 및 메모리 디바이스와 같은 반도체 디바이스의 제조는, 통상적으로, 반도체 디바이스의 다양한 피쳐 및 다수의 층을 형성하기 위해 다수의 제조 프로세스 및 특성 묘사 프로세스(characterization process)를 사용하여 반도체 디바이스를 프로세싱하는 것을 포함한다. 선택된 제조 프로세스는 포토마스크/레티클을 활용하여 웨이퍼와 같은 반도체 디바이스 상에 피쳐를 인쇄한다. 반도체 디바이스가 횡방향에서 점점 더 작아지고 수직으로 연장됨에 따라, 증가된 감도 및 스루풋을 갖는 향상된 특성 묘사 프로세스를 개발하는 것이 중요하게 된다.
편위(excursion)(예를 들면, 공칭 명세로부터의 제조 프로세스 또는 제조 툴에 의한 랜덤의 및/또는 상당한 지형 편차(topography deviation))는 반도체 디바이스로 하여금 결함을 발달시키게 할 수도 있다. 편위 및/또는 결함의 위치를 찾기 위한 엄선된(select) 특성 묘사 프로세스는 웨이퍼 지오메트리 계측 프로세스(wafer geometry metrology process)(예를 들면, 패턴 웨이퍼 지오메트리(pattern wafer geometry; PWG) 계측, 토폴로지 계측, 또는 등등) 및 웨이퍼 검사 프로세스(예를 들면, 다이 대 다이 검사)를 포함한다.
그러나, 웨이퍼 지오메트리 계측 프로세스는 웨이퍼 표면의 지형에 대한 상세한 정보를 잃을 수도 있는데, 이것은 전체 웨이퍼 지형의 이슈 발견 성능(issue-finding capability)을 제한할 수도 있다. 또한, 웨이퍼 검사 프로세스는 z 높이 및/또는 표면 지오메트리 결함에 응답하지 않을 수도 있다. 그러한 만큼, 지오메트리 유도 결함은 웨이퍼 지오메트리 계측 프로세스 또는 웨이퍼 검사 프로세스 중 어느 하나에 의해서만 전적으로 커버되지 않을 수도 있다.
따라서, 상기에서 설명되는 단점을 제거하는 시스템 및 방법을 제공하는 것이 유리할 것이다.
본 개시의 하나 이상의 실시형태에 따른 시스템이 개시된다. 하나의 실시형태에서, 시스템은 컨트롤러를 포함한다. 다른 실시형태에서, 컨트롤러는 하나 이상의 프로세서 및 프로그램 명령어의 하나 이상의 세트를 저장하도록 구성되는 메모리를 포함한다. 다른 실시형태에서, 하나 이상의 프로세서는 프로그램 명령어의 하나 이상의 세트를 실행하도록 구성된다. 다른 실시형태에서, 프로그램 명령어의 하나 이상의 세트는 하나 이상의 프로세서로 하여금 반도체 웨이퍼 맵에 필터링을 적용하게 하도록 구성된다. 다른 실시형태에서, 프로그램 명령어의 하나 이상의 세트는 하나 이상의 프로세서로 하여금 필터링된 반도체 웨이퍼 맵을 복수의 다이로 분리하게 하도록 구성된다. 다른 실시형태에서, 프로그램 명령어의 하나 이상의 세트는 하나 이상의 프로세서로 하여금 복수의 다이에 대한 다이 비교 통계치(die comparison statistic)의 세트를 생성하게 하도록 구성된다. 다른 실시형태에서, 프로그램 명령어의 하나 이상의 세트는 다이 비교 통계치의 세트에 적어도 하나의 검사 임계치를 적용하는 것에 의해 하나 이상의 프로세서로 하여금 적어도 하나의 편위 맵(excursion map)을 생성하게 하도록 구성된다. 다른 실시형태에서, 프로그램 명령어의 하나 이상의 세트는 하나 이상의 프로세서로 하여금 적어도 하나의 편위 맵 내에서 적어도 하나의 편위를 검출하게 하도록 구성된다.
본 개시의 하나 이상의 실시형태에 따른 시스템이 개시된다. 하나의 실시형태에서, 시스템은 특성 묘사 툴을 포함한다. 다른 실시형태에서, 시스템은 컨트롤러를 포함한다. 다른 실시형태에서, 컨트롤러는 하나 이상의 프로세서 및 프로그램 명령어의 하나 이상의 세트를 저장하도록 구성되는 메모리를 포함한다. 다른 실시형태에서, 하나 이상의 프로세서는 프로그램 명령어의 하나 이상의 세트를 실행하도록 구성된다. 다른 실시형태에서, 프로그램 명령어의 하나 이상의 세트는 하나 이상의 프로세서로 하여금 반도체 웨이퍼 맵에 필터링을 적용하게 하도록 구성된다. 다른 실시형태에서, 프로그램 명령어의 하나 이상의 세트는 하나 이상의 프로세서로 하여금 필터링된 반도체 웨이퍼 맵을 복수의 다이로 분리하게 하도록 구성된다. 다른 실시형태에서, 프로그램 명령어의 하나 이상의 세트는 하나 이상의 프로세서로 하여금 복수의 다이에 대한 다이 비교 통계치(die comparison statistic)의 세트를 생성하게 하도록 구성된다. 다른 실시형태에서, 프로그램 명령어의 하나 이상의 세트는 다이 비교 통계치의 세트에 적어도 하나의 검사 임계치를 적용하는 것에 의해 하나 이상의 프로세서로 하여금 적어도 하나의 편위 맵을 생성하게 하도록 구성된다. 다른 실시형태에서, 프로그램 명령어의 하나 이상의 세트는 하나 이상의 프로세서로 하여금 적어도 하나의 편위 맵 내에서 적어도 하나의 편위를 검출하게 하도록 구성된다.
본 개시의 하나 이상의 실시형태에 따른 방법이 개시된다. 하나의 실시형태에서, 방법은 반도체 웨이퍼 맵에 필터링을 적용하는 것을 포함할 수도 있지만, 그러나 이것으로 제한되지는 않는다. 다른 실시형태에서, 방법은 필터링된 반도체 웨이퍼 맵을 복수의 다이로 분리하는 것을 포함할 수도 있지만, 그러나 이것으로 제한되지는 않는다. 다른 실시형태에서, 방법은 복수의 다이에 대한 다이 비교 통계치의 세트를 생성하는 것을 포함할 수도 있지만, 그러나 이것으로 제한되지는 않는다. 다른 실시형태에서, 방법은 다이 비교 통계치의 세트에 적어도 하나의 검사 임계치를 적용하는 것에 의해 적어도 하나의 편위 맵을 생성하는 것을 포함할 수도 있지만, 그러나 이것으로 제한되지는 않는다. 또 다른 실시형태에서, 방법은 적어도 하나의 편위 맵 내에서 적어도 하나의 편위를 검출하는 것을 포함할 수도 있지만, 그러나 이것으로 제한되지는 않는다.
첨부의 도면에 대한 참조에 의해, 본 개시의 수많은 이점이 기술 분야의 숙련된 자에 의해 더 잘 이해될 수도 있는데, 첨부의 도면에서:
도 1은, 본 개시의 하나 이상의 실시형태에 따른, 프로세스 유도 편위 특성 묘사를 위한 방법의 흐름도를 예시한다;
도 2a는, 본 개시의 하나 이상의 실시형태에 따른, 반도체 웨이퍼 맵의 단순화된 개략도를 예시한다;
도 2b는, 본 개시의 하나 이상의 실시형태에 따른, 반도체 웨이퍼 다이의 단순화된 개략도를 예시한다;
도 2c는, 본 개시의 하나 이상의 실시형태에 따른, 반도체 웨이퍼 다이의 일부를 나타내는 반도체 웨이퍼 맵 픽셀 아래의 스택 설계의 단순화된 개략도를 예시한다;
도 3a는, 본 개시의 하나 이상의 실시형태에 따른, 반도체 웨이퍼 맵 내에서 정의되는 반도체 웨이퍼 다이의 단순화된 개략도를 예시한다;
도 3b는, 본 개시의 하나 이상의 실시형태에 따른, 반도체 웨이퍼 맵 내에서 정의되는 반도체 웨이퍼 다이 사이의 비교의 데이터를 그래픽적으로 예시한다;
도 3c는, 본 개시의 하나 이상의 실시형태에 따른, 반도체 웨이퍼 맵 내에서 정의되는 반도체 웨이퍼 다이 사이의 비교의 데이터를 그래픽적으로 예시한다;
도 3d는, 본 개시의 하나 이상의 실시형태에 따른, 반도체 웨이퍼 맵 내에서 정의되는 반도체 웨이퍼 다이 사이의 비교의 데이터를 그래픽적으로 예시한다;
도 3e는, 본 개시의 하나 이상의 실시형태에 따른, 반도체 웨이퍼 맵 내에서 정의되는 반도체 웨이퍼 다이 사이의 비교의 데이터를 그래픽적으로 예시한다;
도 4는, 본 개시의 하나 이상의 실시형태에 따른, 반도체 디바이스 생산 동안의 프로세스 유도 편위 특성 묘사를 위한 방법의 흐름도를 예시한다;
도 5는, 본 개시의 하나 이상의 실시형태에 따른, 반도체 디바이스 생산 동안의 프로세스 유도 편위 특성 묘사를 위한 시스템의 단순화된 블록도를 예시한다; 그리고
도 6은, 본 개시의 하나 이상의 실시형태에 따른, 반도체 디바이스 생산 동안의 프로세스 유도 편위 특성 묘사를 위한 시스템의 단순화된 블록도를 예시한다.
이제, 첨부의 도면에서 예시되는, 개시되는 주제에 대한 상세한 참조가 이루어질 것이다.
일반적으로 도 1 내지 도 6을 참조하면, 본 개시의 하나 이상의 실시형태에 따른, 프로세스 유도 편위 특성 묘사를 위한 시스템 및 방법이 개시된다.
본 개시의 실시형태는 프로세스 유도 편위 특성 묘사에 관한 것이다. 본 개시의 실시형태는 또한, 웨이퍼 지오메트리 계측 프로세스를 웨이퍼 검사 프로세스와 결합하는 것에 의해 위치가 정해지는 편위에 응답하여 특성 묘사 프로세스의 제어를 통해 특성 묘사 툴의 성능을 향상시켜, 제조 프로세스에 의해 야기되는 편위를 검출할 때 증가된 감도 및 정확도를 촉진시키는 것에 관한 것이다. 본 개시의 실시형태는 또한, 웨이퍼 지오메트리 계측 프로세스를 웨이퍼 검사 프로세스와 결합하는 것에 의해 위치가 정해지는 편위에 응답하여 제조 툴을 조정하는 것에 의한 제조 프로세스의 제어를 통해 제조 툴의 성능을 향상시켜, 제조 프로세스에 의해 야기되는 편위를 검출할 때 증가된 감도 및 정확도를 촉진시키는 것에 관한 것이다.
도 1 내지 도 4는 일반적으로, 본 개시의 하나 이상의 실시형태에 따른, 프로세스 유도 변위 특성 묘사를 위한 방법을 예시한다.
도 1은, 본 개시의 하나 이상의 실시형태에 따른, 프로세스 유도 편위 특성 묘사를 위한 방법(100)을 예시한다.
단계(102)에서, 필터링이 반도체 웨이퍼 맵에 적용된다. 하나의 실시형태에서, 필터링은 반도체 웨이퍼 맵으로부터 하나 이상의 엄선된 다이 메트릭을 유도하기 위해 하나 이상의 알고리즘을 적용하는 것을 포함할 수도 있다. 다른 실시형태에서, 필터링은 반도체 웨이퍼에 대한 레시피에 의해 기술되는 대로 적용된다.
도 2a 내지 도 2c는 일반적으로, 본 개시의 하나 이상의 실시형태에 따른, 반도체 웨이퍼 맵(200)의 단순화된 개략도를 예시한다. 하나의 실시형태에서, 반도체 웨이퍼 맵은 패턴 웨이퍼 지오메트리(PWG) 기반의 맵이다. 예를 들면, PWG 기반의 맵은 지형 맵을 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 예를 들면, 지형 맵은 전체 웨이퍼 지형 맵을 포함할 수도 있다. 이 예에서, 적용되고 있는 필터링은 지형 맵으로부터 나노 지형 피크-밸리 메트릭을 유도하기 위한 알고리즘을 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다.
다른 실시형태에서, 반도체 웨이퍼 맵은 특성 묘사 툴로부터 수신된다. 예를 들면, 특성 묘사 툴은 패턴 웨이퍼 지오메트리(PWG) 툴을 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 그러나, 반도체 웨이퍼 맵은 중간 소스(예를 들면, 서버, 컨트롤러, 또는 등등)로부터 수신될 수도 있는데, 여기서 중간 소스는 특성 묘사 툴에 통신 가능하게 커플링된다는 것을 유의한다. 또한, 본원에서 반도체 웨이퍼 맵은 특성 묘사 툴로부터 수신되는 정보로부터 생성될 수도 있다는 것을 유의한다.
단계(104)에서, 필터링된 반도체 웨이퍼 맵은 하나 이상의 다이로 분리된다. 하나의 실시형태에서, 도 2a 내지 도 2c에서 예시되는 바와 같이, 반도체 웨이퍼는 하나 이상의 다이(202)를 포함한다. 다른 실시형태에서, 하나 이상의 픽셀(204)을 포함하는 하나 이상의 패턴 웨이퍼 지오메트리(PWG) 다이(202)에 의해 특정한 다이(202)가 반도체 웨이퍼 맵(200)에서 표현된다. 다른 실시형태에서, 특정한 다이(202)는 특정한 다이(202) 밑에 또는 아래에 공칭 삼차원 다이 스택(206)을 포함한다.
다른 실시형태에서, 반도체 웨이퍼 맵(200)은 하나 이상의 다이(202)의 하나 이상의 엄선된 공간 특성에 기초하여 하나 이상의 다이 스택(206)으로 분리(예를 들면, 절단)된다. 예를 들면, 하나 이상의 엄선된 공간 특성은 다이 사이즈에 기초할 수도 있고, 폭, 높이, 오프셋, 또는 등등을 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 다른 실시형태에서, 하나 이상의 엄선된 공간 특성은 반도체 웨이퍼에 대한 레시피 내에 포함된다. 다른 실시형태에서, 반도체 웨이퍼 맵(200)을 하나 이상의 다이 스택(206)으로 분리하는 것은 재매핑 스킴(re-mapping scheme)을 통해 달성된다. 예를 들면, 재매핑 스킴은 단계(102)에서 구현되는 재매핑 스킴과 동일한 재매핑 스킴일 수도 있다. 그러나, 본원에서, 재매핑 스킴은 단계(102)에서 구현되는 재매핑 스킴과는 상이한 재매핑 스킴일 수도 있다는 것을 유의한다. 따라서, 상기의 설명은 본 개시의 범위에 대한 제한으로서가 아니라, 단지 예시로서 해석되어야 한다.
단계(106)에서, 하나 이상의 다이 비교 통계치가 분리된 다이에 대해 결정된다. 하나의 실시형태에서, 다이 비교 통계치를 결정하는 것은 다이(202)에 대한 비교 데이터를 생성하기 위해 근접한 다이(202)를 서로로부터 감산하는 것을 포함할 수도 있다. 다른 실시형태에서, 근접한 다이(202)는 반도체 웨이퍼에 대한 레시피에 의해 정의된다. 예를 들면, 근접한 다이(202)는 대략적으로 공칭 배열(예를 들면, 다이 스택(206)과 유사 함)을 따르는 다이 스택을 포함할 수도 있다. 본원에서, 근접한(proximate)은 "이웃하는", "인접한", 또는 등등을 지칭할 수도 있다는 것을 유의한다.
도 3a 내지 도 3e는 일반적으로, 본 개시의 하나 이상의 실시형태에 따른, 반도체 웨이퍼 맵(200) 내에서 정의되는 하나 이상의 다이(202) 사이의 데이터를 비교하는 것을 예시한다.
하나의 실시형태에서, 하나 이상의 다이(202)는 중앙 다이(300)를 포함한다. 다른 실시형태에서, 중앙 다이(300)는 하나 이상의 근접한 다이(202)에 비교된다. 예를 들면, 하나 이상의 근접한 다이(202)는 상부(top) 다이(302), 우측 다이(304), 저부(bottom) 다이(306), 및/또는 좌측 다이(308)를 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다.
다른 실시형태에서, 비교 데이터는 중앙 다이(300) 데이터로부터 근접한 다이(202) 데이터를 비교(예를 들면, 감산)하는 것에 의해 생성된다. 예를 들면, 네 개의 근접한 다이(202)(예를 들면, 상부 다이(302), 우측 다이(304), 저부 다이(306) 및 좌측 다이(308))가 있는 경우, 비교 데이터의 네 개의 세트가 생성될 수도 있다. 예를 들면, 도 3b에서 예시되는 바와 같이, 상부 다이(302) 데이터는 중앙 다이(300) 데이터로부터 감산되어 상부 중앙(top-center) 다이(310) 데이터를 생성할 수도 있다. 또한, 도 3c에서 예시되는 바와 같이, 우측 다이(304) 데이터는 중앙 다이(300) 데이터로부터 감산되어 우측 중앙(right-center) 다이(312) 데이터를 생성할 수도 있다. 게다가, 도 3d에서 예시되는 바와 같이, 저부 다이(306) 데이터는 중앙 다이(300) 데이터로부터 감산되어 저부 중앙 다이(314) 데이터를 생성할 수도 있다. 게다가, 도 3e에서 예시되는 바와 같이, 좌측 다이(308) 데이터는 중앙 다이(300) 데이터로부터 감산되어 좌측 중앙 다이(316) 데이터를 생성할 수도 있다.
다른 실시형태에서, 중앙 다이(300) 데이터를 근접한 다이(202) 데이터에 비교하는 것에 의해 생성되는 비교 데이터의 하나 이상의 세트(예를 들면, 상부 중앙 다이(310) 데이터, 우측 중앙 다이(312) 데이터, 저부 중앙 다이(314) 데이터, 및 좌측 중앙 다이(316) 데이터)는 중앙 다이(300) 내에서의 하나 이상의 편위(318)를 포함한다.
비록 본 개시가 (예를 들면, 도 3b 내지 도 3e에서 예시되는 바와 같이) 특정한 중앙 다이(300)에 대한 데이터를 네 개의 근접한 다이(202)의 데이터에 비교하는 것에 관한 것이지만, 본원에서, 가능한 편위(318)가 리뷰 하의 특정한 중앙 다이(300)에 정확하게 위치 지정되는(pinpointed) 것을 보장하기 위해, 특정한 중앙 다이(300)에 대한 데이터는 두 개의 근접한 다이(202)의 데이터에 비교되는 것만을 필요로 할 수도 있다는 것을 유의한다. 예를 들면, 특정한 중앙 다이(300) 데이터 및 두 개의 근접한 다이(202) 둘 모두의 데이터를 비교하는 것에 의해 생성되는 비교 데이터에서 존재하게 되는 편위(318)는 리뷰 하의 특정한 중앙 다이(300)에 대한 가능한 편위(318)를 정확하기 위치 지정할 것이다.
다른 실시형태에서, 비교 프로세스는 새로운 중앙 다이(300)를 리뷰하기 위해 이동한다. 예를 들면, 비교 프로세스는 도 3a에서 우측으로 이동할 수도 있고, 그 결과, 이전의 우측 다이(304)는 새로운 중앙 다이(300)가 되고, 이전의 중앙 다이(300)는 새로운 좌측 다이(308)가 되고, 새로운 상부 다이, 새로운 우측 다이, 및 새로운 저부 다이 중 하나 이상이 비교의 목적을 위해 활용된다. 이와 관련하여, 반도체 웨이퍼 상의 모든 다이(202)는 편위(318)에 대해 체크될 수도 있다.
비록 본 개시의 실시형태가 동일한 반도체 웨이퍼 상의 근접한 다이(202) 사이를 비교하는 것에 관한 것이지만, 본원에서, 동일한 공통 구조를 갖는 다이(202)가 다수의 반도체 웨이퍼에 걸쳐 비교될 수도 있다는 것을 유의한다. 따라서, 상기의 설명은 본 개시의 범위에 대한 제한으로서가 아니라, 단지 예시로서 해석되어야 한다.
비록 본 개시가 동일한 반도체 웨이퍼 상의 근접한 다이(202) 사이의 비교에 관한 것이지만, 본원에서, 비교는 특정한 다이(202)와 "골든 다이(golden die)"(또는 "골든 기준 다이(golden reference die)") 사이에서 이루어질 수도 있다는 것을 유의한다. 예를 들면, 골든 다이는 동일한 웨이퍼 상의 특정한 다이(202)의 제1 스캔을 통해 생성될 수도 있는데, 이것은, 그 다음, 동일한 웨이퍼 상의 동일한 다이의 후속하는 스캔에 비교될 수도 있다. 다른 예로서, 골든 다이 스캔 및 후속하는 다이 스캔은 상이한 웨이퍼로부터 획득될 수도 있다. 다른 예로서, 골든 다이는 (예를 들면, 제조자에 의해) 정확하다고 알려진 특정한 다이의 한 버전일 수도 있는데, 이것은, 그 다음, 상이한 웨이퍼 상의 동일한 다이의 스캔에 비교될 수도 있다. 따라서, 상기의 설명은 본 개시의 범위에 대한 제한으로서가 아니라, 단지 예시로서 해석되어야 한다.
다른 실시형태에서, 다이 비교의 통계치는 비교 데이터로부터 생성된다. 다른 실시형태에서, 근접한 다이(202) 내의 픽셀(204)에 대해 통계치가 생성되는데, 여기서 근접한 다이(202)는 공통 구조를 포함한다. 예를 들면, 근접한 다이(202) 내의 픽셀(204)에 대한 통계치는 픽셀 단위 기반으로 결정될 수도 있다. 예를 들면, 1000 개의 픽셀(204)을 갖는 다이(202)는 반도체 웨이퍼 맵(200)을 걸쳐 50 회 반복될 수도 있는데, 이것은 반도체 웨이퍼 맵(200)이 1000 개의 픽셀(204)의 각각에 대한 공통 구조의 50 개의 인스턴스를 포함할 수도 있다는 것을 의미한다.
비록 본 개시가 근접한 다이(202)를 비교하는 것에 관한 것이지만, 본원에서, 제공되는 설명은 근접한 픽셀(204)을 비교하는 것으로 좁혀질 수도 있다는 것을 유의한다. 따라서, 상기의 설명은 본 개시의 범위에 대한 제한으로서가 아니라, 단지 예시로서 해석되어야 한다.
단계(108)에서, 생성된 다이 비교 통계치에 기초하여 검사 임계치가 확립된다. 하나의 실시형태에서, 검사 임계치를 확립하기 위해 비교 데이터로부터 생성되는 다이 비교 통계치에 하나 이상의 데이터 분석 알고리즘이 적용된다. 예를 들면, 검사 임계치를 확립하기 위해 다이 비교 통계치로부터 히스토그램이 생성될 수도 있다. 예를 들면, 검사 임계치는 히스토그램 내의 3 시그마(three-sigma) 편차일 수도 있다. 본원에서, 확립된 검사 임계치는 양의 값 또는 음의 값을 포함할 수도 있다는 것을 유의한다.
다른 실시형태에서, 특정한 다이(202)에 대한 단일의 주목하는 영역에 대해 확립된 검사 임계치가 선택된다. 그러나, 본원에서, 확립된 검사 임계치는 특정한 다이(202)에 대한 다수의 상이한 주목하는 영역으로 분할될 수도 있다는 것을 유의한다. 다른 실시형태에서, 확립된 검사 임계치는 엄선된 공간 범위일 수도 있다. 예를 들면, 확립된 검사 임계치는, 특정한 다이(202) 내의 모든 픽셀을 포괄하는 다이마다의 단일의 임계치로부터 특정한 다이(202) 내의 각각의 픽셀에 대한 개개의 임계치까지의 범위에 이를 수도 있다.
단계(110)에서, 확립된 검사 임계치에 기초하여 하나 이상의 편위 맵이 생성된다. 하나의 실시형태에서, 확립된 검사 임계치는 생성된 비교 데이터의 생성된 다이 비교 통계치에 적용된다. 예를 들면, 특정한 중앙 다이(300)에 대응하는 비교 데이터 중 적어도 두 개에 대한 다이 비교 통계치에서 확립된 검사 임계치를 초과하는 임의의 값(예를 들면, 그 값이 양의 임계치보다 더 크거나 또는 음의 임계치보다 더 작음)은, 특정한 중앙 다이(300)에서 랜덤 노이즈로 간주되는 대신, 특정한 중앙 다이(300)의 근접한 다이(202)에 비교하여, 특정한 중앙 다이(300) 내에서의 편위(예를 들면, 지오메트리 편차)로서 취급된다. 본원에서, 확립된 검사 임계치는, 최초 다이 대 다이 검사 프로세스와 후속하는 다이 대 다이 검사 프로세스 사이의 드리프트를 고려하기 위해, 원래의 다이(202) 데이터 대신, 비교 데이터에 대한 다이 비교 통계치에 적용된다는 것을 유의한다. 그러나, 확립된 검사 임계치는 원래의 다이(202) 데이터에 적용될 수도 있다는 것을 유의한다. 다른 실시형태에서, 생성된 다이 비교 통계치에 대한 확립된 검사 임계치의 적용으로부터 하나 이상의 최종 영역 및/또는 픽셀 기반의 검사 맵이 생성된다. 다른 실시형태에서, 하나 이상의 최종 영역 및/또는 픽셀 기반의 검사 맵은 하나 이상의 편위 맵으로 결합된다(예를 들면, 통합 정리되거나 또는 블로빙된다(blobbed)).
비록 본 개시의 실시형태가 확립된 검사 임계치에 기초하여 하나 이상의 편위 맵을 결정하는 것에 관한 것이지만, 본원에서, 하나 이상의 편위 맵은 유저 명시 검사 임계치에 기초할 수도 있다는 것을 유의한다. 예를 들면, 적어도, 방법(100)의 단계(110)에서의 확립된 검사 임계치의 사용과 관련하여 제공되는 설명은 유저 명시 검사 임계치를 대상으로 할 수도 있다. 예를 들면, 확립된 검사 임계치가 생성된 다이 비교 통계치에 적용되는 대신, 유저 명시 검사 임계치가, 적어도, 생성된 다이 비교 통계치에 적용될 수도 있다. 따라서, 상기의 설명은 본 개시의 범위에 대한 제한으로서가 아니라, 단지 예시로서 해석되어야 한다.
단계(112)에서, 편위 맵 내에서 편위가 검출된다. 하나의 실시형태에서, 편위를 검출하기 위해 하나 이상의 편위 맵 내의 편위의 가능한 위치를 나타내는 픽셀을 선택하도록 하나 이상의 추가적인 사후 프로세싱 프로세스가 적용된다.
본원에서, 패턴 웨이퍼 지오메트리 계측 프로세스를 웨이퍼 검사 프로세스와 결합하는 것은, 계측 특성 묘사 툴이 전통적으로 제한되는 종래의 다이 통계치 기반의 이슈 보고 메커니즘을 넘어 편위 검출을 확장할 수도 있고, 따라서, 계측 특성 묘사 툴 프로세스의 성능을 향상시킬 수도 있다는 것을 유의한다. 특히, 웨이퍼 검사 프로세스(예를 들면, 다이 대 다이 검사)와의 패턴 웨이퍼 지오메트리 계측 프로세스(예를 들면, 전체 웨이퍼 토폴로지 매핑)의 결합은, 표면 지오메트리 특성 묘사 툴의 성능을 확장하여 표면 지오메트리 편위 모니터링을 커버할 수도 있다. 또한, 그 결합은 집적 회로부(integrated circuitry; IC)의 제조 및 패턴 웨이퍼 지오메트리(PWG) 특성 묘사동안 침투를 지원할 수도 있다. 예를 들면, 그 결합은, 패턴 웨이퍼 지오메트리(PWG) 제품 라인이, 투명 필름 에러에 대한 둔감(insensitivity)을 포함하면서, 불투명 상부 코팅의 제한 없이 제품 웨이퍼 대량 생산(high volume manufacturing; HVM) 편위 모니터링을 확인하는 것을 가능하게 할 수도 있다. 이와 관련하여, 그 결합은 투명 필름 에러 제한(이것은, 본원에서 언급될 때, 일반적으로 광학 표면 계측 단독의 경우에는 가능하지 않은 것으로 여겨짐)을 갖는 임의의 패턴 웨이퍼 투명 필름 스택과 함께 사용될 수도 있다.
비록 본 개시의 실시형태가 편위 모니터링의 목적을 위한 하나 이상의 편위 맵을 결정하는 것에 관한 것이지만, 본원에서, 하나 이상의 편위 맵은 반도체 생산 프로세스의 연구 및 개발 동안 활용되도록 생성될 수도 있다는 것을 유의한다. 도 4는, 본 개시의 하나 이상의 실시형태에 따른, 반도체 디바이스 생산 동안의 프로세스 유도 편위 특성 묘사를 위한 방법(400)의 흐름도를 예시한다.
단계(402)에서, 특성 묘사 툴로부터 하나 이상의 신호가 수신된다. 하나의 실시형태에서, 하나 이상의 신호는 반도체 웨이퍼의 스캐닝에 응답하여 특성 묘사 툴에 의해 생성된다. 다른 실시형태에서, 특성 묘사 툴은 PWG 기반의 특성 묘사 툴을 포함한다.
단계(404)에서, 반도체 웨이퍼 편위가 수신된 신호에서 검출된다. 하나의 실시형태에서, 하나 이상의 편위는 방법(100)의 하나 이상의 단계를 통해 검출된다.
단계(406)에서, 검출된 편위에 기초하여 하나 이상의 프로세스 툴에 대해 하나 이상의 제어 신호가 생성된다. 하나의 실시형태에서, 하나 이상의 제어 신호는, 하나 이상의 생성된 편위 맵 내에서 관찰되는 편위를 담당하는 대응하는 프로세스 툴(예를 들면, 반도체 디바이스 프로세스 툴)을 조정하는 것에 의해 반도체 제조 프로세스의 성능을 향상시킨다.
단계(408)에서, 하나 이상의 제어 신호가 하나 이상의 프로세스 툴에 제공된다. 하나의 실시형태에서, 하나 이상의 제어 신호는 피드백 루프를 통해 프로세스 툴로(예를 들면, 제조 프로세스 라인 내에서 특성 묘사 툴 이전에 위치되는 프로세스 툴로) 제공되어 후속하는 웨이퍼 상에서의 편위를 방지할 수도 있다. 다른 실시형태에서, 하나 이상의 제어 신호는 피드 포워드 루프(feed-forward loop)를 통해 프로세스 툴에(예를 들면, 제조 프로세스 라인 내에서 특성 묘사 툴 이후에 위치되는 프로세스 툴에) 제공되어, 동일한 반도체 웨이퍼 상의 편위를 보상할 수도 있다.
본원에서, 방법(100) 및/또는 방법(400)은 제공되는 단계로 제한되지는 않는다는 것을 유의한다. 예를 들면, 방법(100) 및/또는 방법(400)은, 대신, 더 많은 또는 더 적은 단계를 포함할 수도 있다. 다른 예로서, 방법(100) 및/또는 방법(400)은 제공되는 것 이외의 순서로 단계를 수행할 수도 있다. 따라서, 상기의 설명은 본 개시의 범위에 대한 제한으로서가 아니라, 단지 예시로서 해석되어야 한다.
도 5 및 도 6은 일반적으로, 본 개시의 하나 이상의 실시형태에 따른, 반도체 디바이스 생산 동안의 프로세스 유도 편위 특성 묘사를 위한 시스템(500)을 예시한다.
하나의 실시형태에서, 시스템(500)은 하나 이상의 반도체 생산 프로세스를 수행하도록 구성된다.
다른 실시형태에서, 하나 이상의 반도체 생산 프로세스는 하나 이상의 반도체 제조 프로세스를 포함한다. 예를 들면, 하나 이상의 반도체 제조 프로세스는, 기판 준비, 스핀 코팅, 사전 베이킹 프로세스, 노광 프로세스, 노광 이후 베이킹 프로세스, 현상 프로세스, 베이킹 이후 프로세스, 또는 등등과 같은 하나 이상의 리소그래피 프로세스를 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 예를 들면, 하나 이상의 리소그래피 프로세스는, 패턴화 프로세스, 에칭 프로세스, 스트리핑 프로세스, 어닐링 프로세스, 화학적 기계적 평탄화(chemical mechanical planarization; CMP) 프로세스, 또는 등등을 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 다른 예로서, 하나 이상의 반도체 제조 프로세스는 하나 이상의 필름 퇴적 프로세스를 포함할 수도 있지만, 그러나 이것으로 제한되지는 않는다. 예를 들면, 하나 이상의 필름 퇴적 프로세스는, 화학적 기상 증착(chemical vapor deposition; CVD) 프로세스, 물리적 기상 증착(physical vapor deposition; PVD) 프로세스, 또는 등등을 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 다른 실시형태에서, 시스템(500)은 하나 이상의 반도체 제조 프로세스를 수행하도록 구성되는 하나 이상의 프로세스 툴(502) 및/또는 하나 이상의 프로세스 툴(504)을 포함한다.
예를 들면, 하나 이상의 프로세스 툴(502) 및/또는 하나 이상의 프로세스 툴(504)은 하나 이상의 리소그래피 프로세스 툴을 포함할 수도 있다. 예를 들면, 하나 이상의 리소그래피 프로세스 툴은 패턴화 툴, 에칭 툴, 반도체 도핑 툴, 또는 등등을 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 일반적으로, 하나 이상의 리소그래피 프로세스 툴은 기술 분야에서 공지되어 있는 임의의 리소그래피 프로세스 툴을 포함할 수도 있다. 따라서, 상기의 설명은 본 개시의 범위에 대한 제한으로서가 아니라, 단지 예시로서 해석되어야 한다.
다른 예로서, 하나 이상의 프로세스 툴(502) 및/또는 하나 이상의 프로세스 툴(504)은 하나 이상의 필름 퇴적 툴(film deposition tool)을 포함할 수도 있다. 예를 들면, 하나 이상의 필름 퇴적 툴은 하나 이상의 필름을 퇴적하여 샘플(506) 상에 하나 이상의 층을 형성할 수도 있다. 층은, 의도된 설계의 패턴화로 시작하고 다음 층에 대한 다음 설계의 패턴화 직전에 종료하는 반도체 생산 프로세스의 세트에 의해 제조되는 하나 이상의 필름을 포함할 수도 있다. 하나 이상의 필름은 동작 레시피에 기초하여 퇴적될 수도 있다. 예를 들면, 하나 이상의 필름은 샘플(506)의 전면(예를 들면, 전면 필름), 샘플(506)의 후면(예를 들면, 후면 필름), 및/또는 샘플(506) 상의 이전에 퇴적된 층 상에 퇴적될 수도 있다.
다른 실시형태에서, 샘플(506)은 특성 묘사(예를 들면, 리뷰, 이미징 오버레이, 또는 등등)에 적절한 임의의 샘플을 포함한다. 예를 들면, 샘플(506)은 포토마스크/레티클, 반도체 웨이퍼, 또는 등등을 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 본 개시 전반에 걸쳐 사용될 때, 용어 "웨이퍼"는 반도체 및/또는 비 반도체 재료로 형성되는 기판을 지칭한다. 예를 들면, 반도체 재료의 경우, 웨이퍼는 단결정 실리콘, 갈륨 비화물, 및/또는 인듐 인화물로부터 형성될 수도 있지만, 그러나 이들로 제한되지는 않는다. 그러한 만큼, 용어 "웨이퍼" 및 용어 "샘플"은 본 개시에서 상호 교환 가능하게 사용될 수도 있다. 따라서, 상기의 설명은 본 개시의 범위의 제한으로서가 아니라 단지 예시로서 해석되어야 한다.
본원에서, 많은 상이한 타입의 디바이스가 웨이퍼 상에서 형성될 수도 있고, 본원에서 사용되는 바와 같은 용어 웨이퍼는, 기술 분야에서 공지되어 있는 임의의 타입의 디바이스가 상부에서 제조되고 있는 웨이퍼를 망라하도록 의도된다는 것을 유의한다. 따라서, 상기의 설명은 본 개시의 범위의 제한으로서가 아니라 단지 예시로서 해석되어야 한다.
다른 실시형태에서, 하나 이상의 반도체 생산 프로세스는 하나 이상의 반도체 특성 묘사 프로세스를 포함한다. 예를 들면, 하나 이상의 반도체 특성 묘사 프로세스는 하나 이상의 반도체 생산 프로세스 이전에, 사이에서, 및/또는 이후에 수행될 수도 있다. 다른 예로서, 하나 이상의 반도체 특성 묘사 프로세스는 하나 이상의 계측 프로세스를 포함할 수도 있다. 예를 들면, 하나 이상의 계측 프로세스는 전체 웨이퍼 토폴로지 계측 및/또는 패턴 웨이퍼 지오메트리(PWG) 계측을 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 본원에서, 하나 이상의 계측 프로세스는, 생성된 광학 신호 또는 전자 빔 신호를 통해 이웃하는 다이 사이의 비 반복 결함에 초점을 맞추는 것을 포함할 수도 있는 검사 프로세스(예를 들면, 다이 대 다이 검사)와는 대조적으로, 웨이퍼에 대한 엄선된 다이 메트릭에 대한 통계 값을 결정하는 것 및 엄선된 다이의 통계치를 비교하는 것을 포함할 수도 있다는 것을 유의한다.
다른 실시형태에서, 시스템(500)은 하나 이상의 반도체 특성 묘사 프로세스를 수행하도록 구성되는 하나 이상의 특성 묘사 툴(508)을 포함한다. 예를 들면, 하나 이상의 특성 묘사 툴(508)은 하나 이상의 계측 툴을 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 다른 예로서, 하나 이상의 특성 묘사 툴(508)은 하나 이상의 검사 툴을 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 일반적으로, 하나 이상의 특성 묘사 툴(508)은, 하나 이상의 웨이퍼, 레티클, 또는 포토마스크를 검사하기에 적절한 본 기술 분야에서 공지되어 있는 임의의 리뷰 툴, 이미징 기반의 오버레이 계측 툴, 검사 툴, 또는 유사한 툴을 포함할 수도 있다.
예를 들면, 하나 이상의 특성 묘사 툴(508)은, 샘플(506)의 하나 이상의 공간적 특성을 측정하도록 구성되는 하나 이상의 웨이퍼 지오메트리(wafer geometry; WG) 툴 또는 패턴화 웨이퍼 지오메트리(PWG) 툴(예를 들면, 간섭계(interferometer))를 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 예를 들면, 하나 이상의 공간적 특성은 높이(예를 들면, 전면 높이 또는 후면 높이), 두께 변화, 평탄도, 및 파생물(derivative) 예컨대 형상, 형상 차이, 나노 지형, 또는 등등을 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 본원에서, 샘플(506)의 하나 이상의 공간적 특성은 샘플(506)의 웨이퍼 지오메트리에 관련될 수도 있다는 것을 유의한다. 또한, 본원에서, 특성 묘사 툴(508)은 샘플(506) 상의 패턴화 웨이퍼 지오메트리를 특성 묘사하도록 적응될 수도 있는데, 여기서 PWG 기반의 특성 묘사 툴에 의해 측정되는 샘플(506) 기울기(예를 들면, 웨이퍼 기울기)의 다이나믹 레인지는 샘플(506)의 상이한 영역의 측정 결과를 함께 스티칭하는 것에 의해 확장된다는 것을 유의한다. 따라서, 상기의 설명은 본 개시의 범위에 대한 제한으로서가 아니라, 단지 예시로서 해석되어야 한다.
다른 예로서, 하나 이상의 특성 묘사 툴(508)은 하나 이상의 검사 툴을 포함할 수도 있다. 예를 들면, 하나 이상의 검사 툴은, 샘플(506)의 전기적 의도를 나타내는 하나 이상의 고해상도 이미지를 생성할 수 있는 그리고 가시광선, UV 방사선(radiation), DUV 방사선, VUV 방사선, EUV 방사선, 및/또는 X 선 방사선에 대응하지만, 그러나 제한되지는 않는 파장에서 동작할 수 있는 광학 특성 묘사 툴을 포함할 수도 있다. 또한, 하나 이상의 검사 툴은 레이저 유지 플라즈마(laser sustained plasma; LSP) 기반의 검사 툴을 포함하는 그러나 이들로 제한되지는 않는 광대역 검사 툴을 포함할 수도 있다. 게다가, 하나 이상의 검사 툴은 레이저 스캐닝 검사 툴과 같은, 그러나 이것으로 제한되지는 않는 협대역 특성 묘사 툴을 포함할 수도 있다.
다른 실시형태에서, 샘플(506)은 반도체 생산 프로세스 동안 하나 이상의 프로세스 툴(502), 하나 이상의 프로세스 툴(504), 및/또는 하나 이상의 특성 묘사 툴(508) 사이에서 이송된다. 예를 들면, 하나 이상의 특성 묘사 툴(508)은, 하나 이상의 반도체 제조 프로세스 이전에, 사이에서, 및/또는 이후에 하나 이상의 반도체 특성 묘사 프로세스를 수행할 수도 있다.
다른 실시형태에서, 하나 이상의 반도체 제조 프로세스에서의 결정된 편위는 후속하는 샘플(506)에 대한 후속하는 제조 프로세스에서(예를 들면, 피드백 루프에서) 방지될 수도 있다. 예를 들면, 하나 이상의 프로세스 툴(502)은 하나 이상의 반도체 제조 프로세스에서의 결정된 편위에 기초하여 피드백 루프에서 조정 가능할 수도 있다. 다른 실시형태에서, 하나 이상의 반도체 제조 프로세스에서의 결정된 편위는 동일한 샘플(506)에 대한 후속하는 제조 프로세스에서(예를 들면, 피드 포워드 루프에서) 보상될 수도 있다. 예를 들면, 하나 이상의 프로세스 툴(504)은 하나 이상의 반도체 제조 프로세스에서의 결정된 편위에 기초하여 피드 포워드 루프에서 조정 가능할 수도 있다.
다른 실시형태에서, 샘플(506)은 프로세스 툴(502), 하나 이상의 프로세스 툴(504), 및/또는 하나 이상의 특성 묘사 툴(508)에 근접한 샘플 스테이지(510)를 통해 고정된다. 예를 들면, 하나 이상의 프로세스 툴(502), 하나 이상의 프로세스 툴(504), 및/또는 하나 이상의 특성 묘사 툴(508) 각각은 별개의 샘플 스테이지(510)를 가질 수도 있다. 다른 예로서, 하나 이상의 프로세스 툴(502), 하나 이상의 프로세스 툴(504), 및/또는 하나 이상의 특성 묘사 툴(508) 중 적어도 일부는 공통 샘플 스테이지(510)를 공유할 수도 있다.
샘플 스테이지(510)는 반도체 특성 묘사의 기술 분야에서 공지되어 있는 임의의 적절한 기계적 및/또는 로봇 어셈블리를 포함할 수도 있다. 예를 들면, 샘플 스테이지(510)는, 샘플(506)의 전면 표면(front-side surface) 및/또는 후면 표면(backside surface)의 적어도 일부와의 접촉을 통해 샘플(506)을 고정하도록 구성될 수도 있다. 예를 들면, 샘플 스테이지(510)는 플랫폼을 포함할 수도 있지만, 그러나 이것으로 제한되지는 않는다. 다른 예로서, 샘플 스테이지(510)는 샘플(506)의 두께 표면 및/또는 에지와의 접촉을 통해 샘플(506)을 고정하도록 구성될 수도 있다. 예를 들면, 샘플 스테이지(510)는 하나 이상의 점접촉 디바이스(point contact device)를 포함할 수도 있지만, 그러나 이것으로 제한되지는 않는다.
샘플 스테이지(510)는 작동 가능한 스테이지(actuatable stage)를 포함할 수도 있다. 예를 들면, 샘플 스테이지(510)는, 하나 이상의 선형 방향(예를 들면, x 방향, y 방향 및/또는 z 방향)을 따라 샘플(506)을 선택적으로 병진시키기에 적절한 하나 이상의 병진 스테이지(translational stage)를 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 다른 예로서, 샘플 스테이지(510)는, 회전 방향을 따라 샘플(506)을 선택적으로 회전시키기에 적절한 하나 이상의 회전 스테이지를 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 다른 예로서, 샘플 스테이지(510)는, 선택적으로, 선형 방향을 따라 샘플(506)을 병진시키고 및/또는 회전 방향을 따라 샘플(506)을 회전시키기에 적절한 하나 이상의 병진 스테이지 및 회전 스테이지를 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 다른 예로서, 샘플 스테이지(510)는 선택된 특성 묘사 프로세스(예를 들면, 리뷰, 이미징 오버레이, 검사, 또는 등등)에 따라 위치 결정, 포커싱, 및/또는 스캐닝을 위해 샘플(506)을 병진 또는 회전시키도록 구성될 수도 있는데, 그 중 몇몇은 기술 분야에 공지되어 있다.
하나의 실시형태에서, 시스템(500)은 컨트롤러(512)를 포함한다. 예를 들면, 컨트롤러(512)는 유선 및/또는 무선 부분을 포함할 수도 있는 송신 매체에 의해 하나 이상의 프로세스 툴(502), 하나 이상의 프로세스 툴(504), 및/또는 하나 이상의 특성 묘사 툴(508)에 통신 가능하게 커플링될 수도 있다.
다른 실시형태에서, 컨트롤러(512)는 하나 이상의 프로세서(600) 및/또는 메모리(602)를 포함한다. 다른 실시형태에서, 메모리(602)는 프로그램 명령어(604)의 하나 이상의 세트를 저장한다. 다른 실시형태에서, 유저 인터페이스(606)는 컨트롤러(512)에 통신 가능하게 커플링되고 및/또는 그와 함께 통합된다. 예를 들면, 컨트롤러(512)는 유선 및/또는 무선 부분을 포함할 수도 있는 송신 매체를 통해 유저 인터페이스(606)에 커플링될 수도 있다. 다른 실시형태에서, 유저 인터페이스(606)는 하나 이상의 디스플레이 디바이스(608) 및/또는 하나 이상의 유저 입력 디바이스(610)를 포함한다. 다른 실시형태에서, 하나 이상의 디스플레이 디바이스(608)는 하나 이상의 유저 입력 디바이스(610)에 커플링된다. 예를 들면, 하나 이상의 디스플레이 디바이스(608)는, 유선 및/또는 무선 부분을 포함할 수도 있는 송신 매체에 의해 하나 이상의 유저 입력 디바이스(610)에 커플링될 수도 있다.
컨트롤러(512)는, 유선 및/또는 무선 부분을 포함할 수도 있는 송신 매체를 통해 다른 시스템 또는 시스템(500)의 서브시스템(예를 들면, 하나 이상의 프로세스 툴(502), 하나 이상의 프로세스 툴(504), 하나 이상의 특성 묘사 툴(508), 유저 인터페이스(606), 또는 등등)으로부터 데이터 또는 정보를 수신 및/또는 획득하도록 구성될 수도 있다. 컨트롤러(512)는 또한, 유선 및/또는 무선 부분을 포함할 수도 있는 송신 매체에 의해, 데이터 또는 정보(예를 들면, 본원에서 개시되는 발명적 개념의 하나 이상의 프로시져의 출력)를 하나 이상의 시스템 또는 시스템(500)의 서브시스템(예를 들면, 하나 이상의 프로세스 툴(502), 하나 이상의 프로세스 툴(504), 하나 이상의 특성 묘사 툴(508), 유저 인터페이스(606), 또는 등등)으로 송신하도록 구성될 수도 있다. 이와 관련하여, 송신 매체는 시스템(500)의 컨트롤러(512)와 다른 서브시스템 사이의 데이터 링크로서 기능할 수도 있다. 또한, 컨트롤러(512)는 송신 매체(예를 들면, 네트워크 연결)를 통해 외부 시스템으로 데이터를 전송하도록 구성될 수도 있다.
하나 이상의 프로세서(600)는 기술 분야에서 공지되어 있는 임의의 하나 이상의 프로세싱 엘리먼트를 포함할 수도 있다. 이러한 의미에서, 하나 이상의 프로세서(600)는 알고리즘 및/또는 프로그램 명령어(604)를 실행하도록 구성되는 임의의 마이크로프로세서 디바이스를 포함할 수도 있다. 예를 들면, 하나 이상의 프로세서(600)는 데스크탑 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 이미지 컴퓨터, 병렬 프로세서, 핸드헬드 컴퓨터(예를 들면, 태블릿, 스마트폰, 또는 패블릿(phablet)), 또는 다른 컴퓨터 시스템(예를 들면, 네트워크화된 컴퓨터)으로 구성될 수도 있다. 일반적으로, 용어 "프로세서"는, 비일시적 메모리 매체(예를 들면, 메모리(602))로부터의 프로그램 명령어(604)의 하나 이상의 세트를 실행하는 하나 이상의 프로세싱 엘리먼트를 갖는 임의의 디바이스를 포괄하도록 광범위하게 정의될 수도 있다. 또한, 시스템(500)의 상이한 서브시스템(예를 들면, 하나 이상의 프로세스 툴(502), 하나 이상의 프로세스 툴(504), 하나 이상의 특성 묘사 툴(508), 유저 인터페이스(606), 또는 등등)은 본 개시 전체에 걸쳐 설명되는 단계의 적어도 일부를 실행하기에 적합한 프로세서 또는 로직 엘리먼트를 포함할 수도 있다. 따라서, 상기의 설명은 본 개시에 대한 제한으로서가 아니라 단지 예시로서 해석되어야 한다.
메모리(602)는 관련된 하나 이상의 프로세서(600)에 의해 실행 가능한 프로그램 명령어(604)의 하나 이상의 세트를 저장하기에 적절한 기술 분야에서 공지되어 있는 임의의 저장 매체를 포함할 수도 있다. 예를 들면, 메모리(602)는 비일시적 메모리 매체를 포함할 수도 있다. 메모리(602)는, 리드 온리 메모리, 랜덤 액세스 메모리, 자기 또는 광학 메모리 디바이스(예를 들면, 디스크), 자기 테이프, 솔리드 스테이트 드라이브, 및 등등을 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 메모리(602)는 디스플레이 정보를 유저 인터페이스(606)의 디스플레이 디바이스에 제공하도록 구성될 수도 있다. 메모리(602)는 또한 유저 인터페이스(606)의 유저 입력 디바이스로부터의 유저 입력 정보를 저장하도록 구성될 수도 있다. 메모리(602)는 하나 이상의 프로세서(600)와 함께 공통 컨트롤러(512) 하우징 내에 수용될 수도 있다. 메모리(602)는, 대안적으로 또는 추가적으로, 프로세서(600) 및/또는 컨트롤러(512)의 공간적 위치와 관련하여 원격에 위치될 수도 있다. 예를 들면, 하나 이상의 프로세서(600) 및/또는 컨트롤러(512)는, 네트워크(예를 들면, 인터넷, 인트라넷, 및 등등)를 통해 액세스 가능한 원격 메모리(602)(예를 들면, 서버)에 액세스할 수도 있다.
다른 실시형태에서, 컨트롤러(512)는 하나 이상의 프로세서(600)를 통해 메모리(602) 상에 저장되는 프로그램 명령어(604)으로부터 하나 이상의 반도체 제조 프로세스, 하나 이상의 반도체 특성 묘사 프로세스, 하나 이상의 모델링 프로세스, 및/또는 하나 이상의 시스템 분석 프로세스를 실행한다. 예를 들면, 하나 이상의 프로그램 명령어(604)는 하나 이상의 프로세서(600)로 하여금 반도체 웨이퍼 맵에 필터링을 적용하게 하도록, 필터링된 반도체 웨이퍼 맵을 다이 스택으로 분리하게 하도록, 근접한 다이 스택을 비교하는 것에 의해 다이 비교 통계치를 생성하게 하도록, 및/또는 다이 비교 통계치에 적어도 하나의 검사 임계치를 적용하는 것에 의해 편위 맵을 생성하게 하도록 구성될 수도 있다. 다른 예로서, 하나 이상의 프로그램 명령어(604)는 하나 이상의 프로세서(600)로 하여금 특성 묘사 툴로부터 신호를 수신하게 하도록 및/또는 프로세스 툴에 대한 결정된 편위 맵에 기초하여 제어 신호를 생성하게 하도록 구성될 수도 있다. 일반적으로, 프로그램 명령어의 하나 이상의 세트(604)는 하나 이상의 프로세서(600)로 하여금 본 개시의 전반에 걸쳐 설명되는 하나 이상의 방법(예를 들면, 방법(100) 및/또는 방법(400))의 임의의 단계를 실행하게 하도록 구성될 수도 있다.
비록 본 개시의 실시형태가 컨트롤러(512)를 하나 이상의 프로세스 툴(502), 하나 이상의 프로세스 툴(504), 및/또는 하나 이상의 특성 묘사 툴(508)로부터의 독립형 컴포넌트로서 예시하지만, 본원에서, 샘플(506)의 공간적 특성을 결정하기 위한 임의의 제조 프로세스, 특성 묘사 프로세스, 모델링 프로세스, 및/또는 시스템 분석 프로세스는 하나 이상의 프로세스 툴(502), 하나 이상의 프로세스 툴(504), 및/또는 하나 이상의 특성 묘사 툴(508) 내에 통합되는 컨트롤러를 통해 구현될 수도 있다는 것을 유의한다. 따라서, 상기의 설명은 본 개시의 범위의 제한으로서가 아니라 단지 예시로서 해석되어야 한다.
하나 이상의 디스플레이 디바이스(608)는 기술 분야에서 공지되어 있는 임의의 디스플레이 디바이스를 포함할 수도 있다. 예를 들면, 하나 이상의 디스플레이 디바이스(608)는 액정 디스플레이(liquid crystal display; LCD)를 포함할 수도 있지만, 그러나 이것으로 제한되지는 않는다. 다른 예로서, 하나 이상의 디스플레이 디바이스(608)는 유기 발광 다이오드(organic light-emitting diode; OLED) 기반의 디스플레이를 포함할 수도 있지만, 그러나 이것으로 제한되지는 않는다. 다른 예로서, 하나 이상의 디스플레이 디바이스(608)는 CRT 디스플레이를 포함할 수도 있지만, 그러나 이것으로 제한되지는 않는다. 기술 분야의 숙련된 자는, 다양한 디스플레이 디바이스가 본 발명에서의 구현에 적합할 수도 있고, 디스플레이 디바이스의 특정한 선택은, 폼팩터, 비용, 및 등등을 포함하는, 그러나 이들로 제한되지는 않는 다양한 요인에 의존할 수도 있다는 것을 인식해야 한다. 일반적으로, 유저 입력 디바이스(예를 들면, 터치스크린, 베젤 장착형 인터페이스(bezel mounted interface), 키보드, 마우스, 트랙패드, 및 등등)와 통합 가능한 임의의 디스플레이 디바이스가 본 발명에서의 구현에 적합하다.
하나 이상의 유저 입력 디바이스(610)는 기술 분야에서 공지되어 있는 임의의 유저 입력 디바이스를 포함할 수도 있다. 예를 들면, 하나 이상의 유저 입력 디바이스(610)는, 키보드, 키패드, 터치스크린, 레버, 노브(knob), 스크롤 휠, 트랙볼, 스위치, 다이얼, 슬라이딩 바, 스크롤 바, 슬라이드, 핸들, 터치 패드, 패들, 스티어링 휠, 조이스틱, 베젤 입력 디바이스, 또는 등등을 포함할 수도 있지만, 그러나 이들로 제한되지는 않는다. 터치스크린 인터페이스의 경우, 기술 분야의 숙련된 자는 많은 수의 터치스크린 인터페이스가 본 발명에서의 구현에 적합할 수도 있다는 것을 인식해야 한다. 예를 들면, 하나 이상의 디스플레이 디바이스(608)는, 용량성 터치스크린, 저항성 터치스크린, 표면 음향 기반의 터치스크린, 적외선 기반의 터치스크린, 또는 등등과 같은, 그러나 이들로 제한되지는 않는 터치스크린 인터페이스와 통합될 수도 있다. 일반적으로, 디스플레이 디바이스의 디스플레이 부분과 통합 가능한 임의의 터치스크린 인터페이스가 본 발명에서의 구현에 적합하다. 다른 실시형태에서, 하나 이상의 유저 입력 디바이스(610)는 베젤 장착형 인터페이스를 포함할 수도 있지만, 그러나 이것으로 제한되지는 않는다.
비록 본 개시의 실시형태가 하나 이상의 프로세스 툴(502), 하나 이상의 프로세스 툴(504), 및 하나 이상의 특성 묘사 툴(508)을 시스템(500)의 컴포넌트로서 설명하지만, 본원에서, 하나 이상의 프로세스 툴(502), 하나 이상의 프로세스 툴(504), 및/또는 하나 이상의 특성 묘사 툴(508)은 시스템(500)의 필수의 또는 필요로 되는 컴포넌트가 아닐 수도 있다는 것을 유의한다. 예를 들면, 하나 이상의 프로세스 툴(502), 하나 이상의 프로세스 툴(504), 및/또는 하나 이상의 특성 묘사 툴(508)은 시스템(500)으로부터 분리되고 중간 소스(예를 들면, 컨트롤러(512), 서버, 또는 등등)를 통해 시스템(500)에 통신 가능하게 커플링되는 컴포넌트일 수도 있다. 따라서, 상기의 설명은 본 개시의 범위의 제한으로서가 아니라 단지 예시로서 해석되어야 한다.
비록 본 개시의 실시형태가 시스템(500)의 컴포넌트로서 컨트롤러(512)를 설명하지만, 본원에서, 컨트롤러(512)는 시스템(500)의 필수의 또는 필요로 되는 컴포넌트가 아닐 수도 있다는 것을 유의한다. 또한, 본 개시의 실시형태가 시스템(500)의 컴포넌트로서 유저 인터페이스(606)를 설명하지만, 본원에서, 유저 인터페이스(606)는 시스템(500)의 필수의 또는 필요로 되는 컴포넌트가 아닐 수도 있다는 것을 유의한다. 따라서, 상기의 설명은 본 개시의 범위의 제한으로서가 아니라 단지 예시로서 해석되어야 한다.
본 개시의 이점은 프로세스 유도 편위 특성 묘사를 포함한다. 본 개시의 이점은 또한, 웨이퍼 지오메트리 계측 프로세스를 웨이퍼 검사 프로세스와 결합하는 것에 의해 위치가 정해지는 편위에 응답하여 특성 묘사 프로세스의 제어를 통해 특성 묘사 툴의 성능을 향상시켜, 제조 프로세스에 의해 야기되는 편위를 검출할 때 증가된 감도 및 정확도를 촉진시키는 것을 포함한다. 본 개시의 이점은 또한, 웨이퍼 지오메트리 계측 프로세스를 웨이퍼 검사 프로세스와 결합하는 것에 의해 위치가 정해지는 편위에 응답하여 제조 툴을 조정하는 것에 의한 제조 프로세스의 제어를 통해 제조 툴의 성능을 향상시켜, 제조 프로세스에 의해 야기되는 편위를 검출할 때 증가된 감도 및 정확도를 촉진시키는 것을 포함한다.
기술 분야에서 숙련된 자는, 시스템의 양태의 하드웨어, 소프트웨어, 및/또는 펌웨어 구현예 사이에서 남아 있는 차이가 거의 없는 지점까지 최신 기술이 향상되었다는 것을 인식할 것이다; 하드웨어, 소프트웨어, 및/또는 펌웨어의 사용은, 일반적으로(소정의 상황에서 하드웨어와 소프트웨어 사이의 선택이 중요해질 수 있다는 점에서 항상은 아님) 비용 대 효율성 절충을 나타내는 설계 선택이다. 기술 분야에서 숙련된 자는, 본원에서 설명되는 프로세스 및/또는 시스템 및/또는 다른 기술을 유효하게 할 수 있는 다양한 수단(예를 들면, 하드웨어, 소프트웨어, 및/또는 펌웨어)이 존재한다는 것, 및 선호되는 수단은 프로세스 및/또는 시스템 및/또는 다른 기술이 배치되는 상황에 따라 변할 것이다는 것을 인식할 것이다. 예를 들면, 속도 및 정확도가 가장 중요하다는 것을 구현자(implementer)가 결정하면, 구현자는 주로 하드웨어 및/또는 펌웨어 수단을 선택할 수도 있거나; 대안적으로, 유연성이 가장 중요하면, 구현자는 주로 소프트웨어 구현을 선택할 수도 있거나; 또는, 여전히 다시 대안적으로, 구현자는 하드웨어, 소프트웨어, 및/또는 펌웨어의 몇몇 조합을 선택할 수도 있다. 그러므로, 본원에서 설명되는 프로세스 및/또는 디바이스 및/또는 다른 기술을 유효하게 할 수도 있는 여러 가지 가능한 수단이 존재하는데, 활용될 임의의 수단이, 수단이 배치될 상황 및 구현자의 특정한 관심(예를 들면, 속도, 유연성, 또는 예측 가능성)에 의존하는 선택 사항이며, 이들 중 임의의 것은 변할 수도 있다는 점에서, 수단 중 어느 것도 다른 것에 비해 본질적으로 더 우수하지는 않다. 기술 분야에서 숙련된 자는, 구현예의 광학적 양태(optical aspect)가 광학적으로 지향된 하드웨어, 소프트웨어, 및 또는 펌웨어를 통상적으로 활용할 것이다는 것을 인식할 것이다.
본원에서 설명되는 몇몇 구현예에서, 논리적 및 유사한 구현예는 소프트웨어 또는 다른 제어 구조를 포함할 수도 있다. 전자 회로부(circuitry)는, 예를 들면, 본원에서 설명되는 바와 같은 다양한 기능을 구현하도록 구성되고 배열되는 하나 이상의 전류 경로를 가질 수도 있다. 몇몇 구현예에서, 하나 이상의 매체는, 그러한 매체가 본원에서 설명되는 바와 같이 수행하도록 동작 가능한 디바이스 검출 가능 명령어를 유지 또는 송신할 때 디바이스 검출 가능 구현예를 담당하도록 구성될 수도 있다. 몇몇 변형예에서, 예를 들면, 구현예는, 예컨대 본원에서 설명되는 하나 이상의 동작과 관련하여 하나 이상의 명령어의 수신 또는 그 송신을 수행하는 것에 의해, 현존하는 소프트웨어 또는 펌웨어의, 또는 게이트 어레이 또는 프로그래머블 하드웨어의 업데이트 또는 수정을 포함할 수도 있다. 대안적으로 또는 추가적으로, 몇몇 변형예에서, 구현예는, 특수 목적의 하드웨어, 소프트웨어, 펌웨어 컴포넌트, 및/또는 특수 목적의 컴포넌트를 실행하는 또는 다르게는 호출하는 범용 컴포넌트를 포함할 수도 있다. 명세서 또는 다른 구현예는 본원에 설명되는 바와 같은 유형의 송신 매체의 하나 이상의 인스턴스에 의해, 옵션 사항으로 패킷 송신에 의해 또는 다르게는 다양한 시간에 분산된 매체를 통해 전달하는 것에 의해 송신될 수도 있다.
대안적으로 또는 추가적으로, 구현예는, 본원에서 설명되는 사실상 임의의 기능적 동작의 하나 이상의 발생을 가능하게 하기 위한, 트리거하기 위한, 조정하기 위한, 요청하기 위한 또는 다르게는 야기하기 위한 회로부를 호출하는 것 또는 특수 목적 명령어 시퀀스를 실행하는 것을 포함할 수도 있다. 몇몇 변형예에서, 본원에서의 동작적 또는 다른 논리적 설명은 소스 코드로서 표현될 수도 있고 실행 가능한 명령어 시퀀스로서 컴파일될 수도 있거나 또는 다르게는 호출될 수도 있다. 몇몇 상황에서, 예를 들면, 구현예는, 전체적으로 또는 부분적으로, C++과 같은 소스 코드 또는 다른 코드 시퀀스에 의해 제공될 수도 있다. 다른 구현예에서, 상업적으로 이용 가능한 및/또는 기술 분야의 기술을 사용하는 소스 또는 다른 코드 구현은, 하이 레벨 디스크립터 언어로 컴파일/구현/번역/변환될 수도 있다(예를 들면, 설명된 기술을 초기에는 C, C++, 파이썬(python), Ruby on Rails(루비 온 레일즈), Java(자바), PHP, .NET(닷넷), 또는 Node.js로 구현하고 그 후 프로그래밍 언어 구현예를, 로직 합성 가능 언어 구현예, 하드웨어 기술 언어 구현예, 하드웨어 설계 시뮬레이션 구현예, 및/또는 다른 그러한 유사한 표현 모드(들)로 변환함). 예를 들면, 논리적 표현(예를 들면, 컴퓨터 프로그래밍 언어 구현예)의 일부 또는 전부는 (예를 들면, 하드웨어 기술 언어(Hardware Description Language; HDL) 및/또는 초고속 집적 회로 하드웨어 기술 언어(Very High Speed Integrated Circuit Hardware Descriptor Language; VHDL)를 통해) Verilog(베릴로그) 타입의 하드웨어 설명으로서, 또는 그 다음 하드웨어(예를 들면, 주문형 집적 회로)를 갖는 물리적 구현예를 생성하기 위해 사용될 수도 있는 다른 회로부 모델로서 나타날 수도 있다. 기술 분야의 숙련된 자는 이들 교시에 비추어 적절한 송신 또는 계산 엘리먼트, 재료 공급부, 액추에이터, 또는 다른 구조체를 획득, 구성 및 최적화하는 방법을 인식할 것이다.
전술한 상세한 설명은 블록도, 플로우차트, 및/또는 예의 사용을 통해 디바이스 및/또는 프로세스의 다양한 실시형태를 기술하였다. 그러한 블록도, 플로우차트, 및/또는 예가 하나 이상의 기능 및/또는 동작을 포함하는 한, 그러한 블록도, 플로우차트, 또는 예 내에서의 각각의 기능 및/또는 동작은, 하드웨어, 소프트웨어, 펌웨어 또는 이들의 실질적으로 임의의 조합의 범위에 의해, 개별적으로 및/또는 집합적으로, 구현될 수 있다는 것이 기술 분야 내의 사람들에 의해 이해될 것이다. 하나의 실시형태에서, 본원에서 설명되는 주제의 여러 가지 부분은, 주문형 집적 회로(Application Specific Integrated Circuit; ASIC), 필드 프로그래머블 게이트 어레이(Field Programmable Gate Array; FPGA), 디지털 신호 프로세서(digital signal processor; DSP), 또는 다른 통합된 포맷을 통해 구현될 수도 있다. 그러나, 기술 분야의 숙련된 자는, 본원에서 개시되는 실시형태의 몇몇 양태가, 전체적으로는 또는 부분적으로는, 집적 회로에서, 하나 이상의 컴퓨터 상에서 실행하는 하나 이상의 컴퓨터 프로그램으로서(예를 들면, 하나 이상의 컴퓨터 시스템 상에서 실행하는 하나 이상의 프로그램으로서), 하나 이상의 프로세서 상에서 실행하는 하나 이상의 프로그램으로서(예를 들면, 하나 이상의 마이크로프로세서 상에서 실행하는 하나 이상의 프로그램으로서), 펌웨어로서, 또는 실질적으로 이들의 임의의 조합으로서 등가적으로 구현될 수 있다는 것, 및 소프트웨어 및/또는 펌웨어에 대한 코드를 기록하는 것 및/또는 회로부를 지정하는 것은 본 개시의 측면에서, 충분히, 기술 분야에서 숙련된 자의 기술 내에 있을 것이다는 것을 인식할 것이다. 또한, 기술 분야의 숙련된 자는, 본원에서 설명되는 주제의 메커니즘이 다양한 형태의 프로그램 제품으로서 분배될 수도 있다는 것, 및 분배를 실제로 실행하기 위해 사용되는 신호 보유 매체(signal bearing medium)의 특정한 타입에 무관하게, 본원에서 설명되는 주제의 예시적인 실시형태가 적용될 수도 있다는 것을 인식할 것이다. 신호 보유 매체의 예는 다음을 포함하지만, 그러나 이들로 제한되는 것은 아니다: 플로피 디스크, 하드 디스크 드라이브, 콤팩트 디스크(Compact Disc; CD), 디지털 비디오 디스크(Digital Video Disk; DVD), 디지털 테이프 , 컴퓨터 메모리, 등등과 같은 기록 가능 타입 매체; 및 디지털 및/또는 아날로그 통신 매체(예를 들면, 광섬유 케이블, 도파관, 유선 통신 링크, 무선 통신 링크(예를 들면, 송신기, 수신기, 송신 로직, 수신 로직, 등등), 등등)와 같은 송신 타입 매체.
일반적으로, 기술 분야의 숙련된 자는, 본원에서 설명되는 다양한 실시형태가, 하드웨어, 소프트웨어, 펌웨어 및/또는 실질적으로 이들의 임의의 조합과 같은 광범위한 전기적 컴포넌트를 갖는 다양한 타입의 전기 기계 시스템(electro-mechanical system); 및 강체(rigid body), 스프링 또는 비틀림 바디(torsional body), 유압, 전기 자기적으로 작동되는 디바이스, 및/또는 실질적으로 이들의 임의의 조합과 같은, 기계적 힘 또는 모션을 부여할 수도 있는 광범위한 컴포넌트에 의해, 개별적으로 및/또는 집합적으로, 구현될 수 있다는 것을 인식할 것이다. 결과적으로, 본원에서 사용될 때, "전자 기계 시스템"은, 트랜스듀서와 동작 가능하게 커플링되는 전기 회로부(예를 들면, 액추에이터, 모터, 압전 결정(piezoelectric crystal), 마이크로 전기 기계 시스템(Micro Electro Mechanical System; MEMS), 등등), 적어도 하나의 별개의 전기 회로를 구비하는 전기 회로부, 적어도 하나의 집적 회로를 구비하는 전기 회로부, 적어도 하나의 주문형 집적 회로를 구비하는 전기 회로부, 컴퓨터 프로그램에 의해 구성되는 범용 컴퓨팅 디바이스(예를 들면, 본원에서 설명되는 프로세스 및/또는 디바이스를 적어도 부분적으로 실행하는 컴퓨터 프로그램에 의해 구성되는 범용 컴퓨터, 또는 본원에서 설명되는 프로세스 및/또는 디바이스를 적어도 부분적으로 실행하는 컴퓨터 프로그램에 의해 구성되는 마이크로프로세서)를 형성하는 전기 회로부, 메모리 디바이스(예를 들면, 메모리(예를 들면, 랜덤 액세스, 플래시, 리드 온리, 등등)의 형태)를 형성하는 전기 회로부, 통신 디바이스(예를 들면, 모뎀, 통신 스위치, 또는 광전기 기기)를 형성하는 전기 회로부, 및/또는 광학적 또는 다른 아날로그와 같은, 이들에 대한 임의의 비 전기적 아날로그를 포함하지만, 그러나 이들로 제한되지는 않는다. 기술 분야의 숙련된 자는 또한, 전자 기계 시스템의 예가, 다양한 소비자 전자장치 시스템(consumer electronics system), 의료 디바이스뿐만 아니라, 모터 구동식 운반 시스템(motorized transport system), 공장 자동화 시스템, 보안 시스템, 및/또는 통신/컴퓨팅 시스템과 같은 다른 시스템을 포함하지만, 그러나 이들로 제한되지는 않는다는 것을 인식할 것이다. 기술 분야의 숙련된 자는, 본원에서 사용되는 바와 같은 전자 기계가, 문맥이 달리 지시할 수도 있는 바를 제외하면, 전기적 및 기계적 작동 둘 모두를 갖는 시스템으로 반드시 제한되는 것은 아니다는 것을 인식할 것이다.
일반적으로, 기술 분야의 숙련된 자는, 광범위한 하드웨어, 소프트웨어, 펌웨어, 및/또는 이들의 임의의 조합에 의해, 개별적으로 및/또는 집합적으로, 구현될 수 있는 본원에서 설명되는 다양한 양태가, 다양한 타입의 "전기 회로부"로 구성되는 것으로 간주될 수 있다는 것을 인식할 것이다. 결과적으로, 본원에서 사용될 때, "전기 회로부"는, 적어도 하나의 별개의 전기 회로를 구비하는 전기 회로부, 적어도 하나의 집적 회로를 구비하는 전기 회로부, 적어도 하나의 주문형 집적 회로를 구비하는 전기 회로부, 컴퓨터 프로그램에 의해 구성되는 범용 컴퓨팅 디바이스(예를 들면, 본원에서 설명되는 프로세스 및/또는 디바이스를 적어도 부분적으로 실행하는 컴퓨터 프로그램에 의해 구성되는 범용 컴퓨터, 또는 본원에서 설명되는 프로세스 및/또는 디바이스를 적어도 부분적으로 실행하는 컴퓨터 프로그램에 의해 구성되는 마이크로프로세서)를 형성하는 전기 회로부, 메모리 디바이스(예를 들면, 메모리(예를 들면, 랜덤 액세스, 플래시, 리드 온리, 등등)의 형태)를 형성하는 전기 회로부, 및/또는 통신 디바이스(예를 들면, 모뎀, 통신 스위치, 또는 광전기 기기, 등등)를 형성하는 전기 회로부를 포함하지만, 그러나 이들로 제한되지는 않는다. 기술 분야의 스킬을 가진 자는, 본원에서 설명되는 주제가 아날로그 또는 디지털 방식으로 또는 이들의 어떤 조합으로 구현될 수도 있다는 것을 인식할 것이다.
기술 분야의 숙련된 자는 본원에서 설명되는 디바이스 및/또는 프로세스의 적어도 일부가 데이터 프로세싱 시스템 안으로 통합될 수 있다는 것을 인식할 것이다. 기술 분야에서 숙련된 자는, 데이터 프로세싱 시스템이 일반적으로, 시스템 유닛 하우징, 비디오 디스플레이 디바이스, 휘발성 또는 불휘발성 메모리와 같은 메모리, 마이크로프로세서 또는 디지털 신호 프로세서와 같은 프로세서, 오퍼레이팅 시스템, 드라이버, 그래픽 유저 인터페이스, 및 애플리케이션 프로그램과 같은 계산 엔티티(computational entity), 하나 이상의 상호 작용 디바이스(예를 들면, 터치 패드, 터치 스크린, 안테나, 등등), 및/또는 피드백 루프 및 제어 모터(예를 들면, 위치 및/또는 속도를 감지하기 위한 피드백; 컴포넌트 및/또는 양을 이동 및/또는 조정하기 위한 제어 모터)를 포함하는 제어 시스템 중 하나 이상을 포함한다는 것을 인식할 것이다. 데이터 프로세싱 시스템은, 데이터 컴퓨팅/통신 및/또는 네트워크 컴퓨팅/통신 시스템에서 통상적으로 발견되는 것들과 같은, 임의의 적절한 상업적으로 이용 가능한 컴포넌트를 활용하여 구현될 수도 있다.
기술 분야에서 숙련된 자는, 본원에서 설명되는 컴포넌트(예를 들면, 동작), 디바이스, 및 오브젝트, 및 그들에 수반하는 논의가 개념적 명확화를 위한 예로서 사용된다는 것 및 다양한 구성 수정이 고려된다는 것을 인식할 것이다. 결과적으로, 본원에서 사용되는 바와 같이, 기술되는 특정한 예 및 수반되는 논의는, 그들의 더욱 일반적인 클래스를 대표하도록 의도된다. 일반적으로, 임의의 특정한 예의 사용은, 그 클래스를 대표하도록 의도되며, 특정한 컴포넌트(예를 들면, 동작), 디바이스 및 오브젝트의 비포함은, 제한으로서 간주되지 않아야 한다.
유저가 본원에서 단일의 인물로서 설명되지만, 기술 분야의 숙련된 자는, 문맥이 달리 지시하지 않는 한, 유저가 인간 유저, 로봇 유저(예를 들면, 계산 엔티티), 및/또는 실질적으로 이들의 임의의 조합(예를 들면, 유저는 하나 이상의 로봇 에이전트에 의해 지원받을 수도 있음)을 대표할 수도 있다는 것을 인식할 것이다. 기술 분야의 숙련된 자는, 일반적으로, 문맥이 달리 지시하지 않는 한, 그것이 "전송자(sender)" 및/또는 그러한 용어가 본원에서 사용되는 바와 같이 다른 엔티티 지향 용어로 말해질 수도 있다는 것을 인식할 것이다.
본원에서의 실질적으로 임의의 복수의 및/또는 단수의 용어의 사용과 관련하여, 기술 분야에서 기술을 가진 자는, 맥락 및/또는 애플리케이션에 적절하다면, 복수로부터 단수로 및/또는 단수로부터 복수로 변환할 수 있다. 다양한 단수의/복수의 조합은 명확화를 위해 본원에서 명시적으로 기술되지 않는다.
본원에서 설명되는 주제는, 때때로, 상이한 다른 컴포넌트 내에 포함되는, 또는 상이한 다른 컴포넌트와 연결되는 상이한 다른 컴포넌트를 예시한다. 그렇게 묘사된 아키텍쳐는 단순히 예시적인 것이다는 것, 및 실제로는, 동일한 기능성(functionality)을 달성하는 많은 다른 아키텍쳐가 구현될 수도 있다는 것이 이해되어야 한다. 개념적인 의미에서, 동일한 기능성을 달성하기 위한 컴포넌트의 임의의 배치는, 소망되는 기능성이 달성되도록, 유효하게 "관련"된다. 그러므로, 특정한 기능성을 달성하기 위해 본원에서 결합되는 임의의 두 개의 컴포넌트는, 아키텍쳐 또는 중간 컴포넌트에 관계없이, 소망되는 기능성이 달성되도록, 서로 "관련되는" 것으로 보일 수 있다. 마찬가지로, 그렇게 관련되는 임의의 두 개의 컴포넌트는 또한, 소망되는 기능성을 달성하도록 서로 "동작 가능하게 연결되는" 또는 "동작 가능하게 커플링되는" 것으로도 보일 수 있으며, 그렇게 관련될 수 있는 임의의 두 개의 컴포넌트는 또한, 소망되는 기능성을 달성하도록 서로 "동작 가능하게 커플링 가능한" 것으로 보일 수 있다. 동작 가능하게 커플링 가능한 것의 구체적인 예는, 물리적으로 결합 가능한 및/또는 물리적으로 상호 작용하는 컴포넌트, 및/또는 무선으로 상호 작용 가능한 및/또는 무선으로 상호 작용하는 컴포넌트, 및/또는 논리적으로 상호 작용하는 및/또는 논리적으로 상호 작용 가능한 컴포넌트를 포함하지만, 그러나 이들로 제한되지는 않는다.
몇몇 예에서, 하나 이상의 컴포넌트는, 본원에서, "~하도록 구성되는(configured to)", "~하도록 구성 가능한(configurable to)", "~하도록 동작 가능한/동작하는(operable/operative to)", "적응되는/적응 가능한(adapted/adaptable)", "~을 할 수 있는(able to)", "~에 부합 가능한/~을 따르는(conformable/conformed to)", 등등으로 지칭될 수도 있다. 기술 분야의 숙련된 자는, 문맥이 달리 요구하지 않는 한, 그러한 용어(예를 들면, "~하도록 구성되는")는 일반적으로 활성 상태 컴포넌트 및/또는 비활성 상태 컴포넌트 및/또는 대기 상태 컴포넌트를 포괄할 수 있다는 것을 인식할 것이다.
본원에서 설명되는 본 주제의 특정한 양태가 도시되고 설명되었지만, 본원의 교시에 기초하여, 본원에서 설명되는 주제 및 그것의 더 넓은 양태로부터 벗어나지 않으면서 변경 및 수정이 이루어질 수도 있고, 따라서 첨부된 청구범위는 본원에서 설명되는 주제의 진정한 취지와 범위 내에 있는 모든 그러한 변경예 및 수정예를 그들의 범위 내에 포괄할 것이다는 것이 기술 분야의 숙련된 자에게는 명백할 것이다. 일반적으로, 본원에서, 그리고 특히 첨부된 청구범위(예를 들면, 첨부된 청구범위의 특징부(body))에서 사용되는 용어는 "열린" 용어로서 일반적으로 의도된다는 것이 기술 분야 내의 사람들에 의해 이해될 것이다(예를 들면, 용어 "포함하는"은 "~을 포함하지만 그러나 ~에 제한되지는 않는"으로 해석되어야 하고, 용어 "구비하는"은 "적어도 구비하는"으로 해석되어야 하고, 용어 "포함한다"는 "~을 포함하지만 그러나 ~에 제한되지는 않는"으로 해석되어야 하고, 등등이다). 도입된 청구항 기재(recitation)의 특정한 수가 의도되면, 그러한 의도는 청구항에서 명시적으로 기재될 것이고, 그러한 기재가 없는 경우, 그러한 의도는 존재하지 않는다는 것이 기술 분야 내의 사람들에 의해 추가로 이해될 것이다. 예를 들면, 이해에 대한 보조로서, 다음의 첨부된 청구범위는, 청구항 기재를 도입하기 위해 도입 어구(phrase) "적어도 하나" 및 "하나 이상"의 사용을 포함할 수도 있다. 그러나, 그러한 어구의 사용은, 부정 관사 "a(한)" 또는 "an(한)"에 의한 청구항 기재의 도입이 그렇게 도입된 청구항 기재를 포함하는 임의의 특정한 청구항을, 심지어 동일한 청구항이 도입 어구 "하나 이상" 또는 "적어도 하나" 및 "a(한)" 또는 "an(한)"과 같은 부정 관사를 포함하는 경우에도, 단지 하나의 그러한 기재를 포함하는 청구항으로 제한한다는 것을 의미하도록 해석되어서는 안된다(예를 들면, "a(한)" 및/또는 "한(an)"은 "적어도 하나" 또는 "하나 이상"을 의미하는 것으로 통상적으로 해석되어야 한다); 청구항 기재를 도입하기 위해 사용되는 정관사의 사용에 대해서도 마찬가지이다. 게다가, 도입된 청구항 기재의 특정한 수가 명시적으로 기재되더라도, 그러한 기재는 적어도 기재된 수를 의미하도록 통상적으로 해석되어야 한다는 것을 기술 분야의 숙련된 자는 인식할 것이다(예를 들면, 다른 수식어 없이 "두 개의 기재"의 순수한 기재는, 적어도 두 개의 기재, 또는 둘 이상의 기재를 통상적으로 의미한다. 더구나, "A, B 및 C 중 적어도 하나, 등등"과 유사한 관례가 사용되는 그들 경우에, 일반적으로 그러한 구성은 기술 분야에서 기술을 가진 자가 그 관례를 이해할 것이다는 의미로 의도된다(예를 들면, "A, B, 및 C 중 적어도 하나를 구비하는 시스템"은, A를 단독으로, B를 단독으로, C를 단독으로, A와 B를 함께, A와 C를 함께, B와 C를 함께, 및/또는 A, B, 및 C를 함께, 등등을 구비하는 시스템을 포함할 것이지만, 그러나 이들로 제한되지는 않는다). "A, B 또는 C 중 적어도 하나, 등등"과 유사한 관례가 사용되는 그들 경우에, 일반적으로 그러한 구성은 기술 분야에서 스킬을 가진 자가 그 관례를 이해할 것이다는 의미로 의도된다(예를 들면, "A, B, 또는 C 중 적어도 하나를 구비하는 시스템"은, A를 단독으로, B를 단독으로, C를 단독으로, A와 B를 함께, A와 C를 함께, B와 C를 함께, 및/또는 A, B, 및 C를 함께, 등등을 구비하는 시스템을 포함할 것이지만, 그러나 이들로 제한되지는 않는다). 상세한 설명에서든, 청구범위에서든, 또는 도면에서든 간에, 통상적으로, 둘 이상의 대안적인 용어를 제시하는 이접(disjunctive) 단어 및/또는 어구는, 문맥이 달리 지시하지 않는 한, 용어 중 하나, 용어 중 어느 하나, 또는 용어 양자를 포함하는 가능성을 고려하는 것으로 이해되어야 한다는 것이, 기술 분야 내의 사람들에 의해 추가로 이해될 것이다. 예를 들면, 어구 "A 또는 B"는 "A" 또는 "B" 또는 "A 및 B"의 가능성을 포함하는 것으로 통상적으로 이해될 것이다.
첨부된 청구범위와 관련하여, 기술 분야의 숙련된 자는 청구범위 내에서의 기재된 동작이 일반적으로 임의의 순서로 수행될 수도 있다는 것을 인식할 것이다. 또한, 다양한 동작 흐름이 시퀀스(들)에서 제시되지만, 다양한 동작은 예시되는 것들 이외의 순서로 수행될 수도 있거나, 또는 동시에 수행될 수도 있다는 것이 이해되어야 한다. 그러한 대안적인 순서화(ordering)의 예는, 문맥이 그렇지 않다고 지시하지 않는 한, 중첩하는, 인터리빙된, 인터럽트된, 재배열되는, 증분적, 예비적, 보충적, 동시적, 역순의, 또는 다른 변형의 순서화를 포함할 수도 있다. 더구나, "~에 응답하는", ~에 관련되는" 또는 다른 과거 시제 형용사와 같은 용어는, 문맥이 그렇지 않다고 지시하지 않는 한, 일반적으로 그러한 변형어를 배제하도록 의도되지는 않는다.
비록 본 발명의 특정한 실시형태가 예시되었지만, 전술한 개시의 범위와 취지에서 벗어나지 않으면서 기술 분야의 숙련된 자에 의해 본 발명의 다양한 수정예 및 실시형태가 이루어질 수도 있다는 것은 명백하다. 본 개시 및 본 개시의 수반하는 이점 중 많은 것은 전술한 설명에 의해 이해될 것으로 믿어지며, 개시된 주제를 벗어나지 않으면서 또는 개시된 주제의 중요한 이점의 전체를 희생하지 않으면서, 컴포넌트의 형태, 구성 및 배치에서 다양한 변경이 이루어질 수도 있다는 것이 명백할 것이다. 설명되는 형태는 단지 설명을 위한 것이며, 그러한 변경예를 포괄하고 포함하는 것이 하기의 청구범위의 의도이다. 따라서, 본 발명의 범위는 본원에 첨부된 청구범위에 의해서만 제한되어야 한다.

Claims (28)

  1. 시스템으로서,
    컨트롤러를 포함하되, 상기 컨트롤러는 하나 이상의 프로세서 및 하나 이상의 세트의 프로그램 명령어를 저장하도록 구성되는 메모리를 포함하고, 상기 하나 이상의 프로세서는 상기 하나 이상의 세트의 프로그램 명령어를 실행하도록 구성되고, 상기 하나 이상의 세트의 프로그램 명령어는, 상기 하나 이상의 프로세서로 하여금:
    반도체 웨이퍼 맵에 필터링을 적용하게 하도록;
    상기 필터링된 반도체 웨이퍼 맵을 복수의 다이로 분리하게 하도록;
    상기 복수의 다이에 대한 다이 비교 통계치(die comparison statistic)의 세트를 생성하게 하도록;
    상기 다이 비교 통계치의 세트에 적어도 하나의 검사 임계치를 적용하는 것에 의해 적어도 하나의 편위(excursion) 맵을 생성하게 하도록; 그리고
    상기 적어도 하나의 편위 맵 내에서 적어도 하나의 편위를 검출하게 하도록
    구성된 것인, 시스템.
  2. 제1항에 있어서,
    상기 반도체 웨이퍼 맵은 특성 묘사 툴(characterization tool)로부터 수신되는 것인, 시스템.
  3. 제1항에 있어서,
    상기 반도체 웨이퍼 맵은 패턴 웨이퍼 지오메트리 기반의 맵(pattern wafer geometry-based map)을 포함하는 것인, 시스템.
  4. 제3항에 있어서,
    상기 패턴 웨이퍼 지오메트리 기반의 맵은 전체 웨이퍼 지형(topography) 맵을 포함하는 것인, 시스템.
  5. 제1항에 있어서,
    상기 하나 이상의 세트의 프로그램 명령어는 상기 하나 이상의 프로세서로 하여금 상기 필터링된 반도체 웨이퍼 맵을 상기 하나 이상의 다이의 하나 이상의 엄선된(select) 공간적 특성에 기초하여 상기 복수의 다이로 분리하게 하도록 구성된 것인, 시스템.
  6. 제1항에 있어서,
    상기 다이 비교 통계치의 세트를 생성하는 것은, 상기 복수의 다이 중의 다이의 세트를 비교하는 것을 포함하는 것인, 시스템.
  7. 제6항에 있어서,
    상기 복수의 다이 중의 상기 다이의 세트는 중앙 다이 및 하나 이상의 근접한 다이를 포함하는 것인, 시스템.
  8. 제7항에 있어서,
    상기 하나 이상의 근접한 다이는 중앙 다이에 인접한 것인, 시스템.
  9. 제7항에 있어서,
    상기 복수의 다이 중의 상기 다이의 세트를 비교하는 것은 상기 중앙 다이에 대응하는 데이터로부터 상기 하나 이상의 근접한 다이에 대응하는 데이터를 감산하는 것에 의해 비교 데이터를 생성하는 것을 포함하는 것인, 시스템.
  10. 제9항에 있어서,
    상기 복수의 다이 중의 상기 다이의 세트를 비교하는 것은, 상기 중앙 다이에 대응하는 데이터로부터 적어도 두 개의 근접한 다이에 대응하는 데이터를 감산하는 것에 의해 비교 데이터를 생성하는 것을 포함하는 것인, 시스템.
  11. 제9항에 있어서,
    상기 다이 비교 통계치의 세트는 상기 생성된 비교 데이터로부터 결정된 것인, 시스템.
  12. 제11항에 있어서,
    상기 다이 비교 통계치의 세트는 상기 복수의 다이 중의 상기 다이의 세트 내의 복수의 픽셀에 대해 생성된 것인, 시스템.
  13. 제12항에 있어서,
    상기 다이 비교 통계치의 세트는 상기 복수의 다이 중의 상기 다이의 세트 내의 상기 복수의 픽셀에 대해 픽셀 단위 기반으로 결정된 것인, 시스템.
  14. 제11항에 있어서,
    상기 적어도 하나의 검사 임계치는 상기 다이 비교 통계치의 세트에 기초하여 확립된 것인, 시스템.
  15. 제14항에 있어서,
    상기 생성된 다이 비교 통계치의 세트에 기초하여 상기 적어도 하나의 검사 임계치를 확립하는 것은 상기 생성된 다이 비교 통계치의 세트에 하나 이상의 데이터 분석 알고리즘을 적용하는 것을 포함한 것인, 시스템.
  16. 제15항에 있어서,
    상기 생성된 비교 데이터의 값이 상기 확립된 적어도 하나의 검사 임계치를 초과하는 경우 상기 적어도 하나의 편위가 검출되는 것인, 시스템.
  17. 제11항에 있어서,
    상기 적어도 하나의 검사 임계치는 유저 명시되는 것인, 시스템.
  18. 제1항에 있어서,
    상기 하나 이상의 세트의 프로그램 명령어는 또한, 상기 하나 이상의 프로세서로 하여금:
    하나 이상의 제조 프로세스의 성능을 향상시키기 위해 상기 하나 이상의 제어 신호를 적어도 하나의 프로세스 툴에 제공하게 하도록 구성되되, 상기 하나 이상의 제어 신호는 상기 적어도 하나의 편위에 기초하여 생성되는 것인, 시스템.
  19. 제18항에 있어서,
    하나 이상의 제조 프로세스의 상기 성능을 향상시키는 것은, 상기 하나 이상의 제조 프로세스에 의해 야기되는 하나 이상의 편위를 감소시키기 위해 상기 적어도 하나의 프로세스 툴을 조정하는 것을 포함하는 것인, 시스템.
  20. 제18항에 있어서,
    상기 하나 이상의 제어 신호는 피드 포워드 루프 또는 피드백 루프 중 적어도 하나를 통해 상기 적어도 하나의 프로세스 툴에 제공되는 것인, 시스템.
  21. 시스템으로서,
    특성 묘사 툴; 및
    컨트롤러를 포함하되, 상기 컨트롤러는 하나 이상의 프로세서 및 하나 이상의 세트의 프로그램 명령어를 저장하도록 구성되는 메모리를 포함하고, 상기 하나 이상의 프로세서는 상기 하나 이상의 세트의 프로그램 명령어를 실행하도록 구성되고, 상기 하나 이상의 세트의 프로그램 명령어는 상기 하나 이상의 프로세서로 하여금:
    상기 특성 묘사 툴로부터 반도체 웨이퍼 맵에 필터링을 적용하게 하도록;
    상기 필터링된 반도체 웨이퍼 맵을 복수의 다이로 분리하게 하도록;
    상기 복수의 다이에 대한 다이 비교 통계치의 세트를 생성하게 하도록;
    상기 다이 비교 통계치의 세트에 적어도 하나의 검사 임계치를 적용하는 것에 의해 적어도 하나의 편위 맵을 생성하게 하도록; 그리고
    상기 적어도 하나의 편위 맵 내에서 적어도 하나의 편위를 검출하게 하도록
    구성된 것인, 시스템.
  22. 제21항에 있어서,
    상기 적어도 하나의 검사 임계치는 상기 다이 비교 통계치의 세트에 기초하여 확립되는 것인, 시스템.
  23. 제21항에 있어서,
    상기 적어도 하나의 검사 임계치는 유저 명시되는 것인, 시스템.
  24. 제21항에 있어서,
    상기 하나 이상의 세트의 프로그램 명령어는 또한, 상기 하나 이상의 프로세서로 하여금:
    하나 이상의 제조 프로세스의 성능을 향상시키기 위해 상기 하나 이상의 제어 신호를 적어도 하나의 프로세스 툴에 제공하게 하도록 구성되되, 상기 하나 이상의 제어 신호는 상기 적어도 하나의 편위에 기초하여 생성되는 것인, 시스템.
  25. 방법으로서,
    반도체 웨이퍼 맵에 필터링을 적용하는 단계;
    상기 필터링된 반도체 웨이퍼 맵을 복수의 다이로 분리하는 단계;
    상기 복수의 다이에 대한 다이 비교 통계치의 세트를 생성하는 단계;
    상기 다이 비교 통계치의 세트에 적어도 하나의 검사 임계치를 적용하는 것에 의해 적어도 하나의 편위 맵을 생성하는 단계; 및
    상기 적어도 하나의 편위 맵 내에서 적어도 하나의 편위를 검출하는 단계
    를 포함하는, 방법.
  26. 제25항에 있어서,
    상기 적어도 하나의 검사 임계치는 상기 다이 비교 통계치의 세트에 기초하여 확립되는 것인, 방법.
  27. 제25항에 있어서,
    상기 적어도 하나의 검사 임계치는 유저 명시되는 것인, 방법.
  28. 제25항에 있어서,
    하나 이상의 제조 프로세스의 성능을 향상시키기 위해 상기 하나 이상의 제어 신호를 적어도 하나의 프로세스 툴에 제공하는 단계를 더 포함하되, 상기 하나 이상의 제어 신호는 상기 적어도 하나의 편위에 기초하여 생성되는 것인, 방법.
KR1020207028815A 2018-03-10 2019-03-08 프로세스 유도 편위 특성 묘사 KR102443351B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862641297P 2018-03-10 2018-03-10
US62/641,297 2018-03-10
US16/273,876 2019-02-12
US16/273,876 US10585049B2 (en) 2018-03-10 2019-02-12 Process-induced excursion characterization
PCT/US2019/021389 WO2019177895A1 (en) 2018-03-10 2019-03-08 Process-induced excursion characterization

Publications (2)

Publication Number Publication Date
KR20200120748A true KR20200120748A (ko) 2020-10-21
KR102443351B1 KR102443351B1 (ko) 2022-09-14

Family

ID=67843829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207028815A KR102443351B1 (ko) 2018-03-10 2019-03-08 프로세스 유도 편위 특성 묘사

Country Status (8)

Country Link
US (1) US10585049B2 (ko)
JP (1) JP7097466B2 (ko)
KR (1) KR102443351B1 (ko)
CN (1) CN111937129B (ko)
IL (1) IL277250B2 (ko)
SG (1) SG11202008760WA (ko)
TW (1) TWI797271B (ko)
WO (1) WO2019177895A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11656274B2 (en) * 2021-02-15 2023-05-23 Kla Corporation Systems and methods for evaluating the reliability of semiconductor die packages

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007786A (ja) * 2001-06-20 2003-01-10 Hitachi Ltd 半導体基板の検査方法およびその装置
JP2004048002A (ja) * 2003-06-27 2004-02-12 Hitachi Ltd 回路パターンの検査装置および検査方法
KR20170086499A (ko) * 2014-11-19 2017-07-26 데카 테크놀로지 잉크 유닛 특정적 패턴화의 자동화된 광학 검사
KR20170086539A (ko) * 2014-11-21 2017-07-26 케이엘에이-텐코 코포레이션 프로세스 윈도우 특성묘사를 위한 가상 검사 시스템

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885977B2 (en) 2002-12-20 2005-04-26 Applied Materials, Inc. System to identify a wafer manufacturing problem and method therefor
US7394534B1 (en) 2003-11-19 2008-07-01 Kla-Tencor Corporation Process excursion detection
KR100909474B1 (ko) * 2005-08-10 2009-07-28 삼성전자주식회사 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들
KR101885585B1 (ko) 2005-11-18 2018-08-07 케이엘에이-텐코 코포레이션 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
WO2007092950A2 (en) 2006-02-09 2007-08-16 Kla-Tencor Technologies Corporation Methods and systems for determining a characteristic of a wafer
US8611639B2 (en) * 2007-07-30 2013-12-17 Kla-Tencor Technologies Corp Semiconductor device property extraction, generation, visualization, and monitoring methods
US7937234B2 (en) 2008-08-29 2011-05-03 Intel Corporation Classification of spatial patterns on wafer maps
WO2010090914A2 (en) * 2009-02-03 2010-08-12 Qcept Technologies, Inc. Patterned wafer inspection system using a non-vibrating contact potential difference sensor
US10192303B2 (en) * 2012-11-12 2019-01-29 Kla Tencor Corporation Method and system for mixed mode wafer inspection
US10101386B2 (en) 2014-02-14 2018-10-16 Texas Instruments Incorporated Real time semiconductor process excursion monitor
KR101986258B1 (ko) * 2014-08-29 2019-06-07 에이에스엠엘 네델란즈 비.브이. 메트롤로지 방법, 타겟 및 기판
US9779202B2 (en) * 2015-06-22 2017-10-03 Kla-Tencor Corporation Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007786A (ja) * 2001-06-20 2003-01-10 Hitachi Ltd 半導体基板の検査方法およびその装置
JP2004048002A (ja) * 2003-06-27 2004-02-12 Hitachi Ltd 回路パターンの検査装置および検査方法
KR20170086499A (ko) * 2014-11-19 2017-07-26 데카 테크놀로지 잉크 유닛 특정적 패턴화의 자동화된 광학 검사
KR20170086539A (ko) * 2014-11-21 2017-07-26 케이엘에이-텐코 코포레이션 프로세스 윈도우 특성묘사를 위한 가상 검사 시스템

Also Published As

Publication number Publication date
IL277250B2 (en) 2023-02-01
TWI797271B (zh) 2023-04-01
IL277250B (en) 2022-10-01
JP2021515993A (ja) 2021-06-24
CN111937129B (zh) 2022-04-29
WO2019177895A1 (en) 2019-09-19
US10585049B2 (en) 2020-03-10
US20190277777A1 (en) 2019-09-12
IL277250A (en) 2020-10-29
CN111937129A (zh) 2020-11-13
SG11202008760WA (en) 2020-10-29
KR102443351B1 (ko) 2022-09-14
JP7097466B2 (ja) 2022-07-07
TW201940892A (zh) 2019-10-16

Similar Documents

Publication Publication Date Title
JP6509212B2 (ja) プロセス誘起による歪みの予測、ならびにオーバーレイ誤差のフィードフォワード及びフィードバック修正
TWI747973B (zh) 度量系統、微影工具、度量工具及度量目標
TWI532112B (zh) 使用一晶圓幾何度量之疊對及半導體製程控制
JP6762317B2 (ja) 基板の面内歪みを検査する方法およびシステム
TW201219994A (en) Lithographic apparatus, device manufacturing method, and method of applying a pattern to a substrate
CN109891563B (zh) 用于在晶片沉积期间工艺引起的变形预测的系统及方法
JP7366920B2 (ja) 半導体デバイス製造中におけるウェハ特性解明データの自己相関及び複合ウェハ指標の生成
KR102443351B1 (ko) 프로세스 유도 편위 특성 묘사
US11682570B2 (en) Process-induced displacement characterization during semiconductor production
CN110431488B (zh) 用于光掩模及光罩检验以及晶片印刷检查验证的多列间隔
CN110114727A (zh) 量测工具及使用该量测工具的方法
TW202413930A (zh) 通用計量模型
TW202232346A (zh) 資訊處理裝置、資訊處理方法、物品製造系統及物品製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant