CN111937129A - 工艺诱导的偏离特性化 - Google Patents

工艺诱导的偏离特性化 Download PDF

Info

Publication number
CN111937129A
CN111937129A CN201980023479.1A CN201980023479A CN111937129A CN 111937129 A CN111937129 A CN 111937129A CN 201980023479 A CN201980023479 A CN 201980023479A CN 111937129 A CN111937129 A CN 111937129A
Authority
CN
China
Prior art keywords
dies
die
deviation
map
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980023479.1A
Other languages
English (en)
Other versions
CN111937129B (zh
Inventor
海伦·刘
A·A·昂
张国庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN111937129A publication Critical patent/CN111937129A/zh
Application granted granted Critical
Publication of CN111937129B publication Critical patent/CN111937129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G01N21/9505—Wafer internal defects, e.g. microcracks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8854—Grading and classifying of flaws
    • G01N2021/8861—Determining coordinates of flaws
    • G01N2021/8864—Mapping zones of defects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Evolutionary Computation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Glass Compositions (AREA)
  • Processing And Handling Of Plastics And Other Materials For Molding In General (AREA)
  • Medicines Containing Material From Animals Or Micro-Organisms (AREA)

Abstract

一种系统包含控制器，所述控制器具有一或多个处理器及经配置以存储一或多组程序指令的存储器。所述一或多个处理器经配置以执行所述一或多组程序指令。所述一或多组程序指令经配置以引起所述一或多个处理器：对半导体晶片图应用滤波；将所述经滤波半导体晶片图分离成多个裸片；针对所述多个裸片产生一组裸片比较统计数据；通过将至少一个检验阈值应用于所述组裸片比较统计数据而产生至少一个偏离图；及检测所述至少一个偏离图内的至少一个偏离。

Description

工艺诱导的偏离特性化
相关申请案的交叉参考
本申请案根据35U.S.C.§119(e)规定主张以海伦·刘(Helen Liu)为发明者，在2018年3月10日申请的标题为图案化晶片几何形状裸片间检验(PATTERN WAFER GEOMETRYDIE TO DIE INSPECTION)的第62/641,297号美国临时专利申请案的权益，所述申请案的全文以引用的方式并入本文中。
技术领域
本发明大体上涉及半导体装置生产，且更特定来说，涉及工艺诱导的偏离特性化。
背景技术
例如逻辑及存储器装置的半导体装置的制造通常包含使用大量制造工艺及特性化过程来处理半导体装置以形成所述半导体装置的各种特征及多个层。选定制造工艺利用光掩摸/光罩来将特征印刷于例如晶片的半导体装置上。随着半导体装置在横向上变得越来越小且垂直延伸，开发具有增加的灵敏度及处理量的经增强特性化过程变得至关重要。
偏离(例如，由制造工艺或制造工具引起的与标称规格的随机及/或显著拓朴偏差)可引起半导体装置出现缺陷。用于定位偏离及/或缺陷的选定特性化过程包含晶片几何形状计量过程(例如，图案化晶片几何形状(PWG)计量、拓朴计量或类似者)及晶片检验过程(例如，裸片间检验)。
然而，晶片几何形状计量过程可能丢失关于晶片表面的拓朴的详细信息，这可限制全晶片拓朴的问题发现能力。另外，晶片检验过程可能不会对z高度及/或表面几何形状缺陷作出响应。因而，几何形状诱导的缺陷可不仅仅由晶片几何形状计量过程或晶片检验过程涵盖。
因此，提供一种解决上述缺点的系统及方法将为有利的。
发明内容
揭示一种根据本发明的一或多个实施例的系统。在一个实施例中，所述系统包含控制器。在另一实施例中，所述控制器包含一或多个处理器及经配置以存储一或多组程序指令的存储器。在另一实施例中，所述一或多个处理器经配置以执行所述一或多组程序指令。在另一实施例中，所述一或多组程序指令经配置以引起所述一或多个处理器对半导体晶片图应用滤波。在另一实施例中，所述一或多组程序指令经配置以引起所述一或多个处理器将所述经滤波半导体晶片图分离成多个裸片。在另一实施例中，所述一或多组程序指令经配置以引起所述一或多个处理器针对所述多个裸片产生一组裸片比较统计数据。在另一实施例中，所述一或多组程序指令经配置以引起所述一或多个处理器通过将至少一个检验阈值应用于所述组裸片比较统计数据而产生至少一个偏离图。在另一实施例中，所述一或多组程序指令经配置以引起所述一或多个处理器检测所述至少一个偏离图内的至少一个偏离。
揭示一种根据本发明的一或多个实施例的系统。在一个实施例中，所述系统包含特性化工具。在另一实施例中，所述系统包含控制器。在另一实施例中，所述控制器包含一或多个处理器及经配置以存储一或多组程序指令的存储器。在另一实施例中，所述一或多个处理器经配置以执行所述一或多组程序指令。在另一实施例中，所述一或多组程序指令经配置以引起所述一或多个处理器对半导体晶片图应用滤波。在另一实施例中，所述一或多组程序指令经配置以引起所述一或多个处理器将所述经滤波半导体晶片图分离成多个裸片。在另一实施例中，所述一或多组程序指令经配置以引起所述一或多个处理器针对所述多个裸片产生一组裸片比较统计数据。在另一实施例中，所述一或多组程序指令经配置以引起所述一或多个处理器通过将至少一个检验阈值应用于所述组裸片比较统计数据而产生至少一个偏离图。在另一实施例中，所述一或多组程序指令经配置以引起所述一或多个处理器检测所述至少一个偏离图内的至少一个偏离。
揭示一种根据本发明的一或多个实施例的方法。在一个实施例中，所述方法可包含(但不限于)对半导体晶片图应用滤波。在另一实施例中，所述方法可包含(但不限于)将所述经滤波半导体晶片图分离成多个裸片。在另一实施例中，所述方法可包含(但不限于)针对所述多个裸片产生一组裸片比较统计数据。在另一实施例中，所述方法可包含(但不限于)通过将至少一个检验阈值应用于所述组裸片比较统计数据而产生至少一个偏离图。在另一实施例中，所述方法可包含(但不限于)检测所述至少一个偏离图内的至少一个偏离。
附图说明
所属领域的技术人员通过参考附图可更好理解本发明的众多优点，其中：
图1说明根据本发明的一或多个实施例的用于工艺诱导的偏离特性化的方法的流程图；
图2A说明根据本发明的一或多个实施例的半导体晶片图的简化示意图；
图2B说明根据本发明的一或多个实施例的半导体晶片裸片的简化示意图；
图2C说明根据本发明的一或多个实施例的在表示半导体晶片裸片的部分的半导体晶片图像素下的堆叠设计的简化示意图；
图3A说明根据本发明的一或多个实施例的界定于半导体晶片图内的半导体晶片裸片的简化示意图；
图3B用图形说明根据本发明的一或多个实施例的界定于半导体晶片图内的半导体晶片裸片之间的比较的数据；
图3C用图形说明根据本发明的一或多个实施例的界定于半导体晶片图内的半导体晶片裸片之间的比较的数据；
图3D用图形说明根据本发明的一或多个实施例的界定于半导体晶片图内的半导体晶片裸片之间的比较的数据；
图3E用图形说明根据本发明的一或多个实施例的界定于半导体晶片图内的半导体晶片裸片之间的比较的数据；
图4说明根据本发明的一或多个实施例的用于半导体装置生产期间的工艺诱导的偏离特性化的方法的流程图；
图5说明根据本发明的一或多个实施例的用于半导体装置生产期间的工艺诱导的偏离特性化的系统的简化框图；及
图6说明根据本发明的一或多个实施例的用于半导体装置生产期间的工艺诱导的偏离特性化的系统的简化框图。
具体实施方式
现将详细参考附图中说明的所揭示目标物。
大体上参考图1到6，揭示一种根据本发明的一或多个实施例的用于工艺诱导的偏离特性化的系统及方法。
本发明的实施例涉及工艺诱导的偏离特性化。本发明的实施例还涉及经由响应于通过组合晶片几何形状计量过程与晶片检验过程而定位的偏离来控制特性化过程而改进特性化工具的性能以在检测由制造工艺引起的偏离时促进灵敏度及准确度增加。本发明的实施例还涉及经由通过响应于凭借组合晶片几何形状计量过程与晶片检验过程而定位的偏离来调整制造工具而控制制造工艺来改进制造工具的性能以在检测由制造工艺引起的偏离时促进灵敏度及准确度增加。
图1到4大体上说明根据本发明的一或多个实施例的用于工艺诱导的位移特性化的方法。
图1说明根据本发明的一或多个实施例的用于工艺诱导的偏离特性化的方法100。
在步骤102中，对半导体晶片图应用滤波。在一个实施例中，所述滤波可包含应用一或多个算法以从所述半导体晶片图导出一或多个选定裸片度量。在另一实施例中，如通过用于半导体晶片的配方所阐述那样应用滤波。
图2A到2C大体上说明根据本发明的一或多个实施例的半导体晶片图200的简化示意图。在一个实施例中，所述半导体晶片图是基于图案化晶片几何形状(PWG)的图。例如，所述基于PWG的图可包含(但不限于)拓朴图。例如，所述拓朴图可包含全晶片拓朴图。在此实例中，经应用的滤波可包含(但不限于)从拓朴图导出纳米拓朴峰-谷度量的算法。
在另一实施例中，从特性化工具接收半导体晶片图。例如，所述特性化工具可包含(但不限于)图案化晶片几何形状(PWG)工具。然而，本文中应注意，可从中间源(例如，服务器、控制器或类似者)接收半导体晶片图，其中所述中间源通信地耦合到特性化工具。另外，本文中应注意，可从从特性化工具接收的信息产生半导体晶片图。
在步骤104中，将经滤波的半导体晶片图分离成一或多个裸片。在一个实施例中，如图2A到2C中所说明，半导体晶片包含一或多个裸片202。在另一实施例中，特定裸片202在半导体晶片图200中通过包含一或多个像素204的一或多个图案化晶片几何形状(PWG)裸片202表示。在另一实施例中，特定裸片202包含在特定裸片202下面或下方的标称三维裸片堆叠206。
在另一实施例中，基于一或多个裸片202的一或多个选定空间特性将半导体晶片图200分离(例如，切割)成一或多个裸片堆叠206。例如，所述一或多个选定空间特性可基于裸片尺寸且可包含(但不限于)宽度、高度、偏移或类似者。在另一实施例中，一或多个选定空间特性是包含于用于半导体晶片的配方内。在另一实施例中，将半导体晶片图200分离成一或多个裸片堆叠206是经由重新映射方案来完成。例如，所述重新映射方案可为与步骤102中实施的重新映射方案相同的重新映射方案。然而，本文中应注意，所述重新映射方案可为不同于步骤102中实施的重新映射方案的重新映射方案。因此，上文描述不应解释为对本发明的范围的限制，而仅解释为图解。
在步骤106中，针对经分离裸片确定一或多个裸片比较统计数据。在一个实施例中，所述确定所述裸片比较统计数据可包含使紧邻裸片202彼此相减以产生用于裸片202的比较数据。在另一实施例中，紧邻裸片202是通过用于半导体晶片的配方所定义。例如，紧邻裸片202可包含符合近似标称布置(例如，类似于裸片堆叠206)的裸片堆叠。本文中应注意，可是指“邻近”、“相邻”或类似者。
图3A到3E大体上说明根据本发明的一或多个实施例的比较界定在半导体晶片图200内的一或多个裸片202之间的数据。
在一个实施例中，一或多个裸片202包含中心裸片300。在另一实施例中，比较中心裸片300与一或多个紧邻裸片202。例如，一或多个紧邻裸片202可包含(但不限于)顶部裸片302、右裸片304、底部裸片306及/或左裸片308。
在另一实施例中，通过比较紧邻裸片202数据与中心裸片300数据(例如，从中心裸片300数据减去紧邻裸片202数据)而产生比较数据。例如，在存在四个紧邻裸片202(例如，顶部裸片302、右裸片304、底部裸片306及左裸片308)的情况下，可产生四组比较数据。例如，如图3B中所说明，可从中心裸片300数据减去顶部裸片302数据以产生顶部-中心裸片310数据。另外，如图3C中所说明，可从中心裸片300数据减去右裸片304数据以产生右-中心裸片312数据。此外，如图3D中所说明，可从中心裸片300数据减去底部裸片306数据以产生底部-中心裸片314数据。此外，如图3E中所说明，可从中心裸片300数据减去左裸片308数据以产生左-中心裸片316数据。
在另一实施例中，通过比较中心裸片300数据与紧邻裸片202数据而产生的一或多组比较数据(例如，顶部-中心裸片310数据、右-中心裸片312数据、底部-中心裸片314数据及左-中心裸片316数据)包含在中心裸片300内的一或多个偏离318。
尽管本发明涉及比较特定中心裸片300的数据与四个紧邻裸片202的数据(例如，如图3B到3E中所说明)，但本文中应注意，特定中心裸片300的数据可仅需要与两个紧邻裸片202的数据比较以确保可能偏离318被精确定位到被重检的特定中心裸片300。例如，存在于通过比较特定中心裸片300数据与两个紧邻裸片202的两者的数据而产生的比较数据中的偏离318将可能偏离318精确定位到被重检的特定中心裸片300。
在另一实施例中，比较过程偏移以重检新中心裸片300。例如，比较过程可在图3A中向右偏移，使得前右裸片304变为新中心裸片300，前中心裸片300变为新左裸片308，且新顶部裸片、新右裸片及新底部裸片中的一或多者是用于比较目的。在此方面，可针对偏离318检查半导体晶片上的每个裸片202。
尽管本发明的实施例涉及在相同半导体晶片上的紧邻裸片202之间进行比较，但本文中应注意，具有相同共同结构的裸片202可跨多个半导体晶片进行比较。因此，上文描述不应解释为对本发明的范围的限制，而仅解释为图解。
尽管本发明涉及相同半导体晶片上的紧邻裸片202之间的比较，但本文中应注意，所述比较可在特定裸片202与“黄金裸片”(或“黄金参考裸片”)之间进行。例如，黄金裸片可经由相同晶片上的特定裸片202的第一扫描产生，接着可比较所述黄金裸片与相同晶片上的相同裸片的后续扫描。通过另一实例，黄金裸片扫描及后续裸片扫描可从不同晶片获得。通过另一实例，黄金裸片可为已知待校正(例如，通过制造商)的特定裸片的版本，接着可比较所述黄金裸片与不同晶片上的相同裸片的扫描。因此，上文描述不应解释为对本发明的范围的限制，而仅解释为图解。
在另一实施例中，从比较数据产生裸片比较的统计数据。在另一实施例中，针对紧邻裸片202内的像素204产生统计数据，其中紧邻裸片202包含共同结构。例如，可在每像素基础上确定用于紧邻裸片202内的像素204的统计数据。例如，具有1000个像素204的裸片202可跨半导体晶片图200重复50次，此意味着半导体晶片图200可包含用于所述1000个像素204中的每一者的共同结构的50个例子。
尽管本发明涉及比较紧邻裸片202，但本文中应注意，所提供的描述可限定于比较紧邻像素204。因此，上文描述不应解释为对本发明的范围的限制，而仅解释为图解。
在步骤108中，基于经产生的裸片比较统计数据建立检验阈值。在一个实施例中，将一或多个数据分析算法应用于从比较数据产生的裸片比较统计数据以建立检验阈值。例如，可从裸片比较统计数据产生直方图以建立检验阈值。例如，检验阈值可为所述直方图内的3标准差偏差(three-sigma deviation)。本文中应注意，经建立的检验阈值可包含正值或负值。
在另一实施例中，经建立的检验阈值是针对特定裸片202的单个所关注区域而选择。然而，本文中应注意，经建立的检验阈值可分割到特定裸片202的多个不同所关注区域中。在另一实施例中，经建立的检验阈值可具有选定空间范围。例如，经建立的检验阈值可在从涵盖特定裸片202内的所有像素的每裸片单个阈值到用于特定裸片202内的每一像素的个别阈值的范围内。
在步骤110中，基于经建立的检验阈值产生一或多个偏离图。在一个实施例中，将经建立的检验阈值应用于经产生的比较数据的经产生的裸片比较统计数据。例如，将超过在用于对应于特定中心裸片300的比较数据中的至少两者的裸片比较统计数据中的经建立的检验阈值中的任何值(例如，所述值大于正阈值或小于负阈值)视为相较于特定中心裸片300的紧邻裸片202的特定中心裸片300内的偏离(例如，几何形状偏差)，而非视为特定中心裸片300中的随机噪声。本文中应注意，将经建立的检验阈值应用于比较数据的裸片比较统计数据而非原始裸片202数据以考虑第一裸片间检验过程与后续裸片间检验过程之间的漂移。然而，本文中应注意，可将经建立的检验阈值应用于原始裸片202数据。在另一实施例中，由将经建立的检验阈值应用于所产生的裸片比较统计数据而产生一或多个最终区域及/或基于像素的检验图。在另一实施例中，将所述一或多个最终区域及/或基于像素的检验图组合(例如，合并或团聚(blobbed))成一或多个偏离图。
尽管本发明的实施例涉及基于经建立的检验阈值确定一或多个偏离图，但本文中应注意，所述一或多个偏离图可基于用户指定的检验阈值。例如，关于在方法100的至少步骤110中使用经建立的检验阈值所提供的描述可涉及用户检验阈值。例如，用户指定的检验阈值可至少应用于所产生的裸片比较统计数据，而非将经建立的检验阈值应用于所产生的裸片比较统计数据。因此，上文描述不应解释为对本发明的范围的限制，而仅解释为图解。
在步骤112中，检测偏离图内的偏离。在一个实施例中，应用一或多个额外后处理过程以选择指示一或多个偏离图内的偏离的可能位置的像素以检测偏离。
本文中应注意，组合图案化晶片几何形状计量过程与晶片检验过程可将偏离检测扩展到常规基于裸片统计数据的问题报告机制(计量特性化工具在传统上限于常规基于裸片统计数据的问题报告机制)以外，从而改进计量特性化工具过程的性能。应注意，图案化晶片几何形状计量过程(例如，全晶片拓朴映像)与晶片检验过程(例如，裸片间检验)的组合可扩展表面几何形状特性化工具的能力以涵盖表面几何形状偏离监测。另外，所述组合可辅助在集成电路(IC)的图案化晶片几何形状(PWG)特性化及制造期间的穿透。例如，所述组合可使图案化晶片几何形状(PWG)产品线能够检查产品晶片大量制造(HVM)偏离监测而不限制不透明顶部涂层，同时包含对透明膜误差的不敏感性。在此方面，所述组合可与具有透明膜误差限制(本文中应注意，通常认为其对于单独光学表面计量是不可能的)的任何图案化晶片透明膜堆叠一起使用。
尽管本发明的实施例涉及出于偏离监测的目的确定一或多个偏离图，但本文中应注意，可产生所述一或多个偏离图以在半导体生产过程的研究与开发期间利用。图4说明根据本发明的一或多个实施例的用于半导体装置生产期间的工艺诱导的偏离特性化的方法400的流程图。
在步骤402中，从特性化工具接收一或多个信号。在一个实施例中，所述一或多个信号是通过所述特性化工具响应于半导体晶片的扫描而产生。在另一实施例中，特性化工具包含基于PWG的特性化工具。
在步骤404中，在经接收信号中检测半导体晶片偏离。在一个实施例中，一或多个偏离是经由方法100的一或多个步骤检测。
在步骤406中，基于经检测偏离产生用于一或多个工艺工具的一或多个控制信号。在一个实施例中，所述一或多个控制信号通过调整造就在一或多个经产生的偏离图内观察的偏离的对应工艺工具(例如，半导体装置工艺工具)而改进半导体制造工艺的性能。
在步骤408中，将一或多个控制信号提供到一或多个工艺工具。在一个实施例中，可经由反馈环路将所述一或多个控制信号提供到工艺工具(例如，到定位于制造工艺线内特性化工具之前的工艺工具)以防止后续晶片上的偏离。在另一实施例中，可经由前馈环路将一或多个控制信号提供到工艺工具(例如，到定位于制造工艺线内特性化工具之后的工艺工具)以补偿相同半导体晶片上的偏离。
本文中应注意，方法100及/或方法400并不限于所提供的步骤。例如，方法100及/或方法400可代替性地包含更多或更少步骤。通过另一实例，方法100及/或方法400可依除所提供以外的顺序执行步骤。因此，上文描述不应解释为对本发明的范围的限制，而仅解释为图解。
图5及6大体上说明根据本发明的一或多个实施例的用于半导体装置生产期间的工艺诱导的偏离特性化的系统500。
在一个实施例中，系统500经配置以执行一或多个半导体生产过程。
在另一实施例中，所述一或多个半导体生产过程包含一或多个半导体制造工艺。例如，所述一或多个半导体制造工艺可包含(但不限于)一或多个光刻工艺，例如衬底制备、旋涂、预烘烤工艺、曝光工艺、曝光后烘烤工艺、显影工艺、后烘烤工艺或类似者。例如，一或多个光刻工艺可包含(但不限于)图案化过程、蚀刻工艺、剥离工艺、退火工艺、化学机械平坦化(CMP)工艺或类似者。通过另一实例，一或多个半导体制造工艺可包含(但不限于)一或多个膜沉积过程。例如，所述一或多个膜沉积工艺可包含(但不限于)化学气相沉积(CVD)工艺、物理气相沉积(PVD)工艺或类似者。在另一实施例中，系统502包含经配置以执行一或多个半导体制造工艺的一或多个工艺工具502及/或一或多个工艺工具504。
例如，一或多个工艺工具502及/或一或多个工艺工具504可包含一或多个光刻工艺工具。例如，所述一或多个光刻工艺工具可包含(但不限于)图案化工具、蚀刻工具、半导体掺杂工具或类似者。一般来说，一或多个光刻工艺工具可包含所属领域中已知的任何光刻工艺工具。因此，上文描述不应解释为对本发明的范围的限制，而仅解释为图解。
通过另一实例，一或多个工艺工具502及/或一或多个工艺工具504可包含一或多个膜沉积工具。例如，所述一或多个膜沉积工具可沉积一或多个膜以在样本506上形成一或多层。例如，层可包含通过以图案化预期设计开始且紧接在图案化下一层的下一设计之前结束的一组半导体生产过程制造的一或多个膜。所述一或多个膜可基于操作配方沉积。例如，可将一或多个膜沉积于样本506的前侧(例如，前侧膜)、样本506的背侧(例如，背侧膜)上及/或沉积于先前沉积于样本506上的层上。
在另一实施例中，样本506包含适于特性化(例如，重检、成像重叠或类似者)的任何样本。例如，样本506可包含(但不限于)光掩摸/光罩、半导体晶片或类似者。如贯穿本发明所使用，术语“晶片”是指由半导体及/或非半导体材料形成的衬底。例如，在半导体材料的情况中，晶片可由(但不限于)单晶硅、砷化镓及/或磷化铟形成。因而，术语“晶片”及术语“样本”在本发明中可互换地使用。因此，上文描述不应解释为对本发明的范围的限制，而仅解释为图解。
本文中应注意，许多不同类型的装置可形成于晶片上，且如本文中所使用的术语晶片旨在涵盖其上制造所属领域中已知的任何类型的装置的晶片。因此，上文描述不应解释为对本发明的范围的限制，而仅解释为图解。
在另一实施例中，一或多个半导体生产过程包含一或多个半导体特性化过程。例如，所述一或多个半导体特性化过程可在一或多个半导体生产过程之前、之间及/或之后执行。通过另一实例，一或多个半导体特性化过程可包含一或多个计量过程。例如，所述一或多个计量过程可包含(但不限于)全晶片拓朴计量及/或图案化晶片几何形状(PWG)计量。本文中应注意，相对于可包含经由所产生的光学信号或电子束信号集中于邻近裸片之间的非重复缺陷的检验过程(例如，裸片间检验)，一或多个计量过程可包含确定用于晶片上的选定裸片度量的统计值及比较选定裸片的统计数据。
在另一实施例中，系统500包含经配置以执行一或多个半导体特性化过程的一或多个特性化工具508。例如，一或多个特性化工具508可包含(但不限于)一或多个计量工具。通过另一实例，一或多个特性化工具508可包含(但不限于)一或多个检验工具。一般来说，一或多个特性化工具508可包含所属领域中已知的适于检验一或多个晶片、光罩或光掩摸的任何重检工具、基于成像的重叠计量工具、检验工具或类似工具。
例如，一或多个特性化工具508可包含(但不限于)经配置以测量样本506的一或多个空间特性的一或多个晶片几何形状(WG)工具或图案化晶片几何形状(PWG)工具(例如，干涉仪)。例如，所述一或多个空间特性可包含(但不限于)：高度(例如，前侧高度或背侧高度)、厚度变化、平坦度及导出物(例如形状、形状差异、纳米拓朴或类似者)。本文中应注意，样本506的一或多个空间特性可与样本506的晶片几何形状有关。另外，本文中应注意，特性化工具508可经调适以特性化样本506上的图案化晶片几何形状，其中通过将样本506的不同区域的测量结果拼接在一起而扩展通过基于PWG的特性化工具测量的样本506斜率(例如，晶片斜率)的动态范围。因此，上文描述不应解释为对本发明的范围的限制，而仅解释为图解。
通过另一实例，一或多个特性化工具508可包含一或多个检验工具。例如，所述一或多个检验工具可包含光学特性化工具，所述光学特性化工具能够产生表示样本506的电意图的一或多个高分辨率图像且能够在对应于(但不限于)可见光、UV辐射、DUV辐射、VUV辐射、EUV辐射及/或X射线辐射的波长下操作。另外，一或多个检验工具可包含宽带检验工具，包含(但不限于)基于激光维持等离子体(LSP)的检验工具。此外，一或多个检验工具可包含窄带特性化工具，例如(但不限于)激光扫描检验工具。
在另一实施例中，样本506在半导体生产过程期间在一或多个工艺工具502、一或多个工艺工具504及/或一或多个特性化工具508之间传送。例如，一或多个特性化工具508可在一或多个半导体制造工艺之前、之间及/或之后执行一或多个半导体特性化过程。
在另一实施例中，可在后续样本104上的后续制造工艺中(例如，在反馈环路中)防止一或多个半导体制造工艺中的经确定偏离。例如，可在反馈环路中基于一或多个半导体制造工艺中的经确定偏离来调整一或多个工艺工具502。在另一实施例中，可在相同样本506上的后续制造工艺中(例如，在前馈环路中)补偿一或多个半导体制造工艺中的经确定偏离。例如，可在前馈环路中基于一或多个半导体制造工艺中的经确定偏离来调整一或多个工艺工具504。
在另一实施例中，经由紧邻于工艺工具502、一或多个工艺工具504及/或一或多个特性化工具508的样本载物台510固定样本506。例如，一或多个工艺工具502、一或多个工艺工具504及/或一或多个特性化工具508可每一具有单独样本载物台510。通过另一实例，一或多个工艺工具502、一或多个工艺工具504及/或一或多个特性化工具506中的至少一些者可共享共同样本载物台510。
样本载物台510可包含半导体特性化的技术中已知的任何适当机械及/或机器人组合件。例如，样本载物台510可经配置以经由与样本506的前侧表面及/或背侧表面的至少一部分接触而固定样本506。例如，样本载物台510可包含(但不限于)平台。通过另一实例，样本载物台510可经配置以经由与样本506的厚度表面及/或边缘接触而固定样本506。例如，样本载物台510可包含(但不限于)一或多个点接触装置。
样本载物台510可包含可致动载物台。例如，样本载物台510可包含(但不限于)适于使样本506沿着一或多个线性方向(例如，x方向、y方向及/或z方向)选择性地平移的一或多个平移载物台。通过另一实例，样本载物台510可包含(但不限于)适于使样本506沿着旋转方向选择性地旋转的一或多个旋转载物台。通过另一实例，样本载物台510可包含(但不限于)适于使样本506沿着线性方向选择性地平移及/或使样本506沿着旋转方向选择性地旋转的一或多个平移及旋转载物台。通过另一实例，样本载物台510可经配置以使样本506平移或旋转以根据选定特性化过程(例如，重检、成像重叠、检验或类似者)进行定位、聚焦及/或扫描(其若干者在所属领域中是已知的)。
在一个实施例中，系统500包含控制器512。例如，控制器512可通过可包含有线及/或无线部分的传输媒体通信地耦合到一或多个工艺工具502、一或多个工艺工具504及/或一或多个特性化工具508。
在另一实施例中，控制器512包含一或多个处理器600及/或存储器602。在另一实施例中，存储器602存储一或多组程序指令604。在另一实施例中，用户接口606通信地耦合到控制器512及/或与控制器512集成。例如，控制器512可经由可包含有线及/或无线部分的传输媒体耦合到用户接口606。在另一实施例中，用户接口606包含一或多个显示装置608及/或一或多个用户输入装置610。在另一实施例中，一或多个显示装置608经耦合到一或多个用户输入装置610。例如，一或多个显示装置608可通过可包含有线及/或无线部分的传输媒体耦合到一或多个用户输入装置610。
控制器512可经配置以经由可包含有线及/或无线部分的传输媒体从其它系统或系统500的子系统(例如，一或多个工艺工具502、一或多个工艺工具504、一或多个特性化工具508、用户接口606或类似者)接收及/或获取数据或信息。另外，控制器512可经配置以通过可包含有线及/或无线部分的传输媒体将数据或信息(例如，本文中所揭示的发明概念的一或多个程序的输出)传输到一或多个系统或系统500的子系统(例如，一或多个工艺工具502、一或多个工艺工具504、一或多个特性化工具508、用户接口606或类似者)。在此方面，所述传输媒体可用作控制器512与系统500的其它子系统之间的数据链路。另外，控制器512可经配置以经由传输媒体(例如，网络连接)将数据发送到外部系统。
一或多个处理器600可包含所属领域中已知的任一个或多个处理元件。在此意义上，一或多个处理器600可包含经配置以执行算法及/或程序指令604的任何微处理器装置。例如，一或多个处理器600可由桌上型计算机、大型计算机系统、工作站、图像计算机、平行处理器、手持式计算机(例如，平板计算机、智能手机或平板手机)或另一计算机系统(例如，联网计算机)组成。一般来说，术语“处理器”可经广泛定义以涵盖具有一或多个处理元件的任何装置，所述一或多个处理元件执行来自非暂时性存储器媒体(例如，存储器602)的一或多组程序指令604。此外，系统500的不同子系统(例如，一或多个工艺工具502、一或多个工艺工具504、一或多个特性化工具508、用户接口606或类似者)可包含适于实行贯穿本发明描述的步骤的至少一部分的处理器或逻辑元件。因此，上文描述不应解释为限制本发明而仅为图解。
存储器602可包含所属领域中已知的适于存储可通过相关联的一或多个处理器600执行的一或多组程序指令604的任何存储媒体。例如，存储器602可包含非暂时性存储器媒体。例如，存储器602可包含(但不限于)只读存储器、随机存取存储器、磁性或光学存储器装置(例如，磁盘)、磁带、固态驱动器及类似者。存储器602可经配置以提供显示信息到用户接口606的显示装置。另外，存储器602可经配置以存储来自用户接口606的用户输入装置的用户输入信息。存储器602可与一或多个处理器600一起容置于共同控制器512外壳中。替代性地或此外，存储器602可相对于处理器600及/或控制器512的空间位置远程地定位。例如，一或多个处理器600及/或控制器512可存取可通过网络(例如，因特网、内联网及类似者)存取的远程存储器602(例如，服务器)。
在另一实施例中，控制器512经由一或多个处理器600执行来自存储于存储器602上的程序指令604的一或多个半导体制造工艺、一或多个半导体特性化过程、一或多个模型化过程及/或一或多个系统分析过程。例如，一或多个程序指令604可经配置以引起一或多个处理器600：对半导体晶片图应用滤波；将所述经滤波半导体晶片图分离成裸片堆叠；通过比较紧邻裸片堆叠而产生裸片比较统计数据；及/或通过将至少一个检验阈值应用于裸片比较统计数据而产生偏离图。通过另一实例，一或多个程序指令604可经配置以引起一或多个处理器600从特性化工具接收信号及/或基于经确定偏离图产生用于工艺工具的控制信号。一般来说，一或多组程序指令604可经配置以引起一或多个处理器600实行贯穿本发明所描述的一或多个方法(例如，方法100及/或方法400)的任何步骤。
尽管本发明的实施例将控制器512说明为独立于一或多个工艺工具502、一或多个工艺工具504及/或一或多个特性化工具508的组件，但本文中应注意，可经由集成于一或多个工艺工具502、一或多个工艺工具504内及/或一或多个特性化工具508内的控制器实施任何制造工艺、特性化过程、模型化过程及/或用于确定样本506的空间特性的系统分析过程。因此，上文描述不应解释为对本发明的范围的限制，而仅解释为图解。
一或多个显示装置608可包含所属领域中已知的任何显示装置。例如，一或多个显示装置608可包含(但不限于)液晶显示器(LCD)。通过另一实例，一或多个显示装置608可包含(但不限于)基于有机发光二极管(OLED)的显示器。通过另一实例，一或多个显示装置608可包含(但不限于)CRT显示器。所属领域的技术人员应认识到，多种显示装置可适于本发明中的实施方案且显示装置的特定选择可取决于多种因素，包含(但不限于)外观尺寸、成本及类似者。一般来说，能够与用户输入装置(例如，触摸屏、面板安装接口、键盘、鼠标、轨迹垫及类似者)集成的任何显示装置是适用于本发明中的实施方案。
一或多个用户输入装置610可包含所属领域中已知的任何用户输入装置。例如，一或多个用户输入装置610可包含(但不限于)：键盘、小键盘、触摸屏、控制杆、旋钮、滚轮、轨迹球、开关、拨盘、滑杆、卷杆、滑件、握把、触摸垫、踏板、方向盘、操纵杆、面板输入装置或类似者。在触摸屏接口的情况中，所属领域的技术人员应认识到，大量触摸屏接口可适用于本发明中的实施方案。例如，一或多个显示装置608可与触摸屏接口(例如但不限于，电容性触摸屏、电阻性触摸屏、基于表面声波的触摸屏、基于红外线的触摸屏或类似者)集成。一般来说，能够与显示装置的显示部分集成的任何触摸屏接口是适用于本发明中的实施方案。在另一实施例中，一或多个用户输入装置610可包含(但不限于)面板安装接口。
尽管本发明的实施例描述一或多个工艺工具502、一或多个工艺工具504及一或多个特性化工具508作为系统500的组件，但本文中应注意，一或多个工艺工具502、一或多个工艺工具504及/或一或多个特性化工具508可不是系统500的集成或所需组件。例如，一或多个工艺工具502、一或多个工艺工具504及/或一或多个特性化工具508可为与系统500分离且经由中间源(例如，控制器512、服务器或类似者)通信地耦合到系统500的组件。因此，上文描述不应解释为对本发明的范围的限制，而仅解释为图解。
尽管本发明的实施例将控制器512描述为系统500的组件，但本文中应注意，控制器512可不是系统500的集成或所需组件。另外，虽然本发明的实施例将用户接口606描述为系统500的组件，但本文中应注意，用户接口606可不是系统500的集成或所需组件。因此，上文描述不应解释为对本发明的范围的限制，而仅解释为图解。
本发明的优点包含工艺诱导的偏离特性化。本发明的优点还包含经由响应于通过组合晶片几何形状计量过程与晶片检验过程而定位的偏离来控制特性化过程而改进特性化工具的性能以在检测由制造工艺引起的偏离时促进灵敏度及准确度增加。本发明的优点还包含经由通过响应于凭借组合晶片几何形状计量过程与晶片检验过程而定位的偏离来调整制造工具而控制制造工艺来改进制造工具的性能以在检测由制造工艺引起的偏离时促进灵敏度及准确度增加。
所属领域的技术人员将认识到，最先进技术已进展到系统的方面的硬件、软件及/或固件实施方案之间几乎没有区别的地步；硬件、软件及/或固件的使用一般(但非始终，因为在某些内容背景中，硬件与软件之间的选择可能变得重要)为表示成本对效率权衡的设计选择。所属领域的技术人员将了解，存在可通过其实现本文中描述的过程及/或系统及/或其它技术的多种工具(例如，硬件、软件及/或固件)，且优选工具将随着部署过程及/或系统及/或其它技术的内容背景而变化。例如，如果实施者确定速度及准确度是最重要的，那么实施者可选取主要硬件及/或固件工具；或者，如果灵活性是最重要的，那么实施者可选取主要软件实施方案；或又或者，实施者可选取硬件、软件及/或固件的某一组合。因此，存在可通过其实现本文中描述的过程及/或装置及/或其它技术的数种可能工具，其中无一者本质上优于其它工具，这是因为待利用的任何工具是取决于其中将部署工具的内容背景及实施者的特定关注(例如，速度、灵活性或可预测性)(其中的任一者可变化)的选择。所属领域的技术人员将认识到，实施方案的光学方面通常将采用光学定向硬件、软件及/或固件。
在本文中描述的一些实施方案中，逻辑及类似实施方案可包含软件或其它控制结构。例如，电子电路系统可具有经构造且经布置以实施如本文中描述的各种功能的一或多个电流路径。在一些实施方案中，一或多个媒体可经配置以在此类媒体保存或传输可操作以如本文中描述那样执行的装置可检测指令时承载装置可检测实施方案。例如，在一些变体中，实施方案可包含例如通过执行与本文中描述的一或多个操作有关的一或多个指令的接收或传输而更新或修改现有软件或固件、或门阵列或可编程硬件。替代地或另外，在一些变体中，实施方案可包含专用硬件、软件、固件组件及/或执行或以其它方式调用专用组件的通用组件。可通过如本文中描述的有形传输媒体的一或多个例子任选地通过封包传输或以其它方式在不同时间通过分布式媒体传递而传输规范或其它实施方案。
替代地或另外，实施方案可包含执行专用指令序列或调用电路系统以启用、触发、协调、请求或以其它方式引起本文中描述的实际上任何功能操作的一或多次发生。在一些变体中，可将本文中的操作或其它逻辑描述表达为源代码且将其编译或以其它方式调用为可执行指令序列。在一些内容背景中，例如，实施方案可完全或部分通过源代码(例如C++)或其它程序代码序列提供。在其它实施方案中，可将使用市售技术及/或所属领域中的技术的源代码或其它程序代码实施方案编译/实施/转译/转换成高阶描述符语言(例如，最初以C、C++、python、Ruby on Rails、Java、PHP、.NET或Node.js编程语言实施所描述技术，且此后将编程语言实施方案转换成可逻辑合成语言实施方案、硬件描述语言实施方案、硬件设计模拟实施方案及/或其它此类类似表达模式)。例如，逻辑表达(例如，计算机编程语言实施方案)的一些或全部可表现为Verilog类型硬件描述(例如，经由硬件描述语言(HDL)及/或极高速集成电路硬件描述符语言(VHDL))或表现为接着可用于产生具有硬件的物理实施方案的其它电路模型(例如，特定应用集成电路)。鉴于这些教示，所属领域的技术人员将认识到如何获得、配置及优化合适传输或操作数素、材料供应、致动器或其它结构。
前述详细描述已经由使用框图、流程图及/或实例阐述装置及/或过程的各个实施例。只要此类框图、流程图及/或实例含有一或多个功能及/或操作，所属领域的技术人员便将了解，可通过广范围的硬件、软件、固件或其实际上任何组合个别地及/或共同地实施此类框图、流程图或实例内的每一功能及/或操作。在一个实施例中，本文中描述的标的物的数个部分可经由特定应用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)或其它集成格式实施。然而，所属领域的技术人员将认识到，本文中揭示的实施例的一些方面可完全或部分在集成电路中等效地实施为运行于一或多个计算机上的一或多个计算机程序(例如，作为运行于一或多个计算机系统上的一或多个程序)、作为运行于一或多个处理器上的一或多个程序(例如，作为运行于一或多个微处理器上的一或多个程序)、作为固件或作为其实际上任何组合，且将认识到，鉴于本发明，设计电路及/或写入用于软件及/或固件的程序代码将完全在所属领域的技术人员的技能范围内。另外，所属领域的技术人员将了解，本文中描述的标的物的机制能够以多种形式分布为程序产品，且本文中描述的标的物的阐释性实施例适用而于用于实际上实行分布的信号承载媒体的特定类型无关。信号承载媒体的实例包含但不限于以下各者：可记录类型媒体，例如软盘、硬盘驱动器、光盘(CD)、数字视频磁盘(DVD)、数字磁带、计算机存储器等；及传输类型媒体，例如数字及/或模拟通信媒体(例如，光纤缆线、波导、有线通信链路、无线通信链路(例如，发射器、接收器、传输逻辑、接收逻辑等)等)。
一般来说，所属领域的技术人员将认识到，可通过各种类型的机电系统个别地及/或共同地实施本文中描述的各个实施例，所述机电系统具有：广范围的电组件(例如硬件、软件、固件及/或其实际上任何组合)；及可赋予机械力或运动的广范围的组件(例如刚性体、弹簧或扭转体、液压装置、电磁致动装置及/或其实际上任何组合)。因此，如本文中所使用，“机电系统”包含但不限于：与换能器(例如，致动器、电动机、压晶体管、微机电系统(MEMS)等)可操作地耦合的电路系统；具有至少一个离散电路的电路系统；具有至少一个集成电路的电路系统；具有至少一个特定应用集成电路的电路系统；形成通过计算机程序配置的通用运算装置(例如，通过至少部分实行本文中描述的过程及/或装置的计算机程序配置的通用计算机，或通过至少部分实行本文中描述的过程及/或装置的计算机程序配置的微处理器)的电路系统；形成存储器装置(例如，存储器形式(例如，随机存取、快闪、只读等))的电路系统；形成通信装置(例如，调制解调器、通信开关、光电装备等)的电路系统；及/或任何非电气类似物(例如光学或其它类似物)。所属领域的技术人员还将了解，机电系统的实例包含但不限于多种消费性电子系统、医疗装置以及其它系统，例如机动运输系统、工厂自动化系统、安全系统及/或通信/运算系统。所属领域的技术人员将认识到，除非上下文可另有指示，否则如本文中使用的机电系统不一定限于具有电致动及机械致动两者的系统。
一般来说，所属领域的技术人员将认识到，可通过广泛范围的硬件、软件、固件及/或其任何组合个别及/或共同地实施的本文中所描述的各个方面可被视为由各种类型的“电路系统”组成。因此，如本文中所使用，“电路系统”包含但不限于：具有至少一个离散电路的电路系统；具有至少一个集成电路的电路系统；具有至少一个特定应用集成电路的电路系统；形成通过计算机程序配置的通用运算装置(例如，通过至少部分实行本文中描述的过程及/或装置的计算机程序配置的通用计算机，或通过至少部分实行本文中描述的过程及/或装置的计算机程序配置的微处理器)的电路系统；形成存储器装置(例如，存储器形式(例如，随机存取、快闪、只读等))的电路系统；及/或形成通信装置(例如，调制解调器、通信开关、光电装备等)的电路系统。所属领域的技术人员将认识到，可以模拟或数字方式或其某一组合实施本文中描述的标的物。
所属领域的技术人员将认识到，本文中描述的装置及/或过程的至少一部分可集成到数据处理系统中。所属领域的技术人员将认识到，数据处理系统一般包含以下中的一或多者：系统单元外壳、视频显示装置、存储器(例如易失性或非易失性存储器)、处理器(例如微处理器或数字信号处理器)、运算实体(例如操作系统、驱动程序、图形用户接口及应用程序)、一或多个交互装置(例如，触摸垫、触摸屏、天线等)，及/或包含反馈环路及控制电动机(例如，用于感测位置及/或速度的反馈；用于移动及/或调整组件及/或数量的控制电动机)的控制系统。数据处理系统可利用合适市售组件(例如通常在数据运算/通信及/或网络运算/通信系统中找到的组件)实施。
所属领域的技术人员将认识到，为概念上清楚起见，本文中描述的组件(例如，操作)、装置、对象及伴随其论述是用作实例，且考虑各种配置修改。因此，如本文中所使用，所阐述的特定范例及所附论述希望表示其更一般类别。一般来说，使用任何特定范例希望表示其类别，且不包含特定组件(例如，操作)、装置及对象不应被视为限制性。
尽管本文中将用户描述为单个人物，但所属领域的技术人员将了解，除非上下文另有指示，否则用户可表示人类用户、机器人用户(例如，运算实体)及/或其大体上任何组合(例如，用户可由一或多个机器人代理辅助)。所属领域的技术人员将了解，一般来说，除非上下文另有指示，否则用户可被称为“发送者”及/或其它实体定向的术语，如此类术语在本文中使用那样。
关于本文中的大体上任何复数及/或单数术语的使用，所属领域的技术人员可在适于上下文及/或应用时从复数转变为单数及/或从单数转变为复数。清楚起见，本文中未明确阐述各种单数/复数置换。
本文中描述的标的物有时说明含于不同其它组件内或与不同其它组件连接的不同组件。应理解，此类所描绘的架构仅为示范性的，且事实上可实施实现相同功能性的许多其它架构。在概念意义上，用于实现相同功能性的任何组件布置经有效“相关联”使得实现所要功能性。因此，在本文中经组合以实现特定功能性的任两个组件可被视为彼此“相关联”使得实现所要功能性，而不管架构或中间组件为何。同样地，如此相关联的任两个组件还可被视为彼此“可操作地连接”或“可操作地耦合”以实现所要功能性，且能够如此相关联的任两个组件还可被视为彼此“可操作地耦合”以实现所要功能性。可操作地耦合的特定实例包含但不限于可物理配合及/或物理交互的组件、及/或可无线交互及/或无线交互的组件、及/或逻辑交互及/或可逻辑交互的组件。
在一些例子中，一或多个组件在本文中可被称为“经配置以”、“可配置以”、“可操作(operable/operative)以”、“经调适/可调适”、“能够”、“可符合/符合”等。所属领域的技术人员将认识到，除非上下文另有要求，否则此类术语(例如，“经配置以”)一般可涵盖作用中状态组件及/或非作用状态组件及/或备用状态组件。
虽然已展示及描述本文中描述的本发明标的物的特定方面，但所属领域的技术人员将了解，基于本文中的教示，可作出改变及修改而不脱离本文中描述的标的物及其较广方面，且因此，所附权利要求书将如在本文中描述的标的物的真实精神及范围内的全部此类改变及修改涵盖于其范围内。所属领域的技术人员将了解，一般来说，在本文中及尤其所附权利要求书(例如，所附权利要求书的主体)中使用的术语一般希望作为“开放式”术语(例如，术语“包含(including)”应被解释为“包含但不限于”，术语“具有”应被解释为“至少具有”，术语“包含(includes)”应解释为“包含但不限于”，等等)。所属领域的技术人员进一步将了解，如果预期引入权利要求叙述的特定数目，那么将在所述权利要求中明确叙述此意图，且在缺乏此叙述的情况下不存在此意图。例如，为帮助理解，以下所附权利要求书可含有引入性短语“至少一个”及“一或多个”的使用以引入权利要求叙述。然而，即使在相同权利要求包含引入性短语“一或多个”或“至少一个”及例如“一”或“一个”的不定冠词(例如，“一”及/或“一个”通常应被解释为意味着“至少一个”或“一或多个”)时，仍不应将此类短语的使用理解为暗示通过不定冠词“一”或“一个”引入的权利要求叙述将含有此引入权利要求叙述的任何特定权利要求限于仅含有一个此叙述的权利要求；此对于用于引入权利要求叙述的定冠词的使用同样适用。另外，即使明确叙述引入权利要求叙述的特定数目，所属领域的技术人员仍将认识到，此叙述通常应被解释为意味着至少所叙述数目个(例如，裸露叙述“两个叙述”而无其它修饰语通常意味着至少两个叙述，或两个或更多个叙述)。此外，在使用类似于“A、B及C中的至少一者等”的惯例的所述例子中，一般在所属领域的技术人员将理解所述惯例的意义上预期此构造(例如，“具有A、B及C中的至少一者的系统”将包含但不限于仅具有A、仅具有B、仅具有C、同时具有A及B、同时具有A及C、同时具有B及C及/或同时具有A、B及C等等的系统)。在使用类似于“A、B或C中的至少一者等”的惯例的所述例子中，一般在所属领域的技术人员将理解所述惯例的意义上预期此构造(例如，“具有A、B或C中的至少一者的系统”将包含但不限于仅具有A、仅具有B、仅具有C、同时具有A及B、同时具有A及C、同时具有B及C，及/或同时具有A、B及C等等的系统)。所属领域的技术人员进一步将了解，通常，无论是在描述、权利要求书还是图式中，呈现两个或更多个替代项的转折词及/或短语应被理解为考虑包含其中一项、任一项或两项的可能性，除非上下文另有指示。例如，短语“A或B”通常将理解为包含“A”或“B”或“A及B”的可能性。
关于所附权利要求书，所属领域的技术人员将了解其中所叙述的操作一般可以任何顺序执行。此外，尽管以序列呈现各种操作流程，但应了解，可以除所说明的顺序之外的其它顺序执行各种操作或可同时执行各种操作。除非上下文另有指示，否则此类替代排序的实例可包含重叠、交错、间断、重新排序、增量、预备、补充、同时、反向或其它变体排序。此外，除非上下文另有指示，否则如“响应于”、“与…有关”或其它过去式形容词的术语一般并不希望排除此类变体。
尽管已说明本发明的特定实施例，但应明白，所属领域的技术人员可在不脱离前述揭示内容的范围及精神及情况下进行本发明的各种修改及实施例。据信通过先前描述将理解本发明及其许多附带优点，并且显而易见的是，在不脱离所揭示标的物及不牺牲其所有实质优势的情况下，可对组件的形式、构造及布置进行各种改变。所描述的形式仅仅是解释性的，并且所附权利要求书希望涵盖及包含此类改变。因此，本发明的范围应仅受所附于其权利要求书限制。

Claims (28)

1.一种系统，其包括：
控制器，其中所述控制器包含一或多个处理器及经配置以存储一或多组程序指令的存储器，其中所述一或多个处理器经配置以执行所述一或多组程序指令，其中所述一或多组程序指令经配置以引起所述一或多个处理器：
对半导体晶片图应用滤波；
将所述经滤波半导体晶片图分离成多个裸片；
针对所述多个裸片产生一组裸片比较统计数据；
通过将至少一个检验阈值应用于所述组裸片比较统计数据而产生至少一个偏离图；及
检测所述至少一个偏离图内的至少一个偏离。
2.根据权利要求1所述的系统，其中所述半导体晶片图是从特性化工具接收。
3.根据权利要求1所述的系统，其中所述半导体晶片图包含基于图案化晶片几何形状的图。
4.根据权利要求3所述的系统，其中所述基于图案化晶片几何形状的图包含全晶片拓朴图。
5.根据权利要求1所述的系统，其中所述一或多组程序指令经配置以引起所述一或多个处理器基于所述一或多个裸片的一或多个选定空间特性将所述经滤波半导体晶片图分离成所述多个裸片。
6.根据权利要求1所述的系统，其中所述产生所述组裸片比较统计数据包含比较所述多个裸片的一组裸片。
7.根据权利要求6所述的系统，其中所述多个裸片的所述组裸片包含中心裸片及一或多个紧邻裸片。
8.根据权利要求7所述的系统，其中所述一或多个紧邻裸片是与所述中心裸片相邻。
9.根据权利要求7所述的系统，其中所述比较所述多个裸片的所述组裸片包含通过从对应于所述中心裸片的数据减去对应于所述一或多个紧邻裸片的数据而产生比较数据。
10.根据权利要求9所述的系统，其中所述比较所述多个裸片的所述组裸片包含通过从对应于所述中心裸片的数据减去对应于至少两个紧邻裸片的数据而产生比较数据。
11.根据权利要求9所述的系统，其中所述组裸片比较统计数据是从所述经产生的比较数据确定。
12.根据权利要求11所述的系统，其中所述组裸片比较统计数据是针对所述多个裸片的所述组裸片内的多个像素产生。
13.根据权利要求12所述的系统，其中所述组裸片比较统计数据是在每像素基础上针对所述多个裸片的所述组裸片内的所述多个像素而确定。
14.根据权利要求11所述的系统，其中所述至少一个检验阈值是基于所述组裸片比较统计数据而建立。
15.根据权利要求14所述的系统，其中基于所述组经产生的裸片比较统计数据建立所述至少一个检验阈值包含将一或多个数据分析算法应用于所述组经产生的裸片比较统计数据。
16.根据权利要求15所述的系统，其中所述至少一个偏离是在所述经产生的比较数据的值超过所述经建立的至少一个检验阈值时检测。
17.根据权利要求11所述的系统，其中所述至少一个检验阈值是用户指定的。
18.根据权利要求1所述的系统，其中所述一或多组程序指令进一步经配置以引起所述一或多个处理器：
将所述一或多个控制信号提供到至少一个工艺工具以改进一或多个制造工艺的性能，其中所述一或多个控制信号是基于所述至少一个偏离产生。
19.根据权利要求18所述的系统，其中所述改进一或多个制造工艺的所述性能包含调整所述至少一个工艺工具以减少由所述一或多个制造工艺引起的一或多个偏离。
20.根据权利要求18所述的系统，其中所述一或多个控制信号是经由前馈环路或反馈环路中的至少一者提供到所述至少一个工艺工具。
21.一种系统，其包括：
特性化工具；及
控制器，其中所述控制器包含一或多个处理器及经配置以存储一或多组程序指令的存储器，其中所述一或多个处理器经配置以执行所述一或多组程序指令，其中所述一或多组程序指令经配置以引起所述一或多个处理器：
对来自所述特性化工具的半导体晶片图应用滤波；
将所述经滤波半导体晶片图分离成多个裸片；
针对所述多个裸片产生一组裸片比较统计数据；
通过将至少一个检验阈值应用于所述组裸片比较统计数据而产生至少一个偏离图；及
检测所述至少一个偏离图内的至少一个偏离。
22.根据权利要求21所述的系统，其中所述至少一个检验阈值是基于所述组裸片比较统计数据而建立。
23.根据权利要求21所述的系统，其中所述至少一个检验阈值是用户指定的。
24.根据权利要求21所述的系统，其中所述一或多组程序指令进一步经配置以引起所述一或多个处理器：
将所述一或多个控制信号提供到至少一个工艺工具以改进一或多个制造工艺的性能，其中所述一或多个控制信号是基于所述至少一个偏离产生。
25.一种方法，其包括：
对半导体晶片图应用滤波；
将所述经滤波半导体晶片图分离成多个裸片；
针对所述多个裸片产生一组裸片比较统计数据；
通过将至少一个检验阈值应用于所述组裸片比较统计数据而产生至少一个偏离图；及
检测所述至少一个偏离图内的至少一个偏离。
26.根据权利要求25所述的方法，其中所述至少一个检验阈值是基于所述组裸片比较统计数据而建立。
27.根据权利要求25所述的方法，其中所述至少一个检验阈值是用户指定的。
28.根据权利要求25所述的方法，其进一步包括：
将所述一或多个控制信号提供到至少一个工艺工具以改进一或多个制造工艺的性能，其中所述一或多个控制信号是基于所述至少一个偏离产生。
CN201980023479.1A 2018-03-10 2019-03-08 工艺诱导的偏离特性化 Active CN111937129B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862641297P 2018-03-10 2018-03-10
US62/641,297 2018-03-10
US16/273,876 US10585049B2 (en) 2018-03-10 2019-02-12 Process-induced excursion characterization
US16/273,876 2019-02-12
PCT/US2019/021389 WO2019177895A1 (en) 2018-03-10 2019-03-08 Process-induced excursion characterization

Publications (2)

Publication Number Publication Date
CN111937129A true CN111937129A (zh) 2020-11-13
CN111937129B CN111937129B (zh) 2022-04-29

Family

ID=67843829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980023479.1A Active CN111937129B (zh) 2018-03-10 2019-03-08 工艺诱导的偏离特性化

Country Status (8)

Country Link
US (1) US10585049B2 (zh)
JP (1) JP7097466B2 (zh)
KR (1) KR102443351B1 (zh)
CN (1) CN111937129B (zh)
IL (1) IL277250B2 (zh)
SG (1) SG11202008760WA (zh)
TW (1) TWI797271B (zh)
WO (1) WO2019177895A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11656274B2 (en) * 2021-02-15 2023-05-23 Kla Corporation Systems and methods for evaluating the reliability of semiconductor die packages

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040122859A1 (en) * 2002-12-20 2004-06-24 Applie Materials, Inc. System to identify a wafer manufacturing problem and method therefor
US20090037134A1 (en) * 2007-07-30 2009-02-05 Ashok Kulkarni Semiconductor device property extraction, generation, visualization, and monitoring methods
CN104870984A (zh) * 2012-11-12 2015-08-26 科磊股份有限公司 用于混合模式的晶片检验的方法及系统
CN107148597A (zh) * 2014-08-29 2017-09-08 Asml荷兰有限公司 度量方法、目标和衬底

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3698075B2 (ja) * 2001-06-20 2005-09-21 株式会社日立製作所 半導体基板の検査方法およびその装置
JP3896996B2 (ja) * 2003-06-27 2007-03-22 株式会社日立製作所 回路パターンの検査装置および検査方法
US7394534B1 (en) 2003-11-19 2008-07-01 Kla-Tencor Corporation Process excursion detection
KR100909474B1 (ko) * 2005-08-10 2009-07-28 삼성전자주식회사 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들
KR101682838B1 (ko) 2005-11-18 2016-12-12 케이엘에이-텐코 코포레이션 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
KR101324419B1 (ko) 2006-02-09 2013-11-01 케이엘에이-텐코 코포레이션 웨이퍼의 특성을 결정하기 위한 방법 및 시스템
US7937234B2 (en) 2008-08-29 2011-05-03 Intel Corporation Classification of spatial patterns on wafer maps
JP5536805B2 (ja) * 2009-02-03 2014-07-02 キューセプト テクノロジーズ インコーポレイテッド 非振動式接触電位差センサーを用いたパターン付きウェハ検査システム
US10101386B2 (en) 2014-02-14 2018-10-16 Texas Instruments Incorporated Real time semiconductor process excursion monitor
CN107004616B (zh) * 2014-11-19 2022-03-04 美国德卡科技公司 对单元特定的图案化的自动光学检测
US10747830B2 (en) * 2014-11-21 2020-08-18 Mesh Labs Inc. Method and system for displaying electronic information
US9779202B2 (en) * 2015-06-22 2017-10-03 Kla-Tencor Corporation Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040122859A1 (en) * 2002-12-20 2004-06-24 Applie Materials, Inc. System to identify a wafer manufacturing problem and method therefor
US20090037134A1 (en) * 2007-07-30 2009-02-05 Ashok Kulkarni Semiconductor device property extraction, generation, visualization, and monitoring methods
CN104870984A (zh) * 2012-11-12 2015-08-26 科磊股份有限公司 用于混合模式的晶片检验的方法及系统
CN107148597A (zh) * 2014-08-29 2017-09-08 Asml荷兰有限公司 度量方法、目标和衬底

Also Published As

Publication number Publication date
WO2019177895A1 (en) 2019-09-19
US10585049B2 (en) 2020-03-10
US20190277777A1 (en) 2019-09-12
TWI797271B (zh) 2023-04-01
IL277250A (en) 2020-10-29
IL277250B (en) 2022-10-01
SG11202008760WA (en) 2020-10-29
KR20200120748A (ko) 2020-10-21
KR102443351B1 (ko) 2022-09-14
CN111937129B (zh) 2022-04-29
JP7097466B2 (ja) 2022-07-07
JP2021515993A (ja) 2021-06-24
TW201940892A (zh) 2019-10-16
IL277250B2 (en) 2023-02-01

Similar Documents

Publication Publication Date Title
TWI532112B (zh) 使用一晶圓幾何度量之疊對及半導體製程控制
JP6509212B2 (ja) プロセス誘起による歪みの予測、ならびにオーバーレイ誤差のフィードフォワード及びフィードバック修正
TWI581068B (zh) 微影裝置、元件製造方法及將圖案施加於基板之方法
JP4998853B2 (ja) 処理条件決定方法及び装置、処理装置、測定装置及び露光装置、基板処理システム、並びにプログラム及び情報記録媒体
TWI747973B (zh) 度量系統、微影工具、度量工具及度量目標
JP6762317B2 (ja) 基板の面内歪みを検査する方法およびシステム
KR20200014938A (ko) 반도체 제조 프로세스에서 딥 러닝을 사용하여 결함 및 임계 치수를 예측하기 위한 시스템 및 방법
US20080028360A1 (en) Methods and systems for performing lithography, methods for aligning objects relative to one another, and nanoimprinting molds having non-marking alignment features
CN111868904B (zh) 半导体装置制造期间的晶片特性化数据的自相关及复合晶片度量的产生
TWI736681B (zh) 用於在晶圓沉積期間製程引起之變形預測之系統及方法
KR20190077582A (ko) 층들에 걸친 이미지 감산에 의한 웨이퍼 노이즈 감소
CN103681296A (zh) 用于获得均匀性和表面电荷的全晶片映射的内建度量
CN111937129B (zh) 工艺诱导的偏离特性化
CN112041975A (zh) 半导体生产期间的过程诱导位移表征
CN110431488B (zh) 用于光掩模及光罩检验以及晶片印刷检查验证的多列间隔
CN108780051B (zh) 用于界定设计数据的重复结构中的关注区域的系统及方法
JP5703878B2 (ja) 半導体装置の製造方法
KR20210133142A (ko) 정보 처리장치 및 정보 처리방법
WO2020141071A1 (en) Method for calibrating a scanning charged particle microscope
CN110114727A (zh) 量测工具及使用该量测工具的方法
US10642950B2 (en) Verifying planarization performance using electrical measures
KR20220112674A (ko) 정보 처리장치, 정보 처리방법, 물품 제조 시스템 및 물품의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant