KR20190077582A - 층들에 걸친 이미지 감산에 의한 웨이퍼 노이즈 감소 - Google Patents

층들에 걸친 이미지 감산에 의한 웨이퍼 노이즈 감소 Download PDF

Info

Publication number
KR20190077582A
KR20190077582A KR1020197017838A KR20197017838A KR20190077582A KR 20190077582 A KR20190077582 A KR 20190077582A KR 1020197017838 A KR1020197017838 A KR 1020197017838A KR 20197017838 A KR20197017838 A KR 20197017838A KR 20190077582 A KR20190077582 A KR 20190077582A
Authority
KR
South Korea
Prior art keywords
wafer
image
layer
difference
processor
Prior art date
Application number
KR1020197017838A
Other languages
English (en)
Inventor
비요른 브라우어
Original Assignee
케이엘에이-텐코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이-텐코 코포레이션 filed Critical 케이엘에이-텐코 코포레이션
Publication of KR20190077582A publication Critical patent/KR20190077582A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/70—Denoising; Smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/14—Transformations for image registration, e.g. adjusting or mapping for alignment of images
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/50—Image enhancement or restoration using two or more images, e.g. averaging or subtraction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
    • G06V10/74—Image or video pattern matching; Proximity measures in feature spaces
    • G06V10/75—Organisation of the matching processes, e.g. simultaneous or sequential comparisons of image or video features; Coarse-fine approaches, e.g. multi-scale approaches; using context analysis; Selection of dictionaries
    • G06V10/751—Comparing pixel values or logical combinations thereof, or feature values having positional relevance, e.g. template matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20212—Image combination
    • G06T2207/20224—Image subtraction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Databases & Information Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Software Systems (AREA)
  • Multimedia (AREA)
  • Evolutionary Computation (AREA)
  • Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

다층 웨이퍼의 층들에 걸쳐 차이 이미지를 계산함으로써 광학 검사 툴의 차이 이미지에서의 노이즈 감소가 제공된다. 제1 웨이퍼 층의 제1 웨이퍼 이미지 및 제2 웨이퍼 층의 제2 웨이퍼 이미지가 사용된다. 제1 웨이퍼 이미지 및 제2 웨이퍼 이미지는 다층 웨이퍼 상의 동일한 평면 위치에서 이루어지지만, 상이한 층의 것이고 그리고/또는 상이한 프로세스 단계 후의 것이다. 웨이퍼 노이즈를 감소시키도록 제1 웨이퍼 이미지와 제2 웨이퍼 이미지 간의 제1 차이 이미지가 계산된다. 제1 차이 이미지를 사용하여 결함이 식별될 수 있다. 이미지 데이터 획득 서브시스템을 갖는 시스템이 이 기술을 수행하는데 사용될 수 있다.

Description

층들에 걸친 이미지 감산에 의한 웨이퍼 노이즈 감소
관련 출원에 대한 상호참조
본 출원은, 2016년 11월 22일 출원되어 지금 계류중인 미국 가특허 출원 번호 제62/425,602호의 우선권을 주장하며, 이 출원의 개시는 참조에 의해 여기에 포함된다.
기술분야
본 개시는 결함 검출 동안 노이즈(noise)를 감소시키는 것에 관한 것이다.
로직 및 메모리 디바이스와 같은 반도체 디바이스를 제조하는 것은 통상적으로, 반도체 디바이스의 다양한 특징부 및 복수의 레벨을 형성하도록 많은 수의 반도체 제조 프로세스를 사용하여 반도체 웨이퍼와 같은 기판을 처리하는 것을 포함한다. 예를 들어, 리소그래피는, 레티클로부터의 패턴을 반도체 웨이퍼 상에 배열된 레지스트에 전사하는 것을 수반하는 반도체 제조 프로세스이다. 반도체 제조 프로세스의 추가적인 예는, 화학 기계적 연마(CMP; chemical-mechanical polishing), 에칭, 퇴적, 및 이온 주입을 포함하지만, 이에 한정되는 것은 아니다. 복수의 반도체 디바이스들은 단일 반도체 웨이퍼 상에 배열되어 제조된 다음, 개별 반도체 디바이스로 분리될 수 있다.
제조 프로세스에서의 더 높은 수율 및 그에 따른 더 높은 이윤을 추구하도록 웨이퍼 상의 결함을 검출하기 위해 반도체 제조 프로세스 중의 다양한 단계에서 검사(inspection) 프로세스가 사용된다. 검사는 항상 집적 회로(IC; integrated circuit)와 같은 반도체 디바이스를 제조하는 것의 중요한 부분이었다. 그러나, 반도체 디바이스의 치수가 감소함에 따라, 더 작은 결함이 디바이스를 고장시킬 수 있기 때문에, 검사는 수락가능한 반도체 디바이스의 성공적인 제조에 훨씬 더 중요해졌다. 예를 들어, 반도체 디바이스의 치수가 감소함에 따라, 비교적 작은 결함이라도 반도체 디바이스에서 원치않는 이상을 야기할 수 있으므로, 줄어든 크기의 결함의 검출이 필요해졌다.
하지만, 설계 규칙(design rules)이 축소함에 따라, 반도체 제조 프로세스는 프로세스의 수행 능력에 대한 한계에 더 가까이 동작하고 있을 수 있다. 또한, 설계 규칙이 축소함에 따라 더 작은 결함이 디바이스의 전기적 파라미터에 영향을 미칠 수 있으며, 이는 보다 민감한 검사를 유도한다. 설계 규칙이 축소함에 따라, 검사에 의해 검출된 잠재적 수율 관련 결함의 파퓰레이션(population)이 급격하게 늘어나고, 검사에 의해 검출된 뉴슨스(nuisance) 결함의 파퓰레이션도 또한 급격하게 증가한다. 따라서, 점점 더 많은 결함이 웨이퍼 상에서 검출될 수 있고, 모든 결함을 없애도록 프로세스를 보정하는 것은 어렵고 비용이 많이 들 수 있다. 그리하여, 결함 중의 어느 것이 실제로 디바이스의 전기적 파라미터 및 수율에 영향을 미치는지 결정하는 것은, 프로세스 제어 방법을 이들 결함에 집중되게 하면서 다른 것들을 대체로 무시하게 할 수 있다. 또한, 더 작은 설계 규칙에서, 프로세스가 유도하는 고장은 일부 경우에 체계적인(systematic) 경향이 있을 수 있다. 즉, 프로세스가 유도하는 고장은 설계 내에서 여러 번 종종 반복되는 미리 결정된 설계 패턴에서 고장나는 경향이 있다. 공간적으로 체계적이며 전기적으로 관련있는 결함의 제거는 중요한데, 이러한 결함을 제거하는 것이 수율에 상당히 전반적인 영향을 미칠 수 있기 때문이다. 결함이 디바이스 파라미터 및 수율에 영향을 미칠 것인지 아닌지는 종종 상기 기재된 검사, 검토, 및 분석 프로세스로부터 결정될 수 없는데, 이들 프로세스는 전기적 설계에 관련하여 결함의 위치를 결정할 수 없기 때문이다.
다층 웨이퍼의 복수의 층들에 걸친 결함 검출은 문제가 있는 것으로 판명되었다. 이전의 기술들은 노이즈 또는 뉴슨스를 감소시키도록 결함 속성 또는 맞춤화된 차이 필터(difference filter)에 의존하였다. 그러나, 이들 기술은 결함의 신호가 노이즈 또는 뉴슨스와 비슷하게 보이는 경우 제대로 기능하지 않을 수 있다. 예를 들어, 결함 소스 분석(DSA; defect source analysis) 타입 뉴슨스 필터링은, 이전(previous) 층 상의 결함을 찾고 이들을 다음 층 상의 뉴슨스로서 필터링 제거하는 것에 기초한다. 이는 별개의 이전 층 뉴슨스 이벤트의 필터링만 가능하게 할 수 있다. 이는 랜덤 웨이퍼 노이즈를 처리할 수 없으며, 프로세스가 변경될 때 이전 웨이퍼 층 상에 유지될 레시피가 계속 튜닝될 것을 요구한다.
따라서, 결함 검출 동안 감소된 노이즈를 제공하는 새로운 기술 및 시스템이 필요하다.
제1 실시예에서, 다층 웨이퍼에서의 결함 식별 동안 노이즈 감소를 위한 방법이 제공된다. 방법은, 이미지 데이터 획득 서브시스템을 사용하여 수행되는, 다층 웨이퍼의 제1 웨이퍼 층 상에 배치된 제2 웨이퍼 층의 제2 웨이퍼 스캔을 포함한다. 제2 웨이퍼 스캔은 이미지 데이터 획득 서브시스템을 사용하여 제2 웨이퍼 층에 대응하는 제2 웨이퍼 이미지로 변환된다. 제1 웨이퍼 이미지 및 제2 웨이퍼 이미지가 프로세서에서 수신된다. 제1 웨이퍼 이미지는 제1 웨이퍼 층의 것이고, 제2 웨이퍼 이미지 및 제1 웨이퍼 이미지는 다층 웨이퍼 상의 동일한 평면 위치에서 이루어진다. 프로세서를 사용하여, 제1 웨이퍼 이미지와 제2 웨이퍼 이미지 간의 제1 차이 이미지를 계산함으로써, 이미지 노이즈가 감소된다. 제1 차이 이미지에 기초하여 프로세서를 사용하여 하나 이상의 결함이 식별된다.
하나 이상의 결함은, 제1 차이 이미지 내의 하나 이상의 픽셀이 미리 결정된 문턱값을 초과하는 경우 검출될 수 있다.
제1 웨이퍼 스캔은 제1 웨이퍼 층의 표면 전체로 이루어질 수 있다. 제1 웨이퍼 이미지는 표면 전체의 일부분만일 수 있다. 표면 전체의 일부분은 제2 웨이퍼 이미지의 위치에 기초하여 선택될 수 있다.
예에서, 방법은, 프로세서를 사용하여, 제1 웨이퍼 이미지와 제2 웨이퍼 이미지 간의 콘트라스트 차이를 비교하는 것을 더 포함한다. 콘트라스트 차이가 미리 결정된 문턱값을 초과하는 경우, 프로세서를 사용하여 제1 웨이퍼 이미지나 제2 웨이퍼 이미지에 동적 보상(dynamic compensation)이 적용된다.
예에서, 방법은, 프로세서를 사용하여, 웨이퍼 설계 파일에 기초하여 제2 웨이퍼 이미지를 제1 웨이퍼 이미지와 정렬하는 것을 더 포함한다.
예에서, 방법은, 이미지 데이터 획득 서브시스템을 사용하여, 제1 웨이퍼 층의 제1 웨이퍼 스캔을 수행하는 것을 더 포함한다. 제1 웨이퍼 스캔은 이미지 데이터 획득 서브시스템을 사용하여 제1 웨이퍼 층에 대응하는 제1 웨이퍼 이미지로 변환된다.
예에서, 방법은, 프로세서에서, 제1 웨이퍼 이미지 및 제2 웨이퍼 이미지의 평면 위치와는 상이한, 다층 웨이퍼 상의 평면 위치에서, 제1 웨이퍼 층에 대응하는 제1 기준 이미지를 수신하는 것을 더 포함한다. 제1 기준 이미지와 제1 웨이퍼 이미지 간의 제2 차이 이미지가 프로세서를 사용하여 계산된다. 제1 웨이퍼 이미지 및 제2 웨이퍼 이미지의 평면 위치와는 상이한, 다층 웨이퍼 상의 평면 위치에서, 제2 웨이퍼 층에 대응하는 제2 기준 이미지가 프로세서에서 수신된다. 제2 기준 이미지와 제2 웨이퍼 이미지 간의 제3 차이 이미지가 프로세서를 사용하여 계산된다. 제2 차이 이미지와 제3 차이 이미지 간의 제4 차이 이미지가 프로세서를 사용하여 계산된다. 하나 이상의 결함의 존재를 확인하도록(verify) 프로세서를 사용하여 제4 차이 이미지가 제1 차이 이미지와 비교될 수 있다.
제2 실시예에서, 다층 웨이퍼에서의 결함 식별을 위한 시스템이 제공된다. 시스템은 이미지 데이터 획득 서브시스템 및 이미지 데이터 획득 서브시스템과 전자 통신하는 컨트롤러를 포함한다. 컨트롤러는 하나 이상의 소프트웨어 모듈을 실행하도록 구성된 프로세서를 포함한다. 하나 이상의 소프트웨어 모듈은, 제1 웨이퍼 이미지 및 제2 웨이퍼 이미지를 수신하고; 웨이퍼 노이즈를 감소시키기 위해 제1 웨이퍼 이미지와 제2 웨이퍼 이미지 간의 제1 차이 이미지를 계산하고; 제1 차이 이미지에 기초하여 하나 이상의 결함을 식별하도록 구성된다. 제1 웨이퍼 이미지는 다층 웨이퍼의 제1 웨이퍼 층의 것이다. 제2 웨이퍼 이미지는 다층 웨이퍼의 제1 웨이퍼 층 상에 배치된 제2 웨이퍼 층의 것이다. 제2 웨이퍼 이미지 및 제1 웨이퍼 이미지는 다층 웨이퍼 상의 동일 평면 위치에서 이루어진 것이다. 이미지 데이터 획득 서브시스템은 웨이퍼 스캔을 수행하도록 구성될 수 있다.
하나 이상의 소프트웨어 모듈은 또한, 제1 웨이퍼 이미지와 제2 웨이퍼 이미지 간의 콘트라스트 차이를 비교하고, 콘트라스트 차이가 미리 결정된 문턱값을 초과하는 경우 제1 웨이퍼 이미지나 제2 웨이퍼 이미지에 동적 보상을 적용하도록 구성될 수 있다.
하나 이상의 소프트웨어 모듈은 또한, 웨이퍼 설계 파일에 기초하여 제2 웨이퍼 이미지를 제1 웨이퍼 이미지와 정렬하도록 구성될 수 있다.
예에서, 제1 웨이퍼 스캔은 제1 웨이퍼 층의 표면 전체로 이루어질 수 있다. 제1 웨이퍼 이미지는 표면 전체의 일부분만일 수 있다. 하나 이상의 소프트웨어 모듈은 또한, 제2 웨이퍼 이미지의 위치에 기초하여 표면 전체의 일부분을 선택하도록 구성될 수 있다.
하나 이상의 소프트웨어는 또한, 제1 웨이퍼 이미지 및 제2 웨이퍼 이미지의 평면 위치와는 상이한, 다층 웨이퍼 상의 평면 위치에서, 제1 웨이퍼 층에 대응하는 제1 기준 이미지를 수신하고; 제1 기준 이미지와 제1 웨이퍼 이미지 간의 제2 차이 이미지를 계산하고; 제1 웨이퍼 이미지 및 제2 웨이퍼 이미지의 평면 위치와는 상이한, 다층 웨이퍼 상의 평면 위치에서, 제2 웨이퍼 층에 대응하는 제2 기준 이미지를 수신하고; 제2 기준 이미지와 제2 웨이퍼 이미지 간의 제3 차이 이미지를 계산하고; 제2 차이 이미지와 제3 차이 이미지 간의 제4 차이 이미지를 계산하도록 구성된다. 하나 이상의 소프트웨어 모듈은 또한, 하나 이상의 결함의 존재를 확인하도록 제4 차이 이미지를 제1 차이 이미지와 비교하도록 구성될 수 있다.
본 개시의 속성 및 목적의 보다 완전한 이해를 위해, 첨부 도면과 함께 취한 다음의 상세한 설명을 참조하여야 할 것이다.
도 1은 본 개시에 따른 방법의 실시예를 예시한 흐름도이다.
도 2는 층간 결함 검사의 실시예를 예시한다.
도 3은 층간 결함 검사의 또다른 실시예를 예시한다.
도 4은 이중 검출을 사용하여 층간 결함 검사의 또다른 실시예를 예시한다.
도 5는 본 개시에 따른 시스템의 실시예의 블록도이다.
청구 내용은 특정 실시예에 관련하여 기재될 것이지만, 여기에 서술된 이점 및 특징 전부를 제공하지 않는 실시예를 포함하는 다른 실시예도 또한 본 개시의 범위 내에 속한다. 본 개시의 범위에서 벗어나지 않고서 다양한 구조적, 논리적, 프로세스 단계 및 전자적 변경이 행해질 수 있다. 따라서, 본 개시의 범위는 첨부된 청구항을 참조해서만 정의된다.
여기에 개시된 방법 및 시스템의 실시예는, 다층 웨이퍼의 층들에 걸쳐 차이 이미지를 계산함으로써 광학 검사 툴의 차이 이미지에서의 노이즈 감소를 제공한다. 전에는 노이즈 플로어(noise floor)에 묻혔던(예컨대, 일반적으로 검출하기에 너무 낮은 신호 대 노이즈 비를 가짐) 결함의 검출이 가능해진다. 이는 반도체 제조에 대한 결함 검출 결과를 개선하고 쓰루풋을 증가시킬 수 있다. 구체적으로, 누락 패턴, 2개의 금속 라인을 잇는 브릿징 결함, 또는 기형 패턴과 같은 패턴 관련 결함이 여기에 개시된 기술로부터 이득을 얻을 수 있지만, 다른 유형의 결함도 또한 이득을 얻을 수 있다. 차이 이미지에서 결함과 노이즈 또는 뉴슨스의 외관 차이는 관심 결함(DOI; defect of interest)을 노이즈 또는 뉴슨스와 구분하는데 사용되지 않는다.
도 5는 척(306) 상의 다층 웨이퍼(307)를 예시한다. 다층 웨이퍼(307)는 제1 웨이퍼 층(308) 및 제2 웨이퍼 층(309)을 포함한다. 제2 웨이퍼 층(309)은 제1 웨이퍼 층(308) 상에 배치된다. 2개의 층만 예시되어 있지만, 다층 웨이퍼(307)는 웨이퍼 상에 3개, 4개, 5개, 또는 그 이상의 층을 포함할 수 있다. 층들은 여러 단계 떨어져 있을 수 있다. 여기에 예시되지 않은 예에서, 뉴슨스가 층 25에 도입될 수 있고, DOI가 층 31에 도입될 수 있으며, 웨이퍼는 웨이퍼 프로세싱 최적화로 인해 층 34에서 검사될 수 있다. 이 예에서, 층 34 상의 후보 이미지는 층 25 내지 33에서의 동일 위치의 이미지와 비교된다. 따라서, 제1 웨이퍼 층(308) 및 제2 웨이퍼 층(309)은 연속이 아닐 수 있다.
프로세스 단계들은 층의 설명에 연루된다. 여기에 예시되지 않은 특정 예에서, 층 2는 산화물 퇴적 후의 층 1일 수 있고, 층 3은 산화물 에칭 후의 층 2일 수 있고, 층 4는 금속 퇴적 후의 층 3일 수 있고, 층 5는 연마 후의 층 4일 수 있다. 따라서, 제2 웨이퍼 층(309)은 제1 웨이퍼 층(308)의 개질된 버전일 수 있고 그리고/또는 제1 웨이퍼 층(308)에 비교하여 추가된 재료를 포함할 수 있다.
제1 웨이퍼 층(308)에 대해 풀(full) 웨이퍼 기록이 수행될 수 있으며, 이는 결함이 도입되기 전이지만 임계 치수(CD; critical dimension) 변동, 라인 에지 거칠기(LER; line edge roughness), 및 이전 층 결함과 같은 랜덤 웨이퍼 노이즈의 샘플을 포함하는 검사 단계일 수 있다. 다층 웨이퍼(307)는 더 처리되고, 결함이 도입될 수 있으며, 그러면 다층 웨이퍼(307)는 광학 패치에서 결함이 보이는 제2 웨이퍼 층(309)의 다음 검사 단계에 도달한다.
제2 웨이퍼 층(309)에 대해 검사가 수행될 수 있고, 제2 웨이퍼 층(309)의 이미지와 제1 웨이퍼 층(308) 상의 동일 위치에서 취한 이미지로부터 차이 이미지가 계산될 수 있다.
도 1은 다층 웨이퍼에서의 결함 식별 동안 노이즈 감소를 위해 사용될 수 있는 방법(100)의 실시예를 예시한 흐름도이다.
101에서, 예컨대 이미지 데이터 획득 서브시스템을 사용하여, 제2 웨이퍼 층의 제2 웨이퍼 스캔이 수행된다. 제2 웨이퍼 층은 다층 웨이퍼의 제1 웨이퍼 층 상에 배치된다. 제2 웨이퍼 층은 제1 웨이퍼 층 상에 형성된 추가의 층일 수 있으며, 그 뿐만 아니라 제1 웨이퍼 층의 개질된 구역일 수도 있다(예컨대, 제1 웨이퍼 층 상의 에칭된 영역). 102에서, 제2 웨이퍼 스캔은, 예컨대 이미지 데이터 획득 서브시스템을 사용하여, 제2 웨이퍼 층에 대응하는 제2 웨이퍼 이미지로 변환된다.
결함 검출 후에 보이는 패치 이미지는 단지 크기가 32x32 pixels2일 수 있지만, 검출 전에 사용된 프레임은 1k x 1k pixels2 정도일 수 있다. 이 크기는 현재 층의 이미지와 이전 층의 이미지 간의 매우 정확한 정렬을 제공하도록 도울 수 있다. 프레임이 더 클수록 매우 정확한 이미지 정렬을 가능하게 할 만큼 충분한 피처를 제공할 수 있다.
103에서, 제1 웨이퍼 이미지 및 제2 웨이퍼 이미지가, 예컨대 프로세서에서, 수신된다. 제1 웨이퍼 이미지는 제1 웨이퍼 층의 것이다. 제2 웨이퍼 이미지 및 제1 웨이퍼 이미지는 다층 웨이퍼 상의 동일 평면 위치에서 이루어진 것일 수 있다. 제1 웨이퍼 이미지 및 제2 웨이퍼 이미지는 웨이퍼의 평면의 동일 X-Y 좌표의 적어도 일부의 것일 수 있다.
제2 웨이퍼 이미지 및 제1 웨이퍼 이미지는 웨이퍼 설계 파일 또는 다른 기술에 기초하여 정렬될 수 있다. 예를 들어, 제1 웨이퍼 층 상에 웨이퍼를 기록하기 위해 그리고 이미지 정렬을 돕도록 제2 웨이퍼 층 상의 웨이퍼를 검사하기 위해 설계 기반의 정렬이 사용될 수 있다.
예에서, 제1 웨이퍼 스캔은 제1 웨이퍼 층의 표면 전체의 것일 수 있다. 제1 웨이퍼 이미지는 표면 전체의 일부분만일 수 있다. 표면 전체의 일부분은 제2 웨이퍼 이미지의 위치에 기초하여 선택될 수 있다.
다른 예에서, 예컨대 이미지 데이터 획득 시스템을 사용하여, 제1 웨이퍼 층의 제1 웨이퍼 스캔이 수행된다. 제1 웨이퍼 스캔은, 예컨대 이미지 데이터 획득 서브시스템을 사용하여, 제1 웨이퍼 층에 대응하는 제1 웨이퍼 이미지로 변환된다.
104에서, 예컨대 프로세서를 사용하여, 제1 웨이퍼 이미지와 제2 웨이퍼 이미지 간의 제1 차이 이미지를 계산함으로써 이미지 노이즈가 감소된다. 105에서, 예컨대 프로세서를 사용하여, 제1 차이 이미지에 기초하여 하나 이상의 결함이 식별된다. 하나 이상의 결함은, 제1 차이 이미지 내의 하나 이상의 픽셀이 미리 결정된 문턱값을 초과하는 경우 검출될 수 있다. 이 계산된 차이는, 이전 층 뉴슨스 및 랜덤 웨이퍼 노이즈가 감소되거나 제거되기 때문에, 개선된 신호 대 노이즈를 갖는다.
예에서, 신호 대 노이즈는, 모든 노이즈가 이전 층으로부터 오는 경우, 층 내 검사에 대한 <1로부터 층 검사에 대한 2 내지 5로 갈 수 있다. 따라서, 결함은 검출 불가로부터 쉽게 검출가능으로 갈 수 있다.
제1 웨이퍼 이미지와 제2 웨이퍼 이미지 간의 콘트라스트가 비교될 수 있다. 콘트라스트 차이가 미리 결정된 문턱값을 초과하는 경우, 제1 웨이퍼 이미지나 제2 웨이퍼 이미지에 동적 보상이 적용될 수 있다. 프로세서는 콘트라스트를 비교하고 동적 보상을 적용할 수 있다. 동적 보상은 차이 이미지를 계산할 때 적용될 수 있다.
예에서, 예컨대 프로세서에서, 제1 웨이퍼 이미지 및 제2 웨이퍼 이미지의 평면 위치와는 상이한, 다층 웨이퍼 상의 평면 위치에서, 제1 웨이퍼 층에 대응하는 제1 기준 이미지가 수신된다. 예컨대 프로세서를 사용하여, 제1 기준 이미지와 제1 웨이퍼 이미지 간에 제2 차이 이미지가 계산된다. 제1 웨이퍼 이미지 및 제2 웨이퍼 이미지의 평면 위치와는 상이한, 다층 웨이퍼 상의 평면 위치에서, 제2 웨이퍼 층에 대응하는 제2 기준 이미지가, 예컨대 프로세서에서, 수신된다. 예컨대 프로세서를 사용하여, 제2 기준 이미지와 제2 웨이퍼 이미지 간에 제3 차이 이미지가 계산된다. 제2 차이 이미지와 제3 차이 이미지 간의 제4 차이 이미지가, 예컨대 프로세서를 사용하여, 계산될 수 있다. 예컨대 프로세서를 사용하여, 하나 이상의 결함의 존재를 확인하도록, 제4 차이 이미지가 제1 차이 이미지와 비교될 수 있다. 이 기술은, 예를 들어 현재 층과 이전 층 이미지 간의 콘트라스트 차이로 인해, 현재 층의 후보 이미지가 이전 층의 동일 위치에서의 이미지로부터 간단히 감산될 수 없는 경우 사용될 수 있다. 이 예에서, 현재 층의 차이 이미지와 이전 층의 차이 이미지의 차이가 계산될 수 있다. 보이는 결함이 있는 경우, 이 결함이 후보에 있는지 기준 이미지에 있는지 불명확할 수 있다. 결함이 실제로 어느 이미지에 있는지 결정하도록 이중 검출이 사용될 수 있다.
예에서, 가상 검사기(virtual inspector)가 하나의 전체 웨이퍼를 기록하는데 사용될 수 있다. 이중 검출 동안 제2 웨이퍼 층에 대해 차이 이미지 계산이 수행될 수 있다. 문턱값을 초과하는 결함이 발견되는 경우, 차이 이미지는 현재 층의 기준 이미지 또는 테스트의 동일 위치를 갖는 제1 웨이퍼 층으로부터의 차이 이미지와 비교된다. 층간 차이 이미지 내의 픽셀이 문턱값을 초과하는 경우, 결함이 보고된다.
도 2는 층간 결함 검사의 실시예를 예시한다. 제1 웨이퍼 층의 제1 웨이퍼 이미지(200) 및 제2 웨이퍼 층의 제2웨이퍼 이미지(201)는 다층 웨이퍼의 동일 영역에 대응한다. 따라서, 제1 웨이퍼 이미지(200)는, 제2 웨이퍼 이미지(201)에서 보이는 제2 웨이퍼 층 상의 결함(205)이 나타나는 곳의 제1 웨이퍼 층의 도면이다. 제2 기준 이미지(202)는 다층 웨이퍼의 제2 웨이퍼 층의, 하지만 웨이퍼 표면 상의 상이한 위치에 있는 것이다. 예를 들어, 제2 기준 이미지(202)는 제2 웨이퍼 이미지(201)에 대한 다음 다이의 것일 수 있다.
제1 웨이퍼 이미지(200)에 보이는 바와 같이, CD 변동(206)은 웨이퍼 노이즈를 초래한다. 결함(205)이 제2 웨이퍼 이미지(201)에서 보일 수 있다. 제2 웨이퍼 이미지(201)와 제2 기준 이미지(202)의 차이 이미지(204)는 노이즈(207)와 함께 결함(205)을 보여주는 노이즈있는 차이 이미지가 될 수 있다. 노이즈있는 차이 이미지로는 결함을 쉽게 검출하는 것이 가능하지 않을 수 있다. 제1 웨이퍼 이미지(200)와 제2 웨이퍼 이미지(201) 간의 제1 차이 이미지는 동일 유형의 노이즈가 적거나 아예 없이 결함(205)을 보여준다.
도 3은 층간 결함 검사의 또다른 실시예를 예시한다. 차이 이미지(220)는 제1 웨이퍼 이미지와 제1 기준 이미지, 제1 웨이퍼 층의 둘 다의 이미지 감산의 결과이다. 차이 이미지(221)는 제2 웨이퍼 이미지와 제2 기준 이미지, 제2 웨이퍼 층의 둘 다의 이미지 감산의 결과이다. 차이 이미지(221)는 결함(223)을 포함한다. 차이 이미지(220)와 차이 이미지(221)는 둘 다, 랜덤 웨이퍼 노이즈(225) 및 제1 웨이퍼 층 전에 생긴 이전 층 결함(224)을 포함한다. 차이 이미지(220)와 차이 이미지(221)의 이미지 감산의 결과로서 차이 이미지(222)가 되며, 개선된 신호 대 노이즈 비를 가지며 결함(223)을 보여준다. 도 3의 실시예에서의 차이 이미지의 사용은 최종 차이 이미지에서의 노이즈를 감소시킬 수 있으며, 이는 결함 검출을 개선한다.
도 4는 이중 검출을 사용하는 층간 결함 검사의 또다른 실시예를 예시한다. 도 4에서, 별은 랜덤 웨이퍼 노이즈를 나타내고 원은 결함을 나타낸다. 제1 웨이퍼 층의 제1 웨이퍼 이미지(241)는, 다음 다이와 같은 제1 웨이퍼 층 상의 상이한 평면 위치에서 제1 기준 이미지(242)로 예시된다. 제1 웨이퍼 층 상의 또다른 기준 이미지(240)도 또한 포함된다. 제2 웨이퍼 층의 제2 웨이퍼 이미지(244)는, 다음 다이와 같은 제2 웨이퍼 층 상의 상이한 평면 위치에서 제2 기준 이미지(245)로 예시된다. 제2 웨이퍼 층의 또다른 기준 이미지(243)도 또한 포함된다. 이미지 감산은 차이 이미지(246-249)를 형성한다. 그 다음, 제2 차이 이미지(247)와 제3 차이 이미지(249)가 이미지 감산에 사용되어 제4 차이 이미지(250)를 형성하며, 이는 결함을 보여준다. 하나 이상의 결함의 존재를 확인하기 위해, 제4 차이 이미지는 제1 웨이퍼 이미지(241)와 제2 웨이퍼 이미지(244) 간에 형성된 제1 차이 이미지와 비교될 수 있다. 그 다음, 결함이 보고될 수 있다.
차이 이미지(240, 243, 246, 및 248)는 필요한 대로 이중 검출에 사용될 수 있다.
도 5는 시스템(300)의 실시예의 블록도이다. 시스템(300)은 다층 웨이퍼(307) 또는 다른 워크피스를 홀딩하도록 구성된 척(306)을 포함한다. 척(306)은 1개, 2개, 또는 3개의 축에서 이동하거나 회전하도록 구성될 수 있다. 척(306)은 또한, 예컨대 Z축을 중심으로 스핀하도록 구성될 수 있다.
시스템(300)은 또한 다층 웨이퍼(307)의 표면을 측정하도록 구성된 이미지 데이터 획득 서브시스템(301)을 포함한다. 이미지 데이터 획득 서브시스템(301)은 광 빔, 전자 빔, 광대역 플라즈마를 생성할 수 있고, 또는 다층 웨이퍼(307)의 표면을 측정하도록 다른 기술을 사용할 수 있다. 하나의 예에서, 이미지 데이터 획득 서브시스템(301)은 레이저를 포함한다. 또다른 예에서, 시스템(300)은 광대역 플라즈마 검사 툴이다. 이미지 데이터 획득 서브시스템(301)은 다층 웨이퍼(307) 상의 다이의 이미지를 제공할 수 있고, 또는 다층 웨이퍼(307) 상의 다이의 이미지를 형성하는데 사용되는 정보를 제공할 수 있다. 이미지 데이터 획득 서브시스템(301)은, 예컨대 이미지 데이터 획득 서브시스템(301)과 척(306) 간의 상대 이동을 통해, 웨이퍼 스캔을 수행하도록 구성될 수 있다.
시스템(300)은 컨트롤러(302)와 통신한다. 예를 들어, 컨트롤러(302)는 시스템(300)의 이미지 데이터 획득 서브시스템(301) 또는 다른 컴포넌트와 통신할 수 있다. 컨트롤러(302)는 프로세서(303), 프로세서(303)와 전자 통신하는 전자 데이터 저장 유닛(304), 및 프로세서(303)와 전자 통신하는 통신 포트(305)를 포함할 수 있다. 컨트롤러(302)는 하드웨어, 소프트웨어, 및 펌웨어의 임의의 조합에 의해 실제로 구현될 수 있다는 것을 알아야 할 것이다. 또한, 여기에 기재된 바와 같은 그의 기능은 하나의 유닛에 의해 수행될 수 있거나, 상이한 컴포넌트들 사이에 분배될 수 있으며, 이들의 각각은 이어서 하드웨어, 소프트웨어 및 펌웨어의 임의의 조합에 의해 구현될 수 있다. 컨트롤러(302)가 다양한 방법 및 기능을 구현하기 위한 프로그램 코드 또는 명령어는, 전자 데이터 저장 유닛(304)의, 컨트롤러(302) 내의, 컨트롤러(302) 외부의 또는 이들 조합의 메모리와 같은 컨트롤러 판독가능한 저장 매체에 저장될 수 있다.
컨트롤러(302)는 하나 이상의 프로세서(303) 및 하나 이상의 전자 데이터 저장 유닛(304)을 포함할 수 있다. 각각의 프로세서(303)는 전자 데이터 저장 유닛(304)의 하나 이상과 전자 통신할 수 있다. 실시예에서, 하나 이상의 프로세서(303)가 통신 가능하게 연결된다. 이에 관련하여, 하나 이상의 프로세서(303)는 이미지 데이터 획득 서브시스템(301)에서 수신된 판독을 수신하고 컨트롤러(302)의 전자 데이터 저장 유닛에(304)에 판독을 저장할 수 있다. 컨트롤러(302)는 시스템 자체의 일부일 수 있거나 시스템과 별개일 수 있다(예컨대, 단독형 제어 유닛 또는 중앙집중식 품질 제어 유닛에).
프로세서는 하나 이상의 소프트웨어 모듈을 실행하도록 구성될 수 있다. 예에서, 이들 소프트웨어 모듈은 제1 웨이퍼 이미지 및 제2 웨이퍼 이미지를 수신하도록 구성될 수 있다. 제1 웨이퍼 이미지는 다층 웨이퍼의 제1 웨이퍼 층의 것이다. 제2 웨이퍼 이미지는 다층 웨이퍼의 제1 웨이퍼 층 상에 배치된 제2 웨이퍼 층의 것이다. 제2 웨이퍼 이미지 및 제1 웨이퍼 이미지는 다층 웨이퍼 상의 동일 평면 위치에서 이루어진 것이다. 하나 이상의 소프트웨어 모듈은 웨이퍼 노이즈를 감소시키기 위해 제1 웨이퍼 이미지와 제2 웨이퍼 이미지 간의 제1 차이 이미지를 계산하도록 구성될 수 있다. 하나 이상의 소프트웨어 모듈은 제1 차이 이미지에 기초하여 하나 이상의 결함을 식별하도록 구성될 수 있다.
하나 이상의 소프트웨어 모듈은 또한, 제1 웨이퍼 이미지와 제2 웨이퍼 이미지 간의 콘트라스트 차이를 비교하고, 콘트라스트 차이가 미리 결정된 문턱값을 초과하는 경우 제1 웨이퍼 이미지나 제2 웨이퍼 이미지에 동적 보상을 적용하도록 구성될 수 있다.
하나 이상의 소프트웨어 모듈은 또한, 웨이퍼 설계 파일에 기초하여 제2 웨이퍼 이미지를 제1 웨이퍼 이미지와 정렬하도록 구성될 수 있다.
예에서, 제1 웨이퍼 스캔은 제1 웨이퍼 층의 표면 전체의 것이다. 제1 웨이퍼 이미지는 표면 전체의 일부분만일 수 있다. 하나 이상의 소프트웨어 모듈은 또한, 제2 웨이퍼 이미지의 위치에 기초하여 표면 전체의 일부분을 선택하도록 구성될 수 있다.
하나 이상의 소프트웨어 모듈은 또한, 제1 웨이퍼 이미지 및 제2 웨이퍼 이미지의 평면 위치와는 상이한, 다층 웨이퍼 상의 평면 위치에서, 제1 웨이퍼 층에 대응하는 제1 기준 이미지를 수신하도록 구성될 수 있다. 하나 이상의 소프트웨어 모듈은 제1 기준 이미지와 제1 웨이퍼 이미지 간의 제2 차이 이미지를 계산하도록 구성될 수 있다. 하나 이상의 소프트웨어 모듈은, 제1 웨이퍼 이미지 및 제2 웨이퍼 이미지의 평면 위치와는 상이한, 다층 웨이퍼 상의 평면 위치에서, 제2 웨이퍼 층에 대응하는 제2 기준 이미지를 수신하도록 구성될 수 있다. 하나 이상의 소프트웨어 모듈은 제2 기준 이미지와 제2 웨이퍼 이미지 간의 제3 차이 이미지를 계산하도록 구성될 수 있다. 하나 이상의 소프트웨어 모듈은 제2 차이 이미지와 제3 차이 이미지 간의 제4 차이 이미지를 계산하도록 구성될 수 있다. 하나 이상의 소프트웨어 모듈은 또한, 하나 이상의 결함의 존재를 확인하도록 제4 차이 이미지를 제1 차이 이미지와 비교하도록 구성될 수 있다.
컨트롤러(302)는, 컨트롤러(302)가 이미지 데이터 획득 시스템(301)으로부터의 출력과 같이 시스템(300)에 의해 생성된 출력을 수신할 수 있도록, 임의의 적합한 방식으로(예컨대, 유선 및/또는 무선 전송 매체를 포함할 수 있는 하나 이상의 전송 매체를 통해) 시스템(300)의 컴포넌트에 연결될 수 있다. 컨트롤러(302)는 출력을 사용하여 다수의 기능을 수행하도록 구성될 수 있다. 예를 들어, 컨트롤러(302)는 다층 웨이퍼(307) 상의 결함 검출을 수행하도록 구성될 수 있다. 또다른 예에서, 컨트롤러(302)는 출력을 검토하지 않고서 전자 데이터 저장 유닛(304) 또는 또다른 저장 매체에 출력을 보내도록 구성될 수 있다. 컨트롤러(302)는 또한 여기에 기재된 바와 같이 구성될 수 있다.
여기에 기재된 컨트롤러(302), 기타 시스템(들), 또는 기타 서브시스템(들)은, 개인용 컴퓨터 시스템, 이미지 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 네트워크 어플라이언스, 인터넷 어플라이언스, 또는 다른 디바이스를 포함한 다양한 형태를 취할 수 있다. 일반적으로, 용어 “컨트롤러”는 메모리 매체로부터의 명령어를 실행하는 하나 이상의 프로세서를 갖는 임의의 디바이스를 망라하도록 넓게 정의될 수 있다. 서브시스템(들) 또는 시스템(들)은 또한, 병렬 프로세서와 같이 당해 기술 분야에 공지된 임의의 적합한 프로세서를 포함할 수 있다. 또한, 서브시스템(들) 또는 시스템(들)은 단독형으로든 아니면 네트워킹된 툴로서 고속 프로세싱 및 소프트웨어를 갖춘 플랫폼을 포함할 수 있다.
시스템이 하나보다 많은 서브시스템을 포함하는 경우, 상이한 서브시스템들이 서로 연결될 수 있으며, 그리하여 이미지, 데이터, 정보, 명령어 등이 서브시스템들 간에 보내질 수 있다. 예를 들어, 하나의 서브시스템은, 당해 기술 분야에 공지된 임의의 적합한 유선 및/또는 무선 전송 매체를 포함할 수 있는 임의의 적합한 전송 매체에 의해 추가의 서브시스템(들)에 연결될 수 있다. 이러한 서브시스템의 둘 이상은 또한 공유하는 컴퓨터 판독가능한 저장 매체(도시되지 않음)에 의해 효과적으로 연결될 수 있다.
시스템(300)은 결함 검토 시스템, 검사 시스템, 계측 시스템, 또는 일부 다른 유형의 시스템의 일부일 수 있다. 따라서, 여기에 개시된 실시예는, 상이한 애플리케이션에 더 또는 덜 적합한 상이한 능력을 갖는 시스템에 대하여 다수의 방식으로 맞춤화될 수 있는 일부 구성을 기재한다.
컨트롤러(302)는 시스템(300)의 이미지 데이터 획득 서브시스템(301) 또는 다른 컴포넌트와 전자 통신할 수 있다. 컨트롤러(302)는 여기에 기재된 임의의 실시예에 따라 구성될 수 있다. 컨트롤러(302)는 또한 이미지 데이터 획득 서브시스템(301)의 출력을 사용하여 또는 다른 소스로부터의 이미지 또는 데이터를 사용하여 다른 기능 또는 추가의 단계를 수행하도록 구성될 수 있다.
추가의 실시예는 여기에 개시된 바와 같은 컴퓨터 구현 방법 디포커스 검출을 수행하기 위해 컨트롤러 상에서 실행가능한 프로그램 명령어를 저장한 비일시적 컴퓨터 판독가능한 매체에 관한 것이다. 구체적으로, 도 5에 도시된 바와 같이, 컨트롤러(302)는 컨트롤러(302) 상에서 실행 가능한 프로그램 명령어를 포함하는 비일시적 컴퓨터 판독가능한 매체를 갖는, 전자 데이터 저장 유닛(304) 또는 다른 전자 데이터 저장 매체에서의 메모리를 포함할 수 있다. 컴퓨터 구현 방법은 여기에 기재된 임의의 방법(들)의 임의의 단계(들)를 포함할 수 있다. 예를 들어, 컨트롤러(302)는 도 1의 단계들 중의 일부 또는 전부를 수행하도록 프로그램될 수 있다. 예에서, 컨트롤러(302)의 프로세서(303)는 제1 웨이퍼 이미지 및 제2 웨이퍼 이미지를 수신하도록 프로그램될 수 있다. 제1 웨이퍼 이미지는 다층 웨이퍼의 제1 웨이퍼 층의 것이다. 제2 웨이퍼 이미지는 다층 웨이퍼의 제1 웨이퍼 층 상에 배치된 제2 웨이퍼 층의 것이다. 제2 웨이퍼 이미지 및 제1 웨이퍼 이미지는 다층 웨이퍼 상의 동일 평면 위치에 있는 것이다. 웨이퍼 노이즈를 감소시키기 위해 제1 웨이퍼 이미지와 제2 웨이퍼 이미지 간의 제1 차이 이미지가 계산된다. 제1 차이 이미지에 기초하여 하나 이상의 결함이 식별된다.
프로그램 명령어는 무엇보다도 프로시저 기반의 기술, 컴포넌트 기반의 기술, 및/또는 객체 지향 기술을 포함하는 임의의 다양한 방식으로 구현될 수 있다. 예를 들어, 프로그램 명령어는 원하는 바에 따라 ActiveX controls, C++ objects, JavaBeans, MFC(Microsoft Foundation Classes), SSE(Streaming SIMD Extension) 또는 다른 기술 또는 방법을 사용하여 구현될 수 있다.
또다른 실시예에서, 컨트롤러(302)는 당해 기술 분야에 공지된 임의의 방식으로 시스템(300)의 임의의 다양한 컴포넌트 또는 서브시스템에 통신가능하게 연결될 수 있다. 또한, 컨트롤러(302)는 유선 및/또는 무선 부분을 포함할 수 있는 전송 매체에 의해 다른 시스템으로부터의 데이터 또는 정보(예컨대, 검토 툴과 같은 검사 시스템으로부터의 검사 결과, 설계 데이터 등을 포함하는 원격 데이터베이스 등)를 수신 및/또는 획득하도록 구성될 수 있다. 이 방식에서, 전송 매체는 컨트롤러(302)와, 시스템(300) 또는 시스템(300) 외부의 시스템의 다른 서브시스템 사이의 데이터 링크로서 작용할 수 있다.
일부 실시예에서, 여기에 개시된 시스템(300) 및 방법의 다양한 단계, 기능, 및/또는 동작은 다음 중의 하나 이상에 의해 수행될 수 있다: 전자 회로, 로직 게이트, 멀티플렉서, 프로그래머블 로직 디바이스, ASIC, 아날로그 또는 디지털 컨트롤/스위치, 마이크로컨트롤러, 또는 컴퓨팅 시스템. 여기에 기재된 바와 같은 방법을 구현하는 프로그램 명령어는 캐리어 매체를 통해 전송되거나 캐리어 매체 상에 저장될 수 있다. 캐리어 매체는 판독 전용 메모리, 랜덤 액세스 메모리, 자기 또는 광학 디스크, 비휘발성 메모리, 고체 상태 메모리, 자기 테이프 등과 같은 저장 매체를 포함할 수 있다. 캐리어 매체는 와이어, 케이블, 또는 무선 전송 링크와 같은 전송 매체를 포함할 수 있다. 예를 들어, 본 개시 전반에 걸쳐 기재된 다양한 단계는 단일 컨트롤러(302)(또는 컴퓨터 시스템) 또는 대안으로서 복수의 컨트롤러(302)(또는 복수의 컴퓨터 시스템)에 의해 수행될 수 있다. 또한, 시스템(300)의 상이한 서브시스템들은 하나 이상의 컴퓨팅 또는 로직 시스템을 포함할 수 있다. 따라서, 상기 기재는 본 개시에 대한 한정으로서 해석되어서는 안되고, 단지 예시를 위한 것이다.
여기에서 사용될 때, 용어 “웨이퍼”는 일반적으로 반도체 또는 비반도체 재료로 형성된 기판을 지칭한다. 이러한 반도체 또는 비반도체 재료의 예는, 단결정질 실리콘, 갈륨 질화물, 갈륨 비소화물, 인듐 인화물, 사파이어, 및 유리를 포함하지만, 이에 한정되는 것은 아니다. 이러한 기판은 보통 반도체 제조 설비에서 설치 및/또는 처리될 수 있다.
웨이퍼는 기판 상에 형성된 하나 이상의 층을 포함할 수 있다. 예를 들어, 이러한 층은 포토레지스트, 유전체 재료, 전도성 재료, 및 반도성 재료를 포함할 수 있지만, 이에 한정되는 것은 아니다. 이러한 층의 많은 상이한 유형들이 당해 기술분야에 공지되어 있으며, 여기에서 사용되는 용어 웨이퍼는 이러한 층의 모든 유형을 포함한 웨이퍼를 망라하도록 의도된다.
웨이퍼 상에 형성된 하나 이상의 층은 패터닝되거나 패터닝되지 않을 수 있다. 예를 들어, 웨이퍼는 각각이 반복가능한 패터닝된 특징부 및 주기적 구조물을 갖는 복수의 다이들을 포함할 수 있다. 이러한 재료 층의 형성 및 프로세싱의 결과, 최종적으로 완성된 디바이스가 될 수 있다. 많은 상이한 유형의 디바이스가 웨이퍼 상에 형성될 수 있고, 여기에서 사용되는 용어 웨이퍼는 당해 기술분야에 공지된 임의의 유형의 디바이스가 그 위에 제조되고 있는 웨이퍼를 망라하도록 의도된다.
다른 유형의 웨이퍼도 또한 사용될 수 있다. 예를 들어, 웨이퍼는 LED, 태양 전지, 자기 디스크, 평판 패널, 또는 연마된 평판을 제조하는데 사용될 수 있다. 다른 물체 상의 결함도 또한, 여기에 개시된 기술 및 시스템을 사용하여 분류될 수 있다.
방법의 단계들 각각은 여기에 기재된 바와 같이 수행될 수 있다. 방법은 또한, 여기에 기재된 컨트롤러 및/또는 컴퓨터 서브시스템(들) 또는 시스템(들)에 의해 수행될 수 있는 임의의 기타 단계(들)를 포함할 수 있다. 단계들은, 여기에 기재된 임의의 실시예에 따라 구성될 수 있는 하나 이상의 컴퓨터 시스템에 의해 수행될 수 있다. 또한, 상기 기재된 방법은 여기에 기재된 임의의 시스템 실시예에 의해 수행될 수 있다.
여기에서 사용될 때, “제1” 및 “제2”는 다양한 특징부들을 구분하는데 사용된다. 연속적 순서가 함축된 것은 아니지만, 일부 경우에 “제1”은 “제2” 바로 전에 올 수 있다.
본 개시는 하나 이상의 특정 실시예에 관련하여 기재되었지만, 본 개시의 다른 실시예가 본 개시의 범위에서 벗어나지 않고서 이루어질 수 있다는 것을 이해할 것이다. 따라서, 본 개시는 첨부한 청구범위 및 이의 합당한 해석에 의해서만 한정되는 것으로 간주된다.

Claims (16)

  1. 다층 웨이퍼에서의 결함 식별 동안 노이즈 감소를 위한 방법에 있어서,
    이미지 데이터 획득 서브시스템을 사용하여, 다층 웨이퍼의 제1 웨이퍼 층 상에 배치된 제2 웨이퍼 층의 제2 웨이퍼 스캔을 수행하는 단계;
    상기 이미지 데이터 획득 서브시스템을 사용하여, 상기 제2 웨이퍼 스캔을 상기 제2 웨이퍼 층에 대응하는 제2 웨이퍼 이미지로 변환하는 단계;
    프로세서에서, 제1 웨이퍼 이미지 및 상기 제2 웨이퍼 이미지를 수신하는 단계로서, 상기 제1 웨이퍼 이미지는 상기 제1 웨이퍼 층의 것이고, 상기 제2 웨이퍼 이미지 및 상기 제1 웨이퍼 이미지는 상기 다층 웨이퍼 상의 동일한 평면 위치에서 이루어진 것인, 상기 수신하는 단계;
    상기 프로세서를 사용하여, 상기 제1 웨이퍼 이미지와 상기 제2 웨이퍼 이미지 간의 제1 차이 이미지(difference image)를 계산함으로써 이미지 노이즈를 감소시키는 단계; 및
    상기 프로세서를 사용하여, 상기 제1 차이 이미지에 기초하여 하나 이상의 결함을 식별하는 단계
    를 포함하는, 다층 웨이퍼에서의 결함 식별 동안 노이즈 감소를 위한 방법.
  2. 청구항 1에 있어서,
    상기 프로세서를 사용하여, 상기 제1 웨이퍼 이미지와 상기 제2 웨이퍼 이미지 간의 콘트라스트 차이를 비교하는 단계; 및
    상기 프로세서를 사용하여, 상기 콘트라스트 차이가 미리 결정된 문턱값을 초과하는 경우 상기 제1 웨이퍼 이미지나 상기 제2 웨이퍼 이미지에 동적 보상(dynamic compensation)을 적용하는 단계를 더 포함하는 방법.
  3. 청구항 1에 있어서, 상기 프로세서를 사용하여, 웨이퍼 설계 파일에 기초하여 상기 제2 웨이퍼 이미지를 상기 제1 웨이퍼 이미지와 정렬하는 단계를 더 포함하는 방법.
  4. 청구항 1에 있어서, 상기 제1 차이 이미지 내의 하나 이상의 픽셀이 미리 결정된 문턱값을 초과하는 경우 상기 하나 이상의 결함이 검출되는 것인 방법.
  5. 청구항 1에 있어서, 상기 제1 웨이퍼 층의 표면 전체의 제1 웨이퍼 스캔이 이루어지며, 상기 제1 웨이퍼 이미지는 상기 표면 전체의 일부분만인 것인 방법.
  6. 청구항 5에 있어서, 상기 제2 웨이퍼 이미지의 위치에 기초하여 상기 표면 전체의 상기 일부분을 선택하는 단계를 더 포함하는 방법.
  7. 청구항 1에 있어서,
    상기 이미지 데이터 획득 서브시스템을 사용하여, 상기 제1 웨이퍼 층의 제1 웨이퍼 스캔을 수행하는 단계; 및
    상기 이미지 데이터 획득 서브시스템을 사용하여, 상기 제1 웨이퍼 스캔을 상기 제1 웨이퍼 층에 대응하는 상기 제1 웨이퍼 이미지로 변환하는 단계를 더 포함하는 방법.
  8. 청구항 1에 있어서,
    상기 프로세서에서, 상기 제1 웨이퍼 이미지 및 상기 제2 웨이퍼 이미지의 평면 위치와는 상이한, 상기 다층 웨이퍼 상의 평면 위치에서, 상기 제1 웨이퍼 층에 대응하는 제1 기준 이미지를 수신하는 단계;
    상기 프로세서를 사용하여, 상기 제1 기준 이미지와 상기 제1 웨이퍼 이미지 간의 제2 차이 이미지를 계산하는 단계;
    상기 프로세서에서, 상기 제1 웨이퍼 이미지 및 상기 제2 웨이퍼 이미지의 평면 위치와는 상이한, 상기 다층 웨이퍼 상의 평면 위치에서, 상기 제2 웨이퍼 층에 대응하는 제2 기준 이미지를 수신하는 단계;
    상기 프로세서를 사용하여, 상기 제2 기준 이미지와 상기 제2 웨이퍼 이미지 간의 제3 차이 이미지를 계산하는 단계; 및
    상기 프로세서를 사용하여, 상기 제2 차이 이미지와 상기 제3 차이 이미지 간의 제4 차이 이미지를 계산하는 단계를 더 포함하는 방법.
  9. 청구항 8에 있어서, 상기 프로세서를 사용하여, 상기 하나 이상의 결함의 존재를 확인하도록(verify) 상기 제4 차이 이미지를 상기 제1 차이 이미지와 비교하는 단계를 더 포함하는 방법.
  10. 다층 웨이퍼에서의 결함 식별을 위한 시스템에 있어서,
    이미지 데이터 획득 서브시스템; 및
    상기 이미지 데이터 획득 서브시스템과 전자 통신하는 컨트롤러를 포함하고,
    상기 컨트롤러는 하나 이상의 소프트웨어 모듈을 실행하도록 구성된 프로세서를 포함하며,
    상기 하나 이상의 소프트웨어 모듈은,
    제1 웨이퍼 이미지 및 제2 웨이퍼 이미지를 수신하고 - 상기 제1 웨이퍼 이미지는 상기 다층 웨이퍼의 제1 웨이퍼 층의 것이고, 상기 제2 웨이퍼 이미지는 상기 다층 웨이퍼의 상기 제1 웨이퍼 층 상에 배치된 제2 웨이퍼 층의 것이며, 상기 제2 웨이퍼 이미지 및 상기 제1 웨이퍼 이미지는 상기 다층 웨이퍼 상의 동일한 평면 위치에서 이루어짐 - ;
    웨이퍼 노이즈를 감소시키기 위해 상기 제1 웨이퍼 이미지와 상기 제2 웨이퍼 이미지 간의 제1 차이 이미지를 계산하고;
    상기 제1 차이 이미지에 기초하여 하나 이상의 결함을 식별하도록
    구성되는 것인, 다층 웨이퍼에서의 결함 식별을 위한 시스템.
  11. 청구항 10에 있어서, 상기 이미지 데이터 획득 서브시스템은 웨이퍼 스캔을 수행하도록 구성되는 것인 시스템.
  12. 청구항 10에 있어서, 상기 하나 이상의 소프트웨어 모듈은 또한,
    상기 제1 웨이퍼 이미지와 상기 제2 웨이퍼 이미지 간의 콘트라스트 차이를 비교하고;
    상기 콘트라스트 차이가 미리 결정된 문턱값을 초과하는 경우 상기 제1 웨이퍼 이미지나 상기 제2 웨이퍼 이미지에 동적 보상을 적용하도록
    구성되는 것인 시스템.
  13. 청구항 10에 있어서, 상기 하나 이상의 소프트웨어 모듈은 또한, 웨이퍼 설계 파일에 기초하여 상기 제2 웨이퍼 이미지를 상기 제1 웨이퍼 이미지와 정렬하도록 구성되는 것인 시스템.
  14. 청구항 10에 있어서, 상기 제1 웨이퍼 층의 표면 전체의 제1 웨이퍼 스캔이 이루어지며, 상기 제1 웨이퍼 이미지는 상기 표면 전체의 일부분만이고, 상기 하나 이상의 소프트웨어 모듈은 또한, 상기 제2 웨이퍼 이미지의 위치에 기초하여 상기 표면 전체의 상기 일부분을 선택하도록 구성되는 것인 시스템.
  15. 청구항 10에 있어서, 상기 하나 이상의 소프트웨어 모듈은 또한,
    상기 제1 웨이퍼 이미지 및 상기 제2 웨이퍼 이미지의 평면 위치와는 상이한, 상기 다층 웨이퍼 상의 평면 위치에서, 상기 제1 웨이퍼 층에 대응하는 제1 기준 이미지를 수신하고;
    상기 제1 기준 이미지와 상기 제1 웨이퍼 이미지 간의 제2 차이 이미지를 계산하고;
    상기 제1 웨이퍼 이미지 및 상기 제2 웨이퍼 이미지의 평면 위치와는 상이한, 상기 다층 웨이퍼 상의 평면 위치에서, 상기 제2 웨이퍼 층에 대응하는 제2 기준 이미지를 수신하고;
    상기 제2 기준 이미지와 상기 제2 웨이퍼 이미지 간의 제3 차이 이미지를 계산하고;
    상기 제2 차이 이미지와 상기 제3 차이 이미지 간의 제4 차이 이미지를 계산하도록
    구성되는 것인 시스템.
  16. 청구항 15에 있어서, 상기 하나 이상의 소프트웨어 모듈은 또한, 상기 하나 이상의 결함의 존재를 확인하도록 상기 제4 차이 이미지를 상기 제1 차이 이미지와 비교하도록 구성되는 것인 시스템.
KR1020197017838A 2016-11-22 2017-11-21 층들에 걸친 이미지 감산에 의한 웨이퍼 노이즈 감소 KR20190077582A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662425602P 2016-11-22 2016-11-22
US62/425,602 2016-11-22
US15/797,867 US10504213B2 (en) 2016-11-22 2017-10-30 Wafer noise reduction by image subtraction across layers
US15/797,867 2017-10-30
PCT/US2017/062871 WO2018098192A1 (en) 2016-11-22 2017-11-21 Wafer noise reduction by image subtraction across layers

Publications (1)

Publication Number Publication Date
KR20190077582A true KR20190077582A (ko) 2019-07-03

Family

ID=62147744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197017838A KR20190077582A (ko) 2016-11-22 2017-11-21 층들에 걸친 이미지 감산에 의한 웨이퍼 노이즈 감소

Country Status (5)

Country Link
US (1) US10504213B2 (ko)
KR (1) KR20190077582A (ko)
CN (1) CN109923654B (ko)
TW (1) TW201834100A (ko)
WO (1) WO2018098192A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10648925B2 (en) * 2017-06-05 2020-05-12 Kla-Tencor Corporation Repeater defect detection
US11151711B2 (en) * 2018-06-06 2021-10-19 Kla-Tencor Corporation Cross layer common-unique analysis for nuisance filtering
KR102630568B1 (ko) 2018-06-15 2024-01-29 삼성전자주식회사 반도체 소자의 제조 방법
US11035803B1 (en) 2020-02-26 2021-06-15 Applied Materials Israel Ltd. Multi-perspective examination of a specimen
US11494924B2 (en) * 2020-04-28 2022-11-08 KLA Corp. Image alignment for noisy images
US11761903B2 (en) * 2020-11-23 2023-09-19 International Business Machines Corporation Wafer inspection and verification
US11921052B2 (en) 2022-03-31 2024-03-05 Kla Corporation Inspection with previous step subtraction
US11922619B2 (en) 2022-03-31 2024-03-05 Kla Corporation Context-based defect inspection

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943437A (en) 1995-10-09 1999-08-24 Kabushiki Kaisha Kobe Seiko Sho Method and apparatus for classifying a defect on a semiconductor wafer
US5949901A (en) 1996-03-21 1999-09-07 Nichani; Sanjay Semiconductor device image inspection utilizing image subtraction and threshold imaging
US5859698A (en) 1997-05-07 1999-01-12 Nikon Corporation Method and apparatus for macro defect detection using scattered light
US6140140A (en) 1998-09-16 2000-10-31 Advanced Micro Devices, Inc. Method for detecting process sensitivity to integrated circuit layout by compound processing
US6040912A (en) 1998-09-30 2000-03-21 Advanced Micro Devices, Inc. Method and apparatus for detecting process sensitivity to integrated circuit layout using wafer to wafer defect inspection device
US6200823B1 (en) 1999-02-09 2001-03-13 Advanced Micro Devices, Inc. Method for isolation of optical defect images
US6411378B1 (en) 2000-01-24 2002-06-25 Advanced Micro Devices, Inc. Mask, structures, and method for calibration of patterned defect inspections
US6586263B2 (en) 2000-09-18 2003-07-01 Neuristics Physics Laboratory, Inc. Correction of overlay offset between inspection layers in integrated circuits
US6642726B2 (en) 2001-06-29 2003-11-04 Kla-Tencor Corporation Apparatus and methods for reliable and efficient detection of voltage contrast defects
US6763142B2 (en) 2001-09-07 2004-07-13 Nline Corporation System and method for correlated noise removal in complex imaging systems
US7295695B1 (en) 2002-03-19 2007-11-13 Kla-Tencor Technologies Corporation Defect detection via multiscale wavelets-based algorithms
US7813541B2 (en) 2005-02-28 2010-10-12 Applied Materials South East Asia Pte. Ltd. Method and apparatus for detecting defects in wafers
TWI439684B (zh) 2005-07-06 2014-06-01 Nanometrics Inc 具自晶圓或其他工件特定材料層所發射光致發光信號優先偵測之光致發光成像
JP4699873B2 (ja) 2005-11-10 2011-06-15 株式会社日立ハイテクノロジーズ 欠陥データ処理及びレビュー装置
US7478360B2 (en) 2005-12-06 2009-01-13 Synopsys, Inc. Approximating wafer intensity change to provide fast mask defect scoring
KR100755372B1 (ko) * 2006-08-25 2007-09-04 삼성전자주식회사 웨이퍼 검사방법
JP4909729B2 (ja) 2006-12-13 2012-04-04 株式会社東芝 検査データ作成方法および検査方法
JP4919988B2 (ja) 2008-03-07 2012-04-18 株式会社日立ハイテクノロジーズ 回路パターン検査装置、および回路パターン検査方法
US8605275B2 (en) 2009-01-26 2013-12-10 Kla-Tencor Corp. Detecting defects on a wafer
JP5548159B2 (ja) 2010-11-05 2014-07-16 株式会社アドバンテスト 欠陥レビュー装置及び欠陥レビュー方法
US10330608B2 (en) 2012-05-11 2019-06-25 Kla-Tencor Corporation Systems and methods for wafer surface feature detection, classification and quantification with wafer geometry metrology tools
US9747670B2 (en) 2013-06-26 2017-08-29 Kla-Tencor Corporation Method and system for improving wafer surface inspection sensitivity
KR101520835B1 (ko) 2013-06-27 2015-05-18 파크시스템스 주식회사 이미지 획득 방법 및 이를 이용한 이미지 획득 장치

Also Published As

Publication number Publication date
WO2018098192A1 (en) 2018-05-31
US20180144442A1 (en) 2018-05-24
CN109923654B (zh) 2023-06-20
CN109923654A (zh) 2019-06-21
TW201834100A (zh) 2018-09-16
US10504213B2 (en) 2019-12-10

Similar Documents

Publication Publication Date Title
CN109923654B (zh) 通过跨层图像相减的晶片噪声减少
KR102568074B1 (ko) 반도체 제조 프로세스에서 딥 러닝을 사용하여 결함 및 임계 치수를 예측하기 위한 시스템 및 방법
CN109154575B (zh) 用于基于设计的缺陷检测的系统和方法
KR102356945B1 (ko) 리피터 결함 검출
TWI707305B (zh) 晶圓檢驗方法及系統
KR102201122B1 (ko) 민감도 개선 및 뉴슨스 억제를 위해 로직 및 핫스팟 검사에서 z-층 컨텍스트를 사용하는 시스템 및 방법
US20180315670A1 (en) Guided Metrology Based on Wafer Topography
TW201907156A (zh) 光學檢驗結果之計量導引檢驗樣品成形
CN109690750B (zh) 用于散焦检测的方法、非暂时性计算机可读媒体和系统
KR102589631B1 (ko) 뉴슨스 맵에 기반한 광대역 플라즈마 검사
US6944573B2 (en) Method and apparatus for the analysis of scratches on semiconductor wafers
JP7197816B2 (ja) 光電子デバイス製造支援装置
WO2020240708A1 (ja) 光電子デバイスの製造方法、及び光電子デバイス製造支援システム
KR20090071844A (ko) 백사이드 스캔 장비를 이용한 반도체 소자의 제조 공정관리방법