JP7366920B2 - 半導体デバイス製造中におけるウェハ特性解明データの自己相関及び複合ウェハ指標の生成 - Google Patents

半導体デバイス製造中におけるウェハ特性解明データの自己相関及び複合ウェハ指標の生成 Download PDF

Info

Publication number
JP7366920B2
JP7366920B2 JP2020552029A JP2020552029A JP7366920B2 JP 7366920 B2 JP7366920 B2 JP 7366920B2 JP 2020552029 A JP2020552029 A JP 2020552029A JP 2020552029 A JP2020552029 A JP 2020552029A JP 7366920 B2 JP7366920 B2 JP 7366920B2
Authority
JP
Japan
Prior art keywords
wafer
indicators
geometric
composite
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020552029A
Other languages
English (en)
Other versions
JP2021519518A (ja
Inventor
シバム アガーワル
ハリハラシュドハン コティースワラン
プリヤンク ジャイン
スビ ムルガン
ユアン ゾン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Corp filed Critical KLA Corp
Publication of JP2021519518A publication Critical patent/JP2021519518A/ja
Application granted granted Critical
Publication of JP7366920B2 publication Critical patent/JP7366920B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/4097—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by using design data to control NC machines, e.g. CAD/CAM
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
    • G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
    • G05B13/0265—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric the criterion being a learning criterion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Artificial Intelligence (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Software Systems (AREA)
  • Medical Informatics (AREA)
  • Evolutionary Computation (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Health & Medical Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は総じて半導体デバイス製造に関し、より具体的には半導体デバイス製造中におけるウェハ特性解明データの自己相関及び複合ウェハ指標の生成に関する。
（関連出願への相互参照）
本願は、「ＰＷＧ及びプロセスデータの自己相関に基づく複合指標」(COMPOSITE METRIC BASED AUTO-CORRELATION OF PWG AND PROCESS DATA)と題しＳｈｉｖａｍ Ａｇａｒｗａｌ、Ｈａｒｉｈａｒａｓｕｄｈａｎ Ｋｏｔｅｅｓｗａｒａｎ、Ｐｒｉｙａｎｋ Ｊａｉｎ、Ｓｕｖｉ Ｍｕｒｕｇａｎ及びＹｕａｎ Ｚｈｏｎｇを発明者とする２０１８年３月２８日付インド仮特許出願第２０１８４１０１１７９９号に基づく優先権主張を伴っている。
本願は、「ＰＷＧ及びプロセスデータの自己相関に基づく複合指標」(COMPOSITE METRIC BASED AUTO-CORRELATION OF PWG AND PROCESS DATA)と題しＳｈｉｖａｍ Ａｇａｒｗａｌ、Ｈａｒｉｈａｒａｓｕｄｈａｎ Ｋｏｔｅｅｓｗａｒａｎ、Ｐｒｉｙａｎｋ Ｊａｉｎ、Ｓｕｖｉ Ｍｕｒｕｇａｎ及びＹｕａｎ Ｚｈｏｎｇを発明者とする２０１８年９月７日付米国仮特許出願第６２／７２８７１２号に基づく優先権主張を伴っている。
インド仮特許出願第２０１８４１０１１７９９号及び米国仮特許出願第６２／７２８７１２号の全容を、参照により本願に繰り入れるものとする。
半導体デバイス例えば論理デバイス及び記憶デバイスの製造に際しては、通常、多数の製造プロセス及び特性解明プロセスを用い半導体デバイスを処理することで、その半導体デバイスに備わる様々なフィーチャ（外形特徴）及び複数個の層が形成される。精選された製造プロセスにあっては、フォトマスク／レティクルを利用し半導体デバイス例えばウェハ上に諸フィーチャが印刷される。半導体デバイスが横方向に沿いますます小さくなり、垂直方向に延ばされるようになっているため、秀逸な特性解明プロセスを開発して感度及びスループットを高めることが重要になっている。
半導体デバイスダイにおけるプロセス誘起ウェハ幾何（ＰＩＷＧ）歪は、しばしば、最終電気プローブ又はエンドプローブ試験中の電気試験にて、その半導体デバイスが不合格になる原因となる。選りすぐりのパターンウェハ幾何（ＰＷＧ）ツールにより、指定幾何指標に対応する幾何フィーチャに半導体デバイスダイ不良を関連付けることで、製造中にウェハ幾何歪が定量及び監視される。その指定幾何指標とされうるのは、ウェハ幾何の特徴を記述する数百個の幾何指標のうちある一つの幾何指標（或いはそれら数百個の幾何指標のなかから半導体製造者の判定及びエンドプローブ試験不合格データに基づき選択されたサブセット）である。それら数百個の幾何指標のうちその幾何指標（又はサブセット）が指定相関レベルを呈していると判別されたときは、残りの幾何指標は捨てて構わない。
選りすぐりのＰＷＧツールによって、その半導体デバイスダイ不良に対し指定相関レベルを呈する幾何指標に対応したある特定の幾何フィーチャがその半導体デバイスダイ不良の根本原因である旨、判別することができる。しかしながら、指定相関レベルなるものは、一般に、数百個の幾何指標のうちある単一の幾何指標に係る相関に限定されるのであり、これはその指定相関レベルがその単一の幾何指標のありようで制限されうるということである。例えば、その指定相関レベルが７０％未満とされることがある。
結果として、その指定相関レベルが幾何フィーチャ及び半導体デバイスダイ不良の弱い因果関係を示すものとなりうる。加えて、数百個の幾何指標のうち個々の幾何指標を（或いは更にその数百個の幾何指標のサブセットを）個別にチェックするとなると、数日～数週間オーダという長いターンアラウンドタイムが必要になりかねない。複数個の半導体処理工程がその半導体デバイスダイ不良の根本原因である可能性がある場合、全ての想定処理工程にてその指定幾何指標が指定相関レベルを充足しなければならないので、ターンアラウンドタイムが長くなりうる。加えて、全てのウェハ幾何頻度に関しその指定幾何指標が指定相関レベルを充足しなければならないので、指定幾何指標が複数通りのウェハ幾何頻度に対応している可能性につれターンアラウンドタイムが長くなりうる。
米国特許出願公開第２０１６／０１６３０３３号 米国特許出願公開第２０１７／００１７１６２号 米国特許出願公開第２０１５／０３０２３１２号
従って、上述した短所を除去するシステム及び方法を提供することが有益であろう。
本件開示の１個又は複数個の実施形態に係るシステムが開示される。ある実施形態のシステムはコントローラを有する。また、ある実施形態におけるコントローラは、１個又は複数個のプロセッサと、一組又は複数組のプログラム命令を格納するよう構成されたメモリと、を有する。また、ある実施形態では、その１個又は複数個のプロセッサが、前記一組又は複数組のプログラム命令の態で実現された自己相関モジュールを実行するよう構成される。また、ある実施形態における自己相関モジュールは、前記１個又は複数個のプロセッサに１個又は複数個のパターン化ウェハ幾何指標を受け取らせるよう、構成される。また、ある実施形態における自己相関モジュールは、前記１個又は複数個のプロセッサに１個又は複数個の特性解明ツールからウェハ特性解明データを受け取らせるよう、構成される。また、ある実施形態における自己相関モジュールは、前記１個又は複数個のプロセッサに、前記１個又は複数個のパターン化ウェハ幾何指標とウェハ特性解明データとの間の相関を判別させるよう、構成される。また、ある実施形態における自己相関モジュールは、前記１個又は複数個のプロセッサに、判別された相関に基づき前記１個又は複数個のパターン化ウェハ幾何指標のランキングを生成させるよう、構成される。また、ある実施形態における自己相関モジュールは、前記１個又は複数個のプロセッサに、前記１個又は複数個のパターン化ウェハ幾何指標の前記ランキングに基づきその１個又は複数個のパターン化ウェハ幾何指標のサブセットから複合指標モデルを構築させるよう、構成される。また、ある実施形態における自己相関モジュールは、前記１個又は複数個のプロセッサにその複合指標モデルから１個又は複数個の複合ウェハ指標を生成させるよう、構成される。また、ある実施形態における自己相関モジュールは、前記１個又は複数個のプロセッサに、前記１個又は複数個の複合ウェハ指標に基づき統計的プロセス制御出力を生成させるよう、構成される。
本件開示の１個又は複数個の実施形態に係るシステムが開示される。ある実施形態のシステムは１個又は複数個の特性解明ツールを有する。また、ある実施形態のシステムはコントローラを有する。また、ある実施形態におけるコントローラは、１個又は複数個のプロセッサと、一組又は複数組のプログラム命令を格納するよう構成されたメモリと、を有する。また、ある実施形態では、その１個又は複数個のプロセッサが、前記一組又は複数組のプログラム命令の態で実現された自己相関モジュールを実行するよう構成される。また、ある実施形態における自己相関モジュールは、前記１個又は複数個のプロセッサに１個又は複数個のパターン化ウェハ幾何指標を受け取らせるよう構成される。また、ある実施形態における自己相関モジュールは、前記１個又は複数個のプロセッサに前記１個又は複数個の特性解明ツールからウェハ特性解明データを受け取らせるよう、構成される。また、ある実施形態における自己相関モジュールは、前記１個又は複数個のプロセッサに、前記１個又は複数個のパターン化ウェハ幾何指標とウェハ特性解明データとの間の相関を判別させるよう、構成される。また、ある実施形態における自己相関モジュールは、前記１個又は複数個のプロセッサに、判別された相関に基づき前記１個又は複数個のパターン化ウェハ幾何指標のランキングを生成させるよう、構成される。また、ある実施形態における自己相関モジュールは、前記１個又は複数個のプロセッサに、前記１個又は複数個のパターン化ウェハ幾何指標の前記ランキングに基づき、その１個又は複数個のパターン化ウェハ幾何指標のサブセットから複合指標モデルを構築させるよう、構成される。また、ある実施形態における自己相関モジュールは、前記１個又は複数個のプロセッサに前記複合指標モデルから１個又は複数個の複合ウェハ指標を生成させるよう、構成される。また、ある実施形態における自己相関モジュールは、前記１個又は複数個のプロセッサに、前記１個又は複数個の複合ウェハ指標に基づき統計的プロセス制御出力を生成させるよう、構成される。
本件開示の１個又は複数個の実施形態に係る方法が開示される。ある実施形態の方法では、これに限られるものではないが、１個又は複数個のパターン化ウェハ幾何指標を受け取ることができる。また、ある実施形態の方法では、これに限られるものではないが、１個又は複数個の特性解明ツールからウェハ特性解明データを受け取ることができる。また、ある実施形態の方法では、これに限られるものではないが、前記１個又は複数個のパターン化ウェハ幾何指標とウェハ特性解明データとの間の相関を判別することができる。また、ある実施形態の方法では、これに限られるものではないが、判別された相関に基づき前記１個又は複数個のパターン化ウェハ幾何指標のランキングを生成することができる。また、ある実施形態の方法では、これに限られるものではないが、前記１個又は複数個のパターン化ウェハ幾何指標の前記ランキングに基づき、その１個又は複数個のパターン化ウェハ幾何指標のサブセットから複合指標モデルを構築することができる。また、ある実施形態の方法では、これに限られるものではないが、その複合指標モデルから１個又は複数個の複合ウェハ指標を生成することができる。また、ある実施形態の方法では、これに限られるものではないが、前記１個又は複数個の複合ウェハ指標に基づき統計的プロセス制御出力を生成することができる。
本件技術分野に習熟した者（いわゆる当業者）であれば、以下の添付図面を参照することで、本件開示に備わる多数の長所をより良好に理解できよう。
本件開示の１個又は複数個の実施形態に係るウェハ特性解明データ自己相関及び複合ウェハ指標生成方法を描いたフロー図である。 本件開示の１個又は複数個の実施形態に従い、パターンウェハ幾何指標対指標有意性の関係に基づく指標ランキングをグラフィカルに描いた図である。 本件開示の１個又は複数個の実施形態に従い、半導体デバイスダイ不良を表す個別のパターンウェハ幾何（ＰＷＧ）指標をグラフィカルに描いた図である。 本件開示の１個又は複数個の実施形態に従い、半導体デバイスダイ不良を表す複合ＰＷＧ指標をグラフィカルに描いた図である。 本件開示の１個又は複数個の実施形態に従い、指標個数対指標ランキング予測正確度の関係をグラフィカルに描いた図である。 本件開示の１個又は複数個の実施形態に係る半導体デバイス製造時ウェハ特性解明データ自己相関及び複合ウェハ指標生成方法を描いたフロー図である。 本件開示の１個又は複数個の実施形態に係るウェハ特性解明データ自己相関及び複合ウェハ指標生成システムを描いた概略ブロック図である。 本件開示の１個又は複数個の実施形態に係るウェハ特性解明データ自己相関及び複合ウェハ指標生成システムを描いた概略ブロック図である。 本件開示の１個又は複数個の実施形態に係るウェハ特性解明データ自己相関及び複合ウェハ指標生成システムを描いた概略ブロック図である。 本件開示の１個又は複数個の実施形態に係る半導体デバイス製造時ウェハ特性解明データ自己相関及び複合ウェハ指標生成システムを描いた概略ブロック図である。
以下、添付図面に描かれている被開示主題を詳細に参照する。
図１～図７を総合的に参照し、本件開示の１個又は複数個の実施形態に係る半導体デバイス製造時ウェハ特性解明データ自己相関及び複合ウェハ指標生成システム及び方法について述べる。
本件開示の諸実施形態は、半導体デバイス製造中におけるウェハ特性解明データの自己相関及び複合ウェハ指標の生成を指向している。本件開示の諸実施形態は、指標ランキング依拠自己相関向けの分類プロセスをも指向している。本件開示の諸実施形態は、半導体デバイスダイ不良と幾何フィーチャとの間の大きめな相関に係る複合指標の生成をも指向している。本件開示の諸実施形態は、生成されたランキング及び複合指標をエンドプローブ及びインライン半導体特性解明プロセス向けに提供することをも指向している。
ここで注記されることに、「幾何指標」、「ウェハ幾何指標」、「パターンウェハ幾何指標」及び「ＰＷＧ指標」は、本件開示の目的上、等価なものである。それに加え、ここで注記されることに、「幾何フィーチャ」、「ウェハ幾何フィーチャ」、「パターンウェハ幾何フィーチャ」及び「ＰＷＧフィーチャ」は、本件開示の目的上、等価なものである。
図１～図４には、大略、本件開示の１個又は複数個の実施形態に係る半導体デバイス製造時ウェハ特性解明データ自己相関及び複合ウェハ指標生成方法が描かれている。
図１には、本件開示の１個又は複数個の実施形態に係るウェハ特性解明データ自己相関及び複合ウェハ指標生成方法１００が描かれている。
ステップ１０２では、１個又は複数個のパターンウェハ幾何指標（ＰＷＧ指標）が受け取られる。ある実施形態では、１個又は複数個のＰＷＧ指標それぞれにより、半導体デバイス（例．半導体ウェハ）ダイ不良のうちある特定頻度の幾何フィーチャに係る部分が説明される。１個又は複数個のＰＷＧ指標の例としては、これに限られるものではないが１個又は複数個のウェハ形状指標（例．ボウ、ワープ等）、１個又は複数個のサイト平坦度指標、１個又は複数個のナノトポグラフィ指標（ＮＴ指標）、１個又は複数個の粗さ指標等があろう。例えばＮＴ指標をウェハの前面及び背面に関し個別計算して急峻なトポグラフィ変動に対応付けることができる。別例によれば、その１個又は複数個のＰＷＧ指標に１個又は複数個の局所形状湾曲指標（ＬＳＣ指標）を含めることができる。例えばＬＳＣ指標をダイ内（例．サイトレベル）応力変動等に対応付けることができる。ここで注記されることに、当該１個又は複数個のＰＷＧ指標は空間波長（例．数μｍ～数百ｍｍに及ぶそれ）及び振幅／高さ（例．数オングストローム～数百μｍに及ぶそれ）に基づき分類することができる。ここで注記されることに、半導体デバイスダイ不良の諸部分のうち当該１個又は複数個のＰＷＧ指標により説明されるものが、合計でその半導体デバイスダイ不良の１００％結合又は表現となってもならなくてもよい。
ステップ１０４ではウェハ特性解明データが受け取られる。ある実施形態ではウェハ特性解明データに検査データ（例．面内歪（ＩＰＤ）データ）を含める。また、ある実施形態ではウェハ特性解明データに計量データ（例．面外れ歪（ＯＰＤ）データ）を含める。例えば、これに限られるものではないがインライン計量データをウェハ特性解明データに含めてもよい。また、ある実施形態ではウェハ特性解明データに電気プローブ又はエンドプローブデータを含める。実施形態によってはウェハ特性解明データが現セットの半導体特性解明プロセスに係るリアルタイムデータとされよう。とはいえ、ここに注記される通り、ウェハ特性解明データが既完遂セットの半導体特性解明プロセスに係る履歴データであってもよい。従って、上掲の記述は、本件開示の技術的範囲に対する限定ではなく、単なる例証として解されるべきである。
ステップ１０６では、前記１個又は複数個のＰＷＧ指標とウェハ特性解明データとの間の相関が判別される。ある実施形態では、それら１個又は複数個のＰＷＧ指標及びウェハ特性解明データが機械学習アルゴリズムに入力される。例えばその機械学習アルゴリズム内に分類アルゴリズムを入れてもよい。例えばその分類アルゴリズム内にロジスティック回帰アルゴリズムを入れてもよい。加えて、その分類アルゴリズム内に決定木を入れてもよい。
また、ある実施形態では、その機械学習アルゴリズムが一通り又は複数通りの確立アルゴリズムを含むものとされる。例えばその機械学習アルゴリズム内に加重総和モデルアルゴリズムを入れ、一組の選択肢Ａのうちある選択肢Ａｉの総合性能が等式１に示す如く決まるようにすることができる。
等式１中、Ａｉはｍ個の選択肢のうちある特定の選択肢であり、ｎは決定基準の個数であり、ｉの値域は１～ｍである。加えて、ｗｊは基準Ｃｊに係る重要度荷重である。更に、ａｉｊはＡｉに係る性能値（例．ＰＷＧ指標）であり、ここではＡｉが全ての基準Ｃｊに関し同時に評価されている。
ステップ１０８では、前記相関に基づきＰＷＧ指標のランキングが生成される。ある実施形態では、このランキングプロセスを助力として、半導体デバイスダイ不良の一通り又は複数通りの根本原因が識別されることとなる。ある実施形態では、そのランキングが、前記１個又は複数個のＰＷＧ指標とその半導体デバイスダイ不良との間の相関に基づくものとされる。例えば、そのランキングを、電気プローブ又はエンドプローブでの相関に基づくものとしてもよい。また例えば、そのランキングを、本件技術分野で既知な何れのインライン不良インジケータ（例．検査ツール、計量ツール、インライン計量ツール等）での相関に基づくものとしてもよい。本件技術分野で既知なインライン不良インジケータの例としては、これに限られるものではないが計量、オーバレイ、リアルタイム欠陥分析（ＲＤＡ）等があろう。
また、ある実施形態では、判別された相関係数（或いは加重係数又は指標有意性）に基づき、前記機械学習アルゴリズムにより１個又は複数個のＰＷＧ指標がランク付けされる。例えばその相関係数をＲ２値としてもよい。図２には、本件開示の１個又は複数個の実施形態に従い、幾何指標ランキング２０２に係るパターンウェハ幾何指標対幾何指標有意性の比較データ２００がグラフィカルに描かれている。
また、ある実施形態では、１個又は複数個のＰＷＧ指標のランク付け中に特定のＰＷＧ指標に与えられる荷重を、その特定のＰＷＧ指標に係る相関係数に比例させる。例えば、その半導体デバイスダイ不良についてより多く説明する第１相関係数を呈する第１ＰＷＧ指標が、その半導体デバイスダイ不良について少ししか説明しない第２相関係数を呈する第２ＰＷＧ指標よりも、強く加重されよう。この割り増し加重によって、その第１ＰＷＧ指標を、第２ＰＷＧ指標よりも高位にランク付けさせることができる。とはいえ、ここに注記されることに、その相関係数と、１個又は複数個のＰＷＧ指標をランク付けする目的で与えられる荷重と、の間の比例関係は、ケースバイケースベースで左右されうる（例．まさに手中にあり特定の一組をなしている１個又は複数個のＰＷＧ指標に依存する）。
ここに注記されることに、前記機械学習アルゴリズムにて、ウェハ特性解明データと、半導体デバイスダイ毎の１個又は複数個のＰＷＧ指標とを、データシートの態で受け取るのでもよい。例えば、そのデータシート内のローデータを、半導体デバイスダイ毎のものとしてもよい。また例えば、そのデータシート内のカラムデータを、ＰＷＧ座標、ウェハ特性解明データ（例．検査データ、計量データ、インライン計量データ及び／又は電気プローブ若しくはエンドプローブデータ）及びＰＷＧ指標に係るものとしてもよい。その機械学習アルゴリズムから、ウェハ特性解明データと、半導体デバイスダイ毎の１個又は複数個のＰＷＧ指標と、の受領に応じ、そのランキングを含むデータセット又はチャートを出力すればよい。
ステップ１１０では、前記ランキングを踏まえＰＷＧ指標のサブセットから複合指標モデルが構築される。ある実施形態では、前記機械学習アルゴリズムにより、受け取った１個又は複数個のＰＷＧ指標及びウェハ特性解明データからその複合指標モデルが生成される。また、ある実施形態ではその複合指標モデルが１個又は複数個のＰＷＧ指標のサブセットを含むものとされ、当該１個又は複数個のＰＷＧ指標のサブセットが１個又は複数個の精選された個別のＰＷＧ指標を含むものとされる。例えば、当該１個又は複数個のＰＷＧ指標のサブセットに、最高ランキングの個別ＰＷＧ指標を含めてもよい。一例としては、その複合指標モデルが、最高ランキングを有する第１指標、第２高位ランキングを有する第２指標から、第Ｎ高位ランキングを有する第Ｎ指標までで、構築されるようにする。ここで注記されることに、１個又は複数個のＰＷＧ指標のサブセットであるので、当該１個又は複数個のＰＷＧ指標の全体集合よりも少数しか含まないものとなりうる。
ステップ１１２では、その複合指標モデルから１個又は複数個の複合ウェハ指標が生成される。ある実施形態では、この複合指標を助力として、諸幾何フィーチャと、１個又は複数個の要因及び／又は一通り又は複数通りの製造プロセスによる半導体デバイスダイ不良と、の間の因果関係が判別されることとなる。例えば、その１個又は複数個の複合ウェハ指標により、半導体デバイスの製造者に、（例．そのデバイスが合格するか不合格になるかを告げるのとは対照的に）ある特定の試験対象半導体デバイスが合格又は不合格になることの自信百分率を、提示することができる。
図３Ａには、本件開示の１個又は複数個の実施形態に従い、少なくとも部分的にＰＷＧ指標のサブセット３０２により表されたデバイスダイ不良又はダイ不良３００がグラフィカルに描かれている。ある実施形態にて、ＰＷＧ指標のサブセット３０２にＰＷＧ指標３０４、ＰＷＧ指標３０６及びＰＷＧ指標３０８が含まれている場合には、それらＰＷＧ指標３０４，３０６，３０８それぞれにより、そのダイ不良３００のうちある特定頻度の幾何フィーチャに係る部分をそれぞれ説明することができる。例えば、ＰＷＧ指標３０４はダイ不良３００に対し５５％相関を呈するものとされよう。また例えば、ＰＷＧ指標３０６はダイ不良３００に対し４５％相関を呈するものとされよう。また例えば、ＰＷＧ指標３０８はダイ不良３００に対し３０％相関を呈するものとされよう。このように、ＰＷＧ指標３０４，３０６，３０８それぞれがダイ不良３００に対し弱い相関を個別的に呈することとなりうる。
図３Ｂには、本件開示の１個又は複数個の実施形態に従い、少なくとも部分的に複合指標３１０により表されたダイ不良３００がグラフィカルに描かれている。ある実施形態では前記複合指標モデルにより複合指標３１０が出力される。例えば、複合指標３１０を、ダイ不良３００に対し８５％相関を呈するものとすることができる。このように、複合指標３１０は、ＰＷＧ指標３０４，３０６，３０８それぞれの相関に比べて強い相関を、ダイ不良３００に対し呈するものとすることができる。
図３Ｃには、本件開示の１個又は複数個の実施形態に従い、複合ウェハ指標に係る幾何指標個数対予測正確度の比較データ３２０がグラフィカルに描かれている。データポイント３２２及び対応するトレンドライン３２４により描かれている通り、この複合ウェハ指標の予測正確度は、３個の幾何指標の包含で以てピークに達する（例．最適な相関係数を提供する）こととなろう。考察によれば、より複雑で三通り超の幾何指標を含んでいる複合ウェハモデルでは、相関係数が飽和状態になるのであろう。とはいえ、ここで注記されることに、何通りの幾何指標を用い複合ウェハ指標を生成してもよい。
ステップ１１４では、１個又は複数個の複合ウェハ指標に基づき１個又は複数個の統計的プロセス制御（ＳＰＣ）出力が生成される。ある実施形態ではそのＳＰＣ出力がプロセス制御のため監視される。また、ある実施形態では、当該１個又は複数個の複合ウェハ指標及び／又は当該１個又は複数個のＳＰＣ出力に基づき、１個又は複数個のプロセスツール向けに１個又は複数個の制御信号が生成される。また、ある実施形態ではその１個又は複数個の制御信号が当該１個又は複数個のプロセスツールに供給される。
ここに注記されることに、方法１００によれば、多数（例．数十個、数百個等）のＰＷＧ指標と、エンドプローブウェハ特性解明データと、の間での自動関連付け（即ち自己相関）を、半導体デバイスダイ不良に関し行うことが可能となりうる。例えば、その自動相関によって、半導体デバイスの製造者にとっての及び／又は半導体デバイス製造ツールにとっての、特性解明のタイムスパンを数週から数日へと縮めることができる。
加えて、ここに注記されることに、方法１００によれば、多数（例．数十個、数百個等）のＰＷＧ指標と、インラインウェハ特性解明データ（例．欠陥率、計量等のそれ）と、の間での自動関連付け（即ち自己相関）を、半導体デバイスダイ不良に関し行うことが可能となりうるので、そのインラインウェハ特性解明データの一通り又は複数通りの根本原因に至る見識を提供すること、並びにエンドプローブ試験に先立ちデバイスダイ不良を予測することができる。例えば、その自動関連付けによって、エンドプローブ試験の数日又は数週前に半導体デバイスダイ不良を予測することができる。
更に、ここに注記されることに、本方法１００によれば、半導体デバイスダイ不良に対する相関を踏まえ諸幾何フィーチャの自動ランク付けを行うことが可能となりうる。更に、ここに注記されることに、本方法１００によれば、精選されたランキングに合致する幾何指標からなるサブセットを踏まえ複合幾何指標の自動生成を行うことが可能となりうるので、より秀逸であり半導体デバイスダイ不良に対しよりロバストな相関を実現することができる。例えば、そのより秀逸でよりロバストな相関により、監視する幾何指標をより少数にすること、並びに製造生産性を高めることが可能となりうる。
そのため、本方法１００によれば、ある特定の半導体デバイスダイにその半導体デバイス生産プロセス中の複数段階での不良が含まれているか否かに関する確度を高めることで、半導体デバイス歩留まりを改善しつつコスト及びサイクルタイムを削減することができる。
図４には、本件開示の１個又は複数個の実施形態に係る半導体デバイス製造時ウェハ特性解明データ自己相関及び複合ウェハ指標生成方法４００のフローが描かれている。
ステップ４０２では１個又は複数個の複合ウェハ指標が決定される。ある実施形態では、この１個又は複数個の複合ウェハ指標が方法１００のステップ１個又は複数個により生成される。
ステップ４０４では、１個又は複数個の複合ウェハ指標に基づき１個又は複数個の制御信号が１個又は複数個のプロセスツール向けに生成される。ある実施形態では、その１個又は複数個の制御信号により、当該１個又は複数個の複合ウェハ指標に相関する半導体デバイスダイ不良を担当するプロセスツールを調整することで、半導体製造プロセスの性能が改善されることとなる。
ステップ４０６では、その１個又は複数個の制御信号が１個又は複数個のプロセスツールに供給される。実施形態の一つはその１個又は複数個の制御信号をフィードバックループ経由でプロセスツール（例．製造プロセスライン内でその特性解明ツールより手前に位置するプロセスツール）に供給するものであり、それにより後続ウェハ上でその半導体デバイスダイ不良を防ぐことができる。別の実施形態はその１個又は複数個の制御信号をフィードフォワードループ経由でプロセスツール（例．製造プロセスライン内でその特性解明ツールより後方に位置するプロセスツール）に供給するものであり、それにより同じ半導体ウェハ上にて起こるであろう半導体デバイスダイ不良を補償することができる。
ここで注記されることに、方法１００及び／又は方法４００は提示されている諸ステップに限定されない。例えば、方法１００及び／又は方法４００がそれらに代えより多数又は少数のステップを含んでいてもよい。また例えば、方法１００及び／又は方法４００にて、提示されているそれとは異なる順序で諸ステップを実行してもよい。従って、上掲の記述は、本件開示の技術的範囲に対する限定ではなく、単なる例証として解されるべきである。
図５Ａ及び図５Ｂには、全体として、本件開示の１個又は複数個の実施形態に係るウェハ特性解明データ自己相関及び複合ウェハ指標生成サブシステム５００が描かれている。
実施形態に係るサブシステム５００は自己相関モジュール５０２を有している。また、実施形態における自己相関モジュール５０２は一通り又は複数通りのデータ入力を受け取る。また、実施形態ではその一通り又は複数通りのデータ入力にウェハ特性解明データ５０４が含まれている。ウェハ特性解明データ５０４の例としては、これに限られるものではないがウェハ検査データ５０６、ウェハ計量データ５０８、電気プローブ又はエンドプローブデータ５１２等があろう。その計量データ５０８の例としてはインライン計量データ５１０（例．欠陥率データ、オーバレイデータ等）があろう。また例えば、受け取るウェハ特性解明データ５０４は１個又は複数個のウェハ特性解明ツールからのものである。また、実施形態では、当該一通り又は複数通りのデータ入力に１個又は複数個のＰＷＧ指標５１４が含まれている。ここで注記されることに、ウェハ特性解明データ５０４及び／又は当該１個若しくは複数個のＰＷＧ指標５１４は、本サブシステム５００を実施する半導体デバイス製造者から受け取り及び／又は本サブシステム５００の製造者から提供を受けることができる。
また、実施形態における自己相関モジュール５０２は、一通り又は複数通りの機械学習アルゴリズムを実行することで、１個又は複数個のＰＷＧ指標５１４で以て半導体デバイスダイ不良を比較するランキング５１６を生成する。例えば、そのランキング５１６を、判別された相関係数に基づくものとすることができる。例えば、その相関係数をＲ２値とすることができる。また例えば、図５Ｂに描かれているように、自己相関モジュール５０２内に１個又は複数個のサブモジュールを設け、それを機械学習アルゴリズムにより及び／又はそれと共に用いることができる。例えば、その自己相関モジュール５０２を、検査データを分析するサブモジュール５３０、計量データ（例．インライン計量データ、オーバレイ計量データ等）を分析するサブモジュール５３２、電気プローブ又はエンドプローブデータを分析するサブモジュール５３４、及び／又は、ＰＷＧ指標を分析するサブモジュール５３６を、有するものとすることができる。
また、実施形態における自己相関モジュール５０２は、１個又は複数個のＰＷＧ指標５１４のサブセットから複合指標モデル５１８を生成する。例えば、当該１個又は複数個のＰＷＧ指標５１４のサブセットの選定を、ランキング５１６に基づき行うことができる。また、実施形態では、複合指標モデル５１８により、当該１個又は複数個のＰＷＧ指標５１４のサブセットから１個又は複数個の複合ウェハ指標５２０が生成される。こうすることで、当該１個又は複数個の複合ウェハ指標５２０がその半導体デバイスダイ不良に対し呈する相関が、当該１個又は複数個のＰＷＧ指標５１４が個別に呈する何れの相関よりも強くなる。
また、実施形態における１個又は複数個の複合ウェハ指標５２０は、１個又は複数個の統計的プロセス制御（ＳＰＣ）データセット又はチャート５２２の態で出力することができる。また、実施形態ではそのＳＰＣデータセット５２２がプロセス制御のため監視される。また、実施形態では、当該１個又は複数個の複合ウェハ指標５２０及び／又は当該１個又は複数個のＳＰＣデータセット５２２に基づき、１個又は複数個の制御信号が１個又は複数個のプロセスツール向けに生成される。また、実施形態では、その１個又は複数個の制御信号がその１個又は複数個のプロセスツールに供給される。
図６及び図７には、全体として、本件開示の１個又は複数個の実施形態に係る半導体デバイス製造時ウェハ特性解明データ自己相関及び複合ウェハ指標生成システムが描かれている。
図６には、本件開示の１個又は複数個の実施形態に係る半導体デバイス製造時ウェハ特性解明データ自己相関及び複合ウェハ指標生成システム６００の概略ブロック構成が描かれている。
実施形態に係るシステム６００は、一通り又は複数通りの半導体生産プロセスを実行するよう構成されている。実施形態によっては、その一通り又は複数通りの半導体生産プロセスに一通り又は複数通りの半導体製造プロセスを含める。例えば、その一通り又は複数通りの半導体製造プロセスに、これに限られるものではないが一通り又は複数通りのリソグラフィックプロセス、例えば基板準備、スピンコーティング、ベーキング前プロセス、露出プロセス、露出後ベーキングプロセス、現像プロセス、ベーキング後プロセス等を含めることができる。例えば、その一通り又は複数通りのリソグラフィックプロセスに、これに限られるものではないがパターニングプロセス、エッチングプロセス、ストリッピングプロセス、アニーリングプロセス、化学機械平坦化（ＣＭＰ）プロセス等を含めることができる。別例によれば、その一通り又は複数通りの半導体製造プロセスに、これに限られるものではないが一通り又は複数通りの膜堆積プロセスを含めることができる。例えば、その一通り又は複数通りの膜堆積プロセスに、これに限られるものではないが化学気相堆積（ＣＶＤ）プロセス、物理気相堆積（ＰＶＤ）プロセス等を含めることができる。
また、実施形態に係るシステム６００は、一通り又は複数通りの半導体製造プロセスを実行するよう構成された１個又は複数個のプロセスツール６０２及び６０４を有している。実施形態によっては、その１個又は複数個のプロセスツール６０２及び６０４に１個又は複数個のリソグラフィプロセスツールを含める。その１個又は複数個のリソグラフィプロセスツールの例としては、これに限られるものではないがパターニングツール、エッチングツール、半導体ドーピングツール等があろう。一般に、当該１個又は複数個のリソグラフィプロセスツールには、本件技術分野で既知なあらゆるリソグラフィプロセスツールを含めることができる。従って、上掲の記述は、本件開示の技術的範囲に対する限定ではなく、単なる例証として解されるべきである。
実施形態によっては、その１個又は複数個のプロセスツール６０２及び６０４に１個又は複数個の膜堆積ツールを含める。例えば、その１個又は複数個の膜堆積ツールにより１個又は複数個の膜を堆積させることで、１個又は複数個の層を標本６０６上に形成することができる。例えば、所期デザインのパターニングで始まり次層向けの次デザインのパターニングの直前に終わる一組の半導体生産プロセスによって、層をなす１個又は複数個の膜を作成することができる。実施形態によっては動作レシピに基づきその１個又は複数個の膜が堆積される。例えば、その１個又は複数個の膜の堆積先を、標本６０６の前面上（例．前面膜）、標本６０６の背面上（例．背面膜）及び／又は標本６０６上に既に堆積されている層の上とすることができる。
また、実施形態における標本６０６には、どのような標本であれ、特性解明（例．検査、レビュー、撮像オーバレイ等）に適するものが含まれる。標本６０６の例としては、これに限られるものではないがフォトマスク／レティクル、半導体デバイス、半導体ウェハ等があろう。本件開示中での用法によれば、語「ウェハ」は、半導体及び／又は非半導体素材で形成された基板のことを指している。例えば、半導体素材の場合のウェハは、これに限られるものではないが単結晶シリコン、砒化ガリウム及び／又は燐化インジウムで形成されよう。そのため、本件開示では語「ウェハ」及び語「標本」を互換的に用いることができる。従って、上掲の記述は、本件開示の技術的範囲に対する限定ではなく、単なる例証として解されるべきである。
ここで注記されることに、多種多様なデバイスをウェハ上に形成しうるところ、本願にて用いられている語ウェハには、その種類を問わず本件技術分野で既知なデバイスがその上に作成されるウェハを、包括する意図がある。従って、上掲の記述は、本件開示の技術的範囲に対する限定ではなく、単なる例証として解されるべきである。
また、実施形態における一通り又は複数通りの半導体生産プロセスは、一通り又は複数通りの半導体特性解明プロセスを含んでいる。例えば、その一通り又は複数通りの半導体特性解明プロセスの実行を、その一通り又は複数通りの半導体生産プロセスの前にしても、間にしても、及び／又は、後にしてもよい。また例えば、その一通り又は複数通りの半導体特性解明プロセスに一通り又は複数通りの計量プロセスを含めてもよい。また例えば、その一通り又は複数通りの半導体特性解明プロセスに一通り又は複数通りの検査プロセスを含めてもよい。
また、実施形態に係るシステム６００は、その生産プロセス中の一時点又は複数時点で一通り又は複数通りの半導体特性解明プロセスを実行するよう構成された、１個又は複数個のインライン特性解明ツール６０８を有している。例えば、その１個又は複数個のインライン特性解明ツール６０８によるその一通り又は複数通りの半導体特性解明プロセスの実行を、前記一通り又は複数通りの半導体製造プロセスの前にしても、間にしても及び／又は後にしてもよい。
実施形態によっては、その１個又は複数個のインライン特性解明ツール６０８に、標本６０６の一通り又は複数通りの空間特性を計測するよう構成された１個又は複数個の計量ツールを含める。その１個又は複数個の計量ツールの例としては、これに限られるものではないが１個又は複数個のウェハ幾何（ＷＧ）ツールやパターン化ウェハ幾何（ＰＷＧ）ツール（例．インタフェロメータ（干渉計））があろう。その一通り又は複数通りの空間特性の例としては、これに限られるものではないが高さ（例．前側高又は背側高）、厚みばらつき、平坦度及び派生物例えば形状、形状差、壁ピッチ等があろう。ここで注記されることに、標本６０６の一通り又は複数通りの空間特性を、その標本６０６のウェハ幾何に関連付けることができる。加えて、ここで注記されることに、その１個又は複数個のインライン特性解明ツール６０８を標本６０６上のパターン化ウェハ幾何の特性解明に適合させうるところ、標本６０６の相異なる領域についての計測結果を縫い合わせることで、それらＰＷＧ依拠特性解明ツールにより計測される標本６０６の傾斜（例．ウェハ傾斜）のダイナミックレンジを拡張することができる。
実施形態によっては、その１個又は複数個のインライン特性解明ツール６０８に１個又は複数個の検査ツールを含める。その１個又は複数個の検査ツールの例としては、これに限られるものではないが光学特性解明ツールがあろう。その光学特性解明ツールの例としては、標本６０６の電気的インテンツを表す１枚又は複数枚の高分解能画像を生成可能な光学特性解明ツールであり、これに限られるものではないが可視光、ＵＶ輻射、ＤＵＶ輻射、ＶＵＶ輻射、ＥＵＶ輻射及び／又はＸ線輻射相当の波長にて動作可能なものがあろう。加えて、その光学特性解明ツールを、これに限られるものではないがレーザ維持プラズマ（ＬＳＰ）依拠検査ツールを初めとする広帯域検査ツールとすることができる。更に、その光学特性解明ツールを、これに限られるものではないがレーザ走査型検査ツール等といった狭帯域特性解明ツールとすることができる。
一般に、１個又は複数個のインライン特性解明ツール６０８には、１枚又は複数枚のウェハ、レティクル又はフォトマスクを検査するのに適し本件技術分野で既知な、あらゆるレビューツール、撮像依拠オーバレイ計量ツール又はそれに類するツールが含まれうる。
また、実施形態に係るシステム６００は１個又は複数個のエンドプローブ（又は電気プローブ）ツール６１０を有している。例えば、その１個又は複数個のエンドプローブツール６１０により、標本６０６の電気的機能を、全ての半導体製造プロセスの後に解明することができる。とはいえ、ここで注記されることに、その１個又は複数個のエンドプローブツール６１０により標本６０６の電気的機能を解明するのが、半導体製造プロセスの狭間（例．インライン）でも及び／又は全ての半導体製造プロセスより前でもよい。従って、上掲の記述は、本件開示の技術的範囲に対する限定ではなく、単なる例証として解されるべきである。
また、実施形態における標本６０６は、その半導体生産プロセス中に、１個又は複数個のプロセスツール６０２及び６０４、１個又は複数個のインライン特性解明ツール６０８並びに１個又は複数個のエンドプローブツール６１０の間で移送される。
また、実施形態にて、一通り又は複数通りの半導体製造プロセスにより引き起こされたことが判明した半導体デバイスダイ不良を、後続標本６０６に対する後続の製造プロセスにて防止することができる（例．フィードバックループにて）。例えば、１個又は複数個のプロセスツール６０２を、その一通り又は複数通りの半導体製造プロセスにより引き起こされたことが判明した半導体デバイスダイ不良を踏まえ、フィードバックループにて調整しうるものとすればよい。また、実施形態にて、その一通り又は複数通りの半導体製造プロセスにより引き起こされたことが判明した半導体デバイスダイ不良を、同じ標本６０６に対する後続製造プロセスにて補償することができる（例．フィードフォワードループにて）。例えば、１個又は複数個のプロセスツール６０４を、その一通り又は複数通りの半導体製造プロセスにより引き起こされたことが判明した半導体デバイスダイ不良を踏まえ、フィードフォワードループにて調整しうるものとすればよい。
実施形態によっては、プロセスツール６０２及び６０４、インライン特性解明ツール６０８及び／又はエンドプローブツール６１０のそばにある標本ステージ６１２によって、標本６０６が固持される。例えば、それらプロセスツール６０２及び６０４、インライン特性解明ツール６０８及び／又はエンドプローブツール６１０それぞれが、別々の標本ステージ６１２を有していてもよい。また例えば、それらプロセスツール６０２及び６０４、インライン特性解明ツール６０８及び／又はエンドプローブツール６１０のうち１個又は複数個が、共通の標本ステージ６１２を共有していてもよい。
標本ステージ６１２には、半導体特性解明の分野にて既知で適切なあらゆる機械及び／又はロボット的アセンブリを組み込むことができる。例えば、標本６０６の前面及び／又は背面のうち少なくとも一部分との接触を通じその標本６０６を固持するよう、標本ステージ６１２を構成してもよい。例えば、その標本ステージ６１２が、これに限られるものではないがプラットフォームを有していてもよい。また例えば、標本６０６の厚み面及び／又は縁との接触を通じその標本６０６を固持するよう、標本ステージ６１２を構成してもよい。例えば、その標本ステージ６１２が、これに限られるものではないが１個又は複数個の点接触デバイスを有していてもよい。
標本ステージ６１２の一例は可駆動ステージである。標本ステージ６１２の一例としては、これに限られるものではないが、一通り又は複数通りの直線方向（例．ｘ方向、ｙ方向及び／又はｚ方向）に沿い標本６０６を選択的に並進させるのに適した１個又は複数個の並進ステージがあろう。標本ステージ６１２の別例としては、これに限られるものではないが回動方向に沿い標本６０６を選択的に回動させるのに適した１個又は複数個の回動ステージがあろう。標本ステージ６１２の別例としては、これに限られるものではないが、直線方向に沿い標本６０６を選択的に並進させ及び／又は回動方向に沿い標本６０６を回動させるのに適した１個又は複数個の回動ステージ及び並進ステージがあろう。また例えば、そのうち幾つかが本件技術分野で知られている精選された特性解明プロセス（例．レビュー、撮像オーバレイ等）に従い位置決めし、合焦させ及び／又は走査するため標本６０６を並進又は回動させるよう、標本ステージ６１２を構成してもよい。
実施形態に係るシステム６００はコントローラ６１４を有している。例えば、伝送媒体例えば有線及び／又は無線区間を有するそれにより、そのコントローラ６１４を１個又は複数個のプロセスツール６０２及び６０４に可通信結合させるとよい。また例えば、伝送媒体例えば有線及び／又は無線区間を有するそれにより、そのコントローラ６１４を、１個又は複数個のインライン特性解明ツール６０８のうち１個又は複数個のツールに可通信結合させるとよい。
図７には、本件開示の１個又は複数個の実施形態に従い、半導体ウェハ６０６のプロセス誘起エクスカーション特性を解明するシステム６００の概略ブロック構成が描かれている。
実施形態におけるコントローラ６１４は、１個又は複数個のプロセッサ７００及び／又はメモリ７０２を有している。また、実施形態ではそのメモリ７０２に一組又は複数組のプログラム命令７０４が格納されている。また、実施形態ではユーザインタフェース７０６がコントローラ６１４に可通信結合及び／又は一体化されている。例えば、伝送媒体例えば有線及び／又は無線区間を有するそれを介し、コントローラ６１４をユーザインタフェース７０６に結合させることができる。また、実施形態ではそのユーザインタフェース７０６に１個又は複数個の表示デバイス７０８及び／又は１個又は複数個のユーザ入力デバイス７１０が備わっている。実施形態によっては１個又は複数個の表示デバイス７０８が１個又は複数個のユーザ入力デバイス７１０に結合される。例えば、伝送媒体例えば有線及び／又は無線区間を有するそれにより、１個又は複数個の表示デバイス７０８を１個又は複数個のユーザ入力デバイス７１０に結合させることができる。
コントローラ６１４は、伝送媒体例えば有線及び／又は無線区間を有するそれを介し、本システム６００のサブシステム又は他システムからのデータ又は情報（例．１個又は複数個のプロセスツール６０２及び６０４、１個又は複数個のインライン特性解明ツール６０８、１個又は複数個のエンドプローブツール６１０、ユーザインタフェース７０６等からの一組又は複数組の情報）を受け取り及び／又は捉えるよう、構成することができる。コントローラ６１４は、これに加え、伝送媒体例えば有線及び／又は無線区間を有するそれにより、データ又は情報（例．本願開示の発明概念を構成する一通り又は複数通りの手順の出力）を本システム６００の１個又は複数個のシステム又はサブシステムへと（例．一組又は複数組の情報を１個又は複数個のプロセスツール６０２及び６０４、１個又は複数個のインライン特性解明ツール６０８、１個又は複数個のエンドプローブツール６１０、ユーザインタフェース７０６等へと）送信するよう、構成することができる。その際には、その伝送媒体を、コントローラ６１４と本システム６００の他サブシステムとの間で、データリンクとして働かせることができる。加えて、伝送媒体（例．ネットワーク接続）を介し外部システムにデータを送るよう、コントローラ６１４を構成してもよい。
１個又は複数個のプロセッサ７００には、本件技術分野で既知なあらゆる１個又は複数個の処理素子が含まれうる。その意味で、その１個又は複数個のプロセッサ７００には、アルゴリズム及び／又はプログラム命令７０４を実行するよう構成されたあらゆるマイクロプロセッサ型デバイスが含まれうる。例えば、１個又は複数個のプロセッサ７００を、デスクトップコンピュータ、メインフレームコンピュータシステム、ワークステーション、イメージコンピュータ、並列プロセッサ、ハンドヘルドコンピュータ（例．タブレット、スマートフォン又はファブレット（登録商標））その他のコンピュータシステム（例．ネットワーク接続されたコンピュータ）で、構成することができる。一般に、語「プロセッサ」は、非一時的記憶媒体（例．メモリ７０２）から得た一組又は複数組のプログラム命令７０４を実行する処理素子を１個又は複数個有するデバイス全てが包括されるよう、広く定義することができる。更に、本システム６００に備わる様々なサブシステム（例．一組又は複数組の情報をもたらす１個又は複数個のプロセスツール６０２及び６０４、１個又は複数個のインライン特性解明ツール６０８、１個又は複数個のエンドプローブツール６１０、ユーザインタフェース７０６等）が、本件開示の随所に記載の諸ステップのうち少なくとも一部分を実行するのに適したプロセッサ又は論理素子を、有していてもよい。従って、上掲の記述は、本件開示の技術的範囲に対する限定ではなく、単なる例証として解されるべきである。
メモリ７０２には、連携する１個又は複数個のプロセッサ７００により実行可能な一組又は複数組のプログラム命令７０４を格納するのに適し本件技術分野で既知な、あらゆる格納媒体が含まれうる。例えば非一時的記憶媒体が記憶媒体７０２に含まれうる。メモリ７０２の例としては、これに限られるものではないがリードオンリメモリ、ランダムアクセスメモリ、磁気又は光記憶デバイス（例．ディスク）、磁気テープ、固体ドライブ等があろう。メモリ７０２を、ユーザインタフェース７０６に備わる表示デバイスに表示情報を提供しうるよう構成してもよい。メモリ７０２を、これに加え、ユーザインタフェース７０６に備わるユーザ入力デバイスからのユーザ入力情報を格納しうるよう構成してもよい。メモリ７０２を、１個又は複数個のプロセッサ７００と共に、コントローラ６１４の共通ハウジング内に収容してもよい。メモリ７０２を、これに代え又は加え、プロセッサ７００及び／又はコントローラ６１４の空間的在処に対しリモートに配置してもよい。例えば、ネットワーク（例．インターネット、イントラネット等）を介しアクセス可能なリモートメモリ７０２（例．サーバ）に、１個又は複数個のプロセッサ７００及び／又はコントローラ６１４がアクセスするのでもよい。
また、実施形態におけるコントローラ６１４は、メモリ７０２上に格納されているプログラム命令７０４をもとに、１個又は複数個のプロセッサ７００により、一通り又は複数通りの半導体製造プロセス、一通り又は複数通りの半導体特性解明プロセス、一通り又は複数通りのモデル化プロセス及び／又は一通り又は複数通りのシステム分析プロセスを実行する。例えば、１個又は複数個のプログラム命令７０４により自己相関モジュール５０２を実現し又は組み込んでもよい。例えば、１個又は複数個のプロセッサ７００に、一通り又は複数通りのパターンウェハ幾何（ＰＷＧ）指標を受け取らせ、ウェハ特性解明データを受け取らせ、その１個又は複数個のＰＷＧ指標とウェハ特性解明データと間の相関を判別させ、その相関に基づきＰＷＧ指標のランキングを生成させ、そのランキングに基づきＰＷＧ指標のサブセットから複合指標モデルを構築させ、その複合指標モデルから１個又は複数個の複合ウェハ指標を生成させ、及び／又は、その１個又は複数個の複合ウェハ指標に基づき一通り又は複数通りの統計的プロセス制御出力を生成させるよう、自己相関モジュール５０２を構成してもよい。ウェハ特性解明データは、例えば１個又は複数個のインライン特性解明ツール６０８及び／又は１個又は複数個のエンドプローブツール６１０から受け取ればよい。また例えば、１個又は複数個のプロセッサ７００に１個又は複数個の複合ウェハ指標に基づき１個又は複数個の制御信号を生成させ及び／又はその１個又は複数個の制御信号をプロセスツール６０２及び６０４に供給させるよう、１個又は複数個のプログラム命令７０４を構成してもよい。総じて、一組又は複数組のプログラム命令７０４は、本件開示の随所に記載されている一通り又は複数通りの方法（例．方法１００及び／又は方法４００）のうち何れのステップを１個又は複数個のプロセッサ７００に実行させるようにも、構成することができる。
本件開示の諸実施形態では、コントローラ６１４を、１個又は複数個のプロセスツール６０２及び６０４から見て及び／又は１個又は複数個のインライン特性解明ツール６０８から見てスタンドアロンなコンポーネントとして描出したが、ここで注記されることに、何れの製造プロセス、特性解明プロセス、モデル化プロセス及び／又は標本６０６空間特性判別用システム分析プロセスであれ、１個又は複数個のプロセスツール６０２及び６０４内、１個又は複数個のインライン特性解明ツール６０８の１個又は複数個のツール内、及び／又は、１個又は複数個のエンドプローブツール６１０内に統合されたコントローラにより実施することができる。従って、上掲の記述は、本件開示の技術的範囲に対する限定ではなく、単なる例証として解されるべきである。
１個又は複数個の表示デバイス７０８には本件技術分野で既知なあらゆる表示デバイスが含まれうる。１個又は複数個の表示デバイス７０８の例としては、これに限られるものではないが液晶ディスプレイ（ＬＣＤ）があろう。１個又は複数個の表示デバイス７０８の別例としては、これに限られるものではないが有機発光ダイオード（ＯＬＥＤ）式ディスプレイがあろう。１個又は複数個の表示デバイス７０８の別例としては、これに限られるものではないがＣＲＴディスプレイがあろう。いわゆる当業者には認識し得ることに、多様な表示デバイスが本件開示での実施に適しうるのであり、表示デバイスの具体的選択は、これに限られるものではないがフォームファクタ、コスト等を初め様々な要因により左右されうる。総じて、どのような表示デバイスであれ、ユーザ入力デバイス（例．タッチスクリーン、ベゼル実装インタフェース、キーボード、マウス、トラックパッド等）との一体化が可能なものは、本件開示での実施に適している。
１個又は複数個のユーザ入力デバイス７１０には、本件技術分野で既知なあらゆるユーザ入力デバイスが含まれうる。１個又は複数個のユーザ入力デバイス７１０の例としては、これに限られるものではないがキーボード、キーパッド、タッチスクリーン、レバー、ノブ、スクロールホイール、トラックボール、スイッチ、ダイアル、スライディングバー、スクロールバー、スライド、ハンドル、タッチパッド、パドル、ステアリングホイール、ジョイスティック、ベゼル入力デバイス等があろう。タッチスクリーンインタフェースデバイスの場合、いわゆる当業者には認識し得ることに、多数のタッチスクリーンインタフェースデバイスが本発明での実施に適しうる。例えば、１個又は複数個の表示デバイス７０８を、これに限られるものではないが静電容量式タッチスクリーン、抵抗式タッチスクリーン、表面弾性波式タッチスクリーン、赤外線式タッチスクリーン等のタッチスクリーンインタフェースと一体化させてもよい。総じて、どのようなタッチスクリーンインタフェースであれ、表示デバイスのディスプレイ部分との一体化が可能なものは、本件開示における実施に適している。また、実施形態における１個又は複数個のユーザ入力デバイス７１０には、これに限られるものではないがベゼル実装インタフェースが含まれうる。
本件開示の諸実施形態では、１個又は複数個のプロセスツール６０２及び６０４、１個又は複数個のインライン特性解明ツール６０８及び／又は１個又は複数個のエンドプローブツール６１０を、システム６００の構成部材として記述したが、ここで注記されることに、１個又は複数個のプロセスツール６０２及び６０４、１個又は複数個のインライン特性解明ツール６０８及び／又は１個又は複数個のエンドプローブツール６１０が、システム６００の一体又は必須構成部材でなくてもよい。例えば、１個又は複数個のプロセスツール６０２及び６０４、１個又は複数個のインライン特性解明ツール６０８及び／又は１個又は複数個のエンドプローブツール６１０をシステム６００から分離された部材とし、それを中間ソース（例．コントローラ６１４、サーバ等）を介しシステム６００に可通信結合させるのでもよい。従って、上掲の記述は、本件開示の技術的範囲に対する限定ではなく、単なる例証として解されるべきである。
本件開示の諸実施形態ではコントローラ６１４をシステム６００の構成部材として記述したが、ここで注記されることに、コントローラ６１４がシステム６００の一体又は必須構成部材でなくてもよい。加えて、本件開示の諸実施形態ではユーザインタフェース７０６をシステム６００の構成部材として記述したが、ここで注記されることに、ユーザインタフェース７０６がシステム６００の一体又は必須構成部材でなくてもよい。従って、上掲の記述は、本件開示の技術的範囲に対する限定ではなく、単なる例証として解されるべきである。
本件開示の長所には、半導体デバイス製造中におけるウェハ特性解明データの自己相関と複合ウェハ指標の生成とが含まれる。本件開示の長所には、指標ランキング依拠自己相関向けの分類プロセスも含まれる。本件開示の長所には、半導体デバイスダイ不良・幾何フィーチャ間のより大きな相関にふさわしい複合指標の生成も含まれる。本件開示の長所には、エンドプローブ及びインライン半導体特性解明プロセス向けに生成されたランキング及び複合指標の実施も含まれる。
いわゆる当業者には認識し得るように、現在の技術水準は、諸態様のシステムのハードウェア的、ソフトウェア的及び／又はファームウェア的実現形態の間にほとんど違いが残らないところまで進歩しているし、ハードウェア、ソフトウェア及び／又はファームウェアの使用は、一般に（但しある種の状況下ではハードウェア・ソフトウェア間選択が重大になりうるので常にではない）コスト対効率トレードオフを呈する設計的選択事項となっている。いわゆる当業者には推察し得るように、本願記載のプロセス及び／又はシステム及び／又はその他のテクノロジを実行・実現可能な手段は種々あるし（例．ハードウェア、ソフトウェア及び／又はファームウェア）、どの手段が望ましいかはそのプロセス及び／又はシステム及び／又はその他のテクノロジが採用・展開される経緯・状況により変わりうる。例えば、速度及び正確性が肝要であると実施者が判断している場合、その実施者は主としてハードウェア的及び／又はファームウェア的な手段を選ぶであろうし、そうではなく柔軟性が肝要である場合は、実施者は主としてソフトウェア的な実現形態を選ぶであろうし、その何れでもない場合は、実施者はハードウェア、ソフトウェア及び／又はファームウェアの何らかの組合せを選ぶであろう。このように、本願記載のプロセス及び／又は装置及び／又はその他のテクノロジを実行・実現可能な潜在的手段は幾つかあるのであり、その何れかが他のものに比べ本質的に優れているわけではないので、どの手段を利用するかは、その手段が利用・展開される経緯・状況や実施者の具体的懸念・関心（例．速度、柔軟性又は予測可能性）といった、変転しうる事項によって左右される選択的事項である。いわゆる当業者には認識し得るように、諸実現形態の光学的諸態様では、通常、光学指向のハードウェア、ソフトウェア及び／又はファームウェアが採用されよう。
本願記載の幾つかの実現形態では、論理インプリメンテーション及びそれに類するものにソフトウェアその他の制御構造が組み込まれうる。例えば、電気回路に備わる１個又は複数個の電流経路を適宜構成及び配置することで、本願記載の様々な機能を実現することができる。幾つかの実現形態では、その媒体によりデバイス可検出命令を保持又は送信し動作させて本願記載の如く実行した場合にデバイス可検出実現形態がもたらされるよう、１個又は複数個の媒体を構成することができる。幾つかの変形例では、例えば、インプリメンテーション内への既存ソフトウェア又はファームウェアの更新版又は修正版の組み込み、或いはゲートアレイ又はプログラマブルハードウェアのそれを、例えば本願記載の一通り又は複数通りの動作に関連する１個又は複数個の命令の受信又は送信を実行することで行うことができる。これに代え又は加え、幾つかの変形例では、専用ハードウェア、ソフトウェア、ファームウェアコンポーネント、及び／又は、専用コンポーネントを実行し又は他の何らかのかたちで呼び出す汎用コンポーネントを、インプリメンテーションに組み込むことができる。仕様その他のインプリメンテーションを、本願記載の如く有形伝送媒体の一種又は複数種によって、また必須ではないが分散している諸媒体内を諸時点で通過させること例えばパケット伝送によって、送信してもよい。
これに代え又は加え、諸実現形態にて、専用の命令シーケンスを実行し又は回路を起動させることで、本願記載のほぼ全ての機能的な動作を１回又は複数回、実現し、起動させ、協調させ、要求し或いは他の何らかのやり方で生起させてもよい。幾つかの変形例では、本願中の動作記述その他の論理記述をソースコードとして表現し、コンパイルする等して可実行命令シーケンスを呼び出すことができる。経緯によっては、例えば、インプリメンテーションを、丸ごと又は部分的に、例えばＣ＋＋その他のコードシーケンスといったソースコードにより提供してもよい。他の諸実現形態では、本件技術分野にて商業的に入手可能な技術を用い、ソースその他のコードインプリメンテーションが上位記述言語の態にコンパイル／具体化／翻訳／変換されよう（例．まずは記載テクノロジをＣ、Ｃ＋＋、ｐｙｔｈｏｎ（商標）、Ｒｕｂｙ ｏｎ Ｒａｉｌｓ（商標）、Ｊａｖａ（登録商標）、ＰＨＰ、．ＮＥＴ（商標）又はＮｏｄｅ．ｊｓ（商標）プログラミング言語の態で具体化した後、そのプログラミング言語インプリメンテーションを論理合成可能言語インプリメンテーション、ハードウェア記述言語インプリメンテーション、ハードウェア設計シミュレーションインプリメンテーション及び／又はそれに類する他の（諸）表現モードへと変換すればよい）。例えば、論理表現（例．コンピュータプログラミング言語インプリメンテーション）の一部又は全てを、Ｖｅｒｉｌｏｇ（登録商標）型ハードウェア記述（例．ハードウェア記述言語（ＨＤＬ）及び／又は超高速集積回路記述言語（ＶＨＤＬ）によるもの）その他の回路モデルを以て明定してもよく、ハードウェア（例．用途特化集積回路）を伴う有形的実現形態を生成する際にそれを用いてもよい。いわゆる当業者であれば、これらの教示に照らすことで、好適な伝送若しくは情報処理要素、素材供給源、アクチュエータその他の諸構造をどのようにして取得、構成及び最適化すればよいかを認識できよう。
上掲の詳細記述では、様々な実施形態の装置・デバイス及び／又はプロセスがブロック図、フローチャート及び／又は例示の使用により説明されている。それらブロック図、フローチャート及び／又は例示に１個又は複数個の機能及び／又は動作が含まれている限り、いわゆる当業者には理解し得るように、それらブロック図、フローチャート又は例示内の各機能及び／又は動作は、個別的に及び／又は集合的に、広範なハードウェア、ソフトウェア、ファームウェア或いはそれらのほぼ全ての組合せにより実現・実施することができる。ある実施形態によれば、本願記載の主題のうち幾つかの部分を、用途特化集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、ディジタル信号プロセッサ（ＤＳＰ）その他の集積的形態により実現することができる。とはいえ、いわゆる当業者には認識し得るように、本願開示の諸実施形態の幾つかの態様を、丸ごと又は部分的に、１個又は複数個のコンピュータ上で稼働する１個又は複数個のコンピュータプログラム（例．１個又は複数個のコンピュータシステム上で稼働する１個又は複数個のプログラム）として、１個又は複数個のプロセッサ上で稼働する１個又は複数個のプログラム（例．１個又は複数個のマイクロプロセッサ上で稼働する１個又は複数個のプログラム）として、ファームウェアとして、或いはそれらのほぼ全ての組合せで以て、集積回路内で等価的に実現できるのであり、また、その回路を設計すること、及び／又は、そのソフトウェア及び／又はファームウェアに係るコードを書くことは、本件開示に照らせば、いわゆる当業者の技能範囲であろう。加えて、いわゆる当業者には推察し得る通り、本願記載の主題の諸機構は様々な形態にてプログラム製品として頒布可能であり、また、本願記載の主題の例証的実施形態はその頒布を実際に実行する際に用いられる信号担持媒体の具体的種類によらず適用されるのである。信号担持媒体の例としては、これに限られるものではないが、記録可能型媒体例えばフロッピーディスク、ハードディスクドライブ、コンパクトディスク（ＣＤ）、ディジタルバーサタイルディスク（ＤＶＤ；登録商標）、ディジタルテープ、コンピュータメモリ等と、伝送型媒体例えばディジタル及び／又はアナログ通信媒体（例．光ファイバケーブル、導波管、有線通信リンク、無線通信リンク（例．送信機、受信機、送信ロジック、受信ロジック等）等）とがある。
総じて、いわゆる当業者には認識し得るように、広範な電気的部材例えばハードウェア、ソフトウェア、ファームウェア及び／又はそれらのほぼ全ての組合せと、広範な機械力又は運動付与可能部材例えば剛体、ばね又はねじり体、水力学的駆動装置、電磁駆動装置及び／又はそれらのほぼ全ての組合せと、を有する様々な種類の電気機械システムにより、本願記載の様々な実施形態を個別的及び／又は集合的に実現することができる。従って、本願にて用いられる「電気機械システム」には、これに限られるものではないがトランスデューサ（例．アクチュエータ、モータ、圧電結晶、微細電気機械システム（ＭＥＭＳ）等）に可作動結合された電気回路、少なくとも１個のディスクリート電気回路を有する電気回路、少なくとも１個の集積回路を有する電気回路、少なくとも１個の用途特化集積回路を有する電気回路、コンピュータプログラムにより構成設定される汎用情報処理装置（例．本願記載のプロセス及び／又はデバイスを少なくとも部分的に実行・実現するコンピュータプログラムにより構成設定される汎用コンピュータ、或いは本願記載のプロセス及び／又はデバイスを少なくとも部分的に実行・実現するコンピュータプログラムにより構成設定されるマイクロプロセッサ）を形成する電気回路、記憶デバイス（例．諸形態のメモリ（例．ランダムアクセス、フラッシュ、リードオンリ等））を形成する電気回路、通信装置（例．モデム、通信スイッチ、光電装置等）を形成する電気回路、及び／又は、それらの非電気的類似物例えば光学的その他の類似物が包含される。いわゆる当業者にはこれも推察し得る通り、電気機械システムの例としては、これに限られるものではないが、様々なコンシューマ電子システム、医用装置及びその他の諸システム、例えば動力付輸送システム、工場自動化システム、保安システム及び／又は通信／情報処理システムがある。いわゆる当業者には認識し得るように、本願にて用いられる電気機械的は、文脈上別様に宣明されている場合を除き、必ずしも、電気駆動及び機械駆動双方を伴うシステムに限定されない。
総じて、いわゆる当業者には認識し得るように、広範なハードウェア、ソフトウェア、ファームウェア及び／又はそれらの何らかの組合せにより個別的及び／又は集合的に実現されうる本願記載の様々な態様は、様々な種類の「電気回路」で構成されたものとして見ることができる。従って、本願にて用いられる「電気回路」には、これに限られるものではないが、少なくとも１個のディスクリート電気回路を有する電気回路、少なくとも１個の集積回路を有する電気回路、少なくとも１個の用途特化集積回路を有する電気回路、コンピュータプログラムにより構成設定される汎用情報処理装置（例．本願記載のプロセス及び／又はデバイスを少なくとも部分的に実行・実現するコンピュータプログラムにより構成設定される汎用コンピュータ、或いは本願記載のプロセス及び／又はデバイスを少なくとも部分的に実行・実現するコンピュータプログラムにより構成設定されるマイクロプロセッサ）を形成する電気回路、記憶デバイス（例．諸形態のメモリ（例．ランダムアクセス、フラッシュ、リードオンリ等））を形成する電気回路、及び／又は、通信装置（例．モデム、通信スイッチ、光電装置等）を形成する電気回路が包含される。いわゆる当業者には認識し得るように、本願記載の主題は、アナログ形式、ディジタル形式或いはそれらの何らかの組合せで実現されうる。
いわゆる当業者には認識し得るように、本願記載のデバイス及び／又はプロセスのうち少なくとも一部分を、データ処理システム内に統合することができる。いわゆる当業者には認識し得るように、データ処理システムは、一般に、システムユニットハウジング、ビデオ表示デバイス、メモリ例えば揮発性又は不揮発性メモリ、プロセッサ例えばマイクロプロセッサ又はディジタル信号プロセッサ、情報処理エンティティ例えばオペレーティングシステム、ドライバ、グラフィカルユーザインタフェース及びアプリケーションプログラム、１個又は複数個のインタラクティブデバイス（例．タッチパッド、タッチスクリーン、アンテナ等）、及び／又は、フィードバックループ及び制御モータ（例．位置及び／又は速度を感知するためのフィードバック、諸部材及び／又は諸量を動かし及び／又は調整するための制御モータ）を有する制御システム、のうち１個又は複数個を有している。データ処理システムは商業的に入手できる適切な部材、例えばデータ情報処理／通信及び／又はネットワーク情報処理／通信システムにて普通に見出されるそれら等を利用し、実現することができる。
いわゆる当業者には認識し得るように、本願記載の諸成分（例．諸動作）、諸デバイス、諸物体及びそれらに付随する議論は概念的明瞭性さのため例として用いられており、様々な構成修正が想定されている。従って、本願での用法によれば、先に説明した具体的な手本及びそれに付随する議論は、それらのより一般的な分類階級の代表たることを意図している。一般に、どのような具体的手本の使用も、その分類階級の代表たることを意図するものであり、具体的な諸成分（例．諸動作）、諸デバイス、及び諸物体が含まれていないことを限定として捉えるべきではない。
本願ではユーザが単数形で記述されているが、いわゆる当業者には推察し得る通り、文脈上別様に宣明されていないのであれば、ユーザで人的ユーザ、ロボットユーザ（例．情報処理エンティティ）及び／又はそれらのほぼ全ての組合せを代表・表現することができる（例．ユーザが１個又は複数個のロボットエージェントにより支援されていてもよい）。いわゆる当業者には察せられる通り、一般に、文脈上別様に宣明されない限り、それ同じことを、「送信者」及び／又はその他のエンティティ指向語であり本願にて用いられている語についても、言うことができる。
本願におけるほぼ全ての複数形語及び／又は単数形語の使用に関しては、文脈及び／又は用途に見合っているのなら、いわゆる当業者が複数形から単数形へ及び／又は単数形から複数形へと読み替えることができる。明瞭性のため、本願では、様々な単数形／複数形読み替えについて明示的に説明していない。
本願記載の主題は、ときとして、様々な他部材に組み込まれ又は接続・連結された様々な部材を以て描出される。ご理解頂けるように、それら図示アーキテクチャは単なる例示であり、実のところは、他の多くのアーキテクチャのなかにも、その実施により同じ機能が達成されるものがある。概念的には、どのような部材配置であれ同じ機能が達成されるものは、その所望機能が達成されるよう実質的に「連携」しているのである。従って、本願中の何れの二部材であれ、ある特定の機能を達成すべく組み合わされているものは、その所望機能が達成されるよう互いに「連携」していると見なせるのであり、アーキテクチャや介在部材の如何は問われない。同様に、何れの二部材であれそのように連携しているものは、その所望機能を達成すべく互いに「可作動的に接続・連結され」又は「可作動的に結合され」ているとも見ることができ、また何れの二部材であれそのように連携させうるものは、その所望機能を実現すべく互いに「可作動的に結合可能」であるとも見ることができる。可作動的に結合可能、の具体例としては、これに限られるものではないが、物理的に結合可能な及び／又は物理的に相互作用する諸部材、及び／又は無線的に相互作用可能な及び／又は無線的に相互作用する諸部材、及び／又は論理的に相互作用する及び／又は論理的に相互作用可能な諸部材等がある。
場合によっては、１個又は複数個の部材が本願にて「～するよう構成された」、「～するよう構成されうる」、「～するよう動作しうる／動作させうる」、「適合させた／適合させうる」、「～しうる」、「～に順応させうる／順応させた」、等と称されることがある。いわゆる当業者には認識し得るように、文脈上別様に要請されない限りは、これらの語（例．「～するよう構成された」）により、一般に、活性状態の諸部材及び／又は不活性状態の諸部材及び／又は待機状態の諸部材を包括することができる。
本願に記載されている本件主題の具体的諸態様について図示及び記述したが、いわゆる当業者には推察し得るように、本願記載の主題及びそのより広範な諸態様から離隔することなく本願での教示に基づき改変及び修正をなしうるのであるから、別項の特許請求の範囲には、それら改変及び修正全てが、本願記載の主題の真正なる神髄及び技術的範囲内にあるかの如くその技術的範囲内に包括されるべきである。いわゆる当業者には理解し得るように、総じて、本願特に別項の特許請求の範囲（例．別項の特許請求の範囲の本文）にて用いられる語は概ね「開放」語たる趣旨のものである（例．語「～を含んでいる」は「～を含んでいるが～に限られない」、語「～を有している」は「少なくとも～を有している」、語「～を含む」は「～を含むが～に限られない」等々と解されるべきである）。いわゆる当業者にはやはり理解し得るように、ある具体的個数の請求項内導入要件を意図しているのであれば、その意図がその請求項に明示されるので、そうした要件記載がなければそうした意図がないということである。例えば、理解のための補助として、後掲の添付諸請求項には、導入句「少なくとも１個」及び「１個又は複数個」の使用による請求項内要件の導入が行われているものがある。しかしながら、不定冠詞「ａ」又は「ａｎ」による請求項内導入要件の導入によりその請求項内導入要件を含む個別請求項全てが構成要件を１個しか含まないものに限定される、といった含蓄があるかのように、そうした語句の使用を解釈すべきではないし、まさにその請求項に導入句「１個又は複数個」又は「少なくとも１個」と不定冠詞例えば「ａ」又は「ａｎ」が併存している場合でもそう解釈すべきではないし（例えば「ａ」及び／又は「ａｎ」は、通常、「少なくとも１個」又は「１個又は複数個」を意味するものと解すべきである）、またこれと同じことが定冠詞の使用による請求項内要件の導入に関しても成り立つ。加えて、ある具体的個数の請求項内導入要件が明示されている場合でも、いわゆる当業者には認識し得るように、通常は、少なくともその明示個数、という意味にその言及記載を解すべきである（例．他の修飾語句を欠く「２個の構成要件」なる抜き身的表現は、通常、少なくとも２個の要件或いは２個以上の要件という意味になる）。更に、「Ａ、Ｂ及びＣのうち少なくとも１個等々」に類する規約が用いられている例では、総じて、そうした構文にて、いわゆる当業者がその規約を理解するであろう感覚が想定されている（例．「Ａ、Ｂ及びＣのうち少なくとも１個を有するシステム」には、これに限られるものではないが、Ａのみ、Ｂのみ、Ｃのみ、Ａ・Ｂ双方、Ａ・Ｃ双方、Ｂ・Ｃ双方、及び／又は、Ａ・Ｂ・Ｃ三者を有するシステム等々が包含されることとなろう）。「Ａ、Ｂ又はＣのうち少なくとも１個等々」に類する規約が用いられている例では、総じて、そうした構文にて、いわゆる当業者がその規約を理解するであろう感覚が想定されている（例．「Ａ、Ｂ又はＣのうち少なくとも１個を有するシステム」には、これに限られるものではないが、Ａのみ、Ｂのみ、Ｃのみ、Ａ・Ｂ双方、Ａ・Ｃ双方、Ｂ・Ｃ双方、及び／又は、Ａ・Ｂ・Ｃ三者等々を有するシステムが包含されることとなろう）。やはりいわゆる当業者には理解し得るように、通常、２個以上の代替的な語を提示する分離接続詞及び／又は分離接続句については、明細書、特許請求の範囲及び図面のうちどこにあるのかを問わず、文脈上別様に宣明されていない限りは、一方の語、何れかの語、或いは双方の語を包含する可能性が想定されているものと理解すべきである。例えば、語句「Ａ又はＢ」は、通常、「Ａ」又は「Ｂ」又は「Ａ及びＢ」の可能性を包含するものと解されよう。
別項の特許請求の範囲に関しては、いわゆる当業者には推察し得る通り、そこで言及されている諸動作を一般にどのような順序で実行してもよい。また、様々な動作フローがシーケンス（群）の態で提示されているが、理解されるべきことに、それら様々な動作が、描出されているそれとは異なる順序で実行されてもよいし、或いは同時実行されてもよい。そうした代替的な順序の例には、文脈上別様に宣明されない限り、重複、補間、割り込み、順序変更、漸増、準備的、追加的、同時的、逆転その他の変異的順序が含まれうる。更に、「に応じた」、「に関係した」その他の過去形形容詞に類する語には、総じて、文脈上別様に宣明されない限りは、それらの変異形を排除する意図のものではない。
本発明の具体的諸実施形態について描出したが、明らかな通り、いわゆる当業者であれば、上掲の開示の技術的範囲及び神髄から離隔することなく、本発明の様々な修正及び実施形態を実現できよう。本件開示及びそれに付随する長所の多くについては上掲の記述により理解できるであろうし、被開示主題から離隔することなく或いはその主要な長所全てを損なうことなく諸部材の形態、構成及び配置に様々な改変を施せることも明らかであろう。上述の形態は単なる説明用のものであり、後掲の特許請求の範囲の意図はそうした改変を包括、包含することにある。従って、本発明の技術的範囲は、本願添付の特許請求の範囲のみにより限定されるべきである。

Claims (37)

  1. コントローラを備え、そのコントローラが、１個又は複数個のプロセッサと、一組又は複数組のプログラム命令を格納するよう構成されたメモリと、を有し、当該１個又は複数個のプロセッサが、当該一組又は複数組のプログラム命令が、当該１個又は複数個のプロセッサに、
    複数個のパターン化ウェハ幾何指標を受け取らせ、前記複数個のパターン化ウェハ幾何指標は少なくとも２つの異なるパターン化ウェハ幾何指標を含み、
    １個又は複数個の特性解明ツールからウェハ特性解明データを受け取らせ、
    ウェハのダイ不良に関して前記複数個のパターン化ウェハ幾何指標・前記ウェハ特性解明データ間の相関を判別させ、
    判別された相関に基づき前記複数個のパターン化ウェハ幾何指標の自動ランキングを少なくとも１つの機械学習アルゴリズムを介して生成させ、
    前記複数個のパターン化ウェハ幾何指標の前記自動ランキングに基づき前記複数個のパターン化ウェハ幾何指標のサブセットから複合指標モデルを構築させ、前記複数個のパターン化ウェハ幾何指標のサブセットは、最も高いランクの第１の指標と少なくとも２番目に高いランクの第２の指標を含み、
    その複合指標モデルから１個又は複数個の複合ウェハ指標を生成させ、前記１個又は複数個の複合ウェハ指標は、前記複数個のパターン化ウェハ幾何指標のウェハのダイ不良との相関よりも大きい前記ウェハのダイ不良との相関を有し、且つ
    その１個又は複数個の複合ウェハ指標に基づき統計的プロセス制御出力を生成させ、
    前記統計的プロセス制御出力に基づき１個又は複数個のプロセスツールの１個又は複数個の特性を調整して１個又は複数個の製造プロセスを改善させるよう、
    構成されているシステム。
  2. 請求項１に記載のシステムであって、前記一組又は複数組のプログラム命令が、更に、前記１個又は複数個のプロセッサに、
    前記１個又は複数個の複合ウェハ指標に基づき１個又は複数個の制御信号を生成させるよう、構成されているシステム。
  3. 請求項２に記載のシステムであって、前記一組又は複数組のプログラム命令が、更に、前記１個又は複数個のプロセッサに、
    前記１個又は複数個の制御信号を前記１個又は複数個のプロセスツールに供給させ、それにより前記一個又は複数個の製造プロセスを改善させるよう、構成されているシステム。
  4. 請求項３に記載のシステムであって、前記１個又は複数個の制御信号が前記１個又は複数個のプロセスツールにフィードバックループを介し供給されるシステム。
  5. 請求項３に記載のシステムであって、前記１個又は複数個の制御信号が前記１個又は複数個のプロセスツールにフィードフォワードループを介し供給されるシステム。
  6. 請求項１に記載のシステムであって、前記複数個のパターン化ウェハ幾何指標に１個又は複数個のナノトポグラフィ（ＮＴ）指標が含まれるシステム。
  7. 請求項１に記載のシステムであって、前記複数個のパターン化ウェハ幾何指標に１個又は複数個の局所形状湾曲（ＬＳＣ）指標が含まれるシステム。
  8. 請求項１に記載のシステムであって、前記ウェハ特性解明データにウェハ検査データが含まれるシステム。
  9. 請求項１に記載のシステムであって、前記ウェハ特性解明データにウェハ計量データが含まれるシステム。
  10. 請求項９に記載のシステムであって、前記ウェハ計量データにインラインウェハ計量データが含まれるシステム。
  11. 請求項１に記載のシステムであって、前記ウェハ特性解明データに電気プローブデータが含まれるシステム。
  12. 請求項１に記載のシステムであって、前記複数個のパターン化ウェハ幾何指標・前記ウェハ特性解明データ間の前記相関に相関係数が含まれ、前記相関係数の飽和レベルはウェハ幾何指標の数に依存し、前記複合ウェハ指標の予測精度は前記相関係数の前記飽和レベルに依存するシステム。
  13. 請求項１２に記載のシステムであって、前記相関係数がＲ２値であるシステム。
  14. 請求項１２に記載のシステムであって、前記一組又は複数組のプログラム命令が、更に、前記１個又は複数個のプロセッサに、
    少なくとも一つの機械学習アルゴリズムにより前記複数個のパターン化ウェハ幾何指標・前記ウェハ特性解明データ間の相関係数を判別させるよう、構成されているシステム。
  15. 請求項１４に記載のシステムであって、前記機械学習アルゴリズムに分類アルゴリズムが含まれるシステム。
  16. 請求項１５に記載のシステムであって、前記分類アルゴリズムにロジスティック回帰が含まれるシステム。
  17. 請求項１５に記載のシステムであって、前記分類アルゴリズムに決定木が含まれるシステム。
  18. 請求項１に記載のシステムであって、前記一組又は複数組のプログラム命令が、更に、前記１個又は複数個のプロセッサに、
    前記コントローラに結合されたユーザインタフェース上に前記統計的プロセス制御出力を表示させるよう、構成されているシステム。
  19. １個又は複数個の特性解明ツールと、
    コントローラと、
    を備え、前記コントローラが、１個又は複数個のプロセッサと、一組又は複数組のプログラム命令を格納するよう構成されたメモリと、を有し、当該１個又は複数個のプロセッサが、当該一組又は複数組のプログラム命令を実行するよう構成されており、その一組又は複数組のプログラム命令が、当該１個又は複数個のプロセッサに、
    複数個のパターン化ウェハ幾何指標を受け取らせ、前記複数個のパターン化ウェハ幾何指標は少なくとも２つの異なるパターン化ウェハ幾何指標を含み、
    前記１個又は複数個の特性解明ツールからウェハ特性解明データを受け取らせ、
    ウェハのダイ不良に関して前記複数個のパターン化ウェハ幾何指標・前記ウェハ特性解明データ間の相関を判別させ、
    判別された相関に基づき前記複数個のパターン化ウェハ幾何指標の自動ランキングを少なくとも１つの機械学習アルゴリズムを介して生成させ、
    前記複数個のパターン化ウェハ幾何指標の前記自動ランキングに基づき前記複数個のパターン化ウェハ幾何指標のサブセットから複合指標モデルを構築させ、前記複数個のパターン化ウェハ幾何指標のサブセットは、最も高いランクの第１の指標と少なくとも２番目に高いランクの第２の指標を含み、
    その複合指標モデルから１個又は複数個の複合ウェハ指標を生成させ、前記１個又は複数個の複合ウェハ指標は、前記複数個のパターン化ウェハ幾何指標のウェハのダイ不良との相関よりも大きい前記ウェハのダイ不良との相関を有し、且つ
    その１個又は複数個の複合ウェハ指標に基づき統計的プロセス制御出力を生成させ、
    前記統計的プロセス制御出力に基づき１個又は複数個のプロセスツールの１個又は複数個の特性を調整して１個又は複数個の製造プロセスを改善させるよう、
    構成されているシステム。
  20. 複数個のパターン化ウェハ幾何指標を受け取り、前記複数個のパターン化ウェハ幾何指標は少なくとも２つの異なるパターン化ウェハ幾何指標を含み、
    １個又は複数個の特性解明ツールからウェハ特性解明データを受け取り、
    ウェハのダイ不良に関して前記複数個のパターン化ウェハ幾何指標・前記ウェハ特性解明データ間の相関を判別し、
    判別された相関に基づき前記複数個のパターン化ウェハ幾何指標の自動ランキングを少なくとも１つの機械学習アルゴリズムを介して生成し、
    前記複数個のパターン化ウェハ幾何指標の前記自動ランキングに基づき前記複数個のパターン化ウェハ幾何指標のサブセットから複合指標モデルを構築し、前記複数個のパターン化ウェハ幾何指標のサブセットは、最も高いランクの第１の指標と少なくとも２番目に高いランクの第２の指標を含み、
    その複合指標モデルから１個又は複数個の複合ウェハ指標を生成し、前記１個又は複数個の複合ウェハ指標は、前記複数個のパターン化ウェハ幾何指標のウェハのダイ不良との相関よりも大きい前記ウェハのダイ不良との相関を有し、且つ
    その１個又は複数個の複合ウェハ指標に基づき統計的プロセス制御出力を生成し、
    前記統計的プロセス制御出力に基づき１個又は複数個のプロセスツールの１個又は複数個の特性を調整して１個又は複数個の製造プロセスを改善する方法。
  21. 請求項２０に記載の方法であって、更に、
    前記１個又は複数個の複合ウェハ指標に基づき１個又は複数個の制御信号を生成する方法。
  22. 請求項２１に記載の方法であって、更に、
    前記１個又は複数個の制御信号を１個又は複数個のプロセスツールに供給し、それにより一個又は複数個の製造プロセスを改善する方法。
  23. 請求項２２に記載の方法であって、前記１個又は複数個の制御信号が前記１個又は複数個のプロセスツールにフィードバックループを介し供給される方法。
  24. 請求項２２に記載の方法であって、前記１個又は複数個の制御信号が前記１個又は複数個のプロセスツールにフィードフォワードループを介し供給される方法。
  25. 請求項２０に記載の方法であって、前記複数個のパターン化ウェハ幾何指標に１個又は複数個のナノトポグラフィ（ＮＴ）指標が含まれる方法。
  26. 請求項２０に記載の方法であって、前記複数個のパターン化ウェハ幾何指標に１個又は複数個の局所形状湾曲（ＬＳＣ）指標が含まれる方法。
  27. 請求項２０に記載の方法であって、前記ウェハ特性解明データにウェハ検査データが含まれる方法。
  28. 請求項２０に記載の方法であって、前記ウェハ特性解明データにウェハ計量データが含まれる方法。
  29. 請求項２８に記載の方法であって、前記ウェハ計量データにインラインウェハ計量データが含まれる方法。
  30. 請求項２０に記載の方法であって、前記ウェハ特性解明データに電気プローブデータが含まれる方法。
  31. 請求項２０に記載の方法であって、前記複数個のパターン化ウェハ幾何指標・前記ウェハ特性解明データ間の前記相関に相関係数が含まれ、前記相関係数の飽和レベルはウェハ幾何指標の数に依存し、前記複合ウェハ指標の予測精度は前記相関係数の前記飽和レベルに依存する方法。
  32. 請求項３１に記載の方法であって、前記相関係数がＲ２値である方法。
  33. 請求項３１に記載の方法であって、更に、
    少なくとも一つの機械学習アルゴリズムにより前記複数個のパターン化ウェハ幾何指標・前記ウェハ特性解明データ間の相関係数を判別する方法。
  34. 請求項３３に記載の方法であって、前記機械学習アルゴリズムに分類アルゴリズムが含まれる方法。
  35. 請求項３４に記載の方法であって、前記機械学習アルゴリズムにロジスティック回帰が含まれる方法。
  36. 請求項３４に記載の方法であって、前記機械学習アルゴリズムに決定木が含まれる方法。
  37. 請求項２０に記載の方法であって、更に、
    前記統計的プロセス制御出力をユーザインタフェース上に表示する方法。
JP2020552029A 2018-03-28 2019-03-26 半導体デバイス製造中におけるウェハ特性解明データの自己相関及び複合ウェハ指標の生成 Active JP7366920B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
IN201841011799 2018-03-28
IN201841011799 2018-03-28
US201862728712P 2018-09-07 2018-09-07
US62/728,712 2018-09-07
US16/254,951 US11454949B2 (en) 2018-03-28 2019-01-23 Auto-correlation of wafer characterization data and generation of composite wafer metrics during semiconductor device fabrication
US16/254,951 2019-01-23
PCT/US2019/024156 WO2019191152A1 (en) 2018-03-28 2019-03-26 Auto-correlation of wafer characterization data and generation of composite wafer metrics during semiconductor device fabrication

Publications (2)

Publication Number Publication Date
JP2021519518A JP2021519518A (ja) 2021-08-10
JP7366920B2 true JP7366920B2 (ja) 2023-10-23

Family

ID=68054296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020552029A Active JP7366920B2 (ja) 2018-03-28 2019-03-26 半導体デバイス製造中におけるウェハ特性解明データの自己相関及び複合ウェハ指標の生成

Country Status (8)

Country Link
US (1) US11454949B2 (ja)
JP (1) JP7366920B2 (ja)
KR (1) KR20200127047A (ja)
CN (1) CN111868904B (ja)
IL (1) IL277400B2 (ja)
SG (1) SG11202008943VA (ja)
TW (1) TW201946099A (ja)
WO (1) WO2019191152A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10585419B1 (en) * 2016-04-27 2020-03-10 Beneficial Machine Tools Llc Methods and devices for performing in-situ inspections during a computer assisted setup of a machine tool table
DE102019216267A1 (de) * 2019-10-23 2021-04-29 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
US11847127B2 (en) * 2021-05-12 2023-12-19 Toyota Research Institute, Inc. Device and method for discovering causal patterns
US11653003B2 (en) * 2021-07-16 2023-05-16 City University Of Hong Kong System and method for processing a stream of images

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017514294A (ja) 2014-03-06 2017-06-01 ケーエルエー−テンカー コーポレイション オーバーレイエラーのフィードフォワードおよびフィードバック修正、根本原因分析および工程の制御の統計的オーバーレイエラーの予測
JP2017536584A (ja) 2014-11-25 2017-12-07 ストリーム モザイク，インコーポレイテッド 半導体製造プロセスのための改善されたプロセス制御技術
JP2018505388A (ja) 2014-12-03 2018-02-22 ケーエルエー−テンカー コーポレイション ウェハにおける臨界寸法問題及びパターン不良の干渉法を用いた予測及び制御

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240866A (en) * 1992-02-03 1993-08-31 At&T Bell Laboratories Method for characterizing failed circuits on semiconductor wafers
US6442445B1 (en) 1999-03-19 2002-08-27 International Business Machines Corporation, User configurable multivariate time series reduction tool control method
US7760929B2 (en) * 2005-05-13 2010-07-20 Applied Materials, Inc. Grouping systematic defects with feedback from electrical inspection
JP2014150170A (ja) 2013-02-01 2014-08-21 Renesas Electronics Corp 電気特性測定装置および方法
CN104766808B (zh) * 2014-01-07 2017-04-26 无锡华润上华半导体有限公司 晶圆缺陷密度获得方法、测试方法及半导体装置形成方法
US10576603B2 (en) 2014-04-22 2020-03-03 Kla-Tencor Corporation Patterned wafer geometry measurements for semiconductor process controls
US9779202B2 (en) * 2015-06-22 2017-10-03 Kla-Tencor Corporation Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements
US9824852B2 (en) * 2015-12-31 2017-11-21 Applied Materials Israel Ltd CD-SEM technique for wafers fabrication control
US10503850B2 (en) * 2016-11-22 2019-12-10 Tokyo Electron Limited Generation of a map of a substrate using iterative calculations of non-measured attribute data
US10957608B2 (en) * 2017-04-28 2021-03-23 Kla-Tencor Corporation Guided scanning electron microscopy metrology based on wafer topography

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017514294A (ja) 2014-03-06 2017-06-01 ケーエルエー−テンカー コーポレイション オーバーレイエラーのフィードフォワードおよびフィードバック修正、根本原因分析および工程の制御の統計的オーバーレイエラーの予測
JP2017536584A (ja) 2014-11-25 2017-12-07 ストリーム モザイク，インコーポレイテッド 半導体製造プロセスのための改善されたプロセス制御技術
JP2018505388A (ja) 2014-12-03 2018-02-22 ケーエルエー−テンカー コーポレイション ウェハにおける臨界寸法問題及びパターン不良の干渉法を用いた予測及び制御

Also Published As

Publication number Publication date
TW201946099A (zh) 2019-12-01
KR20200127047A (ko) 2020-11-09
SG11202008943VA (en) 2020-10-29
WO2019191152A1 (en) 2019-10-03
IL277400A (en) 2020-11-30
IL277400B1 (en) 2024-02-01
US20190302734A1 (en) 2019-10-03
JP2021519518A (ja) 2021-08-10
IL277400B2 (en) 2024-06-01
CN111868904B (zh) 2024-06-11
CN111868904A (zh) 2020-10-30
US11454949B2 (en) 2022-09-27

Similar Documents

Publication Publication Date Title
JP7366920B2 (ja) 半導体デバイス製造中におけるウェハ特性解明データの自己相関及び複合ウェハ指標の生成
JP6762317B2 (ja) 基板の面内歪みを検査する方法およびシステム
KR102353145B1 (ko) 검사와 계측을 위한 방법 및 장치
TWI391840B (zh) 使用處理資料及良率資料之處理控制
US20120191236A1 (en) Discrete sampling based nonlinear control system
JP2022511681A (ja) プロセスに対する補正の決定
KR102346414B1 (ko) 음향 방사선을 이용하는 스케터로미터 및 스케터로메트리 방법
KR20090031282A (ko) 프로세스 매개변수를 분산성에 관련시키는 분산 함수를 이용한 구조물의 프로파일 매개변수 결정
CN112272796B (zh) 使用指纹和演化分析的方法
CN118315306A (zh) 半导体生产期间的过程诱导位移表征
CN112789558A (zh) 提供经过训练的神经网络以及确定实体系统的特性
JP6971322B2 (ja) フォトマスク及びレチクル検査並びにウェハプリントチェック検証のためのマルチカラム間隔
JP7097466B2 (ja) プロセス誘起逸脱特性評価
KR20220016966A (ko) 성능에 대한 피처 기여도를 결정하기 위한 방법 및 장치
Kim et al. Computational metrology: enabling full-lot high-density fingerprint information without adding wafer metrology budget, and driving improved monitoring and process control
JP2021527953A (ja) 装置の動作を説明するパラメータ間の重要な関係の決定
TWI814370B (zh) 用於程序控制之因果卷積網路
JP6997305B2 (ja) メトロロジにおけるデータの推定
EP4194951A1 (en) Identifying deviating modules from a reference population for machine diagnostics
EP4181018A1 (en) Latent space synchronization of machine learning models for in-device metrology inference
TWI818397B (zh) 用於製造程序參數估計之模組自動編碼器模型
EP4105719A1 (en) Causal convolution network for process control

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231011

R150 Certificate of patent or registration of utility model

Ref document number: 7366920

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150