JP2014146426A - アライメント測定装置およびアライメント測定方法 - Google Patents

アライメント測定装置およびアライメント測定方法 Download PDF

Info

Publication number
JP2014146426A
JP2014146426A JP2013012724A JP2013012724A JP2014146426A JP 2014146426 A JP2014146426 A JP 2014146426A JP 2013012724 A JP2013012724 A JP 2013012724A JP 2013012724 A JP2013012724 A JP 2013012724A JP 2014146426 A JP2014146426 A JP 2014146426A
Authority
JP
Japan
Prior art keywords
alignment
layer pattern
image
substrate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013012724A
Other languages
English (en)
Other versions
JP6362827B2 (ja
Inventor
Keizo Yamada
恵三 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Holon Co Ltd
Original Assignee
Holon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Holon Co Ltd filed Critical Holon Co Ltd
Priority to JP2013012724A priority Critical patent/JP6362827B2/ja
Publication of JP2014146426A publication Critical patent/JP2014146426A/ja
Application granted granted Critical
Publication of JP6362827B2 publication Critical patent/JP6362827B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【目的】本発明は、アライメント測定装置およびアライメント測定方法に関し、微細化が進んだ半導体デバイスの正確なレイヤー間アライメントを実現する装置および方法を提供することを目的とする。
【構成】基板上に形成された複数レイヤーのうちのアライメント対象のパターンの位置に、基板を移動して位置づける移動手段と、位置づけた状態で、細く絞った電子線ビームを照射しつつ走査する走査手段と、走査手段で電子線ビームを照射しつつ走査した状態で、基板上に形成された複数レイヤーのうちの上層のパターンの画像を取得する上層画像取得手段と、走査手段で電子線ビームを照射しつつ走査した状態で、基板上に形成された複数レイヤーのうちの下層のパターンの画像を取得する下層画像取得手段と、取得した上層のパターンと上記下層のパターンとの位置ずれ量を測定する測定手段とを備える。
【選択図】 図1

Description

本発明は、基板上に形成された複数レイヤー上のパターン間のアライメントを測定するアライメント測定装置およびアライメント測定方法に関するものである。
近年、半導体デバイスはムーアの法則に合うように年々微細化を繰り返しデバイスサイズが20nmを切るようになってきた。この傾向は6nm程度までは続くと言われている。半導体デバイスはシリコン基板上に、能動デバイスであるトランジスタを形成した後、そのトランジスタを動作させるための配線を形成するために、絶縁体薄膜と導体薄膜を繰り返しサンドイッチした構造を持つ。最先端半導体デバイスは、厚みや材料が違う数十層ものレイヤーを有すものもある。それぞれのレイヤーは配線なので、お互いの位置関係が正しく保たれ電気的に接続されて、始めて半導体デバイスとして機能する。最先端のデバイスではレイヤーの相対位置関係は数nmの精度で保たれている必要がある。
最下層レイヤーはシリコン基板であり、イオン注入、拡散工程によってトランジスタが作り込まれている。トランジスタは3端子素子なのでトランジスタに制御電圧を加えるためのゲート、電流を流すためのソース、ドレインがあり、それらがコンタクトホールで第1配線層に繋がっている。コンタクトホールはプラグと呼ばれる導電物質で満たされている。一般にプラグはその後の高温熱処理に耐えられるように高融点金属材料が多く使用されており、タングステンやWSi、ポリシリコン、あるいはアルミや銅で出来ている。
第1配線層で個々のトランジスタは完成する。第2配線層は、それぞれのトランジスタ端子を結んでインバーターや単純なアンプなどを構成するように短い配線が行われる。第3配線層では上記素子を結んで単位論理回路が構成される。第4の配線層では単位論理回路を結んで機能回路ブロックが構成される。このように配線層が上がるに従ってより複雑な論理回路等が構成され、最終的に半導体デバイスが成立する。
最先端半導体デバイスはGHzオーダーの超高速動作を行う。動作速度はトランジスタのゲート容量を満たすスピードで決定される。高速化には大電流供給を必要とするため、電源を供給するためだけの配線層も沢山存在する。
最近は銅配線がエレクトロマイグレーション耐性が大きいため従来のアルミ配線に代わって使用されることが多い。これら材料の異なる配線層はめっきやCMPなどを利用したダマシンプロセスで作られる。フラッシュメモリーやCCDなどは、動作電圧が異なったトランジスタが同一チップ上に存在する場合があるため、電源電圧毎に配線層が存在する場合がある。
新しいレイヤーは別のパターンを持った配線なので、新しいレイヤーを作る度に光リソグラフィー等によるパターニングプロセスが存在する。
従来は、レイヤー間のパターン(配線など)の位置合わせを行うために、スクライブラインに回路とは無関係なアライメント用のボックス イン ボックス パターンを設け、それに光を照射してCCDカメラ等で撮像して位置合わせを行うことが行われてきた。
しかしながら、上述した従来のCCDカメラ等で撮像して位置あわせを行う方法では、アライメント用のパターンサイズは10ミクロン以上と非常に大きく場所を取るという問題があった。
また、デバイスの最小フィーチャーサイズが20nm以下と非常に小さくなってきたために、目標パターンの非対称性誤差など従来の光方式ではアライメントを取る時の誤差が大きすぎ、半導体デバイスが正確に作ることができないという不具合が報告されるようになってきたという問題が発生した。
本発明は、前記不具合を解消し、微細化が進んだ半導体デバイスの正確なレイヤー間アライメントを実現する装置および方法を提供する。
そのため、本発明は、基板上に形成された複数レイヤー上のパターン間のアライメントを測定するアライメント測定装置において、基板上に形成された複数レイヤーのうちのアライメント対象のパターンの位置に、当該基板を移動して位置づける移動手段と、位置づけた状態で、細く絞った電子線ビームを照射しつつ走査する走査手段と、走査手段で電子線ビームを照射しつつ走査した状態で、基板上に形成された複数レイヤーのうちの上層のパターンの画像を取得する上層画像取得手段と、走査手段で電子線ビームを照射しつつ走査した状態で、基板上に形成された複数レイヤーのうちの下層のパターンの画像を取得する下層画像取得手段と、取得した上層のパターンと上記下層のパターンとの位置すれ量を測定する測定手段とを備えるように構成する。
この際、下層のパターンの画像として、細く絞った電子線ビームを照射しつつ走査したときに基板に流れる基板電流を検出して下層のパターンの画像を取得するようにしている。
また、上層のパターンの画像として、細く絞った電子線ビームを照射しつつ走査したときに上層のパターンから放出される2次電子あるいは上層のパターンで反射した反射電子を検出して上層のパターンの画像を取得するようにしている。
また、取得した上層のパターンと下層のパターンとの位置すれ量を測定し、予め設定した許容値と比較して許容値内のときにアライメントが良、許容値外のときにアライメントが不良と判定するようにしている。
また、アライメント不良と判定された場合に、基板上の露光・現像済のレジストを剥離し、レジスト塗布、露光、現像をやり直す指示するようにしている。
また、上層のパターンと、下層のパターンとのサイズをそれぞれ測定して設計値とそれぞれ比較し、上層のパターンと下層のパターンとの露光装置の縮小率を算出あるいは両者の縮小率の誤差を算出するようにしている。
また、下層のパターンであるコンタクトあるいはビアホールのパターンの底から取得した当該コンタクトあるいはビアホールの底の下層画像と、上層のパターンであるコンタクトあるいはビアホールに接するように配置されたパターンの上層画像との位置関係を測定し、予め設定した許容値をもとにコンタクトホールあるいはビアホールのプロセスの良否を判定するようにしている。
また、上層のパターンと下層のパターンとの位置すれ量は、露光装置で基板上に露光するショット毎の領域でそれぞれ測定するようにしている。
また、電子線ビームの加速電圧を可変し、最良のコントラストを有する下層のパターンの画像を取得するようにしている。
本発明は、基板上に形成された複数レイヤー上のパターン間のアライメントを測定するアライメント測定装置において、基板上に形成された複数レイヤーのうちのアライメント対象の上層のパターンと下層のパターンとの位置ずれを測定することにより、複数レイヤー上のパターン間の位置ずれ量を迅速かつ確実に測定することが可能となる。
例えば、現像された直後のレジスト構造物(パターン)が形成された状態でレジスト構造物とその下に埋もれている下部配線との位置ずれの大きさおよび方向を非破壊に定量的に把握できる。利用電子エネルギーが低く、電流も小さいのでトランジスタを損傷することが無い。
再露光する際に露光装置のアライメント量調整に本発明の測定装置の出力データを与えることで、正しくアライメントした露光結果をウェハー全面で得ることが出来るようになる。このようなリワークにより、廃棄ウエハーが減少して半導体デバイスの歩留まりは高くなり、半導体工場の効率は高くなり、より多くの利益を上げることが出来るようになる。
SACプロセスにおいて、リーク原因を突き止めかつ、それを防止できるようにプロセス条件最適化に利用できる。歩留まり改善につながり、利益の向上効果がある。
多層配線プロセスにおいても上記効果があり、配線のレイアウトマージンを正確に把握できるとともに、プロセス改善や回路配線デザインの改善を通じて半導体デバイスの製造歩留まりを向上させることが出来る。
従来の光装置のように特別に測定のための大きなパターンを置くことも必要ないので、デバイス作製領域を増やすことができる。実際に動作する半導体素子のアライメント状況を直接測定できるので、最終的に得られるデバイス電気特性と相関が容易でプロセス改善を効率よく遂行できる。特にSACにおけるリーク発見など有効である。
本発明は、基板上に形成された複数レイヤー上のパターン間のアライメントを測定するアライメント測定装置において、基板上に形成された複数レイヤーのうちのアライメント対象の上層のパターンと下層のパターンとの位置ずれを測定し、複数レイヤー上のパターン間の位置ずれ量を迅速かつ確実に測定することを実現した。
図1は、本発明の1実施例構成図を示す。図1は電子ビームをサンプル9に照射して生じた基板電流を利用して層間アライメントを実現する手段を開示するものである。
図1において、電子銃1は、電子ビーム3を発生するものであって、例えばW, LaB6などで作成した陰極を加熱したいわゆる熱エミッターや、ZrO/W TFEエミッター,あるいはW、CNTなどの冷陰極エミッターなど世の中で知られている色々なエミッターを用いたものである。電子銃1に高圧を加えるための高圧電源12があり、所望のエネルギー(加速電圧に対応するエネルギー)をもった電子ビーム3を取り出すことができる。
高圧電源12は、電子銃1から放出された電子を加速する高電圧を発生して印加する公知のものである。
電子ビームコラム2は、電子銃1から放出された電子ビーム3を集束レンズで集束し、更にサンプル9の面上に対物レンズで細く絞った状態で走査コイルにより当該絞った電子ビーム3を面走査する公知のものである。
電子ビーム3は、電子銃1から放出された電子ビームである。
電子検出装置4は、サンプル9の面上を細く絞った電子ビーム3で平面走査しつつ走査したときに放出される2次電子や反射した反射電子を検出・増幅するものであって、例えば公知のMCPなどの電子検出装置である。
真空チャンバー5は、サンプル9、XYステージ6などを真空中に保持する容器であって、真空ポンプ11によって真空に排気されるものである。
XYステージ6は、サンプル9(例えばウェハなど)をX、Y方向に精密に移動させるものであって、レーザー距離測定装置10によって精密に位置制御されるものである。
ステージ制御装置7は、XYステージ6を移動制御するものである。
プレート8は、XYステージ6上にサンプル9を絶縁した状態で保持し、当該サンプル9に電子ビーム3が流れたときの電流(基板電流)を測定するためのものであって、当該プレート8は電流アンプ22に接続して微小電流を増幅するためのものである。
サンプル9は、細く絞った電子ビーム3で平面走査し、複数レイヤー中の上層パターンの画像、および下層パターンの画像を取得してパターンの位置づけを測定する対象のサンプルであって、例えばウェハー91などである。
レーザー距離測定装置10は、XYステージ6の移動を精密に測定する公知のものである。
真空ポンプ11は、真空チャンバー(試料室)5を真空に排気するものである。
電流アンプ21,22は、微小電流を増幅するアンプ(前置アンプ)である。
AD23は、電流アンプ21,22で増幅された画像信号(上層、下層のパターンの画像信号)をデンタルの信号にAD変換するもののである。
PC24は、パソコンであって、プログラムに従い各種制御、処理を行うものあって、ここでは、移動手段25、走査手段26、画像取得手段27、測定手段28、評価手段29などから構成されるものである。
移動手段25は、ステージ制御装置7を制御してXYステージ6を所定の位置に、レーザー距離測定装置10からの信号をもとに移動制御するものであって、CADデータをもとに測定対象のサンプル(ウェハー)8の所定位置に細く絞った電子ビーム3が走査されるように移動制御するものである。
走査手段26は、移動手段25によってサンプル(ウェハー)9の所定位置に細く絞った電子ビーム3が位置づけられた状態で、所定領域内を当該電子ビーム3で平面走査制御するものである。
画像取得手段27は、走査手段26によってサンプル9の所定領域が平面走査されたときに放出された2次電子を検出増幅した電流、およびプレート8(基板)に流れた電流をもとに2次電子画像(上層画像)、反射電子画像(上層画像)、基板電流画像(下層画像)などを取得して蓄積するものである(後述する)。
測定手段28は、画像取得手段27によって取得した上層画像(2次電子画像、反射電子画像)と、下層画像(基板電流画像)とを比較し、パターン間の位置ずれや、パターンの縮小率などを測定するものである(後述する)。
評価手段29は、測定手段28によって測定したパターン間の位置すれ、パターンの縮小率などをもとに、予め設定した設定値との差異をもとに良、不良などを評価するものである(後述する)。
測定データ蓄積手段30は、測定手段28で測定した測定値(パターン間の位置すれ、パターンの縮小率などの測定データ)を蓄積するものである(後述する)。
CADデータ蓄積手段31は、設計データであるCADデータを蓄積したものである。
露光装置32は、ウェハー(サンプル9)にパターンを順次露光する装置である。露光装置を用いて基板上(あるいは既に形成したパターン上)に膜形成(導電性、絶縁性の膜を形成)、レジスト塗布、露光、現像、エッチングなどを繰り返し、基板上にパターンをそれぞれ持つ複数のレイヤー(層)を形成するための露光装置である。
以上の構成のもとで、その動作を簡単に説明する。
(1)電子銃1で発生した電子ビーム3は設定されたエネルギーに加速され、コンデンサレンズ等で所望の電流量になるように調整され、対物レンズで所望のスポットサイズに収束された後サンプル9に照射される。サンプル9に電子ビーム3が照射されるとサンプル9の構造、材料に依存した2次電子や反射電子等が発生する。本発明ではサンプル9の表面で発生した2次電子や反射電子を検出して電気信号に変換するのはもちろんのこと、同時に生じるサンプル9を搭載したプレート8に流れる基板電流を測定する。実際の測定系には色々な遅延があるため、時間シフト機能を用いて両者の時間的な遅れの同期を取る。
(2)2次電子信号あるいは反射電子信号はMCPや電子増倍管、シンチレータ式の光電子増倍管あるいは半導体電子増幅器である電子検出装置4で増幅し電気信号とする。
(3)一方、基板電流はサンプル9が導電体試料の場合は、プレート8を導電性であるサンプル9に接触させることにより基板電流を導く回路を形成し、超高速電流電圧変換アンプ(電流アンプ23)て電気信号に変換する。サンプル9が導電性を持たない場合には、サンプル9の裏面、側面等に大きな電極であるプレート8を接触させ、出来るだけ大きな電気容量を形成して、基板電流を電流アンプ22に導く。本発明で測定される基板電流量はpAからnAレベルの信号であるため、サンプル9との間に電気容量を設けることで、実質的に損失なく基板電流を測定することが出来る。必要によっては、照射する電子ビーム3を1つのピクセル照射期間中に変調する、例えば交流、間欠的、パルス状にしても良い。このようにすれば、非常に小さな電気容量の形成により十分に信号が電流アンプ22に導ける。この場合には、得られた基板電流信号を整流あるいは絶対値処理した後適切なオフセット処理するなどして輝度信号に変換する。基板電流は非常に小さく帯域が広いので、ノイズに弱い。インピーダンス変換を兼ねた微小電流電圧変換アンプ(電流アンプ22)はシールド効果のある真空チャンバー5の中に設けることが望ましい。空気中に置くときは完全にシールドを行う。電流アンプ22の冷却はノイズを減らす効果がある。
(4)2次電子、反射電子および基板電流信号は高速アナログデジタル変換装置(AD23)でデジタル信号に変換された後、PC23に入力される。もちろんPC23内蔵のADコンバーターを利用しても良い。それぞれの信号タイミングが同時性を満たすように、ハードあるいはソフトウエアーで取得信号の時間軸をシフトさせる機能を有する。
(5)一方、サンプル9の位置あるいは電子ビーム3の走査振幅が0の時の電子ビーム着地点はXYステージ6にに固定された反射鏡を用いてレーザー距離測定装置10によりレーザー距離測定が行われる。X、Y軸ともにMHzオーダーでリアルタイムに測定されており、例えば0.03nmの精度で絶対位置を知ることが出来る。これらのデータも前述の画像データを処理するためのPC24に入力される。
(6)サンプル9上の電子ビーム4の着地点の絶対位置はレーザー距離測定装置10の値に電子ビーム3の振り幅を加えた値として表現される。上記手段を通じて得られた画像中の位置はサンプル9の絶対位置に常に変換することが出来る。サンプル9はXYステージ6の上に乗せられており、ステージ制御装置7に移動情報を入力することで任意の位置に正確に移動制御することが出来る。
図2は、本発明の他の実施例構成図を示す。当該図2は、サンプル9を大気中(あるいは大気に近い圧力中)に配置した例を示す。ここで、図2で隔膜90を設けたこと、および図1の真空チャンバー5内を大気圧にした以外は、図1と同様であるので、説明を照射する。
図2において、本発明では画像形成に基板電流を利用するため、通常のSEMのようにサンプル9に照射した電子ビーム3が生成する2次電子や反射電子が電子検出装置41のあるコラムまで到達する必要は必ずしもない。電子ビーム3がサンプル9に対して照射出来れば基板電流像が得られるため、空気中でさえ測定を行うことができる。
このような目的のためには、電子ビームコラム2の出口に電子ビーム3を通過し空気は流入しない隔膜90を設けることによって実現できる。電子ビームコラム2内の真空と大気圧の差圧に耐える必要があるので、薄くて丈夫な膜が必要である。視野は小さくて良いので、精々10ミクロンの開口に対して薄膜(隔膜90)が形成されていれば良い。例えば、数十nmから数百nmの非常に薄いアルミニウム薄膜やチタン薄膜、あるいはグラフェン等の炭素薄膜、ポリイミド等の有機薄膜等が利用できる。この膜を通過した電子ビーム3はサンプル9に照射され2次電子を発生させる。発生した2次電子は周辺の空気によって中和される。一方、中和された2次電子量に相当する基板電流が生じるためその電流を用いて画像を形成することができる。隔膜90の種類にもよるが、数キロから数10KV程度の加速電圧が望ましい。10KVをサンプル9に直接照射することが望ましくない場合は、サンプル9にバイアス電圧を加えることによって、所望の着地電圧を得ることが出来る。バイアス電圧を大きくすると、2次電子や反射電子は加速されて大きなエネルギーを持つため、空気中であっても2次電子や反射電子が電子ビームコラム2に到達する場合がある。そのような場合は、図1の実施例構成図と同じように2次電子や反射電子を同時に利用しても良い。
次に、図3のフローチャートの順番に従い、図1、図2の構成の動作を詳細に説明する。
図3は、本発明の動作説明フローチャートを示す。
図3において、S1は、グローパルアライメントを行う。これは、例えば後述する図4に示すように、サンプル9であるウェハー91上の所定位置に予め形成しておいたグローバルアライメントマークの画像を取得し、この取得した位置(グローバルアライメントマークの画像上の位置(レーザー距離測定装置10からの位置座標))をもとに、CADデータ上の当該グローバルアライメントマークの位置(CADデータ上の位置座標)との対応づけ(両座標系の対応付け)を行う。以降は、CADデータ上の座標で、サンプル9であるウェハの電子ビーム3の照射位置などの移動制御を行う。
以上によって、ウェハー上の図4の複数のグローバルアライメントマークをもとに、当該ウェハー上の位置と、CADデータ上の位置との対応付けが行われ、以降は、CADデータ上の位置(座標)をもとに所定パターンの位置に移動制御などすることが可能となる。
S2は、CADデータからウェハー測定点の位置座標を取得する。これにより、複数レイヤー上のパターン中の測定対象の位置座標(図4の原点からの距離と方向からなる位置座標)を取得でき、測定点に移動して測定する準備が完了したことなる。
S3は、測定点にステージ移動する。これは、S2で取得した測定点の位置座標(図4の原点からの距離と方向)をもとに、ステージ6をレーザー距離測定装置10からの情報をもとに精密に当該測定点にサンプル(ウェハー)9を位置づける。
S4は、電子ビーム3を走査する。これは、S3で測定点に位置づけた状態で、所定領域範囲内を電子ビーム3で面走査する。
S5は、2次電子像、反射電子像、基板電流像を取得する。これは、S4で電子ビーム3を測定点に位置づけた状態で所定領域内を平面走査したことに対応して、放出された2次電子、反射電子を電子検出装置4,41で検出、更に、ウェハーに向けて流れる基板電流をプレート8で検出し、2次電子像、反射電子像、基板電流像をそれぞれ取得し、一時的に蓄積する。
S6は、基板電流像が見えるか判別する。これは、S5で取得した基板電流像(サンプル9に流れる電流(あるいはプレート8に流れる電流)をもとに形成した基板電流像)が見えるか判別する。YESの場合には、測定点を中心とした所定領域内に測定対象の下層のパターンの基板電流像が見えたので、YESとなり、S10に進む。一方、見ない場合には、NOとなり、S7に進む。
S7は、S6のNOで基板電流画像が見えないと判明したので、加速電圧を上げ、複数レイヤー上の下層のパターンにまで電子ビーム3が届くように電子ビーム3の加速電圧を上げて透過率を大きくする。
S8は、最大値か判別する。S7をの加速電圧を所定値づつ上げて電子ビーム3の加速電圧が最大値に到達してもやは上げることができなくなったか判別する。YESの場合には、加速電圧が高すぎで複数レイヤー上の下層のパターンを電子ビーム3が透過して見えないと判明したので、S9で逆に加速電圧を下げ、S5以降を繰り返す。そして、S9を繰り返して電子ビーム3の最小加速電圧に到達したときにエラーとして終了する。一方、NOの場合には、S5以降を繰り返す。
以上のS5からS9を繰り返すことにより、ウェハーの基板電流像が見えないときは電子ビーム3の加速電圧を上げたり、下げたりして最適なコントラストの基板電流像が見えるように自動制御することが可能となる。
S10は、S6のYESで基板電流像が見えたと判明したので、距離測定、アライメント情報を得る。これは、複数レイヤーの上層の測定対象のパターンの2次電子画像(あるいは反射電子画像)および下層のパターンの基板電流像の距離情報、位置すれなどのアライメント情報を得る。
S11は、層間アライメント情報を得る(図8参照)。
S12は、結果をディスプレイに表示する。これは、S11で得た層間アライメント情報をディスプレイに表示、例えば後述する図14に示すようにディスプレイに表示する。
S13は、結果を露光装置32に転送する。これは、層間アライメント情報(例えば図14参照)を露光装置32に補正データとして転送し、層間アライメント情報で示された上層のパターンと、下層のパターンとの位置すれをショット毎に当該位置づれがゼロとなるように層(レイヤー)の露光時に位置補正を行い、修正する。これにより、何らかの原因による複数レイヤー上のパターンの層間パターンの位置すれを自動的に露光装置の当該レイヤー(層)の露光時に自動補正し、層間パターンの位置すれを補正(ゼロあるいは許容値以内)にすることが可能となる。
図4は、本発明の説明図(その1)を示す。図4は、本発明のグローバルアライメントマークの例を示す。
図4において、ウェハー91は、図1、図2のサンプル9の例であって、座標系を一致させるための複数のグローバルアライメントマーク92を予め所定座標に設けたものであり、表面に複数レイヤーからなるパターン(位置すれ測定対象のパターン)が形成されているものである。
グローバルアライメントマーク92は、予め所定座標に複数形成したマークであって、ここでは、周辺に図示のように3点形成(更に、多数形成してもよい)したものである。
原点A、原点Bは、ウェハー91上の各パターンなどの位置を決める原点の例であって、例えば図示のようにウェハー91のほぼ中心(原点B)、あるいはウェハー91の外側の点(原点A)などであって、予めウェハー91に対応づけて決めた原点である。原点が決まると、ウェハー91上のパターンなどの位置は、当該原点からの距離と方向でそれぞれ表される。
以上のようにウェハー91上の複数のグローバルアライメントマーク92をもとに当該ウェハー91上の座標系を決めることが可能となる。この際、ウェハー91上の原点A,Bなどを予め決めて当該原点A,Bからの距離と方向で、ウェハー91上のパターンなどの位置(座標)で表す。これにより、ウェハー91上の座標系と、設計データであるCADデータの座標系とを対応づけ、以降は、CADデータの座標系で測定対象のパターンなどに位置合わせすることが可能となる。
図5は、本発明の説明図(その2)を示す。図5は、ウェハー91上に
・第1層に第1絶縁層
・第2層に第2絶縁層と配線
・第3層に第3絶縁層とコンタクトホール(導体)
という順番に3層(3レイヤー)を作成した様子を模式的に表し、図5の(a)は断面図を示し、図5の(b)は上面図を示す。簡単のため配線部分だけを取り出して図示している。
図5において、最下層(第1層)は、酸化膜等の絶縁層である。その上の第2層に金属やポリシリコンの配線が設けられている。更にその上の第3層にコンタクトホール(あるいはビアホール)が形成されている。
図6は、本発明の説明図(その3)を示す。図6は、図5のウェハー91に対して図1あるいは図2の装置にて取得した画像の例を示す。電子ビーム3はある一定の速度で図5の(b)の面上をXY方向に順次あるいはランダムに面走査され、それに同期して2次電子(あるいは反射電子)を検出した信号、および基板電流信号を取得する。信号の大きさは画像上の輝度信号に対応し、明暗で表現し、2次電子画像(反射電子画像)として図6の(a)の画像、および基板電流画像として図6の(b),(c)の画像が同時に得られる。
ウェハー91上の電子ビーム照射点の精度は0.1nm以上に制御されている。電子ビーム走査によりウェハー91の上面から検出される信号から作られる画像(2次電子画像、反射電子画像)とウェハー91(あるいはプレート8を通じて)から取得される信号から作られる画像(基板電流画像)とがある。それぞれの画像は、同一の電子ビーム3の照射点からの信号であるため、得られた両者の画像は同じ場所の違う信号による表現となり、位置関係が1対1であることが保証されている。つまり同一時刻に発生した信号は同一地点の情報と見なすことが可能であり、それぞれの信号からの画像を比較することにより、両者の信号(画像)で表されるパターンの位置関係を正確に比較することが可能となる。
ウェハー91の上面から得られる2次電子画像(あるい反射電子画像)はウェハー91を上から見た時の幾何学形状を反映した画像を構成する。一方、ウェハー91の下面から得られる基板電流画像は、X線画像のように、電子ビーム3が透過した深さに存在する導電性材料の形状を反映した幾何学形状の情報をもたらす。また、最先端半導体デバイスを構成する材料の厚みは非常に薄いので、電子ビーム3が容易に貫通する。電子ビーム3のエネルギーを色々変更することで、電子ビーム3の到達可能距離あるいは深さを連続的に変化させることが可能であり、電子ビーム3のエネルギーを距離の関数として、いろいろな深さの導電体の幾何学形状を得ることが出来る。さらには角度を変えて電子ビーム3の照射した画像を用いればCTの原理で3D情報を再構築することも出来る。
図6の(a)は、ウェハー91の上面から得られる信号から構成した2次電子画像を示す。この図6の(a)の場合は、コンタクトホールを観察した例を示しており、コンタクトホールの開口部の画像が得られる。コンタクトホールはアスペクトレシオが非常に大きいので、ホール底から2次電子信号が上がってこないため、ホールの底が図示のように真っ暗な画像となる。
図6の(b)は、絶縁体を貫通してしまわない程度に電子ビーム3のエネルギーを調節した状態で取得した基板電流画像を示す。この図6の(b)の場合は、電子ビーム3はホール底にジャストフォーカスされている。基板電流は電子ビーム3が導電体に達すれば流れるため、アスペクト比の大きなコンタクトホールのホールの底形状が観察できる。例えば図6の(a)の画像と図6の(b)の画像を比較することで、ホール底と下層配線の位置関係を正確に知ることが出来る。
図6の(c)は、走査する電子ビーム3のエネルギーを第2絶縁層を透過する程度の大きさに設定して得られた基板電流画像を示す。図6の(c)の基板電流画像から明らかなように、この基板電流画像では別の深さにある2つのレイヤーの構造物(導電性のパターン)が1つの画像に同時に再現される。この基板電流画像から、コンタクトホールの底の位置と絶縁体に埋まって外からは分からない配線(導体のパターン)の相対的な位置関係を直接測定することができる。
図7は、本発明の説明図(その4)を示す。この図7は、図6で得られた画像からアライメント状態を測定する方法を示す。
図7の(a)は、画像を構成する構造物(パターン)のエッジあるいは輪郭を用いて位置を評価する方法例を示す。この図7の(a)の方法では、画像のコントラストが急変する箇所を求めて境界線を算出し、その境界線と境界線の距離を測定する。高アスペクトコンタクトホールの底形状は歪んでおり、必ずしも真円であるとは限らない。楕円であったり、ギザギザがあったりする。特に、下層の配線に対してコンタクトホールが踏み外すと、電流リーク原因となるため、本発明の方法によってエッジ位置を管理することは非常に重要である。図7の(a)の境界線検出方法には、例えば輝度ピークを取る方法、輝度の微分値を利用する方法、ラプラシアン、Sobel , Roberts , Prewittなど既知のいずれの方法も適用できる。
図7の(b)は、コンタクトホールの重心を用いて各レイヤーの位置関係を評価する方法を示す。各レイヤーの相対位置が変化する原因の1つにエッチングプロセスがある。例えばコンタクトホール形成プロセスでは非常に深いエッチングを行うが、エッチングは物理および化学反応の合成なので、均一に反応が進むとは限らず、垂直のホールが出来るとは限らない。一般にウエハー91の周辺部と中央部では化学反応の進み方が異なるため、コンタクトホールがウエハー91の平面に対して左右が非対称になったり、微妙に傾いたりする。特に最近のようにnmオーダーの位置制御を目標とした場合、ホール形成状態はプロセス条件の変化によって大きく変化がすることが知られている。このような場合は、前述の図7の(a)のエッジ情報とともに、図7の(b)のように形成されたホールの重心位置を統計的に処理することで、プロセスのバイアスを検出可能であり、それを用いて、半導体プロセス条件修正や半導体レイアウト修正するなど、半導体デバイスのプロセス歩留まりを上げることが出来るようになる。
また、エッチング後のプロセス結果を知ることも大事であるが、フォトリソグラフィープロセス段階で位置ずれが判明するとさらに便利である。リソグラフィープロセス段階であれば、仮に設計位置に所望の構造が形成できなかった場合は、レジストを除去した後、再度レジストを塗布して再リソグラフィープロセスを行って不具合を除去することが可能である(図10を用いて詳述する)。
図8は、本発明の層間シフトテーブル例を示す。図示の層間シフトテーブルは、既述した図7の(b)で測定した層間パターンの位置すれなどの測定したデータを登録して管理するものであって、ここでは、例えば図示の下記の情報を測定して登録して管理する。
・ID:
・X方向シフト:
・Y方向シフト:
・方向(ベクトル差):
・シフト量:
・許容値:
・その他:
ここで、IDは、図7の(b)の配線パターン(点線の縦方向の帯状の配線パターン)とコンタクトホールの底部パターン(円状のパターン)との位置すれ量の測定データに対して付与した一意のIDである。X方向シフト、Y方向シフトは、IDで指定された例えば図7の(a),(b)の配線パターンとコンタクトホールの底部パターンとのX方向シフト量、Y方向シフト量である。方向(ベクトル差)は、X方向シフトとY方向シフトできまる方向(ベクトル差)である。シフト量は2つのパターンの一致した位置(最適な位置)からのシフト量である。許容量は、シフト量があっても許される許容量である。
図9は、本発明の説明図(その5)を示す。図9の(a)はフォトリソグラフィープロセスによりレジストパターンが形成された直後のウェハー91の断面図を示し、図9の(b)は上面図を示す。最下層(第1層)は絶縁層であって、その上の第2層に配線層、第3層に絶縁層、第4層に現像によってパターンが形成されたレジストが順番に積層されている。
第4層のレジスト(フォトレジスト)は、密度の小さな炭素化合物であるので低エネルギー電子ビームは透過することが出来る。しかしながらエネルギーが低すぎるとレジスト層の途中で散乱を起こしエネルギーが減衰するためレジスト中に電荷として蓄積する。緻密な熱酸化膜、窒化膜等の絶縁膜は非常に厚いと電子ビーム3が透過することは困難であるが、最先端デバイスに使用されるような200nm程度の膜であれば、5KV程度のエネルギーで透過することが出来る。
このような条件で、走査された電子ビーム3はレジストと酸化膜や窒化膜を透過して第2層の配線層に到達する。配線層は一般に非常に長く、どこかでトランジスタを形成している基板に繋がっているため、配線層に達した電子ビーム3は結果的に基板(ウェハー91)に流れる。配線が基板に直接接触していない場合でも、配線は長いので比較的大きな電気容量を基板(ウェハー91)との間に形成している。そのため、配線に到達した電子も基板電流を生じる。この基板電流を用いて画像を形成すると図10の(a),(b)のような基板電流像が得られる。基板電流像では図9の第4層で、レジストに形成されたホール開口部と下層配線が同一の画像中に再現される。この画像から各層間のパターンのアライメント情報を得ることが出来る。
図10の(a)はエッジを用いてアライメントを評価した例を示し、図10の(b)はホール重心位置を用いてアライメントを評価する例を示す。
図11は、本発明の説明図(その7)を示す。この図11は、SACと呼ばれる自己整合型コンタクトホール形成プロセス管理に用いた例を示す。
図11の(a)はSACデバイスの断面図である。このプロセスはゲート電極形成後に、CVD等で薄い酸化膜および窒化膜をゲート周辺に設け、その厚みが容易に正確に制御出来ることを利用して、自己整合的にコンタクトホールを創りだすプロセスである。このプロセスではゲート両側に設けられた側壁を正確に残すことが重要である。
コンタクトホール形成用レジストパターンのアライメントがゲート電極位置に対してずれていると、左右対称にエッチングされないためどちらかの側壁が余分にエッチングされリーク電流が起こる。リークはトランジスタ不良原因となるのでホールが正確に両側側壁に対して対称中心に出来るように制御することが必要である。
本発明を利用すれば、エッチング実施前に、レジスト構造とゲート配線の位置関係を知ることが出来るので、ずれが生じた場合にはレジストプロセスをやり直すことにより不良発生を未然に防止できる(図15参照)。
ゲートはゲート酸化膜と呼ばれる非常に薄い絶縁膜を介してシリコン基板(ウェハー91)に容量的に接地しているため、ゲート容量を形成したりリーク電流があるため、電子ビーム3を照射するとpAからnA程度の電流が流れる。この電流を画像化したのが、図11の(b)である。
電子ビーム3のエネルギーはゲート上の絶縁膜を貫通する程度のエネルギーに設定する。このような条件下で基板電流像を取得すると、レジストホールの開口形状と酸化膜の内部に埋め込まれたゲート配線の両方を同一画面上で見ることが出来る。
この図11の(b)からエッジを抽出することにより、レジストパターン位置とゲート配線層の位置関係をそれぞれの幾何学図形の長さや幅を測定することで知ることが出来る。また、電子ビーム3の走査位置はレーザー干渉計(レーザー距離測定装置10)にて常に絶対位置が監視されているので、ウェハー91上にある構造物(パターン)の絶対位置座標をサブnmオーダーの精度で知ることが出来る。これにより、作られた構造物(パターン)のアライメントの良否を絶対位置の観点からも判断できる。
所望の位置に出来ていないときは、プロセス条件、CADデータあるいは露光時のアライメントデータを修正して、露光プロセスをやり直すことによって歩留まりが上がるようにする(図15参照)。
図12は、本発明の説明図(その8)を示す。この図12は、ショット毎の測定点の例を示す。図12のショット毎の測定点は、図示のように、ここでは、矩形のショット領域の各隅に1つづつ、合計4つの測定点を設け、この4つの測定点の層間パターンの位置づづれ量をそれぞれ測定し、これらの平均を算出し、当該ショットの層間パターンの位置すれ量を算出する(尚、更に多数あるいは少数の測定点としもよい)。そして、全ショットについて層間パターンの位置すれを算出し、算出した位置すれ量を方向と大きさで模式的に表すと、後述する図14に示すように、ウェハー91上の各ショット毎の層間位置すれ量を表示することが可能となる。
図13は、本発明のアライメントパターン例を示す。図示のアライメントパターンは、縦方向と横方向にそれぞれラインを設け、4つで1つのグループを形成する。これらのアライメントパターンを用いれば、1つのアライメントパターンの測定で、縦横のズレ量や回転、縮小率のずれ等も検出できる。このため、従来のパターンと比較して10分の1以下のサイズを、ウェハー91上に割り当てるのみで十分な測定精度を実現できる。
ここで、層間パターンのアライメントの位置ずれ量は、下記の(式1)により計算できる。基準となるアライメントパターンのX,Y座標とウェハー91のアライメントパターンのX、Y座標をそれぞれ引き算することでシフト量を計算する。測定点は、何点でも良く、設計図上の同じ座標に対応する図形の座標であれば良い。ずれの方向はそれぞれのシフト量のベクトル和で与えられる。仮にX軸シフトとY軸シフトが同じ量であれば、45度方向にシフトしていると計算される。縮小率はデザイン上長さが既知である2点の座標の長さを測定しその差を求めることで得られる。例えばウェハー91上のx1座標とX2座標の差とデザイン上の2点間長さの比率を求める。
Xシフト量=基準パターンの位置座標x1−ウェハー91のパターンの位置座標x2
Yシフト量=基準パターンの位置座標y1−ウェハー91のパターンの位置座標y2
・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(式1)
図14は本発明の位置すれ量の表示例を示す。この図14は、層間パターンの位置すれ量の測定結果を模式的に表示したものである。図中の矢印は、図13の(式1)によって得られたアライメント(層間パターン)のズレ方向とその大きさである。この様に露光装置の最小プロセス単位である、ショット毎にアライメント方向を示すことによって、ショット毎にどちらの方向にどれだけ位置ズレが起こっているのかをひと目で確認することが出来る。正確なずれ値を知るために既述した図8の層間シフトテーブルに示すように数値で表示(記録)される。測定された層間シフトデータは露光装置が読めるフォーマットに変換した後、露光装置に送る。これらのアライメントずれ量は露光装置のショット間のズレの大きさと方向を示している。これらの情報を利用してずれ量が0になるようにアライメント情報を修正した後に露光装置に戻して再び露光を行うことにより、正常なアライメントがされた露光をウェハー91全体に得ることが出来る(図15参照)。
図15は、本発明の他の動作説明フローチャートを示す。
図15において、S21は、ウェハー表面処理を行う。これは、ウェハー91の表面をきれいに洗浄し、レジストを塗布しやすいようにする。
S22は、レジストを塗布する。これは、レジストをスピンコートあるいはバブルジェット(登録商標)等の塗布器によってウェハーの表面に均一に塗布する。あわせて、ウェハーを均一に加熱してレジストに含まれる溶剤を飛ばし、ウェハーの表面に定着させる。
S23は、アライメントデータを修正する。これは、最初は設計データの通り、2回目以降は後述するS26のアライメント測定で得られたショット毎に数点づつの測定点での層間パターンの位置すれ量、縮小率の違いなどをもとに許容値内に収まるようにアライメントデータの修正を行う。
S24は、露光する。
S25は、現像する。
S26は、アライメント測定する。
これら、S24からS26は、S23で修正(最初は設計データのまま)したアライメントデータをもとにウェハーの層間パターンを構成する各層のパターンの露光、現像し、現像後に既述したショット毎に数点の測定点の層間パターンの位置ずれ量、縮小率の違いなどのアライメント情報を測定する。
S27は、スペックインか判別する。これは、S26で層間パターンの位置すれ量、縮小率などが許容値内でスペックインか判別する。YESの場合には、許容値内(スペックイン)と判明したので、S30の次の工程は進む。一方、NOの場合には、許容値内(スペックイン)でないと判明したので、S28でウェハー上のレジストを剥離しS29でウェハーを洗浄し、S21に進み、S23でアライメントデータを修正し、S24以降を繰り返す。
以上のように、露光装置32の最小単位であるショット毎に数点ずつ測定点を設定し、ウエハー面内全体のアライメントのシフト方向、シフト量、回転方向、回転量等が分かるように測定を行い(S26)、予め決められているアライメント誤差許容度と比較しスペックインしているかどうかを判定し(S27)、スペックインしていれば、露光プロセスは完了し、ポストベークやエッチング等の次のウェハープロセスに進す。一方、スペックインしていない場合には、ウェハー表面に付着したレジストは液相あるいは酸素プラズマ等のレジスト剥離工程により剥離(S28)し、ウエハー表面を洗浄後、本ウエハーに対して得られたアライメント測定情報を元に、再露光にて正しいアライメントが得られるアライメントデータに修正する(ずれた方向と逆方向にアライメントデータを修正する)。このように修正されたデータを用いて再露光することで良品のウェハーを製造することが可能となる。
本発明の1実施例構成図である。 本発明の他の実施例構成図である。 本発明の動作説明フローチャートである。 本発明の説明図(その1)である。 本発明の説明図(その2)である。 本発明の説明図(その3)である。 本発明の説明図(その4)である。 本発明の層間シフトテーブル例である。 本発明の説明図(その5)である。 本発明の説明図(その6)である。 本発明の説明図(その7)である。 本発明の説明図(その8)である。 本発明のアライメントパターン例である。 本発明の位置ずれ量の表示例である。 本発明の他の動作説明フローチャートである。
1:電子銃
2:電子ビームコラム
3:電子ビーム
4:電子検出装置
5:真空チャンバー
6:XYステージ
7:ステージ制御装置
8:プレート
9:サンプル
90:薄膜
91:ウェハー
12:高圧電源
21、22:電流アンプ
23:AD
24:PC(パソコン)
25:移動手段
26:走査手段
27:画像取得手段
28:測定手段
29:評価手段
30:測定データ蓄積手段
31:CADデータ蓄積手段
32:露光装置

Claims (10)

  1. 基板上に形成された複数レイヤー上のパターン間のアライメントを測定するアライメント測定装置において、
    前記基板上に形成された複数レイヤーのうちのアライメント対象のパターンの位置に、当該基板を移動して位置づける移動手段と、
    前記位置づけた状態で、細く絞った電子線ビームを照射しつつ走査する走査手段と、
    前記走査手段で電子線ビームを照射しつつ走査した状態で、前記基板上に形成された複数レイヤーのうちの上層のパターンの画像を取得する上層画像取得手段と、
    前記走査手段で電子線ビームを照射しつつ走査した状態で、前記基板上に形成された複数レイヤーのうちの下層のパターンの画像を取得する下層画像取得手段と、
    前記取得した上層のパターンと上記下層のパターンとの位置ずれ量を測定する測定手段と
    を備えたことを特徴とするアライメント測定装置。
  2. 前記下層のパターンの画像として、細く絞った電子線ビームを照射しつつ走査したときに基板に流れる基板電流を検出して下層のパターンの画像を取得することを特徴とする請求項1記載のアライメント測定装置。
  3. 前記上層のパターンの画像として、細く絞った電子線ビームを照射しつつ走査したときに上層のパターンから放出される2次電子あるいは上層のパターンで反射した反射電子を検出して上層のパターンの画像を取得することを特徴とする請求項1あるいは請求項2記載のアライメント測定装置。
  4. 前記取得した上層のパターンと上記下層のパターンとの位置ずれ量を測定し、予め設定した許容値と比較して許容値内のときにアライメントが良、許容値外のときにアライメントが不良と判定することを特徴とする請求項1から請求項3のいずれかに記載のアライメント測定装置。
  5. 請求項4でアライメント不良と判定された場合に、基板上の露光・現像済のレジストを剥離し、レジスト塗布、露光、現像をやり直す指示することを特徴とするアライメント測定装置。
  6. 前記上層のパターンと、前記下層のパターンとのサイズをそれぞれ測定して設計値とそれぞれ比較し、当該上層のパターンと下層のパターンとの露光装置の縮小率を算出あるいは両者の縮小率の誤差を算出することを特徴とする請求項1から請求項5のいずれかに記載のアライメント測定装置。
  7. 前記下層のパターンであるコンタクトあるいはビアホールのパターンの底から取得した当該コンタクトあるいはビアホールの底の下層画像と、前記上層のパターンであるコンタクトあるいはビアホールに接するように配置されたパターンの上層画像との位置関係を測定し、予め設定した許容値をもとにコンタクトホールあるいはビアホールのプロセスの良否を判定することを特徴とする請求項1から請求項6のいずれかに記載のアライメント測定装置。
  8. 前記上層のパターンと下層のパターンとの位置ずれ量は、露光装置で基板上に露光するショット毎の領域でそれぞれ測定したことを特徴とする請求項1から請求項7のいずれかに記載のアライメント測定装置。
  9. 請求項2において、電子線ビームの加速電圧を可変し、最良のコントラストを有する下層のパターンの画像を取得することを特徴とするアライメント測定装置。
  10. 基板上に形成された複数レイヤー上のパターン間のアライメントを測定するアライメント測定方法において、
    前記基板上に形成された複数レイヤーのうちのアライメント対象のパターンの位置に、当該基板を移動して位置づける移動ステップと、
    前記位置づけた状態で、細く絞った電子線ビームを照射しつつ走査する走査ステップと、
    前記走査手段で電子線ビームを照射しつつ走査した状態で、前記基板上に形成された複数レイヤーのうちの上層のパターンの画像を取得する上層画像取得ステップと、
    前記走査手段で電子線ビームを照射しつつ走査した状態で、前記基板上に形成された複数レイヤーのうちの下層のパターンの画像を取得する下層画像取得ステップと、
    前記取得した上層のパターンと上記下層のパターンとの位置ずれ量を測定する測定ステップと
    を有することを特徴とするアライメント測定方法。
JP2013012724A 2013-01-26 2013-01-26 アライメント測定装置およびアライメント測定方法 Active JP6362827B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013012724A JP6362827B2 (ja) 2013-01-26 2013-01-26 アライメント測定装置およびアライメント測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013012724A JP6362827B2 (ja) 2013-01-26 2013-01-26 アライメント測定装置およびアライメント測定方法

Publications (2)

Publication Number Publication Date
JP2014146426A true JP2014146426A (ja) 2014-08-14
JP6362827B2 JP6362827B2 (ja) 2018-07-25

Family

ID=51426527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013012724A Active JP6362827B2 (ja) 2013-01-26 2013-01-26 アライメント測定装置およびアライメント測定方法

Country Status (1)

Country Link
JP (1) JP6362827B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018003288A1 (ja) * 2016-06-28 2018-01-04 ソニー株式会社 半導体装置及び半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022015476A (ja) 2020-07-09 2022-01-21 キオクシア株式会社 位置ずれ計測装置、位置ずれ計測方法、及び位置ずれ計測プログラム

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175300A (ja) * 1991-12-20 1993-07-13 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10106470A (ja) * 1996-09-30 1998-04-24 Nikon Corp 荷電粒子線転写装置
JPH10281746A (ja) * 1997-04-09 1998-10-23 Nec Corp 位置検出装置および方法
JP2001194321A (ja) * 2000-01-12 2001-07-19 Tokyo Seimitsu Co Ltd 半導体ウエハの検査装置
JP2002083849A (ja) * 1999-11-05 2002-03-22 Nec Corp 半導体デバイス検査装置
JP2003007786A (ja) * 2001-06-20 2003-01-10 Hitachi Ltd 半導体基板の検査方法およびその装置
JP2003247807A (ja) * 2002-02-25 2003-09-05 Hitachi Ltd 合わせ精度計測装置及びその方法並びに半導体装置の製造方法及びそのシステム
JP2004071622A (ja) * 2002-08-01 2004-03-04 Fab Solution Kk 半導体装置製造工程管理方法および半導体装置製造工程管理システム
JP2007019523A (ja) * 2006-07-10 2007-01-25 Hitachi Ltd パターン評価方法及び装置
WO2007086400A1 (ja) * 2006-01-25 2007-08-02 Ebara Corporation 試料表面検査方法及び検査装置
WO2007102192A1 (ja) * 2006-03-06 2007-09-13 Topcon Corporation 半導体デバイス製造方法
JP2012118159A (ja) * 2010-11-30 2012-06-21 Nsk Technology Co Ltd 近接露光装置及び異物検出方法並びに基板の製造方法
JP2012160267A (ja) * 2011-01-31 2012-08-23 Hitachi High-Technologies Corp 荷電粒子線装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175300A (ja) * 1991-12-20 1993-07-13 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10106470A (ja) * 1996-09-30 1998-04-24 Nikon Corp 荷電粒子線転写装置
JPH10281746A (ja) * 1997-04-09 1998-10-23 Nec Corp 位置検出装置および方法
JP2002083849A (ja) * 1999-11-05 2002-03-22 Nec Corp 半導体デバイス検査装置
JP2001194321A (ja) * 2000-01-12 2001-07-19 Tokyo Seimitsu Co Ltd 半導体ウエハの検査装置
JP2003007786A (ja) * 2001-06-20 2003-01-10 Hitachi Ltd 半導体基板の検査方法およびその装置
JP2003247807A (ja) * 2002-02-25 2003-09-05 Hitachi Ltd 合わせ精度計測装置及びその方法並びに半導体装置の製造方法及びそのシステム
JP2004071622A (ja) * 2002-08-01 2004-03-04 Fab Solution Kk 半導体装置製造工程管理方法および半導体装置製造工程管理システム
WO2007086400A1 (ja) * 2006-01-25 2007-08-02 Ebara Corporation 試料表面検査方法及び検査装置
WO2007102192A1 (ja) * 2006-03-06 2007-09-13 Topcon Corporation 半導体デバイス製造方法
JP2007019523A (ja) * 2006-07-10 2007-01-25 Hitachi Ltd パターン評価方法及び装置
JP2012118159A (ja) * 2010-11-30 2012-06-21 Nsk Technology Co Ltd 近接露光装置及び異物検出方法並びに基板の製造方法
JP2012160267A (ja) * 2011-01-31 2012-08-23 Hitachi High-Technologies Corp 荷電粒子線装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018003288A1 (ja) * 2016-06-28 2018-01-04 ソニー株式会社 半導体装置及び半導体装置の製造方法
US11373958B2 (en) 2016-06-28 2022-06-28 Sony Corporation Semiconductor device and semiconductor device manufacturing method for prevention of metallic diffusion into a semiconductor substrate

Also Published As

Publication number Publication date
JP6362827B2 (ja) 2018-07-25

Similar Documents

Publication Publication Date Title
JP5307181B2 (ja) 試料表面検査方法及び検査装置
JP5986817B2 (ja) オーバーレイ誤差測定装置、及びコンピュータープログラム
US7248353B2 (en) Method and apparatus for inspecting samples, and method for manufacturing devices using method and apparatus for inspecting samples
JP4601295B2 (ja) コンタクト開口の製造を監視して検査する方法
US20070057687A1 (en) High current electron beam inspection
JP2010073703A (ja) パターンの検査装置、およびパターンの検査方法
US9401297B2 (en) Electrostatic chuck mechanism and charged particle beam apparatus
JP2021034163A (ja) 荷電粒子ビームシステム、及び重ね合わせずれ量測定方法
JP2014187195A (ja) パターンの重ね合わせずれ計測方法
KR20200052347A (ko) 저선량 하전 입자 계측 시스템
US7892864B2 (en) Charged particle beam irradiation method and semiconductor device manufacturing method
JP6362827B2 (ja) アライメント測定装置およびアライメント測定方法
JP2008016858A (ja) 荷電粒子線を用いた回路パターン用基板検査方法および基板検査装置
US20040084622A1 (en) Specimen current mapper
JP2014216213A (ja) 荷電粒子顕微鏡装置および荷電粒子顕微鏡装置の画像取得方法
JPH0319395A (ja) 厚膜薄膜混成多層配線基板の製造方法
JP2006024921A (ja) 荷電粒子ビームによる検査方法および検査装置
JP2007200658A (ja) 試料表面検査装置及び検査方法
US20220319804A1 (en) Overlay Measurement System and Overlay Measurement Device
JP2008034475A (ja) 半導体装置の製造方法
JP2004048002A (ja) 回路パターンの検査装置および検査方法
JP4060143B2 (ja) 非破壊測定装置および半導体装置製造方法
JP2004157135A (ja) 回路パターンの検査方法及び検査装置
US20240060916A1 (en) Overlay measuring method
JP2004170395A (ja) 荷電粒子線装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180223

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180627

R150 Certificate of patent or registration of utility model

Ref document number: 6362827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250