WO2007102192A1 - 半導体デバイス製造方法 - Google Patents

半導体デバイス製造方法 Download PDF

Info

Publication number
WO2007102192A1
WO2007102192A1 PCT/JP2006/304286 JP2006304286W WO2007102192A1 WO 2007102192 A1 WO2007102192 A1 WO 2007102192A1 JP 2006304286 W JP2006304286 W JP 2006304286W WO 2007102192 A1 WO2007102192 A1 WO 2007102192A1
Authority
WO
WIPO (PCT)
Prior art keywords
exposure
waveform
substrate
semiconductor device
semiconductor substrate
Prior art date
Application number
PCT/JP2006/304286
Other languages
English (en)
French (fr)
Inventor
Keizo Yamada
Original Assignee
Topcon Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Topcon Corporation filed Critical Topcon Corporation
Priority to PCT/JP2006/304286 priority Critical patent/WO2007102192A1/ja
Priority to KR1020087020589A priority patent/KR101018724B1/ko
Priority to CN200680053348.0A priority patent/CN101405836B/zh
Priority to JP2008503692A priority patent/JP4754623B2/ja
Publication of WO2007102192A1 publication Critical patent/WO2007102192A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/7055—Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a semiconductor device manufacturing method, and more particularly to a method suitable for optimizing a photoresist process using an electron beam.
  • This microfabrication process includes an exposure process for transferring CAD data or a fine pattern formed on a mask to a photoresist, which is a photosensitive resin applied on a silicon substrate (wafer). It is out.
  • This exposure process is a fine processing technique using the principle of photography and comprises the following processes.
  • First step A photoresist is uniformly coated on a silicon substrate and dried.
  • Second step The photoresist on the silicon substrate is irradiated with light through a mask on which a pattern corresponding to the shape of the microstructure is formed.
  • Third step The photoresist is developed to separate the unexposed portion from the exposed portion.
  • Step 4 To fix the shape of the developed photoresist, it is baked at a high temperature to complete the photoresist structure.
  • the shape of the photoresist structure is not sharp and an error occurs with respect to the target mask dimension.
  • the photoresist structure remains thick. Conversely, if the amount of exposure is large, the photoresist structure becomes thin, and part of the photoresist structure is lost after development. There is a fear. In such a case, the intended photoresist structure cannot be obtained, which causes defects in the fine structure formed on the silicon substrate.
  • the optimization of the exposure process is to combine the two parameters of force and exposure so that the desired device structure can be obtained.
  • robust exposure conditions in which stable processing results can be obtained even if the state of the apparatus slightly fluctuates ( It is practically important to obtain a process window.
  • a fine structure formed on a silicon substrate has a simple geometric shape, and accordingly, a structure transferred by an exposure process has a simple geometric shape.
  • contact holes and via holes for conducting electricity were simply circular, and transistor gates were rectangular.
  • CDSEM Cross-section Scanning Electron Microscope
  • the CDSEM described above is a device that obtains a fine-structured image by irradiating an object with an accelerated focused electron beam and detecting the amount of electrons bounced back.
  • One of the typical structures is a damascene structure, in which a trench for wiring is formed on a conventional hole structure.
  • OPC Optical Proximity Correction
  • an inspection apparatus for this purpose, an actual device that does not require a test pattern is manufactured, and an apparatus that inspects all the surface structures at high speed is used.
  • the number of processed silicon substrates per hour of the exposure apparatus is 60 or 120, and the exposure apparatus has a high-speed processing capability.
  • the production capacity is further improved.
  • a plurality of exposure apparatuses are installed. Because there are differences in the power lenses and mechanical solids that are designed and managed so that the characteristics of each exposure apparatus are the same, it is inevitable that characteristic differences will occur depending on the exposure apparatus. Further, since the characteristics of the resist material change, the exposure conditions set in advance under ideal conditions are not necessarily the optimum conditions even in a mass production factory.
  • the optimum value of the above parameter values varies depending on the device that is not simply determined by the two parameters of focus and exposure amount, because the exposure result in a mass production factory is not simply determined. Therefore, in order to optimize the exposure conditions, it is necessary to inspect the exposure results of all the exposure apparatuses, and it takes a very long time.
  • Photoresist is resistant to the chemical process of the subsequent process, and no chemical reaction takes place where it is covered with photoresist. Rather than being determined by the surface shape (top surface shape) of the photoresist, it is determined by the shape of the bottom surface portion that contacts the base to be protected. Therefore, it is most important to grasp and control the shape of the bottom surface portion of the photoresist in contact with the base.
  • FIGS. 13A and 13B and FIGS. 14A and 14B show that the shape of the photoresist 132 gives to the etching process when the gate material 131 formed on the silicon substrate 133 is etched. It is a figure for demonstrating an influence.
  • FIG. 13A shows a state in which the photoresist 132 is well formed, and shows a case where the exposure conditions are appropriate.
  • the side surface of the resist 132 is formed vertically.
  • FIG. 13B shows the shape of the photoresist 132 when the exposure conditions are inappropriate.
  • the top surface shape of the resist 132 is substantially the same as FIG. 13A, but the bottom surface shape is completely different because it has a skirt! /
  • FIGS. 14A and 14B show cross-sectional structures obtained by etching the gate material 131 using the photoresists 132 shown in FIGS. 13A and 13B as a mask, respectively.
  • the gate material 131 is satisfactorily etched to obtain a desired gate shape.
  • the etching amount of the gate material 131 is insufficient in the bottom region of the resist 132 as shown in FIG.
  • the gate material 131 also has a skirted shape, which causes a problem of short-circuiting between gate wirings.
  • FIGS. 15A and 15B and FIGS. 16A and 16B show that the shape of the photoresist 153 is etched when a hole is formed by etching the oxide film 151 and the hard mask 152 formed on the silicon substrate 154. It is a figure for demonstrating the influence which acts on a process.
  • FIG. 15A shows a state in which the photoresist 153 is well formed, and shows a case where the exposure conditions are appropriate.
  • FIG. 15B shows the case where the exposure conditions are inappropriate, and the resist 153 has a bottomed shape.
  • FIGS. 16A and 16B show cross-sectional structures obtained by etching the oxide film 151 and the hard mask 152 using the photoresist 153 shown in FIGS. 15A and 15B as a mask, respectively.
  • the oxide film 151 is uniformly etched to the bottom of the hole HI 6A as shown in FIG. 16A.
  • a desired hole shape can be obtained.
  • the photoresist 153 having an inappropriate shape shown in FIG. For example, since part of the resist 153 remains at the interface with the hard mask 152, the etching rate of the oxide film 151 becomes non-uniform. For this reason, as shown in FIG. 16B, there is a problem that the size of the hole H16B formed in the oxide film 151 is reduced, or that the hole does not reach the underlying silicon substrate 154. Produce.
  • FIG. 17 shows an example of the effect of exposure conditions on the bottom shape of a hole.
  • a non-defective product that is, when the exposure conditions are optimized, the bottom surface shape of the hole exhibits a shape A corresponding to the pattern on the mask, as shown in FIG.
  • an elliptical shape B is exhibited as shown in (b) of the figure, or a distorted shape C is obtained as shown in (c) of the figure. May present.
  • the resist structure obtained in the exposure process is irradiated with an electron beam to obtain a secondary electron waveform, and the similarity of the process result is compared with a reference secondary electron waveform.
  • a method for evaluating and judging whether the process result is good or not is known (see Patent Document 2). However, for this reason, the use of this method is not sufficient for optimizing the exposure process because the definition of the reference state itself is not accurate.
  • a method shown in the flowchart of FIG. 18 is known (see Patent Document 3). That is, a resist is applied to one wafer (Step S181), and exposure is performed in the above-mentioned wafer with different exposure conditions using a test mask formed with various patterns (Step S182), and the wafer is developed. And dry (step S183), and then CDSEM surface Dimension measurement (step SI 84) and surface pattern check by defect inspection equipment (step S185) are performed, and a process window is obtained from these results (step S186), thereby optimizing the exposure process.
  • the defect inspection apparatus measures the shape using light or secondary electrons, in principle, only the surface shape of the resist can be measured. Therefore, even if this method is used, information on the true bottom shape of the photoresist structure cannot be obtained.
  • Patent Document 1 Japanese Patent Laid-Open No. 2005-64023
  • Patent Document 2 Japanese Patent Laid-Open No. 11-345754
  • Patent Document 3 Japanese Patent Laid-Open No. 2005-236060
  • the exposure process is a process that can be reprocessed. When a failure is found, the exposure process can be performed again after removing the resist. Therefore, the second exposure condition is generally corrected based on the first exposure condition.
  • the exposure process In the method of observing only the surface shape, it is impossible to determine whether the focus shifts in the plus or minus direction, and the exposure conditions are optimal for the focus. There was a big problem that it was not possible.
  • the present invention has been made in view of the above circumstances, and an object of the present invention is to better manage the photoresist process and improve the manufacturing efficiency of semiconductor devices.
  • a semiconductor device manufacturing method uses a step of forming a photoresist film on a semiconductor substrate and a mask on which a predetermined pattern for process evaluation is formed. Exposing the photoresist film under different exposure conditions for each shot; developing the photoresist film under predetermined conditions to form a photoresist structure on the semiconductor substrate; and Irradiating the surface of the semiconductor substrate on which the resist structure is formed with an electron beam; measuring a substrate current generated in the semiconductor substrate with the irradiation of the electron beam; and a waveform force process of the substrate current Calculating a window number.
  • a step of forming a photoresist structure on a semiconductor substrate, and a step of irradiating a surface of the semiconductor substrate on which the photoresist structure is formed with an electron beam A step of measuring a substrate current generated in the semiconductor substrate with the irradiation of the electron beam, a step of comparing a process evaluation value obtained from the waveform of the substrate current with a process window, and a result of the comparison And determining whether the exposure process is good or bad.
  • a step of forming a photoresist film on a semiconductor substrate and a mask on which a predetermined pattern for process evaluation is formed are used for different exposure conditions for each shot. Exposing the photoresist film, developing the photoresist film under predetermined conditions to form a photoresist structure on the semiconductor substrate, and the semiconductor on which the photoresist structure is formed. The electronic Irradiating a beam, measuring a substrate current generated in the semiconductor substrate upon irradiation of the electron beam, secondary electrons or reflected electrons, and a waveform of the substrate current and secondary or reflected electrons. And a step of calculating the process window from the waveform.
  • a step of forming a photoresist structure on a semiconductor substrate and a step of irradiating a surface of the semiconductor substrate on which the photoresist structure is formed with an electron beam Obtained from the substrate current generated in the semiconductor substrate upon irradiation of the electron beam, the step of measuring secondary electrons or reflected electrons, and the waveform of the substrate current and the waveform of secondary electrons or reflected electrons.
  • the waveform is compared with a reference waveform to determine whether the exposure process is good or bad.
  • the semiconductor device manufacturing method further includes a step of extracting a feature amount of the photoresist structure from the waveform.
  • the semiconductor device manufacturing method includes a step of outputting the exposure condition or determination result of the exposure step to any one of a computer screen, paper, and a file.
  • an electron beam is irradiated to a photoresist structure having a first pattern formed on a first semiconductor substrate by changing an exposure condition for each shot, and the first The first substrate current generated in the semiconductor substrate is measured, the waveform of the first substrate current is associated with the exposure conditions and recorded in a database, and the first semiconductor current is fabricated on the second semiconductor substrate through an exposure process. Irradiating the photoresist structure having the second pattern with an electron beam to measure a second substrate current generated in the second semiconductor substrate; and a second substrate obtained from the second pattern. Compare the waveform of the current with the waveform of the first substrate current recorded in the database.
  • the method includes a step of obtaining an exposure condition associated with the waveform as a matching output, and a step of calculating an exposure amount and a focus amount from the matching output.
  • the waveform force of the substrate current obtained from the second pattern the step of obtaining the feature amount of the photoresist structure, the feature amount and the reference process condition And a step of obtaining a difference between the feature amount and the reference process condition, and a step of changing a set value of the exposure apparatus by the difference.
  • the photoresist structure formed by the exposure step includes a gate structure pattern and a hole structure pattern.
  • the secondary electron waveform and the reflected electron waveform are obtained from the photoresist structure on the semiconductor substrate, and the secondary electron waveform and the reflected electron waveform are obtained.
  • An evaluation value is determined from both of the substrate current waveforms.
  • the semiconductor device manufacturing method is characterized in that after forming a conductive film on a measurement target, a resist is applied and used for measurement.
  • the photoresist process can be managed well and the manufacturing efficiency of the semiconductor device can be improved.
  • FIG. 1 is a block diagram of a semiconductor device measuring apparatus used for carrying out a semiconductor device manufacturing method according to an embodiment of the present invention.
  • FIG. 2 is a diagram showing the relationship between electron beam scanning coordinates, substrate current, and secondary electron intensity in the semiconductor measurement apparatus according to the present embodiment.
  • FIG. 3 is a diagram showing the relationship between the electron beam irradiation time, the substrate current, and the intensity of secondary electrons in the semiconductor measuring apparatus according to the present embodiment.
  • FIG. 5 is a diagram for explaining exposure conditions for determining process conditions in the semiconductor device manufacturing method according to the present embodiment.
  • FIG. 6 is a diagram showing a pattern arrangement example for determining process conditions in the semiconductor device manufacturing method according to the present embodiment.
  • FIG. 7 is a diagram showing the relationship between the focus amount and the hole shape when holes are sparsely arranged.
  • FIG. 8 is a diagram showing the relationship between the focus amount and the hole shape when the holes are densely arranged.
  • FIG. 9 is a diagram showing a relationship between a focus amount and a resist hole size.
  • FIG. 10 is a flowchart showing a procedure of a method for managing a photoresist structure in the semiconductor device manufacturing method according to the embodiment of the present invention.
  • FIG. 11 is a diagram showing a configuration of a database used for determining exposure conditions in the semiconductor device manufacturing method according to the present embodiment.
  • FIG. 12 is a diagram showing a relationship between a process margin and a non-defective product in the semiconductor device manufacturing method according to the present embodiment.
  • FIG. 13A is a diagram showing a resist formation example (appropriate exposure conditions) when processing a gate material.
  • FIG. 13B is a diagram showing a resist formation example (inappropriate exposure conditions) when processing a gate material.
  • FIG. 14A is a diagram showing a gate material processed using a resist formed under appropriate exposure conditions.
  • FIG. 14B is a diagram showing a gate material processed using a resist formed under inappropriate exposure conditions.
  • FIG. 15A Example of resist formation when contact holes are formed in an acid film (appropriate exposure)
  • FIG. 15B is a diagram showing a resist formation example (inappropriate exposure condition) when a contact hole is formed in an acid film.
  • FIG. 16A is a diagram showing a contact hole formed in an oxide film using a resist formed under appropriate exposure conditions.
  • FIG. 16B is a diagram showing a contact hole formed in an acid film using a resist formed under inappropriate exposure conditions.
  • FIG. 17 is a view showing a bottom shape of a hole formed in a resist.
  • FIG. 18 is a flowchart showing a procedure of an exposure condition determination method according to the prior art. Explanation of symbols
  • Pattern matching engine 150 Waveform processor
  • FIG. 1 shows a semiconductor measuring apparatus used for carrying out a semiconductor device manufacturing method according to the present invention.
  • This semiconductor measuring device irradiates a semiconductor substrate 23, which is an object to be measured (sample), with an electron beam EB, measures a substrate current induced by the electron beam EB, and is formed on the semiconductor substrate 23 from the substrate current.
  • the basic principle is to obtain evaluation values for fine structures such as holes.
  • an electron gun 10 that generates an electron beam EB is attached to an upper portion of a vacuum chamber 20 that houses a semiconductor substrate 23 that is a measurement object (sample).
  • the electron gun 10 includes an electron beam source 11, and a high voltage power source 40 is connected to the electron beam source 11.
  • a lens 12, an aperture 13, a deflecting device 14, and an objective lens 15 are arranged in this order along the emission direction of the electron flow from the electron beam source 11.
  • the energy, current amount, and focus state of the electron beam EB can be controlled arbitrarily.
  • an XY stage 21 for supporting the semiconductor substrate 23 and a tray 22 fixed on the XY stage 21 are accommodated inside the vacuum chamber 20, an XY stage 21 for supporting the semiconductor substrate 23 and a tray 22 fixed on the XY stage 21 are accommodated.
  • the semiconductor substrate 23 is placed on the tray 22. It is placed.
  • the irradiation direction of the electron beam EB emitted from the electron gun 10 is directed to the surface of the semiconductor substrate 23 placed on the tray 22, and by moving the position of the tray 22 with the XY stage 21, The irradiation position of the electron beam EB on the semiconductor substrate 23 can be adjusted. You may have a Z stage if necessary.
  • a secondary electron detector 24 for detecting secondary electrons emitted from the surface force of the semiconductor substrate 23 upon irradiation of the electron beam EB or a backscattered electron detection (not shown).
  • a vessel is provided.
  • an electrode (not shown) for applying a bias voltage to the semiconductor substrate 23 is provided inside the vacuum chamber 20.
  • a voltage applying device for supplying a bias voltage to the outside is provided outside the vacuum chamber 20. The degree of vacuum inside the vacuum chamber 20 is maintained at, for example, about 10 to the sixth power [torr].
  • the electron beam EB emitted from the electron gun 10 is applied to the irradiation axis of the fixed electron beam EB.
  • the position of the semiconductor substrate 23 is relatively moved by the XY stage 21.
  • a driving device for the XY stage 21 a pulse motor, a linear motor, an ultrasonic motor or a piezoelectric element is used.
  • high-precision position measurement technology such as a laser length measuring device and laser scale, the position accuracy of the semiconductor substrate 23 placed on the XY stage 21 is controlled to about several nm.
  • a device for measuring the height of the electron beam irradiation position, or conversely, the height is increased.
  • a stage that can move the semiconductor substrate 23 along the Z-axis may be used.
  • a current measuring device 30 is connected to the tray 22, and a substrate current induced in the semiconductor substrate 23 is measured by the current measuring device 30 via the tray 22.
  • the current measuring device 30 includes an AZD converter that converts the measured substrate current value into a digital signal, and outputs the measured value as digital data. All data is stored in the database.
  • the semiconductor measurement apparatus includes a sequence control device 100, a focus control device 110, a secondary electron image waveform recording device 120, a substrate current image waveform recording device 130, a pattern matching engine 140, a waveform processing device 150, a display.
  • a device 160 and a database device 170 are provided, and these are constructed on an information processing device (CPU, memory, disk, DSP, etc.) such as a computer.
  • the sequence control device 100 controls the deflection device 14 so that the wafer to be measured is transported or the electron beam EB scans the surface of the semiconductor substrate 23 when measuring the substrate current, and the semiconductor substrate.
  • the pattern matching controls the pattern matching to adjust the irradiation position of the electron beam EB with high accuracy.
  • a supplementary explanation will be given for pattern matching.
  • the positions of patterns such as holes formed on a semiconductor substrate are slightly different for each semiconductor substrate even in the same lot.
  • pattern matching is performed to compare the actual pattern and the reference pattern for each semiconductor substrate so that the actual pattern matches the reference pattern. Shift the irradiation position of electron beam EB. This makes it possible to accurately adjust the irradiation position of the electron beam with an accuracy of several nm for each semiconductor substrate.
  • the focus control device 110 controls the focus position of the objective lens 15 and controls the focus amount of the electron beam EB by controlling the focus position of the objective lens 15 during measurement. This is for setting the tip of the tube to a desired size and shape.
  • a method of setting the focus amount of the electron beam EB focus position of the objective lens 15
  • the distance of the wafer surface force is obtained optically or electrically
  • the focus amount is set based on the distance, or the electron beam A state where the image obtained by scanning is the clearest, or a state force that maximizes the contrast of the secondary electrons
  • a method of setting the amount of focus, and a substrate current value when the electron beam is irradiated It is possible to use a method of setting a state force focus amount in a state where the image is clearest or a state where the substrate current contrast is maximized. Laser optical and electrostatic capacity can also be obtained.
  • the secondary electron image waveform recording device 120 records an image formed by secondary electrons detected by the secondary electron detector 24.
  • the substrate current image waveform recording device 130 stores an image formed by the substrate current measured by the current measuring device 30.
  • the pattern matching engine 140 compares an actual pattern with a reference pattern.
  • the waveform processing device 150 shapes the substrate current waveform to remove unnecessary noise components, and calculates a waveform evaluation value (such as a hole diameter).
  • the display device 160 displays the evaluation value.
  • the database device 170 stores the evaluation values calculated by the waveform processing device 150 in a database.
  • a predetermined region on the surface of the semiconductor substrate 23 is two-dimensionally scanned by the electron beam EB.
  • the electron beam axis irradiated to the measurement target is kept at a constant distance and incident angle with respect to the measurement target surface.
  • the electron beam parallel to the measurement object it is necessary to move the electron beam parallel to the measurement object. Therefore, in this two-dimensional scanning, the electron beam EB is irradiated perpendicularly to the surface of the semiconductor substrate 23, and the focus position of the objective lens 15 is controlled and deflected so that the tip of the electron beam EB has a desired size.
  • scanning is repeated in a line at regular intervals and at a constant speed.
  • other electron lenses are simultaneously operated to correct lens nonlinearity.
  • secondary electrons and reflected electrons are generated from a minute region on the surface of the semiconductor substrate 23 irradiated with the electron beam EB, and a substrate current is induced in the semiconductor substrate 23.
  • the substrate current induced in the semiconductor substrate 23 by the above-described scanning is measured by the current measuring device 30 and converted into an electrical signal having a necessary dynamic range.
  • This electrical signal is immediately sampled and converted to a digital signal with the required resolution so that the signal quality is not degraded.
  • the resolution of this digital signal is 16 bits and its sampling frequency is 400 MHz.
  • the measured value of the substrate current obtained by scanning the electron beam EB in this manner includes information on the bottom structure of the hole, and coordinates (electron beam irradiation position) or measurement time (electron beam EB irradiation time). ) Is digitally recorded on the substrate current image waveform recording device 130 (for example, a memory or a hard disk).
  • secondary electrons generated from a minute region on the surface of the semiconductor substrate 23 by the above-described scanning are detected by the secondary electron detector 24.
  • the secondary electrons can be detected by using a well-known photomultiplier, multichannel plate, or simple electrode to directly collect secondary electrons and use them as current signals.
  • the important thing is that a relationship in which the amount of secondary electrons detected by the secondary electron detector 24 is proportional to the amount of secondary electrons actually generated can be obtained.
  • the output value of the secondary electron detector 24 is set to be exactly proportional to the number of input electrons. This allows large signals from small signal areas Secondary electrons are detected linearly up to the region.
  • V is used for the purpose of expressing secondary electrons as a binary image, so that the detected value has a large difference between when there is a signal and when there is no signal. It is set!
  • the amplifier has a nonlinear characteristic such that the detection value is 0 when very few electrons are input to the detector and a large detection value is generated when electrons exceeding a certain threshold are input. It has become.
  • the measurement value of the secondary electrons obtained by the above-described scanning includes information on the surface structure of the semiconductor substrate 23, and the measurement coordinates (electron beam irradiation position) or measurement time (electron beam EB irradiation time). ) Is digitally recorded in the secondary electron image waveform recording device 120 (for example, a memory or a hard disk).
  • the backscattered electrons that have generated micro-region forces on the surface of the semiconductor substrate 23 are detected by a backscattered electron detector (not shown), and the backscattered electron image obtained from the detected value is digitally recorded on a backscattered electron image recording device (not shown). Is done.
  • secondary electrons and reflected electrons can be distinguished by differences in energy and emission direction, they can be handled together without being distinguished depending on the type of detection device.
  • a plurality of units may be arranged. In that case, information can be recorded independently according to the number of detectors. It is desirable.
  • each of the secondary electron detector 24 and the backscattered electron detector may be arranged one by one.
  • the waveform of the substrate current measured as described above is shaped by the waveform processing device 150 in order to remove unnecessary noise and high frequency components.
  • Examples of the waveform processing include moving average filter processing, waveform processing for removing a specific frequency, or filter processing for extracting only a signal of a specific frequency. These waveform shaping processes can be performed in hardware or software.
  • the waveform processing device 150 extracts a waveform-shaped waveform edge using an edge extraction algorithm, and applies an approximation function to the edge coordinate value, thereby obtaining a two-dimensional shape of the waveform.
  • an approximation function to the edge coordinate value, thereby obtaining a two-dimensional shape of the waveform.
  • an approximate function of a circle or an ellipse is applied to the above-mentioned edge coordinate value, and the value of this approximate function and the coordinate value of the edge are calculated. Fitting various parameters that define the approximation function so that the error is minimized
  • the waveform processing device 150 calculates the evaluation value of the waveform using the above approximate function with the fitted parameters and the calculation result of the plurality of waveforms. For example, the line width, hole diameter, hole short diameter, hole center position, hole tilt angle, hole rotation angle, hole roundness, hole distortion, edge roughness, etc. are calculated as evaluation values. .
  • This waveform processing includes direct comparison with a reference waveform, and includes, for example, pattern matching between waveforms or evaluation of approximation using a correlation function.
  • These evaluation values are displayed as numerical values, tables, graphs, and figures on a display device 160 such as a computer display, or stored as a digital data file in the database device 170. It is also possible to print on paper using an external printer (not shown).
  • the photoresist process is managed using the semiconductor measuring apparatus shown in FIG.
  • FIG. 2 shows the intensity of the substrate current Ik measured by the current measuring device 30 and the intensity of the secondary electron Ie detected by the secondary electron detector as a function of the irradiation coordinates of the electron beam EB. These are shown in association with measurement sites.
  • a resist 201 is formed on a silicon substrate 200, and an opening H is formed in a part of the resist 201. In this opening H, the surface of the silicon substrate 200 is exposed!
  • the substrate current Ik increases when the electron beam EB scans the opening H. This is because the electron beam EB enters the silicon substrate 200 at the opening H. At this time, the region where the electron beam is incident on the silicon substrate 200 is limited to the region corresponding to the bottom surface of the opening H. Therefore, it is possible to grasp the bottom shape of the opening H from the waveform of the substrate current Ik. Since the boundary between the bottom shape of the opening H and the bottom shape of the resist 201 coincides, the bottom shape of the opening H also represents the bottom shape of the resist 201.
  • the secondary electrons Ie increase while the electron beam EB scans the surface of the resist 201, and the secondary electrons Ie decrease at the opening H. Therefore, the secondary electron Ie wave
  • the surface shape of the resist 201 can be grasped from the shape. Since the boundary between the surface shape of the resist 201 and the upper part of the opening H coincides, the surface shape of the resist 201 also represents the shape of the upper part of the opening H.
  • FIG. 3 shows the intensity of the substrate current Ik and the secondary electron Ie as a function of time by irradiating the entire surface of the semiconductor substrate with the electron beam EB described above as an electron beam shower EBS.
  • the intensity of each current increases at the start of irradiation, and the intensity of each current decreases at the end of irradiation.
  • the intensity of the secondary electrons Ie varies depending on the surface shape and size of the resist 201, and the intensity of the substrate current Ik varies depending on the shape and size of the bottom surface of the opening H or the presence / absence or amount of residue.
  • the formation state of the resist structure can be grasped from these current intensities.
  • Step Sl prepare a silicon wafer, SOI (Silicon On Insulator) or a sample wafer on which oxide, metal, etc. are deposited. If necessary, a conductive antireflection film is formed on the sample wafer, and then a photoresist is applied (Step Sl).
  • This photoresist can be applied by various methods such as spin coating or ink jet coating.
  • the photoresist material nanostrength or various latest non-resist materials may be used in addition to the conventionally used resin.
  • the resist is dried in a beta furnace (Step Sl). That is, the sample wafer is heated to about 80 to 90 degrees in a baking furnace, for example, to evaporate the solvent contained in the resist.
  • the dried sample wafer is exposed by changing the focus amount and the exposure amount for each shot using a mask having the same pattern (step SST).
  • step SST the dried sample wafer is exposed by changing the focus amount and the exposure amount for each shot using a mask having the same pattern.
  • the focus amount is changed independently for each shot so that the focus amount is ⁇ 0.3 microns and the exposure amount is ⁇ 15%.
  • the exposure parameters are not limited to shot units, but may be changed in finer units and widths.
  • the sample wafer is introduced into a resist automatic imager set to predetermined development conditions, and the resist is developed and dried (step S3). Further, as necessary, ultraviolet irradiation, electron beam irradiation, or heating is performed to cure the resist. This As a result, the resist has a stronger shape.
  • the resist structure formed on the surface of the sample wafer through the above process is measured using the above-described semiconductor measuring device.
  • an electron beam is scanned or collectively irradiated on the measurement object, and the substrate current Ik, the secondary electron Ie, or the position information waveform or time information waveform of the reflected electrons as described above is captured.
  • Waveform force incorporated as needed Extracts features such as resist surface dimensions, surface shapes, bottom dimensions, bottom shapes, residues, etc. (step S4).
  • a process window is obtained (step S5).
  • the pattern matching method is based on a predetermined standard waveform, which serves as an evaluation standard for determining the process window, and a measurement waveform obtained from the resist structure (a waveform obtained from the above-mentioned feature amount). Measure the deviation of the measured waveform from the standard waveform (correlation coefficient, or some distance) by directly calculating the correlation using the As this standard waveform, for example, a waveform obtained in advance by applying standard exposure conditions (just focus and just exposure amount) is used. In advance, by setting an acceptable waveform for the process as the distance range, the process window can be determined using the correlation value.
  • the above measurement result is compared with a predetermined process error tolerance (margin), and the exposure condition range in which the measured value falls within the range to obtain a good product is determined in the exposure process.
  • the process window may be the same.
  • the photoresist process can be properly managed, and by setting the exposure conditions so as to be within such a process window, the photoresist process can be stabilized.
  • the device can be manufactured normally and stably.
  • test pattern is used as a mask in order to quantitatively evaluate standard exposure conditions.
  • Figure 6 shows an example.
  • a hole structure or a gate structure formed with various sizes and densities is used as the test pattern.
  • a large size gate pattern is placed in region 611
  • a standard size gate pattern is placed in region 612 at the target process technology node
  • a small size gate pattern is placed in region 613.
  • Pattern is arranged.
  • a pattern for evaluating the influence of the hole arrangement density is arranged in the area 621
  • a pattern for evaluating the influence of the hole size is arranged in the area 622
  • a pattern according to the hole shape is arranged in the area 623. Patterns to assess the impact are placed.
  • an exposure amount distribution is generated in the area.
  • an evaluation pattern is placed symmetrically or asymmetrically with respect to the shot range so that the influence of the exposure device distribution within the shot can be evaluated.
  • FIG. 7 shows a specific method for optimizing the exposure process in consideration of the distribution of the focus amount F.
  • a resist 71 is applied to the silicon substrate 70, and holes 71 corresponding to the mask pattern are formed in the resist 71 !.
  • FIG. 8 shows a case where the focus amount F is changed in the exposure process for densely producing a plurality of holes.
  • the hole surface size is larger than in the case of just focus, and the hole bottom size is reduced.
  • the size al on the hole surface is larger than the size bl on the bottom surface of the hole.
  • the size of the hole surface is the same as the size of the bottom of the hole.
  • overfocus F> 0
  • the size of the hole surface is slightly reduced and the size of the hole bottom is slightly increased.
  • a resist structure changes more sensitively to a focus setting amount in a structure such as an isolated hole than in a line structure such as a gate structure or a wiring structure. It has been found. In other words, when the focus process window is determined, the results are obtained more strictly when the isolated hole structure is used than when the line structure is used.
  • FIG. 9 shows the relationship between the focus amount (F) and the measured hole size (a, b) for the hole.
  • each graph shows the characteristics of the axis object, and by comparing the state of the hole surface with the state of the bottom surface of the hole, it is possible to know whether the focus is under or over. Note that the focus conditions shown in FIGS. 7 and 8 correspond to the focus range FR shown in FIG.
  • FIG. 10 is a flowchart showing a technique for managing a photoresist structure using the semiconductor measurement apparatus described above.
  • various types of photoresist structures can be measured.
  • a case where a hole structure is measured is shown as an example.
  • the irradiation position of the electron beam EB is moved to the position of the management target hole, and the electron beam EB is scanned to acquire an SEM image (step Sl 1).
  • the acquired image data is stored in the database device 170.
  • a separate line scan is performed to collect secondary electron waveforms, and the hole surface dimensions are measured and recorded in the database device 170 (step S12).
  • various constants hole diameter, hole short diameter, hole center position, etc.
  • a substrate current image (waveform) is acquired and stored in the database device 170 (step S13).
  • a separate line scan is performed to obtain the substrate current waveform, and the hole bottom size is measured and recorded in the database device 170 (step S14).
  • various evaluation values hole diameter, hole short diameter, hole center position, etc.
  • a shape comparison evaluation is performed using a comparison method (step S15). Specifically, we evaluate the geometric features of all shapes such as shape matching, area matching, orientation matching, and distortion matching. Then, a pattern mattress score or a correlation coefficient indicating how similar to the reference image is calculated.
  • the size of the hole surface and the size of the bottom surface of the hole, which are measured in advance as reference values are compared with the measurement values obtained by the line scan measurement in steps S12 and S14 (step S16). ). From the comparison so far, it is possible to determine whether the surface shape and bottom surface shape of the hole to be measured match the reference value or not. That is, it is determined whether or not the exposure amount and the focus amount match the reference value.
  • step S17 the range set in advance as the determination criterion and each evaluation value described above are compared, and the exposure condition determined to be within the reference value is used as the exposure condition within the process margin. Is determined (step S17). For example, by using a sample wafer prepared under various exposure conditions as described in FIG. 5 above, a series of steps are repeated at all measurement target points in the wafer to obtain a process window. Is possible.
  • the measurement operation of the shape of the hole surface and the shape of the bottom surface of the hole has been described separately, but these may be measured simultaneously when the electron beam is irradiated. Further, it is possible to acquire only the hole bottom shape by measuring only the substrate current without measuring the secondary electrons. In that case, only the focus amount is to be compared.
  • the information obtained from the evaluation target is not necessarily information that forms a complete image, and the waveform itself obtained by scanning several electron beams on the structure of the measurement target is a pattern.
  • the waveform itself obtained by scanning several electron beams on the structure of the measurement target is a pattern.
  • the method described above can also be applied to process condition management. For example, if the exposure conditions of an exposure device deviate from the optimum value for some reason, such as at a factory line, or if there are many exposure devices, it is easy to determine, check, or optimize the exposure conditions of each device. Can be performed. By plotting the exposure amount and focus used for exposure over time, it is possible to know changes over time in the apparatus parameters of the exposure apparatus. By summing up the same points on the wafer, the stability of the exposure system can be measured. By measuring the change in parameters that can be placed in the exposure apparatus, the shot dependency of the exposure apparatus can be measured. In this embodiment, it is possible to manage photoresist structures of various shapes. Here, a case where the hole structure is managed is shown as an example.
  • FIG. 11 shows a method for independently acquiring the measurement data force exposure amount and the focus amount at the management target point using the database.
  • the database 310 stores each substrate current waveform data when the exposure amount and the focus amount are changed.
  • the measurement data 300 is obtained by measuring the substrate current waveform in the measurement target hole, and the measurement data 300 is compared with the substrate current waveform data for each exposure condition recorded in the database 310.
  • the method described with reference to FIG. 10 can be applied to this comparison.
  • the exposure amount and the focus amount corresponding to the substrate current waveform data having the highest matching degree are output as the matching output 320.
  • the exposure amount E and the focus amount F are expressed as (E, F), (4, 4) is output as the matching output 320.
  • the exposure conditions of the exposure apparatus can be optimized by calculating the deviation (value difference) of the optimum value power of the exposure amount and focus amount of the apparatus. For example, when the exposure amount 4 and focus amount 4 are found to be the optimum conditions in the database, the result of pattern matching between the measurement result at the control point and the waveform recorded in the database results in the measurement result. Assume that the exposure amount is 6 and the focus amount is 6, and it is judged as defective. In this case, the optimum condition can be obtained by resetting the exposure amount and focus amount to the condition that the initial set value force is also minus 2.
  • the substrate current waveform data recorded in the database 310 is used to obtain the exposure amount and the focus amount.
  • the substrate current waveform data force The characteristic amount of the process structure (hole bottom size, The amount of residue etc. It may be compared with the source.
  • by using secondary electrons or reflected electrons rather than using only the substrate current waveform for comparison it is also possible to obtain feature quantities such as the hole surface size, which can be combined for more accurate evaluation. The value can be acquired.
  • These evaluation values can be displayed on a computer screen, printed on paper, or output as a file.
  • FIG. 12 shows a process window obtained by the semiconductor manufacturing method according to the present invention described so far.
  • the surface observation using the conventional SEM if the surface shape and size are within the allowable range, it was determined that it was within the process window.
  • the shape and size of the bottom surface, and the amount of a very small amount of resist residue on the bottom of the structure are within the process window only after entering the allowable value.
  • the amount of residues can be determined by observing the waveform and amplitude of the substrate current.
  • the exposure parameters actually used from the resist structure obtained by the exposure process Therefore, it is possible to optimize the conditions of the second exposure process that is taken as a measure when the exposure process fails. Therefore, the yield can be improved.
  • the exposure conditions can be finely controlled, so variations in the resulting devices can be drastically reduced and only devices with the desired performance can be manufactured in large quantities.
  • the defect in the resist process is related to various process defects such as etching, cleaning, and ion implantation, which are the subsequent processes, but it can be prevented and the yield is improved.
  • edge roughness at the interface between the resist and the base which is one important parameter for setting exposure conditions, so that true roughness can be defined. This makes it possible to measure the amount of roughness directly related to processes that were previously unknown.
  • the present invention is expressed as a semiconductor device manufacturing method.
  • the present invention is not limited thereto, and is expressed as a semiconductor device inspection method, a semiconductor device analysis method, a semiconductor device analysis method, a semiconductor device evaluation method, and the like. May be.
  • display devices such as LCDs are also the subject of the present invention.
  • the present invention is suitable for use in optimizing resist exposure conditions in a semiconductor device manufacturing process.

Abstract

　本発明の課題は、フォトレジスト工程を良好に管理し、半導体デバイスの製造効率を向上させることにある。 　本発明に係る半導体測定装置は、半導体基板上にフォトレジスト膜を形成するステップと、プロセス評価用の所定のパターンが形成されたマスクを用いて、ショット毎に異なる露光条件にて前記フォトレジスト膜を露光するステップと、前記フォトレジスト膜を所定の条件で現像して前記半導体基板上にフォトレジスト構造体を形成するステップと、前記フォトレジスト構造体が形成された前記半導体基板の表面に電子ビームを照射するステップと、前記電子ビームの照射に伴って前記半導体基板に発生する基板電流を測定するステップと、前記基板電流の波形からプロセスウインドーを算出するステップとを含むことを特徴とする。

Description

半導体デバイス製造方法
技術分野
[0001] 本発明は、半導体デバイス製造方法に関し、特に電子ビームを利用してフォトレジ スト工程の最適化を行うのに好適な方法に関する。
背景技術
[0002] 半導体デバイスは微細加工プロセスを用いて製造されている。この微細加工プロセ スは、シリコン基板 (ウェハー）上に塗布された感光性榭脂であるフォトレジストに、 C ADデータ、あるいはマスク上に形成された微細構造パターンを転写するための露光 工程を含んでいる。この露光工程は、写真の原理を利用した微細加工技術であり、 以下の工程から成る。
[0003] 第 1工程:シリコン基板上にフォトレジストを均一に塗布して乾燥させる。
第 2工程:微細構造の形状に対応したパターンが形成されたマスクを通してシリコン 基板上のフォトレジストに光を照射する。
第 3工程:フォトレジストを現像し、その未感光部分と感光部分とを分離する。
第 4工程：現像されたフォトレジストの形状を固定するために、これを高温で焼き固 め、フォトレジスト構造体が完成する。
[0004] ここで、露光工程には、露光条件として、フォーカスおよび露光量（ドース）という 2つ の重要なプロセスパラメータが存在する。これらフォーカスと露光量が適切であれば、 露光工程の終了後に意図した通りの正確なフォトレジスト構造体が得られる。
しかし、フォーカスが前後にずれると、フォトレジスト構造体の形状にシャープさが無 くなり、目標とするマスク寸法に対して誤差が生じる。また、ポジレジストの場合は、露 光量が少なければフォトレジスト構造体が太く残り、逆に露光量が多ければ、フオトレ ジスト構造体は細くなり、フォトレジスト構造体の一部が現像後により欠損するおそれ がある。このような場合、意図した通りのフォトレジスト構造体が得られないので、シリ コン基板上に形成される微細構造の不具合の原因となる。
[0005] 従って、露光工程では、フォーカスと露光量の両方を最適化することが重要である 。すなわち、露光工程の最適化とは、所望のデバイス構造が得られるように、フォー力 スと露光量の 2つのパラメータを合わせ込むことである。また、露光工程での処理結 果は、露光工程に用いる装置の状態によっても変動を受けるので、装置の状態が多 少変動しても所望の処理結果が安定的に得られるロバストな露光条件 (プロセスウイ ンドー）を求めることが実用上重要である。
[0006] ところで、従来、シリコン基板上に形成される微細構造は単純な幾何形状であり、従 つて露光工程により転写される構造も単純な幾何形状であった。例えば、電気の導 通をとるためのコンタクトホールやビアホールは単なる円形であり、トランジスタのゲー トは長方形であった。
また、プロセスを評価する際に測定対象となる微細構造の幾何形状の種類は数種 類に限られており、その特徴量の測定対象は少量であった。例えば、 nmオーダーの 寸法計測が可能な CDSEM (Critical Dimension Scanning Electron Microscope)を 用いて露光工程後にウェハー上に形成されたホール等の微細構造の表面寸法を何 点か計測し、その値が所望の範囲に入っているかどうかを調査する事で、最適な露 光条件を定めることができた。上述の CDSEMとは、加速した収束電子ビームを測定 対象に照射して跳ね返る電子の量を検出することで微細構造の画像を得る装置であ る。
[0007] しかし、近年、半導体技術の微細化が進み、最小サイズが 0. 1ミクロン以下になると 、従来には無い新しい構造が次々と導入されてきた。その代表的な構造の一つがダ マシン構造であり、この構造は、従来のホール構造の上に配線用の溝が形成されて いる。
さらに、露光技術を支援する目的で OPC (Optical Proximity Correction)という補正 技術が導入されている。この補正技術は、光の干渉効果を利用して波長以下の微細 構造パターンを形成して、所望の微細構造を正しく実現するために、本来の構造に は無 、特殊な形状の微細構造を新たに加える技術であり、その特殊な形状の微細 構造として、スキヤッタリングバー、セリフ、ハンマーヘッドなどがある。
[0008] 露光工程において、上述のような OPC用の特殊な付加構造が利用されるようにな ると、本来実現したい構造も付加的な構造の影響を受けるようになり、測定対象の種 類が増加する。
し力しながら、一般的にはこれらの中でプロセスとして最も実現困難な構造を簡単 に判断することは困難であるので、測定点数を減らすために代表点を選択することが できず、複雑な形状そのものが正しく形成されたかどうかを全ての場所で検査して、 その結果を踏まえてプロセスウィンド一を決定すると 、うことが行われるようになってき た。
そのための検査装置として、テストパターンでは無ぐ実際のデバイスを作製し、そ の全ての表面構造を高速検査する装置が使用されて 、る。
[0009] また、露光装置の 1時間当たりのシリコン基板の処理枚数は 60枚あるいは 120枚で あり、露光装置は高速な処理能力をもつが、半導体量産工場では、生産能力をさら に向上するために複数台の露光装置が設置されている。それぞれの露光装置の特 性は同じになるように設計、管理されている力 レンズや機械的な固体差があるため 、露光装置によって特性差が生じることは避けられない。また、レジスト材料の特性変 動も加わるので、予め理想的条件下で設定された露光条件が、必ずしも量産工場に おいても最適な条件となるとは限らない。
つまり、量産工場における露光結果は、単純にフォーカスと露光量の 2つのパラメ ータによって一義的に決定されるのではなぐ装置によって上記パラメータの値の最 適値が変化する。そのため、露光条件を最適化するためには全ての露光装置の露 光結果を検査する必要があり、非常に多くの時間を要している。
[0010] ここで、半導体製造工程におけるフォトレジストについての重要な特性を説明する。
フォトレジストは、後の工程の化学プロセスに対して耐性があり、フォトレジストで覆 われた個所は化学反応が起こらないため、実際にフォトレジストでィ匕学反応カゝら保護 される領域は、フォトレジストの表面形状 (上面形状）によって決定されるのではなぐ 保護対象の下地と接する底面部分の形状で決定される。従って、下地と接するフォト レジストの底面部分の形状を把握し、これを制御することが最も重要となる。
[0011] 以下に、図 13〜16を参照してレジストの底面形状の重要性を具体的に説明する。
図 13A, 13Bおよび図 14A, 14Bは、シリコン基板 133上に形成されたゲート材料 131をエッチングカ卩ェする際に、フォトレジスト 132の形状がエッチング処理に与える 影響を説明するための図である。
ここで、図 13Aは、フォトレジスト 132が良好に形成されている状態を示し、露光条 件が適切であった場合を示している。露光条件が適切であった場合にはレジスト 132 の側面形状が垂直状に形成される。これに対し、図 13Bは、露光条件が不適切であ つた場合のフォトレジスト 132の形状を示している。この場合、レジスト 132の上面形 状は図 13Aとほぼ等 、が、裾を有して 、るために底面形状は全く異なって！/、る。
[0012] 図 14A及び図 14Bは、上述の図 13A及び図 13Bに示す各フォトレジスト 132をマ スクとしてゲート材料 131をエッチングして得られる断面構造をそれぞれ示す。上述 の図 13Aに示す適切な形状を有するフォトレジスト 132によれば、図 14Aに示すよう に、ゲート材料 131が良好にエッチングされ、所望のゲート形状が得られる。
これに対し、上述の図 13Bに示すように不適切な形状を有するフォトレジスト 132に よれば、図 14Bに示すように、レジスト 132の裾の領域でゲート材料 131のエッチング 量が不足するため、ゲート材料 131も裾を引いた形状となり、ゲート配線間のショート という不具合を生じる。
このように、仮にフォトレジストの表面形状が均一に管理されていたとしても、フオトレ ジストの底面の形状管理されない限り、露光工程を完全に管理することはできない。
[0013] 図 15A, 15Bおよび図 16A, 16Bは、シリコン基板 154上に形成された酸化膜 151 とハードマスク 152をエッチングカ卩ェしてホールを形成する際に、フォトレジスト 153 の形状がエッチング処理に与える影響を説明するための図である。
ここで、図 15Aは、フォトレジスト 153が良好に形成されている状態を示し、露光条 件が適切であった場合を示している。これに対し、図 15Bは露光条件が不適切な場 合を示し、レジスト 153が裾を引 、た形状を呈して 、る。
[0014] 図 16A及び図 16Bは、上述の図 15A及び図 15Bに示す各フォトレジスト 153をマ スクとして酸ィ匕膜 151とハードマスク 152をエッチングして得られる断面構造をそれぞ れ示す。この例からも理解されるように、上述の図 15Aに示す適切な形状を有するフ オトレジスト 153によれば、図 16Aに示すように、酸化膜 151がホール HI 6Aの底ま で均一にエッチングされ、所望のホール形状が得られる。
[0015] これに対し、上述の図 15Bに示す不適切な形状を有するフォトレジスト 153によれ ば、ハードマスク 152との界面にレジスト 153の一部が残っているので、酸ィ匕膜 151 のエッチング速度が不均一となる。このため、図 16Bに示すように、酸化膜 151に形 成されるホール H16Bのサイズが小さくなる問題や、ホールが下地のシリコン基板 15 4に到達しなくなるといった問題が起き、導通不良などの不具合を生じる。
[0016] また、ホールがシリコン基板 154に到達したとしても、露光条件によって、その底面 の形状が歪む場合がある。（エッジラフネス）
図 17は、露光条件がホールの底面形状に与える影響の例を示す。良品の場合、 即ち露光条件が最適化されている場合、同図の（a)に示すように、ホールの底面形 状は、マスク上のパターンに対応した形状 Aを呈する。これに対し、露光条件が最適 化されていない場合には、同図の (b)に示すように楕円形状 Bを呈する場合や、同図 の（c)に示すように、歪な形状 Cを呈する場合がある。前述の通り、従来はこれら底面 構造およびその微細構造を管理することは出来な力つた。
[0017] 現在までに、フォトレジストの露光工程を最適化する方法として、以下の技術が知ら れている。
第 1の技術として、 CDSEMから得られる波形を処理してレジスト構造体の 3次元構 造を推定する方法が知られている (特許文献 1参照)。しかし、最近の研究結果にお いて、二次電子波形は、レジスト構造体の表面形状のみを反映し、真の底面形状を 反映しないことが明らかになつている。従って、前述の理由力も露光工程の最適化は 困難である。
[0018] 第 2の技術として、露光工程によって得られたレジスト構造体に電子ビームを照射し て二次電子波形を取得し、基準となる二次電子波形と比較してプロセス結果の類似 度を評価し、プロセス結果の良否を判定する方法が知られている（特許文献 2参照） 。しかし、前述の理由から、この方法を利用しても基準状態の定義そのものが正確で はないので、露光工程の最適化には不十分である。
[0019] 第 3の技術として、図 18のフローチャートに示す方法が知られている（特許文献 3参 照）。即ち、 1枚のウェハーにレジストを塗布し (ステップ S181)、種々のパターンを形 成したテストマスクを用いて上記ウェハー内で露光条件を変えて露光し (ステップ S 1 82)、このウェハーを現像して乾燥し (ステップ S183)、そして、 CDSEMによる表面 寸法測定 (ステップ SI 84)と、欠陥検査装置による表面パターンのチェック (ステップ S185)を行い、これらの結果からプロセスウィンド一を求め（ステップ S186)、これに より露光工程の最適化を図る。しかし、この従来技術によれば、欠陥検査装置は、光 または二次電子を用いて形状の測定を行うため、原理的にレジストの表面形状しか 測定できない。そのため、この方法を用いてもフォトレジスト構造体の真の底面形状 に関する情報は得られない。
特許文献 1：特開 2005— 64023号公報
特許文献 2：特開平 11― 345754号公報
特許文献 3：特開 2005 - 236060号公報
発明の開示
発明が解決しょうとする課題
[0020] 上述のように、プロセスを最適化するために最も重要なフォトレジスト構造体の底面 形状を把握し、これを適切に制御することができないという問題があった。具体的に は、フォトレジスト工程の評価において、レジスト膜表面の管理だけでは不十分であり 、レジスト膜の立体構造、特に底面構造を管理する必要がある。特に、プロセスばら つきの原因になる非常に薄いレジスト残渣ゃテ一リング、あるいはレジストの傾斜角 の制御も行う必要がある。
[0021] また、露光工程では、フォーカスが正常とみなせる範囲を決定することが重要であ るが、露光条件を最適化することが困難であるという問題があった。ホールの場合を 例にして説明すると、フォーカスが前後にずれると、それに伴いホール表面の径が変 化するが、フォーカスずれの方向に関わらず、ずれの絶対量に比例して径が変化す る性質がある。しかし、従来技術ではホール表面形状の変化のみを測定していたの で、フォーカスが変動した際に、フォーカスがプラスまたはマイナスのどちらに変化し たの力判断できな力つた。そのため、測定された値を用いて次回行われる露光の露 光装置を適切なフォーカスの設定値に制御するということが出来な力つた。
[0022] また、露光工程は再処理が可能な工程であり、失敗が判明した場合にはレジストを 剥離して露光工程を再度行うことが可能である。そこで、 1回目の露光条件を基準と して 2回目の露光条件を修正することが一般に行われる。しかし、上述のとおり、従来 の表面形状だけを観察する手法では、露光量の過不足は把握できる力 フォーカス がプラス Zマイナスの何れの方向にずれて 、るのかを判断することができず、フォー カスに関しては露光条件を最適化できないという大きな問題があった。
その他にも、従来は、パターンを大規模に検査する必要があるので多大な時間を 必要とし、検査時に照射される電子ビームや光によって検査対象にダメージを与える という問題もあった。
[0023] 本発明は上記事情を考慮してなされたもので、その目的は、フォトレジスト工程を良 好に管理し、半導体デバイスの製造効率を向上させることである。
課題を解決するための手段
[0024] 上記の課題を解決するため、本発明に係る半導体デバイス製造方法は、半導体基 板上にフォトレジスト膜を形成するステップと、プロセス評価用の所定のパターンが形 成されたマスクを用いて、ショット毎に異なる露光条件にて前記フォトレジスト膜を露 光するステップと、前記フォトレジスト膜を所定の条件で現像して前記半導体基板上 にフォトレジスト構造体を形成するステップと、前記フォトレジスト構造体が形成された 前記半導体基板の表面に電子ビームを照射するステップと、前記電子ビームの照射 に伴って前記半導体基板に発生する基板電流を測定するステップと、前記基板電流 の波形力 プロセスウィンド一を算出するステップとを含む。
[0025] 前記半導体デバイス製造方法にぉ ヽて、半導体基板上にフォトレジスト構造体を形 成するステップと、前記フォトレジスト構造体が形成された前記半導体基板の表面に 電子ビームを照射するステップと、前記電子ビームの照射に伴って前記半導体基板 に発生する基板電流を測定するステップと、前記基板電流の波形から得られるプロ セス評価値とプロセスウィンド一とを比較するステップと、前記比較の結果から露光ェ 程の良否を判定するステップとを含む。
[0026] 前記半導体デバイス製造方法にぉ ヽて、半導体基板上にフォトレジスト膜を形成す るステップと、プロセス評価用の所定のパターンが形成されたマスクを用いて、ショット 毎に異なる露光条件にて前記フォトレジスト膜を露光するステップと、前記フォトレジ スト膜を所定の条件で現像して前記半導体基板上にフォトレジスト構造体を形成する ステップと、前記フォトレジスト構造体が形成された前記半導体基板の表面に電子ビ ームを照射するステップと、前記電子ビームの照射に伴って前記半導体基板に発生 する基板電流と、二次電子あるいは反射電子を測定するステップと、前記基板電流 の波形と二次電子あるいは反射電子の波形とからプロセスウィンド一を算出するステ ップとを含む。
[0027] 前記半導体デバイス製造方法にぉ ヽて、半導体基板上にフォトレジスト構造体を形 成するステップと、前記フォトレジスト構造体が形成された前記半導体基板の表面に 電子ビームを照射するステップと、前記電子ビームの照射に伴って前記半導体基板 に発生する基板電流と、二次電子あるいは反射電子を測定するステップと、前記基 板電流の波形と二次電子あるいは反射電子の波形とから得られる評価値とプロセス ウィンド一とを比較するステップと、前記比較の結果から露光工程の良否を判定する ステップとを含む。
[0028] 前記半導体デバイス製造方法にお!、て、前記波形と基準波形とを比較して、前記 露光工程の良否を判定することを特徴とする。
[0029] 前記半導体デバイス製造方法において、前記波形から前記フォトレジスト構造体の 特徴量を抽出するステップを更に含むことを特徴とする。
[0030] 前記半導体デバイス製造方法にお!ヽて、前記露光工程が否と判定された場合に、 前記露光工程を再度行うことを特徴とする。
[0031] 前記半導体デバイス製造方法にお!、て、前記露光工程の露光条件あるいは判定 結果を、コンピュータ画面、紙、ファイルの何れかに出力するステップを含むことを特 徴とする。
[0032] 前記半導体デバイス製造方法において、ショット毎に露光条件を変更して第 1半導 体基板上に作製された第一のパターンを有するフォトレジスト構造体に電子ビームを 照射して、前記第 1半導体基板に発生する第 1基板電流を測定し、前記第 1基板電 流の波形と前記露光条件とを対応付けてデータベースに記録するステップと、露光 工程を経て第 2半導体基板上に作製された第二のパターンを有するフォトレジスト構 造体に電子ビームを照射して、前記第 2半導体基板に発生する第 2基板電流を測定 するステップと、前記第二のパターンより得られた第 2基板電流の波形を前記データ ベースに記録された第 1基板電流の波形と比較し、波形の一致する第 1基板電流の 波形に対応づけられた露光条件をマッチング出力として得るステップと、前記マッチ ング出力から露光量とフォーカス量を計算するステップとを含む。
[0033] 前記半導体デバイス製造方法において、前記計算された露光量およびフォーカス 量と基準プロセス条件とを比較するステップと、前記露光量およびフォーカス量と前 記基準プロセス条件との差を得るステップと、露光装置の初期設定値を前記差の分 だけ変更するステップとを含むことを特徴とする。
[0034] 前記半導体デバイス製造方法にお!、て、前記第二のパターンより得られた基板電 流の波形力 前記フォトレジスト構造体の特徴量を得るステップと、前記特徴量と基 準プロセス条件とを比較して前記特徴量と前記基準プロセス条件との差を得るステツ プと、露光装置の設定値を前記差の分だけ変更するステップと
を含むことを特徴とする。
[0035] 前記半導体デバイス製造方法において、前記露光工程により形成されるフォトレジ スト構造体が、ゲート構造のパターンとホール構造のパターンとを備えて 、ることを特 徴とする。
[0036] 前記半導体デバイス製造方法にお!、て、二次電子波形および反射電子波形を前 記半導体基板上のフォトレジスト構造体から取得して、前記二次電子波形および前 記反射電子波形と前記基板電流波形の両方から評価値を決定することを特徴とする
[0037] 前記半導体デバイス製造方法において、測定対象に導電性膜を形成した後にレジ ストを塗布し測定に供する事を特徴とする。
発明の効果
[0038] 本発明によれば、フォトレジスト工程を良好に管理し、半導体デバイスの製造効率 を向上させることができる。
図面の簡単な説明
[0039] [図 1]本発明の実施形態に係る半導体デバイス製造方法を実施するために用いる半 導体デバイス測定装置のブロック図である。
[図 2]本実施形態に係る半導体測定装置における電子ビームの走査座標と基板電流 および二次電子の強度との関係を示す図である。 圆 3]本実施形態に係る半導体測定装置における電子ビームの照射時間と基板電流 および二次電子の強度との関係を示す図である。
圆 4]本発明の実施形態に係る半導体デバイス製造方法のプロセスウィンド一設定 方法の手順を示すフローチャートである。
圆 5]本実施形態に係る半導体デバイス製造方法におけるプロセス条件を決定する ため露光条件を説明するための図である。
圆 6]本実施形態に係る半導体デバイス製造方法におけるプロセス条件を決定する ためのパターンの配置例を示す図である。
[図 7]ホールが疎に配置された場合のフォーカス量とホール形状との関係を示す図で ある。
[図 8]ホールが密に配置された場合のフォーカス量とホール形状との関係を示す図で ある。
[図 9]フォーカス量とレジストのホールサイズとの関係を示す図である。
[図 10]本発明の実施形態に係る半導体デバイス製造方法のフォトレジスト構造体の 管理方法の手順を示すフローチャートである。
[図 11]本実施形態に係る半導体デバイス製造方法における露光条件を決定するた めに使用されるデータベースの構成を示す図である。
圆 12]本実施形態に係る半導体デバイス製造方法におけるプロセスマージンと良品 との関係を示す図である。
[図 13A]ゲート材料を加工する場合のレジストの形成例 (適切な露光条件) )を示す図 である。
[図 13B]ゲート材料を加工する場合のレジストの形成例（不適切な露光条件）を示す 図である。
[図 14A]適切な露光条件で形成されたレジストを用いて加工されたゲート材料を示す 図である。
[図 14B]不適切な露光条件で形成されたレジストを用いて加工されたゲート材料を示 す図である。
[図 15A]酸ィ匕膜にコンタクトホールを形成する場合のレジストの形成例 (適切な露光 条件)を示す図である。
[図 15B]酸ィ匕膜にコンタクトホールを形成する場合のレジストの形成例（不適切な露 光条件)を示す図である。
[図 16A]適切な露光条件で形成されたレジストを用いて酸化膜に形成されたコンタク トホールを示す図である。
圆 16B]不適切な露光条件で形成されたレジストを用いて酸ィ匕膜に形成されたコンタ タトホールを示す図である。
[図 17]レジストに形成されたホールの底面形状を示す図である。
[図 18]従来技術に係る露光条件決定方法の手順を示すフローチャートである。 符号の説明
10 電子銃
11 電子ビーム源
12 レンズ
13 アパーチャ一
14 偏向装置
15 対物レンズ
20 真空チャンノ ー
21 XYステージ
22 卜レイ
23 半導体基板
24 二次電子検出器
30 電流測定装置
40 高圧電源
100 シーケンス制御装置
110 フォーカス制御装置
120 二次電子画像波形記録装置
130 基板電流画像波形記録装置
140 パターンマッチングエンジン 150 波形処理装置
160 表示装置
170 データベース装置
発明を実施するための最良の形態
[0041] 以下、図面を参照して本発明の一実施形態について説明する。
図 1は、本発明に係る半導体デバイス製造方法を実施するために用いる半導体測 定装置である。この半導体測定装置は、測定対象物 (試料)である半導体基板 23に 電子ビーム EBを照射し、該電子ビーム EBによって誘起された基板電流を測定し、 該基板電流から上記半導体基板 23に形成されたホール等の微細構造の評価値を 得ることを基本原理として 、る。
[0042] 同図に示すように、測定対象物 (試料)である半導体基板 23を収容する真空チャン バー 20の上部には、電子ビーム EBを発生する電子銃 10が取り付けられている。電 子銃 10は電子ビーム源 11を備え、この電子ビーム源 11には高圧電源 40が接続さ れている。電子銃 10の内部には、上記電子ビーム源 11からの電子流の放出方向に 沿って、レンズ 12、アパーチャ一 13、偏向装置 14、対物レンズ 15がこの順に配置さ れている。また、電子ビーム EBのエネルギー、電流量、フォーカス状態も任意に制御 可能となっている。
[0043] 真空チャンバ一 20の内部には、半導体基板 23を支持するための XYステージ 21と 、この XYステージ 21上に固定されたトレィ 22とが収容され、トレイ 22上には半導体 基板 23が載置されている。上記電子銃 10から放出される電子ビーム EBの照射方向 は、トレイ 22上に載置された半導体基板 23の表面に向けられており、 XYステージ 2 1でトレイ 22の位置を移動させることにより、半導体基板 23に対する電子ビーム EBの 照射位置を調整することが可能となって ヽる。必要に応じて Zステージを有してもかま わない。
[0044] また、真空チャンバ一 20内部には、電子ビーム EBの照射に伴って半導体基板 23 の表面力 放出される二次電子を検出するための二次電子検出器 24あるいは図示 しない反射電子検出器が設けられている。他には、真空チャンバ一 20内部には、半 導体基板 23にバイアス電圧を印加するための図示しない電極が設けられ、この電極 にバイアス電圧を供給する電圧印加装置は真空チャンバ一 20外部に設けられてい る。真空チャンバ一 20の内部の真空度は、例えば 10のマイナス 6乗 [torr]程度に維 持される。
[0045] ここで、電子銃 10から照射された電子ビーム EBを nmオーダーの位置精度で半導 体基板表面の測定対象に照射するために、固定された電子ビーム EBの照射軸に対 して相対的に半導体基板 23の位置を XYステージ 21により移動させるようになって ヽ る。 XYステージ 21の駆動装置としてはパルスモーター、リニアモーターや超音波モ 一ターあるいは圧電素子などが利用される。レーザー測長器やレーザースケール等 、高精度位置測定技術を併用することにより、 XYステージ 21上に載置された半導体 基板 23の位置精度は数 nm程度に制御される。また、試料カゝら対物レンズまでの距 離変化に応じて電子ビーム EBのフォーカス高さを変えるために、電子ビーム照射位 置の高さを測定するための装置や、あるいは逆に高さを一定にするために Z軸に沿 つて半導体基板 23を移動可能なステージを用いることもある。
[0046] トレイ 22には、電流測定装置 30が接続されており、半導体基板 23に誘起された基 板電流がトレイ 22を介して電流測定装置 30により測定されるようになっている。電流 測定装置 30は、測定した基板電流値をデジタル信号に変換する AZD変換器を備 えており、測定値をデジタルデータとして出力する。データは全てデータベースに蓄 積される。
[0047] また、本半導体測定装置は、シーケンス制御装置 100、フォーカス制御装置 110、 二次電子画像波形記録装置 120、基板電流画像波形記録装置 130、パターンマツ チングエンジン 140、波形処理装置 150、表示装置 160、データベース装置 170を 備え、これらは、コンピュータ等の情報処理装置 (CPU、メモリ、ディスク、 DSP等）上に 構築されている。
[0048] このうち、シーケンス制御装置 100は、測定対象ウェハーを搬送したり、基板電流の 測定時に電子ビーム EBが半導体基板 23の表面を走査するように偏向装置 14を制 御すると共に、半導体基板 23に対する電子ビーム EBの照射位置を設定する際に電 子ビーム EBの照射位置を高精度に調整するためのパターンマッチングに関する制 御を担うものである。 [0049] ここで、パターンマッチングについて補足説明すると、半導体基板上に形成された ホール等のパターンの位置は、同一ロットであっても半導体基板ごとにわずかに異な る。これを調整するため、 XYステージ 21による位置合わせと併用して、半導体基板 ごとに実際のパターンと基準パターンとを比較するパターンマッチングを実施し、実 際のパターンと基準パターンとが一致するように電子ビーム EBの照射位置をシフト する。これにより、半導体基板ごとに数 nmの精度で電子ビームの照射位置を正確に 調整する。
[0050] フォーカス制御装置 110は、対物レンズ 15のフォーカス位置を制御するものであり 、測定時に対物レンズ 15のフォーカス位置を制御することにより電子ビーム EBのフ オーカス量を制御し、この電子ビーム EBの先端を所望のサイズ及び形状に設定する ためのものである。電子ビーム EBのフォーカス量（対物レンズ 15のフォーカス位置） を設定する方法としては、ウェハー表面力もの距離を光学的あるいは電気的に求め て、その距離を元にフォーカス量を設定する方法、電子ビームを走査して得られた画 像が最も鮮明になる状態、あるいは二次電子のコントラストが最大になる状態力 フォ 一カス量を設定する方法、電子ビームを照射した際の基板電流値によって得られる 画像が最も鮮明になる状態、あるいは基板電流コントラストが最大になる状態力 フ オーカス量を設定する方法などを利用することができる。レーザー光学的、静電容量 的に求めることも出来る。
[0051] 二次電子画像波形記録装置 120は、二次電子検出器 24によって検出された二次 電子により形成される画像を記録するものである。基板電流画像波形記録装置 130 は、電流測定装置 30によって測定された基板電流により形成される画像を記憶する ものである。
[0052] パターンマッチングエンジン 140は、実際のパターンと基準パターンとを比較するも のである。波形処理装置 150は、上記基板電流波形を波形整形して不要なノイズ成 分を除去し、波形の評価値 (ホール径など)を演算するものである。表示装置 160は 、評価値を表示するものである。データベース装置 170は、波形処理装置 150で演 算された上記評価値をデータベース化して格納するものである。
[0053] 次に、本半導体測定装置の動作を説明する。 先ず、電子ビーム EBにより半導体基板 23の表面上の所定領域を 2次元走査する。 測定の際に、ホール底や構造物の下部形状を正確に測定するためには、測定対象 に照射される電子ビーム軸が測定対象表面に対して一定の距離、入射角度に保た れている必要がある。それらを実現するため、電子ビームを測定対象に対して平行に 移動させる必要がある。そこで、この 2次元走査では、半導体基板 23の表面に対して 電子ビーム EBを垂直に照射し、電子ビーム EBの先端が所望のサイズになるように 対物レンズ 15のフォーカス位置を制御すると共に、偏向装置 14にのこぎり波状の制 御電圧を加えることにより走査を等間隔かつ一定速度でライン状に繰り返し行う。電 子ビーム走査に伴 、他の電子レンズを同時に動作させ、レンズの非線形性を補正す る事も行われる。この走査により、電子ビーム EBが照射された半導体基板 23の表面 上の微小領域から二次電子および反射電子が生じ、また半導体基板 23に基板電流 が誘起される。
[0054] 上述の走査により半導体基板 23に誘起された基板電流は、電流測定装置 30によ つて測定され、必要なダイナミックレンジを有する電気信号に変換される。この電気信 号は、信号の品質が劣化しないように即座にサンプリングされて、必要な分解能を持 つデジタル信号に変換される。例えば、このデジタル信号の分解能は 16ビットであり 、そのサンプリング周波数は 400MHzである。
[0055] このようにして電子ビーム EBの走査により得られた基板電流の測定値は、ホールの 底面構造に関する情報を含み、座標 (電子ビームの照射位置)又は測定時間 (電子 ビーム EBの照射時刻）の関数で表される波形情報として、基板電流画像波形記録 装置 130 (例えばメモリー、ハードディスク）にデジタル記録される。
[0056] 一方、上述の走査により半導体基板 23の表面上の微小領域から発生した二次電 子は、二次電子検出器 24によって検出される。この二次電子の検出には良く知られ たフォトマルチプライヤーやマルチチャンネルプレートあるいは単純な電極を用いて 直接二次電子を回収し、電流信号とする方法がある。ここで、重要な事は、二次電子 検出装置 24で検出される二次電子の量が実際に発生する二次電子の量に比例す る関係が得られる事であり、本実施形態では、二次電子検出器 24の出力値は、入力 した電子数に正確に比例するように設定される。これにより、小信号領域から大信号 領域に至るまで二次電子を直線的に検出する。
[0057] これに対し、通常の SEMでは、二次電子を 2値画像として表現する事を目的として Vヽるため、信号がある場合と無!、場合で検出値が大きな差を持つように設定されて!ヽ る。即ち、非常に少ない電子が検出器に入力されている場合は検出値が 0とされ、あ る閾値以上の電子が入力されると大きな検出値を発生するような非線形特性を有す る増幅器になっている。
[0058] 上述の走査により得られた二次電子の測定値は、半導体基板 23の表面構造に関 する情報を含み、測定座標 (電子ビームの照射位置)又は測定時間 (電子ビーム EB の照射時刻）の関数で表される画像情報として、二次電子画像波形記録装置 120 ( 例えばメモリー、ハードディスク）にデジタル記録される。
また、半導体基板 23の表面上の微小領域力も発生した反射電子については、図 示しない反射電子検出器によって検出され、その検出値から得られる反射電子画像 が図示しない反射電子画像記録装置にデジタル記録される。
[0059] なお、二次電子と反射電子はエネルギーや放出方向の差によって区別できるが、 検出装置の種類によっては、区別せずに一緒にして取り扱うこともできる。また、二次 電子検出器 24および反射電子検出器（図示なし)のそれぞれについては、複数台配 置してもよぐその場合は検出器の台数に応じて独立に情報を記録できる構成とする ことが望ましい。もちろん、二次電子検出器 24および反射電子検出器（図示なし)の それぞれを 1台ずつ配置してもよい。
[0060] 以上のようにして測定された基板電流の波形は、不要なノイズや高周波成分を除 去するために、波形処理装置 150により波形整形される。上記波形処理の例として は、移動平均フィルター処理、特定の周波数を取り除く波形処理、あるいは特定の周 波数の信号だけを取り出すフィルター処理等がある。これらの波形整形処理はハー ドウエアで行われても、ソフトウエアで行われても良 ヽ。
[0061] また、波形処理装置 150は、波形整形された波形のエッジをエッジ抽出アルゴリズ ムを用いて抽出し、エッジの座標値に対して近似関数を適用することにより、波形の 2 次元的形状を数学的に表現する。具体的には、上述のエッジの座標値に対して例え ば円または楕円の近似関数などを適用し、この近似関数の値とエッジの座標値との 誤差が最小になるように、近似関数を規定する各種のパラメータをフィッティングする
。これにより、波形の 2次元的形状が表現される。
[0062] また、波形処理装置 150は、パラメータがフィッティングされた上述の近似関数や、 複数波形相互の計算結果を用いて、波形の評価値を演算する。例えば、評価値とし ては、線幅、ホールの直径、ホールの短径、ホール中心位置、ホール傾斜角度、ホ ール回転角度、ホール真円度、ホール歪量、エッジラフネス等が演算される。この波 形の処理には基準波形との直接的な比較も含まれており、例えば波形同士のパター ンマッチング、あるいは相関関数を用いて近似度を評価することなども含まれる。これ らの評価値は、コンピュータディスプレイ等の表示装置 160に数値、表、グラフ、図形 として表示され、或いはデータベース装置 170にデジタルデータのファイルとして保 管される。また、図示しない外部のプリンタを用い、紙にプリントして出力することも可 能である。
[0063] 本実施形態では、上述の図 1に示す半導体測定装置を用いて、フォトレジスト工程 を管理する。
図 2は、電子ビーム EBの照射座標の関数として、上述の電流測定装置 30により測 定される基板電流 Ikの強度と、二次電子検出器によって検出される二次電子 Ieの強 度とを、測定部位に対応付けて示したものである。この例では、シリコン基板 200の上 にレジスト 201が形成され、このレジスト 201の一部に開口部 Hが形成されている。こ の開口部 Hにはシリコン基板 200の表面が露出して!/、る。
[0064] 開口部 Hを横断するようにして電子ビーム EBでレジスト 201の表面をライン状に走 查すると、電子ビーム EBが開口部 Hを走査したときに基板電流 Ikが増加する。これ は、開口部 Hにおいて電子ビーム EBがシリコン基板 200に入射するためである。こ のとき、シリコン基板 200に電子ビームが入射する領域は、開口部 Hの底面に相当す る領域に限定される。従って、この基板電流 Ikの波形から、開口部 Hの底面形状を 把握することが可能になる。この開口部 Hの底面形状とレジスト 201の底面形状は境 界が一致するので、開口部 Hの底面形状はレジスト 201の底面形状をも表している。
[0065] また、同図において、電子ビーム EBがレジスト 201の表面を走査しているときに二 次電子 Ieが増加し、開口部 Hでは二次電子 Ieが減少する。従って、二次電子 Ieの波 形からレジスト 201の表面形状を把握することができる。このレジスト 201の表面形状 と開口部 Hの上部は境界が一致するので、レジスト 201の表面形状は、開口部 Hの 上部の形状をも表している。
[0066] 図 3は、上述の電子ビーム EBを電子ビームシャワー EBSとして半導体基板全面に 一括照射し、時間の関数として基板電流 Ikと二次電子 Ieの各強度を示したものであ る。照射開始と同時に各電流の強度が増加し、照射終了と同時に各電流の強度が 減少する。二次電子 Ieの強度は、レジスト 201の表面形状とサイズにより変化し、基 板電流 Ikの強度は、開口部 Hの底面形状とサイズ、あるいは残渣の有無や量等によ り変化するため、これらの電流強度からレジスト構造体の形成状態を把握できる。こ れらの電流値は、記録装置に記録されて後述の各種の評価に利用される。
[0067] 次に、図 4に示すフローに沿って、半導体装置の製造工程において上述の半導体 測定装置を用いてプロセスウィンド一を設定する方法を説明する。
まず、シリコンウェハー、 SOI (Silicon On Insulator)あるいは酸化物、金属等が堆積 されたサンプルウェハーを用意する。このサンプルウェハー上に、必要によっては導 電性反射防止膜などを形成した後、フォトレジストを塗布する (ステップ Sl)。このフォ トレジストは、スピン塗布あるいはインクジェット塗布など様々な方法で塗布できる。こ こで、このフォトレジスト材料としては、従来力も使用されている榭脂にカロえて、ナノ力 一ボンや種々の最新ノンレジストを用いても良い。レジスト塗布後、レジストをベータ 炉により乾燥させる（ステップ Sl)。即ち、サンプルウェハーを、例えばべーク炉中で 8 0度から 90度程度に加熱し、レジストに含まれる溶剤を蒸発させる。
[0068] 次に、乾燥されたサンプルウェハーに対して、例えば、図 5に示したように、同じパタ ーンのマスクを用いてショットごとにフォーカス量と露光量を変えて露光を行う（ステツ プ S2)。本実施形態では、ショットごとにフォーカス量を ±0. 3ミクロン、露光量を ± 1 5%の幅になるようにそれぞれ独立に変化させている。もちろん、露光パラメータは、 ショット単位に限られず、さらに細かい単位、幅で変化させても良い。
[0069] 次に、サンプルウェハーを、予め定められた現像条件に設定されたレジスト自動現 像器に導入し、レジストを現像して乾燥させる (ステップ S3)。さらに、必要に応じて、 レジストを硬化させるための紫外線照射、電子線照射、あるいは加熱を行う。このェ 程によってレジストはより強固な形状を持つようになる。
[0070] 次に、上記プロセスを経てサンプルウェハーの表面に形成されたレジスト構造体を 、前述の半導体測定装置を用いて測定する。この測定では、電子ビームを測定対象 に対して走査、あるいは一括に照射して、前述のような基板電流 Ik、二次電子 Ie、あ るいは反射電子の位置情報波形または時間情報波形を取り込む。必要に応じて取り 込まれた波形力 レジストの表面寸法、表面形状、底面寸法、底面形状、残渣等の 特徴量を抽出する (ステップ S4)。
[0071] 次に、プロセスウィンド一を求める（ステップ S5)。具体的には、プロセスウィンド一を 決定するための評価基準となる所定の標準波形と、レジスト構造体から得られた測定 波形（上述の特徴量を取得した波形）とにっ 、てパターンマッチング法などを用いて 直接相関計算する事により、標準波形に対する測定波形のずれ量 (相関係数、また は或る種の距離)を測定する。この標準波形としては、例えば、標準的な露光条件（ ジャストフォーカスおよびジャスト露光量)を適用して予め得られた波形を用いる。予 め、プロセスとして許容可能な波形を上記距離の範囲として設定しておくことで、その 相関値を用いてプロセスウィンド一を決定する事ができる。
[0072] また、上記測定結果と予め決められて!、るプロセス誤差許容量 (マージン）との比較 を行い、測定値がその範囲内に入って良品が得られる露光条件範囲を、露光工程の プロセスウィンド一としても良い。
このようにして得られたプロセスウィンド一を用いればフォトレジスト工程を適切に管 理することができ、このようなプロセスウィンド一内に収まるように露光条件を設定す れば、フォトレジスト工程を安定ィ匕させることができ、デバイスを正常かつ安定的に作 製することができる。
上記プロセスウィンド一は、上述したように実験的に取得したものを利用しても良ぐ OPCの場合には、 OPCの効果をシミュレーションして比較しても良い。 CADデータを 用いて OPC露光シミュレーションを行うことにより、もっとも露光工程におけるプロセス が困難なパターンを自動選択することも出来る。勝手なパターンを選んでプロセスゥ インドーを測定するよりも、もっとも形成困難と思われるパターンを測定対象に選んで プロセスウィンド一を選択した方力 より正確な、タイトなプロセスウィンド一を得る事 が出来る。
[0073] 一般的には、標準となる露光条件を定量的に評価するために、マスクとしてテスト用 のパターンを用いる。
図 6は、その一例を示している。テストパターンには、ホール構造やゲート構造を種 々の大きさや密度で形成したものを用いる。図 6では、領域 611には、大きなサイズ のゲートパターンが配置され、領域 612には、 目的とするプロセステクノロジーノード で標準的なサイズのゲートパターンが配置され、領域 613には、小さなサイズのゲー トパターンが配置されている。また、領域 621には、ホール配置の粗密による影響を 評価するためのパターンが配置され、領域 622には、ホールサイズによる影響を評価 するためのパターンが配置され、領域 623には、ホール形状による影響を評価するた めのパターンが配置されて 、る。
[0074] また、露光はショットと呼ばれる 2 X 3cm程度の領域に対して行われるため、その領 域内で露光量の分布を生じる。そのような露光量の分布による影響を評価するため に、ショット範囲に対して対称あるいは非対称に評価パターンを置き、露光装置のシ ヨット内分布による影響も評価できるようにする。
[0075] 図 7は、フォーカス量 Fの分布を考慮した具体的な露光工程の最適化方法を示して おり、孤立ホールを形成するための露光工程において、フォーカス量 Fを変えたとき に起こるプロセス結果の変化を示して 、る。
図 7において、シリコン基板 70にはレジスト 71が塗布され、このレジスト 71にはマス クパターンに対応したホール Hが形成されて!、る。
[0076] 図 7から分力るように、フォーカス量 Fがマイナス側にずれてアンダーフォーカス状 態となつた場合 (F< 0)には、ホールの底に到達する光が減少するため、ホール表面 でのサイズは大きくなり、ホール底面サイズが小さくなる。同図では、例えば、フォー カス量 Fが「― 0. 2」の場合には、ホール表面でのサイズ alは、ホール底面でのサイ ズ blよりも大きくなつている。また、フォーカス量 Fが適正な場合 (F = 0)にはホール 表面とホール底面のサイズ差が最も小さくなる（逆にこの場合を適正露光と定義する こともできる）。そして、フォーカス量 Fがプラス側にずれてオーバーフォーカス状態と なった場合 (F>0)、ホール表面のサイズよりもわずかにホール底面のサイズが大きく なり、ホール表面サイズはフォーカス量が適正な場合よりも小さくなる。ホール表面の サイズとホール底面のサイズは、前述のように、二次電子 Ieおよび基板電流 Ikから知 ることがでさる。
[0077] 図 8は、複数のホールを密に作製する露光工程においてフォーカス量 Fを変えた場 合を示している。上述の孤立ホールの場合と同様に、アンダーフォーカスの場合 (F < 0)は、ホール表面サイズがジャストフォーカスの場合と比較して大きくなり、ホール 底面サイズは小さくなる。同図では、例えば、フォーカス量 Fが「ー0. 2」の場合には、 ホール表面でのサイズ alは、ホール底面でのサイズ blよりも大きくなつている。フォ 一カス量 Fが適正な場合 (F = 0)は、ホール表面のサイズとホール底面のサイズは等 しくなる。そして、オーバーフォーカスの場合 (F>0)、ホール表面のサイズはわずか に小さくなり、ホール底面のサイズがわずかに大きくなる。
[0078] このように、ホール表面のサイズとホール底面のサイズとを同時に管理する事で、二 次電子 Ieによる表面の観察だけでは判断できな力つたフォーカスの方向（プラス Zマ ィナス）と量を正確に知る事が出来、露光工程のフォーカスウィンド一を非常に正確 に決める事ができるようになる。
[0079] また、実験によれば、ゲート構造や配線構造のようなライン状の構造物よりも、孤立 ホールのような構造物の方がフォーカスの設定量に敏感にレジスト構造体が変化す ることが判明している。つまり、フォーカスのプロセスウィンド一を決定する際には、ラ イン状の構造物を用いるよりも、孤立ホール構造を用いて行った方がより厳 、結果 が得られる。
従って、ライン状の構造物に対するフォーカスウィンド一を求める場合にも、孤立ホ ール構造を同時に形成し、それを測定する事によって、より正確なフォーカスに関す るプロセスウィンド一を求めることや、実際に行われたフォーカス状態を把握すること が可能となる。
[0080] 図 9は、ホールに関してフォーカス量 (F)と、測定されたホールサイズ (a, b)との関 係を示したものである。フォーカス量 (F)がマイナス側にずれているときは、ホール表 面のサイズもホール底面のサイズも共に小さい。そして、フォーカス量 (F)が適正値 に近づくに従い、両者のサイズは大きくなり、フォーカス量 (F)が適正値に到達したと ころで両者が同じ大きさになる。さらにフォーカス量 (F)がプラス側にずれると、逆に ホール底面のサイズが大きくなり、ホール表面サイズを超える。
さらにフォーカス量 (F)がずれると、両者ともサイズが小さくなる傾向を示す。グラフ 力 明らかなように、それぞれのグラフは軸対象の性質を示し、ホール表面の状態と ホール底面の状態を比較することで、フォーカスがアンダーかオーバーかを知る事が できる。なお、図 7、 8に示されたフォーカス条件は、図 9に示されたフォーカス範囲 F Rに相当する。
[0081] 図 10は、前述の半導体測定装置を用いて、フォトレジスト構造体の管理を行う手法 を示すフローチャートである。本実施形態は、各種形状のフォトレジスト構造体の測 定が可能であるが、ここでは、一例としてホール構造の測定を行う場合を示す。 まず、図 1に示す XYステージ 21を利用して、管理対象ホールの位置に電子ビーム EBの照射位置を移動させ、電子ビーム EBを走査して SEM像を取得する (ステップ Sl l)。この取得された画像データはデータベース装置 170に蓄積される。場合によ つては、別途ラインスキャンを行って二次電子波形を収集し、ホール表面の寸法計測 を行い、データベース装置 170に記録する（ステップ S12)。この計測により、フオトレ ジスト構造体の表面形状を定める各種定数 (ホールの直径、ホールの短径、ホール 中心位置等)が算出される。
[0082] 続 、て、基板電流像 (波形)を取得してデータベース装置 170に蓄積する (ステップ S13)。場合によっては、別途ラインスキャンを行って基板電流波形を取得し、ホール 底のサイズ計測を行い、データベース装置 170に記録する（ステップ S 14)。この計測 により、フォトレジスト構造体の底面形状を定める各種評価値 (ホールの直径、ホール の短径、ホール中心位置等）が算出される。
[0083] 続 、て、予め基準画像として取得されて 、る良品の SEM画像と基板電流像を、測 定対象ホールから新たに取得された SEM像および基板電流像と、パターンマツチン グ等の比較手法を用いて形状比較評価を行う (ステップ S15)。具体的には、形状の 一致度や、面積の一致度、向きの一致度、歪の一致度等あらゆる図形のもつ幾何学 的特徴を評価する。そして、基準画像とどの程度類似しているかを示すパターンマツ チンダスコアあるいは相関係数などを計算する。 [0084] 続いて、予め基準値として測定されているホール表面のサイズおよびホール底面の サイズ等と、ステップ S 12および S 14でラインスキャン計測により得られた計測値とを 比較する (ステップ S 16)。ここまでの比較で、測定対象ホールの表面形状と底面形 状が、基準値に対して合っている力否かを判定できる。即ち、露光量とフォーカス量 が基準値に対して合って 、る力否かを判断して 、る事となる。
[0085] 最後に、予め判定基準として設定された範囲と、これまでに述べた各評価値の比較 を行い、基準値内と判定された露光条件をプロセスマージン内の露光条件として、プ ロセスウィンド一を決定する (ステップ S17)。例えば、前述の図 5で説明した様な各 種露光条件で作製したサンプルウェハーを用い、これらの一連の手順を該ウェハー 内のすべての測定対象点で繰り返し行うことで、プロセスウィンド一を得ることが可能 である。
[0086] 以上の説明では、ホール表面の形状とホール底面の形状の測定動作を別々に記 述したが、これらを電子ビームの照射時に同時に測定しても良い。また、二次電子の 測定を行わずに、基板電流のみを測定対象として、ホール底面形状のみを取得する ものとしても良い。その場合、フォーカス量のみが比較対象となる。
[0087] なお、評価対象から得られる情報は、必ずしも完全な画像を形成する情報である必 要は無ぐ測定対象の構造に対して電子ビームを数本スキャンした際に得られる波形 そのものをパターンマッチング、あるいは相関解析することで、露光によって得られた 形状が基準値力もどの程度ずれているのかを評価することもできる。さらには、電子 ビームを測定対象物の全体に照射した際に生じる時間情報の波形を利用することも できる。その場合には、基板電流値、二次電子や反射電子の各強度を基準値と比較 し、基準値からのずれを評価する。
[0088] 上述の方法を、プロセス条件の管理に適用することもできる。例えば、工場のライン 等で何らかの理由により露光装置の露光条件が最適値から外れた場合や、多数の 露光装置が存在する場合に、各装置の露光条件の決定や確認、または最適化を簡 易に行うことが可能となる。時系列に対して露光で使われた露光量、フォーカスをプ ロットすれば、露光装置の装置パラメータの経時変化を知ることが出来る。ウェハー上 の同一点に関して集計すれば、露光装置の安定度を測定可能であり、ウェハー面内 に置けるパラメータの変化を測定すれば、露光装置のショット依存性を測定すること が出来る。本実施形態は、各種形状のフォトレジスト構造体の管理が可能であるが、 ここでは、一例としてホール構造の管理を行う場合を示す。
[0089] 図 11に、データベースを用いて、管理対象点での測定データ力 露光量とフォー カス量とを独立に取得する方法を示す。データベース 310には、露光量とフォーカス 量とを変えたときの各基板電流波形データが格納されている。
まず、測定対象ホールでの基板電流波形を計測して測定データ 300を取得し、こ の測定データ 300をデータベース 310に記録されている各露光条件での基板電流 波形データと比較する。この比較には、前述の図 10を参照して説明した方法が適用 できる。そして、比較の結果、マッチング度が最も高い基板電流波形データに対応す る露光量とフォーカス量がマッチング出力 320として出力される。図 11に示す例では 、露光量 Eとフォーカス量 Fを (E, F)と表すと、マッチング出力 320として（4, 4)が出 力されている。
[0090] マッチング出力 320として得られた露光条件がプロセスウィンド一内に入っているか 否かを判定することにより、露光工程の良否を評価することができる。以上の判定方 法により、露光条件がプロセスウィンド一内に入っていないと判定された場合には、 現行露光装置に設定されて!、る露光条件を破棄して、新たに最適化した露光条件を 適用して、再度露光工程を始め力 やり直すことも可能である。その場合、装置の露 光量、フォーカス量の最適値力 のずれ量 (値の差)を算出する事で、露光装置の露 光条件を最適化できる。例えば、データベースで露光量 4,フォーカス量 4が最適な 条件であると判明している場合に、管理点での測定結果とデータベースに記録され ていた波形とのパターンマッチングを行った結果、測定結果は露光量 6、フォーカス 量 6であり不良と判定されたとする。この場合、露光量、フォーカス量のそれぞれを初 期設定値力もマイナス 2となる条件に再設定する事で、最適な条件とすることができる
[0091] 上記説明では、データベース 310に記録されている基板電流波形データを用いて 露光量とフォーカス量を取得するものとした力 基板電流波形データ力 プロセス構 造体の特徴量 (ホール底面サイズ、残渣量等）を得て、直接、特徴量同士をデータべ ースと比較するものとしても良い。また、比較の際、基板電流波形のみを用いるので はなぐ二次電子、または反射電子を用いることで、ホール表面サイズ等の特徴量も 得ることが可能となり、それらを組み合わせてより高精度な評価値の取得が可能とな る。
また、それら評価値は、コンピュータ画面に表示する事や、紙に印刷する事や、ファ ィルとして出力することも可能である。
[0092] 図 12は、これまでに述べてきた本発明に係る半導体製造方法によって得られるプ ロセスウィンド一を示して 、る。
従来技術の SEMを用いた表面観測では、表面形状およびサイズが許容範囲に入 つていればプロセスウィンド一内と判定された。しかし、本発明ではそれに加え底面 形状およびサイズ、さらには構造物底にある極僅かなレジスト残渣の量が許容値に 入って始めてプロセスウィンド一内であると判定される。特に、発明が解決しようとす る課題で説明した通り、レジスト残渣が存在すると、エッチングされた酸ィ匕膜等は本 来希望する形状とは全く異なってしまい、不具合となる。従来技術ではレジスト残渣 の検出は不可能であつたが、本発明では、基板電流の波形や振幅を観測することで 残渣の存在量を把握することができる。
このように、本発明に係る半導体デバイス製造方法を用いると、露光工程の制御を 厳密に行うことが可能であり、非常に高い歩留まりを実現できる。
[0093] 以下に、本実施形態による効果をまとめる。
上述の実施形態によれば、フォトレジスト工程を良好に管理したプロセス条件設定 が実現できる。つまり、従来は見過ごされてきた、フォトレジストの立体形状管理や、 非常に薄い残渣管理が可能になり、厳密な露光条件の設定が可能になる。それによ り、露光工程に続いて行われるエッチング工程の最適化が独立して行える。エッジラ フネスを管理することも出来る。
[0094] また、従来ではレジスト構造体の形状が不完全で不良となっていたデバイスが作ら れることを避けることができ、歩留まりが向上し、利益をもたらす。さらに、フォーカスの アンダー、オーバーを測定できるので、露光工程の最適化が容易にできる。
また、露光工程によって得られたレジスト構造カゝら実際に利用された露光パラメータ を正確に推定できるので、露光工程が不具合を起こしたときの措置として取られる二 度目の露光工程の条件を最適化できる。そのため、歩留まりを向上することができる
[0095] また、下地がシリコンであるような通常のゲート構造はもちろんの事、カーボン系ある いはその他の導電性 BARC (Bottom Anti-Reflective Coating)材料などの反射防止 膜を利用する事で、下地が酸ィ匕膜のような絶縁体であるような場合にも測定が可能と なる。
測定によって得られたフォーカス値、露光量を利用する事で、露光条件を細かくコ ントロールできるので、出来上がってくるデバイスのばらつきも激減し、所望の性能を 有するデバイスだけを大量に製造する事ができる。また、レジスト工程の不良は引き 続き行われる工程であるエッチング、洗浄、イオン注入などありとあらゆるプロセス不 具合に関連しているが、それを防止でき、歩留まりが向上する。
[0096] また、従来のように高価な装置 (CDSEM+欠陥検査装置）を使用しないので、安 価に歩留まりを向上できる。そして、歩留まりが向上すると、実効的な利益となるゥェ ハープロセス処理量を上げることが可能となり、さらに多くの利益が得られる。
また、露光条件設定の 1つの重要なパラメータである、レジストと下地の界面におけ るエッジラフネスなども正確に測定できるので、真のラフネス定義が可能となる。これ により、従来は不明であったプロセスに直接関連するラフネス量を測定可能となる。
[0097] 以上、本発明の実施形態を詳述してきたが、具体的な構成は本実施形態に限られ るものではなぐ本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
また、上述の実施形態では、本発明を半導体デバイス製造方法として表現したが、 これに限定されず、半導体デバイス検査方法、半導体デバイス分析方法、半導体デ バイス解析方法、半導体デバイス評価方法等として表現してもよい。 LCDなどのディ スプレイデバイスも本発明の対象と成るのは言うまでも無い。
産業上の利用可能性
[0098] 本発明は、半導体デバイス製造工程におけるレジストの露光条件を最適化するた めに用いて好適である。

Claims

請求の範囲
[1] 半導体基板上にフォトレジスト膜を形成するステップと、
プロセス評価用の所定のパターンが形成されたマスクを用いて、ショット毎に異なる 露光条件にて前記フォトレジスト膜を露光するステップと、
前記フォトレジスト膜を所定の条件で現像して前記半導体基板上にフォトレジスト構 造体を形成するステップと、
前記フォトレジスト構造体が形成された前記半導体基板の表面に電子ビームを照 射するステップと、
前記電子ビームの照射に伴って前記半導体基板に発生する基板電流を測定する ステップと、
前記基板電流の波形力 プロセスウィンド一を算出するステップと
を含む半導体デバイス製造方法。
[2] 半導体基板上にフォトレジスト構造体を形成するステップと、
前記フォトレジスト構造体が形成された前記半導体基板の表面に電子ビームを照 射するステップと、
前記電子ビームの照射に伴って前記半導体基板に発生する基板電流を測定する ステップと、
前記基板電流の波形から得られるプロセス評価値とプロセスウィンド一とを比較す るステップと、
前記比較の結果力 露光工程の良否を判定するステップと
を含む半導体デバイス製造方法。
[3] 半導体基板上にフォトレジスト膜を形成するステップと、
プロセス評価用の所定のパターンが形成されたマスクを用いて、ショット毎に異なる 露光条件にて前記フォトレジスト膜を露光するステップと、
前記フォトレジスト膜を所定の条件で現像して前記半導体基板上にフォトレジスト構 造体を形成するステップと、
前記フォトレジスト構造体が形成された前記半導体基板の表面に電子ビームを照 射するステップと、 前記電子ビームの照射に伴って前記半導体基板に発生する基板電流と、二次電 子あるいは反射電子を測定するステップと、
前記基板電流の波形と二次電子あるいは反射電子の波形とからプロセスウィンド一 を算出するステップと
を含む半導体デバイス製造方法。
[4] 半導体基板上にフォトレジスト構造体を形成するステップと、
前記フォトレジスト構造体が形成された前記半導体基板の表面に電子ビームを照 射するステップと、
前記電子ビームの照射に伴って前記半導体基板に発生する基板電流と、二次電 子あるいは反射電子を測定するステップと、
前記基板電流の波形と二次電子あるいは反射電子の波形とから得られる評価値と プロセスウィンド一とを比較するステップと、
前記比較の結果力 露光工程の良否を判定するステップと
を含む半導体デバイス製造方法。
[5] 請求項 2または 4の何れか 1項に記載の半導体デバイス製造方法において、前記 波形と基準波形とを比較して、前記露光工程の良否を判定することを特徴とする半 導体デバイス製造方法。
[6] 請求項 1な!、し 4の何れか 1項に記載の半導体デバイス製造方法にぉ 、て、前記 波形力 前記フォトレジスト構造体の特徴量を抽出するステップを更に含むことを特 徴とする半導体デバイス製造方法。
[7] 請求項 5に記載の半導体デバイス製造方法において、前記露光工程が否と判定さ れた場合に、前記露光工程を再度行うことを特徴とする半導体デバイス製造方法。
[8] 請求項 1な!、し 4の何れか 1項に記載の半導体デバイス製造方法にぉ 、て得られ た前記露光工程の露光条件あるいは判定結果を、コンピュータ画面、紙、ファイルの 何れかに出力表示するステップを含むことを特徴とする半導体デバイス製造方法。
[9] ショット毎に露光条件を変更して第 1半導体基板上に作製された第一のパターンを 有するフォトレジスト構造体に電子ビームを照射して、前記第 1半導体基板に発生す る第 1基板電流を測定し、前記第 1基板電流の波形と前記露光条件とを対応付けて データベースに記録するステップと、 露光工程を経て第 2半導体基板上に作製された第二のパターンを有するフォトレジ スト構造体に電子ビームを照射して、前記第 2半導体基板に発生する第 2基板電流 を測定するステップと、
前記第二のパターンより得られた第 2基板電流の波形を前記データベースに記録 された第 1基板電流の波形と比較し、波形の一致する第 1基板電流の波形に対応づ けられた露光条件をマッチング出力として得るステップと、
前記マッチング出力から露光量とフォーカス量を計算するステップと
を含む半導体デバイス製造方法。
[10] 請求項 9に記載の半導体デバイス製造方法において、前記計算された露光量およ びフォーカス量と基準プロセス条件とを比較するステップと、
前記露光量およびフォーカス量と前記基準プロセス条件との差を得るステップと、 露光装置の初期設定値を前記差にもとづいて変更するステップと
を含むことを特徴とする半導体デバイス製造方法。
[11] 請求項 9に記載の半導体デバイス製造方法において、前記第二のパターンより得 られた基板電流の波形から前記フォトレジスト構造体の特徴量を得るステップと、 前記特徴量と基準プロセス条件とを比較して前記特徴量と前記基準プロセス条件 との差を得るステップと、
露光装置の初期設定値を前記差に基づいて変更するステップと
を含むことを特徴とする半導体デバイス製造方法。
[12] 請求項 1ないし 11の何れか 1項に記載の半導体デバイス製造方法において、前記 露光工程により形成されるフォトレジスト構造体力 ゲート構造のパターンとホール構 造のパターンとを備えていることを特徴とする半導体デバイス製造方法。
[13] 請求項 9ないし 11の何れか 1項に記載の半導体デバイス製造方法において、二次 電子波形および反射電子波形を前記半導体基板上のフォトレジスト構造体力 取得 して、前記二次電子波形および前記反射電子波形と前記基板電流波形の両方から 評価値を決定することを特徴とする半導体デバイス製造方法。
[14] 測定対象に導電性膜を形成した後にレジストを塗布し測定に供する事を特徴とす る請求項 1ないし 13の何れ力 1項記載の半導体デバイス製造方法。
PCT/JP2006/304286 2006-03-06 2006-03-06 半導体デバイス製造方法 WO2007102192A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2006/304286 WO2007102192A1 (ja) 2006-03-06 2006-03-06 半導体デバイス製造方法
KR1020087020589A KR101018724B1 (ko) 2006-03-06 2006-03-06 반도체 디바이스의 제조 방법
CN200680053348.0A CN101405836B (zh) 2006-03-06 2006-03-06 半导体器件制造方法
JP2008503692A JP4754623B2 (ja) 2006-03-06 2006-03-06 半導体デバイス製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/304286 WO2007102192A1 (ja) 2006-03-06 2006-03-06 半導体デバイス製造方法

Publications (1)

Publication Number Publication Date
WO2007102192A1 true WO2007102192A1 (ja) 2007-09-13

Family

ID=38474641

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/304286 WO2007102192A1 (ja) 2006-03-06 2006-03-06 半導体デバイス製造方法

Country Status (4)

Country Link
JP (1) JP4754623B2 (ja)
KR (1) KR101018724B1 (ja)
CN (1) CN101405836B (ja)
WO (1) WO2007102192A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146426A (ja) * 2013-01-26 2014-08-14 Horon:Kk アライメント測定装置およびアライメント測定方法
JP2020046507A (ja) * 2018-09-18 2020-03-26 株式会社ニューフレアテクノロジー マスク検査装置及びマスク検査方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101442401B1 (ko) * 2013-03-20 2014-09-23 (주) 아이씨티케이 Ｐｕｆ를 생성하는 장치 및 방법
CN114326313B (zh) * 2020-09-29 2024-01-23 长鑫存储技术有限公司 同时监测多种照明条件的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345754A (ja) * 1998-06-01 1999-12-14 Matsushita Electron Corp 半導体装置の検査方法及び製造方法
WO2002029870A1 (fr) * 2000-10-05 2002-04-11 Nikon Corporation Procede de determination des conditions d'exposition, procede d'exposition, dispositif de realisation dudit procede et support d'enregistrement
JP2005064023A (ja) * 2003-08-12 2005-03-10 Hitachi Ltd 露光プロセスモニタ方法
JP2005236060A (ja) * 2004-02-20 2005-09-02 Ebara Corp リソグラフィマージン評価方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044096A (ja) * 1999-07-13 2001-02-16 Promos Technol Inc 臨界寸法を制御する方法と装置
JP3749107B2 (ja) * 1999-11-05 2006-02-22 ファブソリューション株式会社 半導体デバイス検査装置
JP4060143B2 (ja) * 2002-07-31 2008-03-12 株式会社トプコン 非破壊測定装置および半導体装置製造方法
JP4255657B2 (ja) * 2002-08-01 2009-04-15 株式会社トプコン 半導体製造工程管理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345754A (ja) * 1998-06-01 1999-12-14 Matsushita Electron Corp 半導体装置の検査方法及び製造方法
WO2002029870A1 (fr) * 2000-10-05 2002-04-11 Nikon Corporation Procede de determination des conditions d'exposition, procede d'exposition, dispositif de realisation dudit procede et support d'enregistrement
JP2005064023A (ja) * 2003-08-12 2005-03-10 Hitachi Ltd 露光プロセスモニタ方法
JP2005236060A (ja) * 2004-02-20 2005-09-02 Ebara Corp リソグラフィマージン評価方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146426A (ja) * 2013-01-26 2014-08-14 Horon:Kk アライメント測定装置およびアライメント測定方法
JP2020046507A (ja) * 2018-09-18 2020-03-26 株式会社ニューフレアテクノロジー マスク検査装置及びマスク検査方法
JP7135637B2 (ja) 2018-09-18 2022-09-13 株式会社ニューフレアテクノロジー マスク検査装置及びマスク検査方法

Also Published As

Publication number Publication date
KR101018724B1 (ko) 2011-03-04
JPWO2007102192A1 (ja) 2009-07-23
CN101405836A (zh) 2009-04-08
KR20080097434A (ko) 2008-11-05
JP4754623B2 (ja) 2011-08-24
CN101405836B (zh) 2010-09-08

Similar Documents

Publication Publication Date Title
US7019294B2 (en) Inspection method and apparatus using charged particle beam
US6570157B1 (en) Multi-pitch and line calibration for mask and wafer CD-SEM system
JP3973372B2 (ja) 荷電粒子線を用いた基板検査装置および基板検査方法
US7211797B2 (en) Inspection method and inspection system using charged particle beam
JP2006332296A (ja) 電子ビーム応用回路パターン検査における焦点補正方法
TWI494537B (zh) A pattern measuring method, a device condition setting method of a charged particle beam device, and a charged particle beam device
US7335880B2 (en) Technique for CD measurement on the basis of area fraction determination
JP4754623B2 (ja) 半導体デバイス製造方法
JPH0349421B2 (ja)
US6573498B1 (en) Electric measurement of reference sample in a CD-SEM and method for calibration
US6573497B1 (en) Calibration of CD-SEM by e-beam induced current measurement
KR100725453B1 (ko) 기판의 스캐닝 방법, 결정 특성 검사 방법 및 장치
US7560693B2 (en) Electron-beam size measuring apparatus and size measuring method with electron beams
JP2008218259A (ja) 検査方法及び検査装置
US11646174B2 (en) Method for calibrating a scanning charged particle microscope
JP3765988B2 (ja) 電子線式外観検査装置
US20050067582A1 (en) System and method for inspecting charged particle responsive resist
JP2002139464A (ja) 半導体装置の検査方法および検査装置
JP2005005151A (ja) 荷電粒子線装置
JP2006003370A (ja) 荷電粒子線を用いた基板検査装置および基板検査方法
EP4181168A1 (en) Aligning a distorted image
JP2002008972A (ja) 電子線露光装置及びその電子線露光方法
WO2006120722A1 (ja) 半導体デバイスの製造方法
JP2002270655A (ja) 半導体装置の製造方法
JP2005251754A (ja) 半導体装置の検査方法及び検査装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2008503692

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 200680053348.0

Country of ref document: CN

Ref document number: 1020087020589

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06715306

Country of ref document: EP

Kind code of ref document: A1