JP2022015476A - 位置ずれ計測装置、位置ずれ計測方法、及び位置ずれ計測プログラム - Google Patents

位置ずれ計測装置、位置ずれ計測方法、及び位置ずれ計測プログラム Download PDF

Info

Publication number
JP2022015476A
JP2022015476A JP2020118338A JP2020118338A JP2022015476A JP 2022015476 A JP2022015476 A JP 2022015476A JP 2020118338 A JP2020118338 A JP 2020118338A JP 2020118338 A JP2020118338 A JP 2020118338A JP 2022015476 A JP2022015476 A JP 2022015476A
Authority
JP
Japan
Prior art keywords
pattern
center position
amount
calculating
threshold value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020118338A
Other languages
English (en)
Inventor
友希 渡邊
Yuki Watanabe
和弘 野島
Kazuhiro Nojima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020118338A priority Critical patent/JP2022015476A/ja
Priority to US17/202,666 priority patent/US11776112B2/en
Publication of JP2022015476A publication Critical patent/JP2022015476A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7092—Signal processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/60—Analysis of geometric attributes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/70—Determining position or orientation of objects or cameras
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/97—Determining parameters from multiple pictures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/20—Image preprocessing
    • G06V10/28—Quantising the image, e.g. histogram thresholding for discrimination between background and foreground patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Geometry (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】位置ずれ計測の精度を向上できる。【解決手段】位置ずれ計測装置は、入力部１０と、記憶部８０と、第１キャリブレーションパターンにおいて、第２位置ずれ量を算出する第１回路５１と、第２キャリブレーションパターンの第１電子線画像を用いて、第３位置ずれ量を算出する第２回路５２と、係数を算出する第３回路と、第１パターン及び第２パターンの第２電子線画像を用いて、第１パターンに対応する第３中心位置と第４中心位置との第４位置ずれ量を算出し、第４位置ずれ量と係数とに基づいて第１パターンと第２パターンとの第１位置ずれ量を算出する第４回路５４と、を含む。【選択図】図１

Description

本発明の実施形態は、位置ずれ計測装置、位置ずれ計測方法、及び位置ずれ計測プログラムに関する。
半導体装置の製造工程において、例えば高アスペクト比のホールまたはトレンチを形成する場合に、複数のホールまたはトレンチ（以下、「パターン」と表記する）を半導体基板に垂直な方向に積層して所望の形状を形成することがある。積層されたパターン（以下、「積層パターン」と表記する）に位置ずれが生じると、パターンの埋め込み不良が発生し、半導体装置の信頼性が低下する場合がある。このようなパターンの位置ずれ（重ね合わせ精度）を計測する場合、走査型電子顕微鏡（ＳＥＭ：scanning electron microscope）を用いて位置ずれの計測を行うことがある。
国際公開第２０１７／１７９１３８号 特開２０１８－４５８７１号公報 特開２０１５－１０６５３０号公報 特開２０１３－１６８５９５号公報 特許第４２７４６４９号公報 特開２０１９－０６０８０６号公報
位置ずれ計測の精度を向上できるパターンの位置ずれ計測装置、位置ずれ計測方法、及び位置ずれ計測プログラムを提供する。
実施形態に係る位置ずれ計測装置は、基板上に形成された第１パターンと第１パターン上に形成された第２パターンとの第１位置ずれ量を計測する装置であって、電子線画像を受信する入力部と、電子線画像を記憶する記憶部と、第１パターンに対応する第３パターンと第３パターン上に形成された第４パターンとを含む第１キャリブレーションパターンにおいて、第３パターンと第４パターンとの第２位置ずれ量を算出する第１回路と、第１パターンに対応する第５パターンと第５パターン上に形成され且つ第２パターンに対応する第６パターンとを含む第２キャリブレーションパターンの第１電子線画像を用いて、第５パターンに対応する第１閾値に基づく第１輪郭の第１中心位置と、第５パターンに対応する第２閾値に基づく第２輪郭の第２中心位置とを算出し、且つ第１中心位置と第２中心位置との第３位置ずれ量を算出する第２回路と、第２位置ずれ量と第３位置ずれ量との関係を示す係数を算出する第３回路と、第１及び第２パターンに対応する第２電子線画像を用いて、第１パターンに対応する第３閾値に基づく第３輪郭の第３中心位置と、第１パターンに対応する第４閾値に基づく第４輪郭の第４中心位置とを算出し、第３中心位置と第４中心位置との第４位置ずれ量を算出し、且つ第４位置ずれ量と係数とに基づいて第１パターンと第２パターンとの第１位置ずれ量を算出する第４回路と、を含む。
図１は、一実施形態に係る位置ずれ計測装置の構成を示す概念図である。 図２は、評価パターンの平面及び断面を示す図である。 図３は、モニタパターン及びダミーパターンの平面及び断面を示す図である。 図４は、モニタパターンとダミーパターンの輪郭及び中心位置の関係を示す概念図である。 図５は、評価パターンの輪郭及び中心位置の関係を示す概念図である。 図６は、図４のＡ１－Ａ２に沿った、モニタパターンの輝度プロファイルを示す図である。 図７は、図４のＢ１－Ｂ２に沿った、ダミーパターンの輝度プロファイルを示す図である。 図８は、図５のＤ１－Ｄ２に沿った、評価パターンの輝度プロファイルを示す図である。 図９は、一実施形態に係る位置ずれ計測方法の全体の流れを示すフローチャートである。 図１０は、一実施形態に係る位置ずれ計測方法の全体の流れを示すフローチャートである。
以下に、実施形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。また、以下に示す各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、実施形態の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。実施形態の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
半導体装置の製造工程において、熱処理等による材料の膨張または収縮により内部応力が発生する。内部応力の影響により、同じ座標にパターンを積層させる際に、階層毎に位置ずれが生じることがある。位置ずれ量は、チップレイアウト、配線構造等の影響を受けるため、チップ面内で異なる場合がある。本実施形態の位置ずれ計測装置は、チップ内の任意の位置に積層された２つのパターンの位置ずれを計測する際に適用される。
以下の実施形態では、半導体装置の製造工程において、半導体基板に垂直な方向に積層されている２つのホールパターンの位置ずれを計測する場合について説明する。なお、積層パターンはホール形状に限定されない。例えば、２つのライン（溝形状）パターンが積層されていてもよいし、ホールパターンとラインパターンとが積層されていてもよい。
なお、本実施形態では、ＳＥＭが外部機器である場合について説明するが、本実施形態の位置ずれ計測装置は、ＳＥＭに組み込まれていてもよい。
１ 構成
まず、位置ずれ計測装置の構成について、図１を用いて説明する。図１は、位置ずれ計測装置の構成の一例を示す概念図である。
図１に示すように、位置ずれ計測装置１は、入力部１０、表示部２０、出力部３０、インタフェース回路４０、制御回路５０、ＲＡＭ（Random Access Memory）６０、ＲＯＭ（Read Only Memory）７０、及びストレージ８０を含む。
入力部１０は、データ（ＳＥＭの画像データ、及びチップのレイアウトデータ等）及びパラメータ等の入力に用いられる。例えば、入力部１０は、ユーザがパラメータ等を入力するためのキーボード及びマウス等を含む。また、例えば、入力部１０は、外部機器（ＳＥＭ、各種記憶媒体、または外部データベース等）からデータを受信する際のインタフェース処理を実行する。例えば、無線通信により外部機器からデータが入力される場合、位置ずれ計測装置１は、アンテナを含む通信部を含み、入力部１０は、通信部に接続される。また、例えば、位置ずれ計測装置１が、ＣＤ（Compact Disk）またはＤＶＤ（Digital Versatile Disk）等のドライブを含む場合、入力部１０は、ドライブに接続される。
表示部２０は、制御回路５０による処理結果をユーザに伝えるために使用される。例えば、表示部２０は、ディスプレイ（ＬＣＤ（Liquid Crystal Display）、ＥＬ（Electroluminescence）ディスプレイ、またはブラウン管等）を含む。
出力部３０は、制御回路５０による処理結果を出力する。例えば、出力部３０は、外部機器（ＳＥＭ、外部データベース、プリンタ、または各種記憶媒体等）にデータを出力する際のインタフェース処理を実行する。例えば、無線通信により外部機器にデータを出力する場合、出力部３０は、通信部に接続される。また、例えば、位置ずれ計測装置１が、ドライブを含む場合、出力部３０は、ドライブに接続される。
インタフェース回路４０は、入力部１０、表示部２０、及び出力部３０と、制御回路５０との間のインタフェース処理を実行する。例えば、インタフェース回路４０は、表示部２０に接続されたＧＵＩ（Graphical User Interface）等を含んでいてもよい。
制御回路５０は、例えば中央演算処理装置（ＣＰＵ：Central Processing Unit）を含み、位置ずれ計測装置１の全体を制御する。なお、制御回路５０の各機能は、専用回路で実現されてもよいし、制御回路５０の各機能がファームウェアを実行することにより実現されてもよい。以下では、制御回路５０がＲＯＭ７０に格納されたプログラム（ファームウェア）に基づく演算処理を実行して、位置ずれ計測を行う場合について説明する。
制御回路５０は、モニタパターン位置ずれ算出回路５１、ダミーパターン位置ずれ算出回路５２、高さ係数算出回路５３、及び評価パターン位置ずれ算出回路５４を含む。
モニタパターン位置ずれ算出回路５１は、モニタパターンの表面を観察したＳＥＭの画像データ（電子線画像データ）を用いて、予め設定された閾値に対応する輝度を結んだパターンの輪郭及び当該輪郭の中心位置の座標（以下、「中心位置データ」とも表記する）を算出する。ＳＥＭの画像データでは、電子の検出信号強度を画素毎の輝度（階調値）で表している。例えば、閾値として、輝度（階調値）が設定されてもよいし、画像データ毎にコントラスト等の条件が異なるため、輝度の差分に対する割合が設定されてもよい。なお、閾値は任意に設定可能である。モニタパターン位置ずれ算出回路５１は、閾値に対応する画素を結ぶことで輪郭を形成できる。本実施形態におけるモニタパターンは、下層パターンと上層パターンとを含む。モニタパターンは、下層パターンと上層パターンとの位置ずれ量の算出に用いられ、半導体装置の回路構成には適用されないキャリブレーション用パターンである。モニタパターンの詳細については後述する。例えば、モニタパターンは、チップ内のレイアウトの境界などに設けられたダミー領域（素子が形成されていない領域）に設けられていてもよく、チップの外周領域等の素子が形成されない領域に設けられてもよい。チップの外周領域は、例えば、スクライブ線、半導体装置の製造工程で使用されるフォトリソグラフィ用の目合わせパターン、または特性チェックパターン等が設けられている領域である。
より具体的には、本実施形態では、モニタパターンを計測する場合、下層パターンに対応する閾値と上層パターンに対応する閾値が予め設定されている。モニタパターン位置ずれ算出回路５１は、下層パターンの閾値に対応する輝度を結んだ下層パターンの輪郭を形成する。同様に、モニタパターン位置ずれ算出回路５１は、上層パターンの閾値に対応する輝度を結んだ上層パターンの輪郭を形成する。そして、モニタパターン位置ずれ算出回路５１は、下層パターンの輪郭の中心位置データ及び上層パターンの輪郭に対応する中心位置データを算出する。なお、中心位置は、輪郭の重心であってもよく、輪郭に外接（または内接）する矩形の中心であってもよい。
また、モニタパターン位置ずれ算出回路５１は、モニタパターンの下層パターンの輪郭の中心位置データと、上層パターンの輪郭の中心位置データとを用いて、２つの中心位置の位置ずれ量を算出する。
ダミーパターン位置ずれ算出回路５２は、ダミーパターンの表面を観察したＳＥＭの画像データを用いて、予め設定された閾値に対応する輝度を結んだダミーパターンの輪郭及び当該輪郭の中心位置データを算出する。本実施形態におけるダミーパターンは、下層パターンと上層パターンとを含む。ダミーパターンは、モニタパターンの近傍に設けられ、測定対象の評価パターンと略同一の形状を有するキャリブレーション用パターンである。ダミーパターンは、半導体装置の回路構成に適用されるパターンでもよいし、半導体装置の回路構成には適用されないパターンであってもよい。ダミーパターンの詳細については後述する。
より具体的には、本実施形態では、ダミーパターンを計測する場合、下層パターンに対応する２つの閾値が予め設定されている。例えば、ダミーパターン位置ずれ算出回路５２は、下層パターンの２つの閾値から、閾値に対応する輝度を結んだ輪郭及び輪郭の中心位置データをそれぞれ算出する。なお、ダミーパターンにおける閾値の設定は任意である。例えば、上層パターンに対応する閾値が更に設定されてもよいし、下層パターンに対応する３つ以上の閾値が設定されてもよい。
また、ダミーパターン位置ずれ算出回路５２は、ダミーパターンの２つの中心位置データを用いて、２つの中心位置の位置ずれ量を算出する。
高さ係数算出回路５３は、モニタパターンの位置ずれ量と、ダミーパターンの２つの中心位置データの位置ずれ量との関係を表す係数（以下、「高さ係数」と表記する）を算出する。
評価パターン位置ずれ算出回路５４は、評価パターンの表面を観察したＳＥＭの画像データを用いて、予め設定された閾値に対応する評価パターンの輪郭及び当該輪郭の中心位置データを算出する。本実施形態における評価パターンは、下層パターンと上層パターンとを含む。評価パターンは、半導体装置の回路構成には適用されるパターンであり、チップの回路領域において任意に抽出可能である。評価パターンの詳細については後述する。
より具体的には、例えば、評価パターン位置ずれ算出回路５４は、ダミーパターンと同様に、ダミーパターンと同じ設定の２つの閾値から、２つの輪郭及び２つの中心位置データを算出する。
また、評価パターン位置ずれ算出回路５４は、評価パターンの２つの中心位置データを用いて、２つの中心位置の位置ずれ量を算出する。
更に評価パターン位置ずれ算出回路５４は、高さ係数と評価パターンの２つの中心位置の位置ずれ量とを用いて、評価パターンにおける位置ずれ量を算出する。
ＲＡＭ６０は、制御回路５０の作業領域として用いられる。また、ＲＡＭ６０は、位置ずれ計測の結果及びパラメータ等を一時的に保持する。
ＲＯＭ７０は、位置ずれ計測を行うためのプログラム（ファームウェア）等が格納された記憶媒体である。
ストレージ８０は、例えば、ＨＤＤ（Hard Disk Drive）、ＳＳＤ（Solid State Drive）等である。ストレージ８０には、例えば、ＳＥＭの画像データ、評価パターンのレイアウトデータ、各種パラメータ、及び計測結果等が記憶される。
２ パターンの具体例
次に、評価パターン、モニタパターン、及びダミーパターンの具体例について説明する。以下では、説明を簡略化するため、積層パターンの位置ずれが、半導体基板に平行なＸ方向に発生し、半導体基板に平行であり且つＸ方向と交差するＹ方向には発生していない場合について説明する。
２．１ 評価パターンの一例
まず、評価パターンの一例について、図２を用いて説明する。図２は、評価パターンの上面及び断面を示す。なお、図２の例では、説明を簡略化するため、上層パターン及び下層パターンがそれぞれ１層の絶縁層内に形成されている場合を示しているが、パターンが形成される層の構造は任意である。各層は、積層体であってもよく、導電材料が含まれていてもよい。
図２に示すように、半導体基板１００上に、例えば、絶縁層１１０及び１２０が積層されている。評価パターンＥＰは、下層パターンＬＰ０及び上層パターンＵＰ０を含む。
下層パターンＬＰ０は、例えば略円筒形状を有し、絶縁層１１０を貫通する。例えば、下層パターンＬＰ０の底面は、半導体基板１００に接する。上層パターンＵＰ０は、下層パターンＬＰ０上に設けられる。上層パターンＵＰ０は、例えば略円筒形状を有し、絶縁層１２０を貫通する。上層パターンＵＰ０の底面は、絶縁層１１０（下層パターンＬＰ０の上面）に達する。例えば、下層パターンＬＰ０及び上層パターンＵＰ０は、開口部から底部に向かってＸＹ平面における直径が短くなるテーパー形状を有する。このため、上層パターンＵＰ０の底部の直径は、下層パターンＬＰ０の開口部の直径よりも小さい。従って、上層パターンＵＰ０を形成した後で、ＳＥＭによる表面観察を行った場合、ＳＥＭでは、上層パターンＵＰ０を通して、下層パターンＬＰ０の全体を観察できない。
下層パターンＬＰ０における中心位置をＣＬ０とする。上層パターンＵＰ０における中心位置をＣＵ０とする。また、中心位置ＣＬ０とＣＵ０との位置ずれ量をＳＦ０とする。図２の例では、上層パターンＵＰ０の中心位置ＣＵ０が、下層パターンＬＰ０の中心位置ＣＬ０に対してＸ方向に位置ずれ量ＳＦ０だけシフトしている。
なお、図２の例は、下層パターンＬＰ０の形状と上層パターンＵＰ０の形状が概略同じである場合を示しているが、下層パターンＬＰ０及び上層パターンＵＰ０の形状は、任意に設計可能である。例えば、パターンの開口径（開口部の直径）及びパターンの高さ（絶縁層１１０及び１２０の厚さ）がそれぞれ異なっていてもよい。
２．２ モニタパターン及びダミーパターンの一例
次に、モニタパターンＭＰ及びダミーパターンＤＰの一例について、図３を用いて説明する。図３は、モニタパターンＭＰ及びダミーパターンＤＰの上面及び断面を示す。なお、図３の例では、説明を簡略化するため、上層パターン及び下層パターンの各々が１層の絶縁層内に形成されている場合を示しているが、パターンが形成される層の構造は任意である。各層は、積層体であってもよく、導電材料が含まれていてもよい。
図３に示すように、モニタパターンＭＰは、下層パターンＬＰ１及び上層パターンＵＰ１を含む。
下層パターンＬＰ１は、例えば略円筒形状を有し、絶縁層１１０を貫通する。例えば、下層パターンＬＰ１の底面は、半導体基板１００に接する。上層パターンＵＰ１は、下層パターンＬＰ１上に設けられる。上層パターンＵＰ１は、例えば略四角筒形状を有し、絶縁層１２０を貫通する。
例えば、下層パターンＬＰ１は、評価パターンＥＰの下層パターンＬＰ０と概略同じ形状を有する。すなわち、下層パターンＬＰ１は、下層パターンＬＰ０と同じサイズのマスクパターンを用いて形成される。なお、下層パターンＬＰ１は、評価パターンＥＰの下層パターンＬＰ０と異なっていてもよい。下層パターンＬＰ１は、上層パターンＵＰ１を通して、輪郭が抽出できる形状であればよい。
他方で、上層パターンＵＰ１は、評価パターンＥＰの上層パターンＵＰ０とは形状が異なる。上層パターンＵＰ１の開口面積は、下層パターンＬＰ１の開口面積よりも大きい。より具体的には、上層パターンＵＰ１は、上層パターンＵＰ１が下層パターンＬＰ１に対し位置ずれしても、ＳＥＭにより下層パターンＬＰ１の開口部（側面）の全体が観察できるように十分に広い開口面積（底部面積）を有する。従って、上層パターンＵＰ１の形状は、評価パターンＥＰの上層パターンＵＰ０の形状と異なる。ここで、下層パターンＬＰ１における中心位置をＣＬ１とし、上層パターンＵＰ１における中心位置をＣＵ１とする。また、中心位置ＣＬ１とＣＵ１との位置ずれ量をＳＦ１とする。図３の例では、上層パターンＵＰ１の中心位置ＣＵ１が、下層パターンＬＰ１の中心位置ＣＬ１に対してＸ方向に位置ずれ量ＳＦ１だけシフトしている。
次に、ダミーパターンについて説明する。
ダミーパターンＤＰは、下層パターンＬＰ２及び上層パターンＵＰ２を含む。下層パターンＬＰ２は、例えば略円筒形状を有し、絶縁層１１０を貫通する。例えば、下層パターンＬＰ２の底面は、半導体基板１００に接する。上層パターンＵＰ２は、下層パターンＬＰ２上に設けられる。上層パターンＵＰ２は、例えば略円筒形状を有し、絶縁層１２０を貫通する。上層パターンＵＰ２の底面は、絶縁層１１０（下層パターンＬＰ２の上面）に達する。
下層パターンＬＰ２は、評価パターンＥＰの下層パターンＬＰ０と概略同じ形状を有する。同様に、上層パターンＵＰ２は、評価パターンＥＰの上層パターンＵＰ０と概略同じ形状を有する。ここで、下層パターンＬＰ２における中心位置をＣＬ２とし、上層パターンＵＰ２における中心位置をＣＵ２とする。また、中心位置ＣＬ２とＣＵ２との位置ずれ量をＳＦ２とする。図３の例では、上層パターンＵＰ２の中心位置ＣＵ２が、下層パターンＬＰ２の中心位置ＣＬ２に対してＸ方向に位置ずれ量ＳＦ２だけシフトしている。
ダミーパターンＤＰは、モニタパターンＭＰにおける位置ずれ量ＳＦ１と、ダミーパターンＤＰにおける位置ずれ量ＳＦ２とがほぼ同じとなるように、例えば、モニタパターンＭＰと隣り合って配置される。この場合、モニタパターンＭＰとダミーパターンＤＰとは内部応力等に起因する半導体基板１００の影響を同じように受ける。このため、位置ずれ量ＳＦ１とＳＦ２とは、概略等しくなる。
なお、評価パターンＥＰとダミーパターンＤＰとは、概略同じ形状を有しているが、パターンの配置により位置ずれ量ＳＦ０とＳＦ１とは異なる場合がある。
３．ＳＥＭの画像データの一例
次に、ＳＥＭの画像データの一例について説明する。
３．１ パターンの輪郭及び中心位置の一例
まず、ＳＥＭの表面観察画像（画像データ）から算出された輪郭及び中心位置の一例について、図４及び図５を用いて説明する。図４は、ＳＥＭの画像データから算出されたモニタパターンＭＰ及びダミーパターンＤＰの輪郭の一例を示す概念図である。図５は、ＳＥＭの画像データから算出された評価パターンＥＰの輪郭の一例を示す概念図である。なお、図４及び図５の例では、ＳＥＭの画像データ（輝度のコントラスト）は省略されている。
図４に示すように、閾値に基づいて算出された輪郭は、破線で示されている。例えば、本実施形態ではモニタパターンＭＰに対して、上層パターンＵＰ１に対応する閾値Ｔｈ１と下層パターンＬＰ１に対応する閾値Ｔｈ２とが設定されている。そして、閾値Ｔｈ１及びＴｈ２に対応する輝度の輪郭及びその中心位置データがそれぞれ算出される。以下、モニタパターンにおいて閾値Ｔｈ１に基づいて算出された輪郭をＲｍｐ１と表記する。輪郭Ｒｍｐ１に基づいて算出された中心位置をＣｍｐ１と表記する。また、モニタパターンにおいて閾値Ｔｈ２に基づいて算出された輪郭をＲｍｐ２と表記する。輪郭Ｒｍｐ２に基づいて算出された中心位置をＣｍｐ２と表記する。
モニタパターンＭＰの場合、ＳＥＭの表面観察画像において、上層パターンＵＰ１及び下層パターンＬＰ１のそれぞれの開口部の全体像が観察できる。このため、輪郭Ｒｍｐ１及びＲｍｐ２は、モニタパターンＭＰの形状を反映している。上層パターンＵＰ１の輪郭Ｒｍｐ１から算出された中心位置Ｃｍｐ１は、図３で説明した上層パターンＵＰ１の中心位置ＣＵ１と概略同じである。また、下層パターンＬＰ１の輪郭Ｒｍｐ２から算出された中心位置Ｃｍｐ２は、図３で説明した下層パターンＬＰ１の中心位置ＣＬ１と概略同じである。従って、中心位置Ｃｍｐ１及びＣｍｐ２から位置ずれ量ＳＦ１が算出できる。
ダミーパターンＤＰの場合、下層パターンＬＰ２の開口部の全体像は観察できない。このような場合、その輪郭は下層パターンの形状を示していない場合がほとんどである。このため、下層パターンＬＰ２の輪郭及びその中心位置を算出すると、その中心位置は、図３で説明した中心位置ＣＬ２とは異なる。しかし、その中心位置は、閾値（下層パターンＬＰ２の深さ位置に対応）と位置ずれ量ＳＦ２とに対応して、上層パターンＵＰ２の中心位置からシフトしている。例えば、本実施形態では、ダミーパターンＤＰに対して、下層パターンＬＰ２に対応する２つの閾値Ｔｈ３及びＴｈ４が設定されている。例えば、閾値Ｔｈ３とＴｈ４とは、Ｔｈ３＞Ｔｈ４の関係にある。すなわち、閾値Ｔｈ３に対応する輝度が、閾値Ｔｈ４に対応する輝度よりも高い。換言すれば、下層パターンＬＰ２の高さ位置において、閾値Ｔｈ３は、閾値Ｔｈ４よりも上方（上層パターンＵＰ２に近い側）に位置する。なお、モニタパターンＭＰで設定した閾値Ｔｈ２は、閾値Ｔｈ３またはＴｈ４と同じであってもよく、それぞれと異なっていてもよい。以下、閾値Ｔｈ３及びＴｈ４に基づいて算出された輪郭をＲｄｐ１及びＲｄｐ２とそれぞれ表記する。また、輪郭Ｒｄｐ１及びＲｄｐ２に基づいて算出された中心位置をＣｄｐ１及びＣｄｐ２とそれぞれ表記する。なお、図４の例では、上層パターンＵＰ２の位置を示すため、モニタパターンＭＰ計測用に設定された閾値Ｔｈ１に基づいて算出された輪郭Ｒｄｐ０及び中心位置Ｃｄｐ０を示しているが、本実施形態の位置ずれ計測においては、中心位置Ｃｄｐ０を算出しなくてもよい。
例えば、中心位置Ｃｄｐ０は、図３で説明した上層パターンＵＰ２の中心位置ＣＵ２とほぼ同じである。例えば、閾値Ｔｈ３＞Ｔｈ４の関係にある場合、すなわち、輪郭Ｒｄｐ１が輪郭Ｒｄｐ２よりも下層パターンＬＰ２の上方側（上層パターンＵＰ２側）の位置に対応している場合、中心位置Ｃｄｐ０とＣｄｐ１との距離は、中心位置Ｃｄｐ０とＣｄｐ２との距離よりも短くなる。なお、中心位置Ｃｄｐ０とＣｄｐ１との距離、及び中心位置Ｃｄｐ０とＣｄｐ２との距離は、それぞれ位置ずれ量ＳＦ２とは異なる。位置ずれ量ＳＦ２と中心位置Ｃｄｐ１及びＣｄｐ２との関係は、後述する。
図５に示すように、評価パターンＥＰの場合、ダミーパターンＤＰと同様に、下層パターンＬＰ０の開口部の全体像は観察できない。本実施形態では、評価パターンＥＰの輪郭及び中心位置を算出する場合、ダミーパターンＤＰと同じ閾値Ｔｈ３及びＴｈ４が用いられる。以下、評価パターンＥＰにおいて閾値Ｔｈ３及びＴｈ４に基づいて算出された輪郭をＲｅｐ１及びＲｅｐ２とそれぞれ表記する。また、輪郭Ｒｅｐ１及びＲｅｐ２に基づいて算出された中心位置をＣｅｐ１及びＣｅｐ２とそれぞれ表記する。なお、図５の例では、上層パターンＵＰ０の位置を示すため、閾値Ｔｈ１に基づいて算出された輪郭Ｒｅｐ０及び中心位置Ｃｅｐ０を示しているが、本実施形態の位置ずれ計測においては、中心位置Ｃｅｐ０を算出しなくてもよい。
例えば、中心位置Ｃｅｐ０は、図２で説明した上層パターンＵＰ０の中心位置ＣＵ０とほぼ同じである。例えば、閾値Ｔｈ３＞Ｔｈ４の関係にある場合、すなわち、輪郭Ｒｅｐ１が輪郭Ｒｅｐ２よりも下層パターンＬＰ０の上方側（上層パターンＵＰ０側）の位置に対応している場合、中心位置Ｃｅｐ０とＣｅｐ１との距離は、中心位置Ｃｅｐ０とＣｅｐ２との距離よりも短くなる。なお、中心位置Ｃｅｐ０とＣｅｐ１との距離、及び中心位置Ｃｅｐ０とＣｅｐ２との距離は、それぞれ位置ずれ量ＳＦ０とは異なる。
３．２ パターンの輝度プロファイルの一例
次に、ＳＥＭの画像データから算出されたパターンの輝度プロファイルの一例について、図６～図８を用いて説明する。図６は、図４のＡ１－Ａ２線に沿ったモニタパターンＭＰの輝度プロファイルの一例を示す概念図である。図７は、図４のＢ１－Ｂ２線に沿ったダミーパターンＤＰの輝度プロファイルの一例を示す概念図である。図８は、図５のＤ１－Ｄ２線に沿った評価パターンＥＰの輝度プロファイルの一例を示す概念図である。
図６に示すように、実線は、各画素における輝度を示している。試料表面（絶縁層１２０の表面）において、輝度が最も高く、下層パターンＬＰ１の内部において、輝度が最も低くなっている。電子線の照射幅、あるいは焦点深度の影響等により、モニタパターンＭＰの形状に対して、輝度プロファイルはブロードになる傾向がある。なお、図６の例は、ＳＥＭの照射電子線が下層パターンＬＰ１の底部まで到達しない、すなわち底部が観察できない場合を示しているが、これに限定されない。例えば、モニタパターンＭＰのアスペクト比が比較的低い場合等において、下層パターンＬＰ１の底部まで観察できてもよい。図６に示す輝度プロファイルに対して、上層パターンＵＰ１及び下層パターンＬＰ１に対応する輪郭Ｒｍｐ１及びＲｍｐ２がそれぞれ算出できるように、閾値Ｔｈ１及びＴｈ２が設定されている。
図７に示すように、ダミーパターンＤＰの場合、輝度プロファイルから下層パターンＬＰ２の形状（側面）についての情報は得られない（表面観察画像において、側面が観察されていない）場合が多い。しかし、上層パターンＵＰ２の底部の幅に対応するＢ３－Ｂ４間の輝度プロファイルには、位置ずれに対応する情報が含まれる。より具体的には、下層パターンＬＰ２内に到達した電子線と下層パターンＬＰ２の側面との干渉、あるいは下層パターンＬＰ２内における電子線の散乱等の影響により、検出された電子（輝度プロファイル）は、下層パターンＬＰ２の中心位置ＣＬ２に向かって、偏向する。従って、下層パターンＬＰ２の中心位置ＣＬ２と上層パターンＵＰ２の中心位置ＣＵ２とを結ぶ直線上に、閾値Ｔｈ３に対応する中心位置Ｃｄｐ１と及び閾値Ｔｈ４に対応する中心位置Ｃｄｐ２とが位置する。このため、中心位置ＣＬ２とＣＵ２との差（位置ずれ量ＳＦ２）と、中心位置Ｃｄｐ１とＣｄｐ２との差とは、ほぼ比例の関係にある。この関係を表す係数（高さ係数）を求めることにより、中心位置Ｃｄｐ１及びＣｄｐ２と高さ係数とから位置ずれ量ＳＦ２を算出できる。位置ずれ量ＳＦ１≒ＳＦ２の関係にあるため、モニタパターンＭＰの位置ずれ量ＳＦ１と、ダミーパターンＤＰの中心位置Ｃｄｐ１及びＣｄｐ２とから、高さ係数ｈを算出できる。
図８に示すように、評価パターンＥＰの輝度プロファイルは、ダミーパターンＤＰの輝度プロファイルと同様の傾向を示す。従って、下層パターンＬＰ０の中心位置ＣＬ０と上層パターンＵＰ０の中心位置ＣＵ０とを結ぶ直線上に、閾値Ｔｈ３に対応する中心位置Ｃｅｐ１と及び閾値Ｔｈ４に対応する中心位置Ｃｅｐ２とが位置する。従って、中心位置Ｃｅｐ１及びＣｄｐ２と、高さ係数ｈとを用いることにより、評価パターンＥＰにおける位置ずれ量ＳＦ０を算出できる。
４．位置ずれの計測動作
次に、位置ずれの計測動作の一例について、図９及び図１０を用いて説明する。図９及び図１０は、位置ずれの計測動作の全体の流れを示すフローチャートである。
位置ずれの計測動作は、大まかにキャリブレーション動作と計測動作とを含む。
キャリブレーション動作は、モニタパターンＭＰ及びダミーパターンＤＰを用いて高さ係数ｈを求める動作である。なお、キャリブレーションに用いられるモニタパターンＭＰ及びダミーパターンＤＰは、それぞれ１つでもよく複数であってもよい。また、１つのモニタパターンＭＰに対して、複数のダミーパターンＤＰが計測の対象とされてもよい。更には、モニタパターンＭＰ及びダミーパターンＤＰは、評価パターンＥＰを含むチップ内に設けられていてもよく、同じウェハの異なるチップ、あるいは、同じパターンを有する異なるウェハに設けられていてもよい。例えば、高さ係数ｈの算出方法として、複数のデータを用いた最小二乗法が用いられてもよい。
計測動作は、高さ係数ｈを用いて評価パターンＥＰにおける位置ずれ量を計測する動作である。
図９に示すように、まず、キャリブレーション動作が実行される。
モニタパターン位置ずれ算出回路５１は、例えば、ストレージ８０からモニタパターンＭＰのＳＥＭの画像データ（電子線画像）を取得する（ステップＳ１１）。
次に、モニタパターン位置ずれ算出回路５１は、閾値Ｔｈ１に基づいて、上層パターンＵＰ１の輪郭Ｒｍｐ１及びその中心位置Ｃｍｐ１を算出する（ステップＳ１２）。
次に、モニタパターン位置ずれ算出回路５１は、閾値Ｔｈ２に基づいて、下層パターンＬＰ１の輪郭Ｒｍｐ２及びその中心位置Ｃｍｐ２を算出する（ステップＳ１３）。なお、ステップＳ１２とＳ１３とは、同時に行われてもよく、順序が入れ替わってもよい。
次に、モニタパターン位置ずれ算出回路５１は、中心位置Ｃｍｐ１及びＣｍｐ２からモニタパターンＭＰの位置ずれ量ＳＦ１を算出する（ステップＳ１４）。
ダミーパターン位置ずれ算出回路５２は、例えば、ストレージ８０からダミーパターンＤＰのＳＥＭの画像データ（電子線画像）を取得する（ステップＳ１５）。
次に、ダミーパターン位置ずれ算出回路５２は、閾値Ｔｈ３に基づいて、下層パターンＬＰ２の輪郭Ｒｄｐ１及びその中心位置Ｃｄｐ１を算出する（ステップＳ１６）。
次に、ダミーパターン位置ずれ算出回路５２は、閾値Ｔｈ４に基づいて、下層パターンＬＰ２の輪郭Ｒｄｐ２及びその中心位置Ｃｄｐ２を算出する（ステップＳ１７）。なお、ステップＳ１６とＳ１７とは、同時に行われてもよく、順序が入れ替わってもよい。
次に、ダミーパターン位置ずれ算出回路５２は、中心位置Ｃｄｐ１とＣｄｐ２との位置ずれ量を算出する（ステップＳ１８）。なお、モニタパターン位置ずれ算出回路５１が実行するステップＳ１１～Ｓ１４までの動作と、ダミーパターン位置ずれ算出回路５２が実行するステップＳ１５～Ｓ１８までの動作の順序は、入れ替わってもよい。
次に、高さ係数算出回路５３は、中心位置Ｃｄｐ１とＣｄｐ２との位置ずれ量と、位置ずれ量ＳＦ１とから高さ係数ｈを算出する（ステップＳ１９）。すなわち、制御回路５０は、キャリブレーションの結果として、高さ係数ｈを得る。
図１０に示すように、次に、計測動作が実行される。
評価パターン位置ずれ算出回路５４は、例えば、ストレージ８０から評価パターンＥＰのＳＥＭの画像データを取得する（ステップＳ２０）。
次に、評価パターン位置ずれ算出回路５４は、閾値Ｔｈ３に基づいて、下層パターンＬＰ０の輪郭Ｒｅｐ１及びその中心位置Ｃｅｐ１を算出する（ステップＳ２１）。
次に、評価パターン位置ずれ算出回路５４は、閾値Ｔｈ４に基づいて、下層パターンＬＰ０の輪郭Ｒｅｐ２及びその中心位置Ｃｅｐ２を算出する（ステップＳ２２）。なお、ステップＳ２１とＳ２２とは、同時に行われてもよく、順序が入れ替わってもよい。
次に、評価パターン位置ずれ算出回路５４は、中心位置Ｃｅｐ１とＣｅｐ２との位置ずれ量を算出する（ステップＳ２３）。
次に、評価パターン位置ずれ算出回路５４は、中心位置Ｃｅｐ１とＣｅｐ２との位置ずれ量と、高さ係数ｈとから評価パターンＥＰの位置ずれ量ＳＦ０を算出する（ステップＳ２４）。
制御回路５０は、評価パターンＥＰの画像データ、輪郭Ｒｅｐ１及びＲｅｐ２、中心位置Ｃｅｐ１及びＣｅｐ２、あるいは位置ずれ量ＳＦ０等の計測結果を出力する（ステップＳ２５）。
５．本実施形態に係る効果
本実施形態に係る構成であれば、パターンの位置ずれ計測の精度を向上できる。本効果につき詳述する。
積層されたパターンを有する評価パターンの位置ずれ計測において、下層パターンの開口部の面積が上層パターンの底部の面積よりも大きい場合、ＳＥＭによる表面観察画像では、下層パターンの形状が確認できないため、位置ずれの計測ができない。このような場合の評価パターンの位置ずれ計測方法として、測定位置（回路領域）にモニタパターンを形成し、当該パターンにおける位置ずれ量を計測する方法がある。この方法では、位置ずれ計測用のモニタパターンが回路領域に設けられたレチクル（マスク）の作製に、数週間かかる場合がある。また、専用のレチクルを作製する費用が発生する。更に、回路領域にモニタパターンを形成したウェハは、製品には使用できないため、位置ずれ計測後に廃棄処理となる。従って、この方法は、時間と費用が掛かる。
これに対し、本実施形態に係る構成であれば、位置ずれ計測装置は、モニタパターン位置ずれ算出回路と、ダミーパターン位置ずれ算出回路と、高さ係数算出回路と、評価パターン位置ずれ算出回路とを含む。これにより、回路領域以外に設けられたモニタパターンとダミーパターンとを用いて、評価パターンの計測に用いる高さ係数ｈを算出できる。更に、ＳＥＭの画像データを用いた評価パターンの計測結果を高さ係数ｈで補正することにより、評価パターンの位置ずれを計測できる。すなわち、評価パターンのＳＥＭ画像データから位置ずれ量を算出できる。評価パターンを直接計測して、その位置ずれ量を算出できるため、位置ずれ計測の精度を向上できる。
更に、本実施形態に係る構成であれば、評価パターンを直接計測できるため、回路領域の任意の場所を、状況に応じて選択できる。このためチップ面内の位置ずれ量のばらつきをより精度よく算出できる。
更に、本実施形態に係る構成であれば、回路領域以外にモニタパターンとダミーパターンを作製できるため、モニタパターン専用のレチクルを作製する必要がなく、レチクル作製の費用、作製時間、また、モニタパターンを作製したことによるウェハの廃棄費用を削減できる。従って、製品の開発費用及び開発期間を削減できる。
６．変形例等
上記実施形態に係る構成によれば、位置ずれ計測装置は、基板上に形成された第１パターン（ＬＰ０）と第１パターン上に形成された第２パターン（ＵＰ０）との第１位置ずれ量（ＳＦ０）を計測する装置であって、電子線画像を受信する入力部（１０）と、電子線画像を記憶する記憶部（８０）と、第１パターンに対応する第３パターン（ＬＰ１）と第３パターン上に形成された第４パターン（ＵＰ１）とを含む第１キャリブレーションパターン（ＭＰ）において、第３パターンと第４パターンとの第２位置ずれ量（ＳＦ１）を算出する第１回路（５１）と、第１パターンに対応する第５パターン（ＬＰ２）と第５パターン上に形成され且つ第２パターンに対応する第６パターン（ＵＰ２）とを含む第２キャリブレーションパターン（ＤＰ）の第１電子線画像を用いて、第５パターンに対応する第１閾値（Ｔｈ３）に基づく第１輪郭（Ｒｄｐ１）の第１中心位置（Ｃｄｐ１）と、第５パターンに対応する第２閾値（Ｔｈ４）に基づく第２輪郭（Ｒｄｐ２）の第２中心位置（Ｃｄｐ２）とを算出し、且つ第１中心位置と第２中心位置との第３位置ずれ量を算出する第２回路（５２）と、第２位置ずれ量と第３位置ずれ量との関係を示す係数（ｈ）を算出する第３回路（５３）と、第１及び第２パターンに対応する第２電子線画像を用いて、第１パターンに対応する第３閾値（Ｔｈ３）に基づく第３輪郭（Ｒｅｐ１）の第３中心位置（Ｃｅｐ１）と、第１パターンに対応する第４閾値（Ｔｈ４）に基づく第４輪郭（Ｒｅｐ２）の第４中心位置（Ｃｅｐ２）とを算出し、第３中心位置と第４中心位置との第４位置ずれ量を算出し、且つ第４位置ずれ量と係数とに基づいて第１パターンと第２パターンとの第１位置ずれ量（ＳＦ０）を算出する第４回路（５４）と、を含む。
上記実施形態により、位置ずれ計測の精度が向上できる位置ずれ計測装置を提供する。
なお、実施形態は上記で説明した形態に限られず、種々の変形が可能である。
例えば、上記実施形態では、モニタパターンＭＰにおける位置ずれ量ＳＦ１を、ＳＥＭによる表面観察画像を用いて算出しているが、これに限定されない。例えば、モニタパターンＭＰの断面観察を行い、その結果から位置ずれ量ＳＦ１を算出してもよい。また、モニタパターンＭＰの断面観察から位置ずれ量を算出する場合、上層パターンＵＰ１は、評価パターンＵＰ０と概略同じ形状であってもよい。
更に、上記実施形態では、２つのパターンが積層されている場合について説明したが、３つ以上のパターンが積層されていてもよい。この場合、最上層のパターンと、上層から２層目のパターンの位置ずれ量を計測できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…位置ずれ計測装置、１０…入力部、２０…表示部、３０…出力部、４０…インタフェース回路、５０…制御回路、５１…モニタパターン位置ずれ算出回路、５２…ダミーパターン位置ずれ算出回路、５３…高さ係数算出回路、５４…評価パターン位置ずれ算出回路、６０…ＲＡＭ、７０…ＲＯＭ、８０…ストレージ、１００…半導体基板、１１０…絶縁層、１２０…絶縁層。

Claims (9)

  1. 基板上に形成された第１パターンと前記第１パターン上に形成された第２パターンとの第１位置ずれ量を計測する位置ずれ計測装置において、
    電子線画像を受信する入力部と、
    前記電子線画像を記憶する記憶部と、
    前記第１パターンに対応する第３パターンと前記第３パターン上に形成された第４パターンとを含む第１キャリブレーションパターンにおいて、前記第３パターンと前記第４パターンとの第２位置ずれ量を算出する第１回路と、
    前記第１パターンに対応する第５パターンと前記第５パターン上に形成され且つ前記第２パターンに対応する第６パターンとを含む第２キャリブレーションパターンの第１電子線画像を用いて、前記第５パターンに対応する第１閾値に基づく第１輪郭の第１中心位置と、前記第５パターンに対応する第２閾値に基づく第２輪郭の第２中心位置とを算出し、且つ前記第１中心位置と前記第２中心位置との第３位置ずれ量を算出する第２回路と、
    前記第２位置ずれ量と前記第３位置ずれ量との関係を示す係数を算出する第３回路と、
    前記第１及び第２パターンに対応する第２電子線画像を用いて、前記第１パターンに対応する第３閾値に基づく第３輪郭の第３中心位置と、前記第１パターンに対応する第４閾値に基づく第４輪郭の第４中心位置とを算出し、前記第３中心位置と前記第４中心位置との第４位置ずれ量を算出し、且つ前記第４位置ずれ量と前記係数とに基づいて前記第１パターンと前記第２パターンとの前記第１位置ずれ量を算出する第４回路と
    を備える、
    位置ずれ計測装置。
  2. 前記第１回路は、前記第１キャリブレーションパターンの第３電子線画像を用いて、前記第３パターンに対応する第５閾値に基づく第５輪郭の第５中心位置と、前記第４パターンに対応する第６閾値に基づく第６輪郭の第６中心位置とを算出し、且つ前記第５中心位置と前記第６中心位置との前記第２位置ずれ量を算出する、
    請求項１に記載の位置ずれ計測装置。
  3. 前記第４パターンの底面部の面積は、前記第３パターンの開口部の面積よりも大きい、
    請求項１または２に記載の位置ずれ計測装置。
  4. 前記第１閾値と前記第３閾値とは同じであり、前記第２閾値と前記第４閾値とは同じである、
    請求項１乃至３のいずれか一項に記載の位置ずれ計測装置。
  5. 前記第１、第３、及び第５パターンは同じ形状を有し、前記第２及び第６パターンは同じ形状を有する、
    請求項１乃至４のいずれか一項に記載の位置ずれ計測装置。
  6. 前記第１位置ずれ量を出力する出力部を更に備える、
    請求項１乃至５のいずれか一項に記載の位置ずれ計測装置。
  7. 基板上に形成された第１パターンと前記第１パターン上に形成された第２パターンとの第１位置ずれ量を計測する位置ずれ計測方法において
    前記第１パターンに対応する第３パターンと前記第３パターン上に形成された第４パターンとを含む第１キャリブレーションパターンにおいて、前記第３パターンと前記第４パターンとの第２位置ずれ量を算出する工程と、
    前記第１パターンに対応する第５パターンと前記第５パターン上に形成され且つ前記第２パターンに対応する第６パターンとを含む第２キャリブレーションパターンの第１電子線画像を取得する工程と、
    前記第１電子線画像を用いて、前記第５パターンに対応する第１閾値に基づく第１輪郭の第１中心位置と、前記第５パターンに対応する第２閾値に基づく第２輪郭の第２中心位置と、を算出する工程と、
    前記第１中心位置と前記第２中心位置との第３位置ずれ量を算出する工程と
    前記第２位置ずれ量と前記第３位置ずれ量との関係を示す係数を算出する工程と、
    前記第１及び第２パターンに対応する第２電子線画像を取得する工程と、
    前記第２電子線画像を用いて、前記第１パターンに対応する第３閾値に基づく第３輪郭の第３中心位置と、前記第１パターンに対応する第４閾値に基づく第４輪郭の第４中心位置と、を算出する工程と、
    前記第３中心位置と前記第４中心位置との第４位置ずれ量を算出する工程と、
    前記第４位置ずれ量と前記係数に基づいて前記第１パターンと前記第２パターンとの前記第１位置ずれ量を算出する工程と
    を備える、
    位置ずれ計測方法。
  8. 前記第２位置ずれ量を算出する工程は、
    前記第１キャリブレーションパターンの第３電子線画像を取得する工程と、
    前記第３電子線画像を用いて、前記第３パターンに対応する第５閾値に基づく第５輪郭の第５中心位置と、前記第４パターンに対応する第６閾値に基づく第６輪郭の第６中心位置とを算出する工程と、
    前記第５中心位置と前記第６中心位置との前記第２位置ずれ量を算出する工程と
    を含む、
    請求項７に記載の位置ずれ計測方法。
  9. 基板上に形成された第１パターンと前記第１パターン上に形成された第２パターンとの第１位置ずれ量を計測する位置ずれ計測装置において実行される位置ずれ計測プログラムにおいて、
    前記第１パターンに対応する第３パターンと前記第３パターン上に形成された第４パターンとを含む第１キャリブレーションパターンにおいて、前記第３パターンと前記第４パターンとの第２位置ずれ量を算出する処理と、
    前記第１パターンに対応する第５パターンと前記第５パターン上に形成され且つ前記第２パターンに対応する第６パターンとを含む第２キャリブレーションパターンの第１電子線画像を取得する処理と、
    前記第１電子線画像を用いて、前記第５パターンに対応する第１閾値に基づく第１輪郭の第１中心位置と、前記第５パターンに対応する第２閾値に基づく第２輪郭の第２中心位置と、を算出する処理と、
    前記第１中心位置と前記第２中心位置との第３位置ずれ量を算出する処理と
    前記第２位置ずれ量と前記第３位置ずれ量との関係を示す係数を算出する処理と、
    前記第１及び第２パターンに対応する第２電子線画像を取得する処理と、
    前記第２電子線画像を用いて、前記第１パターンに対応する第３閾値に基づく第３輪郭の第３中心位置と、前記第１パターンに対応する第４閾値に基づく第４輪郭の第４中心位置と、を算出する処理と、
    前記第３中心位置と前記第４中心位置との第４位置ずれ量を算出する処理と、
    前記第４位置ずれ量と前記係数に基づいて前記第１パターンと前記第２パターンとの前記第１位置ずれ量を算出する処理と
    を実行させる、
    位置ずれ計測プログラム。
JP2020118338A 2020-07-09 2020-07-09 位置ずれ計測装置、位置ずれ計測方法、及び位置ずれ計測プログラム Pending JP2022015476A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020118338A JP2022015476A (ja) 2020-07-09 2020-07-09 位置ずれ計測装置、位置ずれ計測方法、及び位置ずれ計測プログラム
US17/202,666 US11776112B2 (en) 2020-07-09 2021-03-16 Misalignment measuring apparatus and misalignment measuring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020118338A JP2022015476A (ja) 2020-07-09 2020-07-09 位置ずれ計測装置、位置ずれ計測方法、及び位置ずれ計測プログラム

Publications (1)

Publication Number Publication Date
JP2022015476A true JP2022015476A (ja) 2022-01-21

Family

ID=79172732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020118338A Pending JP2022015476A (ja) 2020-07-09 2020-07-09 位置ずれ計測装置、位置ずれ計測方法、及び位置ずれ計測プログラム

Country Status (2)

Country Link
US (1) US11776112B2 (ja)
JP (1) JP2022015476A (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07253311A (ja) * 1994-03-15 1995-10-03 Fujitsu Ltd パターン検査装置の較正方法、パターン検査方法、パターン位置決定方法、および半導体装置の製造方法
JP4274649B2 (ja) 1999-10-07 2009-06-10 株式会社日立製作所 微細パターン検査方法及び装置
JP5640027B2 (ja) 2012-02-17 2014-12-10 株式会社日立ハイテクノロジーズ オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびｇｕｉ
JP6362827B2 (ja) 2013-01-26 2018-07-25 株式会社ホロン アライメント測定装置およびアライメント測定方法
US9390885B2 (en) 2013-05-09 2016-07-12 Hitachi High-Technologies Corporation Superposition measuring apparatus, superposition measuring method, and superposition measuring system
JP6316578B2 (ja) 2013-12-02 2018-04-25 株式会社日立ハイテクノロジーズ 走査電子顕微鏡システム及びそれを用いたパターン計測方法並びに走査電子顕微鏡
US9754895B1 (en) * 2016-03-07 2017-09-05 Micron Technology, Inc. Methods of forming semiconductor devices including determining misregistration between semiconductor levels and related apparatuses
WO2017179138A1 (ja) 2016-04-13 2017-10-19 株式会社 日立ハイテクノロジーズ パターン計測装置およびパターン計測方法
WO2018020627A1 (ja) 2016-07-28 2018-02-01 株式会社 日立ハイテクノロジーズ パターン測定方法、及びパターン測定装置
JP6640057B2 (ja) 2016-09-14 2020-02-05 株式会社日立ハイテクノロジーズ 電子顕微鏡装置及びそれを用いた傾斜ホールの測定方法
JP2018063355A (ja) * 2016-10-13 2018-04-19 キヤノン株式会社 画像形成装置、位置検出方法
JP2019060806A (ja) 2017-09-28 2019-04-18 株式会社日立ハイテクノロジーズ パターン計測装置

Also Published As

Publication number Publication date
US20220012863A1 (en) 2022-01-13
US11776112B2 (en) 2023-10-03

Similar Documents

Publication Publication Date Title
JP6051301B2 (ja) 重ね合わせ計測装置、重ね合わせ計測方法、及び重ね合わせ計測システム
WO2010032857A1 (ja) パターンの検査装置、及びパターンの検査方法
TWI435052B (zh) 量測關鍵尺寸以及監測製程均勻度之方法以及系統
TW388803B (en) A structure and method of measuring overlapping marks
US20210063319A1 (en) Method for semiconductor wafer inspection and system thereof
US9244365B2 (en) Method for measuring pattern misalignment
US11397380B2 (en) Critical dimension measurement system and method of measuring critical dimensions using same
JP2022015476A (ja) 位置ずれ計測装置、位置ずれ計測方法、及び位置ずれ計測プログラム
JP4972278B2 (ja) レチクル及び半導体装置の製造方法
JP2006332177A (ja) 半導体ウエハ、その製造方法及びマスク
JP6362827B2 (ja) アライメント測定装置およびアライメント測定方法
US9506965B2 (en) Alternately arranged overlay marks having asymmetric spacing and measurement thereof
KR20070081511A (ko) 패턴 정렬 상태 측정 방법
TWI847860B (zh) 用於半導體製程的疊對量測的計量方法
KR20080069326A (ko) 패턴의 선폭 측정 방법
KR100527670B1 (ko) 구멍의 조도 산출 방법
CN106707697B (zh) 芯片的图形尺寸检测方法
JP4876001B2 (ja) 半導体デバイス評価方法及び半導体デバイス評価装置
JP2010135416A (ja) 半導体装置用パターン検査装置および検査方法
KR100342386B1 (ko) 홀 선폭과 샷 스케일 동시 측정 패턴
JP2011023646A (ja) 半導体装置及び半導体装置の製造管理方法
KR20110112725A (ko) 면적 비교를 이용한 콘택홀 크기 검사방법
JP2006019562A (ja) デバイス評価用素子、テグ、半導体ウエハー、半導体デバイス評価方法および半導体デバイス製造方法
JP2006017567A (ja) パターン寸法測定方法
TW201628157A (zh) 可進行在線疊對精度監測的測試元結構

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230106