JP2005085806A - 基板検査装置、基板検査方法、プログラムおよび半導体装置の製造方法 - Google Patents

Abstract

【課題】 完全には断線していないために配線抵抗が低い不良品でも高精度で検査する。
【解決手段】 検査対象である半導体基板Ｓ２のＳｉ基板に正弦波交流を印加し、その電圧振幅波形ＰＦ１を測定する。半導体基板Ｓ２の配線表面において、非接触かつ波形計測可能なプローブを介して配線表面から得られる電圧振幅波形ＰＦ２を測定する。電圧振幅波形ＰＦ２と電圧振幅波形ＰＦ１との位相差を求め、位相差が所定の閾値以下であれば半導体基板Ｓ２を良品と判定し、位相差が所定の閾値を上回る場合は、半導体基板Ｓ２を不良品と判定する。
【選択図】 図２２

Description

本発明は、半導体装置の製造過程に用いる基板検査装置、基板検査方法、プログラムおよび半導体装置の製造方法に関し、例えば配線のコンタクトホールまたはビア（Via）ホ-ルの電気的導通不良の検査を対象とする。

半導体装置の製造途中における穴工程においては、ウェーハ面内の特定の１チップに存在する配線の表面の電位コントラスト画像を取得し、隣接するセルであって同一の配線を形成しようとしたセル同士、及び、隣接するダイであって同一配線を形成しようとしたダイ同士で配線表面の電位コントラスト画像を比較することにより、上記配線の欠陥を検出する欠陥検査方法が従来より用いられている（例えば、非特許文献１）。

一般的にこのような欠陥検査方式は、セル・トゥ・セル（cell to cell）画像比較検査方式、または、ダイ・トゥ・ダイ（die to die）画像比較検査方式と呼ばれており、ＫＬＡ−Ｔｎｃｏｒ社の製品に代表される電子ビ-ムを用いた欠陥検査装置もこの方式を用いている。セル・トゥ・セル画像比較検査方式は、メモリデバイスのような繰り返し配線が存在するダイを検査する場合に用いられ、この一方、ダイ・トゥ・ダイ画像比較検査方式はロジックデバイスのような繰り返し配線が無いダイを検査する場合に用いられていることが多い。

このように、半導体基板の表面へ電子ビームを照射し、配線表面の電位コントラスト像の差画像から、配線下層に存在する致命欠陥(断線および配線短絡)を検出する手法において、ホール底の界面に絶縁膜が存在するために完全に断線しているような配線抵抗の高い(Ｅ９Ω〜)不良品については、電位コントラスト像において比較する画像間の信号強度に明確な差があるため、この差の値から欠陥と判断することにより検査可能である。
日本学術振興会 第１３２委員会 第１８回ＬＳＩテスティングシンポジウム/１９９８"電位コントラスト像を用いたウェーハプロセス不良解析手法の開発 P１６０−１６５"、Jpn.J.Appl.Phys．Vol.38(1999)pp.7168-7172/Voltage Contrast Defect Inspection of Contacts and Vias for Deep Quarter Micron Device

しかしながら、ホールに埋め込まれたメタル材に微小なボイド（void）が存在する場合など、完全には断線していないために配線抵抗が低い(抵抗値:５００〜２，０００Ω)不良品については、電位コントラスト像において比較する画像間の信号強度に明瞭な差が出ない。このため、信号強度の差を用いた欠陥判断ができないために検査が困難になり、その結果、検査精度、ひいては製品の歩留まりを落としてしまうという問題があった。

本発明は上記事情に鑑みてなされたものであり、その目的は、完全には断線していないために配線抵抗が低い不良品についても高い精度での検査を可能にする基板検査装置、および基板検査方法、並びにこのような基板検査方法をコンピュータに実行させるプログラムおよびこの基板検査方法を用いた半導体装置の製造方法を提供することにある。

本発明は、以下の手段により上記課題の解決を図る。

即ち、本発明によれば、
検査対象である半導体基板であって、交流電源に接続可能な半導体と上記半導体と導通すべき配線とを有する半導体基板の上記半導体に上記交流電源を接続して交流電圧を印加したときに上記交流電圧の振幅波形である第１の振幅波形を取得する第１の波形計測手段と、
上記半導体基板の上記配線に接続され、上記半導体に上記交流電圧が印加されたときの上記配線における電圧の振幅波形である第２の振幅波形を取得する第２の波形計測手段と、
上記第１の振幅波形と上記第２の振幅波形との位相差を算出し、算出された位相差に基づいて上記半導体基板の欠陥を抽出する欠陥抽出手段と、
を備える基板検査装置が提供される。

また、本発明によれば、
半導体と上記半導体と導通すべき配線とを有する検査対象である半導体基板の上記半導体に交流電源を接続して交流電圧を印加したときの上記交流電圧の振幅波形である第１の振幅波形を取得する手順と、
上記半導体に上記交流電圧が印加されたときの上記配線における電圧の振幅波形である第２の振幅波形を取得する手順と、
上記第１の振幅波形と上記第２の振幅波形との位相差を算出し、算出された位相差に基づいて上記半導体基板の欠陥を抽出する欠陥抽出手順と、
を備える基板検査方法が提供される。

また、本発明によれば、
半導体と上記半導体と導通すべき配線とを有する検査対象である半導体基板の上記半導体に交流電源を接続して交流電圧を印加したときの上記交流電圧の振幅波形である第１の振幅波形のデータと、上記半導体に上記交流電圧が印加されたときの上記配線における電圧の振幅波形である第２の振幅波形のデータとが入力可能なコンピュータに読み取り可能なプログラムであって、
上記第１の振幅波形と上記第２の振幅波形との位相差を算出し、算出された位相差に基づいて上記半導体基板の欠陥を抽出する手順を上記コンピュータに実行させるプログラムが提供される。

さらに本発明によれば、
上述した基板検査方法を用いる半導体装置の製造方法が提供される。

本発明によれば、完全には断線していないために配線抵抗が低い不良品についても、高い精度で定量的に欠陥検査を行なうことができる。これにより、高いスループットおよび歩留まりで半導体装置を製造することができる。

以下、本発明の実施の形態について説明する。

（１）第１の実施の形態
まず、本発明の第１の実施の形態について図１〜図２１を参照しながら説明する。本実施形態は、ストロボ波形モードを有するＥＢ（Electron Beam）テスタに、表面に配線が形成された検査対象である半導体基板を設置して交流電圧を印加し、上記ストロボ波形モードを用いて基板の配線表面から電圧振幅波形を取得して上記交流電圧の振幅波形と比較し、交流電圧の振幅波形との位相差に基づいて半導体基板の抵抗値を算出し、良否を判定するとともに、不良の場合に上記抵抗値に基づいてその程度を判定するものである。以下、その検査原理を従来の検査方法と対比しながら説明する。

まず、検査対象として、３つの半導体基板Ｓ２，Ｓ４およびＳ６を取り上げて図１〜３に示す。図１の断面図に示す半導体基板Ｓ２は、良品の例であり、Ｐ型シリコンウェーハＷＦ上に形成された絶縁膜ＩＦ内にシリコンウェーハＷＦの上面が露出するようにコンタクトホールＣＨ２が良好に形成され、このコンタクトホールＣＨ２にメタル材が埋め込まれて配線ＷＲ２が良好に形成され、その表面ＷＲ２ｓは絶縁膜ＩＦの上面にも延在している。図２の断面図に示す半導体基板Ｓ４は、完全に断線した不良品の例であり、コンタクトホールＣＨ４がシリコンウェーハＷＦの上面に至るまで十分に形成されておらず、このために金属配線ＷＲ４がシリコンウェーハＷＦに接していない。このため、半導体基板Ｓ４の抵抗値はＥ９Ω以上になる。図３に示す半導体基板Ｓ６は、完全には断線していない不良品の例であり、コンタクトホールＣＨ６自身はシリコンウェーハＷＦの上面に至るまで良好に形成されているが、コンタクトホールＣＨ６内にメタル材が十分に埋め込まれていないためにコンタクトホールＣＨ６内にボイドＶＤが発生し、低抵抗の配線ＷＲ６を形成している。このため、半導体基板Ｓ６の配線抵抗は、Ｒ＝５００〜２，０００Ωと低い。

これらの半導体基板Ｓ２，Ｓ４，Ｓ６をＥＢ装置の基板ステージに設置し、Ｐ型シリコンウェーハＷＦに正弦波交流ＡＣ＝２Ｖ，２０ＭＨｚを印加し、配線の表面電位の分布に依存したコントラストを有する画像（以下、電位コントラスト画像という）を取得すると、例えば図４〜図６にそれぞれ示す画像Ｉｍ２，Ｉｍ４，Ｉｍ６が得られる。良品の半導体基板Ｓ２について配線の表面を目視にて観測すると、その電位コントラスト画像Ｉｍ２において配線の表面は明暗の反転が繰り返される（図４の静止画像では明輝度で撮影されているが、目視にて実際に電位コントラスト画像を観察すると配線表面の輝度について明暗の反転が繰り返されることを確認できる）。不良品の半導体基板Ｓ４について得られた電位コントラスト画像から配線表面を目視にて観察すると、その配線表面は図５に示す画像Ｉｍ４のように明輝度が一定の画像として現われる。電位コントラスト画像におけるこのような明輝度の差を目視にて確認することにより、良品と配線抵抗の高い不良品とについては判断可能である。

この一方、完全には断線していない低抵抗の不良品Ｓ６について、同様にして電位コントラスト画像を取得すると、図６に示す画像Ｉｍ６のように、配線表面の輝度において良品と同様に明暗の反転が繰り返される。従って、電位コントラスト画像の利用だけでは、良品と配線抵抗の低い不良品との判別が従来は困難であった。

本実施形態によれば、良品と配線抵抗の低い不良品とを確実に判別することができる。 図７および図８は、本実施形態に用いる検査回路の概要を示す回路図である。両図に示すように、良品Ｓ２と低抵抗の不良品Ｓ６について、シリコン基板ＷＦの裏面へ交流電源ＡＰから正弦波交流ｖ＝Ｖｍｓｉｎωｔ（Ｖｍは電圧の振幅）を印加し、基板の表面をパルスビームで走査しながら交流電源ＡＰの電圧振幅波形ＰＦ１と配線表面から得られる電圧振幅波形ＰＦ２を電子顕微鏡のストロボ波形モードによりそれぞれ取得する。ストロボ波形モードとは、試料Ｓの駆動周波数または繰り返し周波数と同期してある特定の位相でだけパルスビームを生成して試料を照射するものであり（図１５参照）、このパルスビームの照射により試料Ｓの表面から発生する二次電子ＳＥを検出し、検出した二次電子ＳＥ信号の強度に依存した信号をさらに処理することにより電圧振幅波形ＰＦ２が得られる。

ここで、各半導体基板の配線抵抗値をＲとし、（電子ビームを帯電させる作用が働くため）絶縁膜をコンデンサ成分とみなしてその容量をＣとすると、図７および図８の等価回路として図９の交流回路を考えることができる。この交流回路の負荷のアドミタンス（Ｙ）は、
Ｙ＝１／Ｒ＋ｊ２πｆＣ〔Ｓ〕・・・（式１）
の理論式で現される。ここで、ｊは虚数単位、ｆは交流電源の周波数である。

交流電源ＡＰの電圧ｖは、ｖ＝Ｖｍｓｉｎωｔであるので、その電圧振幅波形ＰＦ１は図１０に示すように、位相角θ＝０の正弦波である。

また、電圧振幅波形ＰＦ１は、 交流電源ＡＰの電圧振幅波形であるため、配線抵抗：Ｒ＝０（Ω）、コンデンサ：Ｃ＝０（Ｆ）である。従って、負荷のアドミタンス（Ｙ）の理論式に配線抵抗：Ｒ＝０（Ω）、コンデンサ：Ｃ＝０（Ｆ）を代入すると、負荷のアドミタンス（Ｙ）＝１／０（Ω）＋ｊ２πｆ・０（Ｆ） 〔Ｓ〕となり、これを複素平面上にプロットすると図１１に示すように、位相角θ＝０となる。

図９の交流回路における電圧振幅波形ＰＦ２は、Ｒ（配線抵抗）−Ｃ（コンデンサ）の並列接続素子と交流電源との間において取得された電圧振幅波形であるため、例えば配線抵抗値Ｒ＝２．２（ｋΩ）の場合、式１の負荷のアドミタンス（Ｙ）の理論式に配線抵抗値：Ｒ＝２．２（ｋΩ）を代入すると、負荷のアドミタンス（Ｙ）＝１／２．２（ｋΩ）＋ｊ２πｆＣ（Ｆ）〔Ｓ〕となり、これを図１２に示すとおり複素平面上にプロットすると、位相角θ＝θ１となる。電圧振幅波形ＰＦ２の波形を図１０のグラフに併せて示す。

このように、半導体基板の配線が何らかの抵抗値を有する限り、電圧振幅波形ＰＦ１と電圧振幅波形ＰＦ２とで位相（時間）の差（θ）が発生する。この位相差θは配線の抵抗値の大きさに依存し、例えば、配線抵抗値：Ｒ＝５００（Ω）の低抵抗の不良品の場合は、負荷のアドミタンス（Ｙ）＝１／５００（Ω）＋ｊ２πｆＣ（Ｆ）となり、これを複素平面上にプロットすると図１３に示すように、位相角θ＝θ２（＜θ１）となる。

従って、電圧振幅波形ＰＦ１と電圧振幅波形ＰＦ２との位相差を算出し、算出された位相差が所定の閾値以下であればその検査対象基板を良品と判定し、この一方、算出された位相差が所定の閾値を上回る場合は、その検査対象基板を不良品と判定することができる。さらに、位相差と抵抗値との関係を計測により予め準備しておけば、これらの関係を記述したデータテーブルを参照することにより、算出された位相差から検査対象基板における配線の抵抗値を算出することも可能になる。

上記検査原理を適用した本発明にかかる基板検査方法の第１の実施の形態と、本発明にかかる基板検査の第１の実施の形態であって上記基板検査方法に用いる基板検査装置について、図面を参照しながら説明する。

図１４は、本実施形態の基板検査装置を示すブロック図である。同図に示す基板検査装置１は、電子ビームコラム１０と、交流電源ＡＰと、二次電子検出器４４と、信号処理装置４６と、偏向器制御部４８と、制御コンピュータ５２と、表示装置（ＣＲＴ）５４と、メモリ５６と、パルスゲート５８と、ゲート駆動回路６２とを備える。

電子ビームコラム１０は、電子銃１２と、コンデンサレンズ１４と、パルスビーム用偏向器３６，３８と、ウィーンフィルタ（Wien-filter）１６と、対物レンズ１８と、ビーム走査用偏向器２２と、コラムステージ２４と、電極２６と、基板ステージ２８とを含む。基板ステージ２８には、表面に配線が形成された検査対象である半導体基板Ｓが表裏反転されて保持されている。半導体基板Ｓには、交流電源ＡＰから基板ステージ２８を介して高周波の正弦波交流電圧が印加される。

電子銃１２から放射された一次電子ビーム３２は、コンデンサレンズ１４によって集束され、ウィーンフィルタ１６に入射する。ウィーンフィルタ１６は、入射した一次電子ビーム３２を偏向させることなく直進させて対物レンズ１８に入射させる。対物レンズ１８は、一次電子ビーム３２が基板Ｓの表面で結像するように集束させる。集束された一次電子ビーム３２は、偏光器制御部４８から制御信号を受けるビーム走査用偏向器２２により半導体基板Ｓ上で偏向走査される。

一次電子ビーム３２の走査により、半導体基板Ｓに形成された配線の表面から二次電子、反射電子および後方散乱電子（以下、単に二次電子等という）が放出され、これらの二次電子等は、半導体基板Ｓと対物レンズ１８との間に形成された電界によって加速されて二次電子ビーム３４として対物レンズ１８を通過し、その後ウィーンフィルタ１６により偏向されて二次電子検出器４４に引き込まれる。二次電子検出器４４は、検出した二次電子等の量を表わす信号を出力し、信号処理装置４６は、受け取った信号を画像信号に変換して制御コンピュータ５２に供給する。制御コンピュータ５２は、信号処理装置４６から受け取った画像信号に所定の処理を実行するとともに、表示装置（ＣＲＴ）５４により半導体基板Ｓの配線表面の状態を表す電位コントラスト画像を表示する。

メモリ５６は、後述する本発明にかかる基板検査方法（図１６および図１７参照）を実行するための検査レシピを記述したプログラムと、２つの電圧振幅波形の位相差と配線抵抗値との関係を表わすデータテーブル（図２１参照。以下、位相差および配線抵抗値データテーブルという）とを格納する。

制御コンピュータ５２は、装置全体を制御するとともに、メモリ５６から検査レシピのプログラムを読み込み、これに基づいて各検査手順を実行する。

図１４に示す基板検査装置１は、一次電子ビーム３２をパルス化するパルスゲート５８と、制御コンピュータ５２からの指令信号に基づいて駆動信号を生成してパルスゲート５８に供給するゲート駆動回路６２とを備え、配線表面から得られる電圧振幅波形を取得するストロボ波形モードが利用できるよう構成されている。図１５のブロック図に示すように、パルスビームは、パルスビーム用偏向器３６，３８に高周波パルス電圧を印加し、横方向電界を用いて一次電子ビーム３２を偏向し、これをアパーチャ４２で切り取ることにより生成することができる。

半導体基板Ｓの配線表面における電圧振幅波形については、ラスタ走査を止めて１点だけを照射し、パルスビームの位相を少しづつずらせて二次電子等を二次電子検出器４４で検出することにより記録することができる。

図１４に示す基板検査装置１の動作について、本発明にかかる基板検査方法の第１の実施の形態として図１６〜図２０を参照しながら説明する。

図１６は、本実施形態の基板検査方法の概略手順を示すフローチャートである。同図に示すように、まず、電子ビームコラム１０の基板ステージ２８に検査対象となる半導体基板Ｓを設置する（ステップＳ１）。次に、交流電源ＡＰの電圧としてＡＣ＝２Ｖ，２０ＭＨｚの正弦波交流を設定し（ステップＳ２）、半導体基板Ｓの裏面（配線ＷＲが形成される主面とは逆の面）に印加することにより検査対象となる配線ＷＲの表面へ正弦波交流電圧を印加する（ステップＳ３）。

次に、一次電子ビーム３２を生成して半導体基板Ｓの配線ＷＲの表面を走査し（ステップＳ４）、配線ＷＲの表面の電位コントラスト画像を取得し、ＣＲＴ５４に表示させて目視にて観察する（ステップＳ５）。電位コントラスト画像の輝度が図５に示すように一定の場合（ステップＳ６）、半導体基板Ｓが高抵抗の不良品（抵抗値Ｒ≧Ｅ９Ω）であると判定されて（ステップＳ７）検査が終了する。この一方、半導体基板Ｓが輝度が明暗の反転を繰り返す場合は（ステップＳ６）、前述したとおり、半導体基板Ｓが良品である場合と低抵抗（５００Ω≦Ｒ≦２，０００Ω）の不良品である場合とが含まれるので、配線抵抗を算出するステップＳ８に進み、抵抗値が例えば１０Ω以下と算出されれば、半導体基板Ｓが良品であると判定され、また、例えば５００Ω≦Ｒ≦２，０００Ωであれば、最終製品の要求仕様に応じて良品／不良品の判定がなされる。

図１７は、半導体基板Ｓの配線の抵抗値を具体的に算出するための手順の一例を示すフローチャートである。

まず、ストロボ波形モードを用いてパルスビームを生成し、半導体基板Ｓの配線ＷＲの表面を照射する（ステップＳ９）。さらに、このパルスビームで配線表面ＷＲｓを走査しながら半導体基板Ｓの裏面へ交流電源ＡＰから正弦波交流を印加し、交流電源の電圧振幅波形ＰＦ１と配線の表面ＷＲｓから得られる電圧振幅波形ＰＦ２を電子顕微鏡のストロボ波形モードにより取得し（ステップＳ１０）、時間を横軸とし振幅を縦軸とする２次元空間内にこれらの電圧振幅波形を表わす（ステップＳ１１）。

図１８および図１９はこれらの電圧振幅波形のグラフの具体例を示し、図１８は配線ＷＲの抵抗値が１０Ω以下の良品について得られた電圧振幅波形ＰＦ１，ＰＦ２を表わし、また、図１９は、配線ＷＲの抵抗値が５００Ω〜２，０００Ωの不良品について得られた電圧振幅波形ＰＦ１，ＰＦ２を表わす。これらのグラフは、各電圧振幅波形における座標を汎用の表計算ソフトに入力することにより容易に作成することができる。

図２０は、配線ＷＲの抵抗値１０Ωの良品と、配線ＷＲの抵抗値が５００Ω〜２，０００Ωの範囲の４個の不良品について、電圧振幅波形ＰＦ１と電圧振幅波形ＰＦ２との位相差における配線抵抗値への依存性を測定した結果を表わす表である。

図１８に示す良品(抵抗値：Ｒ＝１０Ω)の例では、電圧振幅波形ＰＦ１と電圧振幅波形ＰＦ２とが最もマッチングする時の横軸のシフト量ΔＸは２ｐｉｘｅｌ（平均値）となった。また、図１９に示す不良品の例では、抵抗値：Ｒ＝５００Ωの場合でΔＸ＝１１ｐｉｘｅｌ（平均値）、 抵抗値：Ｒ＝８００Ωの場合でΔＸ＝１７ｐｉｘｅｌ（平均値）、抵抗値：Ｒ＝１．６ｋΩの場合でΔＸ＝３２ｐｉｘｅｌ（平均値）、さらに抵抗値：Ｒ＝２．２ｋΩの場合ではΔＸ＝３８ｐｉｘｅｌ（平均値）となった。

ここで、本実施形態では、半導体基板Ｓの裏面へＡＣ＝２Ｖ、２０ＭＨｚの正弦波交流を印加しているので、電圧振幅波形ＰＦ１の１周期は２０ＭＨｚである。図１９の電圧振幅波形ＰＦ１およびＰＦ２の横軸はいずれも５００ｐｉｘｅｌで１周期（周期（ｆ）＝２０ＭＨｚ＝時間（Ｔ）＝１／ｆ＝５Ｅ^−８ｓｅｃ）であるため、電圧振幅波形ＰＦ１，ＰＦ２の横軸１ｐｉｘｅｌは１００ｐｓｅｃである。従って、電圧振幅波形ＰＦ１と電圧振幅波形ＰＦ２の位相（時間）の差を算出する式は、
位相（時間）の差θ＝ΔＸ（二乗和が最小の時のシフト量ｐｉｘｅｌ）×１００ｐｓｅｃ・・・（式２）
となる。

図１７に戻り、位相差（時間）θを算出する上記式２から、各検査対象の半導体基板Ｓについて位相差を算出する（ステップＳ１２）。この結果、本実施形態では、良品（抵抗値１０Ω以下）の電圧振幅波形ＰＦ１と電圧振幅波形ＰＦ２との位相（時間）の差は０．２ｎｓｅｃと求められた。また、不良品（抵抗値５００Ω）の電圧振幅波形ＰＦ１と電圧振幅波形ＰＦ２との位相（時間）の差は１．１ｎｓｅｃ、不良品（抵抗値８００Ω）の電圧振幅波形ＰＦ１と電圧振幅波形ＰＦ２との位相（時間）の差は１．７ｎｓｅｃ、不良品（抵抗値１．６ｋΩ）の電圧振幅波形ＰＦ１と電圧振幅波形ＰＦ２との位相（時間）の差は３．２ｎｓｅｃ、不良品（抵抗値２．２ｋΩ） の電圧振幅波形ＰＦ１と電圧振幅波形ＰＦ２との位相（時間）の差は３．８ｎｓｅｃとそれぞれ求められる。従って、例えば電圧振幅波形ＰＦ１と電圧振幅波形ＰＦ２との位相（時間）の差が１．０ｎｓｅｃ以下であれば、検査対象の半導体基板Ｓを良品と判定することができ、電圧振幅波形ＰＦ１と電圧振幅波形ＰＦ２との位相の差が１．１ｎｓｅｃ以上であれば、検査対象の半導体基板Ｓを不良品と判定することができる。即ち、電圧振幅波形ＰＦ１と電圧振幅波形ＰＦ２の位相（時間）の差が小さければ良品、位相の差が大きければ不良品と判断することが可能となり、このような方法により容易に欠陥を検査できる。

さらに、本実施形態では、例えば図２０に示す表から電圧振幅波形ＰＦ１と電圧振幅波形ＰＦ２との位相差における配線抵抗値への依存関係をグラフの態様で予め求め、位相差および配線抵抗値データテーブルとして準備している。従って、最後は、このような位相差に対する配線抵抗のグラフを用いて半導体基板Ｓの配線抵抗を求めることができる（ステップＳ１３）。このようにして検査対象の半導体基板Ｓの配線抵抗を求めることにより、最終製品の要求仕様に応じた検査を高い精度で実現することができる。

（２）第２の実施の形態
次に、本発明の第２の実施の形態について図２２〜図２４を参照しながら説明する。

図２２と図２３は、本実施形態の半導体基板検査装置の要部を示すブロック図であり、図２２は良品である半導体基板Ｓ２（図１参照）が装着された状態を示し、また、図２３は、完全には断線していない不良品である半導体基板Ｓ６（図３参照）が装着された状態を示す。

本実施形態の基板検査装置３は、交流電源ＡＰとオシロスコープ６４，６６とプローブピンＰＢとを備える。上述した第１の実施形態と同様に、正弦波交流が交流電源ＡＰから検査対象の半導体基板ＳのＰ型シリコンウェーハＷＦに印加され、オシロスコープ６４が交流電源ＡＰとＰ型シリコンウェーハＷＦとの間に接続され、これにより正弦波交流の電圧振幅波形ＰＦ１が取得される。半導体基板Ｓ２の配線ＷＲ２はその表面ＷＲ２ｓでプローブピンＰＢによりオシロスコープ６６を介して交流電源ＡＰに接続され、これにより図２４の等価回路に示すように交流回路が形成される。

本実施形態の基板検査装置３を用いて半導体基板Ｓを検査する方法は、上述した第１の実施形態と同様に、半導体基板ＳのＰ型シリコンウェーハＷＦに正弦波交流を印加しながらオシロスコープ６６により配線表面における電圧振幅波形ＰＦ２を取得し、オシロスコープ６４により取得した電圧振幅波形ＰＦ１との位相差を算出し、算出された位相差θが所定の閾値以下であればその検査対象基板を良品と判定し、この一方、算出された位相差θが所定の閾値を上回る場合は、その検査対象基板を不良品と判定する。また、位相差θに対する配線抵抗のグラフ（図２１参照）を用いることにより、検査対象の半導体基板Ｓの配線抵抗を算出することができる。これにより、最終製品の要求仕様に応じて不良品の程度を判定することが可能になる。

このように、本実施形態によれば、オシロスコープとプローブとを用いるだけで上述した検査原理を適用した半導体基板検査を行なうので、簡易な構成でかつ高精度の基板検査を実現することができる。

（３）半導体装置の製造方法
上述した基板検査方法を用いた高精度の検査工程を含むプロセスで半導体装置を製造することにより、高いスループットおよび歩留まりで半導体装置を製造することができる。

以上、本発明の実施の形態のいくつかについて説明したが、本発明は上記形態にかぎることなく、その技術的範囲内で種々変形して実施できることは勿論である。例えば、上述した実施形態では半導体基板のシリコンウェーハに正弦波の交流を印加することとしたが、これに限ることなく、例えば三角波を印加しても良い。

良品の半導体基板の一例を示す断面図である。 完全に断線した高抵抗の不良品の半導体基板の一例を示す断面図である。 完全には断線していない低抵抗の不良品の半導体基板の一例を示す断面図である。 図１に示す半導体基板について得られた電位コントラスト画像の一例である。 図２に示す半導体基板について得られた電位コントラスト画像の一例である。 図３に示す半導体基板について得られた電位コントラスト画像の一例である。 本発明にかかる基板検査方法に用いる検査回路の概要を示す回路図である。 本発明にかかる基板検査方法に用いる検査回路の概要を示す回路図である。 図７および図８の回路図の等価回路である。 図９の交流回路において交流電源とＲ（抵抗）−Ｃ（コンデンサ）素子との間で取得した電圧振幅波形と、Ｒ−Ｃ素子と交流電源との間で取得した電圧振幅波形とを示すグラフである。 図９の交流回路において交流電源とＲ（抵抗）−Ｃ（コンデンサ）素子との間における負荷のアドミタンス（Ｙ）＝１／０（Ω）＋ｊ２πｆ・０（Ｆ） 〔Ｓ〕を複素平面上にプロットした図である。 配線抵抗の高い不良品を検査した場合に、図９の交流回路において交流電源とＲ（抵抗）−Ｃ（コンデンサ）素子との間における負荷のアドミタンス（Ｙ）＝１／２．２（ｋΩ）＋ｊ２πｆＣ（Ｆ）〔Ｓ〕を複素平面上にプロットした図である。 配線抵抗の高い不良品を検査した場合に、図９の交流回路において交流電源とＲ（抵抗）−Ｃ（コンデンサ）素子との間における負荷のアドミタンス（Ｙ）＝１／５００（Ω）＋ｊ２πｆＣ（Ｆ）〔Ｓ〕を複素平面上にプロットした図である。 本発明にかかる基板検査装置の第１の実施の形態を示すブロック図である。 図１４に示す基板検査装置をストロボ波形モードで使用した場合のブロック図である。 本発明にかかる基板検査方法の第１の実施の形態の概略手順を示すフローチャートである。 半導体基板の配線の抵抗値を具体的に算出するための手順の一例を示すフローチャートである。 良品を検査した場合に、図９の交流回路において交流電源とＲ（抵抗）−Ｃ（コンデンサ）素子との間で取得した電圧振幅波形と、Ｒ−Ｃ素子と交流電源との間で取得した電圧振幅波形とを示すグラフである。 不良品を検査した場合に、図９の交流回路において交流電源とＲ（抵抗）−Ｃ（コンデンサ）素子との間で取得した電圧振幅波形と、Ｒ−Ｃ素子から得られる電圧振幅波形とを示すグラフである。 １個の良品と４個の不良品について、図９の交流回路において交流電源とＲ（抵抗）−Ｃ（コンデンサ）素子との間で取得した電圧振幅波形と、Ｒ−Ｃ素子から得られる電圧振幅波形との位相差における配線抵抗値への依存性を測定した結果を表わす表である。 図９の交流回路において交流電源とＲ（抵抗）−Ｃ（コンデンサ）素子との間で取得した電圧振幅波形と、Ｒ−Ｃ素子から得られる電圧振幅波形との位相差における配線抵抗値への依存関係の一例を示すグラフである。 本発明にかかる基板検査装置の第２の実施の形態を示すブロック図である。 本発明にかかる基板検査方法の第２の実施の形態を説明するためのブロック図である。 図２２および図２３の各ブロック図に示す基板検査装置の等価回路である。

符号の説明

１，３ 基板検査装置
１０ 電子ビームコラム
１２ 電子銃
１４ コンデンサレンズ
１６ ウィーンフィルタ
１８ 対物レンズ
２２ ビーム走査用偏向器
２４ コラムステージ
２６ 電極
２８ 基板ステージ
３２ 一次電子ビーム
３４ 二次電子ビーム
３６，３８ パルスビーム用偏向器
４２ アパーチャ
４４ 二次電子検出器
４６ 信号処理装置
４８ 偏向器制御部
５２ 制御コンピュータ
５４ 表示装置（ＣＲＴ）
５６ メモリ
５８ パルスゲート
６２ ゲート駆動回路
６４，６６ オシロスコープ
ＡＰ 交流電源
ＣＨ２，ＣＨ４，ＣＨ６ コンタクトホール
ＩＦ 絶縁膜
ＰＢ プローブピン
Ｓ 半導体基板
ＷＦ Ｐ型シリコンウェーハ
ＷＲ２，ＷＲ４，ＷＲ６ 配線

Claims (14)

1. 検査対象である半導体基板であって、交流電源に接続可能な半導体と前記半導体と導通すべき配線とを有する半導体基板の前記半導体に前記交流電源を接続して交流電圧を印加したときに前記交流電圧の振幅波形である第１の振幅波形を取得する第１の波形計測手段と、
   前記半導体基板の前記配線に接続され、前記半導体に前記交流電圧が印加されたときの前記配線における電圧の振幅波形である第２の振幅波形を取得する第２の波形計測手段と、
   前記第１の振幅波形と前記第２の振幅波形との位相差を算出し、算出された位相差に基づいて前記半導体基板の欠陥を抽出する欠陥抽出手段と、
   を備える基板検査装置。
2. 前記欠陥抽出手段は、良品について算出された前記第１の振幅波形と前記第２の振幅波形との位相差を閾値として用いることにより前記半導体基板の欠陥を抽出することを特徴とする請求項１に記載の基板検査装置。
3. 前記欠陥抽出手段は、時間軸と振幅値の軸とで構成される２次元空間で表現される前記第１および前記第２の振幅波形の２曲線を作成することにより前記位相差を算出することを特徴とする請求項１または２に記載の基板検査装置。
4. 前記欠陥抽出手段は、前記２曲線の最小自乗和と前記２曲線が最もマッチングするときの前記時間軸方向のシフト量とを算出することにより前記位相差を抽出し、予め準備された、前記位相差と前記配線の抵抗との相関関係を表わすデータを用いて前記配線の抵抗値を出力することを特徴とする請求項３に記載の基板検査装置。
5. 前記第１および前記第２の波形計測手段は、ストロボ波形モードを有する電子顕微鏡を含むことを特徴とする請求項１乃至４のいずれかに記載の基板検査装置。
6. 前記第１の波形計測手段は、前記半導体基板の前記半導体と前記交流電源とに接続された第１のオシロスコープであり、前記第２の波形計測手段は、一端で前記交流電源に接続され、他端でプローブを介して前記半導体基板の前記配線に接続された第２のオシロスコープであることを特徴とする請求項１乃至４のいずれかに記載の基板検査装置。
7. 前記交流電圧の波形は、正弦波または三角波である、ことを特徴とする請求項１乃至６のいずれかに記載の基板検査装置。
8. 半導体と前記半導体と導通すべき配線とを有する検査対象である半導体基板の前記半導体に交流電源を接続して交流電圧を印加したときの前記交流電圧の振幅波形である第１の振幅波形を取得する手順と、
   前記半導体に前記交流電圧が印加されたときの前記配線における電圧の振幅波形である第２の振幅波形を取得する手順と、
   前記第１の振幅波形と前記第２の振幅波形との位相差を算出し、算出された位相差に基づいて前記半導体基板の欠陥を抽出する欠陥抽出手順と、
   を備える基板検査方法。
9. 前記半導体基板の欠陥は、良品について算出された前記第１の振幅波形と前記第２の振幅波形との位相差を閾値として用いることにより抽出されることを特徴とする請求項８に記載の基板検査方法。
10. 前記欠陥抽出手順は、時間軸と振幅値の軸とで構成される２次元空間で表現される前記第１および前記第２の振幅波形の２曲線を作成することにより前記位相差を算出する手順を含むことを特徴とする請求項８または９に記載の基板検査方法。
11. 前記欠陥抽出手順は、前記２曲線の最小自乗和と前記２曲線が最もマッチングするときの前記時間軸方向のシフト量とを算出することにより前記位相差を抽出し、予め準備された、前記位相差と前記配線の抵抗との相関関係を表わすデータを用いて前記配線の抵抗値を出力する手順を含むことを特徴とする請求項１０に記載の基板検査方法。
12. 前記交流電圧の波形は、正弦波または三角波である、ことを特徴とする請求項８乃至１１のいずれかに記載の基板検査方法。
13. 半導体と前記半導体と導通すべき配線とを有する検査対象である半導体基板の前記半導体に交流電源を接続して交流電圧を印加したときの前記交流電圧の振幅波形である第１の振幅波形のデータと、前記半導体に前記交流電圧が印加されたときの前記配線における電圧の振幅波形である第２の振幅波形のデータとが入力可能なコンピュータに読み取り可能なプログラムであって、
    前記第１の振幅波形と前記第２の振幅波形との位相差を算出し、算出された位相差に基づいて前記半導体基板の欠陥を抽出する手順を前記コンピュータに実行させるプログラム。
14. 請求項８乃至１２のいずれかに記載の基板検査方法を用いる半導体装置の製造方法。

Images