JP6865044B2 - 検査方法、検査装置、及びマーキング形成方法 - Google Patents

検査方法、検査装置、及びマーキング形成方法 Download PDF

Info

Publication number
JP6865044B2
JP6865044B2 JP2017007383A JP2017007383A JP6865044B2 JP 6865044 B2 JP6865044 B2 JP 6865044B2 JP 2017007383 A JP2017007383 A JP 2017007383A JP 2017007383 A JP2017007383 A JP 2017007383A JP 6865044 B2 JP6865044 B2 JP 6865044B2
Authority
JP
Japan
Prior art keywords
marking
semiconductor device
substrate
image
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017007383A
Other languages
English (en)
Other versions
JP2018117063A (ja
Inventor
信介 鈴木
信介 鈴木
嶋瀬　朗
朗 嶋瀬
伸介 鈴木
伸介 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2017007383A priority Critical patent/JP6865044B2/ja
Priority to US16/478,192 priority patent/US10586743B2/en
Priority to PCT/JP2017/035848 priority patent/WO2018135044A1/ja
Priority to KR1020197010423A priority patent/KR20190109380A/ko
Priority to CN201780073132.9A priority patent/CN110024096B/zh
Priority to CN202310864199.1A priority patent/CN116884866A/zh
Priority to TW110145161A priority patent/TWI802125B/zh
Priority to TW106137701A priority patent/TWI746680B/zh
Publication of JP2018117063A publication Critical patent/JP2018117063A/ja
Priority to US16/742,382 priority patent/US10923404B2/en
Priority to JP2021064073A priority patent/JP7033225B2/ja
Application granted granted Critical
Publication of JP6865044B2 publication Critical patent/JP6865044B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Laser Beam Processing (AREA)
  • Small-Scale Networks (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Description

本発明は、半導体デバイスの検査方法、検査装置、及びマーキング形成方法に関する。
半導体デバイスを検査する技術として、故障個所が特定された場合に、故障個所の周囲数か所に対して、レーザ光の照射によるマーキングを行う技術がある。このような技術は、故障解析における後工程において、マーキングによって故障個所を容易に把握することができることから、極めて有効な技術である。
パッケージされたサンプル（半導体デバイス）及びメタル層側に窓のないプローブカードを用いる必要があるサンプル等にマーキングを行う場合、表面側（メタル層側）からレーザ光を照射できないため、裏面側（基板側）からレーザ光を照射する必要がある。例えば特許文献１には、ＳｉＣ基板を用いた半導体デバイスの故障位置をＯＢＩＲＣＨ（Optical Beam Induced Resistance Change）法によって解析する故障解析装置が開示されている。特許文献１には、裏面側からレーザ光を照射し、基板の表面側のデバイス及び回路にレーザマーキングを行うことが開示されている。
特開２０１２−９７３９１号公報
しかしながら、特許文献１には、マーキングの詳細な位置は開示されていない。また、マーキングに基づいて半導体デバイスの物理解析を行うとき、マーキングの位置を表面側から確認する場合もあれば、裏面側から確認する場合もある。従って、マーキングが形成される位置は、表面側及び裏面側のいずれからも容易に確認可能な位置であることが好ましい。
そこで、本発明の一側面は、半導体デバイスの基板側からレーザマーキングを行う場合において、物理解析時に表面側及び裏面側のいずれからもマーキング位置を容易に確認することができる検査方法、検査装置、及びマーキング形成方法を提供することを目的とする。
本発明の一側面に係る検査方法は、基板及び基板上に形成されたメタル層を有する半導体デバイスにレーザマーキングを行う検査方法であって、半導体デバイスを検査することにより、半導体デバイスにおける所定位置を特定するステップと、所定位置に基づいて、少なくとも基板とメタル層との境界にマーキングが形成されるように、基板を透過する波長のレーザ光を基板側から半導体デバイスに照射するステップと、を含む。
この検査方法では、半導体デバイスにおいて特定された所定位置（例えば故障個所）に基づいて、少なくとも基板とメタル層との境界にマーキングが形成されるように、基板を透過する波長のレーザ光が基板側から半導体デバイスに照射される。このように、基板とメタル層との境界にマーキングを形成することにより、表面側（メタル層側）及び裏面側（基板側）のいずれからも容易に確認可能な位置にマーキングを形成することができる。これにより、半導体デバイスの基板側からレーザマーキングを行う場合において、物理解析時に表面側及び裏面側のいずれからもマーキング位置を容易に確認することが可能となる。
レーザ光を照射するステップでは、マーキングがメタル層を貫通しないように、レーザ光の照射を制御してもよい。これにより、マーキングを半導体デバイスの内部に留めることができる。その結果、マーキング形成時に生じ得る半導体デバイスの破片（デブリ）によって半導体デバイスの表面が汚染されることを防止することができる。
レーザ光を照射するステップでは、マーキングとして、空洞、改質、及び溶融のうち少なくとも１つが生じるように、レーザ光の照射を制御してもよい。これにより、マーキングを適切に形成することができる。
上記検査方法は、マーキングを示すマーク像を含む半導体デバイスのパターン画像を取得するステップを更に含んでもよい。これにより、マーキング位置を半導体デバイスのパターン（例えば配線パターン）とともに視覚的に把握可能なパターン画像を取得することができる。このようなパターン画像により、物理解析においてマーキング位置を容易に把握することが可能となる。
上記検査方法は、パターン画像に基づいて、マーキングの位置を特定する位置情報を取得するステップと、当該位置情報を出力するステップと、を更に含んでもよい。これにより、物理解析においてマーキング位置を特定するための位置情報を外部装置等に出力することができる。従って、例えばマーキングを行う検査装置と物理解析を行う解析装置とが異なる場所に配置される場合であっても、当該解析装置に対して物理解析を行うために必要な位置情報を適切に受け渡すことができる。
位置情報を取得するステップでは、半導体デバイスの特徴点の位置を基準としたマーキングの相対位置を示す情報を位置情報として取得してもよい。このように半導体デバイスの特徴点（例えば配線パターンの溝部等）の位置に対するマーキングの相対位置を位置情報として用いることで、マーキングの位置を正確に把握することが可能となる。
上記検査方法は、レーザ光を照射するステップよりも後に、基板を薄型化し、薄型化された基板側から半導体デバイスを観察するステップを更に含んでもよい。基板を薄型化することにより、上述の観察するステップにおいて、マーキングの位置を容易に確認することができる。これにより、物理解析をマーキングの位置に基づいて正確に行うことができる。
本発明の一側面に係る検査装置は、基板及び基板上に形成されたメタル層を有する半導体デバイスにレーザマーキングを行う検査装置であって、半導体デバイスの基板側からの光を伝達する観察用光学系と、観察用光学系を介して半導体デバイスからの光を検出し、検出信号を出力する光検出器と、基板を透過する波長のレーザ光を出力するレーザ光源と、レーザ光源により出力されたレーザ光を、基板側から半導体デバイスに照射するマーキング用光学系と、検出信号に基づいて特定される所定位置に基づいて、少なくとも基板とメタル層との境界にマーキングが形成されるように、レーザ光源の出力を制御するマーキング制御部と、を備える。
この検査装置では、半導体デバイスにおいて特定された所定位置（例えば故障個所）に基づいて、少なくとも基板とメタル層との境界にマーキングが形成されるように、基板を透過する波長のレーザ光が基板側から半導体デバイスに照射される。このように、基板とメタル層との境界にマーキングを形成することにより、表面側（メタル層側）及び裏面側（基板側）のいずれからも容易に確認可能な位置にマーキングを形成することができる。これにより、半導体デバイスの基板側からレーザマーキングを行う場合において、物理解析時に表面側及び裏面側のいずれからもマーキング位置を容易に確認することが可能となる。
マーキング制御部は、マーキングがメタル層を貫通しないように、レーザ光源の出力を制御してもよい。これにより、マーキングを半導体デバイスの内部に留めることができる。その結果、マーキング形成時に生じ得る半導体デバイスの破片（デブリ）によって半導体デバイスの表面が汚染されることを防止することができる。
マーキング制御部は、マーキングとして、空洞、改質、及び溶融のうち少なくとも１つが生じるように、レーザ光源の出力を制御してもよい。これにより、マーキングを適切に形成することができる。
上記検査装置は、検出信号に基づいて、マーキングを示すマーク像を含む半導体デバイスのパターン画像を取得する処理部を更に備えてもよい。これにより、マーキング位置を半導体デバイスのパターン（例えば配線パターン）とともに視覚的に把握可能なパターン画像を取得することができる。このようなパターン画像により、物理解析においてマーキング位置を容易に把握することが可能となる。
処理部は、パターン画像に基づいて、マーキングの位置を特定する位置情報を取得し、当該位置情報を出力してもよい。これにより、物理解析においてマーキング位置を特定するための位置情報を外部装置等に出力することができる。従って、例えばマーキングを行う検査装置と物理解析を行う解析装置とが異なる場所に配置される場合であっても、当該解析装置に対して物理解析を行うために必要な位置情報を適切に受け渡すことができる。
処理部は、半導体デバイスの特徴点を基準としたマーキングの相対位置を示す情報を位置情報として取得してもよい。このように半導体デバイスの特徴点（例えば配線パターンの溝部等）の位置に対するマーキングの相対位置を位置情報として用いることで、マーキングの位置を正確に把握することが可能となる。
本発明の一側面に係るマーキング形成方法は、基板及び基板上に形成されたメタル層を有する半導体デバイスにレーザマーキングを行うマーキング形成方法であって、半導体デバイスの所定位置に対して、少なくとも基板とメタル層との境界にマーキングが形成されるように、基板側から半導体デバイスに基板を透過する波長のレーザ光を照射するステップと、を含む。
このマーキング形成方法では、少なくとも基板とメタル層との境界にマーキングが形成されるように、基板を透過する波長のレーザ光が基板側から半導体デバイスに照射される。このように、基板とメタル層との境界にマーキングを形成することにより、表面側（メタル層側）及び裏面側（基板側）のいずれからも容易に確認可能な位置にマーキングを形成することができる。これにより、半導体デバイスの基板側からレーザマーキングを行う場合において、物理解析時に表面側及び裏面側のいずれからもマーキング位置を容易に確認することが可能となる。
レーザ光を照射するステップでは、マーキングがメタル層を貫通しないように、レーザ光の照射を制御してもよい。これにより、マーキングを半導体デバイスの内部に留めることができる。その結果、マーキング形成時に生じ得る半導体デバイスの破片（デブリ）によって半導体デバイスの表面が汚染されることを防止することができる。
レーザ光を照射するステップでは、マーキングとして、空洞、改質、及び溶融のうち少なくとも１つが生じるように、レーザ光の照射を制御してもよい。これにより、マーキングを適切に形成することができる。
本発明の一側面によれば、半導体デバイスの基板側からレーザマーキングを行う場合において、物理解析時に表面側及び裏面側のいずれからもマーキング位置を容易に確認することができる検査方法、検査装置、及びマーキング形成方法を提供することができる。
本発明の一実施形態に係る検査装置の構成図である。 （ａ）低倍率のパターン画像、（ｂ）中倍率のパターン画像、及び（ｃ）高倍率のパターン画像の一例を示す図である。 （ａ）解析画像及び（ｂ）リファレンス画像の一例を示す図である。 レーザマーキングされた半導体デバイスの概略断面図である。 検査装置により生成されるマーキング位置情報を説明するための図である。 検査装置の動作の一例を示すフローチャートである。 半導体デバイスの構成例を示す図であり、（ａ）はロジックデバイスの概略断面を示す図であり、（ｂ）はメモリデバイスの概略断面を示す図である。 半導体デバイスの例を示す図であり、（ａ）はパワーデバイスの概略断面を示す図であり、（ｂ）はパワーデバイスの底面図である。 図８のパワーデバイスの基板を薄型化した後の状態を示す図であり、（ａ）はパワーデバイスの概略断面を示す図であり、（ｂ）はパワーデバイスの底面図である。 半導体デバイスにおけるマーキングを含む断面部分をＳＥＭで撮像することで得られた（ａ）低倍率画像及び（ｂ）高倍率画像の一例を示す図である。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明を省略する。
図１に示されるように、本実施形態に係る検査装置１は、被検査デバイス（ＤＵＴ：Device Under Test）である半導体デバイスＤにおいて故障箇所（所定位置）を特定する等、半導体デバイスＤを検査するための装置である。より詳細には、検査装置１は、故障個所を特定するとともに、当該故障個所の周囲に、当該故障個所を示すマーキングを行う。当該マーキングによって、故障解析の後工程（物理解析）において、検査装置１が特定した故障個所を容易に把握することができる。
半導体デバイスＤとしては、例えば、個別半導体素子（ディスクリート）、オプトエレクトロニクス素子、センサ／アクチュエータ、ロジックＬＳＩ（Large Scale Integration）、メモリ素子、若しくはリニアＩＣ（Integrated Circuit）等、又はそれらの混成デバイス等である。個別半導体素子は、ダイオード、パワートランジスタ等を含む。ロジックＬＳＩは、ＭＯＳ（Metal-Oxide-Semiconductor）構造のトランジスタ、バイポーラ構造のトランジスタ等で構成される。また、半導体デバイスＤは、半導体デバイスを含むパッケージ、複合基板等であってもよい。半導体デバイスＤは、基板と、基板上に形成されたメタル層とを有する。半導体デバイスＤの基板としては、例えばシリコン基板が用いられる。半導体デバイスＤは、サンプルステージ４０に載置されている。
検査装置１は、半導体デバイスＤの故障個所を特定する故障個所特定処理、及び、特定された故障個所の周囲に当該故障個所を示すマーキングを行うマーキング処理を行う。検査装置１は、刺激装置１１と、光源１２と、観察用光学系１３Ａ及びマーキング用光学系１３Ｂを含む光学系１３と、ＸＹＺステージ１４と、光検出器１５と、レーザ光源１６と、計算機２１と、表示部２２と、入力部２３と、を備えている。
まず、故障個所特定処理に係る検査装置１の機能構成について説明する。検査装置１は、故障個所特定処理に係る機能構成として、刺激装置１１と、光源１２と、観察用光学系１３Ａと、ＸＹＺステージ１４と、光検出器１５と、計算機２１と、表示部２２と、入力部２３と、を備えている。
刺激装置１１は、ケーブルを介して半導体デバイスＤに電気的に接続され、半導体デバイスＤに刺激信号を印加する刺激信号印加部として機能する。刺激装置１１は、例えば、半導体デバイスＤに刺激信号を加えるパルスジェネレータ、及びテスト信号を入力するテスタユニット等である。刺激装置１１は、電源（図示せず）によって動作させられ、半導体デバイスＤに所定のテストパターン等の刺激信号を繰り返し印加する。刺激装置１１は、変調電流信号を印加するものであってもよいし、直流電流信号を印加するものであってもよい。刺激装置１１は、ケーブルを介して計算機２１に電気的に接続されており、計算機２１から指定されたテストパターン等の刺激信号を、半導体デバイスＤに印加する。なお、刺激装置１１は、必ずしも計算機２１に電気的に接続されていなくてもよい。刺激装置１１は、計算機２１に電気的に接続されていない場合には、単体でテストパターン等の刺激信号を決定し、該テストパターン等の刺激信号を半導体デバイスＤに印加する。
光源１２は、電源（図示せず）によって動作させられ、半導体デバイスＤを照明する光を出力する。光源１２は、ＬＥＤ（Light Emitting Diode）及びランプ光源等である。光源１２から出力される光の波長は、半導体デバイスＤの基板を透過する波長である。例えば半導体デバイスＤの基板がシリコンである場合、好ましくは１０６４ｎｍ以上である。光源１２から出力された光は、観察用光学系１３Ａに導かれる。
観察用光学系１３Ａは、半導体デバイスＤの基板側からの光を光検出器１５へ導光する光学系である。観察用光学系１３Ａは、後述するマーキング用光学系１３Ｂと共用される構成であってもよいし、マーキング用光学系１３Ｂとは別体として構成されてもよい。観察用光学系１３Ａは、光源１２から出力された光を半導体デバイスＤの基板側、すなわち半導体デバイスＤの裏面Ｄ１側から半導体デバイスＤに照射する。例えば、観察用光学系１３Ａは、ビームスプリッタ及び対物レンズを有している。対物レンズは、光源１２から出力されビームスプリッタによって導かれた光を観察エリアに集光する。例えば、観察用光学系１３Ａは、ＸＹＺステージ１４に載置されている。ＸＹＺステージ１４は、対物レンズの光軸方向をＺ軸方向とすると、Ｚ軸方向、並びに、Ｚ軸方向に直交するＸ軸方向及びＹ軸方向に移動可能とされている。ＸＹＺステージ１４は、計算機２１の制御部２１ｂ（後述）に制御されることにより、上述した３軸方向に移動可能とされている。ＸＹＺステージ１４の位置によって観察エリアが決定する。
観察用光学系１３Ａは、半導体デバイスＤの基板を透過し、照明された光に応じて、半導体デバイスＤにおいて反射された光（反射光）を、光検出器１５に伝達する。具体的には、観察用光学系１３Ａから照射された光は、半導体デバイスＤの基板ＳｉＥ（図２参照）を透過し、メタル層ＭＥ（図２参照）で反射される。そして、メタル層ＭＥを反射した光は、再び基板ＳｉＥを透過し、観察用光学系１３Ａの対物レンズ及びビームスプリッタを介して光検出器１５に入力される。また、観察用光学系１３Ａは、刺激信号の印加によって半導体デバイスＤで発生した発光を光検出器１５に伝達する。具体的には、刺激信号の印加によって主に半導体デバイスＤのメタル層ＭＥで発生した発光（例えば、エミッション光）が基板ＳｉＥを透過し、観察用光学系１３Ａの対物レンズ及びビームスプリッタを介して光検出器１５に入力される。
光検出器１５は、半導体デバイスＤからの光を撮像し、画像データ（検出信号）を出力する。例えば、光検出器１５は、半導体デバイスＤから反射された光を撮像し、パターン画像を生成するための画像データを出力する。当該パターン画像に基づいて、マーキング位置を把握することができる。また、光検出器１５は、半導体デバイスＤからの発光を撮像し、発光画像を生成するための画像データを出力する。当該発光画像に基づいて、半導体デバイスＤにおける発光箇所を特定することができる。発光箇所を特定することにより、半導体デバイスＤの故障個所を特定することができる。発光を計測する光検出器１５としては、例えば、半導体デバイスＤの基板ＳｉＥを透過する波長の光を検出可能なＣＣＤ（Charge Coupled Device）イメージセンサ又はＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサを搭載したカメラ、ＩｎＧａＡｓカメラ、及びＭＣＴカメラ等の２次元カメラが用いられる。
計算機２１は、ケーブルを介して光検出器１５等に電気的に接続されている。計算機２１は、例えばプロセッサ（ＣＰＵ：Central Processing Unit）、並びに記憶媒体であるＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）及びＨＤＤ（Hard Disk Drive）等を含むコンピュータである。計算機２１は、記憶媒体に記憶されたデータに対し、プロセッサによる処理を実行する。計算機２１は、光検出器１５から入力された画像データに基づいて、パターン画像及び発光画像を生成する。パターン画像とは、半導体デバイスＤの回路（メタル層ＭＥに形成された回路パターン等）を確認可能なように撮像された画像である。
図２に示されるように、計算機２１は、半導体デバイスＤにおける発光箇所を含む部分について、低倍率から高倍率までの各倍率のパターン画像を取得する。図２の（ａ）は低倍率のパターン画像Ａ１を示しており、図２の（ｂ）は中倍率のパターン画像Ａ２を示しており、図２の（ｃ）は高倍率のパターン画像Ａ３を示している。例えば、計算機２１は、観察用光学系１３Ａの対物レンズを制御することで、各倍率に応じたパターン画像Ａ１〜Ａ３を取得することができる。
ここで、上述した発光画像だけでは、半導体デバイスＤのパターン（回路パターン等）における発光位置を特定することが難しい。そこで、計算機２１は、上述のように生成されたパターン画像と、半導体デバイスＤからの発光に基づく発光画像とを重畳させた重畳画像を解析画像として生成する。図３の（ａ）は、高倍率のパターン画像Ａ３と発光箇所である故障個所ｆｐを示す発光画像とを重畳させた解析画像Ａ４を示す。
計算機２１は、解析画像Ａ４を表示部２２に出力する。表示部２２は、ユーザに解析画像Ａ４等を示すためのディスプレイ等の表示装置である。表示部２２は、入力された解析画像Ａ４を表示する。この場合、ユーザは、表示部２２に表示された解析画像Ａ４から故障個所ｆｐの位置を確認し、故障個所ｆｐを示す情報を入力部２３に入力する。入力部２３は、ユーザからの入力を受け付けるキーボード及びマウス等の入力装置である。入力部２３は、ユーザから受け付けた、故障個所ｆｐを示す情報を計算機２１に出力する。なお、計算機２１、表示部２２、及び入力部２３は、タブレット端末であってもよい。以上が、故障個所特定処理に係る検査装置１の機能構成についての説明である。
次に、マーキング処理に係る検査装置１の機能構成について説明する。マーキング処理は、故障個所特定処理により特定された故障個所ｆｐの周囲に、当該故障個所ｆｐを示すマーキングを行う処理である。
検査装置１は、マーキング処理に係る機能構成として、上述した故障特定処理に係る各機能構成に加えて、レーザ光源１６と、マーキング用光学系１３Ｂと、を更に備えている。また、計算機２１は、条件設定部２１ａと、制御部２１ｂ（マーキング制御部）と、解析部２１ｃ（処理部）とを有している。
マーキング処理においては、故障個所特定処理において特定された故障個所ｆｐ（所定位置）に基づいて、レーザマーキングが行われる。図３の（ｂ）及び図４に示されるように、故障個所ｆｐの周囲（ここでは一例として４箇所）に、マーキング箇所ｍｐが設定される。マーキング処理においては、レーザ光源１６によって出力されたレーザ光が、マーキング用光学系１３Ｂを介して半導体デバイスＤのマーキング箇所ｍｐに照射される。すなわち、半導体デバイスＤの基板ＳｉＥ側からマーキング箇所ｍｐに対して、基板ＳｉＥを透過する波長のレーザ光が照射される。これにより、基板ＳｉＥとメタル層ＭＥとの境界にマーキングが形成される。以下、マーキング処理に係る検査装置１の機能構成の詳細について説明する。
条件設定部２１ａは、入力部２３から入力された故障個所ｆｐを示す情報に基づいて、マーキング箇所ｍｐを設定する。マーキング箇所ｍｐは、特定された故障個所ｆｐの周囲数か所に設定される。数か所とは例えば４箇所である。条件設定部２１ａは、例えば故障個所ｆｐを示す情報が入力されると、当該故障個所ｆｐを中心として、当該故障個所ｆｐの周囲４箇所に、自動的にマーキング箇所ｍｐを設定する。具体的には、例えば平面視において、故障個所ｆｐを中心とした十字状にマーキング箇所ｍｐが設定される。なお、マーキング箇所ｍｐは、表示部２２に表示された解析画像を見たユーザからのマーキング箇所ｍｐを示す情報の入力を入力部２３が受け付けることより設定されてもよい。この場合、条件設定部２１ａは、マーキング箇所ｍｐを自動で設定することなく、入力部２３から入力されるマーキング箇所ｍｐを示す情報に基づいて、マーキング箇所ｍｐを設定する。条件設定部２１ａは、故障個所ｆｐ及びマーキング箇所ｍｐを示した目印を解析画像Ａ４に付加したリファレンス画像Ａ５（図３の（ｂ）参照）を生成し、当該リファレンス画像Ａ５を計算機２１内に保存する。
計算機２１の制御部２１ｂは、ＸＹＺステージ１４を制御することにより、ＸＹＺステージ１４を３軸方向に移動させる。具体的には、制御部２１ｂは、条件設定部２１ａにより設定されたマーキング箇所ｍｐにレーザマーキングが行われるように、マーキング用光学系１３Ｂを載置するＸＹＺステージ１４を移動させる。制御部２１ｂは、マーキング箇所ｍｐが複数ある場合には、全てのマーキング箇所ｍｐへのレーザマーキングが順次行われるように制御する。すなわち、制御部２１ｂは、一のマーキング箇所ｍｐへのレーザマーキングが完了すると、次のマーキング箇所ｍｐのレーザマーキングが行われるように、ＸＹＺステージ１４を移動させる。制御部２１ｂは、ＸＹＺステージ１４の移動が完了すると、レーザ光源１６に出力開始信号を出力する。
レーザ光源１６は、電源（図示せず）によって動作させられ、半導体デバイスＤに照射されるレーザ光を出力する。レーザ光源１６は、制御部２１ｂによって出力開始信号が入力されると、レーザ光の出力を開始する。レーザ光源１６としては、例えば、半導体レーザ及びファイバレーザ等を用いることができる。レーザ光源１６から出力されるレーザ光の波長は、基板ＳｉＥを透過する波長域であればよい。例えば基板ＳｉＥがシリコンである場合、好ましくは１０６４ｎｍ以上である。
マーキング用光学系１３Ｂは、レーザ光源１６が出力したレーザ光を、半導体デバイスＤの基板ＳｉＥ側、すなわち半導体デバイスＤの裏面Ｄ１側から半導体デバイスＤのマーキング箇所ｍｐに照射する。マーキング用光学系１３Ｂは、対物レンズを有している。対物レンズは、レーザ光源１６からのレーザ光をマーキング箇所ｍｐに集光する。マーキング用光学系１３Ｂは、ＸＹＺステージ１４に載置されている。ＸＹＺステージ１４は、制御部２１ｂに制御されることにより、上述した３軸方向に移動可能とされている。なお、マーキング用光学系１３Ｂは、レーザ光の照射位置を変化させる構成として、上述のＸＹＺステージ１４の代わりに、光走査部（例えばガルバノミラー、ポリゴンミラー及びＭＥＭＳミラー等の光走査素子）を有してもよい。この場合、制御部２１ｂは、当該光走査部の動作を制御することで、レーザ光の照射位置を制御することができる。また、マーキング用光学系１３Ｂがシャッタを備え、制御部２１ｂからの制御によってシャッタを動作させ、レーザ光源３１からのレーザ光を通過させたり遮ったりすることで、レーザ光の出力を制御してもよい。
制御部２１ｂは、レーザ光源１６と電気的に接続され、レーザマーキングにおけるレーザ光の照射を制御する。具体的には、制御部２１ｂは、マーキングが基板ＳｉＥとメタル層ＭＥとの境界に形成されるように、レーザ光源１６の出力を制御する。好ましくは、制御部２１ｂは、マーキングがメタル層ＭＥを貫通しないように、レーザ光源１６の出力を制御する。これにより、マーキングを半導体デバイスＤの内部に留めることができる。その結果、マーキング形成時に生じ得る半導体デバイスＤの破片（デブリ）によって半導体デバイスＤの表面Ｄ２が汚染されることを防止することができる。例えば、制御部２１ｂは、レーザマーキングにおけるレーザ光のパワーが１０μＪ〜１０ｍＪとなるように制御する。制御部２１ｂは、レーザ光源１６から出力されるレーザ光をパルスレーザとする場合、マーキング箇所ｍｐにレーザパルスを照射する回数（例えば５０〜１０００ショット等）をレーザ光の照射条件として規定することで、レーザ光の照射を制御してもよい。また、制御部２１ｂは、レーザ光源１６から出力されるレーザ光をＣＷレーザとする場合、マーキング箇所ｍｐにレーザ光を照射する時間をレーザ光の照射条件として規定することで、レーザ光の照射を制御してもよい。
制御部２１ｂは、上述のように規定された照射条件に基づくレーザ光の照射を完了すると、レーザ光源１６に対して出力停止信号を出力する。レーザ光源１６は、出力停止信号が入力されると、レーザ光の出力を停止する。このため、レーザ光源１６は、制御部２１ｂによって出力開始信号が入力されてから出力停止信号が入力されるまでの間レーザ光を出力する。
上述のレーザ光の照射により形成されるマーキングは、光検出器１５等によって確認可能なものであればよく、種々の形態が考えられる。例えば、マーキングとしては、レーザ光の照射によって生じた空洞、改質により生じたアモルファス、及びメタル層ＭＥにレーザ光が吸収されて発生した熱によって溶融したメタル層ＭＥ又は基板ＳｉＥの一部等が挙げられる。
制御部２１ｂは、一のマーキング箇所ｍｐにおいてマーキングが適切に形成されたことを確認してから、次のマーキング箇所ｍｐのレーザマーキングを開始するように制御する。例えば、制御部２１ｂは、一のマーキング箇所ｍｐへのレーザマーキング（すなわち、設定されたレーザ光の照射条件に基づくレーザ光の照射）が完了した後、レーザ光源１６の出力を停止し、マーキング用光学系１３Ｂから観察用光学系１３Ａに切り替え、光源１２の出力を開始する。これにより、光検出器１５は、半導体デバイスＤから反射された光源１２からの光を撮像し、上述の画像データ（検出信号）を計算機２１の解析部２１ｃに出力する。解析部２１ｃは、当該画像データに基づいてパターン画像を生成する。ここで、マーキング箇所ｍｐに適切な大きさのマーキングが形成されていない場合（マーキングが小さい場合）、マーキング箇所ｍｐでの反射光の強度変化が小さく、光学反射像の変化も小さい。このため、パターン画像におけるレーザマーキングの影響は少ない。一方、マーキング箇所ｍｐに適切な大きさのマーキングが形成されている場合、光の屈折率、透過率、吸収率、及び反射率の少なくとも１つの変化が大きくなる。その結果、マーキング箇所ｍｐでの反射光の強度変化が大きくなり、パターン画像にはマーキング箇所ｍｐに形成されたマーキングを示すマーク像が現れる。
解析部２１ｃは、例えば、レーザマーキング前に取得されたパターン画像（例えばパターン画像Ａ３）とレーザマーキング後に取得されたパターン画像とを比較し、画像間の差異が予め定められた規定値以上か否かを判定する。解析部２１ｃは、画像間の差異が当該規定値以上である（或いは規定値より大きい）場合、マーク像が現れた（すなわち、適切な大きさのマーキングが形成された）と判定する。一方、解析部２１ｃは、画像間の差異が当該規定値より小さい（或いは規定値以下である）場合、マーク像が現れていない（すなわち、適切な大きさのマーキングが形成されていない）と判定する。
解析部２１ｃによりマーク像が現れたと判定された場合、制御部２１ｂは、当該マーキング箇所ｍｐにおけるレーザマーキングが完了したことを記録し、予定された全てのマーキング箇所ｍｐ（本実施形態では一例として４箇所）のレーザマーキングが完了したか否かを判定する。全てのマーキング箇所ｍｐのレーザマーキングが完了している場合、制御部２１ｂは、レーザマーキングの処理を完了する。一方、マーキングされていないマーキング箇所ｍｐが残っている場合、制御部２１ｂは、次のマーキング箇所ｍｐのレーザマーキングを開始するように制御する。
一方、解析部２１ｃによりマーク像が現れていないと判定された場合、制御部２１ｂは、当該マーキング箇所ｍｐにおけるレーザマーキングを再度実行するように制御する。このとき、制御部２１ｂは、解析部２１ｃによって検出されたマーク像の大きさ（すなわち、画像間の差異の大きさ）に応じて、レーザ光源１６から出力されるレーザ光の照射条件を設定してもよい。すなわち、制御部２１ｂは、既に形成されているマーキングの大きさに応じて、予め定められた大きさのマーキングを形成するために追加で必要レーザ光の照射量を算出し、当該照射量に応じた照射条件を設定してもよい。
なお、上述の解析部２１ｃによる判定は、ユーザの手動操作によって実行されてもよい。例えば、解析部２１ｃは、ユーザからの入力内容に応じて、マーク像が現れたか否かを判定してもよい。この場合、表示部２２にパターン画像が表示される。そして、当該パターン画像を目視によって確認したユーザによって、パターン画像にマーク像が現れているか否かの情報が入力部２３に入力される。入力部２３は、マーク像が現れているか否かの情報を計算機２１に出力する。解析部２１ｃは、マーク像が現れているか否かの情報に基づいて、マーク像が現れたか否かを判定する。
また、解析部２１ｃは、マーク像が現れたと判定した場合において、リファレンス画像Ａ５とレーザマーキング後に取得されたパターン画像とを比較し、パターン画像におけるマーク形成箇所が、リファレンス画像Ａ５におけるマーキング箇所ｍｐからずれている場合には、マーク形成ずれが生じていると判定する。この場合、以下のようにマーキング箇所ｍｐの修正制御が実行されてもよい。例えば、解析部２１ｃは、マーク形成ずれに関する情報（ずれ方向及びずれの大きさ等）を制御部２１ｂに通知する。そして、制御部２１ｂは、当該情報に基づいて、正しいマーキング箇所ｍｐにマークが形成されるように、ＸＹＺステージ１４を移動させることで、位置修正を行ってもよい。
以上のようにして全てのマーキング箇所ｍｐへのレーザマーキングが完了した後、制御部２１ｂは、光源１２、観察用光学系１３Ａ、及び光検出器１５を動作させる。これにより、光検出器１５は、半導体デバイスＤから反射された光源１２からの光を撮像し、画像データ（検出信号）を計算機２１の解析部２１ｃに出力する。解析部２１ｃは、当該画像データに基づいて、レーザマーキング完了後のパターン画像（マーク像を含むパターン画像）を生成する。
図５に示されるように、解析部２１ｃは、マーク像を含むパターン画像に発光画像を重畳することにより、マーク像ｍ及び故障個所ｆｐを特定可能なマーキング画像Ａ６を生成することができる。ここで、マーキング画像Ａ６は、低倍率のパターン画像Ａ３と同じ倍率で生成された画像である。解析部２１ｃは、マーキング画像Ａ６と高倍率のパターン画像Ａ１とを重ね合わせることで、半導体デバイスＤの特徴点Ｐ０を基準とした各マーク像ｍの相対位置を示すマーキング位置情報を取得することができる。例えば、解析部２１ｃは、上述のようにマーキング画像Ａ６とパターン画像Ａ１とを重ね合わせることで生成される画像に基づいて、特徴点Ｐ０の座標位置を原点位置とした場合における各マーク像ｍの座標位置を算出することができる。
なお、上述の通り、レーザマーキングはマーキング箇所ｍｐにマーキングが形成されるように制御され、マーク像ｍの位置とマーキング箇所ｍｐの位置とは一致するはずである。従って、レーザマーキングによるマーキング位置の精度が高い場合（マーク像ｍの位置とマーキング箇所ｍｐの位置との誤差が少ない場合）、解析部２１ｃは、パターン画像Ａ１とリファレンス画像Ａ５とを重ね合わせることで生成される画像に基づいて、特徴点Ｐ０の座標位置を原点位置とした場合における各マーキング箇所ｍｐの座標位置を算出してもよい。
また、特徴点Ｐ０は、半導体デバイスＤの裏面Ｄ１側からだけでなく、表面Ｄ２側からも特定できるような特徴的なパターンを示す箇所であることが好ましい。この場合、半導体デバイスＤを表面Ｄ２側から物理解析を行う場合にも、特徴点Ｐ０に基づいてマーク像ｍ及び故障個所ｆｐの位置を容易に特定することが可能となる。このような特徴点Ｐ０としては、例えば、メモリマットの隅部等が挙げられる。
解析部２１ｃは、上述のように算出されたマーク像ｍ（或いはマーキング箇所ｍｐ）のマーキング位置情報を、計算機２１が備える記憶媒体に記憶させる。なお、解析部２１ｃは、マーキング位置情報を計算機２１に対して取り外し可能な記録媒体（例えばＵＳＢメモリ等）に出力してもよいし、有線又は無線の通信ネットワークを介して外部のコンピュータ装置に出力してもよい。また、解析部２１ｃは、マーキング位置情報を表示部２２に出力してもよい。この場合、表示部２２は、マーキング位置情報をリストとして表示してもよいし、マーキング画像とともに表示してもよい。また、これらの情報は、プリンタ等の外部機器等によって紙媒体で出力されてもよい。
次に、図６を参照して、故障個所を特定してからマーキング位置情報を出力するまでの検査装置１の動作の一例について説明する。
まず、検査装置１は、上述した故障個所特定処理を実行することにより半導体デバイスＤを検査し、半導体デバイスＤにおける故障個所ｆｐを特定する（ステップＳ１）。具体的には、検査装置１は、観察したいエリアに観察用光学系１３Ａの視野が位置するように、ＸＹＺステージ１４を制御する。そして、検査装置１は、観察したいエリアに対物レンズの焦点が合うように、ＸＹＺステージ１４を制御する。観察したいエリアに観察用光学系１３Ａの視野が位置したら、検査装置１は、光源１２によって出力された光が観察用光学系１３Ａによって半導体デバイスＤの裏面Ｄ１側から半導体デバイスＤに照射され、光検出器１５によって生成された光学反射像を取得する。続いて、検査装置１は、刺激装置１１を用いて、半導体デバイスＤに刺激信号を印加し、光検出器１５によって発光像を取得する。そして、検査装置１は、取得された光学反射画像と発光画像を重畳して、解析画像Ａ４（図３の（ａ）参照）を生成し、解析画像Ａ４に基づき故障個所ｆｐを特定する。
続いて、故障個所ｆｐの位置に応じてマーキング箇所ｍｐが設定され、故障個所ｆｐ及びマーキング箇所ｍｐを示した目印を解析画像Ａ４に付加したリファレンス画像Ａ５が生成される。そして、計算機２１の制御部２１ｂは、当該マーキング箇所ｍｐに応じた位置にＸＹＺステージ１４を移動する。これにより、ＸＹＺステージ１４に載置されたマーキング用光学系１３Ｂは、マーキング箇所ｍｐに応じた適切な位置に移動する（ステップＳ２）。
続いて、制御部２１ｂは、マーキング箇所ｍｐにおいて、基板ＳｉＥとメタル層ＭＥとの境界にマーキングが形成されるように、基板ＳｉＥを透過する波長のレーザ光を基板ＳｉＥ側から半導体デバイスＤに照射する。具体的には、制御部２１ｂは、上述のように予め設定されたレーザ光の照射条件に基づいて、レーザ光源１６の出力を制御することによって、マーキング箇所ｍｐへのレーザ光の照射を実行する（ステップＳ３）。ステップＳ３において、上述の照射条件に基づくレーザ光の照射が完了したら、制御部２１ｂは、レーザ光源１６の出力を停止し、マーキング用光学系１３Ｂから観察用光学系１３Ａに切り替え、光源１２の出力を開始する。これにより、光検出器１５は、半導体デバイスＤから反射された光源１２からの光を撮像し、上述の画像データ（検出信号）を計算機２１の解析部２１ｃに出力する。解析部２１ｃは、当該画像データに基づいてパターン画像を生成する。
続いて、解析部２１ｃは、パターン画像上にマーク像が現れたか否かを判定する（ステップＳ４）。パターン画像上にマーク像が現れていないと判定された場合（ステップＳ４：ＮＯ）、再度ステップＳ３の処理が実行される。一方、パターン画像上にマーク像が現れたと判定された場合（ステップＳ４：ＹＥＳ）、制御部２１ｂは、レーザマーキングが行われていないマーキング箇所ｍｐが残っているか否かを判定する（ステップＳ５）。レーザマーキングが行われていないマーキング箇所ｍｐが残っていると判定された場合（ステップＳ５：ＹＥＳ）、残りのマーキング箇所ｍｐについてステップＳ２の処理が実行される。一方、レーザマーキングが行われていないマーキング箇所ｍｐが残っていない（すなわち、全てのマーキング箇所ｍｐへのレーザマーキングが完了した）と判定された場合（ステップＳ５：ＮＯ）、レーザマーキングの処理を完了する。
続いて、解析部２１ｃは、マーキング位置情報を記録する（ステップＳ６）。具体的には、解析部２１ｃは、レーザマーキング完了後のパターン画像（マーク像を含むパターン画像）であるマーキング画像Ａ６（図５参照）を生成する。また、解析部２１ｃは、マーキング画像Ａ６とパターン画像Ａ１とを重ね合わせることで生成される画像（図５参照）に基づいて、特徴点Ｐ０の座標位置を原点位置とした場合における各マーク像ｍの座標位置を算出する。これにより、各マーク像ｍの特徴点Ｐ０を基準とした相対位置を示す情報が、マーキングの位置を特定するマーキング位置情報として得られる。解析部２１ｃは、このようにして得られたマーキング位置情報を、計算機２１が備える記憶媒体に記憶させる。
続いて、解析部２１ｃは、マーキング位置情報を出力する（ステップＳ７）。具体的には、解析部２１ｃは、上述したように、マーキング位置情報をＵＳＢメモリ等の持ち運び可能な記録媒体に出力してもよいし、外部のコンピュータ装置（例えば、半導体デバイスＤの物理解析を行う解析装置等）に出力してもよい。
次に、図７及び図８を参照して、半導体デバイスＤの構造例と各例におけるマーキングＭの形成箇所について説明する。図７の（ａ）は、ロジックデバイスである半導体デバイス１００の概略断面を示し、図７の（ｂ）は、メモリデバイスである半導体デバイス２００の概略断面を示し、図８の（ａ）は、パワーデバイスである半導体デバイス３００の概略断面を示す。いずれの半導体デバイス１００，２００，３００も、メタル層ＭＥと基板ＳｉＥとの境界において、トランジスタ層Ｔを有している。トランジスタ層Ｔは、メタル層ＭＥと基板ＳｉＥとの境界において、少なくともメタル層ＭＥ及び基板ＳｉＥの一方に埋め込まれた回路素子（例えばゲート素子等）を含む。また、メタル層ＭＥは、トランジスタ層Ｔよりも表面Ｄ２側において、トランジスタ層Ｔと電気的に接続される配線Ｗが設けられた配線層を有する。図７及び図８に示されるように、マーキングＭは、上述したレーザマーキングにより、主に基板ＳｉＥと当該配線層との境界に位置するトランジスタ層Ｔに形成される。
ここで、図８及び図９に示されるように、レーザマーキング後の物理解析において、基板ＳｉＥを薄型化し、薄型化された基板ＳｉＥ側（裏面Ｄ１側）から半導体デバイスＤを観察してもよい。ここで、図９は、図８に示される半導体デバイス３００の基板ＳｉＥを薄型化した後の状態を示す図である。上述のように基板ＳｉＥとメタル層ＭＥとの境界であるトランジスタ層ＴにマーキングＭが形成されている。このため、基板ＳｉＥを裏面Ｄ１側から削って薄型化することにより、電子ビーム（ＥＢ：electron beam）等を用いることで、裏面Ｄ１側からマーキングＭを容易に確認することができる（図９の（ｂ）参照）。これにより、物理解析をマーキングの位置に基づいて正確に行うことができる。なお、この例において、薄型化する前の基板ＳｉＥの厚さｄ１は１００μｍ〜７００μｍ程度であり、薄型化した後の基板ＳｉＥの厚さｄ２は１０μｍ程度である。また、基板ＳｉＥの厚さｄ２が１μｍ程度になるまで薄型化した場合、可視光でもマーキングＭを確認できる可能性がある。
図１０は、検査装置１により実行される検査方法によってフラッシュメモリ（メモリデバイス）である場合の半導体デバイスの基板とメタル層との間に形成されたマーキングＭを示すＳＥＭ像の一例を示す図である。図１０の（ａ）は、当該半導体デバイスにおけるマーキングＭを含む断面部分を走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）で撮像することで得られた低倍率（倍率：３００００）の画像である。図１０の（ｂ）は、当該半導体デバイスにおけるマーキングＭを含む断面部分をＳＥＭで撮像することで得られた高倍率（倍率：６００００）の画像である。
次に、検査装置１及び検査装置１により実行される検査方法の作用効果について説明する。
検査装置１及び上記検査方法では、半導体デバイスＤにおいて特定された故障個所ｆｐ（所定位置）に基づいて、少なくとも基板ＳｉＥとメタル層ＭＥとの境界にマーキングが形成されるように、基板ＳｉＥを透過する波長のレーザ光が基板ＳｉＥ側から半導体デバイスＤに照射される。このように、基板ＳｉＥとメタル層ＭＥとの境界にマーキングを形成することにより、表面Ｄ２側（メタル層ＭＥ側）及び裏面Ｄ１側（基板ＳｉＥ側）のいずれからも容易に確認可能な位置にマーキングを形成することができる。これにより、半導体デバイスＤの基板ＳｉＥ側からレーザマーキングを行う場合において、物理解析時に表面Ｄ２側及び裏面Ｄ１側のいずれからもマーキング位置を容易に確認することが可能となる。
また、制御部２１ｂは、マーキングがメタル層ＭＥを貫通しないように、レーザ光源１６の出力を制御する。これにより、マーキングを半導体デバイスＤの内部に留めることができる。その結果、マーキング形成時に生じ得る半導体デバイスＤの破片（デブリ）によって半導体デバイスＤの表面Ｄ２が汚染されることを防止することができる。また、制御部２１ｂは、マーキングとして、空洞、改質、及び溶融のうち少なくとも１つが生じるように、レーザ光源の出力を制御する。これにより、マーキングを適切に形成することができる。
また、検査装置１は、検出信号に基づいて、マーキングを示すマーク像ｍを含む半導体デバイスＤのパターン画像（例えば、上述のマーキング画像Ａ６）を取得する解析部２１ｃを備えている。これにより、マーキング位置を半導体デバイスＤのパターン（例えば配線パターン）とともに視覚的に把握可能なパターン画像を取得することができる。このようなパターン画像により、物理解析においてマーキング位置を容易に把握することが可能となる。
解析部２１ｃは、上記パターン画像に基づいて、マーキングの位置を特定するマーキング位置情報を取得し、当該マーキング位置情報を出力する。これにより、物理解析においてマーキング位置を特定するためのマーキング位置情報を外部装置等に出力することができる。従って、例えばマーキングを行う検査装置１と物理解析を行う解析装置とが異なる場所に配置される場合であっても、当該解析装置に対して物理解析を行うために必要なマーキング位置情報を適切に受け渡すことができる。
解析部２１ｃは、半導体デバイスＤの特徴点Ｐ０を基準としたマーキングの相対位置を示す情報をマーキング位置情報として取得する。このように半導体デバイスＤの特徴点Ｐ０（例えば配線パターンの溝部等）の位置に対するマーキングの相対位置をマーキング位置情報として用いることで、マーキングの位置を正確に把握することが可能となる。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されない。例えば、上記実施形態では、半導体デバイスＤを検査することにより特定された半導体デバイスＤの故障個所ｆｐにマーキングが形成されるが、マーキングが形成される位置は故障個所ｆｐに限られない。すなわち、検査装置１は、半導体デバイスＤの所定位置に対して、少なくとも基板ＳｉＥとメタル層ＭＥとの境界にマーキングが形成されるように、基板ＳｉＥ側から半導体デバイスＤに基板ＳｉＥを透過する波長のレーザ光を照射してもよい。このような構成によれば、基板ＳｉＥ及び基板ＳｉＥ上に形成されたメタル層ＭＥを有する半導体デバイスＤにレーザマーキングを行うマーキング形成方法が実現される。また、検査装置１において、以下に述べる変形例１〜変形例４の構成が採用されてもよい。
［変形例１］
検査装置１は、光検出器１５として、上述した２次元カメラの代わりに赤外カメラを備えてもよい。この場合、検査装置１は、光源１２を備えなくともよい。また、光源１２を備えないため、観察用光学系１３Ａは、ビームスプリッタを備えなくともよい。赤外カメラは、半導体デバイスＤからの熱線を撮像し、測定画像を生成する。当該測定画像に応じた赤外画像により、半導体デバイスＤにおける発熱箇所を特定することができる。発熱箇所を特定することにより、半導体デバイスＤの故障個所を特定することができる。熱線を計測する場合には、赤外カメラとしてＩｎＳｂカメラ等が用いられる。なお、熱線とは、波長２μｍ〜１０μｍの光である。また、半導体デバイスＤからの熱線を撮像することで、半導体デバイスＤの輻射率の分布を示す画像を取得することができる。
変形例１においては、計算機２１の解析部２１ｃは、上述した測定画像に基づいて赤外画像を生成する。また、解析部２１ｃは、検出信号に基づいてパターン像を生成する。そして、解析部２１ｃは、パターン像に赤外画像を重畳させた重畳画像を解析画像として生成する。解析画像から故障個所を特定する処理については、上述の実施形態と同様である。
赤外カメラによって半導体デバイスＤからの熱線を計測し、解析部２１ｃにおいて赤外画像を生成する手順の詳細について説明する。まず、刺激装置１１によってテストパターン等の刺激信号が印加されている状態で、赤外カメラによって半導体デバイスＤの発熱を含む第１の測定画像が取得される。この第１の測定画像は、所定の露光時間で連続的に撮像された複数枚の画像データが計算機２１に送られ、解析部２１ｃにおいて当該複数枚の画像データが加算されることにより生成される。第１の測定画像は半導体デバイスＤの発熱と半導体デバイスＤを形成する素子の形状の情報を併せ持つ。次に、刺激装置１１による刺激信号の印加が停止された状態で、赤外カメラによって半導体デバイスＤの形成する素子の形状の情報のみを含む第２の測定画像が取得される。第２の測定画像も、第１の測定画像と同様に、所定の露光時間で連続的に撮像された複数枚の画像データが計算機２１に送られ、解析部２１ｃにおいて当該複数枚の画像データが加算されることにより生成される。第２の測定画像は半導体デバイスＤを形成する素子の形状の情報のみを持つ。そして、解析部２１ｃにおいて第１の測定画像から第２の測定画像を差分処理することにより、半導体デバイスＤの発熱のみを含む赤外画像を生成する。解析部２１ｃは、第２の測定画像に赤外画像を重畳させた重畳画像又は第１の測定画像を解析画像として、第２の測定画像をパターン画像として生成する。解析画像から故障個所を特定する処理については、上述の実施形態と同様である。
レーザマーキング後にマーク像の有無を確認する処理においては、観察用光学系１３Ａは半導体デバイスＤからの熱線を赤外カメラに伝達する。赤外カメラは、熱線を検出し、画像データ（検出信号）を計算機２１に出力する。そして、解析部２１ｃは、上述したように、画像データに基づいてパターン画像を生成する。パターン画像を生成した後の処理については、上述の実施形態と同様である。
［変形例２］
検査装置１は、刺激装置１１として、半導体デバイスＤに電気的に接続され、半導体デバイスＤに電圧を印加する電源を備えてもよい。また、光源１２から出力される光は、レーザ光のようなコヒーレントな光でもよい。コヒーレントな光を出力する光源１２としては、固体レーザ光源及び半導体レーザ光源等を用いることができる。ＯＢＩＲＣＨ（Optical Beam Induced Resistance Change）画像及びＳＤＬ（Soft Defect Localization）画像等を取得する場合の光源１２は、半導体デバイスＤが電荷（キャリア）を発生しない波長帯のレーザ光を出力する。例えば、基板ＳｉＥがシリコンを材料とするものである場合の光源１２は、１２００ｎｍより大きく、好ましくは１３００ｎｍ程度の波長帯のレーザ光を出力する。また、ＯＢＩＣ画像及びＬＡＤＡ（Laser Assisted Device Alteration）画像等を取得する場合の光源１２は、半導体デバイスＤが電荷（キャリア）を発生する波長域の光を出力する必要があるため、１２００ｎｍ以下の光（例えば１０６４ｎｍ程度の波長帯のレーザ光）を出力する。光源１２から出力される光は、インコヒーレント（非コヒーレント）な光でもよい。インコヒーレントな光を出力する光源１２としては、ＳＬＤ（Super Luminescent Diode）、ＡＳＥ（Amplified Spontaneous Emission）、及びＬＥＤ（Light Emitting Diode）等を用いることができる。光源１２から出力された光は、偏光保存シングルモード光カプラ、及びプローブ光用の偏光保存シングルモード光ファイバを介して観察用光学系１３Ａに導かれ、半導体デバイスＤに照射される。変形例２において、観察用光学系１３Ａは、光走査部及び対物レンズを有している。光走査部は、半導体デバイスＤの裏面Ｄ１上の照射スポットを走査する。光走査部は、例えばガルバノミラー、ポリゴンミラー及びＭＥＭＳミラー等の光走査素子によって構成されている。対物レンズは、光走査部によって導かれた光を照射スポットに集光する。
変形例２において、検査装置１は、半導体デバイスＤに電気的に接続された電気信号検出器を備えてもよい。電気信号検出器は、レーザ光に応じて半導体デバイスＤで生じた電気信号を検出する。電気信号検出器は、検出された電気信号に応じた電気信号特性値を計算機２１に出力する。また、変形例２において、光検出器１５は、光センサによって構成されてもよい。光センサは、レーザ光に応じた半導体デバイスＤの反射光を検出し、検出信号を計算機２１に出力する。光センサは、例えば、フォトダイオード、アバランシェフォトダイオード、光電子増倍管、又はエリアイメージセンサ等である。
計算機２１の解析部２１ｃは、電気信号特性値を、制御部２１ｂが制御する光走査部に応じたレーザ光の走査位置に関連づけて画像化した電気信号画像を生成する。また、解析部２１ｃは、検出信号に基づいて光学反射像を生成する。そして、解析部２１ｃは、光学反射像に電気信号画像を重畳させた重畳画像を解析画像として生成する。解析画像から故障個所を特定する処理については、上述の実施形態と同様である。
電気信号画像とは、例えば、光起電流画像であるＯＢＩＣ画像、電気量変化画像であるＯＢＩＲＣＨ画像、正誤情報画像であるＳＤＬ画像、及びＬＡＤＡ画像等である。ＯＢＩＣ画像とは、レーザ照射によって生じた光起電流を検出し、光起電流の電流値又は電流変化値を電気信号特性値として画像化した画像である。ＯＢＩＲＣＨ画像とは、半導体デバイスＤに一定の電流を印加した状態でレーザ照射することにより、半導体デバイスＤにおける照射位置の抵抗値を変化させ、当該抵抗値の変化に応じた電圧値又は電圧の変化値を電気信号特性値として画像化した画像である。なお、ＯＢＩＲＣＨ画像は、半導体デバイスＤに一定の電圧を印加した状態でレーザ照射することにより、半導体デバイスＤにおける照射位置の抵抗値を変化させ、当該抵抗値の変化に応じた電流の変化値を電気信号特性値として画像化した画像であってもよい。ＳＤＬ画像は、半導体デバイスＤにテストパターンなどの刺激信号を印加した状態でキャリアが励起されない波長のレーザを照射して誤動作状態を検出し、当該誤作動状態に係る情報（例えばＰＡＳＳ／ＦＡＩＬ信号）を電気信号特性値として輝度カウントに変換し、情報画像化した画像である。ＬＡＤＡ画像は、半導体デバイスＤにテストパターン等の刺激信号を印加した状態でキャリアを励起するような波長のレーザを照射して誤動作状態を検出し、当該誤作動状態に係る情報（例えばＰＡＳＳ／ＦＡＩＬ信号）を電気信号特性値として輝度カウントに変換し、情報画像化した画像である。
レーザマーキング後にマーク像の有無を確認する処理においては、光源１２が、半導体デバイスＤの裏面Ｄ１側に照射される光を出力する。そして、観察用光学系１３Ａは、光源１２から出力された光を半導体デバイスＤの裏面Ｄ１に照射する。観察用光学系１３Ａは、照射された光に応じた半導体デバイスＤからの反射光を光センサである光検出器１５に伝達する。光センサは、反射光を検出し検出信号を計算機２１に出力する。そして、解析部２１ｃは、検出信号に基づいて光学反射像であるパターン画像を生成する。パターン画像を生成した後の処理については、上述の実施形態と同様である。
［変形例３］
検査装置１は、ＥＯＰ又はＥＯＦＭ（Electro-Optical Frequency Mapping）と称される光プロービング技術により故障位置を特定してもよい。
変形例３においては、光源１２からの光が半導体デバイスＤに走査され、半導体デバイスＤからの反射光が光センサである光検出器１５に検出される。当該反射光が計算機２１に出力され、解析部２１ｃによって光学反射像が生成される。次に、刺激装置１１から半導体デバイスＤに対してテストパターン等の刺激信号が繰り返し印加された状態において、表示部２２に表示された光学反射像に基づきユーザが選択して入力部２３により入力された照射スポットに、光源１２から出力された光が照射される。光源１２から出力される光の波長は、例えば５３０ｎｍ以上であり、好ましくは１０６４ｎｍ以上である。そして、半導体デバイスＤ内の素子の動作に伴って変調された反射光が光センサにおいて検出され、検出信号として計算機２１に出力される。解析部２１ｃでは、検出信号に基づき信号波形が生成され、表示部２２に当該信号波形が表示される。そして、上述した光学反射像に基づき照射スポットを変えながら観察した当該信号波形から故障個所を探すことによって、上述した光学反射像を解析画像として用いることができる。
また、解析部２１ｃは、検出信号とテストパターン等の刺激信号との位相差情報を、照射位置に関連づけて画像化した電気光学周波数マッピング画像（ＥＯＦＭ画像）を生成してもよい。この場合、位相差情報は、検出信号から抽出したＡＣ成分から求めることができる。また、ＡＣ成分と同時に抽出したＤＣ成分を照射位置に関連づけて画像化することにより光学反射像を得ることができる。そして、光学反射像にＥＯＦＭ画像を重畳させた重畳画像を解析画像として用いることができる。
［変形例４］
検査装置１は、光磁気プロービング技術により故障位置を特定してもよい。この場合、検査装置１は、磁気光学結晶（ＭＯ結晶）を備える。また、観察用光学系１３Ａは、光分割光学系を備える。磁気光学結晶は、半導体デバイスＤに対して任意に配置できる構成となっている。まず、検査装置１では、磁気光学結晶を対物レンズ及び半導体デバイスＤの間に配置しない構成に切り替えることで、変形例２及び変形例３のように、光学反射像を生成することができる。次に、磁気光学結晶を対物レンズ及び半導体デバイスＤの間に配置する構成に切り替え、テストパターン等の刺激信号が印加されている半導体デバイスＤに磁気光学結晶を当接させる。そして、光源１２からの光が、光分割光学系及び光走査部を介して磁気光学結晶に照射され、その反射光が光センサである光検出器１５に検出される。半導体デバイスＤでは、テストパターン等の刺激信号の印加によって電流が流れると、周囲の磁界が変化して磁気光学結晶で反射される光の偏光状態が変化する。偏光状態の変化に応じて強度が変化した光は、光分割光学系を介して光センサに入力される。このように、偏光状態の変化に応じて強度が変化した光が光センサによって検出され、検出信号として計算機２１に出力されることにより、磁気光学画像が生成される。そして、光学反射像に磁器光学画像を重畳させた重畳画像を解析画像として用いてもよい。
１…検査装置、１２…光源、１３Ａ…観察用光学系、１３Ｂ…マーキング用光学系、１５…光検出器、１６…レーザ光源、２１ｂ…制御部（マーキング制御部）、２１ｃ…解析部（処理部）、Ｄ…半導体デバイス、ＭＥ…メタル層、ＳｉＥ…基板。

Claims (13)

  1. 基板及び前記基板上に形成されたメタル層を有する半導体デバイスにレーザマーキングを行う検査方法であって、
    前記半導体デバイスを検査することにより、前記半導体デバイスにおける所定位置を特定するステップと、
    前記所定位置に基づいて、少なくとも前記基板と前記メタル層との境界にマーキングが形成されるように、前記基板側から前記半導体デバイスに前記基板を透過する波長のレーザ光を照射するステップと、
    を含み、
    前記レーザ光を照射するステップでは、前記マーキングが前記メタル層を貫通しないように、前記レーザ光の照射を制御する、検査方法。
  2. 前記レーザ光を照射するステップでは、前記マーキングとして、空洞、改質、及び溶融のうち少なくとも１つが生じるように、前記レーザ光の照射を制御する、
    請求項１に記載の検査方法。
  3. 前記マーキングを示すマーク像を含む前記半導体デバイスのパターン画像を取得するステップを更に含む、
    請求項１又は２に記載の検査方法。
  4. 前記パターン画像に基づいて、前記マーキングの位置を特定する位置情報を取得するステップと、
    前記位置情報を出力するステップと、
    を更に含む、請求項３に記載の検査方法。
  5. 前記位置情報を取得するステップでは、前記半導体デバイスの特徴点を基準とした前記マーキングの相対位置を示す情報を前記位置情報として取得する、
    請求項４に記載の検査方法。
  6. 前記レーザ光を照射するステップよりも後に、前記基板を薄型化し、薄型化された前記基板側から前記半導体デバイスを観察するステップを更に含む、
    請求項１〜５のいずれか一項に記載の検査方法。
  7. 基板及び前記基板上に形成されたメタル層を有する半導体デバイスにレーザマーキングを行う検査装置であって、
    前記半導体デバイスの前記基板側からの光を伝達する観察用光学系と、
    前記観察用光学系を介して前記半導体デバイスからの光を検出し、検出信号を出力する光検出器と、
    前記基板を透過する波長のレーザ光を出力するレーザ光源と、
    前記レーザ光源により出力された前記レーザ光を、前記基板側から前記半導体デバイスに照射するマーキング用光学系と、
    前記検出信号に基づいて特定される所定位置に基づいて、少なくとも前記基板と前記メタル層との境界にマーキングが形成されるように、前記レーザ光源の出力を制御するマーキング制御部と、
    を備え、
    前記マーキング制御部は、前記マーキングが前記メタル層を貫通しないように、前記レーザ光源の出力を制御する、検査装置。
  8. 前記マーキング制御部は、前記マーキングとして、空洞、改質、及び溶融のうち少なくとも１つが生じるように、前記レーザ光源の出力を制御する、
    請求項７に記載の検査装置。
  9. 前記検出信号に基づいて、前記マーキングを示すマーク像を含む前記半導体デバイスのパターン画像を取得する処理部を更に備える、
    請求項７又は８に記載の検査装置。
  10. 前記処理部は、前記パターン画像に基づいて、前記マーキングの位置を特定する位置情報を取得し、前記位置情報を出力する、
    請求項９に記載の検査装置。
  11. 前記処理部は、前記半導体デバイスの特徴点を基準とした前記マーキングの相対位置を示す情報を前記位置情報として取得する、
    請求項１０に記載の検査装置。
  12. 基板及び前記基板上に形成されたメタル層を有する半導体デバイスにレーザマーキングを行うマーキング形成方法であって、
    前記半導体デバイスの所定位置に対して、少なくとも前記基板と前記メタル層との境界にマーキングが形成されるように、前記基板側から前記半導体デバイスに前記基板を透過する波長のレーザ光を照射するステップと、
    を含み、
    前記レーザ光を照射するステップでは、前記マーキングが前記メタル層を貫通しないように、前記レーザ光の照射を制御する、マーキング形成方法。
  13. 前記レーザ光を照射するステップでは、前記マーキングとして、空洞、改質、及び溶融のうち少なくとも１つが生じるように、前記レーザ光の照射を制御する、
    請求項１２に記載のマーキング形成方法。
JP2017007383A 2017-01-19 2017-01-19 検査方法、検査装置、及びマーキング形成方法 Active JP6865044B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2017007383A JP6865044B2 (ja) 2017-01-19 2017-01-19 検査方法、検査装置、及びマーキング形成方法
PCT/JP2017/035848 WO2018135044A1 (ja) 2017-01-19 2017-10-02 検査方法、検査装置、及びマーキング形成方法
KR1020197010423A KR20190109380A (ko) 2017-01-19 2017-10-02 검사 방법, 검사 장치 및 마킹 형성 방법
CN201780073132.9A CN110024096B (zh) 2017-01-19 2017-10-02 检查方法、检查装置及标记形成方法
CN202310864199.1A CN116884866A (zh) 2017-01-19 2017-10-02 检查方法、检查装置及标记形成方法
US16/478,192 US10586743B2 (en) 2017-01-19 2017-10-02 Inspection method, inspection device, and marking forming method
TW110145161A TWI802125B (zh) 2017-01-19 2017-11-01 檢查方法、檢查裝置、及標記形成方法
TW106137701A TWI746680B (zh) 2017-01-19 2017-11-01 檢查方法、檢查裝置、及標記形成方法
US16/742,382 US10923404B2 (en) 2017-01-19 2020-01-14 Inspection method, inspection device, and marking forming method
JP2021064073A JP7033225B2 (ja) 2017-01-19 2021-04-05 検査方法、検査装置、及びマーキング形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017007383A JP6865044B2 (ja) 2017-01-19 2017-01-19 検査方法、検査装置、及びマーキング形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021064073A Division JP7033225B2 (ja) 2017-01-19 2021-04-05 検査方法、検査装置、及びマーキング形成方法

Publications (2)

Publication Number Publication Date
JP2018117063A JP2018117063A (ja) 2018-07-26
JP6865044B2 true JP6865044B2 (ja) 2021-04-28

Family

ID=62908127

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017007383A Active JP6865044B2 (ja) 2017-01-19 2017-01-19 検査方法、検査装置、及びマーキング形成方法
JP2021064073A Active JP7033225B2 (ja) 2017-01-19 2021-04-05 検査方法、検査装置、及びマーキング形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021064073A Active JP7033225B2 (ja) 2017-01-19 2021-04-05 検査方法、検査装置、及びマーキング形成方法

Country Status (6)

Country Link
US (2) US10586743B2 (ja)
JP (2) JP6865044B2 (ja)
KR (1) KR20190109380A (ja)
CN (2) CN116884866A (ja)
TW (2) TWI746680B (ja)
WO (1) WO2018135044A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6865044B2 (ja) * 2017-01-19 2021-04-28 浜松ホトニクス株式会社 検査方法、検査装置、及びマーキング形成方法
US11719746B2 (en) * 2018-06-28 2023-08-08 Hitachi High-Tech Corporation Semiconductor inspection device
US20210286905A1 (en) * 2020-03-11 2021-09-16 University Of Florida Research Foundation, Incorporated Systems and methods for laser probing for hardware trojan detection
US20230206422A1 (en) * 2020-06-08 2023-06-29 Hamamatsu Photonics K.K. Semiconductor inspecting method and semiconductor inspecting device
TWI738568B (zh) * 2020-11-18 2021-09-01 汎銓科技股份有限公司 一種故障分析用的半導體試片的製備方法
TWI784720B (zh) * 2021-09-17 2022-11-21 英業達股份有限公司 基於電腦視覺的電磁敏感性測試方法
KR102418633B1 (ko) * 2021-12-22 2022-07-07 큐알티 주식회사 반도체 소자의 방사선 평가 방법, 및 반도체 소자의 방사선 평가 시스템
JP7355970B1 (ja) * 2022-01-19 2023-10-03 ヌヴォトンテクノロジージャパン株式会社 半導体装置及びレーザマーキング方法
KR102441670B1 (ko) * 2022-04-20 2022-09-08 큐알티 주식회사 지능형 빔 세기 계산 시스템, 및 이의 계산 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003251937A (ja) * 2002-03-05 2003-09-09 Fuji Photo Film Co Ltd マーキング方法、マーキング装置及び感光材料
JP2004146428A (ja) 2002-10-22 2004-05-20 Renesas Technology Corp 故障解析方法
TWI276818B (en) * 2005-05-27 2007-03-21 United Microelectronics Corp Defect detection method
JP5471692B2 (ja) * 2010-03-25 2014-04-16 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
JP2012097391A (ja) 2010-11-05 2012-05-24 Murata Mach Ltd 紡績機
JP6158468B2 (ja) * 2011-11-08 2017-07-05 富士電機株式会社 半導体装置の故障位置解析方法及び装置
US9557377B2 (en) * 2014-03-06 2017-01-31 Hamamatsu Photonics K.K. Fault analysis apparatus and fault analysis method
TWI632511B (zh) 2014-11-27 2018-08-11 泰谷諾石英股份有限公司 Products and methods with management information
JP5996687B2 (ja) * 2015-02-10 2016-09-21 浜松ホトニクス株式会社 検査装置及び検査方法
WO2016183245A1 (en) * 2015-05-11 2016-11-17 Applied Materials, Inc. Thermography and thin film battery manufacturing
JP6865044B2 (ja) * 2017-01-19 2021-04-28 浜松ホトニクス株式会社 検査方法、検査装置、及びマーキング形成方法

Also Published As

Publication number Publication date
JP7033225B2 (ja) 2022-03-09
TW201828383A (zh) 2018-08-01
CN116884866A (zh) 2023-10-13
US20200152525A1 (en) 2020-05-14
CN110024096A (zh) 2019-07-16
KR20190109380A (ko) 2019-09-25
JP2021108383A (ja) 2021-07-29
TWI746680B (zh) 2021-11-21
TW202246783A (zh) 2022-12-01
CN110024096B (zh) 2023-08-04
WO2018135044A1 (ja) 2018-07-26
JP2018117063A (ja) 2018-07-26
US10586743B2 (en) 2020-03-10
US10923404B2 (en) 2021-02-16
TWI802125B (zh) 2023-05-11
US20190371682A1 (en) 2019-12-05

Similar Documents

Publication Publication Date Title
JP7033225B2 (ja) 検査方法、検査装置、及びマーキング形成方法
JP5996687B2 (ja) 検査装置及び検査方法
JP6718534B2 (ja) 画像処理方法、画像処理装置、画像処理プログラム、及び画像処理プログラムを記憶した記憶媒体
WO2021166496A1 (ja) 半導体故障解析装置及び半導体故障解析方法
JPWO2016056110A1 (ja) 解析装置及び解析方法
JP6151832B2 (ja) 検査装置及び検査方法
KR102675974B1 (ko) 검사 장치 및 검사 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210405

R150 Certificate of patent or registration of utility model

Ref document number: 6865044

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250