KR102409135B1 - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR102409135B1
KR102409135B1 KR1020150171498A KR20150171498A KR102409135B1 KR 102409135 B1 KR102409135 B1 KR 102409135B1 KR 1020150171498 A KR1020150171498 A KR 1020150171498A KR 20150171498 A KR20150171498 A KR 20150171498A KR 102409135 B1 KR102409135 B1 KR 102409135B1
Authority
KR
South Korea
Prior art keywords
wafer
insulating seal
reinforcing insulating
laser beam
line
Prior art date
Application number
KR1020150171498A
Other languages
English (en)
Other versions
KR20160069473A (ko
Inventor
요헤이 야마시타
겐지 후루타
이후이 리
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20160069473A publication Critical patent/KR20160069473A/ko
Application granted granted Critical
Publication of KR102409135B1 publication Critical patent/KR102409135B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

이면에 보강용 절연 시일이 장착된 웨이퍼를 효율적으로 개개의 디바이스로 분할할 수 있는 웨이퍼의 가공 방법을 제공한다.
표면의 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라서 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서, 웨이퍼의 표면에 보호 테이프를 접착하고 웨이퍼의 이면을 연삭하여 미리 정해진 두께로 형성하는 이면 연삭 공정과, 보호 테이프를 박리함과 함께 웨이퍼의 이면에 적외선을 투과하는 보강용 절연 시일을 장착하는 보강용 절연 시일 장착 공정과, 보강용 절연 시일을 가열하여 경화시키는 보강용 절연 시일 경화 공정을 포함한다. 웨이퍼의 가공 방법은 또한, 분할 예정 라인을 따라서 레이저 광선을 조사함으로써 웨이퍼의 내부에 분할 예정 라인을 따라서 개질층을 형성하는 개질층 형성 공정과, 웨이퍼에 외력을 부여하여 이면에 보강용 절연 시일이 장착된 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라서 개개의 디바이스 칩으로 분할하는 웨이퍼 분할 공정을 포함한다.

Description

웨이퍼의 가공 방법{WAFER MACHINING METHOD}
본 발명은, 표면에 형성된 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를 분할 예정 라인을 따라서 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법에 관한 것이다.
반도체 디바이스 제조 프로세스에 있어서는, 대략 원판형상인 반도체 웨이퍼의 표면에 격자형으로 구획되고, 이 구획된 영역에 IC, LSI 등의 디바이스를 형성한다. 그리고, 반도체 웨이퍼를 분할 예정 라인을 따라서 절단함으로써 디바이스가 형성된 영역을 분할하여 개개의 반도체 디바이스 칩을 제조하고 있다.
전술한 웨이퍼를 분할 예정 라인을 따라서 분할하는 방법으로서, 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선을 이용하여, 분할해야 할 영역의 내부에 집광점을 맞춰 펄스 레이저 광선을 조사하는 레이저 가공 방법이 시도되고 있다. 이 레이저 가공 방법을 이용한 분할 방법은, 웨이퍼의 한쪽 면측으로부터 내부에 집광점을 맞춰 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선을 조사하여, 웨이퍼의 내부에 분할 예정 라인을 따라서 개질층을 연속적으로 형성하고, 이 개질층이 형성됨으로써 강도가 저하된 분할 예정 라인을 따라서 외력을 가하는 것에 의해 웨이퍼를 분할하는 기술이다(예컨대 특허문헌 1 참조).
또한, 웨이퍼를 분할 예정 라인을 따라서 분할하는 방법으로서, 웨이퍼에 대하여 흡수성을 갖는 파장의 펄스 레이저 광선을 분할 예정 라인을 따라서 조사함으로써 어블레이션 가공을 하여 레이저 가공홈을 형성하고, 이 파단 기점이 되는 레이저 가공홈이 형성된 분할 예정 라인을 따라서 외력을 부여함으로써 절단하는 기술이 실용화되어 있다(예컨대 특허문헌 2 참조).
특허문헌 1 : 일본 특허 제3408805호 공보 특허문헌 2 : 일본 특허 공개 평10-305420호 공보
최근, 개개로 분할된 디바이스 칩을 보강할 목적으로, 웨이퍼의 이면에 보강용 절연 시일을 장착하는 기술이 제안되어 있다. 그런데, 이면에 보강용 절연 시일이 장착된 웨이퍼를 효율적으로 개개의 디바이스 칩으로 분할하는 기술이 확립되어 있지 않다고 하는 문제가 있다.
본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 주요 기술적 과제는, 이면에 보강용 절연 시일이 장착된 웨이퍼를 효율적으로 개개의 디바이스 칩으로 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
상기 주요 기술 과제를 해결하기 위해, 본 발명에 의하면, 표면에 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 각각 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라서 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서,
웨이퍼의 표면에 보호 테이프를 접착하고 웨이퍼의 이면을 연삭하여 웨이퍼를 미리 정해진 두께로 형성하는 이면 연삭 공정과,
그 이면 연삭 공정이 실시된 웨이퍼의 표면에 접착되어 있는 보호 테이프를 박리함과 함께 웨이퍼의 이면에 적외선을 투과하는 보강용 절연 시일을 장착하는 보강용 절연 시일 장착 공정과,
그 보강용 절연 시일 장착 공정이 실시된 웨이퍼의 이면에 장착된 보강용 절연 시일을 가열하여 경화시키는 보강용 절연 시일 경화 공정과,
그 보강용 절연 시일 경화 공정이 실시된 웨이퍼의 이면에 장착된 보강용 절연 시일에 다이싱 테이프를 접착하고 다이싱 테이프의 외주부를 고리형의 프레임에 의해 지지하는 웨이퍼 지지 공정과,
그 웨이퍼 지지 공정이 실시된 웨이퍼에 다이싱 테이프측으로부터 웨이퍼에 대하여 투과성을 갖는 적외선 영역의 레이저 광선의 집광점을 보강용 절연 시일을 투과하여 분할 예정 라인에 대응하는 영역의 내부에 위치 부여하고, 분할 예정 라인을 따라서 레이저 광선을 조사함으로써 웨이퍼의 내부에 분할 예정 라인을 따라서 개질층을 형성하는 개질층 형성 공정과,
그 개질층 형성 공정이 실시된 웨이퍼에 외력을 부여하여, 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라서 개개의 디바이스 칩으로 분할하는 웨이퍼 분할 공정을 구비한 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
바람직하게는, 웨이퍼의 가공 방법은, 상기 보강용 절연 시일 경화 공정을 실시한 후, 웨이퍼 지지 공정을 실시하기 전에, 보강용 절연 시일에 대하여 흡수성을 갖는 파장의 레이저 광선을 각 디바이스에 대응하여 조사하여, 보강용 절연 시일의 디바이스에 대응한 영역에 디바이스 정보를 마킹하는 마킹 공정을 더 구비하고 있다.
바람직하게는, 웨이퍼의 가공 방법은, 상기 보강용 절연 시일 경화 공정을 실시한 후, 개질층 형성 공정을 실시하기 전에, 웨이퍼의 표면측으로부터 웨이퍼에 대하여 흡수성을 갖는 파장의 레이저 광선을 분할 예정 라인을 따라서 조사하여, 분할 예정 라인을 따라서 레이저 가공홈을 형성하는 레이저 가공홈 형성 공정을 더 구비하고 있다.
본 발명의 웨이퍼의 가공 방법에 의하면, 보강용 절연 시일이 이면에 장착된 웨이퍼를 효율적으로 개개의 디바이스 칩으로 분할할 수 있다.
도 1은 반도체 웨이퍼의 사시도 및 주요부 확대 단면도.
도 2는 보호 부재 접착 공정이 실시되어 반도체 웨이퍼의 기능층의 표면에 보호 테이프가 접착된 상태를 나타내는 사시도.
도 3은 연삭 공정을 실시하기 위한 연삭 장치의 주요부 사시도.
도 4는 연삭 공정의 설명도.
도 5는 보강용 절연 시일 장착 공정의 설명도.
도 6은 보강용 절연 시일 경화 공정의 설명도.
도 7은 마킹 공정의 설명도.
도 8은 웨이퍼 지지 공정의 설명도.
도 9는 레이저 가공홈 형성 공정을 실시하기 위한 레이저 가공 장치의 주요부 사시도.
도 10은 레이저 가공홈 형성 공정의 설명도.
도 11은 개질층 형성 공정을 실시하기 위한 레이저 가공 장치의 주요부 사시도.
도 12는 개질층 형성 공정의 설명도.
도 13은 웨이퍼 분할 공정을 실시하기 위한 테이프 확장 장치의 사시도.
도 14는 웨이퍼 분할 공정의 설명도.
이하, 본 발명에 의한 웨이퍼의 가공 방법에 관해 첨부 도면을 참조하여 더욱 상세히 설명한다.
도 1의 (a) 및 (b)에는, 본 발명의 웨이퍼의 가공 방법에 의해 개개의 디바이스 칩으로 분할되는 반도체 웨이퍼의 사시도 및 주요부 확대 단면도가 나타나 있다. 도 1의 (a) 및 (b)에 나타내는 반도체 웨이퍼(2)는, 두께가 500 ㎛인 실리콘 등의 기판(20)의 표면(20a)에 절연막과 회로를 형성하는 기능막이 적층된 기능층(21)에 의해 복수의 IC, LSI 등의 디바이스(22)가 매트릭스형으로 형성되어 있다. 그리고, 각 디바이스(22)는, 격자형으로 형성된 분할 예정 라인(23)에 의해 구획되어 있다. 또, 본 실시형태에 있어서는, 기능층(21)을 형성하는 절연막은, SiO2막 또는 SiOF, BSG(SiOB) 등의 무기물계의 막이나 폴리이미드계, 파릴렌계 등의 폴리머막인 유기물계의 막으로 이루어진 저유전률 절연체 피막(Low-k막)으로 이루어져 있고, 두께가 10 ㎛로 설정되어 있다.
전술한 반도체 웨이퍼(2)를 분할 예정 라인(23)을 따라서 분할하는 웨이퍼의 가공 방법에 관해 설명한다. 우선, 전술한 반도체 웨이퍼(2)를 구성하는 기능층(21)의 표면(21a)에는, 디바이스(22)를 보호하기 위해 도 2에 나타낸 바와 같이 보호 테이프(3)를 접착한다(보호 테이프 접착 공정). 따라서, 보호 테이프(3)가 접착된 반도체 웨이퍼(2)는, 기판(20)의 이면(20b)이 노출된다. 또, 보호 테이프(3)는, 본 실시형태에 있어서는 두께가 100 ㎛인 아크릴계 수지 시트의 표면에 아크릴 수지계 접착층이 두께 5 ㎛ 정도 부설되어 있다.
전술한 보호 테이프 접착 공정을 실시했다면, 보호 테이프측을 연삭 장치의 유지 수단의 유지면에 유지하고, 반도체 웨이퍼(2)의 이면을 연삭하여 미리 정해진 두께로 형성하는 이면 연삭 공정을 실시한다. 이 이면 연삭 공정은, 도 3에 나타내는 연삭 장치(4)를 이용하여 실시한다. 도 3에 나타내는 연삭 장치(4)는, 피가공물을 유지하는 피가공물 유지 수단으로서의 척 테이블(41)과, 그 척 테이블(41)에 유지된 피가공물을 연삭하는 연삭 수단(42)을 구비하고 있다. 척 테이블(41)은, 유지면인 상면에 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 회전 구동 기구에 의해 도 3에 있어서 화살표 41a로 나타내는 방향으로 회전된다. 연삭 수단(42)은, 스핀들 하우징(421)과, 그 스핀들 하우징(421)에 회전 가능하게 지지되어 도시하지 않은 회전 구동 기구에 의해 회전되는 회전 스핀들(422)과, 그 회전 스핀들(422)의 하단에 장착된 마운터(423)와, 그 마운터(423)의 하면에 부착된 연삭 휠(424)을 구비하고 있다. 이 연삭 휠(424)은, 원환형의 베이스(425)와, 그 베이스(425)의 하면에 고리형으로 장착된 연삭 지석(426)을 포함하고 있고, 베이스(425)가 마운터(423)의 하면에 체결 볼트(427)에 의해 부착되어 있다.
전술한 연삭 장치(4)를 이용하여 상기 이면 연삭 공정을 실시하기 위해서는, 도 3에 나타낸 바와 같이 척 테이블(41)의 상면(유지면)에 상기 반도체 웨이퍼(2)의 보호 테이프(3)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동함으로써 척 테이블(41) 상에 반도체 웨이퍼(2)를 보호 테이프(3)를 통해 흡착 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(41) 상에 유지된 반도체 웨이퍼(2)는, 기판(20)의 이면(20b)이 상측이 된다. 이와 같이 척 테이블(41) 상에 반도체 웨이퍼(2)를 보호 테이프(3)를 통해 흡인 유지했다면, 척 테이블(41)을 도 3에 있어서 화살표 41a로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 수단(42)의 연삭 휠(424)을 도 3에 있어서 화살표 424a로 나타내는 방향으로 예컨대 6000 rpm으로 회전시켜, 도 3에 나타낸 바와 같이 연삭 지석(426)을 피가공면인 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)에 접촉시키고, 연삭 휠(424)을 도 3의 (a) 및 도 4에 있어서 화살표 424b로 나타낸 바와 같이 예컨대 1 ㎛/초의 연삭 이송 속도로 하측(척 테이블(41)의 유지면에 대하여 수직인 방향)으로 소정량 연삭 이송한다. 그 결과, 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)이 연삭되어 반도체 웨이퍼(2)는 미리 정해진 두께(예컨대 200 ㎛)로 형성된다.
전술한 연삭 공정을 실시했다면, 웨이퍼의 표면에 접착되어 있는 보호 테이프(3)를 박리함과 함께 웨이퍼의 이면에 적외선을 투과하는 보강용 절연 시일을 장착하는 보강용 절연 시일 장착 공정을 실시한다. 즉, 도 5의 (a) 및 (b)에 나타낸 바와 같이 반도체 웨이퍼(2)를 구성하는 기능층(21)의 표면(21a)에 접착되어 있는 보호 테이프(3)를 박리함과 함께, 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)에 적외선을 투과하는 보강용 절연 시일(5)을 장착한다. 이와 같이, 기판(20)의 이면(20b)에 보강용 절연 시일(5)이 장착된 반도체 웨이퍼(2)는, 기능층(21)의 표면(21a)이 노출된다. 또, 적외선을 투과하는 보강용 절연 시일로는, 린텍(주)이 제조판매하는 보강용 절연 시일을 이용할 수 있다.
전술한 보강용 절연 시일 장착 공정을 실시했다면, 웨이퍼의 이면에 장착된 보강용 절연 시일(5)을 가열하여 경화시키는 보강용 절연 시일 경화 공정을 실시한다. 즉, 도 6에 나타낸 바와 같이 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)에 장착된 보강용 절연 시일(5)을 가열기(50)에 의해 가열함으로써 경화시킨다. 이 보강용 절연 시일 경화 공정은, 본 실시형태에 있어서는 가열 온도 130℃에서 2시간 실시한다.
다음으로, 보강용 절연 시일(5)에 대하여 흡수성을 갖는 파장의 레이저 광선을 각 디바이스에 대응하여 조사하여, 보강용 절연 시일(5)의 디바이스에 대응한 영역에 디바이스 정보를 마킹하는 마킹 공정을 실시한다. 이 마킹 공정은, 도 7에 나타내는 레이저 가공 장치(6)를 이용하여 실시한다. 도 7에 나타내는 레이저 가공 장치(6)는, 피가공물을 유지하는 척 테이블(61)과, 그 척 테이블(61) 상에 유지된 피가공물에 레이저 광선을 조사하는 레이저 광선 조사 수단(62)과, 척 테이블(61) 상에 유지된 피가공물을 촬상하는 촬상 수단(63)을 구비하고 있다. 척 테이블(61)은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 가공 이송 수단에 의해 도 7에 있어서 화살표 X로 나타내는 가공 이송 방향으로 이동됨과 함께, 도시하지 않은 인덱싱 이송 수단에 의해 도 7에 있어서 화살표 Y로 나타내는 인덱싱 이송 방향으로 이동되도록 되어 있다.
상기 레이저 광선 조사 수단(62)은, 실질적으로 수평으로 배치된 원통형상의 케이싱(621)을 포함하고 있다. 케이싱(621) 내에는 도시하지 않은 펄스 레이저 광선 발진기나 반복 주파수 설정 수단을 구비한 펄스 레이저 광선 발진 수단이 설치되어 있다. 상기 케이싱(621)의 선단부에는, 펄스 레이저 광선 발진 수단으로부터 발진된 펄스 레이저 광선을 집광하기 위한 집광기(622)가 장착되어 있다. 또, 레이저 광선 조사 수단(62)은, 집광기(622)에 의해 집광되는 펄스 레이저 광선의 집광점 위치를 조정하기 위한 집광점 위치 조정 수단(도시하지 않음)을 구비하고 있다.
상기 레이저 광선 조사 수단(62)을 구성하는 케이싱(621)의 선단부에 장착된 촬상 수단(63)은, 본 실시형태에 있어서는 가시광선에 의해 촬상하는 통상의 촬상 소자(CCD) 외에, 피가공물에 적외선을 조사하는 적외선 조명 수단과, 그 적외선 조명 수단에 의해 조사된 적외선을 포착하는 광학계와, 그 광학계에 의해 포착된 적외선에 대응한 전기 신호를 출력하는 촬상 소자(적외선 CCD) 등으로 구성되어 있고, 촬상한 화상 신호를 도시하지 않은 제어 수단으로 보낸다.
도 7에 나타내는 레이저 가공 장치(6)를 이용하여 상기 마킹 공정을 실시하기 위해서는, 레이저 가공 장치(6)의 척 테이블(61) 상에 반도체 웨이퍼(2)를 구성하는 기능층(21)의 표면측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동함으로써, 반도체 웨이퍼(2)를 척 테이블(61) 상에 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(61)에 유지된 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면에 장착된 보강용 절연 시일(5)이 상측이 된다. 이와 같이 하여 웨이퍼 유지 공정을 실시했다면, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(61)은, 도시하지 않은 가공 이송 수단에 의해 촬상 수단(63)의 바로 아래에 위치 부여된다. 척 테이블(61)이 촬상 수단(63)의 바로 아래에 위치 부여되면, 촬상 수단(63) 및 도시하지 않은 제어 수단에 의해 반도체 웨이퍼(2)의 레이저 가공해야 할 가공 영역을 검출하는 얼라이먼트 작업을 실행한다. 즉, 촬상 수단(63) 및 도시하지 않은 제어 수단은, 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면에 장착되어 있는 보강용 절연 시일(5)에서의 분할 예정 라인(23)에 의해 구획된 영역에 형성된 디바이스(22)에 대응하는 영역과, 디바이스(22)에 대응하는 영역에 레이저 광선을 조사하는 레이저 광선 조사 수단(62)의 집광기(622)와의 위치 맞춤을 행하기 위한 패턴 매칭 등의 화상 처리를 실행하고, 보강용 절연 시일(5)에서의 레이저 광선 조사 위치의 얼라이먼트를 수행한다(얼라이먼트 공정). 또, 이 얼라이먼트 작업에 있어서는, 반도체 웨이퍼(2)의 분할 예정 라인(23)이 형성되어 있는 기능층(21)의 표면(21a)은 하측에 위치하고 있지만, 촬상 수단(63)이 전술한 바와 같이 적외선 조명 수단과 적외선을 포착하는 광학계 및 적외선에 대응한 전기 신호를 출력하는 촬상 소자(적외선 CCD) 등으로 구성된 촬상 수단을 구비하고 있기 때문에, 보강용 절연 시일(5) 및 기판(20)의 이면으로부터 투과하여 분할 예정 라인(23)을 촬상할 수 있다. 그리고, 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면에 장착되어 있는 보강용 절연 시일(5)에서의 분할 예정 라인(23)에 의해 구획된 영역에 형성된 디바이스(22)에 대응하는 영역에, 레이저 광선 조사 수단(62)의 집광기(622)로부터 보강용 절연 시일(5)에 대하여 흡수성을 갖는 파장의 펄스 레이저 광선을 각 디바이스에 대응하여 조사하여, 보강용 절연 시일(5)의 디바이스에 대응한 영역에 디바이스 정보(M)를 마킹한다.
또, 상기 마킹 공정은, 예컨대 이하의 가공 조건으로 행해진다.
레이저 광선의 파장 : 355 nm
반복 주파수 : 80 kHz
출력 : 0.2 W
집광 스폿 직경 : φ10 ㎛
전술한 마킹 공정을 실시했다면, 웨이퍼의 이면에 장착된 보강용 절연 시일에 다이싱 테이프를 접착하고 다이싱 테이프의 외주부를 고리형의 프레임에 의해 지지하는 웨이퍼 지지 공정을 실시한다. 즉, 도 8의 (a) 및 (b)에 나타낸 바와 같이 상기 마킹 공정이 실시된 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)에 장착된 보강용 절연 시일(5)을 고리형의 프레임(F)에 장착된 다이싱 테이프(T)에 접착한다. 또, 도 8의 (a) 및 (b)에 나타내는 실시형태에 있어서는, 고리형의 프레임(F)에 장착된 다이싱 테이프(T)에 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)에 장착된 보강용 절연 시일(5)을 접착하는 예를 나타냈지만, 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)에 장착된 보강용 절연 시일(5)에 다이싱 테이프(T)를 접착함과 함께 다이싱 테이프(T)의 외주부를 고리형의 프레임(F)에 동시에 장착하도록 해도 좋다. 또, 다이싱 테이프(T)는, 폴리염화비닐 시트 등의 합성 수지 시트의 표면에 점착풀이 도포되어 있다.
다음으로, 웨이퍼의 표면측으로부터 웨이퍼에 대하여 흡수성을 갖는 파장의 레이저 광선을 분할 예정 라인을 따라서 조사하여, 분할 예정 라인을 따라서 레이저 가공홈을 형성하는 레이저 가공홈 형성 공정을 실시한다. 이 레이저 가공홈 형성 공정은, 상기 도 7에 나타내는 레이저 가공 장치(6)를 이용하여 실시할 수 있다. 레이저 가공 장치(6)를 이용하여 레이저 가공홈 형성 공정을 실시하기 위해서는, 우선 전술한 도 9에 나타내는 레이저 가공 장치(6)의 척 테이블(61) 상에 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면에 장착된 보강용 절연 시일(5)이 접착되어 있는 다이싱 테이프(T)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동함으로써, 다이싱 테이프(T) 및 보강용 절연 시일(5)을 통해 반도체 웨이퍼(2)를 척 테이블(61) 상에 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(61)에 유지된 반도체 웨이퍼(2)는, 기능층(21)의 표면(21a)이 상측이 된다. 또, 도 9에 있어서는 다이싱 테이프(T)가 장착된 고리형의 프레임(F)을 생략하여 나타내고 있지만, 고리형의 프레임(F)은 척 테이블(61)에 설치된 적절한 프레임 유지 수단에 유지된다. 이와 같이 하여, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(61)은, 도시하지 않은 가공 이송 수단에 의해 촬상 수단(63)의 바로 아래에 위치 부여된다.
척 테이블(61)이 촬상 수단(63)의 바로 아래에 위치 부여되면, 촬상 수단(63) 및 도시하지 않은 제어 수단에 의해 반도체 웨이퍼(2)의 레이저 가공해야 할 가공 영역을 검출하는 얼라이먼트 작업을 실행한다. 즉, 촬상 수단(63) 및 도시하지 않은 제어 수단은, 반도체 웨이퍼(2)를 구성하는 기능층(21)의 표면(21a)에 형성된 분할 예정 라인(23)과, 그 분할 예정 라인(23)을 따라서 레이저 광선을 조사하는 레이저 광선 조사 수단(62)의 집광기(622)와의 위치 맞춤을 행하기 위한 패턴 매칭 등의 화상 처리를 실행하고, 레이저 광선 조사 위치의 얼라이먼트를 수행한다(얼라이먼트 공정). 또한, 반도체 웨이퍼(2)에 상기 미리 정해진 방향과 직교하는 방향에 형성된 분할 예정 라인(23)에 대해서도, 마찬가지로 레이저 광선 조사 위치의 얼라이먼트가 수행된다.
전술한 얼라이먼트 공정을 실시했다면, 도 10의 (a)에 나타낸 바와 같이 척 테이블(61)을 레이저 광선을 조사하는 레이저 광선 조사 수단(62)의 집광기(622)가 위치하는 레이저 광선 조사 영역으로 이동시켜, 분할 예정 라인(23)을 집광기(622)의 바로 아래에 위치 부여한다. 이 때, 도 10의 (a)에 나타낸 바와 같이 반도체 웨이퍼(2)는, 분할 예정 라인(23)의 일단(도 10의 (a)에 있어서 좌단)이 집광기(622)의 바로 아래에 위치하도록 위치 부여된다. 그리고, 집광기(622)로부터 조사되는 펄스 레이저 광선의 집광점(P)을 분할 예정 라인(23)의 표면 부근에 위치 부여한다. 다음으로, 레이저 광선 조사 수단(62)의 집광기(622)로부터 펄스 레이저 광선을 조사하면서 척 테이블(61)을 도 10의 (a)에 있어서 화살표 X1로 나타내는 방향으로 미리 정해진 가공 이송 속도로 이동시킨다. 그리고, 도 10의 (b)에 나타낸 바와 같이 분할 예정 라인(23)의 타단(도 10의 (b)에 있어서 우단)이 집광기(622)의 바로 아래 위치에 도달하면, 펄스 레이저 광선의 조사를 정지함과 함께 척 테이블(61)의 이동을 정지한다. 그 결과, 반도체 웨이퍼(2)에는 도 10의 (c)에 나타낸 바와 같이 분할 예정 라인(23)을 따라서 기능층(21)의 두께보다 깊은, 즉 기판(20)에 이르는 레이저 가공홈(24)이 형성되고, 기능층(21)은 레이저 가공홈(24)에 의해 분단된다. 그리고, 전술한 레이저 가공홈 형성 공정을 반도체 웨이퍼(2)에 형성된 모든 분할 예정 라인(23)을 따라서 실시한다.
또, 상기 레이저 가공홈 형성 공정은, 예컨대 이하의 가공 조건으로 행해진다.
레이저 광선의 파장 : 355 nm
평균 출력 : 2 W
반복 주파수 : 200 kHz
집광 스폿 직경 : φ6 ㎛
가공 이송 속도 : 500 mm/초
전술한 레이저 가공홈 형성 공정을 실시했다면, 웨이퍼에 다이싱 테이프측으로부터 웨이퍼에 대하여 투과성을 갖는 적외선 영역의 레이저 광선의 집광점을 보강용 절연 시일을 투과하여 분할 예정 라인에 대응하는 영역의 내부에 위치 부여하고, 분할 예정 라인을 따라서 레이저 광선을 조사함으로써 웨이퍼의 내부에 분할 예정 라인을 따라서 개질층을 형성하는 개질층 형성 공정을 실시한다. 이 개질층 형성 공정은, 상기 도 7 및 도 9에 나타내는 레이저 가공 장치(6)와 동일한 도 11에 나타내는 레이저 가공 장치(60)를 이용하여 실시한다. 따라서, 도 11에 나타내는 레이저 가공 장치(60)의 각 구성 부재는 상기 도 7 및 도 9에 나타내는 레이저 가공 장치(6)의 구성 부재를 동일 부재에는 동일 부호를 붙이고, 그 설명은 생략한다.
도 11에 나타내는 레이저 가공 장치(60)를 이용하여 개질층 형성 공정을 실시하기 위해서는, 척 테이블(61) 상에 반도체 웨이퍼(2)를 구성하는 기능층(21)의 표면측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동함으로써, 반도체 웨이퍼(2)를 척 테이블(61) 상에 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(61)에 유지된 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면에 장착된 보강용 절연 시일(5)이 접착되어 있는 다이싱 테이프(T)가 상측이 된다. 또, 도 11에 있어서는 다이싱 테이프(T)가 장착된 고리형의 프레임(F)을 생략하여 나타내고 있지만, 고리형의 프레임(F)은 척 테이블(61)에 설치된 적절한 프레임 유지 수단에 유지된다. 이와 같이 하여 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(61)은, 도시하지 않은 가공 이송 수단에 의해 촬상 수단(63)의 바로 아래에 위치 부여된다.
척 테이블(61)이 촬상 수단(63)의 바로 아래에 위치 부여되면, 촬상 수단(63) 및 도시하지 않은 제어 수단에 의해 반도체 웨이퍼(2)의 레이저 가공해야 할 가공 영역을 검출하는 얼라이먼트 작업을 실행한다. 이 얼라이먼트 작업은, 레이저 가공홈 형성 공정에서의 얼라이먼트 작업과 실질적으로 동일하다. 또, 이 얼라이먼트 작업에 있어서는, 반도체 웨이퍼(2)의 분할 예정 라인(23)이 형성되어 있는 기능층(21)의 표면(21a)은 하측에 위치하고 있지만, 촬상 수단(63)이 전술한 바와 같이 적외선 조명 수단과 적외선을 포착하는 광학계 및 적외선에 대응한 전기 신호를 출력하는 촬상 소자(예컨대 적외선 CCD) 등으로 구성된 촬상 수단을 구비하고 있기 때문에, 다이싱 테이프(T)와 보강용 절연 시일(5) 및 기판(20)의 이면으로부터 투과하여 분할 예정 라인(23)을 촬상할 수 있다.
이상과 같이 하여 척 테이블(61) 상에 유지되어 있는 반도체 웨이퍼(2)에 형성되어 있는 분할 예정 라인(23)을 검출하여, 레이저 광선 조사 위치의 얼라이먼트가 행해졌다면, 도 12의 (a)에 나타낸 바와 같이 척 테이블(61)을 레이저 광선을 조사하는 레이저 광선 조사 수단(62)의 집광기(622)가 위치하는 레이저 광선 조사 영역으로 이동시켜, 미리 정해진 분할 예정 라인(23)의 일단(도 12의 (a)에 있어서 좌단)을 레이저 광선 조사 수단(62)의 집광기(622)의 바로 아래에 위치 부여한다. 그리고, 집광기(622)로부터 기판(20)에 대하여 투과성을 갖는 적외선 영역의 펄스 레이저 광선의 집광점(P)을 다이싱 테이프(T) 및 보강용 절연 시일(5)을 투과하여 분할 예정 라인(23)에 대응하는 영역의 내부에 위치 부여한다. 다음으로, 레이저 광선 조사 수단(62)의 집광기(622)로부터 펄스 레이저 광선을 조사하면서 척 테이블(61)을 도 12의 (a)에 있어서 화살표 X1로 나타내는 방향으로 미리 정해진 이송 속도로 이동시킨다. 그리고, 도 12의 (b)에 나타낸 바와 같이 집광기(622)의 조사 위치가 분할 예정 라인(23)의 타단의 위치에 도달하면, 펄스 레이저 광선의 조사를 정지함과 함께 척 테이블(61)의 이동을 정지한다. 그 결과, 도 12의 (b) 및 도 12의 (c)에 나타낸 바와 같이 반도체 웨이퍼(2)의 기판(20)의 내부에 분할 예정 라인(23)을 따라서 개질층(25)이 형성된다. 전술한 개질층 형성 공정을 반도체 웨이퍼(2)에 형성된 모든 분할 예정 라인(23)을 따라서 실시한다.
상기 개질층 형성 공정에서의 가공 조건은, 예컨대 다음과 같이 설정되어 있다.
광원 : LD 여기 Q 스위치 Nd : YVO4 레이저
파장 : 1064 nm
출력 : 0.5 W
반복 주파수 : 100 kHz
집광 스폿 직경 : φ1 ㎛
가공 이송 속도 : 200 mm/초
전술한 개질층 형성 공정을 실시했다면, 웨이퍼에 외력을 부여하여, 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라서 개개의 디바이스로 분할하는 웨이퍼 분할 공정을 실시한다. 이 웨이퍼 분할 공정은, 도 13에 나타내는 테이프 확장 장치(7)를 이용하여 실시한다. 도 13에 나타내는 테이프 확장 장치(7)는, 상기 고리형의 프레임(F)을 유지하는 프레임 유지 수단(71)과, 그 프레임 유지 수단(71)에 유지된 고리형의 프레임(F)에 장착된 다이싱 테이프(T)를 확장하는 테이프 확장 수단(72)과, 픽업 콜릿(73)을 구비하고 있다. 프레임 유지 수단(71)은, 고리형의 프레임 유지 부재(711)와, 그 프레임 유지 부재(711)의 외주에 설치된 고정 수단으로서의 복수의 클램프(712)를 포함하고 있다. 프레임 유지 부재(711)의 상면은 고리형의 프레임(F)을 배치한 배치면(711a)을 형성하고 있고, 이 배치면(711a) 상에 고리형의 프레임(F)이 배치된다. 그리고, 배치면(711a) 상에 배치된 고리형의 프레임(F)은, 클램프(712)에 의해 프레임 유지 부재(711)에 고정된다. 이와 같이 구성된 프레임 유지 수단(71)은, 테이프 확장 수단(72)에 의해 상하 방향으로 진퇴 가능하게 지지되어 있다.
테이프 확장 수단(72)은, 상기 고리형의 프레임 유지 부재(711)의 내측에 설치되는 확장 드럼(721)을 구비하고 있다. 이 확장 드럼(721)은, 고리형의 프레임(F)의 내경보다 작고 그 고리형의 프레임(F)에 장착된 다이싱 테이프(T)에 접착되는 반도체 웨이퍼(2)의 외경보다 큰 내경 및 외경을 갖고 있다. 또한, 확장 드럼(721)은, 하단에 지지 플랜지(722)를 구비하고 있다. 본 실시형태에서의 테이프 확장 수단(72)은, 상기 고리형의 프레임 유지 부재(711)를 상하 방향으로 진퇴 가능한 지지 수단(723)을 구비하고 있다. 이 지지 수단(723)은, 상기 지지 플랜지(722) 상에 설치된 복수의 에어 실린더(723a)를 포함하고 있고, 그 피스톤 로드(723b)가 상기 고리형의 프레임 유지 부재(711)의 하면에 연결된다. 이와 같이 복수의 에어 실린더(723a)를 포함하는 지지 수단(723)은, 도 14의 (a)에 나타낸 바와 같이 고리형의 프레임 유지 부재(711)를 배치면(711a)이 확장 드럼(721)의 상단과 대략 동일 높이가 되는 기준 위치와, 도 14의 (b)에 나타낸 바와 같이 확장 드럼(721)의 상단보다 소정량 하측의 확장 위치의 사이를 상하 방향으로 이동시킨다.
이상과 같이 구성된 테이프 확장 장치(7)를 이용하여 실시하는 웨이퍼 분할 공정에 관해 도 14를 참조하여 설명한다. 즉, 반도체 웨이퍼(2)가 접착되어 있는 다이싱 테이프(T)가 장착된 고리형의 프레임(F)을, 도 14의 (a)에 나타낸 바와 같이 프레임 유지 수단(71)을 구성하는 프레임 유지 부재(711)의 배치면(711a) 상에 배치하고, 클램프(712)에 의해 프레임 유지 부재(711)에 고정한다(프레임 유지 공정). 이 때, 프레임 유지 부재(711)는 도 14의 (a)에 나타내는 기준 위치에 위치 부여되어 있다. 다음으로, 테이프 확장 수단(72)을 구성하는 지지 수단(723)으로서의 복수의 에어 실린더(723a)를 작동하여, 고리형의 프레임 유지 부재(711)를 도 14의 (b)에 나타내는 확장 위치로 하강시킨다. 따라서, 프레임 유지 부재(711)의 배치면(711a) 상에 고정되어 있는 고리형의 프레임(F)도 하강하기 때문에, 도 14의 (b)에 나타낸 바와 같이 고리형의 프레임(F)에 장착된 다이싱 테이프(T)는 확장 드럼(721)의 상단 가장자리에 접하여 확장된다(테이프 확장 공정). 그 결과, 다이싱 테이프(T)에 접착되어 있는 반도체 웨이퍼(2)에는 방사형으로 인장력이 작용하기 때문에, 반도체 웨이퍼(2)는 개질층(25)이 형성되고 강도가 저하된 분할 예정 라인(23)을 따라서 분할된다. 이 때, 본 실시형태에 있어서는 반도체 웨이퍼(2)를 구성하는 기능층(21)은, 상기 레이저 가공홈 형성 공정을 실시함으로써 분할 예정 라인(23)을 따라서 레이저 가공홈(24)이 형성되어 분단되어 있기 때문에, 반도체 웨이퍼(2)는 분할 예정 라인(23)을 따라서 확실하게 개개의 디바이스(22)로 분할됨과 함께 디바이스 사이에 간격(S)이 형성된다. 또한, 다이싱 테이프(T)에 접착되어 있는 반도체 웨이퍼(2)에 방사형의 인장력이 작용하면, 반도체 웨이퍼(2)는 개개의 디바이스(22)로 분리됨과 함께 디바이스 사이에 간격(S)이 형성된다.
다음으로, 도 14의 (c)에 나타낸 바와 같이 픽업 콜릿(73)을 작동하여 디바이스(22)를 흡착하고, 다이싱 테이프(T)로부터 이면에 보강용 절연 시일(5)이 장착된 디바이스(22)를 박리하여 픽업하여, 도시하지 않은 트레이 또는 다이본딩 공정에 반송한다. 또, 픽업 공정에 있어서는, 전술한 바와 같이 다이싱 테이프(T)에 접착되어 있는 개개의 디바이스(22) 사이의 간극(S)이 넓어져 있기 때문에, 인접하는 디바이스(22)와 접촉하지 않고 용이하게 픽업할 수 있다.
2 : 반도체 웨이퍼 20 : 기판
21 : 기능층 22 : 디바이스
23 : 분할 예정 라인 3 : 보호 테이프
4 : 연삭 장치 41 : 연삭 장치의 척 테이블
42 : 연삭 수단 424 : 연삭 휠
5 : 보강용 절연 시일 50 : 가열기
6, 60 : 레이저 가공 장치 61 : 레이저 가공 장치의 척 테이블
62 : 레이저 광선 조사 수단 7 : 테이프 확장 장치
71 : 프레임 유지 수단 72 : 테이프 확장 수단
73 : 픽업 콜릿

Claims (3)

  1. 표면의 기능층에 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 각각 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라서 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서,
    웨이퍼의 표면에 보호 테이프를 접착하고 웨이퍼의 이면을 연삭하여 웨이퍼를 미리 정해진 두께로 형성하는 이면 연삭 공정과,
    상기 이면 연삭 공정이 실시된 웨이퍼의 표면에 접착되어 있는 보호 테이프를 박리하고 웨이퍼의 이면에 적외선을 투과하는 보강용 절연 시일을 장착하는 보강용 절연 시일 장착 공정과,
    상기 보강용 절연 시일 장착 공정이 실시된 후의 웨이퍼의 이면에 장착된 보강용 절연 시일을 직접적으로 가열하여 경화시키는 보강용 절연 시일 경화 공정과,
    상기 보강용 절연 시일 경화 공정이 실시된 웨이퍼의 이면에 장착된 보강용 절연 시일에 다이싱 테이프를 접착하고 다이싱 테이프의 외주부를 고리형의 프레임에 의해 지지하는 웨이퍼 지지 공정과,
    상기 웨이퍼의 표면측으로부터 레이저 광선을 웨이퍼에 형성되어 있는 분할 예정 라인을 따라서 조사하여, 레이저 광선의 집광점을 분할 예정 라인의 표면 부근에 위치 부여하고, 상기 분할 예정 라인을 따라 상기 기능층의 두께보다 깊은, 기능층을 분단하는 레이저 가공홈을 형성하는 레이저 가공홈 형성 공정과,
    상기 웨이퍼 지지 공정이 실시된 웨이퍼에 다이싱 테이프측으로부터 웨이퍼에 대하여 투과성을 갖는 적외선 영역의 레이저 광선의 집광점을 보강용 절연 시일을 투과하여 분할 예정 라인에 대응하는 영역의 내부에 위치 부여하고, 분할 예정 라인을 따라서 레이저 광선을 조사함으로써 웨이퍼의 내부에 분할 예정 라인을 따라서 웨이퍼의 두께 방향으로 상기 레이저 가공홈에 맞춘 개질층을 형성하는 개질층 형성 공정과,
    상기 개질층 형성 공정이 실시된 웨이퍼에 외력을 부여하고, 상기 기능층은, 상기 분할 예정 라인을 따라서 형성된 레이저 가공홈에 의해 분단되고, 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라서 개개의 디바이스 칩으로 확실하게 분할하는 웨이퍼 분할 공정을 포함하고,
    상기 개질층 형성 공정에 있어서 조사된 레이저 광선의 상기 집광점의 직경은, 상기 레이저 가공홈 형성 공정에 있어서 조사된 레이저 광선의 상기 집광점의 직경보다 작은 것을 특징으로 하는 웨이퍼의 가공 방법.
  2. 제1항에 있어서, 상기 보강용 절연 시일 경화 공정을 실시한 후, 상기 웨이퍼 지지 공정을 실시하기 전에, 상기 보강용 절연 시일에 대하여 흡수성을 갖는 파장의 레이저 광선을 각 디바이스에 대응하여 조사하여, 상기 보강용 절연 시일의 디바이스에 대응한 영역에 디바이스 정보를 마킹하는 마킹 공정을 더 포함하는 웨이퍼의 가공 방법.
  3. 삭제
KR1020150171498A 2014-12-08 2015-12-03 웨이퍼의 가공 방법 KR102409135B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014248325A JP2016111236A (ja) 2014-12-08 2014-12-08 ウエーハの加工方法
JPJP-P-2014-248325 2014-12-08

Publications (2)

Publication Number Publication Date
KR20160069473A KR20160069473A (ko) 2016-06-16
KR102409135B1 true KR102409135B1 (ko) 2022-06-16

Family

ID=56094976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150171498A KR102409135B1 (ko) 2014-12-08 2015-12-03 웨이퍼의 가공 방법

Country Status (6)

Country Link
US (1) US9786561B2 (ko)
JP (1) JP2016111236A (ko)
KR (1) KR102409135B1 (ko)
CN (1) CN105679709B (ko)
SG (1) SG10201509610XA (ko)
TW (1) TWI664698B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104690637A (zh) * 2015-03-18 2015-06-10 合肥京东方光电科技有限公司 一种柔性基板研磨控制方法及装置
JP7118522B2 (ja) * 2017-09-19 2022-08-16 株式会社ディスコ ウェーハの加工方法
JP7098223B2 (ja) * 2017-09-19 2022-07-11 株式会社ディスコ ウェーハの加工方法
JP2021040099A (ja) * 2019-09-05 2021-03-11 リンテック株式会社 保護膜形成用フィルム、保護膜形成用複合シート、及び保護膜付きワーク加工物の製造方法
JP2022054894A (ja) * 2020-09-28 2022-04-07 株式会社ディスコ ウェーハの加工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123404A (ja) 2005-10-26 2007-05-17 Furukawa Electric Co Ltd:The ダイシングテープ、および半導体ウェハダイシング方法
US20100193969A1 (en) 2009-01-30 2010-08-05 Nitto Denko Corporation Dicing tape-integrated wafer back surface protective film
JP2013120841A (ja) 2011-12-07 2013-06-17 Lintec Corp 保護膜形成層付ダイシングシートおよびチップの製造方法
US20140091458A1 (en) 2012-10-01 2014-04-03 Nxp B.V. Encapsulated wafer-level chip scale (wlscp) pedestal packaging
US20140099777A1 (en) * 2012-10-09 2014-04-10 Infineon Technologies Ag Singulation Processes

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10305420A (ja) 1997-03-04 1998-11-17 Ngk Insulators Ltd 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP2005116844A (ja) * 2003-10-09 2005-04-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN108155142B (zh) * 2011-09-30 2022-05-03 琳得科株式会社 具有保护膜形成层的切割膜片和芯片的制造方法
WO2014155756A1 (ja) * 2013-03-26 2014-10-02 リンテック株式会社 粘着シートおよび保護膜形成用複合シートならびに保護膜付きチップの製造方法
SG11201606008WA (en) * 2014-01-22 2016-08-30 Lintec Corp Protective film-forming film, sheet for protective film, complex sheet for forming protective film, and method of producing manufactured product

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123404A (ja) 2005-10-26 2007-05-17 Furukawa Electric Co Ltd:The ダイシングテープ、および半導体ウェハダイシング方法
US20100193969A1 (en) 2009-01-30 2010-08-05 Nitto Denko Corporation Dicing tape-integrated wafer back surface protective film
JP2013120841A (ja) 2011-12-07 2013-06-17 Lintec Corp 保護膜形成層付ダイシングシートおよびチップの製造方法
US20140091458A1 (en) 2012-10-01 2014-04-03 Nxp B.V. Encapsulated wafer-level chip scale (wlscp) pedestal packaging
US20140099777A1 (en) * 2012-10-09 2014-04-10 Infineon Technologies Ag Singulation Processes

Also Published As

Publication number Publication date
US9786561B2 (en) 2017-10-10
TWI664698B (zh) 2019-07-01
SG10201509610XA (en) 2016-07-28
KR20160069473A (ko) 2016-06-16
JP2016111236A (ja) 2016-06-20
TW201630119A (zh) 2016-08-16
CN105679709B (zh) 2021-03-26
CN105679709A (zh) 2016-06-15
US20160163597A1 (en) 2016-06-09

Similar Documents

Publication Publication Date Title
JP4944642B2 (ja) デバイスの製造方法
KR102272434B1 (ko) 웨이퍼의 가공 방법
KR102409135B1 (ko) 웨이퍼의 가공 방법
KR102198123B1 (ko) 웨이퍼의 가공 방법
KR102437901B1 (ko) 웨이퍼의 가공 방법
KR102069903B1 (ko) 웨이퍼 가공 방법
US7888239B2 (en) Semiconductor device manufacturing method
JP5992731B2 (ja) ウエーハの加工方法
KR20150142597A (ko) 웨이퍼 가공 방법
KR20090049534A (ko) 반도체 디바이스의 제조 방법
JP2009272421A (ja) デバイスの製造方法
KR20160046726A (ko) 웨이퍼의 가공 방법
JP2008235650A (ja) デバイスの製造方法
JP6034219B2 (ja) ウエーハの加工方法
JP2008294191A (ja) ウエーハの分割方法
JP2011187479A (ja) ウエーハの加工方法
JP2006344795A (ja) ウエーハの分割方法
JP2013008831A (ja) ウエーハの加工方法
JP2010183014A (ja) ウエーハの加工方法
JP2008235398A (ja) デバイスの製造方法
JP2013235917A (ja) ウエーハの分割方法
JP2015015359A (ja) ウエーハの加工方法
KR102256562B1 (ko) 적층 기판의 가공 방법
JP2016086089A (ja) ウエーハの加工方法
JP6235396B2 (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right