KR102375124B1 - 연성기판 - Google Patents

연성기판 Download PDF

Info

Publication number
KR102375124B1
KR102375124B1 KR1020210064743A KR20210064743A KR102375124B1 KR 102375124 B1 KR102375124 B1 KR 102375124B1 KR 1020210064743 A KR1020210064743 A KR 1020210064743A KR 20210064743 A KR20210064743 A KR 20210064743A KR 102375124 B1 KR102375124 B1 KR 102375124B1
Authority
KR
South Korea
Prior art keywords
plating layer
sub
insulating pattern
layer
thickness
Prior art date
Application number
KR1020210064743A
Other languages
English (en)
Other versions
KR20210063286A (ko
Inventor
임준영
김웅식
윤형규
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020210064743A priority Critical patent/KR102375124B1/ko
Publication of KR20210063286A publication Critical patent/KR20210063286A/ko
Priority to KR1020220030261A priority patent/KR102500436B1/ko
Application granted granted Critical
Publication of KR102375124B1 publication Critical patent/KR102375124B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명의 실시예는 다양한 전자 디스플레이 기기에 적용되는 기판재에 대한 것으로, 기재와 상기 기재의 양면상의 제1금속층 및 제2금속층, 상기 제1금속층 상의 제1도금층, 그리고 상기 제2금속층 상의 제2도금층 및 상기 제1도금층 및 상기 제2도금층의 일부 영역 상에 각각 배치되는 제1절연패턴 및 제2절연패턴을 포함하며, 상기 제1도금층과 상기 제2도금층은 두께가 다른 연성기판을 제공할 수 있도록 한다.

Description

연성기판{Flexible Substrate}
본 발명의 실시예는 다양한 전자 디스플레이 기기에 적용되는 기판재에 대한 것이다.
LCD와 같은 평판디스플레이나 모바일기기 등 전자 기기에 적용되는 COF(chip oo film) 기재는 유연한 특성으로 인해 절곡이 이루어지는 영역에 회로칩과 회로배선을 배치할 수 있도록 하는 기능을 수행한다. 이러한 COF 기재는 전자기기의 설계의 자유도를 높일 수 있으며, 다양한 형상과 절곡된 전자기기의 구조에 범용적으로 사용되고 있다.
그러나, COF 기재는 베이스 필름 상에 형성되는 회로패턴이 반복되는 절곡(bending) 작용이나 절곡된 상태로 결합하는 과정에서 회로패턴에 크랙(crack)이 발생하거나, 절곡시 발생하는 인장력으로 인해 금속패턴 층의 파손되는 문제가 발생하게 된다.
도 1을 참조하면, 도 1은 COF 기재가 사용되는 제품 적용예시도이다. 도 1에 도시된 것과 같이, COF 기재(3)는 디스플레이패널(1)을 포함하는 디바이스를 구성하는데에 사용된다. 즉, COF 기재(3)는 디스플레이패널(1)과 연성회로기판(FPCB;2)를 전기적으로 연결하는 역할을 하며, 디바이스 내부의 공간 확보를 위해 도 1에 도시된 것과 같이 절곡(bending)되어 연결될 수 있다. 이 경우, COF(3) 기재 상에는 IC칩(4)이 추가로 실장될 수 있다.
이러한 구조에서, 최근 디스플레이패널이 고해상도를 요구함에 따라, 상기 COF 기재(3)에 요구하는 채널 수가 증가하고 있다. 따라서 기존에 쓰이던 단면 COF 기재가 아닌, 연성기판 양면에 회로 배선패턴을 가지는 양면 COF에 대한 수요가 증가하고 있다.
양면 COF의 경우, 상기 연상기판의 양면에 상기 회로 배선패턴을 얇게 구현해야 하는데, 이로 인해 상기 양면 COF기재가 상기 디스플레이를 포함하는 디바이스를 구성할 때 절곡이 이루어지는 부분(3a)에서 절곡으로 인한 크랙이 발생할 수 있다.
본 발명의 실시예들은 상술한 문제를 해소하기 위하여 안출된 것으로, 절곡된 결합구조에 적용될 수 있는 연성기판을 구현하되, 특히 상면과 하면의 회로패턴 상에 형성되는 도금층의 두께를 상이하게 함과 동시에 이를 보호하는 보호층의 위치를 매립구조로 구현하여 절곡시 인장력 변화로 인한 크랙현상을 방지함은 물론, 도금 공정에서 발생하는 파티클의 발생을 현저하게 감소시켜 제품의 신뢰성을 높일 수 있도록 하는 연성기판을 제공할 수 있도록 한다.
특히, 연성기판에서 발생하는 크랙에 의해 연성기판 상에 형성되는 회로배선패턴이 손상되고, 상기 양면 COF 기재가 본연의 역할을 하지 못하게 되는 점을 일소할 수 있도록 한다.
상술한 과제를 해결하기 위한 수단으로서, 본 발명의 실시예에서는, 기재와 상기 기재의 양면상의 제1금속층 및 제2금속층, 상기 제1금속층 상의 제1도금층, 그리고 상기 제2금속층 상의 제2도금층 및 상기 제1도금층 및 상기 제2도금층의 일부 영역 상에 각각 배치되는 제1절연패턴 및 제2절연패턴을 포함하며, 상기 제1도금층과 상기 제2도금층은 두께가 다른 연성기판을 제공할 수 있도록 한다.
본 발명의 실시예에 따르면, 절곡된 결합구조에 적용될 수 있는 연성기판을 구현하되, 특히 상면과 하면의 회로패턴 상에 형성되는 도금층의 두께를 상이하게 함과 동시에 이를 보호하는 보호층의 위치를 매립구조로 구현하여 절곡시 인장력 변화로 인한 크랙현상을 방지함은 물론, 도금 공정에서 발생하는 파티클의 발생을 현저하게 감소시켜 제품의 신뢰성을 높일 수 있도록 하는 효과가 있다.
도 1은 일반적인 COF가 적용되는 디바이스의 예를 도시한 개념도이다.
도 2는 일반적인 양면 연성기판의 도면이며, 도 3은 본 발명의 실시예에 따른 연성기판의 구조를 도시한 단면 개념도이다.
도 4는 본 발명의 실시예에 따른 연성기판의 제조공정을 도시한 공정개념도이다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 2는 본 발명의 실시예에 따른 연성기판과의 비교를 위한 비교도면으로, 양면 연성기판에 도금층을 구가한 구조의 개념도이며, 도 3은 본 발명의 실시예에 따른 연성기판의 구조를 도시한 단면 개념도이다.
도 2를 참조하면, 도 2의 구조에 따른 연성기판은 중심부의 기재(10)의 양면에 금속층(20)을 배치하고, 그 상부에 솔더레지스트층(50, 60)을 각각 구현한 구조에 상기 금속층(20) 상에 균일한 두께의 도금층(30, 40)을 더 적층한 구조를 예시한 것이다. 이러한 도 2의 구조에서는 솔더레지스트층(50, 60)의 일측에 형성되는 절곡기준선(X)을 중심으로 연성기판이 휘어지게 되는 경우, 상부 및 하부에 배치되는 도금층과 금속층의 인장강도가 상이하게 작용하여 쉽게 크랙이 발생하게 된다.
도 3을 참조하면, 본 발명의 실시예에 따른 연성기판(100)은 기재(110)와 상기 기재(110)의 양면상의 제1금속층(122) 및 제2금속층(124), 그리고 상기 제1금속층(122) 상에 적층구조로 배치되는 제1도금층(130)과 상기 제2금속층(124) 상의 제2도금층(140)를 포함하여 구성된다. 특히, 이 경우 상기 제1도금층(130) 및 상기 제2도금층(140)의 일부 영역 상에 각각 배치되는 제1절연패턴(150) 및 제2절연패턴(160)을 포함하며, 상기 제1도금층(130)과 상기 제2도금층(140)은 두께가 상이한 영역이 존재하는 구조의 연성기판을 제공할 수 있도록 한다.
즉, 본 발명의 실시예에 따른 연성기판의 구조에서는, 기재(110) 상의 회로패턴을 구성하는 제1금속층(122) 및 제2금속층(124)이 구비되며, 그 상부에 도금등의 적층 공정을 통해 신호특성을 향상하고 회로패턴을 보호하기 위한 도금층을 구현하되, 상부면에 형성되는 도금층, 즉 제1도금층(130)의 두께가 하부면의 제2도금층(140)의 두께를 상이하게 구현하되, 제1도금층(130)의 일부 영역의 두께가 제2도금층(140)의 두께에 비하여 더 두꺼운 구조로 구현될 수 있도록 한다. 이러한 구조는 추후 절곡된 구조로 전자기기에 실장시, 절곡이 이루어지는 경계선(X)를 기준으로 도금층의 두께를 두껍게 구현할 수 있도록 해 인장력의 변화가 상대적으로 작은 부분에 강성을 부여하고, 인장력의 변화가 상대적으로 큰 반대편에 강성의 정도를 줄여, 전체적으로 회로패턴의 인장력의 변화를 완충할 수 있도록 하여 회로패턴을 구현하는 제1금속층 및 제2금속층은 물론, 제1도금층 및 제2도금층의 크랙의 발생을 현저하게 줄일 수 있도록 한다.
나아가, 도 2의 구조와 같이 본 발명의 실시예에서는, 제1도금층(130)과 제2도금층(140)의 표면 각각에 패턴 보호를 위한 절연패턴(150, 160)을 배치할 수 있도록 한다. 이 경우, 상기 제1도금층(130) 및 상기 제2도금층(140)의 일부 영역 상에 각각 배치되는 제1절연패턴(150) 및 제2절연패턴(160)은 상기 제1도금층(130) 및 상기 제2도금층(140)의 일부 표면이 노출되도록 일부 영역에만 배치될 수 있도록 하며, 특히 절곡이 이루어지는 경계선(X)과 중첩되지 않는 범위에 배치될 수 있도록 해 절곡시 절연패턴의 크랙을 방지할 수 있도록 한다.
나아가, 상기 제1절연패턴(150)은 제1도금층(130)의 표면에서 일정 깊이로 매립되는 구조로 구현될 수 있도록 한다. 즉, 상기 제1절연패턴(150)의 측면부가 상기 제1도금층(130)과 접촉하는 구조로 일정 부분 매립구조로 구현될 수 있도록 하여 구조적 안정성을 확보하는 한편, 절곡시 절연패턴이 가지는 연성을 절곡이 이루어지는 경계선(X)에 일정 부분 확장할 수 있도록 하는 완충성을 확보할 수 있도록 하여 상부면에 배치되는 회로패턴과 도금패턴의 크랙 발생을 방지할 수 있도록 한다.
구체적으로, 본 발명의 실시예에 따른 상기 제1도금층(130)은, 상기 제1절연패턴(150)의 하부에 대응되는 제1영역(B)과, 상기 제1절연패턴(150)이 배치된 이외의 영역인 제2영역(A, C)으로 구성되며, 제2영역(A, C)의 두께가 상기 제1영역(B)보다 두꺼운 구조로 구현될 수 있도록 한다. 이는 상기 제1절연패턴(150)이 제1도금층(130)에 매립되는 구조로 구현하게 되어 구조적인 완충성을 구현할 수 있도록 함은 물론, 기재의 상부면과 하부면에 가해지는 인장력의 차이를 조절하여 크랙발생을 감소할 수 있게 한다.
또한, 본 발명의 실시예에 따른 상기 제1도금층(130)은 도 2에 도시된 것과 같이, 제1금속층(122)와 직접 접촉하는 부분은 제1서브도금층(132)과, 상기 제1절연패턴(150)을 매립시키는 두께 만큼의 제2서브도금층(134)으로 구분될 수 있다. 특히, 상기 제2서브도금층(134)의 경우, 기재(110)의 하부면에 배치되는 제2도금층(140)의 두께와 실질적으로 동일한 두께로 구현될 수 있으며, 상기 제1서브도금층(132)와 제2도금층(140)은 상기 제1금속층(122) 및 상기 제2금속층(124)와 표면에서 발생하는 작용에 의해 일정한 합금구조로 재질이 이루어진다. 일예로, 상기 제1금속층(122) 및 상기 제2금속층(124)을 Cu로 구현하고, 상기 제1서브도금층(132)와 제2도금층(140)을 Sn으로 도금하는 경우, 적층 계면에서의 화학작용에 의해 상기 제1서브도금층(132)와 제2도금층(140)은 Cu/Sn 계열의 합금을 포함하는 구조로 구현될 수 있게 된다. 즉, 상기 제1도금층의 제1영역의 두께에 대응되는 부분의 재질과, 상기 제2도금층의 재질이 상호 동일하게 구현될 수 있도록 한다.
반면, 제1서브도금층(132)와 제2서브도금층(134)의 재질이 서로 상이하게 구현될 수 있게 된다. 즉, 본 발명의 실시예에서는 상기 제1도금층과 상기 제2도금층을 동일한 재료로 도금을 하는 것이 공정의 편의성상 유리하게 되나, 본 발명의 특유한 구조를 구현하기 위해 제1도금층을 2회에 걸쳐 도금하는 과정에서 제1서브도금층(132)와 제2서브도금층(134)이 재질이 서로 상이하게 구현될 수 있게 된다. 더욱 상세히는 제1서브도금층과 제2서브도금층은 서로 동일한 합금 재질의 함량이 서로 다르게 될 수 있다.
이상의 제1서브도금층과 제2서브도금층의 재질의 차이는 다음과 같은 과정을 통해 구현되게 된다. 도 3의 제조공정에서 제1금속층과 제2금속층을 Cu물질로 형성하는 이후, 제1서브도금층(132)을 Sn으로 도금하고, 제 1절연패턴(150)을 도포하고, 제2서브도금층(134) 및 제2도금층(140)을 도금하고 제2절연패턴을(160) 도포한 구조에서, 열경화를 포함하는 열처리공정이 수행되는 경우, Cu, Sn의 확산작용이 일어나게 된다. 특히, 이 경우, 제1서브도금층(132) 및 제2서브도금층(134)의 Sn의 일부와 제1도금층(122)의 Cu 일부가 확산되어 합금을 형성할 수 있다. Cu의 확산의 농도는 제1서브도금층(132)에서 제2서브도금층(134)의 표면으로 갈수록 연속적으로 낮아지게 되며, Sn의 확산의 농도는 제2서브도금층(134)의 표면에서 제1금속층(122)에 갈수록 낮아지게 된다. 또한 제2도금층(140)의 Sn의 일부와 제2금속층(124)의 Cu 의 일부가 확산되어 합금을 형성할 수 있으며, Cu의 확산의 농도는 제2금속층(124)에서 제2도금층(140)의 표면으로 갈수록 연속적으로 낮아지고 Sn의 확산의 농도는 제2도금층(140)의 표면에서 제2금속층(124)으로 갈수록 낮아지게 된다.즉, 각 층의 재질의 함량의 차이가 나게 된다. 이러한 Cu/Sn의 확산현상으로 인해, 전기화학적 마이그레이션(Electrochemical Migration Resistance)을 방지하여, 금속 성장으로 인한 합선 불량을 차단할 수 있게 된다.
또한, 본 발명의 실시예에서, 제1도금층(130)에서 상기 제1영역의 두께, 즉 제1영역에 해당하는 제1서브도금층의 두께는 상기 제2도금층의 두께와 실질적으로 동일할 수 있다. 아울러, 제2서브도금층(140)과 제2도금층의 두께가 실질적으로 동일한 구조로 구현될 수 있다. 이 역시 본 발명의 실시예에 따른 연성기판의 공정의 특수성에 의해 제1도금층을 두께 및 형상을 구현하는 과정에서 구현되게 되는 것이다.
나아가, 상기 연성기판의 구조에서 상기 제1절연패턴(150)과 상기 제2절연패턴(160)은 상기 제1영역을 기준으로 상호 대향하여 배치되는 구조로 구현될 수 있도록 한다. 더욱 상세히는 상기 제1절연패턴(150)과 상기 제2절연패턴(160)은 기재(110)의 상부 및 하부에 서로 대칭되는 위치에 배치되도록 하거나, 일부가 오버랩되는 구조로 배치할 수 있으며, 이러한 구조는 연성기판 자체의 인장력을 제어하여 크랙발생을 조절할 수 있는 요소로 작용하게 된다. 본 발명의 실시예에서는 연성기판의 절곡 경계선(X)을 기준을 넘어가지 않는 범위에서 상기 제1절연패턴(150)과 상기 제2절연패턴(160)이 배치될 수 있도록 함이 바람직하다.
또한, 본 발명의 실시예에 따른 상기 기재(110)는 에칭할 때 산(酸) 등과 접촉하므로 이러한 약품에 침식되지 않는 내약품성, 및 본딩할 때의 가열에 의해서도 변질되지 않는 내열성을 가지는 것을 사용할 수 있다. 이와 같은 기재를 형성하는 수지의 예로서는 글라스에폭시, BT레진, 폴리에스테르, 폴리아미드 및 폴리이미드 등을 들 수 있다. 특히 본 발명의 실시예에서는 폴리이미드로 만들어지는 필름을 사용하는 것이 바람직하다. 상기 기재를 구성하는 폴리이미드 필름의 예로서는 피로멜리트산 2무수물과 방향족 디아민으로 합성되는 모든 방향족 폴리아미드, 비페닐테트라카르본산 2무수물과 방향족 디아민으로 합성되는 비페닐 골격을 가지는 모든 방향족 폴리아미드를 열거할 수 있다. 특히 본 발명의 실시예에서는 비페닐 골격을 가지는 모든 방향족 폴리아미드를 사용할 수 있다.
상기 제1금속층 및 상기 제2금속층은 도전성 금속으로 이루어지는 다양한 금속 물질층으로 구현할 수 있으며, 본 발명의 일 실시예에서는, 기재상에 적층되는 전해동박, 압연동박 중 어느것이나 사용할 수 있으나, 화인피치(fine pitch)화에 대응가능한 전해동박을 사용할 수 있다. 본 발명의 실시예에서 상기 제1금속층 및 상기 제2금속층은 단순한 금속층 이외에도 동박층을 패터닝(이를 테면, 포토리소그라피 고정 등)하여 구현되는 다양한 회로패턴 및 배선패턴을 포함하는 구조를 포괄하는 개념이다.
도 4는 도 3에서 상술한 본 발명의 실시예에 따른 연성기판의 제조공정도의 일실시예를 도시한 것이다.
도 4를 참조하면, 본 발명의 실시예에 따른 연성기판의 제조공정은 우선, (a) 기재(110)의 양면에 제1금속층(122)과 제2금속층(124)를 구현한 구조물 중 상부 면에 도금을 통해 제1서브도금층(132)을 형성할 수 있도록 한다.
이 경우 상기 기재(110)는 폴리이미드(PI)나 PET, PEN 과 같은 고분자 물질층으로 구성된 기재일 수 있으며, 본 실시예에서는 폴리이미드(PI)를 이용한 시트층을 일실시예로 적용한 것을 들어 설명한다. 본 실시예에서는 상기 기재(110)의 두께를 12.5㎛~125㎛의 범위로 구현하는 것을 적용할 수 있다.
또한, 상기 제1금속층(122) 및 제2금속층(124)은 상기 기재(110) 상에 구현되는 회로패턴으로 구현될 수 있으며, 8㎛~9㎛이내의 두께를 구비할 수 있도록 한다. 나아가, 상기 제1금속층(122) 및 제2금속층은 Cu, Al 중 어느 하나이거나, 도전성을 가지는 다양한 금속층 및 합금층을 이용할 수 있다. 상기 제1금속층(122) 및 제2금속층(124)의 두께는 서로 실질적으로 동일하게 구현할 수 있도록 하며, 그 두께는 1㎛~20㎛의 범위에서 구현될 수 있다.
나아가, 상기 제1서브도금층(132)는 Sn 도금층으로 구성되거나, Ni/Au 합금, ENIG, NI/Pd, OSP 중 어느 하나를 적용할 수 있다. 이 경우 상기 제1서브도금층(132)의 두께는 0.1㎛ 이하의 두께를 가지도록 구현할 수 있다.
이후, (b)의 공정에서는 상기 제1서브도금층(132)의 상면에 제1절연패턴(150)을 구현한다. 상기 제1절연패턴(150)은 솔더레지스트 잉크를 이용하 절연패턴을 인쇄하거나, 절연특성을 가지는 다양한 물질(Cover-lay, 고분자물질)을 적용하여 1㎛~20㎛의 범위에서 구현될 수 있다. 상기 제1절연패턴(150)은 상술한 것과 같이, 제1서브도금층의 일부 표면이 노출되는 구조로 일부 영역에만 구현될 수 있도록 한다.
그리고, (c) 공정에서 (b) 과정에서 구현된 구조물의 상하 양표면을 도금처리를 수행한다. 이를 통해 제1서브도금층(132)의 상부면에 제2서브도금층(134)가 적층되는 구조로 구현되게 되며, 제2금속층(124)와 접촉하는 제2도금층(140)이 형성되게 된다. 이 경우 제2서브도금층과 제2도금층의 두께는 1㎛ 이하로 구현할 수 있도록 한다. 특히, 제1서브도금층(132)과 제1서브도금층(134)를 동일물질로 도금하는 경우에는 제1도금층은 하나의 층으로 구현할 수 있게 된다. 다만, 상술한 것과 같이, 상기 제1서브도금층(132)와 제2도금층(140)의 경우, 제1금속층(122)과 제2금속층(124)와의 상호 작용으로 일정한 합금이 형성되게 된다. 아울러, 본 도금 공정에 의해 상기 제1절연패턴(150)은 제1도금층(130)에 일부 영역이 매립되는 구조로 구현할 수 있게 된다.
이후, (d) 공정에서, 제2절연패턴(160)을 솔더레지스트 잉크를 이용하여 절연패턴을 인쇄하거나, 절연특성을 가지는 다양한 물질(Cover-lay, 고분자물질)을 적용하여 1㎛~20㎛의 범위에서 구현하게 된다. 상기 제2절연패턴(160)은 기재(110)을 중심으로 상기 제1절연패턴(150)과 상호 오버랩되는 위치에 배치될 수 있도록 한다. 더욱 바람직하게는 상호 대칭되는 위치에 배치될 수 있도록 함은 상술한바 있다. 특히, 본 발명의 실시예에서, 상술한 솔더레지스트로 절연패턴을 구현하는 경우, 열경화 공정이나 건조공정이 추가될 수 있다.
이러한 공정에 의해 상기 제1서브도금층(132)와 제2도금층(140)은 상기 제1금속층(122) 및 상기 제2금속층(124)와 표면에서 발생하는 작용에 의해 일정한 합금구조로 재질이 이루어게 되며, 각 층의 구분은 X선 회절법, AES분석법 등을 이용하여 각 층의 합금의 함량에 따른 재질 변화층을 구분할 수 있다.
이하에서는, 도 2의 구조와 본 발명의 실시예에 따른 구조의 벤딩특성을 비교 실험한 결과를 도 5를 통해 설명한다.
도 2의 구조물도 3의 구조물을 동일한 사이즈로 형성하고, 도 2 및 도 3와 같은 절곡경계면(X)를 중심으로 벤딩(절곡)을 수행하는 반복 작업을 수행하였다(제1 및 제2금속층:Cu, 제1 및 제2도금층: Sn, 제1 및 제2절연패턴: 솔더레지스트). 도 3의 구성을 기준으로, 기재는 폴리이미드 필름 35㎛의 두께를 적용했으며, 제1금속층 및 제2금속층은 Cu층으로 8㎛,로 형성하고, 제1서브도금층 0.05㎛(Sn), 제2서브도금층 0.4 ㎛(Sn)으로 형성하여, 제1도금층은 0.45㎛로 형성하였다. 아울러, 제2도금층은 0.4㎛(Sn)으로 형성하였다. 아울로, 절연패턴은 솔더레지스트 층으로 10㎛ 두께로 형성하였다. 또한, 비교군의 도 2의 구조에서, 기재(10) 부분은 폴리이미드 필름 35㎛의 두께로 동일하게 구현하고, 기재상의 금속층(20) 부분은 Cu층으로 8㎛, 도금층(30, 40)은 0.45㎛, 절연패턴(50)은 10㎛로 동일한 규격으로 형성하였다.
도 2 구조물의 경우, 벤딩 횟수 10회 이전까지는 무리가 없었으나, 10회 부터는 크랙이 발생하게 되어 이미지 사진(붉은색 점선원)과 같이 현저한 크랙이 벤딩 횟수에 따라 크게 증가함을 확인할 수 있다.
도 3과 같은 본 발명의 실시예에 따른 구조의 경우, 40회의 벤딩 횟수에도 크랙의 발생이 없었으며, 그 이후 50회에 이르러 미세 크랙이 발생하게 되어, 도 1 대비 약 500%의 벤딩특성이 향상하게 됨을 확인할 수 있다.
이는 상술한 것과 같이 상부와 하부의 인장력의 차이가 발생하는 구조인바, 본 발명의 실시예에 따른 구조에 의해 인장력을 제어하는 구조가 더욱 크랙발생 방지에 효율적임을 단적으로 보여주는 것이다.
아울러, 본 실험예와 같은 수치로 도 3 구조를 설계하였을 때, 제 2 서브도금층의 순수 주석의 분포는 제2서브도금층의 표면으로부터 0.1um의 범위 까지 분포될 수 있게 된다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110: 기재
122: 제1금속층
124: 제2금속층
130: 제1도금층
132: 제1서브도금층
134: 제2서브도금층
140: 제2도금층
150: 제1절연패턴
160: 제2절연패턴

Claims (24)

  1. 일면 및 상기 일면과 반대되는 타면을 포함하는 기재;
    상기 기재의 일면 상에 배치되는 제1금속층;
    상기 기재의 타면 상에 배치되는 제2금속층;
    상기 제1금속층 상에 배치되는 제1도금층;
    상기 제2금속층 하에 배치되는 제2도금층;
    상기 제1도금층을 노출하며 상기 제1도금층 상에 배치되는 제1절연패턴; 및
    상기 제2도금층을 노출하며 상기 제2도금층 하에 배치되는 제2절연패턴을 포함하고,
    상기 제1도금층은, 상기 제1금속층과 직접 접촉하는 제1서브도금층; 및 상기 제1서브도금층 상의 제2서브도금층을 포함하고,
    상기 제1도금층은 상기 제1절연패턴의 하부에 대응되는 제1영역과 상기 제1절연패턴이 배치되지 않는 제2영역으로 구분되고,
    상기 제2서브도금층의 두께는 상기 제1서브도금층의 두께보다 크고,
    상기 제1절연패턴과 상기 기재 사이의 제1도금층의 두께와 상기 제2절연패턴과 상기 기재 사이의 제2도금층의 두께는 다른 연성기판.
  2. 제 1항에 있어서,
    상기 제1절연패턴은 상기 제1서브도금층 상에 배치되는 연성기판.
  3. 제 1항에 있어서,
    상기 제1절연패턴과 상기 기재 사이의 제1도금층의 두께는 상기 제2절연패턴과 상기 기재 사이의 제2도금층 두께보다 작은 연성기판.
  4. 제 1항에 있어서,
    상기 제1도금층의 일부 영역의 두께는 상기 제2도금층의 두께보다 두꺼운 연성기판.
  5. 제 1항에 있어서,
    상기 제1 도금층의 상기 제2영역의 두께는 상기 제1 도금층의 상기 제1영역의 두께보다 두꺼운 연성기판.
  6. 제 1항에 있어서,
    상기 제1서브도금층과 상기 제2도금층은 상기 제1금속층 및 상기 제2금속층의 표면에서 상기 제1금속층 및 상기 제2금속층과 합금구조의 재질을 포함하는 연성기판.
  7. 제 1항에 있어서,
    상기 제1서브도금층과 상기 제2서브도금층의 재질은 서로 상이한 연성기판.
  8. 제 1항에 있어서,
    상기 제1서브도금층과 상기 제2서브도금층은 동일한 합금 재질의 함량이 서로 다른 연성기판.
  9. 제 1항에 있어서,
    상기 제1도금층에서의 상기 제1금속층의 금속 확산 농도는 상기 제1서브도금층에서 상기 제 2서브도금층의 표면으로 갈수록 낮아지는 연성기판.
  10. 제 1항에 있어서,
    상기 제2도금층에서의 상기 제2금속층의 금속 확산 농도는 상기 제2금속층에서 상기 제 2도금층의 표면으로 갈수록 낮아지는 연성기판.
  11. 제 1항에 있어서,
    상기 제1서브도금층의 두께는 0.1㎛ 이하인 연성기판.
  12. 제 1항에 있어서,
    상기 제1절연패턴의 두께는 1㎛ 내지 20㎛인 연성기판.
  13. 제 1항에 있어서,
    상기 제2도금층의 두께는 1㎛ 이하인 연성기판.
  14. 제 1항에 있어서,
    상기 제2서브도금층의 두께는 1㎛ 이하인 연성기판.
  15. 제 1항에 있어서,
    상기 제2절연패턴의 두께는 1㎛ 내지 20㎛ 인 연성기판.
  16. 제 1항에 있어서,
    상기 제1절연패턴과 상기 제2절연패턴은 상기 기재를 중심으로 상호 오버랩되는 위치에 배치되는 연성기판.
  17. 제 6항에 있어서,
    상기 제1서브도금층 및 상기 제2도금층은 상기 제1금속층 및 상기 제2금속층의 합금 구조는 X선회절법에 의해 합금의 함량에 따른 재질 변화로 층이 구분되는 연성기판.
  18. 제 5항에 있어서,
    상기 제1서브도금층은 상기 제1영역 및 상기 제2영역상에 배치되고
    상기 제2서브도금층은 상기 제2영역상에 배치되는 연성기판.
  19. 제 1항에 있어서,
    상기 제2 서브 도금층과 상기 제1절연패턴의 단차는 상기 제2도금층과 상기 제2절연패턴의 단차보다 작은 연성 기판.
  20. 제 1항에 있어서,
    상기 제1절연패턴과 상기 제2절연패턴은 상호 대향하여 배치되는 구조인 연성기판.
  21. 제 1항에 있어서,
    상기 제1절연패턴의 측면부는 상기 제2서브도금층과 접촉하는 연성기판.
  22. 제 1항에 있어서,
    상기 제1도금층과 상기 제2도금층은 동일한 금속을 포함하는 연성기판.
  23. 제 1항에 있어서,
    상기 제1서브도금층 및 상기 제2도금층은 Cu/Sn 합금을 포함하는 연성기판.
  24. 제 1항에 있어서,
    상기 제1도금층 및 상기 제2도금층은,
    Sn, Sn/Cu, Ni/Au, Au, Ni/Pd, OSP 중 적어도 하나를 포함하는 연성기판.
KR1020210064743A 2015-10-06 2021-05-20 연성기판 KR102375124B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210064743A KR102375124B1 (ko) 2015-10-06 2021-05-20 연성기판
KR1020220030261A KR102500436B1 (ko) 2015-10-06 2022-03-10 연성기판

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150140252A KR102257253B1 (ko) 2015-10-06 2015-10-06 연성기판
KR1020210064743A KR102375124B1 (ko) 2015-10-06 2021-05-20 연성기판

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150140252A Division KR102257253B1 (ko) 2015-10-06 2015-10-06 연성기판

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220030261A Division KR102500436B1 (ko) 2015-10-06 2022-03-10 연성기판

Publications (2)

Publication Number Publication Date
KR20210063286A KR20210063286A (ko) 2021-06-01
KR102375124B1 true KR102375124B1 (ko) 2022-03-17

Family

ID=58487950

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020150140252A KR102257253B1 (ko) 2015-10-06 2015-10-06 연성기판
KR1020210064743A KR102375124B1 (ko) 2015-10-06 2021-05-20 연성기판
KR1020220030261A KR102500436B1 (ko) 2015-10-06 2022-03-10 연성기판
KR1020230017547A KR102655934B1 (ko) 2015-10-06 2023-02-09 연성기판
KR1020240045434A KR20240049256A (ko) 2015-10-06 2024-04-03 연성기판

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020150140252A KR102257253B1 (ko) 2015-10-06 2015-10-06 연성기판

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020220030261A KR102500436B1 (ko) 2015-10-06 2022-03-10 연성기판
KR1020230017547A KR102655934B1 (ko) 2015-10-06 2023-02-09 연성기판
KR1020240045434A KR20240049256A (ko) 2015-10-06 2024-04-03 연성기판

Country Status (4)

Country Link
US (4) US10517172B2 (ko)
KR (5) KR102257253B1 (ko)
CN (2) CN112074075B (ko)
WO (1) WO2017061715A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102257253B1 (ko) 2015-10-06 2021-05-28 엘지이노텍 주식회사 연성기판
US10321562B2 (en) * 2016-07-22 2019-06-11 Lg Innotek Co., Ltd Flexible circuit board, COF module and electronic device comprising the same
WO2018212498A1 (ko) * 2017-05-15 2018-11-22 엘지이노텍 주식회사 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
CN107241858B (zh) * 2017-06-05 2019-05-31 京东方科技集团股份有限公司 显示装置、电路接合结构及电路接合方法
JP2019521503A (ja) * 2017-06-20 2019-07-25 ステムコ カンパニー リミテッド フレキシブルプリント基板、これを含む電子装置、及びフレキシブルプリント基板の製造方法
EP3644166A4 (en) * 2017-08-31 2020-07-15 Huawei Technologies Co., Ltd. DISPLAY SCREEN AND MOBILE TERMINAL
KR102438206B1 (ko) 2017-12-22 2022-08-31 엘지이노텍 주식회사 지문 인식 모듈 및 이를 포함하는 전자 디바이스
KR102543443B1 (ko) * 2019-03-08 2023-06-14 삼성디스플레이 주식회사 표시 장치 및 연성 인쇄 회로 기판의 제조 방법
CN110161090B (zh) * 2019-05-23 2021-11-02 京东方科技集团股份有限公司 一种多层膜上芯片及其邦定状态的检测方法、显示装置
CN113410313A (zh) * 2021-05-10 2021-09-17 深圳市百柔新材料技术有限公司 导电线路薄膜及其制备方法与光伏电池
US20240063092A1 (en) * 2022-08-16 2024-02-22 Western Digital Technologies, Inc. Bifacial semiconductor wafer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011139064A (ja) 2009-12-29 2011-07-14 Kyokutoku Kagi Kofun Yugenkoshi 回路板とその製造方法
JP2012019210A (ja) * 2010-07-09 2012-01-26 Samsung Electro-Mechanics Co Ltd 半導体パッケージ基板及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6112094A (ja) * 1984-06-27 1986-01-20 日本メクトロン株式会社 フレキシブル回路基板の製造法
US5634268A (en) * 1995-06-07 1997-06-03 International Business Machines Corporation Method for making direct chip attach circuit card
KR19990012705U (ko) * 1997-09-12 1999-04-15 구본준 웨이퍼의 손상을 방지하는 광학 현미경
JP3606785B2 (ja) * 2000-05-26 2005-01-05 日本特殊陶業株式会社 配線基板の製造方法
JP4115720B2 (ja) * 2001-03-12 2008-07-09 オリンパス株式会社 顕微鏡システム
CN100356535C (zh) * 2002-07-03 2007-12-19 三井金属矿业株式会社 挠性配线基板及其制造方法
JP3886513B2 (ja) * 2004-02-02 2007-02-28 松下電器産業株式会社 フィルム基板およびその製造方法
KR100641781B1 (ko) * 2004-05-07 2006-11-02 (주)마이크로샤인 연성회로기판 제작 방법
JP2006278837A (ja) * 2005-03-30 2006-10-12 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線板の製造方法及びフレキシブルプリント配線板
JP4068628B2 (ja) * 2005-05-30 2008-03-26 松下電器産業株式会社 配線基板、半導体装置および表示モジュール
KR101091907B1 (ko) * 2005-10-12 2011-12-08 삼성테크윈 주식회사 굽힘에 의한 크랙을 방지할 수 있는 연성 회로기판 및 그제조 방법
KR100688833B1 (ko) * 2005-10-25 2007-03-02 삼성전기주식회사 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
KR100816843B1 (ko) 2006-10-31 2008-03-26 삼성전기주식회사 인쇄회로기판
KR20090039208A (ko) * 2007-10-17 2009-04-22 삼성전자주식회사 거리 측정 센서 모듈
KR100956238B1 (ko) * 2007-12-18 2010-05-04 삼성전기주식회사 굴곡성 인쇄회로기판 및 그 제조방법
JP2009157285A (ja) * 2007-12-27 2009-07-16 Olympus Corp 観察装置
CN201282594Y (zh) * 2008-07-03 2009-07-29 比亚迪股份有限公司 一种柔性线路板
KR101235701B1 (ko) * 2008-12-29 2013-02-21 엘지디스플레이 주식회사 엘이디 백라이트용 연성인쇄회로기판 및 이의 제조방법
KR101149026B1 (ko) * 2010-05-11 2012-05-24 엘지이노텍 주식회사 양면 연성 인쇄회로기판 및 그 제조 방법
KR101189401B1 (ko) 2010-12-24 2012-10-10 엘지이노텍 주식회사 연성 회로기판 및 그의 제조 방법
KR101979361B1 (ko) * 2012-10-25 2019-05-17 삼성디스플레이 주식회사 칩 온 필름 및 이를 포함하는 표시 장치
CN108807708B (zh) * 2013-03-07 2021-08-03 株式会社半导体能源研究所 手表型便携式信息终端
KR101489206B1 (ko) * 2013-03-27 2015-02-04 하이쎌(주) 도금층을 포함하는 양면 연성 인쇄회로기판 및 이의 제조방법
JP5654639B2 (ja) * 2013-06-19 2015-01-14 コーデンシ株式会社 移動体の端部検出装置
KR101547500B1 (ko) 2014-12-15 2015-08-26 스템코 주식회사 연성 회로 기판과 이를 포함하는 전자 장치 및 연성 회로 기판의 제조 방법
KR102257253B1 (ko) * 2015-10-06 2021-05-28 엘지이노텍 주식회사 연성기판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011139064A (ja) 2009-12-29 2011-07-14 Kyokutoku Kagi Kofun Yugenkoshi 回路板とその製造方法
JP2012019210A (ja) * 2010-07-09 2012-01-26 Samsung Electro-Mechanics Co Ltd 半導体パッケージ基板及びその製造方法

Also Published As

Publication number Publication date
US20180310404A1 (en) 2018-10-25
US20220071005A1 (en) 2022-03-03
WO2017061715A1 (ko) 2017-04-13
KR20210063286A (ko) 2021-06-01
KR102257253B1 (ko) 2021-05-28
KR20230025686A (ko) 2023-02-22
US12101879B2 (en) 2024-09-24
CN112074075B (zh) 2023-06-09
KR102500436B1 (ko) 2023-02-17
KR20240049256A (ko) 2024-04-16
US11744014B2 (en) 2023-08-29
KR20170040944A (ko) 2017-04-14
US11202367B2 (en) 2021-12-14
KR102655934B1 (ko) 2024-04-11
CN112074075A (zh) 2020-12-11
US10517172B2 (en) 2019-12-24
US20200107440A1 (en) 2020-04-02
US20230345632A1 (en) 2023-10-26
KR20220036928A (ko) 2022-03-23
CN108141955A (zh) 2018-06-08
CN108141955B (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
KR102375124B1 (ko) 연성기판
US11800639B2 (en) Flexible circuit board, COF module and electronic device including the same
KR20230014803A (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자 디바이스
US20130153266A1 (en) Printed circuit board and method of manufacturing the same
TWI699143B (zh) 印刷電路板及製造印刷電路板之方法
US20120111611A1 (en) Printed circuit board and method of manufacturing the same
US11197377B2 (en) Flexible circuit board and method for producing same
KR101753692B1 (ko) 연성 회로 기판, 이를 포함하는 전자 장치 및 연성 회로 기판의 제조 방법
US20130153275A1 (en) Printed circuit board and method for manufacturing the same
JP2019521503A (ja) フレキシブルプリント基板、これを含む電子装置、及びフレキシブルプリント基板の製造方法
US11956904B2 (en) Multilayer circuit board and manufacturing method therefor
JP2022180656A (ja) フレキシブルプリント基板、これを含む電子装置、及びフレキシブルプリント基板の製造方法
JP2010258377A (ja) 配線板及びその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right