KR101753692B1

KR101753692B1 - 연성 회로 기판, 이를 포함하는 전자 장치 및 연성 회로 기판의 제조 방법

Info

Publication number: KR101753692B1
Application number: KR1020160015090A
Authority: KR
Inventors: 시게히사 토마베치
Original assignee: 스템코 주식회사
Priority date: 2016-02-05
Filing date: 2016-02-05
Publication date: 2017-07-19

Abstract

연성 회로 기판 및 그 제조 방법이 제공된다. 연성 회로 기판은 벤딩 영역 및 제1 및 제2 영역을 포함하는 베이스 필름으로, 상기 벤딩 영역은 상기 제1 영역 및 상기 제2 영역 사이에 배치되는 베이스 필름, 상기 베이스 필름의 일면 상에 형성되는 복수의 제1 배선 패턴, 상기 복수의 제1 배선 패턴을 덮는 제1 도금층, 상기 베이스 필름의 벤딩 영역 상에, 상기 제1 도금층을 덮도록 형성되는 제1 보호층 및 상기 제1 보호층이 형성되지 않은 상기 제1 도금층을 덮도록 형성되는 제2 도금층을 포함하되, 상기 벤딩 영역 상의 상기 제1 도금층은 0.05~0.25㎛의 두께로 형성된다.

Description

연성 회로 기판, 이를 포함하는 전자 장치 및 연성 회로 기판의 제조 방법{FLEXIBLE PRINTED CIRCUIT BOARDS, ELECTRONIC DEVICE INCLUDING THE SAME AND METHOD FOR MANUFACTURING FLEXIBLE PRINTED CIRCUIT BOARDS}

본 발명은 연성 회로 기판, 이를 포함하는 전자 장치 및 연성 회로 기판의 제조 방법에 관한 것이다.

최근 전자 기기에 소형화 추세에 따라 연성 회로 기판을 이용한 칩 온 필름(Chip On Film: COF) 패키지 기술이 사용되고 있다. 연성 회로 기판 및 이를 이용한 COF 패키지 기술은 예를 들어, 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode) 디스플레이 장치 등과 같은 평판 표시 장치(Flat Panel Display; FPD)에 이용된다.

연성 회로 기판은 굴곡성이 있으므로, 전자기기에 사용될 때 접히거나 구부러져 사용되는데, 연성 회로 기판이 접혀서 사용되는 경우 벤딩된 부분에서 연성 회로 기판의 내구성이 하락하는 문제가 발생할 수 있다.

특히 도전 배선 패턴을 형성한 후 배선 패턴 보호 또는 전자 부품과의 접합력 확보를 위해 도금층을 형성하게 되는데, 도금층에는 도금 과정 도중 또는 도금 후에 배선 패턴과 도금층에 포함된 물질이 서로 확산되어 형성되는 합금층(IMC층)이 형성되고, 이 합금층은 배선 패턴보다 상대적으로 경도가 높기 때문에 유연성이 저하되어 연성 회로 기판의 벤딩 시 주로 크랙 발생의 원인이 될 수 있다.

한편, 연성 회로 기판의 벤딩 부분의 크랙 발생을 예방하기 위해서 배선 패턴 형성 후 이를 덮는 보호층을 형성한 후, 단자부에 도금층을 형성하는 것이 바람직하나, 단자부 도금 시 보호층과 도금층의 경계부에서 국부 전지 현상으로 인해 공동부가 형성되는 문제점이 발생할 수 있다. 이것을 해결하기 위한 것으로서, 대한민국특허공개제2000-62154호(이하, '종래기술1'이라 함)가 개시되어 있다. 그러나, 종래기술1은 국부전지 현상을 예방하기 위한 것으로서 연성 회로 기판의 벤딩부분의 회로 불량을 고려하지 않아 벤딩부에서 여전히 회로 불량의 위험을 내포하고 있다.

본 발명이 해결하고자 하는 기술적 과제는 벤딩 영역에서 박막으로 형성된 도금층을 포함하여 제품 신뢰성이 향상된 연성 회로 기판과, 이를 포함하는 전자 장치를 제공하는 것이다.

본 발명이 해결하고자 하는 다른 기술적 과제는 벤딩 영역에서 박막으로 형성된 도금층을 포함하여 제품 신뢰성이 향상된 연성 회로 기판의 제조 방법을 제공하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 연성 회로 기판은 벤딩 영역 및 제1 및 제2 영역을 포함하는 베이스 필름으로, 상기 벤딩 영역은 상기 제1 영역 및 상기 제2 영역 사이에 배치되는 베이스 필름, 상기 베이스 필름의 일면 상에 형성되는 복수의 제1 배선 패턴, 상기 복수의 제1 배선 패턴을 덮는 제1 도금층, 상기 베이스 필름의 벤딩 영역 상에, 상기 제1 도금층을 덮도록 형성되는 제1 보호층 및 상기 제1 보호층이 형성되지 않은 상기 제1 도금층을 덮도록 형성되는 제2 도금층을 포함하되, 상기 벤딩 영역 상의 상기 제1 도금층은 0.05~0.25㎛의 두께로 형성된다.

본 발명의 몇몇 실시예에서, 상기 제1 배선 패턴은 소자 접속부를 포함하되, 상기 제1 보호층은 상기 소자 접속부 상에는 형성되지 않을 수 있다.

본 발명의 몇몇 실시예에서, 상기 제2 도금층은 상기 소자 접속부를 덮도록 형성될 수 있다.

본 발명의 몇몇 실시예에서, 상기 베이스 필름의 상기 일면의 반대면인 타면 상에 형성되는 복수의 제2 배선 패턴, 상기 제2 배선 패턴을 덮는 제3 도금층, 상기 베이스 필름의 벤딩 영역 상에, 상기 제3 도금층을 덮도록 형성되는 제2 보호층 및 상기 제2 보호층이 형성되지 않은 상기 제3 도금층을 덮도록 형성되는 제4 도금층을 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제3 도금층은 0.05~0.25㎛의 두께로 형성될 수 있다.

본 발명의 몇몇 실시예에서, 상기 베이스 필름 내부에, 상기 제1 배선 패턴과 상기 제2 배선 패턴을 전기적으로 연결하는 비아를 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제2 도금층은 상기 제1 도금층보다 두껍게 형성될 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 연성 회로 기판의 제조 방법은 벤딩 영역, 제1 및 제2 영역을 포함하는 베이스 필름을 제공하되, 상기 벤딩 영역은 상기 제1 영역 및 상기 제2 영역 사이에 배치되고, 상기 베이스 필름의 일면 상에 복수의 제1 배선 패턴을 형성하고, 상기 복수의 제1 배선 패턴을 덮도록 제1 도금층을 형성하고, 상기 베이스 필름의 벤딩 영역 상에, 상기 제1 도금층을 덮도록 제1 보호층을 형성하고, 상기 제1 보호층이 형성되지 않은 상기 제1 도금층을 덮도록 제2 도금층을 형성하는 것을 포함하되, 상기 벤딩 영역 상의 상기 제1 도금층은 0.05~0.25㎛의 두께로 형성된다.

본 발명의 몇몇 실시예에서, 상기 베이스 필름의 상기 일면의 반대면인 타면 상에 복수의 제2 배선 패턴을 형성하고, 상기 복수의 제2 배선 패턴을 덮도록 제3 도금층을 형성하고, 상기 베이스 필름의 벤딩 영역 상에, 상기 제3 도금층을 덮도록 제2 보호층을 형성하고, 상기 제2 보호층이 형성되지 않은 상기 제3 도금층을 덮도록 제4 도금층을 형성하는 것을 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제2 도금층을 형성하는 것은, 상기 제1 도금층의 두께보다 두껍게 형성하는 것을 포함할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 전자 장치는 제1 회로 소자와 제2 회로 소자 및 상기 제1 회로 소자와 접속되어 상기 제1 회로 소자와의 접속면과 평행하게 연장되는 제1 영역, 상기 제2 회로 소자와 접속되고 상기 제2 회로 소자와의 접속면과 평행하게 연장되는 제2 영역 및 상기 제1 영역과 상기 제2 영역을 연결하되, 90 도 내지 180도의 각도로 벤딩되는 벤딩 영역을 포함하는 연성 회로 기판을 포함하되, 상기 연성 회로 기판은, 베이스 필름, 상기 베이스 필름의 적어도 일면 상에 형성된 복수의 배선 패턴, 상기 복수의 배선 패턴을 덮도록 형성된 제1 도금층, 상기 벤딩 영역 내에, 상기 제1 도금층을 덮도록 형성되는 제1 보호층 및 상기 제1 보호층이 형성되지 않은 상기 제1 도금층을 덮도록 형성되는 제2 도금층을 포함하되, 상기 벤딩 영역 내의 상기 제1 도금층은 0.05~0.25um의 두께로 형성된다.

본 발명의 몇몇 실시예에서, 상기 연성 회로 기판의 벤딩 영역은, 곡률 반경이 0.01mm 내지 0.49mm이 되도록 벤딩될 수 있다.

본 발명의 몇몇 실시예에서, 상기 연성 회로 기판의 제1 영역 및 제2 영역의 적어도 일부가 서로 접촉하도록 대향될 수 있다.

본 발명의 실시예들에 따른 연성 회로 기판 및 그 제조 방법에 의하면, 연성 회로 기판의 벤딩 영역 내의 배선 패턴 상에 박막으로 형성된 제1 도금층을 포함하여, 연성 회로 기판의 벤딩 시 장력에 의하여 도금층 또는 배선 패턴에 발생하는 크랙을 예방할 수 있다.

또한, 벤딩 영역 내의 제1 도금층 상에 보호층을 형성하고, 보호층이 형성되지 않은 제1 도금층 상에 충분한 두께를 갖는 제2 도금층을 형성함으로써 연성 회로 기판과, 회로 소자 또는 전자 기기 사이의 접합력을 확보할 수 있다.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 연성 회로 기판을 설명하기 위한 상면도이다.
도 2는 도 1의 A-A'를 따라 절단한 단면도이다.
도 3은 도 1의 B-B'를 따라 절단한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 연성 회로 기판의 벤딩 테스트 결과를 도시한 그래프이다.
도 5는 본 발명의 다른 실시예에 따른 연성 회로 기판의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 연성 회로 기판을 포함하는 전자 장치의 단면도이다.
도 7은 도 6의 전자 장치에 포함된 연성 회로 기판의 벤딩 영역을 확대한 도면이다.
도 8 내지 도 10은 본 발명의 일 실시예에 따른 연성 회로 기판의 제조 방법을 설명하기 위한 중간 단계 도면들이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.

비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

*도 1은 본 발명의 일 실시예에 따른 연성 회로 기판을 설명하기 위한 상면도이고, 도 2 및 도 3은 각각 도 1의 A-A', B-B'를 따라 절단한 단면도이다.

도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 연성 회로 기판(1)은 베이스 필름(10), 제1 배선 패턴(20, 21), 제1 보호층(30, 31), 제1 도금층(40) 및 제2 도금층(50)을 포함할 수 있다.

베이스 필름(10)은 유연성이 있는 재질로 형성될 수 있으며, 연성 회로 기판(1)에 기재로서 포함되어 연성 회로 기판(1)이 벤딩되거나 접히도록 할 수 있다.

베이스 필름(10)은 벤딩 영역(100), 제1 영역(101) 및 제2 영역(102)을 포함할 수 있다. 벤딩 영역(100)은 제1 영역(101)과 제2 영역(102) 사이에 배치될 수 있다. 연성 회로 기판(1)이 전자 기기에 장착되는 경우, 벤딩 영역(100)은 구부러진 채로 장착되는 영역일 수 있다. 반면, 제1 영역(101) 및 제2 영역(102)은 연성 회로 기판(1)이 전자 기기에 장착되는 경우 벤딩되지 않는 영역일 수 있다.

베이스 필름은(10)은 예를 들어, 폴리이미드 필름일 수 있다. 이와 달리, 베이스 필름(10)은 PET(Polyethylene Terephthalate) 필름, 폴리에틸렌 나프탈레이트 필름, 폴리카보네이트 필름 등의 절연 필름 또는 산화 알루미늄박 등의 금속 호일일 수도 있다. 본 발명의 일 실시예에 따른 연성 회로 기판(1)에서, 베이스 필름(10)은 폴리이미드 필름인 것으로 설명한다.

베이스 필름(10)은 절연성을 가질 수 있다. 즉, 후술하는 것과 같이 본 발명의 다른 실시예에 따른 연성 회로 기판(도 4의 2)의 양면에 배선 패턴(20, 120)이 형성되는 경우에 배선 패턴(20, 120)끼리 전기적으로 연결되지 않도록 절연할 수 있다.

다만 본 발명이 이에 제한되는 것은 아니며, 베이스 필름(10)은 그 내부에 배선 패턴(20, 120)들을 전기적으로 연결하는 비아(미도시)를 포함할 수도 있다.

베이스 필름(10)은 소자 배치 영역(12)을 포함할 수 있다. 소자 배치 영역(12)은 연성 회로 기판(1)과 전기적으로 연결되는 회로 소자가 배치되는 영역일 수 있다.

복수의 제1 배선 패턴(20)은 베이스 필름(10) 상에 형성될 수 있다. 제1 배선 패턴(20)은 예를 들어, 일정한 폭을 갖는 띠 형상으로 형성되는 배선 패턴일 수 있다. 복수의 제1 배선 패턴(20)은 베이스 필름(10)의 일면 상에 소정의 간격으로 연속하여 형성될 수 있다.

제1 배선 패턴(20)은 금속 등의 도전성 재료를 포함할 수 있다. 구체적으로, 제1 배선 패턴(20)은 전기 신호를 전달하기 위한 도전성 배선 또는 터치에 따른 정전 용량을 전달하기 위한 투명 도전성 배선일 수 있다. 더욱 구체적으로, 제1 배선 패턴(20)은 구리와 같은 도전성 물질을 포함할 수 있으나 본 발명이 이에 제한되는 것은 아니며, 제1 배선 패턴(20)은 금, 알루미늄 등의 물질을 포함할 수도 있다.

도 2 및 도 3에 도시된 것과 같이, 본 발명의 일 실시예에 따른 연성 회로 기판의 제1 배선 패턴(20)은 1층으로 형성될 수 있으나, 본 발명이 이에 제한되는 것은 아니다. 연성 회로 기판(1)은 2층 이상의 다층 프린트 배선을 포함할 수 있다.

제1 배선 패턴(20, 21)은 소자 접속부(15)를 포함할 수 있다. 소자 접속부(15)는 베이스 필름(10)의 소자 배치 영역(12)과 중첩될 수 있다.

소자 접속부(15)는 소자 배치 영역(12) 상에 배치되는 회로 소자와 전기적으로 연결되는 단자를 포함할 수 있다. 즉, 소자 접속부(15)는 칩 온 필름(COF) 또는 필름 온 글래스(Film On Glass; FOG) 방식으로 회로 소자를 실장하는 경우 제1 배선 패턴(20) 상에 형성되는 단자일 수 있다. 이러한 회로 소자는 예를 들어, 반도체 칩(IC), 센서(Sensor), 발광 다이오드(LED) 등을 포함할 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

복수의 제1 배선 패턴(20) 상에, 제1 도금층(40)이 형성될 수 있다. 제1 도금층(40)은 제1 배선 패턴(20)의 상면 및 측면을 덮도록 형성될 수 있다. 제1 도금층(40)은 0.05~0.25㎛ 두께로 형성될 수 있다. 제1 도금층(40)의 두께와 관련하여, 도 4 및 표 1을 참조하여 설명한다.

도 4는 본 발명의 일 실시예에 따른 연성 회로 기판(1)의 벤딩 테스트 결과를 도시한 그래프이고, 표 1은 도 4의 벤딩 테스트 결과를 수치로 나타낸 표이다.

도금층 두께(㎛)	0.05	0.1	0.15	0.2	0.25	0.3	0.35	0.4	0.45	0.5
크랙 발생 벤딩 회수(회)	381	354	302	252	179	43	17	5	1	1

본 발명의 일 실시예에 따른 연성 회로 기판에서, 제1 도금층(40)의 두께를 0.05~0.5㎛가 되도록 형성한 후, 연성 회로 기판의 벤딩 영역(100) 부분을 반복하여 구부리는 방법으로 벤딩 테스트를 실시하였다. 그 후, 배선 패턴(20)에 최초로 크랙이 발생하는 벤딩 회수를 기록하여 각각 표 1 및 도 4로 나타내었다.

표 1 및 도 4에서 확인할 수 있는 것과 같이, 제1 도금층(40)의 두께가 0.05, 0.1, 0.15, 0.2, 0.25㎛일 때, 최초 크랙 발생은 각각 381, 354, 302, 252, 179회에서 관찰되었다. 즉, 제1 도금층(40)의 두께가 0.05㎛인 경우 벤딩 테스트에서 배선 패턴 상의 크랙 발생에 대한 내구도가 가장 높았고, 제1 도금층(40)의 두께가 0.05㎛ 증가할 때마다 약 30~50회의 최초 크랙 발생의 벤딩 회수 감소가 나타났다.

그러나, 제1 도금층(40)의 두께가 0.3㎛일 때 최초 크랙 발생 벤딩 회수가 43회로 급격히 감소하는 것을 시작하여, 0.35, 0.4, 0.45, 0.5㎛에서 각각 17, 5, 1, 1회에서 최초 크랙 발생이 관찰되었다.

따라서, 본 발명의 일 실시예에 따른 연성 회로 기판(1)의 제1 도금층(40)은 0.05~0.25㎛의 두께로 형성될 수 있다. 제1 도금층(40)의 두께가 0.25㎛보다 클 경우 도 4 및 표 1에서 나타난 벤딩 테스트 결과와 같이 연성 회로 기판(1)의 벤딩에 대한 내구도가 급격히 하락할 수 있다. 반면, 두께가 0.05㎛보다 작도록 제1 도금층(40)을 형성하는 것은, 전해 도금 또는 무전해 도금 방식으로 형성되는 제1 도금층(40)의 도금이 용이하지 않을 수 있다.

일반적으로, 제1 도금층(40)이 복수의 제1 배선 패턴(20)의 상면 및 측면을 모두 덮도록 형성된 경우, 베이스 필름(10)의 벤딩 영역(100) 상에 형성된 제1 도금층(40)에 의해 제1 배선 패턴(20)이 원하는 형상으로 변형되는 것이 저해되는 문제가 발생할 수 있다. 이는, 상기 벤딩 테스트 결과와 같이, 제1 도금층이 0.25㎛보다 두껍게 형성되는 경우 특히 두드러지는데, 벤딩 영역(100) 내의 제1 배선 패턴(20) 상에 가해지는 인장력 스트레스로 인해 배선 패턴 또는 도금층 상에 크랙이 발생할 가능성을 높일 수 있다.

그러나, 본 발명의 실시예에 따른 연성 회로 기판은, 제1 도금층(40)을 0.05~0.25㎛의 두께로 형성함으로써, 벤딩 테스트에서 적어도 179회 이상 벤딩에 대한 내구성을 가질 수 있다. 즉, 상기와 같은 두께 범위를 갖도록 제1 도금층(40)을 얇게 형성함으로써, 제1 배선 패턴(20)의 변형을 제한하지 않고, 벤딩 영역(100)이 벤딩된 상태로 전자기기에 장착되는 연성 회로 기판(1)의 동작 신뢰성을 향상시킬 수 있다.

제1 도금층(40)은 복수의 제1 배선 패턴(20)이 부식되는 것을 방지할 수 있고, 소자 접속부(15)와 이에 연결되는 회로 소자와의 접합성을 향상시킬 수 있다. 제1 도금층(40)은 예를 들어, 주석(Sn), 니켈(Ni), 금(Au), 팔라듐(Pd), 알루미늄(Al) 등의 금속을 포함할 수 있다.

제1 도금층(40)의 일부를 덮도록 제1 보호층(30)이 형성될 수 있다. 더욱 구체적으로, 베이스 필름(10)의 벤딩 영역(100) 상에, 제1 도금층(40)을 덮도록 제1 보호층(30)이 형성될 수 있다. 제1 보호층(30)은 벤딩 영역(100)에서, 벤딩 영역(100)과 제1 영역(101) 또는 제2 영역(102)의 경계까지 형성될 수 있으나, 제1 영역(101) 또는 제2 영역(102)의 내측으로 일부 확장되어 형성될 수도 있다. 한편, 제1 보호층(30)은 제1 배선 패턴(20)의 소자 접속부(15) 상에는 형성되지 않을 수 있다.

제1 보호층(30)은 예를 들어, 레지스트 잉크를 포함할 수 있으나 이에 제한되는 것은 아니며, 제1 보호층(30)은 커버레이 필름을 포함할 수도 있다.

제1 보호층(30)은 외부 충격이나 부식 물질로부터 제1 배선 패턴(20)을 보호할 수 있다.

제2 도금층(50)은 제1 도금층(40)의 일부를 덮도록 형성될 수 있다. 구체적으로, 제1 보호층(30)이 형성되지 않은 제1 도금층(40)의 상면 및 측면을 덮도록, 제2 도금층(50)이 형성될 수 있다. 제2 도금층(50)은 제1 도금층(40)과 동일한 물질을 포함할 수 있다.

제2 도금층(50)은 제1 도금층(40)보다 두껍게 형성될 수 있다. 즉, 제1 도금층(40)이 벤딩 영역(100)에서의 제1 배선 패턴(20) 상에 발생할 수 있는 크랙을 방지하기 위하여 0.05~0.25㎛ 두께로 형성됨에 따라, 제1 도금층(40)의 얇은 두께로 인하여 소자 접속부(15)에서 회로 소자 또는 전자 기기와의 접합력이 저하될 수 있다. 제2 도금층(50)은 제1 도금층(40)보다 두껍게 형성되어, 소자 접속부(15)에서 회로 소자 또는 전자 기기와의 접합력을 향상시킬 수 있다.

도 5는 본 발명의 다른 실시예에 따른 연성 회로 기판의 단면도이다.

도 5를 참조하면, 본 발명의 다른 실시에에 따른 연성 회로 기판(2)은 제1 배선 패턴(20)이 형성된 베이스 필름(10)의 일면의 반대면인 타면 상에 형성된 제2 배선 패턴(120), 제2 보호층(130), 제3 도금층(140) 및 제4 도금층(150)을 포함할 수 있다.

복수의 제2 배선 패턴(120)은 제1 배선 패턴(20)이 형성된 베이스 필름(10)의 일면의 반대면 상에 형성될 수 있다. 복수의 제2 배선 패턴(120)은 복수의 제1 배선 패턴(20)과 대응되는 위치에 형성될 수도 있다. 그러나 본 발명이 이에 제한되는 것은 아니며, 회로 설계에 따라 복수의 제2 배선 패턴(120)이 복수의 제1 배선 패턴(20)과 상이한 형상으로 배치되는 것 또한 얼마든지 가능하다.

복수의 제2 배선 패턴(120)은 베이스 필름(10)의 타면 상에 소정의 간격으로 연속하여 형성될 수 있으며, 제1 배선 패턴(20)과 마찬가지로, 구리와 같은 도전성 물질을 포함할 수 있다.

제1 배선 패턴(20)과 제2 배선 패턴(120)은 베이스 필름(10)에 의하여 전기적으로 절연될 수 있다. 필요에 따라 베이스 필름(10) 내에 제1 배선 패턴(20)과 제2 배선 패턴(120)을 전기적으로 연결하는 비아(미도시)가 형성될 수도 있다.

제2 배선 패턴(120)을 덮도록, 제3 도금층(140)이 형성될 수 있다. 제3 도금층(140)은 제2 배선 패턴(120)의 상면과 측면을 덮을 수 있다. 제3 도금층(140)은 제1 도금층(40)과 유사한 두께로 형성될 수 있다. 즉 제3 도금층(140)은 0.05~0.25㎛의 두께로 형성될 수 있다.

제3 도금층(140)이 0.25㎛보다 두껍게 형성되는 경우, 베이스 필름(10)의 벤딩 영역(100)의 벤딩 시 배선 패턴에 발생하는 크랙에 대한 내구성이 저하될 수 있음은 앞서 제1 도금층(40)에 관한 설명에서와 동일하다.

제3 도금층(140)을 덮도록, 베이스 필름(10)의 벤딩 영역(100)에는 제2 보호층(130)이 형성될 수 있고, 제2 보호층(130)이 형성되지 않는 제3 도금층(140) 상에는 제4 도금층(150)이 형성될 수 있다.

제4 도금층(150)은 제3 도금층(140)보다 두껍게 형성되어, 제3 도금층(140)이 0.05~0.25㎛의 두께로 형성됨에 따라 발생할 수 있는 소자 접속부(15)에서의 회로 소자 또는 전자 기기와의 접합력 저하를 방지할 수 있다.

도 6은 본 발명의 몇몇 실시예에 따른 연성 회로 기판을 포함하는 전자 장치의 단면도이다.

도 6을 참조하면, 본 발명의 일 실시예에 따른 전자 장치(3)는 연성 회로 기판(5), 디스플레이 패널(200), 기판(300) 및 구동 소자(400)를 포함할 수 있다.

디스플레이 패널(200)과 기판(300)은, 연성 회로 기판(5)에 의하여 전기적으로 연결될 수 있다. 디스플레이 패널(200)은 화상을 표시할 수 있으며, 기판(300)은 디스플레이 패널(200)을 구동하기 위한 신호를 생성할 수 있다. 기판(300)은, PCB 기판이거나, 또 다른 연성 회로 기판일 수도 있다.

구동 소자(400)는 연성 회로 기판(5) 상에 배치될 수 있다. 더욱 구체적으로, 구동 소자(400)는 연성 회로 기판(5)의 소자 배치 영역(도 1의 12)에 배치될 수 있다. 구동 소자(400)는 예를 들어, 디스플레이 패널을 구동하는 DDIC(Display Driver IC)일 수 있다.

여기서, 디스플레이 패널(200), 기판(300), 구동 소자(400) 등은 연성 회로 기판(5)에 접속될 수 있는 예시적인 회로 소자이고, 본 발명이 이에 제한되는 것은 아니다. 즉, 본 발명의 전자 장치(3)는, 연성 회로 기판(5)이 소정의 각도를 이루며 벤딩되고, 회로 소자들과 접속되는 경우라면 어떠한 경우라도 가능함은 당해 기술 분야에서 통상을 지식을 가진 자라면 자명함을 이해할 수 있을 것이다.

연성 회로 기판(5)은 벤딩 영역(500), 제1 영역(501), 제2 영역(502)을 포함할 수 있다.

제1 영역(501)은 디스플레이 패널(200)와 접속되고, 디스플레이 패널(200)과의 접속면과 평행하게 연장될 수 있다. 도시되지는 않았지만, 제1 영역(501)은 디스플레이 패널(200)와 연결되는 단자부를 포함할 수 있다.

제2 영역(502)은 기판(300)과 접속되고, 기판(300)과의 접속면과 평행하게 연장될 수 있다. 마찬가지로 제2 영역(502)은 기판(300)과 연결되는 단자부를 포함할 수 있다.

도시된 것과 같이, 연성 회로 기판(5)의 제1 영역(501)과 제2 영역(502)이 서로 이격되어 대향되도록 전자 장치(3)에 장착될 수 있으나 본 발명이 이에 제한되는 것은 아니다. 즉, 제1 영역(501)과 제2 영역(502)의 적어도 일부가 서로 접촉하도록 대향될 수도 있다. 즉, 연성 회로 기판(5)은 벤딩 영역(500)을 기준선으로 하여 접힌 채로 전자 장치(3)에 장착될 수 있다.

벤딩 영역(500)은 제1 영역(501)과 제2 영역(502)를 연결하고, 90도 내지 180도의 각도로 벤딩될 수 있다.

연성 회로 기판(5)의 벤딩 영역(500), 제1 영역(501) 및 제2 영역(502)은 도 1의 연성 회로 기판(1)의 베이스 필름(10)이 포함하는 벤딩 영역(100), 제1 영역(101) 및 제2 영역(102)과 각각 대응될 수 있다.

도 7은 도 6의 전자 장치에 포함된 연성 회로 기판의 벤딩 영역을 확대한 도면이다.

도 7을 참조하면, 연성 회로 기판의 벤딩 영역(500)은 소정의 곡률 반경(r)을 가진 채로 전자 장치(3)에 장착될 수 있다.

본 발명의 실시예에 따른 연성 회로 기판(5)이 벤딩된 채로 전자 장치(3)에 장착되었을 때, 연성 회로 기판(5)의 총 두께(D1)는 0.1mm 내지 1mm일 수 있다.

본 발명의 실시예에 따른 연성 회로 기판의 일례로, 연성 회로 기판(5)의 총 두께(D1)가 0.2mm이고, 단면의 두께(D2)가 0.071mm일 수 있다. 이 경우, 연성 회로 기판(5)의 벤딩 영역의 곡률 반경(r)은 0.029mm일 수 있다. 이러한 벤딩 영역(500)의 곡률 반경(r)은 하나의 예에 불과하고, 본 발명의 몇몇 실시예에 따른 연성 회로 기판에서 벤딩 영역의 곡률 반경은 0.01mm 내지 0.49mm이 될 수 있다.

도 8 내지 도 10은 본 발명의 일 실시예에 따른 연성 회로 기판의 제조 방법을 설명하기 위한 중간 단계 도면들이다.

도 8을 참조하면, 베이스 필름(10)의 일면 상에 복수의 제1 배선 패턴(20)을 형성한다. 복수의 제1 배선 패턴(20)을 형성하는 것은, 예를 들어 도전성 물질을 스퍼터링법 또는 라미네이팅법에 의해 베이스 필름(10)의 일면 상에 형성한 후 패터닝 공정을 수행하거나, 도전성 물질을 베이스 필름(10) 상에 인쇄하여 형성할 수 있다.

도 8에서는 베이스 필름(10)의 일면 상에만 복수의 제1 배선 패턴(20)이 형성되는 것을 도시하였으나 본 발명이 이에 제한되는 것은 아니다. 앞서 설명한 본 발명의 다른 실시예에 따른 연성 회로 기판(2)과 같이 베이스 필름(10)의 일면의 반대면인 타면 상에도 제2 배선 패턴(120)이 형성될 수 있다.

도 9를 참조하면, 복수의 제1 배선 패턴(20)을 덮도록, 제1 도금층(40)을 형성할 수 있다.

제1 도금층(40)은 예를 들어 주석, 니켈, 도금, 금, 팔라듐 및 알루미늄 등의 금속 물질을 제1 도전 패턴(20) 상에 전해 도금 또는 무전해 도금 방식을 이용하여 0.05~0.25㎛의 두께를 갖도록 형성될 수 있다.

도 10을 참조하면, 벤딩 영역(100) 상의 제1 도금층(40)을 덮도록, 제1 보호층(30)을 형성할 수 있다. 제1 보호층(30)은 레지스트 잉크를 도포하여 형성될 수 있으나 본 발명이 이에 제한되는 것은 아니며, 솔더 레지스트 또는 커버레이 필름을 라미네이팅하여 형성될 수도 있다.

도 3을 다시 참조하면, 제1 보호층(30)이 형성되지 않은 제1 도금층(40) 상에, 제2 도금층(40)을 형성한다. 제2 도금층(40)은 제1 도금층(30)과 마찬가지로, 주석, 니켈, 도금, 금, 팔라듐 및 알루미늄 등의 금속 물질을 전해 도금 또는 무전해 도금 방식을 이용하여 형성될 수 있다. 소자 접속부(15)에서의 회로 소자와의 충분한 접합력 확보를 위해, 제2 도금층(40)은 제1 도금층(30)보다 두껍게 형성될 수 있다

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

1, 2: 연성 회로 기판 10: 베이스 필름
20, 120: 배선 패턴 30, 130: 보호층
40: 제1 도금층 50: 제2 도금층

Claims

벤딩 영역 및 제1 및 제2 영역을 포함하는 베이스 필름으로, 상기 벤딩 영역은 상기 제1 영역 및 상기 제2 영역 사이에 배치되는 베이스 필름;
상기 베이스 필름의 일면 상에 형성되는 복수의 제1 배선 패턴;
상기 복수의 제1 배선 패턴을 덮는 제1 도금층;
상기 베이스 필름의 벤딩 영역 상에, 상기 제1 도금층을 덮도록 형성되는 제1 보호층; 및
상기 제1 보호층이 형성되지 않은 상기 제1 도금층을 덮도록 형성되는 제2 도금층을 포함하되,
상기 벤딩 영역 상의 상기 제1 도금층은 0.05~0.25㎛의 두께로 형성되고,
상기 제2 도금층은 상기 제1 도금층보다 두껍게 형성되는 연성 회로 기판.
제 1항에 있어서,
상기 제1 배선 패턴은 소자 접속부를 포함하되,
상기 제1 보호층은 상기 소자 접속부 상에는 형성되지 않는 연성 회로 기판.
제 2항에 있어서,
상기 제2 도금층은 상기 소자 접속부를 덮도록 형성되는 연성 회로 기판.
제 1항에 있어서,
상기 베이스 필름의 상기 일면의 반대면인 타면 상에 형성되는 복수의 제2 배선 패턴;
상기 제2 배선 패턴을 덮는 제3 도금층;
상기 베이스 필름의 벤딩 영역 상에, 상기 제3 도금층을 덮도록 형성되는 제2 보호층; 및
상기 제2 보호층이 형성되지 않은 상기 제3 도금층을 덮도록 형성되는 제4 도금층을 더 포함하는 연성 회로 기판.
제 4항에 있어서,
상기 제3 도금층은 0.05~0.25㎛의 두께로 형성되는 연성 회로 기판.
제 4항에 있어서,
상기 베이스 필름 내부에, 상기 제1 배선 패턴과 상기 제2 배선 패턴을 전기적으로 연결하는 비아를 더 포함하는 연성 회로 기판.
삭제
벤딩 영역, 제1 및 제2 영역을 포함하는 베이스 필름을 제공하되, 상기 벤딩 영역은 상기 제1 영역 및 상기 제2 영역 사이에 배치되고,
상기 베이스 필름의 일면 상에 복수의 제1 배선 패턴을 형성하고,
상기 복수의 제1 배선 패턴을 덮도록 제1 도금층을 형성하고,
상기 베이스 필름의 벤딩 영역 상에, 상기 제1 도금층을 덮도록 제1 보호층을 형성하고,
상기 제1 보호층이 형성되지 않은 상기 제1 도금층을 덮도록 제2 도금층을 형성하는 것을 포함하되,
상기 벤딩 영역 상의 상기 제1 도금층은 0.05~0.25㎛의 두께로 형성되고,
상기 제2 도금층은 상기 제1 도금층보다 두껍게 형성되는 연성 회로 기판의 제조 방법.
제 8항에 있어서,
상기 베이스 필름의 상기 일면의 반대면인 타면 상에 복수의 제2 배선 패턴을 형성하고,
상기 복수의 제2 배선 패턴을 덮도록 제3 도금층을 형성하고,
상기 베이스 필름의 벤딩 영역 상에, 상기 제3 도금층을 덮도록 제2 보호층을 형성하고,
상기 제2 보호층이 형성되지 않은 상기 제3 도금층을 덮도록 제4 도금층을 형성하는 것을 더 포함하는 연성 회로 기판의 제조 방법.
삭제
제1 회로 소자와 제2 회로 소자; 및
상기 제1 회로 소자와 접속되어 상기 제1 회로 소자와의 접속면과 평행하게 연장되는 제1 영역, 상기 제2 회로 소자와 접속되고 상기 제2 회로 소자와의 접속면과 평행하게 연장되는 제2 영역 및 상기 제1 영역과 상기 제2 영역을 연결하되, 90 도 내지 180도의 각도로 벤딩되는 벤딩 영역을 포함하는 연성 회로 기판을 포함하되,
상기 연성 회로 기판은,
베이스 필름;
상기 베이스 필름의 적어도 일면 상에 형성된 복수의 배선 패턴;
상기 복수의 배선 패턴을 덮도록 형성된 제1 도금층;
상기 벤딩 영역 내에, 상기 제1 도금층을 덮도록 형성되는 제1 보호층; 및
상기 제1 보호층이 형성되지 않은 상기 제1 도금층을 덮도록 형성되는 제2 도금층을 포함하되,
상기 벤딩 영역 내의 상기 제1 도금층은 0.05~0.25um의 두께로 형성되고,
상기 제2 도금층은 상기 제1 도금층보다 두껍게 형성되는 전자 장치.
제 11항에 있어서,
상기 연성 회로 기판의 벤딩 영역은, 곡률 반경이 0.01mm 내지 0.49mm이 되도록 벤딩되는 전자 장치.
제 11항에 있어서,
상기 연성 회로 기판의 제1 영역 및 제2 영역의 적어도 일부가 서로 접촉하도록 대향되는 전자 장치.