KR102349035B1 - 설정된 마진을 기준으로 메모리의 리프레시 - Google Patents

설정된 마진을 기준으로 메모리의 리프레시 Download PDF

Info

Publication number
KR102349035B1
KR102349035B1 KR1020197035937A KR20197035937A KR102349035B1 KR 102349035 B1 KR102349035 B1 KR 102349035B1 KR 1020197035937 A KR1020197035937 A KR 1020197035937A KR 20197035937 A KR20197035937 A KR 20197035937A KR 102349035 B1 KR102349035 B1 KR 102349035B1
Authority
KR
South Korea
Prior art keywords
memory cells
array
state
memory
voltage
Prior art date
Application number
KR1020197035937A
Other languages
English (en)
Other versions
KR20190138702A (ko
Inventor
마르코 스포르진
파올로 아마토
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20190138702A publication Critical patent/KR20190138702A/ko
Application granted granted Critical
Publication of KR102349035B1 publication Critical patent/KR102349035B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/104—Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4062—Parity or ECC in refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

본 개시는 메모리의 리프레시와 관련된 장치 및 방법을 포함한다. 예시적인 장치는 어레이 내의 메모리 셀들의 일부가 기준 전압보다 큰 임계 전압을 갖는 것에 응답하여 메모리 셀들의 어레이를 리프레시할 수 있다.

Description

설정된 마진을 기준으로 메모리의 리프레시
본 개시는 일반적으로 메모리 디바이스에 관한 것으로, 보다 구체적으로는 메모리의 리프레시를 위한 장치 및 방법에 관한 것이다.
메모리 디바이스는 일반적으로 컴퓨터 또는 다른 전자 디바이스에서 내부, 반도체, 집적 회로로 제공된다. 휘발성 및 비-휘발성 메모리를 포함하여 많은 다른 유형의 메모리가 존재한다. 휘발성 메모리는 그의 데이터를 유지하기 위해 전원이 필요할 수 있으며 특히 랜덤 액세스 메모리(RAM), 동적 랜덤 액세스 메모리(DRAM) 및 동기식 동적 랜덤 액세스 메모리(SDRAM)를 포함한다. 비-휘발성 메모리는 전원이 공급되지 않을 때 저장된 데이터를 유지함으로써 영구적인 데이터를 제공할 수 있으며 특히 낸드(NAND) 플래시 메모리, NOR 플래시 메모리, 판독 전용 메모리(ROM), EEPROM(Electrically Erasable Programmable ROM), EPROM(Erasable Programmable ROM) 및 PCRAM(phase change random access memory), 저항성 랜덤 액세스 메모리(RRAM) 및 자기 저항 랜덤 액세스 메모리(MRAM)와 같은 저항 가변 메모리를 포함할 수 있다.
메모리는 또한 광범위한 전자 어플리케이션들을 위한 휘발성 및 비-휘발성 데이터 저장소로 활용된다. 비-휘발성 메모리는 예를 들어 개인용 컴퓨터, 휴대용 메모리 스틱, 디지털 카메라, 휴대폰, MP3 플레이어와 같은 휴대용 음악 플레이어 영화 플레이어 및 다른 전자 기기에서 사용될 수 있다. 메모리 셀들은 어레이로 배열될 수 있으며, 어레이는 메모리 디바이스에 사용된다.
메모리는 컴퓨팅 디바이스에 사용되는 메모리 시스템의 일부일 수 있다. 메모리 시스템은 예를 들어 DRAM과 같은 휘발성 및/또는 예를 들어 플래시 메모리 또는 RRAM과 같은 비-휘발성 메모리를 포함할 수 있다.
도 1a는 본 개시의 다수의 실시 예들에 따른 메모리 시스템을 포함하는 컴퓨팅 시스템 형태의 장치의 블록 다이어그램이다.
도 1b는 본 개시의 다수의 실시 예들에 따른 메모리 디바이스 형태의 장치의 블록 다이어그램이다.
도 2는 본 개시의 다수의 실시 예에 따른 메모리 셀 어레이의 일부의 블록 다이어그램이다.
도 3은 본 개시의 다수의 실시 예들에 따라 메모리에서 리프레시를 수행하는 것과 관련된 다이어그램을 도시한다.
본 개시는 메모리에서의 리프레시와 관련된 장치 및 방법을 포함한다. 예시적인 장치는 어레이 내의 메모리 셀들의 일부가 기준 전압보다 큰 임계 전압을 갖는 것에 응답하여 메모리 셀들의 어레이를 리프레시 할 수 있다.
본 개시의 하나 이상의 실시 예들에서, 제어기는 어레이 내의 메모리 셀들의 일부가 기준 전압보다 큰 임계 전압을 갖는 것에 응답하여 메모리 셀들의 어레이를 리프레시하도록 구성될 수 있다. 제어기는 예를 들어 제1 상태 및/또는 제2 상태로 프로그래밍된 메모리 셀들을 리프레시하도록 구성될 수 있다. 제어기는 또한 메모리 셀 어레이의 일부에 전류를 인가하고 메모리 셀 어레이의 일부의 전압을 측정하도록 구성될 수 있다. 전류는 설정된 시간 동안(예를 들어, 주기적으로) 인가되거나 연속적으로 인가될 수 있다. 제어기는 메모리 셀 어레이의 일부가 기준 전압보다 큰 임계 전압을 갖는 것에 응답하여 어레이의 메모리 셀들을 리프레시하도록 구성될 수 있다. 리프레시 동작은 메모리 셀을 이전에 프로그래밍된 상태로 재 프로그래밍하는 것을 포함할 수 있다. 메모리 셀 어레이를 리프레시하면 메모리 셀 어레이의 판독 마진(read margin)을 향상시킬 수 있다.
본 개시의 하나 이상의 실시 예들에서, 제어기는 메모리 셀 어레이 내의 메모리 셀들(예를 들어, 메모리 셀들의 모니터 어레이)의 일부와 관련된 전압을 측정하고, 전압이 기준 전압의 설정된 마진 내에 있는 것에 응답하여 메모리 셀 어레이를 리프레시하도록 구성된다. 메모리 셀들과 관련된 임계 전압은 시간이 지남에 따라 변화하여 인접한 데이터 상태와 관련된 판독 마진을 감소 및/또는 제거할 수 있다. 따라서, 본 개시의 실시 예에 따르면, 리프레시 동작이 인접 데이터 상태와 관련된 판독 마진을 재 설립하기 위해 사용될 수 있다. 메모리 셀들의 일부는 병렬로 연결될 수 있다. 하나 이상의 실시 예들에서, 모니터 어레이의 메모리 셀들의 수는 기준 전압에 의존할 수 있다.
하나 이상의 실시 예들에서, 다른 메모리 셀 어레이가 리프레시 동작 동안 데이터를 저장하는데 사용될 수 있다. 제어기는 예를 들어 리프레시 동작 동안 데이터를 저장하는 버퍼를 포함할 수 있다. 하나 이상의 실시 예들에서, 메모리 디바이스는 리프레시 동작 동안 데이터를 저장하는 버퍼를 포함할 수 있다. 또한, NAND 플래시 메모리 디바이스와 같은 다른 메모리 디바이스가 리프레시 동작 동안 데이터를 저장하는데 사용될 수 있다.
본 개시의 다음의 상세한 설명에서, 본 명세서의 일부를 형성하고 본 개시의 다수의 실시 예가 어떻게 실시될 수 있는지를 예시적으로 도시하는 첨부 도면을 참조한다. 이들 실시 예들은 당업자가 본 개시의 실시 예를 실시할 수 있도록 충분히 상세하게 설명되고, 다른 실시 예들이 이용될 수 있고 프로세스, 전기 및/또는 구조적 변경이 본 개시의 범위를 벗어나지 않고 이루어질 수 있음을 이해해야 한다.
본원에서 사용되는 바와 같이, "다수의" 것들은 그러한 것들 중 하나 이상을 지칭할 수 있다. 예를 들어, 다수의 메모리 디바이스들은 하나 이상의 메모리 디바이스를 지칭할 수 있다. 또한, 특히 도면의 참조 번호와 관련하여 본원에 사용된 "M", "N", "S", "T", "X", "Y"와 같은 지시자는 그렇게 지정된 다수의 특정 특징이 본 개시의 다수의 실시 예에 포함될 수 있음을 나타낸다.
본 명세서의 도면은 첫 번째 숫자 또는 숫자들은 도면 숫자에 대응하고 나머지 숫자는 도면에서 요소 또는 구성 요소를 식별하는 번호 부여 규칙을 따른다. 상이한 도면들 사이의 유사한 요소 또는 구성 요소는 유사한 숫자를 사용함으로써 식별될 수 있다. 이해할 수 있는 바와 같이, 본 명세서의 다양한 실시 예들에 도시된 요소는 본 개시의 다수의 추가 실시 예들을 제공하기 위해 추가, 교환 및/또는 제거될 수 있다. 또한, 도면들에 제공된 요소들의 비율 및 상대적인 스케일은 본 개시의 다양한 실시 예들을 예시하기 위한 것이며 제한적인 의미로 사용되지 않아야 한다.
도 1a는 본 개시의 하나 이상의 실시 예들에 따른, 다수의 메모리 시스템들 (104-1, ..., 104-N) 형태의 장치를 포함하는 컴퓨팅 시스템(100)의 기능 블록 다이어그램이다. 본원에 사용된 "장치"는 예를 들어 회로 또는 회로들, 다이 또는 다이들, 모듈 또는 모듈들, 디바이스 또는 디바이스들 또는 시스템과 같은 시스템들과 같은 다양한 구조 또는 구조들의 조합을 지칭 할 수 있지만, 이에 제한되지는 않는다. 도 1a에 도시된 실시 예에서, 메모리 시스템들(104-1, ..., 104-N)은 메모리 디바이스들(110-1, ..., 110-X, 110-Y)과 같은 하나 이상의 메모리 장치들을 포함할 수 있다. 메모리 디바이스들(110-1, ..., 110-X, 110-Y)은 휘발성 메모리 및/또는 비-휘발성 메모리를 포함할 수 있다. 다수의 실시 예들에서, 메모리 시스템들(104-1, ??, 104-N)은 멀티-칩 디바이스를 포함할 수 있다. 멀티-칩 디바이스는 다수의 상이한 메모리 유형들을 포함할 수 있다. 예를 들어, 메모리 시스템은 임의의 유형의 모듈 상에 비-휘발성 또는 휘발성 메모리를 갖는 다수의 칩들을 포함할 수 있다. 도 1a에서, 메모리 시스템(104-1)은 채널들 (112-1)을 통해 호스트(102)에 연결되고 메모리 디바이스들(110-1, ..., 110-X)을 포함할 수 있다. 예를 들어, 메모리 디바이스(110-1)는 비-휘발성 교차점 어레이 메모리 디바이스일 수 있고, 메모리 디바이스(110-X)는 NAND 플래시 메모리 디바이스일 수 있다. 이 예시에서, 각각의 메모리 디바이스(110-1, ..., 110-X, 110-Y)는 제어기(114)를 포함한다. 제어기(114)는 호스트(102)로부터 커맨드를 수신하고 메모리 디바이스에서 커맨드의 실행을 제어할 수 있다. 호스트(102)는 커맨드를 메모리 디바이스들(110-1, ..., 110-X, 110-Y)로 전송할 수 있다. 예를 들어, 호스트는 동일한 채널(예를 들어, 채널(112-1))에서 동일한 메모리 시스템에 있는 비-휘발성 교차점 어레이 메모리 디바이스 및 NAND 플래시 메모리 디바이스와 통신할 수 있다.
도 1a에 도시된 바와 같이, 호스트(102)는 메모리 시스템들(104-1, ..., 104-N)에 연결될 수 있다. 다수의 실시 예들에서, 각각의 메모리 시스템(104-1, ..., 104-N)은 채널을 통해 호스트(102)에 연결될 수 있다. 도 1a에서, 메모리 시스템(104-1)은 채널(112-1)을 통해 호스트(102)에 연결되고 메모리 시스템(104-N)은 채널(112-N)을 통해 호스트(102)에 연결된다. 호스트(102)는 다른 호스트 시스템 중에서 랩톱 컴퓨터, 개인용 컴퓨터, 디지털 카메라, 디지털 기록 및 재생 장치, 휴대 전화, PDA, 메모리 카드 판독기, 인터페이스 허브일 수 있고, 메모리 액세스 디바이스(예를 들어, 프로세서)를 포함할 수 있다. 당업자는 "프로세서"가 병렬 처리 시스템, 다수의 코프로세서 등과 같은 하나 이상의 프로세서를 의도할 수 있음을 이해할 것이다.
호스트(102)는 메모리 시스템들(104-1, ..., 104-N)과 통신하기 위한 호스트 제어기(108)를 포함한다. 호스트 제어기(108)는 채널(112-1, ...., 112-N)을 통해 커맨드를 메모리 디바이스들 (112-1, ..., 112-N)로 전송할 수 있다. 호스트 제어기(108)는 특히 데이터를 판독, 기록 및 소거하기 위해 메모리 디바이스들(110-1, ..., 110-X, 110-Y) 및 각각의 메모리 디바이스(110-1, ..., 110-X, 110-Y) 상의 제어기(114)와 통신할 수 있다. 물리적 호스트 인터페이스는 메모리 시스템들(104-1, ..., 104-N)과 물리적 호스트 인터페이스를 위한 호환 가능한 리셉터(receptor)를 갖는 호스트(102) 사이에서 제어, 어드레스, 데이터 및 다른 신호를 전달하기 위한 인터페이스를 제공할 수 있다. 신호는 데이터 버스 및/또는 어드레스 버스와 같은 다수의 버스들 상에서 예를 들어 채널들(112-1, ..., 112-N)을 통해 호스트(102)와 메모리 디바이스들(110-1, ..., 110-X, 110-Y ) 사이에서 통신될 수 있다.
메모리 디바이스 상의 호스트 제어기(108) 및/또는 제어기(114)는 제어 회로(예를 들어, 하드웨어, 펌웨어 및/또는 소프트웨어)를 포함할 수 있다. 하나 이상의 실시 예들에서, 호스트 제어기(108) 및/또는 제어기(114)는 물리적 인터페이스를 포함하는 인쇄 회로 기판에 연결된 주문형 집적 회로(application specific integrated circuit, ASIC)일 수 있다. 또한, 각 메모리 디바이스(110-1, ..., 110-X, 110-Y)는 휘발성 및/또는 비-휘발성 메모리의 버퍼(116)를 포함할 수 있다. 버퍼(116)는 판독 커맨드 및/또는 기록 커맨드의 실행 중에 사용되는 데이터를 버퍼링하는데 사용될 수 있다. 버퍼(116)는 신호, 어드레스 신호(예를 들어, 판독 및/또는 기록 커맨드) 및/또는 데이터(예를 들어, 기록 데이터)를 저장하도록 구성될 수 있다. 버퍼는 커맨드가 실행되는 동안 신호 및/또는 데이터를 일시적으로 저장할 수 있다.
메모리 디바이스들(110-1, ..., 110-X, 110-Y)는 메모리 시스템을 위한 메인 메모리를 제공할 수 있거나 메모리 시스템 전체에 걸쳐 추가 메모리 또는 저장소로서 사용될 수 있다. 각 메모리 디바이스(110-1, ..., 110-X, 110-Y)는 하나 이상의 메모리 셀(예를 들어, 비-휘발성 메모리 셀) 어레이들을 포함할 수 있다. 어레이는 예를 들어 NAND 아키텍처를 갖는 플래시 어레이일 수 있다. 실시 예들은 특정 유형의 메모리 디바이스로 제한되지 않는다. 예를 들어, 메모리 디바이스는 특히 RAM, ROM, DRAM, SDRAM, PCRAM, RRAM 및 플래시 메모리를 포함할 수 있다.
도 1a의 실시 예는 본 개시의 실시 예를 모호하게 하지 않도록 도시되지 않은 추가 회로를 포함할 수 있다. 예를 들어, 메모리 시스템들(104-1, ..., 104-N)은 I/O 회로를 통해 I/O 연결 상으로 제공된 어드레스 신호를 래칭(latching)하기 위한 어드레스 회로를 포함할 수 있다. 어드레스 신호들은 메모리 디바이스들 (110-1, ..., 110-X, 110-Y)에 액세스하기 위해 로우 디코더 및 컬럼 디코더에 의해 수신 및 디코딩될 수 있다. 어드레스 입력 연결들의 수는 메모리 디바이스들(110-1, ..., 110-X, 110-Y)의 밀도 및 아키텍처에 의존 할 수 있음을 당업자는 이해할 것이다.
도 1b는 본 개시의 다수의 실시 예들에 따른 메모리 디바이스 형태의 장치의 블록 다이어그램이다. 도 1b에서, 메모리 디바이스(110)는 제어기(114) 및 메모리 셀 어레이(117)를 포함할 수 있다. 제어기(114)는 버퍼(116)일 수 있는 SRAM 메모리와 같은 메모리 및/또는 모니터 회로(118)를 포함할 수 있다. 어레이(117)는 하나 이상의 메모리 셀 어레이들을 포함할 수 있다. 하나 이상의 어레이들은 비-휘발성 메모리 어레이들 및/또는 휘발성 메모리 어레이들일 수 있다. 어레이(117)는 모니터 어레이(113)를 포함 할 수 있다. 모니터 어레이(113)는 비트 라인을 통해 병렬로 함께 연결된 메모리 셀들을 포함할 수 있다. 다수의 실시 예들에서, 모니터 어레이(113)와 관련된 전압을 측정하기 위해 모니터 어레이(113)에 전류가 인가될 수 있다. 어레이(117) 및 모니터 어레이(113)는 전압이 기준 전압의 설정된 마진 내에 있는 것에 응답하여 리프레시 될 수 있다.
어레이(117) 및/또는 모니터 어레이(113)는 리프레시 동작 동안 셀 데이터를 저장하는데 사용될 수 있는 버퍼를 포함할 수 있다. 버퍼는 제어기(114)로부터 커맨드를 수신할 수 있고, 모니터 회로(118)는 모니터 어레이(113)에 전류를 인가하기 위한 커맨드를 실행하도록 구성될 수 있다.
도 2는 본 개시의 다수의 실시 예들에 따른 메모리 셀들(207)의 어레이(201)의 일부의 블록 다이어그램이다. 어레이(201)는 본원에서 워드 라인으로 지칭될 수 있는 제1 복수의 도전성 라인들(예를 들어, 액세스 라인들)(203-0, 203-1, ..., 203-T)과 본원에서 비트 라인으로 지칭될 수 있는 제2 복수의 도전성 라인들(예를 들어, 데이터/감지 라인들(205-0, 205-1, ..., 205-M))의 교차점들에 위치된 메모리 셀들(207)을 갖는 2 단자 교차점 어레이일 수 있다. 부호 N과 M은 다양한 값들을 가질 수 있다. 실시 예들은 특정 개수의 워드 라인들 및/또는 비트 라인들로 제한되지 않는다. 도시된 바와 같이, 워드 라인들(203-0, 203-1, ..., 203-T)은 서로 평행하고 서로 실질적으로 평행한 비트 라인들 (205-0, 205-1, ..., 205-S)에 직교한다; 그러나, 실시 예들이 이에 제한되지 않는다. 도전성 라인들은 도전성 재료(예를 들어, 금속 재료)를 포함할 수 있다. 도전성 재료의 예는 다른 도전성 재료들 중에서 텅스텐, 구리, 티타늄, 알루미늄 및/또는 이들의 조합을 포함하지만 이에 제한되지는 않는다.
각각의 메모리 셀(207)은 본원에 설명 된 다수의 실시 예들에 따라 선택 디바이스(예를 들어, 액세스 디바이스)와 직렬로 연결된 메모리 소자(예를 들어, 저항성 메모리 소자)를 포함할 수 있다. 메모리 소자 및 선택 디바이스는 본원에서 추가로 논의된다.
선택 디바이스는 데이터 프로그래밍과 같은 동작(예를 들어, 기록 및/또는 데이터 감지(예를 들어, 판독 동작))을 수행하기 위해 메모리 소자를 선택/선택 해제하도록 동작(예를 들어, 켜기/끄기)될 수 있다. 선택 디바이스는 다른 디바이스들 중에서도 다이오드, 바이폴라 접합 트랜지스터, MOS 트랜지스터 및/또는 오보닉(Ovonic) 임계 스위치일 수 있다. 동작에서, 메모리 셀들(207)에 데이터를 프로그래밍하거나 및/또는 그로부터 데이터를 판독하기 위해 적절한 전압 및/또는 전류 신호(예를 들어, 펄스)가 비트 라인 및 워드 라인에 인가 될 수 있다. 메모리 셀들(207)은 설정(set) 상태(예를 들어, 낮은 저항) 또는 재설정(reset) 상태(예를 들어, 높은 저항)로 프로그래밍될 수 있다. 예로서, 어레이(201)의 메모리 셀(207)에 의해 저장된 데이터는 선택 디바이스를 켜고 메모리 소자를 통해 흐르는 전류를 감지함으로써 결정될 수 있다. 판독되는 메모리 셀(207)에 대응되는 비트 라인 상에서 감지된 전류는 특정 데이터 상태(예를 들어, 이진 값)에 대응할 수 있는 메모리 소자의 저항 레벨(예를 들어, 저항 가변 물질의 저항 레벨)에 대응한다. 어레이(201)는 당업자에게 이해되는 바와 같이 도 2에 도시된 것과 다른 아키텍처를 가질 수 있다.
어레이(201)는 2 차원 어레이일 수 있다. 예를 들어, 어레이(201)의 메모리 셀들(207)은 액세스 라인들(203-0, 203-1, ..., 203-T) 및 데이터/감지 라인들(205-0, 205-1, ..., 205-S) 사이의 단일 레벨에서 배열될 수 있다. 어레이(201)는 3 차원 어레이일 수 있다. 예를 들어, 어레이의 메모리 셀들은 멀티 레벨들로 배열될 수 있으며, 멀티 레벨들 각각은 교차점 아키텍처로 구성된 메모리 셀들을 갖는다. 본 개시의 이러한 3 차원 어레이 실시 예들에 있어서, 예를 들어, 메모리 셀들의 수직 스트링(vertical string)은 메모리 셀들의 수직 스트링에 결합된 복수의 액세스 라인 및 데이터 라인에 결합될 수 있다.
액세스 라인들(203-0, 203-1, ..., 203-T) 및 데이터/감지 라인들(205-0, 205-1, ..., 205-S)은 어레이(201)의 (예를 들어, 인접하게 또는 예를 들어 아래에 형성된) 기판 재료에 형성되며 액세스 라인 및/또는 데이터/센스 감지 상의 다양한 신호들(예를 들어, 전압 및/또는 전류)을 해석하는데 사용되는 디코딩 회로에 연결될 수 있다. 예로서, 디코딩 회로들은 액세스 라인들 상의 신호들을 디코딩하기 위한 로우 디코딩 회로들 및 데이터/감지 라인들 상에서 신호들을 디코딩하기 위한 컬럼 디코딩 회로들을 포함할 수 있다.
본 개시에서 사용된 바와 같이, 기판 재료라는 용어는 실리콘-온-절연체(silicon-on-insulator, SOI) 또는 실리콘-온-사파이어(silicon-on-sapphire, SOS) 기술, 도핑 및 도핑되지 않은 반도체, 베이스 반도체 기반에 의해 지지되는 실리콘의 에피택셜 층, 기존의 금속 산화물 반도체(conventional metal oxide semiconductors, CMOS)(예를 들어, 금속 백엔드가 있는 CMOS 프런트 엔드) 및/또는 다른 반도체 구조 및 기술을 포함할 수 있다. 예를 들어 어레이(201)의 동작과 관련된 디코드 회로와 같은 다양한 요소들(예를 들어, 트랜지스터 및/또는 회로)은 베이스 반도체 구조 또는 기반에 영역 또는 접합을 형성하기 위한 공정 단계들을 통해 기판 재료 내에/상에 형성될 수 있다.
메모리 셀들(207)은 원자 재료 증착(ALD), 물리 기상 증착 (PVD), 화학 기상 증착 (CVD), 초임계 유체 증착 (SFD), 분자 빔 에피텍시(MBE), 패턴화, 에칭, 충전, 화학 기계적 평탄화(CMP), 이들의 조합, 및/또는 다른 적합한 공정과 같은 다양한 공정 기술들을 사용하여 형성될 수 있다. 본 개시의 다수의 실시 예들에 따르면, 재료들은 원 위치에서 성장될 수 있다.
도 3은 본 개시의 다수의 실시 예들에 따라 메모리에서 리프레시를 수행하는 것과 관련된 다이어그램을 도시한다. 모니터 회로(예를 들어, 도 1b의 모니터 회로(118))는 메모리 셀 어레이(예를 들어, 메모리 셀들의 모니터 어레이)에서 메모리 셀들의 일부의 임계 전압(330)을 추적할 수 있다. 메모리 셀들(예를 들어, 모니터 어레이)의 일부의 임계 전압(330)을 추적하는 것은 메모리 셀 어레이의 일부에 전류를 인가하고 메모리 셀들의 일부와 관련된 전압을 측정하도록 구성된 제어기를 통해 실행될 수 있다. 전류는 설정된 시간 동안(예를 들어, 주기적으로) 인가되거나 연속적으로 인가될 수 있다. 제어기는 메모리 셀들(예를 들어, 모니터 어레이)의 일부가 기준 전압보다 큰 임계 전압 및/또는 임계 전압들을 갖는 것에 응답하여 어레이의 메모리 셀들의 일부를 리프레시하도록 구성될 수 있다. 메모리 셀 어레이를 리프레시하면 메모리 셀 어레이의 판독 마진을 향상시킬 수 있다.
모니터 어레이의 메모리 셀들은 특정 데이터 상태로(예를 들어, 제1 상태 전압(326) 또는 제2 상태 전압(322)으로) 프로그래밍 될 수 있다. 예시를 위한 이 예에서, 모니터 어레이의 메모리 셀들은 초기에 제1 상태 전압(326)으로 프로그래밍된다. 그러나, 실시 예들은 초기에 제1 상태 전압(326)으로 프로그래밍된 메모리 셀로 제한되지 않는다. 제어기(예를 들어, 도 1b의 제어기(114))는 기준 전압(324)보다 큰 임계 전압(330)을 갖는 모니터 어레이의 메모리 셀에 응답하여 메모리 셀 어레이를 리프레시할 수 있다. 기준 전압(324)은 임계 전압(330)이 제2 상태 전압(322)의 설정된 마진(334) 내에 있는 것에 의해 결정될 수 있다(예를 들어, 제2 상태에 대한 기준 전압). 설정된 마진(334)은 제1 상태(326)로 프로그래밍된 메모리 셀들이 제2 상태 전압(322)에 도달하기 전에 리프레시 동작을 수행하기에 충분한 시간을 갖도록 메모리 디바이스의 속도 및 크기에 의존할 수 있다. 모니터 어레이 내의 메모리 셀들의 임계 전압 (330)이 기준 전압(324)에 도달하면, 리프레시 동작이 가능해질 수 있다(328). 리프레시 동작은 메모리 셀 어레이의 적어도 일부를 이전에 프로그래밍된 데이터 상태로 재 프로그래밍할 수 있다. 예를 들어, 상태(326)로 프로그래밍되고 시간에 따른 임계 전압 변화를 갖는 메모리 셀은, 도 3에 도시된 바와 같이, 리프레시 동작 동안 그들의 임계 전압이 상태(326)로 복귀하도록 프로그래밍될 수 있다. 리프레시 동작이 완료되면(332), 메모리 셀 어레이는 이전에 프로그래밍된 상태로 프로그래밍될 수 있다. 이 예시에서, 상태(326)로 초기에 프로그래밍된 어레이의 메모리 셀들은 상태(326)와 관련된 임계 전압으로 재 프로그래밍될 수 있다. 그러나, 메모리 셀들이 초기에 상태(322)로 프로그래밍되었다면, 메모리 셀들은 리프레시 동작 동안 상태(322)와 연관된 임계 전압으로 프로그래밍될 수 있다. 하나 이상의 실시 예들에서, 어레이의 제1 수의 메모리 셀들은 상태(326)로 프로그래밍될 수 있고/있거나 어레이의 제2 수의 메모리 셀들은 상태(322)로 프로그래밍될 수 있다. 리프레시 동작 동안, 어레이의 제1 수의 메모리 셀들은 제1 상태 전압(326)으로 재 프로그래밍될 수 있고/있거나 제2 수의 메모리 셀들은 제2 상태 전압(322)으로 재 프로그래밍될 수 있다.
하나 이상의 실시 예들에서, 모니터링되는 메모리 셀들의 부분은 하나 이상의 모니터 어레들이 내에 있을 수 있다. 모니터 어레이의 메모리 셀들은 비트 라인을 통해 병렬로 연결될 수 있다. 하나 이상의 실시 예들에서, 모니터 어레이의 메모리 셀들의 수는 기준 전압에 의존할 수 있다.
특정 실시 예들이 여기에 예시되고 설명되었지만, 당업자는 동일한 결과를 달성하기 위해 계산된 배열이 도시된 특정 실시 예를 대신할 수 있음을 이해할 것이다. 본 개시는 본 개시의 다양한 실시 예들의 적응 또는 변형을 포함하도록 의도된다. 상기 설명은 제한적인 것이 아니라 예시적인 방식으로 이루어진 것으로 이해되어야 한다. 상기 실시 예들과 본 명세서에서 구체적으로 설명되지 않은 다른 실시 예들의 조합은 상기 설명을 검토할 때 당업자에게 자명할 것이다. 본 개시의 다양한 실시 예들의 범위는 상기 구조 및 방법이 사용되는 다른 응용을 포함한다. 그러므로, 본 개시의 다양한 실시 예들의 범위는 첨부된 청구 범위를 참조하여 그러한 청구 범위가 부여되는 전체 범위의 등가물과 함께 결정되어야 한다.
전술한 상세한 설명에서, 다양한 특징들은 본 개시를 간소화하기 위해 단일 실시 예에서 함께 그룹화된다. 이 개시 방법은 본 개시의 기술된 실시 예가 각 청구항에 명시적으로 언급된 것보다 더 많은 특징을 사용해야 한다는 의도를 반영하는 것으로 해석되어서는 안 된다. 오히려, 다음의 청구 범위가 반영하는 바와 같이, 본 발명의 주제는 단일의 개시된 실시 예의 모든 특징보다 적다. 따라서, 이하의 청구 범위는 상세한 설명에 포함되며, 각 청구 범위는 그 자체가 별도의 실시 예로서 존립한다.

Claims (20)

  1. 장치에 있어서,
    제1 부분 및 제2 부분을 포함하는 메모리 셀들의 어레이 - 상기 메모리 셀들의 어레이의 제1 부분은 모니터 어레이임 -; 및
    선택 디바이스를 통해 제1 상태로만 상기 어레이의 제1 부분의 메모리 셀들을 프로그래밍하고 - 상기 제1 상태와 관련된 전압은 기준 전압보다 낮음 -;
    상기 선택 디바이스를 통해 상기 제1 상태 및 제2 상태로 상기 어레이의 제2 부분의 메모리 셀들을 프로그래밍하고 - 상기 제2 상태와 관련된 전압은 상기 기준 전압보다 크고, 상기 제2 상태로 프로그래밍된 상기 메모리 셀들의 어레이의 제2 부분의 메모리 셀들의 하나 이상의 임계 전압은 시간이 지남에 따라 상기 기준 전압으로부터 멀어지도록 증가함 -;
    상기 메모리 셀들의 어레이의 제1 부분이 상기 기준 전압의 설정된 마진 내에 있게 되도록 증가하는 하나 이상의 임계 전압을 갖는 것에 응답하여 모니터 회로를 통해 상기 메모리 셀들의 어레이의 제1 부분 및 제2 부분의 리프레시 동작을 가능하게 하고;
    상기 제1 상태로 프로그래밍된 상기 메모리 셀들의 어레이의 제2 부분의 메모리 셀의 임계 전압이 상기 제2 상태와 관련된 전압에 도달하기 전에 상기 메모리 셀들의 제1 부분 및 제2 부분에 대한 상기 리프레시 동작을 완료하도록 구성되는 제어기를 포함하는, 장치.
  2. 제1항에 있어서, 상기 기준 전압은 상기 임계 전압이 상기 제2 상태의 상기 설정된 마진 내에 있는 것에 의해 결정되는, 장치.
  3. 제1항에 있어서, 상기 제어기는 상기 제1 상태로 프로그래밍된 메모리 셀들을 리프레시하도록 구성되는, 장치.
  4. 제1항에 있어서, 상기 제어기는 상기 제2 상태로 프로그래밍된 메모리 셀들을 리프레시하도록 구성되는, 장치.
  5. 제1항에 있어서, 상기 제어기는 상기 제1 상태 및 상기 제2 상태로 프로그래밍된 메모리 셀들을 리프레시하도록 구성되는, 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 메모리 셀들의 어레이의 제1 부분에 전류가 인가되는, 장치.
  7. 제6항에 있어서, 상기 메모리 셀들의 어레이의 제1 부분의 전압은 상기 전류가 인가된 후에 측정되는, 장치.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 메모리 셀들의 어레이의 제1 부분이 상기 기준 전압에서 상기 설정된 마진을 뺀 것보다 큰 임계 전압을 갖는 것에 응답하여 상기 메모리 셀들의 어레이의 제1 부분이 리프레시되는, 장치.
  9. 장치에 있어서,
    제1 수의 메모리 셀들 및 제2 수의 메모리 셀들을 포함하는 메모리 셀들의 어레이 - 상기 제1 수의 메모리 셀들은 모니터 어레이에 포함됨 -; 및
    상기 메모리 셀들의 어레이에 결합된 제어기를 포함하고, 상기 제어기는,
    선택 디바이스를 통해 제1 상태로만 상기 제1 수의 메모리 셀들을 프로그래밍하고 - 상기 제1 상태와 관련된 전압은 기준 전압보다 낮음 -;
    상기 선택 디바이스를 통해 상기 제1 상태 및 제2 상태로 상기 제2 수의 메모리 셀들을 프로그래밍하고 - 상기 제2 상태와 관련된 전압은 상기 기준 전압보다 크고, 상기 제2 상태로 프로그래밍된 상기 제2 수의 메모리 셀들의 메모리 셀들의 하나 이상의 임계 전압은 시간이 지남에 따라 상기 기준 전압으로부터 멀어지도록 증가함 -;
    모니터 회로를 통해 상기 메모리 셀들의 어레이의 제1 수의 메모리 셀들과 관련된 전압을 측정하고;
    상기 측정된 상기 제1 수의 메모리 셀들과 관련된 전압이 상기 기준 전압의 설정된 마진 내에 있도록 증가하는 것에 응답하여 상기 모니터 회로를 통해 상기 제1 수의 메모리 셀들 및 상기 제2 수의 메모리 셀들의 리프레시 동작을 가능하게 하고;
    상기 제1 상태로 프로그래밍된 상기 제2 수의 메모리 셀들의 메모리 셀의 임계 전압이 상기 제2 상태와 관련된 전압에 도달하기 전에 상기 리프레시 동작을 완료하도록 구성된, 장치.
  10. 제9항에 있어서, 상기 제1 수의 메모리 셀들은 상기 제1 상태로 프로그램된 메모리 셀들과 비트 라인 상에 있고 상기 제1 상태로 프로그램된 상기 메모리 셀들과 병렬로 연결되는, 장치.
  11. 삭제
  12. 장치에 있어서,
    제1 수의 메모리 셀들 및 제2 수의 메모리 셀들을 포함하는 메모리 셀들의 어레이 - 상기 제1 수의 메모리 셀들은 모니터 어레이에 포함됨 -; 및
    상기 메모리 셀들의 어레이에 결합된 제어기를 포함하고, 상기 제어기는,
    선택 디바이스를 통해 제1 상태로만 상기 제1 수의 메모리 셀들을 프로그래밍하고 - 상기 제1 상태와 관련된 전압은 기준 전압보다 낮음 -;
    상기 선택 디바이스를 통해 상기 제1 상태 및 제2 상태로 상기 제2 수의 메모리 셀들을 프로그래밍하고 - 상기 제2 상태와 관련된 전압은 상기 기준 전압보다 크고, 상기 제2 상태로 프로그래밍된 상기 제2 수의 메모리 셀들의 메모리 셀들의 하나 이상의 임계 전압은 시간이 지남에 따라 상기 기준 전압으로부터 멀어지도록 증가함 -;
    상기 선택 디바이스를 통해 상기 메모리 셀들의 어레이의 상기 제1 수의 메모리 셀들에 전류를 인가하고;
    모니터 회로를 통해 상기 메모리 셀들의 어레이의 상기 제1 수의 메모리 셀들과 관련된 전압을 측정하고;
    상기 측정된 상기 제1 수의 메모리 셀들과 관련된 전압이 상기 기준 전압의 설정된 마진 내에 있도록 증가하는 것에 응답하여 상기 모니터 회로를 통해 상기 제1 수의 메모리 셀들 및 상기 제2 수의 메모리 셀들의 리프레시 동작을 가능하게 하고;
    상기 제1 상태로 프로그래밍된 상기 메모리 셀들의 어레이의 제2 수의 메모리 셀들의 메모리 셀의 임계 전압이 상기 제2 상태와 관련된 전압에 도달하기 전에 상기 리프레시 동작을 완료하도록 구성된, 장치.
  13. 제12항에 있어서, 상기 장치는 상기 리프레시 동작 동안 셀 데이터를 저장하는 다른 메모리 셀들의 어레이를 포함하는, 장치.
  14. 제12항에 있어서, 상기 제어기는 상기 리프레시 동작 동안 셀 데이터를 저장하는 버퍼를 포함하는, 장치.
  15. 제12항에 있어서, 상기 메모리 셀들의 어레이는 상기 리프레시 동작 동안 셀 데이터를 저장하는 버퍼를 포함하는, 장치.
  16. 방법에 있어서,
    선택 디바이스를 통해 제1 상태로만 메모리 셀들의 어레이의 제1 수의 메모리 셀들을 프로그래밍하는 단계 - 상기 제1 상태와 관련된 전압은 기준 전압보다 낮음 -;
    상기 선택 디바이스를 통해 상기 제1 상태 및 제2 상태로 상기 메모리 셀들의 어레이의 제2 수의 메모리 셀들을 프로그래밍하는 단계 - 상기 제2 상태와 관련된 전압은 상기 기준 전압보다 크고, 상기 제2 상태로 프로그래밍된 상기 제2 수의 메모리 셀들의 메모리 셀들의 하나 이상의 임계 전압은 시간이 지남에 따라 상기 기준 전압으로부터 멀어지도록 증가함 -;
    상기 선택 디바이스를 통해 상기 메모리 셀들의 어레이의 제1 수의 메모리 셀들에 전류를 인가하는 단계 - 상기 제1 수의 메모리 셀들은 모니터 어레이에 포함됨 -;
    모니터 회로를 통해 메모리 셀들의 어레이의 제1 수의 메모리 셀들과 관련된 전압을 측정하는 단계;
    상기 제1 수의 메모리 셀들과 관련된 전압이 상기 기준 전압의 설정된 마진 내에 있도록 증가하는 것이 응답하여 상기 모니터 회로를 통해 상기 메모리 셀들의 어레이의 리프레시 동작을 가능하는 단계; 및
    상기 제1 상태로 프로그래밍된 상기 메모리 셀들의 어레이의 제2 수의 메모리 셀들의 메모리 셀의 임계 전압이 제2 상태와 관련된 전압에 도달하기 전에 상기 메모리 셀들의 어레이의 리프레시 동작을 완료하는 단계를 포함하고,
    상기 설정된 마진은 상기 메모리 셀들의 어레이를 리프레시하는 것을 완료하기 위한 시간의 양에 기초하고, 상기 설정된 마진은 상기 기준 전압에 도달하기 전에 리프레시 동작을 할 수 있을 정도의 시간을 갖도록 메모리 디바이스의 속도 및 크기에 기초하고, 상기 메모리 디바이스는 상기 메모리 셀들의 어레이 및 상기 모니터 어레이를 포함하는, 방법.
  17. 삭제
  18. 삭제
  19. 제16항에 있어서, 상기 방법은 상기 제1 수의 메모리 셀들과 관련된 전압을 결정하기 위해 연속적으로 그리고 설정된 시간 기간 이후에 상기 전류를 인가하는 단계를 더 포함하는, 방법.
  20. 삭제
KR1020197035937A 2017-05-09 2018-05-04 설정된 마진을 기준으로 메모리의 리프레시 KR102349035B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/590,143 US10147475B1 (en) 2017-05-09 2017-05-09 Refresh in memory based on a set margin
US15/590,143 2017-05-09
PCT/US2018/031015 WO2018208584A2 (en) 2017-05-09 2018-05-04 Refresh in memory based on a set margin

Publications (2)

Publication Number Publication Date
KR20190138702A KR20190138702A (ko) 2019-12-13
KR102349035B1 true KR102349035B1 (ko) 2022-01-10

Family

ID=64097406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197035937A KR102349035B1 (ko) 2017-05-09 2018-05-04 설정된 마진을 기준으로 메모리의 리프레시

Country Status (5)

Country Link
US (2) US10147475B1 (ko)
EP (1) EP3622516A4 (ko)
KR (1) KR102349035B1 (ko)
CN (1) CN110770835A (ko)
WO (1) WO2018208584A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021111159A1 (en) * 2019-12-03 2021-06-10 Micron Technology, Inc. Memory device and method for operating the same
CN112564462A (zh) * 2020-12-07 2021-03-26 矽力杰半导体技术(杭州)有限公司 应用于电源芯片中的通信控制电路
KR20220151056A (ko) * 2021-05-04 2022-11-14 삼성전자주식회사 메모리 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080151669A1 (en) * 2006-12-20 2008-06-26 Spansion Llc Use of periodic refresh in medium retention memory arrays

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6714473B1 (en) * 2001-11-30 2004-03-30 Cypress Semiconductor Corp. Method and architecture for refreshing a 1T memory proportional to temperature
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
US6961277B2 (en) * 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
KR100542701B1 (ko) 2003-11-18 2006-01-11 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 문턱전압 측정 방법
US7259982B2 (en) * 2005-01-05 2007-08-21 Intel Corporation Reading phase change memories to reduce read disturbs
JP4282612B2 (ja) * 2005-01-19 2009-06-24 エルピーダメモリ株式会社 メモリ装置及びそのリフレッシュ方法
US8036013B2 (en) * 2005-03-30 2011-10-11 Ovonyx, Inc. Using higher current to read a triggered phase change memory
US7495944B2 (en) * 2005-03-30 2009-02-24 Ovonyx, Inc. Reading phase change memories
US7280390B2 (en) * 2005-04-14 2007-10-09 Ovonyx, Inc. Reading phase change memories without triggering reset cell threshold devices
EP1717817B8 (en) * 2005-04-29 2016-05-18 Micron Technology, Inc. A semiconductor memory device with information loss self-detect capability
US7558149B2 (en) * 2006-01-24 2009-07-07 Macronix International Co., Ltd. Method and apparatus to control sensing time for nonvolatile memory
KR100800145B1 (ko) 2006-05-22 2008-02-01 주식회사 하이닉스반도체 셀프 리프레쉬 주기 제어 회로 및 그 방법
EP1895541A1 (en) * 2006-09-01 2008-03-05 STMicroelectronics S.r.l. Method for reading phase change memories and phase change memory
KR100830580B1 (ko) * 2006-10-20 2008-05-21 삼성전자주식회사 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법
KR100799018B1 (ko) 2006-12-27 2008-01-28 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 자기 보상 방법
US7969769B2 (en) * 2007-03-15 2011-06-28 Ovonyx, Inc. Multi-terminal chalcogenide logic circuits
US7813167B2 (en) * 2008-03-21 2010-10-12 Micron Technology, Inc. Memory cell
US7796424B2 (en) * 2007-06-21 2010-09-14 Qimonda North America Corp. Memory device having drift compensated read operation and associated method
US8737151B2 (en) * 2007-07-26 2014-05-27 Unity Semiconductor Corporation Low read current architecture for memory
US8767450B2 (en) * 2007-08-21 2014-07-01 Samsung Electronics Co., Ltd. Memory controllers to refresh memory sectors in response to writing signals and memory systems including the same
JP5159224B2 (ja) * 2007-09-21 2013-03-06 株式会社東芝 抵抗変化メモリ装置
JP2009140564A (ja) * 2007-12-06 2009-06-25 Toshiba Corp Ｎａｎｄ型フラッシュメモリおよびメモリシステム
US7646632B2 (en) * 2007-12-21 2010-01-12 Qimonda Ag Integrated circuit for setting a memory cell based on a reset current distribution
US8194492B2 (en) * 2008-04-08 2012-06-05 Samsung Electronics Co., Ltd. Variable resistance memory device and system
KR20090126587A (ko) * 2008-06-04 2009-12-09 삼성전자주식회사 상 변화 메모리 장치 및 그것의 읽기 방법
US7920414B2 (en) * 2008-06-06 2011-04-05 Ovonyx, Inc. Asymmetric-threshold three-terminal switching device
US7839673B2 (en) * 2008-06-06 2010-11-23 Ovonyx, Inc. Thin-film memory system having thin-film peripheral circuit and memory controller for interfacing with a standalone thin-film memory
US8351250B2 (en) * 2008-08-28 2013-01-08 Ovonyx, Inc. Programmable resistance memory
US7719913B2 (en) * 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US7995381B2 (en) * 2008-10-27 2011-08-09 Infineon Technologies Ag Method of programming resistivity changing memory
US8809829B2 (en) * 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) * 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US7894254B2 (en) * 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8634235B2 (en) * 2010-06-25 2014-01-21 Macronix International Co., Ltd. Phase change memory coding
KR101772019B1 (ko) * 2010-09-14 2017-08-28 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 리프레시 제어 방법
US8649212B2 (en) * 2010-09-24 2014-02-11 Intel Corporation Method, apparatus and system to determine access information for a phase change memory
US8787070B2 (en) * 2011-04-13 2014-07-22 Panasonic Corporation Reference cell circuit and variable resistance nonvolatile memory device including the same
KR20120128014A (ko) * 2011-05-16 2012-11-26 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 메모리 시스템의 동작 방법
US10359949B2 (en) 2011-10-31 2019-07-23 Apple Inc. Systems and methods for obtaining and using nonvolatile memory health information
US8792272B2 (en) 2012-01-30 2014-07-29 HGST Netherlands B.V. Implementing enhanced data partial-erase for multi-level cell (MLC) memory using threshold voltage-drift or resistance drift tolerant moving baseline memory data encoding
US9111612B2 (en) * 2012-03-07 2015-08-18 Rambus Inc. Direct relative measurement of memory durability
US8743600B2 (en) * 2012-04-24 2014-06-03 Being Advanced Memory Corporation Processors and systems using cell-refreshed phase-change memory
US20130318418A1 (en) * 2012-05-22 2013-11-28 Politecncio di Milano Adaptive error correction for phase change memory
KR20140080945A (ko) * 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US9076545B2 (en) 2013-01-17 2015-07-07 Sandisk Tecnologies Inc. Dynamic adjustment of read voltage levels based on memory cell threshold voltage distribution
KR102079370B1 (ko) * 2013-02-05 2020-02-20 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 쓰기 방법
US9136015B2 (en) 2013-04-24 2015-09-15 Apple Inc. Threshold adjustment using data value balancing in analog memory device
KR102170857B1 (ko) * 2013-08-19 2020-10-29 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
US9257175B2 (en) * 2013-09-26 2016-02-09 Intel Corporation Refresh of data stored in a cross-point non-volatile memory
KR20150044475A (ko) * 2013-10-16 2015-04-27 에스케이하이닉스 주식회사 저항성 메모리 장치 및 동작 방법 방법과 이를 포함하는 시스템
US9230688B2 (en) * 2013-11-08 2016-01-05 Micron Technology, Inc. Determining an age of data stored in memory
US9275730B2 (en) * 2014-04-11 2016-03-01 Micron Technology, Inc. Apparatuses and methods of reading memory cells based on response to a test pulse
KR102285994B1 (ko) 2014-05-13 2021-08-06 삼성전자주식회사 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
US9324426B2 (en) * 2014-06-02 2016-04-26 Integrated Silicon Solution, Inc. Method for improving sensing margin of resistive memory
US9373393B2 (en) * 2014-06-05 2016-06-21 Integrated Silicon Solution, Inc. Resistive memory device implementing selective memory cell refresh
KR102178832B1 (ko) * 2014-07-22 2020-11-13 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
US9431121B2 (en) * 2014-10-24 2016-08-30 Micron Technology, Inc. Read voltage adjustment
KR102264162B1 (ko) * 2014-10-29 2021-06-11 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
US10438658B2 (en) * 2014-12-26 2019-10-08 Intel Corporation Refresh logic to refresh only memory cells having a first value
US9613691B2 (en) * 2015-03-27 2017-04-04 Intel Corporation Apparatus and method for drift cancellation in a memory
US9589634B1 (en) * 2016-03-31 2017-03-07 Intel Corporation Techniques to mitigate bias drift for a memory device
US10373679B1 (en) * 2016-05-24 2019-08-06 SK Hynix Inc. Electronic device and method for reading data of resistive memory cell including drift recovery
KR102493820B1 (ko) * 2016-06-08 2023-02-01 에스케이하이닉스 주식회사 메모리 장치, 이의 동작 방법 및 메모리 콘트롤러의 동작 방법
US9824767B1 (en) * 2016-06-29 2017-11-21 Intel Corporation Methods and apparatus to reduce threshold voltage drift

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080151669A1 (en) * 2006-12-20 2008-06-26 Spansion Llc Use of periodic refresh in medium retention memory arrays

Also Published As

Publication number Publication date
US10147475B1 (en) 2018-12-04
EP3622516A2 (en) 2020-03-18
CN110770835A (zh) 2020-02-07
WO2018208584A3 (en) 2019-01-17
EP3622516A4 (en) 2021-01-13
US11158363B2 (en) 2021-10-26
KR20190138702A (ko) 2019-12-13
US20180330774A1 (en) 2018-11-15
US20180366177A1 (en) 2018-12-20
WO2018208584A2 (en) 2018-11-15

Similar Documents

Publication Publication Date Title
US10431286B2 (en) Refresh in non-volatile memory
US9735202B1 (en) Implementation of VMCO area switching cell to VBL architecture
US9595325B2 (en) Apparatus and methods for sensing hard bit and soft bits
WO2014130604A1 (en) Smart read scheme for memory array sensing
US10409676B1 (en) SRAM bit-flip protection with reduced overhead
US9442663B2 (en) Independent set/reset programming scheme
US10026478B1 (en) Biasing scheme for multi-layer cross-point ReRAM
KR102349035B1 (ko) 설정된 마진을 기준으로 메모리의 리프레시
US9590014B2 (en) Resistance variable memory cell structures and methods
US20140192588A1 (en) Nonvolatile Memory Device and Read Method Thereof
KR20120012709A (ko) 메모리 장치, 이의 프리차지 제어 방법, 및 이를 포함하는 장치들
US10192616B2 (en) Ovonic threshold switch (OTS) driver/selector uses unselect bias to pre-charge memory chip circuit and reduces unacceptable false selects
KR20210080581A (ko) 작은 페이지 버퍼를 이용한 높은 대역폭 동작을 위한 교차점 메모리 아키텍처
US20210165577A1 (en) Sensing operations in memory
US10600456B2 (en) Program operations in memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant