KR102268872B1 - 기억장치 시스템, 그 제어 방법, 정보처리장치 및 기억매체 - Google Patents

기억장치 시스템, 그 제어 방법, 정보처리장치 및 기억매체 Download PDF

Info

Publication number
KR102268872B1
KR102268872B1 KR1020180006825A KR20180006825A KR102268872B1 KR 102268872 B1 KR102268872 B1 KR 102268872B1 KR 1020180006825 A KR1020180006825 A KR 1020180006825A KR 20180006825 A KR20180006825 A KR 20180006825A KR 102268872 B1 KR102268872 B1 KR 102268872B1
Authority
KR
South Korea
Prior art keywords
power
state
power saving
memory device
storage device
Prior art date
Application number
KR1020180006825A
Other languages
English (en)
Other versions
KR20180087845A (ko
Inventor
미노루 하시모토
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20180087845A publication Critical patent/KR20180087845A/ko
Application granted granted Critical
Publication of KR102268872B1 publication Critical patent/KR102268872B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
    • H04N1/00888—Control thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3221—Monitoring of peripheral devices of disk drive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
    • H04N1/00888—Control thereof
    • H04N1/00891—Switching on or off, e.g. for saving power when not in use
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Power Sources (AREA)
  • Facsimiles In General (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Memory System (AREA)

Abstract

기억장치 시스템의 서브CPU는, SATA브리지에 접속된 기억장치가 HDD(제1타입)인지 SSD(제2타입)인지를 미리 판별한다. 서브CPU는, 기억장치의 타입을 구별하지 않는 전력 절약 이행 지시를, SATA콘트롤러를 통해 메인CPU로부터 수신하면, 기억장치를 전력 절약상태에 이행시키는 전력제어를 행하도록, 판별한 타입에 대응한 전력제어부에 지시한다. 서브CPU는, 판별한 타입이 HDD일 경우에는, GPIO에 전력제어를 지시하고, 판별한 타입이 SSD일 경우에는, SATA호스트I/F에, 기억장치를 전력 절약상태에 이행시킨다.

Description

기억장치 시스템, 그 제어 방법, 정보처리장치 및 기억매체{STORAGE SYSTEM, METHOD OF CONTROLLING SAME, INFORMATION PROCESSING APPARATUS, AND STORAGE MEDIUM}
본 발명은, 기억장치 시스템, 그 제어 방법, 정보처리장치, 및 기억매체에 관한 것으로, 특히, 기억장치의 전력 절약 제어에 관한 것이다.
최근, 프린터나 MFP(복합기)등으로 대표된 화상형성장치에서는, 국제 에너지 스타 프로그램, 블루 엔젤, ErP지령 등의 국제 표준을 지원하기 위해서, 특히 처리를 행하지 않고 있을 때의 소비 전력을 억제하는 것이 중요한 과제다. 화상형성장치에 탑재되는 기억장치로서, HDD(하드 디스크 드라이브)뿐만 아니라, SSD(솔리드 스테이트 드라이브)도 검토중이다.
기억장치에 대한 인터페이스로서 보급되고 있는 SATA(Serial ATA)를 이용한 HDD에서는, 전원의 ON/OFF동작에 의해 높은 전력 절약 효과가 얻어지는 것이 알려져 있다. 그러나, 전원을 ON 또는 OFF하는 동작에 대한 HDD의 내구성에 기인하여, ON/OFF동작을 실행가능한 횟수에는 제한이 있다. 이 때문에, HDD의 전원의 ON/OFF동작을 빈번하게 행하지 않는 것이 필요하므로, HDD의 미사용시에 전원을 OFF상태에 이행시키기 위한 타임아웃 값은 비교적으로 긴 값(예를 들면, 10분)으로 설정된다.
한편, SSD에서 채용된 SATA인터페이스는 DEVSLP(Device Sleep)를 지원하고, 전력 절약 제어용의 DEVSLP신호에 따라 SSD를 전력 절약상태(DEVSLP상태)에 이행시키는 것이 가능하다. DEVSLP 상태에 있는 SSD의 소비 전력은, 전원 OFF상태와 같은 정도로 낮다. 이 때문에, SSD에서는, 전원의 ON/OFF동작 대신에, DEVSLP이 전력 절약 제어에 채용될 경우가 있다. 일반적으로, HDD와 달리, SSD에는 전원의 ON/OFF동작 또는 DEVSLP신호의 어서트(assert)/니게이트(negate)(ON상태에의 전환/OFF상태에의 전환)를 실행가능한 횟수에 제한이 없다. 이 때문에, SSD의 미사용시에 SSD를 전력 절약상태에 이행시키기 위한 타임아웃 값은, 제로 또는 단시간의 값으로 설정가능하다.
상술한 바와 같은 화상형성장치에서는, 기억장치의 제어 구성으로서, 장치전체를 제어하는 메인CPU와 (1개이상의) 기억장치와의 사이에 SATA브리지와 같은 콘트롤러를 설치하는 구성이 채용되는 경우가 있다. 이러한 구성에서는, 콘트롤러가, 접속된 각 기억장치에 관한 전원의 ON/OFF동작을 개별로 제어함으로써, 전력 절약 제어가 실현된다(예를 들면, 일본 특허공개2012-94063호 공보 참조).
메인CPU와 기억장치와의 사이에, SATA브리지와 같은 콘트롤러를 설치하는 구성에서는, 메인CPU로부터 콘트롤러에 기억장치의 전력 절약 제어에 관한 지시가 보내진다. 그러나, 메인CPU로부터의 지시는, 통상, 콘트롤러에 접속된 기억장치의 타입(HDD 또는 SSD)을 구별하지 않기 때문에, 해당 지시에 따라서 행해진 전력 절약 제어가, 대상이 되는 기억장치에 부적당한 경우가 있다. 또한, 복수의 기억장치가 콘트롤러에 접속될 경우에, 메인CPU로부터 기억장치에의 액세스 요구는, 통상, 액세스처인 그 기억장치를 구별하지 않고 있다. 이러한 경우에, 액세스처가 아닌 기억장치에 있어서 쓸데 없는 전력소비가 생길 가능성이 있다.
본 발명은, 상술한 문제를 감안하여 이루어졌다. 본 발명은, 기억장치 시스템에 설치된 기억장치의 타입에 적합한 전력 절약 제어를 행할 수 있도록 하는 기술을 제공한다.
본 발명의 일 측면에 따른 기억장치 시스템은, 제어 회로에 의해 제어되는 기억장치; 전력 절약상태에의 이행 횟수가 수명에 영향을 주는 제1타입의 기억장치에 대응한 전력제어를 행하는 제1전력제어수단; 상기 제1전력제어수단에 의한 전력제어와는 다르고, 상기 전력 절약상태에의 이행 횟수에 의한 수명에의 영향이 상기 제1타입의 기억장치보다 적은 제2타입의 기억장치에 대응하는, 전력제어를 행하는 제2전력제어수단; 및 상기 기억장치가 상기 제1타입인지 상기 제2타입인지를 판별하고, 상기 기억장치를 제어하는 제어수단을 구비하고, 상기 제어수단은, 상기 기억장치를 전력 절약상태에 이행시키는 이행 지시이며, 상기 기억장치의 타입을 구별하지 않는 상기 이행 지시를, 상기 제어 회로로부터 수신하면, 상기 기억장치를 상기 전력 절약상태에 이행시키는 전력제어를 행하도록, 판별한 타입에 대응하는 전력제어수단에 지시한다.
본 발명의 다른 측면에 따른 기억장치 시스템의 제어방법은, 상기 기억장치 시스템이, 제어 회로에 의해 제어되는 기억장치; 전력 절약상태에의 이행 횟수가 수명에 영향을 주는 제1타입의 기억장치에 대응한 전력제어를 행하는 제1전력제어수단; 및 상기 제1전력제어수단에 의한 전력제어와는 다르고, 상기 전력 절약상태에의 이행 횟수에 의한 수명에의 영향이 상기 제1타입의 기억장치보다 적은 제2타입의 기억장치에 대응하는, 전력제어를 행하는 제2전력제어수단을 구비하고, 상기 방법은, 상기 기억장치가 상기 제1타입인지 상기 제2타입인지를 판별하는 단계; 및 상기 기억장치를 전력 절약상태에 이행시키는 이행 지시이며, 상기 기억장치의 타입을 구별하지 않는 상기 이행 지시를, 상기 제어 회로로부터 수신하면, 상기 기억장치를 상기 전력 절약상태에 이행시키는 전력제어를 행하도록, 판별한 타입에 대응하는 전력제어수단에 지시하는 단계를 포함한다.
본 발명의 또 다른 측면에 따른 정보처리장치는, 자기식 기억장치와 반도체 기억장치를 접속 가능한 정보처리장치로서, 하드웨어 프로세서; 및 상기 하드웨어 프로세서로부터 입력된 소정의 신호에 따라, 상기 자기식 기억장치 및 상기 반도체 기억장치에 대하여 각각 다른 전력제어를 야기하는 동작을 실행하는 메모리 콘트롤러를 구비한다.
본 발명에 의해, 기억장치 시스템에 설치된 기억장치의 타입에 적합한 전력 절약 제어를 행하는 것이 가능하게 된다. 이에 따라, 기억장치의 전력 절약 제어에 따라 전력 절약효과를 향상시키는 것이 가능하게 된다.
본 발명의 또 다른 특징들은, (첨부도면을 참조하여) 이하의 실시예들의 설명으로부터 명백해질 것이다.
도 1은 MFP의 구성 예를 나타내는 블록도다.
도 2는 기억장치 시스템의 구성 예를 나타내는 블록도다.
도 3은 비교 예의 전력 절약 제어에 있어서의 기억장치의 소비 전력의 천이와 제어 신호의 예를 나타낸다.
도 4는 제1실시예에 따른 전력 절약 제어에 있어서의 기억장치의 소비 전력의 천이와 제어 신호의 예를 나타낸다.
도 5는 제1실시예에 따른 전력 절약 제어에 관련되는 초기화처리의 순서를 나타내는 흐름도다.
도 6은 제1실시예에 따른 전력 절약 제어를 위한 처리 순서를 나타내는 흐름도다.
도 7은 제2실시예에 따른 전력 절약 제어에 있어서의 기억장치의 소비 전력의 천이와 제어 신호의 예를 나타낸다.
도 8은 제2실시예에 따른 전력 절약 제어에 관련되는 초기화처리의 순서를 나타내는 흐름도다.
도 9는 제2실시예에 따른 기억장치의 전력 절약 제어를 위한 처리 순서를 나타내는 흐름도다.
이하, 첨부된 도면을 참조해서 본 발명의 실시예들을 상세하게 설명한다. 이하의 실시예들은 첨부된 청구항의 범위를 한정하는데 있는 것이 아니고, 또 그 실시예들에서 설명된 특징들의 조합의 모두가 본 발명의 해결수단에 대해 반드시 필수적인 것은 아니라는 것을 주목해야 한다.
제1실시예
제1실시예에서는, 정보처리장치의 일례로서, 인쇄(프린트)기능, 복사(카피)기능, 독취(스캔)기능, 화상송신 기능, 화상보존 기능 등의 다수의 기능을 가지는 화상형성장치(화상처리장치)인 복합기(MFP)에 대해서 설명한다. 이때, 본 실시예는, MFP뿐만 아니라, 인쇄 장치(프린터), 복사기, 팩시밀리 장치, PC등의 정보처리장치에도 적용가능하다.
<MFP>
도 1은, 본 실시예에 따른 MFP(101)의 구성 예를 나타내는 블록도다. MFP(101)에는, 시스템 버스에 접속된 디바이스로서, 스캔 화상처리부(103), 메인CPU(104), 메모리(105), 플래시ROM(플래시 메모리)(115), 조작부(106), 프린트 화상처리부(107), SATA(Serial ATA)콘트롤러(111), 전원제어부(114), 타이머(120), 및 네트워크 인터페이스(I/F)(109)가 구비되어 있다. MFP(1O1)에는, 스캐너부(102), 프린터부(108), 스위치(전원 스위치)(117a, 117b), 기억장치 시스템(119)(전원제어 시스템), 및 전원부(118)가 구비되어 있다. 스캐너부(102), 프린터부(108), 및 기억장치 시스템(119)은, 각각, 스캔 화상처리부(103), 프린트 화상처리부(107), 및 SATA콘트롤러(111)에 접속되어 있다.
MFP(101)는, 스캐너부(102)에 의해 생성된 화상 데이터, 또는 네트워크I/F(109)를 통해 외부장치로부터 수신한 화상 데이터에 근거하여, 프린터부(108)에 따라 화상을 시트에 인쇄하는 프린트 기능을 가진다. 또한, MFP(101)는, 스캐너부(102)에 의해 생성된 화상 데이터를, 네트워크I/F(109)를 통해 외부장치에 송신하거나, 또는 기억장치(기억장치113a, 113b)에 보존하는 스캔 기능을 가진다.
스캐너부(102)는, 시트 원고의 화상을 광학적으로 읽어내서 해당 화상에 대응하는 화상 데이터를 생성하고 나서, 스캔 화상처리부(103)에 송신한다. 스캔 화상처리부(103)는, 스캐너부(102)로부터 수신한 화상 데이터에 화상 처리를 실시한 후에, 해당 화상 데이터를 네트워크I/F(109) 또는 SATA콘트롤러(111)에 송신한다. 프린트 화상처리부(107)는, 스캔 화상처리부(103) 또는 네트워크I/F(109)로부터 수신한 화상 데이터에 화상 처리를 실시한 후에, 해당 화상 데이터를 프린터부(108)에 송신한다. 프린터부(108)는, 프린트 화상처리부(107)로부터 수신한 화상 데이터에 근거하여 시트에 화상을 인쇄한다.
메인CPU(104)는, MFP(101) 전체를 제어한다. 메모리(105)는, DRAM(Dynamic Random Access Memory)이며, 메인CPU(104)에 의해 실행되는 제어 프로그램이 격납되고, 데이터가 일시적으로 격납되는 워크 에어리어로서 이용된다. 플래시ROM(115)은, 메인CPU(1O4)에 의해 실행되는 프로그램, 및 사용되는 설정 정보가 격납된다. 조작부(106)는, 유저에 대하여 MFP(101)의 정보를 통지하고, 유저로부터의 조작을 접수한다. 타이머(120)는, 메인CPU(104)에 의한 시간 측정(일정시간의 계측)에 사용된다.
네트워크 인터페이스(I/F)(109)는, LAN(11O)을 통해 정보기기(116)등의 외부장치와 통신을 행하는 통신 인터페이스다. MFP(101)는, LAN(local area network)(110)에 접속되고, LAN(110)을 통하여, 정보기기(116)등의 외부장치와 통신가능하다. LAN(110)은, 유선LAN이여도 무선LAN이여도 좋다. 정보기기(116)는, 예를 들면 PC이며, LAN(110)을 통하여, MFP(101)로부터 스캔 화상을 수신할 수 있고, MFP(101)에 인쇄 잡을 송신할 수 있다.
SATA콘트롤러(111)는, SATA(Serial ATA)규격에 준거한 주변기기를 제어함과 아울러, 그러한 주변기기에 대한 데이터의 송/수신을 행한다. 기억장치 시스템(119)은, SATA브리지(112) 및 기억장치(113a, 113b)를 구비한다. 기억장치 시스템(119)은, 메인CPU(104)에 의해 1개의 기억장치로서 인식된다. 메인CPU(104)는, SATA콘트롤러(111) 및 SATA브리지(112)를 통해 기억장치(113a, 113b)에 액세스한다. 메인CPU(104)는, 기억장치 시스템(119)이 구비하는 기억장치의 전력 절약 제어에 관한 지시 및 해당 기억장치에 대한 액세스 요구를 기억장치 시스템(119)에 송신함으로써, 기억장치 시스템(119)을 제어한다. 본 실시예에서는, 메인CPU(104)는, 기억장치(기억장치113a, 113b)를 제어하는 하드웨어 프로세서 또는 제어 회로의 일례다. SATA브리지(112)는, 하드웨어 프로세서로부터 입력된 소정의 신호에 따라, 자기식 기억장치(본 실시예에서는 기억장치113a) 및 반도체 기억장치(본 실시예에서는 기억장치113b)에 대하여 각각 다른 전력제어를 야기하는 메모리 콘트롤러의 일례다.
또한, 본 실시예에서는, 기억장치 시스템(119)에 2개의 기억장치가 설치되는 예를 나타내고 있지만, 기억장치의 수는 1개이여도 3개이상이여도 좋다. 본 실시예에서는, 기억장치113a가 HDD(하드 디스크 드라이브), 기억장치113b이 SSD(솔리드 스테이트 드라이브)인 예를 나타내고 있다.
SATA 브리지(112)는, SATA콘트롤러(111)와 기억장치113a, 113b의 각각과의 사이의 통신을 중계함과 아울러, 기억장치113a, 113b의 전력제어를 지원한다. 기억장치113a, 113b는, SATA콘트롤러(111) 및 SATA브리지(112)의 지시에 따라, 내부의 기억 매체에 데이터를 기록함과 아울러, 내부의 기억 매체로부터 데이터를 판독한다.
전원제어부(114)는, 전원부(118)로부터 MFP(101)내의 각 디바이스에의 전력공급을 제어한다. 본 실시예는, 특히, 전원부(118)로부터 기억장치(113a, 113b)에의 전력공급의 제어를 대상으로 삼고 있다. 전원부(118)는, 상용전원으로부터 입력된 교류 전력을 직류 전력으로 변환하여, MFP(101)내의 각 디바이스에 공급한다.
스위치117a, 117b는, 각각, FET, 릴레이 등으로 구성되고, 기억장치113a, 113b에의 전력의 공급 상태를 제어하기 위한 스위치다. 전원제어부(114)로부터의 지시에 따라, 스위치117a, 117b의 도통 상태(ON상태)와 비도통 상태(OFF상태)와의 사이의 전환이 제어된다. 스위치117a(스위치117b)가 ON상태일 경우, 전원부(118)로부터 기억장치113a(기억장치113b)에 전력이 공급된다. 그에 반해서, 스위치117a(스위치117b)가 OFF상태일 경우, 전원부(118)로부터 기억장치113a(기억장치113b)에의 전력의 공급이 정지한다(전력의 공급이 행해지지 않는다).
<기억장치 시스템(119)의 구성>
도 2는, 기억장치 시스템(119)의 구성 예를 나타내는 블록도다. 기억장치 시스템(119)은, SATA디바이스I/F(201), SATA호스트I/F(202a, 202b), 서브CPU(203), GPIO(범용 입/출력)(204), 메모리(205), 플래시ROM(206), 및 타이머(207)를 구비한다.
SATA 디바이스I/F(201)는, SATA규격에 준거한 주변기기로서 행동하고, SATA 버스(208)를 통해 SATA콘트롤러(111)와의 통신(데이터의 송/수신)을 행한다. 또한, SATA디바이스I/F(201)는, SATA콘트롤러(111)로부터 전용의 신호 선을 통하여, SSD용에 확장되어 있고 SATA규격에 준거한, DEVSLP(Device Sleep)신호(209)의 입력을 수신한다.
메인CPU(104)는, SATA콘트롤러(111)로부터 출력된 DEVSLP 신호(209)의 신호 레벨을 제어함으로써, 기억장치를 전력 절약 모드(전력 절약상태)에 이행시키는 이행 지시를 기억장치 시스템(119)에 송신할 수 있다. 또한, 메인CPU(104)는, DEVSLP신호(209)의 신호 레벨을 제어 함으로써, 기억장치를 전력 절약상태로부터 복귀시키는 복귀 지시를 기억장치 시스템(119)에 송신할 수 있다. 또한, 후술하는 것 같이, 메인CPU(104)가 송신한 이행 지시 및 복귀 지시에 대해서, 기억장치의 타입(HDD 또는 SSD)을 구별하지 않고 있다. 본 실시예에서는, 기억장치 시스템(119)의 전력 절약 제어에 SATA규격에 준거하는 DEVSLP신호를 사용하는 예를 나타내고 있지만, 다른 신호선 또는 버스를 사용해도 좋다.
SATA 호스트I/F202a, 202b는, 각각, 기억장치113a, 113b를 제어한다. SATA 호스트I/F202a, 202b는, 각각, SATA버스210a, 210b를 통해 기억장치113a, 113b와의 통신(데이터의 송/수신)을 행한다. 또한, SATA호스트I/F202a, 202b는, 각각, 서브CPU(203)에 의해 제어되는 DEVSLP신호211a, 211b를, 전용의 신호 선을 통해 기억장치113a, 113b에 출력한다. 서브CPU(203)는, DEVSLP신호211a, 211b의 신호 레벨을 제어 함으로써, 기억장치113a, 113b에 대하여, 전력 절약 모드(전력 절약상태)에의 이행 또는 전력 절약 모드로부터의 복귀를 지시할 수 있다.
본 실시예에서는, 기억장치113a는 HDD이며, DEVSLP에 비대응이다. 이에 따라, DEVSLP신호211a는, 기억장치113a에서는 사용되지 않는다. 한편, 기억장치113b는 DEVSLP를 지원하는 SSD다. 이에 따라, DEVSLP신호211b는, 기억장치113b 내부에 배치된 전원제어부(215)에 입력된다. 기억장치113b는, 전원제어부(215)의 이외에, SATA디바이스I/F(214), 플래시ROM(216), 및 기억 제어부(217)를 구비한다. SATA 디바이스I/F(214)는, SATA버스(210b)에 접속되어 있다. 플래시ROM(216)은, 기억소자(기억 매체)이다. 기억 제어부(217)는, 기억장치113b를 제어한다.
전원제어부(215)는, DEVSLP신호(211b)에 따라, 기억장치113b의 전력 절약 제어를 행한다. 전원제어부(215)는, DEVSLP신호(211b)이 어서트 되었다(OFF상태로부터 ON상태로 전환되었다)는 것을 검지했을 경우, 전원제어부(215)이외(기억장치내의 일부의 디바이스이외)의 부분에 전력이 공급되지 않도록 하는 제어를 행한다. 다시 말해, 전원제어부(215)는, 전원제어부(215)에만 전력이 공급되도록 제어하는 것으로, 기억장치(113b)를 전력 절약상태에 이행시킨다. 이 전력 절약상태를 "DEVSLP상태"라고 칭한다. 그에 반해서, 전원제어부(215)는, DEVSLP신호(211b)가 니게이트되었다(ON상태로부터 OFF상태로 전환되었다)는 것을 검지했을 경우, 전원제어부(215)이외의 부분에의 전력공급을 시작하는 제어를 행하는 것으로, 기억장치(113b)를, 비전력 절약상태인 통상 전력상태에 복귀시킨다.
서브CPU(203)는, SATA브리지(112) 전체를 제어한다. 메모리(205)는, 서브CPU(203)에 의해 실행되는 제어 프로그램이 격납됨과 아울러, 데이터가 일시적으로 격납되는 워크 에어리어로서 이용된다. 플래시ROM(206)은, 서브CPU(203)에 의해, 실행된 프로그램, 및 사용되는 설정 정보가 격납된다.
GPIO(204)는, 서브CPU(203)로부터의 지시에 따라, 2개의 GPIO신호(212a, 212b)를 사용하여서, 전원제어부(114)에 지시를 보내는 것이 가능하다. 전원제어부(114)는, GPIO(204)로부터 출력된 GPIO신호(212a)의 신호 레벨에 따라, 스위치(117a)에 출력하는 스위치 제어 신호(213a)의 신호 레벨을 변화시키는 것으로, 스위치(117a)의 ON/OFF를 제어한다. 전원제어부(114)는, GPIO(204)로부터 출력된 GPIO신호(212b)의 신호 레벨에 따라, 스위치(117b)에 출력하는 스위치 제어 신호(213b)의 신호 레벨을 변화시키는 것으로, 스위치(117b)의 ON/OFF를 제어한다. 이렇게 하여, 전원부(118)로부터 기억장치113a, 113b에의 전력공급의 ON/OFF제어가 행해진다.
본 실시예에서는, GPIO(204)는, 후술하는 제1타입의 기억장치(HDD)에 대응하는 전력제어를 행하는 제1전력제어 유닛의 일례다. 또한, 제1전력제어 유닛에는, 전원제어부(114) 및 스위치(117a, 117b)가 구비되어도 좋다. SATA 호스트I/F(202a, 202b)는, 후술하는 제2타입의 기억장치(SSD)에 대응하는 전력제어이며, 제1전력제어 유닛과는 다른 전력제어를 행하는 제2전력제어 유닛의 일례다. 또한, 서브CPU(203)는, SATA브리지(112)에 접속된 기억장치113a, 113b가 제1타입(HDD)인지 제2타입(SSD)인지를 판별해(후술하는 도 5의 단계 S502, S503), 해당 기억장치를 제어하는 제어 유닛의 일례다.
<비교 예>
도 3은, 기억장치113a, 113b의 소비 전력의 천이와 전력 절약 제어용의 제어 신호의 예를 나타내고, 비교 예의 전력 절약 제어에 따라 얻어진 파형을 나타낸다. 여기에서는, 본 실시예에 있어서의 소비 전력의 삭감 효과를 밝히기 위해서, 우선은 비교 예에 대해서 설명한다. 본 비교 예에서는, 서브CPU(203)는, 기억장치113a, 113b가 HDD인지 SSD인지에 관계 없이, 메인CPU(104)의 제어하에 DEVSLP신호(209)에 따라 기억장치113a, 113b에의 전력공급의 ON/OFF제어를 행한다.
도 3은, 전력 절약 제어용의 제어 신호로서, 메인CPU(104)의 제어에 의한 DEVSLP신호(209)(메인 전력 절약 제어 신호), HDD용의 스위치 제어 신호(213a), 및 SSD용의 스위치 제어 신호(213b)의 파형301∼303을 각각 나타낸다. 스위치 제어 신호(213a, 213b)는, 각각, 스위치(117a, 117b)의 ON/OFF제어용의 제어 신호다. 도 3은, 기억장치113a(HDD)의 소비 전력의 시간변화를 의미하는 파형304, 및 기억장치113b(SSD)의 소비 전력의 시간변화를 의미하는 파형305도 나타낸다.
SATA 콘트롤러(111)로부터 출력된 전력 절약 제어 신호인 DEVSLP신호(209)는, 메인CPU(104)에 의해 제어된다. DEVSLP신호(209)는, 파형301과 같이, 하이(H)레벨에 대응하는 ON상태와, 로우(L)레벨에 대응하는 OFF상태와의 사이에서 변화된다. DEVSLP 신호(209)의 ON상태는, 전력 절약상태(전력 절약 모드)에 대응하고, OFF 상태는, 통상 전력상태(스탠바이 모드)에 대응한다.
도 3은, 메인CPU(1O4)가, 아래와 같이 DEVSLP신호(209)를 제어하는 예를 나타낸다. 구체적으로는, 메인CPU(104)는, HDD에의 액세스가 발생한 시각TO 및 SSD에의 액세스가 발생한 시각T4에서, 파형301과 같이, DEVSLP신호(209)를 니게이트한다(ON상태로부터 OFF상태로 전환한다). 이에 따라, 메인CPU(104)는, 기억장치 시스템(119)에 대하여, 전력 절약상태로부터의 복귀를 지시한다. 또한, 메인CPU(104)는, 상술한 바와 같이, 기억장치113a, 113b를 1개의 기억장치로서 인식하고 있다. 이 때문에, 메인CPU(104)는, 기억장치에의 액세스가 발생하면, SATA콘트롤러(111)에 DEVSLP신호(209)를 니게이트시킨다.
더욱, 메인CPU(104)는, DEVSLP신호(209)를 니게이트할 때부터 소정시간Ta(본 예에서는 10분간)가 경과하기 전에, 기억장치에의 액세스가 발생하지 않으면, DEVSLP신호(209)를 어서트한다(OFF상태로부터 ON상태로 전환한다). 다시 말해, 메인CPU(104)는, TO로부터 시간Ta경과후의 시각T3, 및 T4로부터 시간Ta경과후의 시각T7에서, 파형301과 같이, SATA콘트롤러(111)에 DEVSLP신호(209)를 어서트시킨다. 이렇게 하여, DEVSLP신호(209)가 어서트될 때까지의 기간(OFF상태에 유지되어 있는 동안)은, 기억장치113a, 113b가 전력 절약상태에 이행하는 것이 억지된다.
여기에서, 기억장치가 전력 절약상태에 이행하는 것을 소정시간Ta 억지하는 것은, 기억장치로서 사용할 수 있는 HDD에 대해서 ON/OFF동작을 실행가능한 횟수에 제한이 있기 때문이다. HDD는, 전력 절약상태(또는 전원 OFF상태)로부터 통상 전력상태에의 이행시에 스핀 업(spin up)을 행하고, 통상 전력상태로부터 전력 절약상태(또는 전원 OFF상태)에의 이행시에 스핀 다운을 행한다. 일반적으로, HDD의 스핀 업 및 스핀 다운(ON/OFF동작)은, HDD의 수명(즉, HDD가 고장날 때까지의 기간)에 영향을 준다. HDD를 빈번하게 전력 절약상태에 이행시키면, HDD가 고장날 때까지의 기간이 ON/OFF동작의 실행에 기인해서 짧아진다. 이렇게, HDD는, 전력 절약상태에의 이행 횟수가 기억장치의 수명에 영향을 주는 타입(제1타입)의 기억장치다.
이 때문에, 예를 들면, MFP(101)의 내용년수를 5년으로 하고 HDD가 약 30만회의 ON/OFF동작의 실행으로 인해 수명의 끝을 맞이한다고 했을 경우, 10분에 1회보다 짧은 빈도로 HDD를 전력 절약상태에 이행시켜서는 않되야 한다고 생각된다. 이 경우, 상술한 소정 시간Ta(전력 절약상태에의 이행을 시작할 때까지의 시간)는, 예를 들면 10분으로 설정된다. 또한, 이 시간Ta는, HDD사양이나 MFP(101)의 이용 케이스에 근거하여, 10분이외의 시간으로 설정되어도 좋다. HDD(하드 디스크 드라이브)는, 자기 헤드를 가지는 불휘발성 기억장치(자기식 기억장치)의 일례이기 때문에, 이러한 수명에의 영향을 미친다. HDD에서는, 전원의 ON 또는 OFF시에 원판(platter)과 헤드가 접촉해서 마찰이 발생한다. 또한, 전원의 ON 또는 OFF시에 열팽창이 발생할 경우가 있다. 이 때문에, 전원의 ON 또는 OFF의 횟수에 따라, 수명이 짧아진다고 말할 수 있다. 이것에 반해서, 반도체 플래시 메모리를 이용하여 실장되는 불휘발성 기억장치(반도체 기억장치)의 일례인 SSD(솔리드 스테이트 드라이브)에서는, 상술한 바와 같은 수명에의 영향이 적다고 가정하고 있다.
메인CPU(104)는, 시간Ta를, 타이머(120)를 사용해서 계측할 수 있다. 이렇게, 타이머(120)는, HDD를 보호하는데 사용된다. 본 비교 예에서는, 메인CPU(104)는, 기억장치 시스템(119)에 장착된 기억장치가 HDD인지 SSD인지를 인식하지 않고, SSD가 장착되어 있을 가능성이 있어도, HDD보호를 고려하여서, 일률적으로 타이머(120)에 근거하는 전력 절약 제어를 행한다.
또한, SSD(기억장치113b)에 대해서는, 전력 절약상태(또는 전원 OFF상태)로부터 통상 전력상태에의 이행 동작, 및 통상 전력상태로부터 전력 절약상태(또는 전원 OFF상태)에의 이행 동작(ON/OFF동작)은, SSD의 수명에 영향을 주지 않는다. 또는, 적어도, SSD에 있어서의 이행 동작으로 인해 수명에의 영향은, HDD에 있어서의 이행 동작으로 인한 수명에의 영향보다 적다. 이 때문에, SSD를 빈번하게 전력 절약상태에 이행시킨 경우에도, SSD가 고장날 때까지의 기간이, OFF/ON동작의 실행에 기인해서 HDD의 경우보다도 짧아지지 않는다. 이렇게, SSD는, 전력 절약상태에의 이행 횟수가 기억장치의 수명에 영향을 주지 않는(또는 전력 절약상태에의 이행 횟수로 인한 수명에의 영향이 HDD보다도 적은) 타입(제2타입)의 기억장치다.
다음에, 상술한 바와 같은 DEVSLP신호(209)의 제어를 전제로서, 본 비교 예에 있어서의, 서브CPU(203)에 의한 기억장치(113a, 113b)의 전력 절약 제어에 대해서 설명한다. 본 비교 예에서는, 서브CPU(203)는, 도 3의 파형(302, 303)과 같이, DEVSLP신호(209)의 신호 레벨의 변화를 검지하면, 스위치 제어 신호(213a, 213b)의 양쪽의 신호 레벨을 변화시킨다.
스위치 제어 신호(213a, 213b)는, H레벨에 대응하는 ON상태와, L레벨에 대응하는 OFF상태와의 사이에서 변화된다. 스위치 제어 신호(213a, 213b)의 ON상태는, 스위치(117a, 117b)의 ON상태에 대응하고, 대응하는 기억장치(113a, 113b)에 전력이 공급되는 것을 나타낸다. 스위치 제어 신호(213a, 213b)의 OFF상태는, 스위치(117a, 117b)의 OFF상태에 대응하고, 대응하는 기억장치(113a, 113b)에 전력이 공급되지 않는 것을 나타낸다. 이렇게 하여, 본 비교 예에서는, 서브CPU(203)는, 기억장치(113a, 113b)의 전력 절약 제어로서, DEVSLP신호(209)을 따르고, 기억장치(113a, 113b)을 일률적으로 전원 OFF상태에 이행시키는 제어를 행한다.
(HDD의 소비 전력)
서브CPU(203)에 의한 전력 절약 제어에 따라, 기억장치113a(HDD)의 소비 전력은, 도 3의 파형304와 같이 변화된다. 또한, 도 3은, 기억장치113a(HDD)에의 액세스의 발생으로 인해, TO에 있어서 DEVSLP신호(209)가 니게이트되고, 기억장치113b(SDD)에의 액세스의 발생으로 인해, T4에 있어서 DEVSLP신호(209)가 니게이트되는 예를 나타내고 있다.
TO이전에 있어서는, 스위치(117a)가 OFF상태이고, 기억장치113a(HDD)의 소비 전력은 0이다. TO에 있어서, HDD에의 액세스가 발생해서 DEVSLP신호(209)가 니게이트되면, 스위치 제어 신호(213a)에 따라 스위치(117a)가 ON상태가 되고, HDD에의 전력공급이 개시된다. 이에 따라, HDD는, TO부터 T1까지의 기간에 있어서 스핀 업을 행한다. 이 때의 HDD의 소비 전력은 P3이 된다. HDD는 스핀 업에 가장 많은 전력을 소비하고, P3은 예를 들면 5W다. 또한, TO부터 T1까지의 기간은 2초정도다.
그 후, T1부터 T2까지의 기간에서는, 메인CPU(1O4)에 의한 HDD에의 판독/기록 액세스가 행해진다. 이 때의 HDD의 소비 전력은, P3보다 적은 P2(2W정도)가 된다. T2부터 T3까지의 기간에서는, HDD는, 액세스가 발생하지 않고 있는 아이들(idle) 상태다. 이 때의 HDD의 소비 전력은, P2부터 P1까지(500mW정도)로 감소한다. T3은, DEVSLP신호(209)가 니게이트되고나서 시간Ta(10분)가 경과한 시점이다. T2부터 T3까지의 기간에서는, 상술한 바와 같이, HDD보호를 위해 HDD는 아이들 상태에 유지된다. T3에 있어서, DEVSLP신호(209)가 어서트 되면, 스위치 제어 신호(213a)에 따라 스위치(117a)가 OFF상태가 되고, HDD에의 전력공급이 정지된다. 이에 따라, HDD의 소비 전력은 0이 된다.
그 후, T4에 있어서, SSD에의 액세스가 발생해서 DEVSLP신호(209)가 다시 니게이트되면, 스위치(117a)가 ON상태가 되고, T4부터 T5까지의 기간에 있어서 HDD가 스핀 업을 행한다. 단, T4에서는, SSD에의 액세스의 발생으로 인해 DEVSLP신호(209)가 니게이트되었기 때문에, T5부터 T7까지의 기간에서는, 메인CPU(104)에 의해 행해진 HDD에의 액세스가 행해지지 않고, HDD는 아이들 상태(소비 전력P1)로 되어 있다. 이 기간에 있어서의 HDD에 의한 전력소비는 쓸데 없고, 이 전력은 삭감되는 것이 바람직하다.
(SSD의 소비 전력)
서브CPU(203)에 의한 전력 절약 제어에 따라, 기억장치113b(SSD)의 소비 전력은, 도 3의 파형(305)과 같이 변화된다. TO 이전에 있어서는, HDD와 마찬가지로, 기억장치113b(SSD)의 소비 전력은 0이다. TO에 있어서, HDD에의 액세스가 발생해서 DEVSLP신호(209)가 니게이트되면, 스위치 제어 신호(213b)에 따라 스위치(117b)가 ON상태가 되고, SSD에의 전력공급이 개시된다. 단, SSD는, HDD의 스핀 업과 같은 동작을 필요로 하지 않고, 10m초정도의 짧은 시간에서 동작 가능해진다. 이 때, SSD의 소비 전력은, HDD의 스핀 업시와 같은 높은 소비 전력(P3)으로 변화되지 않는다.
TO부터 T3까지의 기간에서는, 메인CPU(104)에 의한 HDD에의 액세스가 행해지고, SSD에의 액세스는 발생하지 않고 있다. 이 때문에, SSD는 아이들 상태에 있고, 그 소비 전력은 P4이다. 이 TO부터 T3까지의 기간에 있어서의 SSD에 의한 전력소비는 쓸데 없고, 이 전력도 삭감되는 것이 바람직하다.
그 후, T4에 있어서, SSD에의 액세스가 발생해서 DEVSLP신호(209)가 다시 니게이트되면, 스위치(117b)가 ON상태가 된다. 이에 따라, SSD에의 전력공급이 개시되어, SSD는 동작가능한 상태가 된다. 그 후, T4부터 T6까지의 기간에서는, 메인CPU(104)에 의한 SSD에의 판독/기록 액세스가 행해진다. 이 때의 SSD의 소비 전력은, 아이들 상태에 있어서의 소비 전력P4보다도 높은 P5가 된다. 일반적으로, SSD의 소비 전력은, 판독/기록 액세스가 행해지고 있는 동안에 높아지고, 예를 들면 5W다.
SSD에의 액세스의 종료후의 T6부터 T7까지의 기간에서는, SSD는, HDD와 마찬가지로 아이들 상태에 유지되고, 이 때의 소비 전력은 P4이다. 여기에서, DEVSLP신호(209)는, T4에 있어서 니게이트되고나서 시간Ta가 경과할 때까지는, HDD보호를 위해 어서트 되지 않는다. 서브CPU(203)는, 기억장치113b(SSD)의 전력 절약 제어를, 이러한 DEVSLP신호(209)에 따라, HDD의 전력 절약 제어와 마찬가지로 행한다. 그러나, 상술한 바와 같이, SSD에서는 ON/OFF동작이 수명에 영향을 주지 않기 때문에, 소정시간Ta가 경과할 때까지 SSD를 아이들 상태에 유지할 필요는 없다. 따라서, SSD에의 액세스가 종료한 T6부터, DEVSLP신호(209)가 어서트 되는 T7까지의 기간에 있어서의, 아이들 상태의 SSD에 의한 전력소비는 쓸데 없고, 이 전력도 삭감되는 것이 바람직하다.
이렇게 하여, 비교 예에서는, 액세스처인 기억장치 및 기억장치의 타입을 고려하지 않고, 기억장치(113a, 113b)에 대하여 일률적으로 전력 절약 제어를 행하는 것으로, 쓸데 없는 소비 전력이 생긴다. 이 때문에, 본 실시예에서는,
(1) 시간Ta에 근거하는 전력 절약 제어를 SSD에 적용하여서 발생하는 SSD의 소비 전력, 및
(2) 액세스처가 아닌 기억장치에의 전력공급으로 인해 발생하는 소비 전력을,
상기 비교 예와는 다른 제어를 서브CPU(203)가 행하는 것에 의해 감소한다.
구체적으로는, 서브CPU(203)는, 기억장치의 타입을 구별하지 않고 있는 지시를 메인CPU(104)로부터 수신했다고 한들, 대상 기억장치에 대해서 미리 판별한 타입(HDD 또는 SSD)에 따른 전력제어부에, 전력 절약 제어를 위한 지시를 행한다. 예를 들면, 전력 절약상태에의 이행 지시를 수신했을 경우, 기억장치를 전력 절약상태에 이행시키는 전력제어를 행하도록, 대상 기억장치에 대해서 미리 판별한 타입에 대응하는 전력제어부(GPIO(204), 또는 SATA호스트I/F(202a, 202b))에 지시한다. 이에 따라, 기억장치 시스템(119)에 설치된 기억장치의 타입에 적합한 전력 절약 제어를 행하는 것이 가능하다. 또한, 서브CPU(203)는, 액세스 요구에 의한 액세스처가 되는 대상 기억장치를 판정하고, 그 판정 결과에 근거해서 전력 절약 제어를 행하는 것으로, 액세스처가 되지 않는 기억장치에 있어서 쓸데 없는 전력소비가 생기는 것을 방지한다.
<기억장치 시스템의 전력 절약 제어 및 소비 전력>
도 4는, 본 실시예에 따른 MFP(101)에 있어서의, 기억장치(113a, 113b)의 소비 전력의 천이와, 전력 절약 제어용의 제어 신호의 예를 나타내는 도다. 도 4는, 도 3과 마찬가지로, 전력 절약 제어용의 제어 신호로서, 메인CPU(104)의 제어하의 DEVSLP신호(209)(메인 전력 절약 제어 신호), HDD용의 스위치 제어 신호(213a), SSD용의 스위치 제어 신호(213b)의 파형401∼403을 각각 나타낸다. 이것들에 더해서, 도 4는, SSD인 기억장치(113b)에 대응하는 DEVSLP신호(211b)의 파형404를 나타낸다. 또한, DEVSLP신호(211a, 211b)는, 서브CPU(203)에 의해 제어되는 신호다. 도 4는, 또한, 도 3과 마찬가지로, 기억장치113a(HDD)의 소비 전력의 시간변화를 의미하는 파형405,및 기억장치113b(SSD)의 소비 전력의 시간변화를 의미하는 파형406을 나타낸다.
본 실시예에 있어서의 메인CPU(104)의 제어는, 상술한 비교 예에 있어서의 메인CPU(104)의 제어와 같다. 이 때문에, DEVSLP신호(209)의 파형401은, 도 3의 파형301과 같다. 도 4는, 도 3과 마찬가지로, TO 및 T4에 있어서 기억장치(기억장치 시스템(119))에의 액세스가 발생하고, TO에 있어서의 액세스처가 HDD(기억장치113a), T4에 있어서의 액세스처가 SSD(기억장치113b)인 예를 나타낸다. 기억장치(113a, 113b)를 1개의 기억장치로서 인식하는 메인CPU(104)는, 기억장치(113a, 113b)의 실제의 타입에 상관없이, 파형401과 같이, 기억장치에의 액세스가 발생할 때 TO 및 T4에서, DEVSLP신호(209)를 니게이트시킨다.
본 실시예에서는, 서브CPU(203)는, 예를 들면, MFP(101)의 초기화시에, 기억장치(113a, 113b)의 각 타입을 판별하는 처리를 실행 함으로써, 기억장치(113a, 113b)의 타입(HDD 또는 SSD)을 미리 인식한다. 본 예에서는, 서브CPU(203)는, 기억장치113a를 HDD로서, 기억장치113b를 SSD로서 인식한다. 각 기억장치의 타입을 미리 인식해두는 것으로, 서브CPU(203)는, 각각의 기억장치에 대하여 인식한 타입에 대응하는 전력 절약 제어를 행한다. 또한, 서브CPU(203)는, DEVSLP신호(209)가 OFF상태인 경우에도, 메인CPU(104)의 액세스처가 되지 않는 기억장치에 대하여, 해당 기억장치의 타입에 대응하는 전력 절약 제어를 행한다.
본 실시예에서는, HDD의 전력 절약 제어는, 대응한 스위치 제어 신호(213a)를 사용하여서, HDD의 상태를 전원 OFF상태에 이행시키는 것에 의해 실현된다. 또한, SSD의 전력 절약 제어는, SDD를 전원 OFF상태에 이행시키는 것이 아니고, 대응한 DEVSLP신호(211b)를 사용하여서, SDD를 DEVSLP상태에 이행시키는 것에 의해 실현된다. DEVSLP 상태는, 상술한 바와 같이, 기억장치113b(SSD)내의 전원제어부(215)이외의 부분에 전력이 공급되지 않는 상태에 해당하는 저소비 전력의 상태다.
DEVSLP신호(211b)가 어서트 됨으로써 전력 절약상태(DEVSLP상태)에 이행하면, SSD의 소비 전력은, 거의 OW(예를 들면, 2mW정도)까지 감소될 수 있다. 이 때문에, 본 실시예에서는, SSD에 대해서는, 전원ON상태를 유지하면서, DEVSLP상태에 이행시키는 것에 의해 전력 절약 제어를 행하는 예를 나타낸다. 이것은, 도 4의 파형403, 404와 같이, SSD(기억장치113b)에 대응하는 스위치 제어 신호(213b)를 ON상태에 유지하면서, DEVSLP신호(211b)의 신호 레벨을 제어 함으로써 실현될 수 있다. 또한, SSD는, 10m초정도의 짧은 시간에서 전원 OFF상태로부터 통상 전력상태에 복귀하는 것이 가능하기 때문에, 전력 절약상태로서, DEVSLP상태가 아닌 전원 OFF상태를 사용해서 전력 절약 제어를 행해도 좋다. 이 경우, 스위치 제어 신호(213b)를 사용하여서, 기억장치113b(SSD)에의 전력공급의 ON/OFF제어가 행해진다.
(HDD의 전력 절약 제어 및 소비 전력)
도 4의 예에서는, 서브CPU(203)는, DEVSLP신호(209)가 니게이트 될 때 TO에 있어서, 액세스처의 판정 처리(도 6의 단계 S604)에 따라, HDD에의 액세스 요구가 생긴 것을 인식한다. 그 결과, 서브CPU(203)는, HDD용의 스위치 제어 신호(213a)를 ON상태로 설정한다. 이에 따라, TO부터 DEVSLP신호(209)가 어서트되는 T3까지의 기간에 있어서의 HDD의 소비 전력은, 파형405로서, 비교 예(파형304)와 마찬가지로 변화된다.
그 후, 서브CPU(203)는, DEVSLP신호(209)가 다시 니게이트 될 때의 T4에 있어서, 액세스처의 판정 처리(도 6의 단계 S604)에 따라, SSD에의 액세스 요구가 생긴 것을 인식한다. 이 경우, 서브CPU(203)는, HDD용의 스위치 제어 신호(213a)를 OFF상태로 설정한다. 이에 따라, 파형405와 같이, HDD에의 액세스 요구가 생기지 않은 T3이후에서는, HDD의 소비 전력은 0에 유지되어 있다.
이렇게 하여, 본 실시예에서는, DEVSLP신호(209)에 의존하지 않고, HDD는 전원 OFF상태에 유지되는 반면에, 비교 예에서는, T4에 있어서 DEVSLP신호(209)의 니게이트에 따라서 HDD의 스핀 업이 행해진다. 따라서, T4부터 DEVSLP신호(209)가 어서트 될 때의 T7까지의 기간에 있어서, SSD에의 액세스 요구에 기인해서 HDD에 전력이 공급될 일은 없고, HDD에 있어서 헛되게 전력을 소비하는 것을 방지할 수 있다. 파형405를 도 3의 파형304와 비교하면, 본 실시예에서는, T4부터 T7까지의 기간에 있어서의 HDD의 소비 전력을 삭감하는 것이 가능하다.
(SSD의 전력 절약 제어 및 소비 전력)
그 후, 서브CPU(203)는, DEVSLP신호(209)가 다시 니게이트될 때의 T4에 있어서, 액세스처의 판정 처리(도 6의 단계 S604)에 따라, SSD에의 액세스 요구가 생긴 것을 인식한다. 그 결과, 서브CPU(203)는, 파형404와 같이, SSD용의 DEVSLP신호(211b)를 니게이트해서 OFF상태로 함으로써, SSD를 전력 절약상태(DEVSLP상태)로부터 통상 전력상태에 복귀시킨다. 이에 따라, 파형406과 같이, SSD의 소비 전력은, T4에 있어서, DEVSLP상태에 있어서의 소비 전력P6(도 3의 P4보다 적고, 거의 OW)으로부터 소비 전력P5에 변화되고, 판독/기록 액세스가 행해지는 동안에 P5가 유지된다.
그 후, 서브CPU(203)는, SSD에의 액세스가 종료할 때의 T6에서, 파형404와 같이, DEVSLP신호(211b)를 어서트하여서 ON상태에 함으로써, SSD를 다시 전력 절약상태에 이행시킨다. 이에 따라, 파형406과 같이, SSD의 소비 전력은 P5로부터 P6에 감소한다. 이렇게 하여, 서브CPU(203)는, 메인CPU(104)에 의한 DEVSLP신호(209)의 제어에 관계 없이, SSD에 대해 액세스를 행하는 기간(T4부터 T6까지의 기간)에만, DEVSLP신호(211b)를 제어하여 SSD를 전력 절약상태로부터 복귀시킨다. 따라서, SSD에의 액세스가 행해지지 않는 기간에 SSD에 있어서 헛되게 전력을 소비하는 것을 방지할 수 있다. 파형406을 도 3의 파형305과 비교하면, 본 실시예에서는, TO부터 T3까지의 기간 및 T6부터 T7까지의 기간에 있어서의 SSD의 소비 전력을 삭감하는 것이 가능하다.
<서브CPU에 의한 초기화처리>
도 5는, 본 실시예에 따른, 서브CPU(203)에 의해 실행된 초기화처리의 순서를 나타내는 흐름도다. 도 5의 각 단계의 처리는, 플래시ROM(206) 또는 메모리(205)에 격납된 프로그램을 서브CPU(203)가 판독해서 실행 함으로써, MFP(101)에 있어서 실현된다. 본 실시예에서는, 서브CPU(203)는, MFP(101)가 전원 OFF상태로부터 기동할 때에, 도 5의 순서에서 초기화처리를 실행한다.
단계 S501에서, 서브CPU(203)는, 초기화처리를 시작하면, SATA브리지(112)에 접속된 기억장치(본 실시예에서는 기억장치(113a, 113b))의 타입을 인식하기 위해서, 스위치(117a, 117b)를 ON상태로 설정한다. 구체적으로는, 서브CPU(203)는, GPIO(204)를 통하여, 스위치 제어 신호(213a, 213b)를 ON상태로 하도록, 전원제어부(114)에 지시한다. 스위치 제어 신호(213a, 213b)가 ON상태가 되는 것으로, 전원부(118)로부터 기억장치(113a, 113b)에 전력이 공급된다.
다음에, 단계 S502 및 단계 S503에서는, 서브CPU(203)는, 기억장치(113a, 113b)(복수의 기억장치)의 각각이, HDD(자기 헤드를 사용한 불휘발성의 기억장치)인지 또는 SSD(플래시 메모리를 사용한 불휘발성의 기억장치)인지를 특정한다. 구체적으로는, 단계 S502에서, 서브CPU(203)는, SATA호스트I/F(202a)를 통해 기억장치(113a)에 액세스하고, 해당 기억장치의 타입(즉, 기억장치가 HDD인가 SSD인가)을 판별함과 아울러, 이 판별 결과를 메모리(205)에 보존한다. 더욱, 단계 S503에서, 서브CPU(203)는, SATA호스트I/F(202b)를 통해 기억장치(113b)에 액세스하고, 해당 기억장치의 타입을 마찬가지로 판별함과 아울러, 판별 결과를 메모리(205)에 보존한다. 이에 따라, 서브CPU(203)는, 메모리(205)에 격납된 정보에 근거하여, 기억장치(113a, 113b)의 타입(HDD 또는 SSD)을 인식 가능할 수 있다.
서브CPU(203)는, 예를 들면, 기억장치(113a)의 장치정보를 SATA호스트I/F(202a)를 통해 취득하고, 해당 장치정보에 근거해서 기억장치의 타입을 판별한다. 장치정보는, 예를 들면, 기억장치의 회전수 정보 또는 모델명이다. 회전수 정보가 소정의 회전수(7200rpm, 5400rpm등)을 나타낼 경우에는, 기억장치는 HDD라고 판별할 수 있고, 회전수 정보가 회전하지 않는 미디어를 나타낼 경우에는, 기억장치는 SSD라고 판별할 수 있다. 혹은, 장치정보가 나타낸 모델명과, 메모리(205) 또는 플래시ROM(206)에 미리 격납된 리스트가 일치함으로써, 기억장치의 타입을 판별하여도 좋다.
최후에, 단계 S504에서, 서브CPU(203)는, SATA브리지(112)에 접속된 기억장치 중 SSD로서 판별된 기억장치에 대한 DEVSLP신호(본 실시예에서는 기억장치113b에 대응하는 DEVSLP신호(211b))를 어서트 한다. 다시 말해, 서브CPU(203)는, SATA호스트I/F(202b)에, DEVSLP신호(211b)을 OFF상태로부터 ON상태에 전환시키는 것으로, 기억장치113b(SSD)를, 전력 절약상태(DEVSLP상태)에 이행시킨다. 이에 따라, 서브CPU(203)는 초기화처리를 종료한다.
<서브CPU에 의한 전력 절약 제어>
도 6은, 본 실시예에 따른, 서브CPU(203)에 의해 실행된 기억장치의 전력 절약 제어를 위한 처리 순서를 나타내는 흐름도다. 도 6의 각 단계의 처리는, 플래시ROM(206) 또는 메모리(205)에 격납된 프로그램을 서브CPU(203)가 판독해서 실행 함으로써, MFP(101)에 있어서 실현된다. 본 실시예에서는, 서브CPU(203)는, 도 5의 초기화처리가 종료하면, 도 6의 순서에서 전력 절약 제어를 위한 처리를 실행한다.
단계 S601에서, 서브CPU(203)는, 메인CPU(104)로부터 기억장치에 대한 액세스 요구(판독/기록 액세스 요구)를 수신한 것인가 아닌가를 판정하고, 액세스 요구를 수신하지 않고 있을 경우에는 단계 S602에, 수신했을 경우에는 단계 S604에 처리를 진행시킨다.
단계 S602에서, 서브CPU(203)는, 메인CPU(104)로부터, 기억장치를 전력 절약상태에 이행시키는 것을 나타내는 전력 절약 이행 요구를 수신한 것인가 아닌가를 판정한다. 메인CPU(104)는, 상술한 바와 같이, DEVSLP신호(209)를 어서트 하는(OFF상태로부터 ON상태로 전환하는) 것에 의해, 전력 절약상태에의 이행을 지시한다. 이 때문에, 서브CPU(203)는, DEVSLP신호(209)가 OFF상태로부터 ON상태에 변화되면, 전력 절약 이행 요구를 수신했다고 판정한다. 서브CPU(203)는, 전력 절약 이행 요구를 수신하지 않고 있을 경우에는 단계 S601에 처리를 되돌리고, 수신했을 경우에는 단계 S603에 처리를 진행시킨다.
단계 S603에서, 서브CPU(203)는, HDD에 대응하는 전원 스위치(본 실시예에서는 기억장치(113a)에 대응하는 스위치(117a))를 OFF상태로 설정한다. 구체적으로는, 서브CPU(203)는, GPIO(204)를 통하여, 스위치 제어 신호(213a)를 OFF상태로 설정하도록, 전원제어부(114)에 지시한다. 스위치 제어 신호(213a)가 OFF상태가 되면, 스위치(117a)가 OFF상태가 되고, 전원부(118)로부터 기억장치(113a)에의 전력공급이 정지한다. 그 결과, 기억장치(113a)는 전력 절약상태(전원 OFF상태)에 이행한다. 그 후, 서브CPU(203)는, 처리를 단계 S601에 되돌린다.
한편, 액세스 요구를 수신한 후 처리를 단계 S604에 진행시켰을 경우, 서브CPU(203)는, 수신한 액세스 요구에 근거하여, 액세스처가 되는 기억장치를 판정하는 판정 처리를 실행 함으로써, 액세스처가 HDD인지 SSD인지를 판정한다. 이 판정 처리에서는, 메모리(205)에 격납된 기억장치의 타입 정보와, 액세스 요구가 나타내는 액세스의 내용으로부터, 액세스처를 판정한다.
서브CPU(203)는, 단계 S604에 있어서 액세스처가 HDD라고 판정했을 경우에는, 처리를 단계 S605에 진행시킨다. 단계 S605에서, 서브CPU(203)는, 액세스처가 되는 HDD에 대응하는 전원 스위치(본 실시예에서는 기억장치(113a)에 대응하는 스위치(117a))를 ON상태로 설정한다. 이것은, GPIO(204)를 통하여, 스위치 제어 신호(213a)를 OFF상태로 하도록, 전원제어부(114)에 지시 함으로써 행해진다. 스위치 제어 신호(213a)가 ON상태가 되면, 스위치(117a)가 ON상태가 되고, 전원부(118)으로부터 기억장치(113a)에의 전력공급이 개시된다. 그 결과, 기억장치(113a)는 전력 절약상태로부터 복귀한다.
액세스처인 기억장치(113a)가 전력 절약상태로부터 복귀하면, 단계 S606에서, 서브CPU(203)는, SATA호스트I/F(202a)를 통하여, 액세스처인 기억장치(113a)에 대하여, 액세스 요구에 근거하는 판독/기록 처리를 행하고 나서, 처리를 단계 S601에 되돌린다.
이렇게 하여, 제어 대상의 기억장치가 기억장치113a(HDD)일 경우, 서브CPU(203)는, 액세스 요구가 생기면, GPIO(204)(전원제어부(114))에, 기억장치113a를 전력 절약상태로부터 복귀시킨다(단계 S605). 또한, 액세스 요구가 생겼을 경우, 메인CPU(104)가 DEVSLP신호(209)를 니게이트한다. 이에 따라, 서브CPU(203)는, DEVSLP신호(209)에 근거하는 전력 절약상태로부터의 복귀 지시에 따라, 기억장치113a를 전력 절약상태로부터 복귀시켜도 좋다. 또한, 서브CPU(203)는, DEVSLP신호(209)에 근거하는 전력 절약상태에의 이행 지시를 메인CPU(104)로부터 수신하면, GPIO(204)(전원제어부(114))에, 기억장치113a를 전력 절약상태에 이행시킨다(단계 S602).
한편, 서브CPU(203)는, 단계 S604에 있어서 액세스처가 SSD라고 판정했을 경우에는, 처리를 단계 S607에 진행시킨다. 단계 S607에서, 서브CPU(203)는, 액세스처가 되는 기억장치에 대응하는 DEVSLP신호(본 실시예에서는 기억장치113b에 대응하는 DEVSLP신호(211b))를 니게이트함으로써, 해당 기억장치를 전력 절약상태(DEVSLP상태)로부터 복귀시킨다. 다시 말해, 서브CPU(203)는, SATA호스트I/F(202b)에, DEVSLP신호(211b)를 ON상태로부터 OFF상태로 전환시키는 것으로, 기억장치113b(SSD)를, 전력 절약상태(DEVSLP상태)로부터 복귀시킨다.
액세스처인 기억장치(113b)가 전력 절약상태로부터 복귀하면, 단계 S608에서, 서브CPU(203)는, SATA호스트I/F(202b)를 통하여, 액세스처인 기억장치(113b)에 대하여, 액세스 요구에 근거하는 판독/기록 처리를 행하고 나서, 처리를 단계 S609에 진행시킨다. 단계 S609에서, 서브CPU(203)는, 액세스처인 기억장치(113b)에 대응하는 DEVSLP신호(211b)를 어서트하는(OFF상태로부터 ON상태로 전환하는) 것으로, 해당 기억장치를 다시 전력 절약상태(DEVSLP상태)에 이행시키고 나서, 처리를 단계 S601에 되돌린다.
이렇게 하여, 제어 대상의 기억장치가 기억장치113b(SSD)일 경우, 서브CPU(203)는, 액세스 요구가 생기면, SATA호스트I/F(202b)에, 기억장치113b를 전력 절약상태로부터 복귀시킨다(단계 S607). 또한, 서브CPU(203)는, 액세스 요구에 근거하는 처리(단계 S608)가 완료하면, SATA호스트I/F(202b)에, 기억장치113b를 전력 절약상태에 이행시킨다(단계 S609).
이상 설명한 바와 같이, 본 실시예에서는, 기억장치 시스템(119)의 서브CPU(203)는, SATA브리지(112)에 접속된 기억장치가 HDD(제1타입)인지 SSD(제2타입)인지를 미리 판별(특정)한다. 서브CPU(203)는, 메인CPU(104)(제어 회로)로부터 소정의 전력 절약 제어에 관한 제어 신호를 수신했을 경우에, 기억장치(113a, 113b)의 전력 절약 제어를, 기억장치의 타입의 특정 결과에 따라서 행한다. 특히, 서브CPU(203)는, 기억장치의 타입을 구별하지 않는 전력 절약 이행 지시를, 기억장치 시스템(119)의 외부인 메인CPU(104)로부터 수신하면, 기억장치를 전력 절약상태에 이행시키는 전력제어를 행하도록, 판별한 타입에 대응하는 전력제어부에 지시한다.
구체적으로는, 서브CPU(203)는, 판별한 타입이 HDD일 경우에는, 수신한 이행 지시에 따라, GPIO(204)(전원제어부(114))에 기억장치를 전력 절약상태에 이행시킨다. 또한, 서브CPU(203)는, 판별한 타입이 SSD일 경우에는, 메인CPU(104)로부터 기억장치에의 액세스 요구의 유무에 따라, SATA호스트I/F(202a, 202b)에, 기억장치를 전력 절약상태에 이행시킨다.
또한, 기억장치 시스템(119)에 복수의 기억장치(기억장치113a, 113 b)가 설치될 경우에는, 상술한 실시예와 같이, 서브CPU(203)는, 복수의 기억장치의 각각의 타입을 판별한다. 더욱, 서브CPU(203)는, 기억장치마다, 해당 기억장치를 전력 절약상태에 이행시키는 전력제어를 행하도록, 판별한 타입에 대응하는 전력제어부(GPIO(204)(전원제어부(114)), 또는 SATA호스트I/F(202))에 지시한다.
이러한 전력 절약 제어에 의해, 기억장치 시스템(119)에 설치된 기억장치의 타입에 적합한 전력 절약 제어를 행하는 것이 가능하게 된다. 그 결과, 기억장치의 전력 절약 제어에 따라 전력 절약효과를 향상시키는 것이 가능하게 된다.
또한, 상술한 실시예에 있어서, 서브CPU(203)는, 메인CPU(104)로부터 기억장치에의 액세스 요구를 수신하면, 기억장치(113a, 113b) 중 액세스처가 되는 기억장치를 판정한다. 더욱, 서브CPU(203)는, 액세스처가 아닌 기억장치에 대해서는 전력 절약상태를 유지한다. 이에 따라, 액세스처가 되지 않은 기억장치에 있어서, 소비 전력을 삭감할 수 있고, 쓸데 없는 전력소비가 생기는 것을 방지할 수 있다.
또한, 상술한 실시예에서는, DEVSLP신호(209)가 니게이트된 타이밍으로부터 시간Ta를 계측하고 있지만, HDD(기억장치113a)에의 액세스가 완료한 타이밍으로부터 시간Ta를 계측해도 좋다.
제2실시예
제1실시예에서는, SSD(기억장치113b)에의 액세스 요구를 따른 해당 SSD에 대한 판독/기록 처리가 완료하면(단계 S608), DEVSLP신호(211b)를 즉시 어서트 하고, SSD를 전력 절약상태(DEVSLP상태)에 이행시킨다. 이것에 반하여, 제2실시예에서는, DEVSLP신호(211b)를 즉시 어서트 하지 않지만, SATA 브리지(112)내의 타이머(207)를 사용하여, DEVSLP신호(211b)를 어서트 할 때의 타이밍을 일정시간 지연시키는 예에 대해서 설명한다. 또한, 본 실시예에서는, 설명의 간략화를 위해, 제1실시예와 다른 부분을 주로 설명한다.
DEVSLP신호(211b)를 어서트 하는 타이밍을 지연시키는 이유는, SSD가 DEVSLP상태로부터의 복귀에 요하는 10m초정도의 복귀 간격에 기인하는, SSD에 대한 액세스 성능이 저하하는 것을 막기 위해서다. 많은 경우, SSD는, 어느 정도의 시간에 걸쳐 연속적으로 판독/기록 액세스를 수신한다. 그러나, SSD에 1회의 액세스가 생길 때마다, SSD가 DEVSLP상태로부터의 복귀 및 DEVSLP상태에의 이행을 반복하면, 액세스마다 복귀 간격(10m초정도) 동안 처리가 기다리게 되게 된다. 이것은, SSD에의 성능의 저하에 연결된다.
이에 따라, 본 실시예에서는, 서브CPU(203)는, SSD에의 액세스가 완료하고나서 소정시간Tb동안 SSD를 아이들 상태에 유지하고, 연속적인 액세스가 생기지 않고 있는 것을 확인한 뒤에, SSD를 DEVSLP상태에 이행시킨다.단, SSD의 DEVSLP상태에의 이행을 억지하는 시간Tb는, HDD보호를 위한 시간Ta(10분)보다도 대단히 짧아도 좋고, 예를 들면 10초 내지 1분정도이어도 좋다. 다시 말해, Tb는, 제1타입의 기억장치(HDD)에 대한 액세스 요구가 생기지 않고 있는 경우에 해당 기억장치를 전력 절약상태에 이행시키기 위한 시간으로서 미리 정해진 시간Ta보다도 짧아도 좋다. 또한, 시간Tb의 계측은, 서브CPU(203)가 타이머(207)를 사용 함으로써 행해진다. 타이머(207)의 수는, SATA브리지(112)에 접속되어 있는 SSD의 수와 같을 필요가 있고, 본 실시예에서는 타이머(207)는 1개다.
<기억장치 시스템의 전력 절약 제어 및 소비 전력>
도 7은, 본 실시예에 따른 MFP(101)에 있어서의, 기억장치(113a, 113b)의 소비 전력의 천이와 전력 절약 제어용의 제어 신호의 예를 나타내는 도다. 또한, 제1실시예와 마찬가지로, 기억장치113a가 HDD이고, 기억장치113b가 SSD인 예를 나타내고 있다. 도 7과 제1실시예에서 설명한 도 4간의 다른 점은, 기억장치113b(SSD)에 대응하는 DEVSLP신호(211b)의 파형701과, 기억장치113b(SSD)의 소비 전력의 시간변화를 의미하는 파형702이다.
본 실시예에서는, 서브CPU(203)는, SSD에의 액세스가 종료하는 시각T6에서, 제1실시예(도 4의 파형404)와 같이 즉시 DEVSLP신호(211b)를 어서트 하지 않고, 타이머(207)를 클리어해서 카운트를 개시시킨다. 이에 따라, 서브CPU(203)는, SSD를 전력 절약상태에 이행시킬 때까지의 시간Tb를, 타이머(207)를 사용해서 계측한다.
그 후, 타이머(207)의 카운트 값이, 시간Tb에 대응하는 소정 값에 도달하는 시각T8에서, 서브CPU(203)는, DEVSLP신호(211b)를 어서트 함으로써, SSD를 전력 절약상태에 이행시킨다. T8전에 다시 SSD에의 액세스가 발생하는 경우, 서브CPU(203)는, 타이머(207)에 의한 카운트를 정지시키고, 해당 액세스가 종료할 때, 타이머(207)를 클리어하고 다시 카운트를 개시시킨다. 이렇게 하여, 서브CPU(203)는, SSD에의 액세스가 발생하지 않고, SSD의 아이들 상태가 시간Tb에 걸쳐 계속하면, SSD를 전력 절약상태에 이행시킨다.
상술한 전력 절약 제어에서는, SSD는, T6부터 T8까지의 기간에 아이들 상태로 유지된다. 이 때문에, SSD의 소비 전력은, 제1실시예(도 4의 파형406)와 다르고, T6부터 T8까지의 기간에, 아이들 상태에 있어서의 소비 전력P4가 생긴다.
<서브CPU(203)에 의한 초기화처리>
도 8은, 본 실시예에 따른, 서브CPU(203)에 의해 실행된 초기화처리의 순서를 나타내는 흐름도다. 도 8의 각 단계의 처리는, 플래시ROM(206) 또는 메모리(205)에 격납된 프로그램을 서브CPU(203)가 판독해서 실행 함으로써, MFP(101)에 있어서 실현된다.
본 실시예의 초기화처리에서는, 서브CPU(203)는, 단계 S503에 있어서 기억장치(113b)의 타입을 판별 및 보존한 후, 단계 S801에서, 시간Tb의 계측에 사용된 타이머(207)를 클리어(초기화)한다. 그 후, 서브CPU(203)는, 단계 S504에서, SSD에 대응하는 DEVSLP신호를 어서트 하고, 처리를 종료한다. 또한, 타이머(207)는, SSD에의 액세스가 종료할 때 카운트를 시작하기 때문에, 단계 S801에서는 카운트를 시작하지 않는다.
<서브CPU(203)에 의한 전력 절약 제어>
도 9는, 본 실시예에 따른, 서브CPU(203)에 의해 실행된 기억장치의 전력 절약 제어를 위한 처리 순서를 나타내는 흐름도다. 도 9의 각 단계의 처리는, 플래시ROM(206) 또는 메모리(205)에 격납된 프로그램을 서브CPU(203)가 판독해서 실행 함으로써, MFP(101)에 있어서 실현된다.
본 실시예의 전력 절약 제어에서는, 서브CPU(203)는, 메인CPU(104)로부터의 전력 절약 이행 요구의 유무에 상관없이, 단계 S602 또는 단계 S603의 처리 후, 단계 S901에서, 타이머(207)의 카운트 값이, 시간Tb에 대응하는 소정 값에 도달한 것인가 아닌가를 판정한다. 서브CPU(203)는, 카운트 값이 소정 값에 도달하지 않은 경우에는 처리를 단계 S601에 되돌리고, 카운트 값이 소정 값에 도달하였을 경우에는 처리를 단계 S902에 진행시킨다. 단계 S902에서, 서브CPU(203)는, 카운트 값이 소정 값에 도달한 타이머(207)에 대응하는 SSD용의 DEVSLP신호(211b)를 어서트 하는 것으로, 해당 SSD를 전력 절약상태에 이행시키고 나서, 처리를 단계 S601에 되돌린다.
또한, 본 실시예의 전력 절약 제어에서는, 서브CPU(203)는, 단계 S608에 있어서 액세스 요구에 근거하는 SSD(기억장치113b)에 대한 판독/기록 처리가 완료하면, 처리를 단계 S903에 진행시킨다. 단계 S903에서, 서브CPU(203)는, 제1실시예(단계 S609)와 같이 DEVSLP신호(211b)를 어서트 하는 것이 아니고, 타이머(207)를 클리어하고 카운트를 개시시킨다. 그 후, 서브CPU(203)는 처리를 단계 S601에 되돌린다. 이러한 처리에 의해, 도 7의 파형701과 같이 DEVSLP신호(211b)를 제어할 수 있다.
이렇게 하여, 본 실시예에서는, 제어 대상인 기억장치가 기억장치113b(SSD)일 경우, 서브CPU(203)는, 액세스 요구가 생기면, SATA호스트I/F(202b)에, 기억장치113b를 전력 절약상태로부터 복귀시킨다(단계 S607). 또한, 서브CPU(203)는, 액세스 요구에 근거하는 처리(단계 S608)가 완료하고나서, 새로운 액세스 요구가 생기지 않고 시간Tb가 경과한 후(단계 S901에서 "YES"), SATA호스트I/F(202b)에, 기억장치113b를 전력 절약상태에 이행시킨다(단계 S902). 이에 따라, 제1실시예에 있어서의 효과에 더해서, SSD가 전력 절약상태로부터의 복귀에 요하는 복귀 간격에 기인하여, SSD에 대한 액세스 성능이 저하하는 것을 막는 것이 가능하다.
그 밖의 실시예
또한, 본 발명의 실시예(들)는, 기억매체(보다 완전하게는 '비일시적 컴퓨터 판독 가능한 기억매체'라고도 함)에 레코딩된 컴퓨터 실행가능한 명령어들(예를 들면, 하나 이상의 프로그램)을 판독하고 실행하여 상술한 실시예(들)의 하나 이상의 기능을 수행하는 것 및/또는 상술한 실시예(들)의 하나 이상의 기능을 수행하기 위한 하나 이상의 회로(예를 들면, 특정 용도 지향 집적회로(ASIC))를 구비하는 것인, 시스템 또는 장치를 갖는 컴퓨터에 의해 실현되고, 또 예를 들면 상기 기억매체로부터 상기 컴퓨터 실행가능한 명령어를 판독하고 실행하여 상기 실시예(들)의 하나 이상의 기능을 수행하는 것 및/또는 상술한 실시예(들)의 하나 이상의 기능을 수행하는 상기 하나 이상의 회로를 제어하는 것에 의해 상기 시스템 또는 상기 장치를 갖는 상기 컴퓨터에 의해 행해지는 방법에 의해 실현될 수 있다. 상기 컴퓨터는, 하나 이상의 프로세서(예를 들면, 중앙처리장치(CPU), 마이크로처리장치(MPU))를 구비하여도 되고, 컴퓨터 실행 가능한 명령어를 판독하여 실행하기 위해 별개의 컴퓨터나 별개의 프로세서의 네트워크를 구비하여도 된다. 상기 컴퓨터 실행가능한 명령어를, 예를 들면 네트워크나 상기 기억매체로부터 상기 컴퓨터에 제공하여도 된다. 상기 기억매체는, 예를 들면, 하드 디스크, 랜덤액세스 메모리(RAM), 판독전용 메모리(ROM), 분산형 컴퓨팅 시스템의 스토리지, 광디스크(콤팩트 디스크(CD), 디지털 다기능 디스크(DVD) 또는 블루레이 디스크(BD)TM등), 플래시 메모리 소자, 메모리 카드 등 중 하나 이상을 구비하여도 된다.
본 발명을 실시예들을 참조하여 기재하였지만, 본 발명은 상기 개시된 실시예들에 한정되지 않는다는 것을 알 것이다. 아래의 청구항의 범위는, 모든 변형예, 동등한 구조 및 기능을 포함하도록 폭 넓게 해석해야 한다.

Claims (16)

  1. 불휘발성 반도체 기억장치 및 불휘발성 자기식 기억장치가 접속될 수 있는 정보처리장치로서,
    액세스 요구를 송신할 수 있는 제1 제어수단;
    상기 불휘발성 반도체 기억장치의 전력상태를 통상 전력상태 또는 상기 통상 전력상태보다도 소비 전력이 적은 전력 절약상태에 이행시키기 위한 제어 신호를 상기 불휘발성 반도체 기억장치에 송신하는 제2 제어수단; 및
    상기 불휘발성 자기식 기억장치의 전력상태를 상기 통상 전력상태 또는 상기 전력 절약상태에 이행시키기 위한 제3 제어수단을 구비하고,
    상기 제3 제어수단은 상기 통상 전력상태에서는 상기 불휘발성 자기식 기억장치에 전력이 공급되고, 상기 전력 절약상태에서는 상기 불휘발성 자기식 기억장치에 전력이 공급되지 않도록 하고,
    상기 제2 제어수단이, 상기 불휘발성 자기식 기억장치 및 상기 불휘발성 반도체 기억장치가 상기 전력 절약상태에 있는 상태에서 상기 제1 제어수단으로부터 액세스 요구를 수신하는 경우,
    상기 수신된 액세스 요구에 따라 수행될 상기 불휘발성 반도체 기억장치에의 액세스에 근거하여, 상기 제2 제어수단은 상기 불휘발성 반도체 기억장치를 상기 전력 절약상태로부터 상기 통상 전력상태에 복귀시키기 위한 제어 신호를 출력하고,
    상기 수신된 액세스 요구에 따라 수행될 상기 불휘발성 자기식 기억장치에의 액세스에 근거하여, 상기 제3 제어수단은 상기 불휘발성 자기식 기억장치에의 전력 공급이 시작되게 하는, 정보처리장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제2 제어수단은, 상기 불휘발성 반도체 기억장치에의 액세스 요구에 근거한 처리의 완료에 따라, 상기 불휘발성 반도체 기억장치를 상기 전력 절약상태에 이행시키는 제어 신호를 출력하는, 정보처리장치.
  4. 제 1 항에 있어서,
    상기 제2 제어수단은, 상기 불휘발성 자기식 기억장치에의 액세스 요구에 근거한 처리가 완료된 후, 상기 불휘발성 자기식 기억장치에의 액세스 요구없이 소정 시간의 경과에 따라 상기 제3 제어수단이 상기 불휘발성 자기식 기억장치에의 전력 공급을 정지하게 하는, 정보처리장치.
  5. 제 4 항에 있어서,
    상기 소정시간은, 상기 불휘발성 반도체 기억장치에의 상기 액세스 요구가 생기지 않고 있는 경우에 해당 불휘발성 반도체 기억장치를 상기 전력 절약상태에 이행시키는 시간으로서 미리 정해진 시간보다도 짧은, 정보처리장치.
  6. 삭제
  7. 제 1 항 및 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제3 제어수단은, 전원으로부터 상기 불휘발성 자기식 기억장치에의 전력의 공급을 정지하는 스위치를 제어함으로써, 상기 불휘발성 자기식 기억장치를 상기 전력 절약상태에 이행시키고,
    상기 제2 제어수단은, 상기 불휘발성 반도체 기억장치를 상기 전력 절약상태에 이행시키기 위한 제어 신호를 출력함으로써 상기 불휘발성 반도체 기억장치 내의 일부의 디바이스 이외의 디바이스에의 전력 공급을 정지시키는. 정보처리장치.
  8. 제 1 항 및 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제2 제어수단은, DEVSLP 신호를 어서트(assert)하는 것으로 상기 불휘발성 반도체 기억장치를 상기 전력 절약상태에 이행시키고, 상기 DEVSLP 신호를 니게이트(negate)하는 것으로 상기 불휘발성 반도체 기억장치를 상기 전력 절약상태로부터 복귀시키는, 정보처리장치.
  9. 삭제
  10. 삭제
  11. 제 1 항 및 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
    기억장치 시스템이 구비하는 기억장치의 전력 절약 제어에 관한 지시를 하고, 상기 불휘발성 자기식 기억장치 및 상기 불휘발성 반도체 기억장치 중 1개에 대한 액세스 요구를 상기 기억장치 시스템에 송신하는 제어 회로를 더 구비하는, 정보처리장치.
  12. 불휘발성 반도체 기억장치 및 불휘발성 자기식 기억장치가 접속될 수 있고;
    액세스 요구를 송신할 수 있는 제1 제어수단; 상기 불휘발성 반도체 기억장치의 전력상태를 통상 전력상태 또는 상기 통상 전력상태보다도 소비 전력이 적은 전력 절약상태에 이행시키기 위한 제어 신호를 상기 불휘발성 반도체 기억장치에 송신하는 제2 제어수단; 및 상기 불휘발성 자기식 기억장치의 전력상태를 상기 통상 전력상태 또는 상기 전력 절약상태에 이행시키기 위한 제3 제어수단을 구비하는, 정보처리장치의 제어방법으로서,
    상기 제3 제어수단에 의해, 상기 통상 전력상태에서는 상기 불휘발성 자기식 기억장치에 전력이 공급되고, 상기 전력 절약상태에서는 상기 불휘발성 자기식 기억장치에 전력이 공급되지 않도록 하는 단계; 및
    상기 제2 제어수단이, 상기 불휘발성 자기식 기억장치 및 상기 불휘발성 반도체 기억장치가 상기 전력 절약상태에 있는 상태에서 상기 제1 제어수단으로부터 액세스 요구를 수신하는 경우,
    상기 수신된 액세스 요구에 따라 수행될 상기 불휘발성 반도체 기억장치에의 액세스에 근거하여, 상기 제2 제어수단에 의해, 상기 불휘발성 반도체 기억장치를 상기 전력 절약상태로부터 상기 통상 전력상태에 복귀시키는 제어 신호를 출력하고,
    상기 수신된 액세스 요구에 따라 수행될 상기 불휘발성 자기식 기억장치에의 액세스에 근거하여, 상기 제3 제어수단에 의해, 상기 불휘발성 자기식 기억장치에의 전력 공급이 시작되게 하는 단계를 포함하는, 정보처리장치의 제어방법.
  13. 청구항 12에 따른 정보처리장치의 제어방법의 각 단계를 컴퓨터에 실행시키기 위한 컴퓨터 프로그램을 기억하는 컴퓨터 판독 가능한 기억매체.
  14. 삭제
  15. 삭제
  16. 삭제
KR1020180006825A 2017-01-25 2018-01-19 기억장치 시스템, 그 제어 방법, 정보처리장치 및 기억매체 KR102268872B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017011391A JP6808507B2 (ja) 2017-01-25 2017-01-25 情報処理装置及びその制御方法、並びにプログラム
JPJP-P-2017-011391 2017-01-25

Publications (2)

Publication Number Publication Date
KR20180087845A KR20180087845A (ko) 2018-08-02
KR102268872B1 true KR102268872B1 (ko) 2021-06-24

Family

ID=60942891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180006825A KR102268872B1 (ko) 2017-01-25 2018-01-19 기억장치 시스템, 그 제어 방법, 정보처리장치 및 기억매체

Country Status (5)

Country Link
US (1) US11188139B2 (ko)
EP (1) EP3355164B1 (ko)
JP (1) JP6808507B2 (ko)
KR (1) KR102268872B1 (ko)
CN (1) CN108347543B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6768425B2 (ja) * 2016-09-08 2020-10-14 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
KR20190063879A (ko) * 2017-11-30 2019-06-10 에스케이하이닉스 주식회사 반도체 장치
US10761588B2 (en) * 2018-08-09 2020-09-01 Micron Technology, Inc. Power configuration component including selectable configuration profiles corresponding to operating characteristics of the power configuration component
JP7379020B2 (ja) * 2019-08-28 2023-11-14 キヤノン株式会社 情報処理装置
JP7396090B2 (ja) * 2020-02-12 2023-12-12 京セラドキュメントソリューションズ株式会社 画像処理装置
KR20230095692A (ko) * 2021-12-22 2023-06-29 삼성전자주식회사 메모리 프로세서 제어 방법 및 장치
US12050497B2 (en) 2022-01-14 2024-07-30 Samsung Electronics Co., Ltd. Systems and methods for power relaxation on startup
JP2024016332A (ja) * 2022-07-26 2024-02-07 京セラドキュメントソリューションズ株式会社 情報処理装置、報知方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978923A (en) * 1997-08-07 1999-11-02 Toshiba America Information Systems, Inc. Method and apparatus for a computer power management function including selective sleep states
JP3092556B2 (ja) * 1997-09-16 2000-09-25 日本電気株式会社 半導体記憶装置
JP4209697B2 (ja) * 2003-02-03 2009-01-14 東芝テック株式会社 記憶装置を有した情報機器および記憶装置を有した情報機器の省電力制御方法
US20090240881A1 (en) * 2008-03-24 2009-09-24 Munif Farhan Halloush System and Method for Information Handling System Operation With Different Types of Permanent Storage Devices
JP5328445B2 (ja) 2008-05-02 2013-10-30 キヤノン株式会社 情報処理装置及び情報処理装置の制御方法
JP5355337B2 (ja) * 2009-10-06 2013-11-27 キヤノン株式会社 情報処理装置、情報処理装置の電源制御方法
JP2011095916A (ja) 2009-10-28 2011-05-12 Canon Inc 電子機器
US8327177B2 (en) * 2010-05-17 2012-12-04 Dell Products L.P. System and method for information handling system storage device power consumption management
CN102290089B (zh) * 2010-06-17 2014-07-16 幸福居福尔摩沙股份有限公司 具有多储存单元的储存装置及其控制方法
JP5427314B2 (ja) * 2010-08-26 2014-02-26 株式会社日立製作所 仮想ボリュームを提供するストレージシステム及びそのストレージシステムの省電力制御方法
JP2012079100A (ja) * 2010-10-01 2012-04-19 Canon Inc ディスク制御装置及びディスク制御方法、並びにプログラム
JP2012094063A (ja) 2010-10-28 2012-05-17 Canon Inc ハードディスク制御装置ならびに実行するプログラム
US8443221B2 (en) * 2011-03-04 2013-05-14 Sandisk Technologies Inc. Methods, systems, and computer readable media for advanced power management for serial advanced technology attachment (SATA)-based storage devices
JP2013041430A (ja) * 2011-08-16 2013-02-28 Konica Minolta Business Technologies Inc 画像形成装置、画像形成装置の制御方法
JP5636023B2 (ja) * 2012-05-30 2014-12-03 レノボ・シンガポール・プライベート・リミテッド 補助記憶装置の電力を停止する方法およびコンピュータ
US20140207996A1 (en) * 2013-01-18 2014-07-24 Lsi Corporation Hybrid hard disk drive having a flash storage processor
US9286985B2 (en) * 2013-02-12 2016-03-15 Kabushiki Kaisha Toshiba Semiconductor device with power mode transitioning operation
US9213400B2 (en) * 2013-03-14 2015-12-15 Intel Corporation Apparatus and method to provide near zero power DEVSLP in SATA drives
US9417810B1 (en) * 2013-07-29 2016-08-16 Western Digital Technologies, Inc. Power management for a data storage system
JP6312076B2 (ja) * 2013-12-02 2018-04-18 キヤノン株式会社 画像処理装置、画像処理装置の制御方法、およびプログラム
US9348405B2 (en) * 2013-12-24 2016-05-24 Intel Corporation Systems and techniques for control of storage device power states
TW201533657A (zh) * 2014-02-18 2015-09-01 Toshiba Kk 資訊處理系統及記憶體系統
JP2016103704A (ja) * 2014-11-27 2016-06-02 キヤノン株式会社 画像形成装置、画像形成装置の制御方法およびプログラム
JP6464874B2 (ja) * 2015-03-27 2019-02-06 富士通株式会社 ストレージ制御装置，ストレージ装置およびストレージ制御プログラム

Also Published As

Publication number Publication date
US20180210539A1 (en) 2018-07-26
EP3355164B1 (en) 2021-03-10
EP3355164A1 (en) 2018-08-01
JP2018118443A (ja) 2018-08-02
CN108347543B (zh) 2021-02-02
CN108347543A (zh) 2018-07-31
KR20180087845A (ko) 2018-08-02
JP6808507B2 (ja) 2021-01-06
US11188139B2 (en) 2021-11-30

Similar Documents

Publication Publication Date Title
KR102268872B1 (ko) 기억장치 시스템, 그 제어 방법, 정보처리장치 및 기억매체
US9958929B2 (en) Information processing apparatus, control method therefor, and storage medium
US9513853B2 (en) Data processing apparatus capable of controlling power supply, control method therefor, and storage medium
KR101581079B1 (ko) 고속 기동이 가능한 상태로 이행하는 화상 형성 장치 및 그 제어 방법과 기억 매체
KR102408604B1 (ko) 화상 처리 장치, 그 제어 방법 및 프로그램
JP2017177573A (ja) ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスに接続されたＰＣＩデバイスを備える情報処理装置及び情報処理装置の制御方法
US10642545B2 (en) Information processing apparatus that controls shifting between power states in accordance with remaining storage capacity and control method thereof
US10015341B2 (en) Image forming apparatus, and method of controlling image forming apparatus
KR102203333B1 (ko) 정보 처리장치 및 그 제어방법, 및 프로그램
JP6702790B2 (ja) 代理応答機能を有するネットワークインターフェースを備える情報処理装置
US9060087B2 (en) Apparatus and method for determining a storage location based on the amount of electricity stored in a secondary battery of an image processing apparatus
JP6665735B2 (ja) 画像形成装置、画像形成装置の制御方法、およびプログラム
JP2015148978A (ja) 情報処理装置、情報処理装置の制御方法
US11394846B2 (en) Information processing apparatus and control method for information processing apparatus for transitioning from one power state to another power state
US20200264687A1 (en) Information processing apparatus and control method therefor
JP2020177302A (ja) 電子機器、および、電子機器の制御方法
JP2018020549A (ja) 電子機器及び電子機器の制御方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right