JP5355337B2 - 情報処理装置、情報処理装置の電源制御方法 - Google Patents

情報処理装置、情報処理装置の電源制御方法 Download PDF

Info

Publication number
JP5355337B2
JP5355337B2 JP2009232508A JP2009232508A JP5355337B2 JP 5355337 B2 JP5355337 B2 JP 5355337B2 JP 2009232508 A JP2009232508 A JP 2009232508A JP 2009232508 A JP2009232508 A JP 2009232508A JP 5355337 B2 JP5355337 B2 JP 5355337B2
Authority
JP
Japan
Prior art keywords
power supply
power
control unit
main body
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009232508A
Other languages
English (en)
Other versions
JP2011081550A (ja
Inventor
文夫 三上
幹生 ▲浜▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2009232508A priority Critical patent/JP5355337B2/ja
Priority to US12/896,209 priority patent/US8700935B2/en
Publication of JP2011081550A publication Critical patent/JP2011081550A/ja
Application granted granted Critical
Publication of JP5355337B2 publication Critical patent/JP5355337B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Description

本発明は、情報処理装置、情報処理装置の電源制御方法に関する。
特許文献1には、複数のハードディスク(以下、HDD)に同時に書き込みを行うことによって、システムを保護するミラーリングシステムの電源制御方法が記載されている。また、特許文献1では、HDDへの書き込みが終了した後にハードディスクの電源をオフすることを開示されている。
また、システム制御CPUとHDDの間にオプション追加として挿入される形式のミラーリング制御ユニットの機能として下記の、(1)ミラー機能、(2)リビルド機能、(3)パトロール機能がある。
(1)ミラー機能;ホストからのライトコマンドに応じて、接続された全HDDへの同時書き込みを実行する機能。(2)リビルド機能;HDDが故障したときに、複製元HDDから複製先HDDへのコピーする機能。(3)パトロール機能;通常使用時、接続されているHDDのリードテストを所定のタイミングで全領域行う機能。
特開平10−255451号公報
上述のように、ミラーリングシステムが実現できる機能としは、(1)ミラー機能、(2)リビルド機能、(3)パトロール機能の3つがある。特に、(2)、(3)についてはシステム制御CPU部が動作しなくても処理が実行できる。
しかし、従来では、そのような場合であっても、システム制御部に、電力を供給していた。従来の構成では、上記(2)又は(3)は、ミラーリング制御回路とHDDのみへの数ワットの供給電力で動作が可能であるにもかかわらず、システム制御回路への数十ワットの消費電力を数十分〜数時間供給する必要があるという課題があった。
なお、スリープモードに入る際に、リビルドやパトロールを中断させる構成をとれば、省電力は実現できる。しかし、このような構成の場合、頻繁にスリープモードに入る設定の装置では、リビルドやパトロールの動作完了までに要する積算時間の通電を確保するために相当の日数を要する場合がある。この場合、その期間はミラーリングによるシステム保護ができないという問題があった。
の目的は、情報処理装置本体の制御を行う制御部への電力供給を停止して省電力を実現しつつ、アクセス制御装置にて特定動作の実行中である場合は複数の記憶装置へ電力を供給する情報処理装置を提供することである。
本発明は、情報処理装置本体の制御を行う本体制御部と、複数の記憶装置と、前記本体制御部からの指示に応じて前記複数の記憶装置へのアクセスを制御するアクセス制御装置とを有する情報処理装置であって、前記本体制御部へ電力を供給する第1電力供給手段と、前記アクセス制御装置と前記複数の記憶装置へ電力を供給する第2電力供給手段と、前記本体制御部への電力供給状態と、前記アクセス制御装置による前記本体制御部が動作していなくても実行可能な特定動作の実行状態とを監視し、前記本体制御部へ電力が供給されている場合と、前記アクセス制御装置が前記特定動作の実行中である場合の、少なくとも一方の場合に、前記アクセス制御装置と前記複数の記憶装置へ電力を供給するように前記第2電力供給手段を制御する電源制御手段とを有することを特徴とする。
本発明によれば、情報処理装置の本体の制御を行う本体制御部への電力供給を停止して省電力を実現しつつ、アクセス制御装置にて特定動作の実行中である場合は、複数の記憶装置へ電力を供給する情報処理装置を提供することができる。
情報処理装置の電源制御構成の一例を示すブロック図。 図1に示した回路が搭載されているMFPのブロック図。 ミラーリング動作を示すフローチャート。 ミラーリング制御回路によるリビルド動作を示すフローチャート。 ミラーリング制御回路によるパトロール動作を示すフローチャート。 システム制御CPUによる動作を示すフローチャート。 情報処理装置の電源制御構成の一例を示すブロック図。 システム制御CPU201による動作を示すフローチャートである。 情報処理装置の電源制御構成の一例を示すブロック図。 実施例3のシステム制御CPUによる動作を示すフローチャート。 情報処理装置の電源制御構成の一例を示すブロック図。 ベンダーユニークな拡張コマンド一覧を示す図。 SETUP REBUILDコマンドを実行した際にシステム制御部からミラーリング制御回路へ送られるデータの一例を示す図。 SETUP PATROLコマンドを実行した際にシステム制御部からミラーリング制御回路へ送られるデータを示す図。 実施例4のシステム制御CPUによる動作を示すフローチャート。
本発明の情報処理装置は、ミラーリングユニットが、オプション設定可能なように、ホストとHDDの間に挿入されているシステムである。なお、この種のミラーリングユニットは、下記(1)〜(3)の特徴を有する。
(1)リビルド中には、ホストがシャットダウンする場合に、ホストからのライトコマンドの発行を停止しても、ミラーリングユニットからHDDへの書き込みが実行される。このHDDへの書き込み実行中にHDDへの通電を遮断することは、HDDへ障害を与える可能性がある。
(2)スリープに頻繁に移行する装置、あるいは電源が切れている時間の長い装置に設置された場合、HDDへの通電時間が短く、リビルド処理を完了するための時間が充分にとれない。このため、長期にわたってミラーリングによるシステム保護動作ができない可能性がある。
(3)スリープに頻繁に移行する装置、あるいは電源が切れている時間の長い装置に設置された場合、HDDへの通電時間が短く、パトロール機能が実行される充分な時間が確保されない可能性がある。
なお、ミラーリングとは、ホストからのライトコマンドに応じて、接続された全HDDへの同時書き込みを実行する機能である。また、リビルドとは、HDDが故障したときに、複製元HDDから複製先HDDへのコピーする機能である。パトロールとは、通常使用時、接続されているHDDのリードテストを所定のタイミングで全領域行う機能である。
以下、本発明を実施するための形態について図面を用いて説明する。
図1は、本発明の実施例1を示す情報処理装置の電源制御構成の一例を示すブロック図である。図1において、200はシステム制御部であり、情報処理装置本体のシステムを制御する本体制御部として機能する。
システム制御部200において、201はシステム制御CPUであり、システム制御を行うためのものである。202はHDDコントローラであり、システム制御CPU201からの指示によりATA信号をインタフェースする。203は制御信号線であり、システム制御CPU201とHDDコントローラ202を接続する。
300はHDDユニットであり、システム制御部200とATA信号線109で接続される。HDDユニット300において、301はミラーリング制御回路であり、HDDコントローラ202とHDD1(302),HDD2(303)との間に接続されている。なお、ミラーリング制御回路301は、ATA信号線1(304)でHDD1(302)と接続され、ATA信号線2(305)でHDD2(303)と接続されている。なお、ミラーリング制御回路301に接続されるHDDは3つ以上であってもよい。ミラーリング制御回路301は、システム制御部200からの指示に応じて複数の記憶装置へのアクセス制御を行う。
101はシステム制御部200へ電力を供給するための電源ユニット1(第1電力供給部)である。電源ユニット1(101)は、電源制御信号1(第1電源制御信号)104の信号状態が「H」のときにシステム制御部200へ電力を供給する。即ち、電源制御信号1(104)システム制御部200への電力供給状態を示す。102はHDDユニット300へ電力を供給するための電源ユニット2(第2電力供給部)である。電源ユニット2(102)は、電源制御信号2(第2電源制御信号)108の信号状態が「H」のときにHDDユニット300へ電力を供給する。電源ユニット1(101)、電源ユニット2(102)は、それぞれに入力される電源制御信号1(104)、電源制御信号2(108)に応じて独立にオフオン制御される構成である。
106は特定動作中信号であり、ミラーリング制御回路301がリビルド動作やパトロール動作を含む特定動作中に信号状態が「H」となる信号である。なお、特定動作とは、システム制御CPU201の関与しないHDDへのアクセス動作であり、システム制御CPU201が動作していない状態でも実行可能な動作である。即ち、特定動作中信号106は、上記特定動作の実行状態を示す。
103はワイヤードOR回路であり、電源制御信号1(104)と特定動作中信号106の論理和として、電源制御信号2(108)を生成する。即ち、ワイヤードOR回路103は、システム制御部200への電力供給状態と、上記特定動作の実行状態とを監視し、システム制御部200へ電力が供給されている場合と、上記特定動作の実行中である場合の、少なくとも一方の場合に、電源ユニット2(102)にHDDユニット300へ電力を供給させるように機能する。
ミラーリング制御回路301は、HDDコントローラ202とHDDの間にオプション設定可能な形態にて挿入され、ミラーリング動作を制御する。このため、システム制御CPU201は、ミラーリング動作しているか否かで制御を変更する必要がない。
図2は、図1に示した回路が搭載されているMFPのブロック図であり、図1と同一のものには同一の符号を付してあり、説明は省略する。図2において、システム制御部200は、MFPのコントローラ機能を有するものである。操作部401、スキャナ部402、プリンタ部403と電気的に接続されており、一方ではLANを介してPCや外部の装置などと画像データやデバイス情報の通信が可能となっている。
システム制御CPU201は、ROM253に記憶された制御プログラム等に基づいて接続中の各種デバイスとのアクセスを統括的に制御すると共に、コントローラ(システム制御部200)内部で行われる各種処理についても統括的に制御する。RAM252は、システム制御CPU201が動作するためのシステムワークメモリであり、かつ画像データを一時記憶するためのメモリでもある。このRAM252は、記憶した内容を電源off後も保持しておくSRAM及び電源off後には記憶した内容が消去されてしまうDRAMにより構成されている。ROM253には、装置のブートプログラムが格納されている。
HDDコントローラ202には、HDDユニット300が接続される。このHDDユニット300内のHDD1(302),HDD2(303),には、システムソフトウェアや画像データを格納することが可能となっている。
操作部I/F205は、システムバス203と操作部401とを接続するためのインタフェース部である。この操作部I/F205は、操作部401に表示するための画像データをシステムバス203から受け取り、操作部401に出力すると共に、操作部401から入力された情報をシステムバス203へと出力する。
ネットワークI/F206は、LAN及びシステムバス203に接続され、LANとの接続を制御する。画像バス250は、画像データをやり取りするための伝送路であり、PCIバスで構成されている。
スキャナ画像処理部212は、スキャナ部402からスキャナI/F211を介して受け取った画像データに対して、補正、加工、及び編集を行う。画像変換部217は、伸張部218、圧縮部219、回転部220、変倍部221、色空間変換部222、2値多値部223、多値2値部224、移動部225、間引き部226、合成部227を有し、画像データに画像処理を施す。伸張部216は、画像データを伸張する。プリンタ画像処理部215は、伸張部216から画像データを受け取り、ラスタ展開する。プリンタ部403は、プリンタI/F214を介して受け取った画像データをプリント処理する。
以下、図1、図3〜図5を用いて、ミラーリング制御回路301によるミラーリング動作、リビルド動作、パトロール動作を説明する。
<ミラーリング動作の説明>
図3は、ミラーリング制御回路301によるミラーリング動作を示すフローチャートである。なお、このフローチャートの処理は、ミラーリング制御回路301に内蔵される記憶部に記録されているソフトウェアをミラーリング制御回路301が実行することにより実現される。
ミラーリング制御回路301は、起動後、HDD1(302)とHDD2(303)の接続確認を行う(S301)。次に、ミラーリング制御回路301は、S301で確認したHDDに対してIdentifyコマンドを発行し、HDDから詳細情報(容量、型名、性能等)を取得する(S302)。次に、ミラーリング制御回路301は、転送モード設定を実行する(S303)。
次に、ミラーリング制御回路301は、上記S301〜S303の結果により、2台のHDDをミラー動作させるか、1台で動作させるかを判定する(S304)。そして、ミラーリング制御回路301は、2台のHDDでのミラー動作が可能であると判定した場合(S304でYes)、2台のHDDをミラー動作させると決定する(S305)。
一方、ミラーリング制御回路301は、2台のHDDでのミラー動作が不可能であると判定した場合(S304でNo)、リビルド条件を満たしているか判定する(S306)。なお、リビルド条件を満たしている場合とは、例えば、2台のHDDのうち、1台のHDDが交換された新たなHDDの場合である。
そして、ミラーリング制御回路301は、リビルド条件を満たしていないと判定した場合(S306でNo)、1台のHDDを動作させると決定する(S307)。
一方、ミラーリング制御回路301は、リビルド条件を満たしていると判定した場合(S306でYes)、リビルド動作を実行する(S308)。そして、リビルド動作の完了後、ミラーリング制御回路301は、2台のHDDをミラー動作させると決定する。
なお、ミラーリング制御回路301は、HDDコントローラ202からのATAコマンドを、前記決定した1台乃至2台のHDDへ伝達する。なお、HDDコントローラ202のシステム制御CPU201は、ミラーリング動作を行うために、ミラーリング制御回路301に対してなんら介在をしない。
なお、システム制御CPU201からのHDDへのライトコマンドは、HDDコントローラ202を介してミラーリング制御回路301へ伝達される。これに応じて、ミラーリング制御回路301は、上記システム制御CPU201からのライトコマンドを接続されている複数のHDDに対して同時に発行する。
また、システム制御CPU201からのHDDへのリードコマンドは、HDDコントローラ202を介してミラーリング制御回路301に伝達される。これに応じて、ミラーリング制御回路301は、接続されているいずれかのHDDに対して、読み出しコマンドを発行する。
<リビルド動作の説明>
図4は、ミラーリング制御回路301によるリビルド動作を示すフローチャートである。なお、このフローチャートの処理は、ミラーリング制御回路301に内蔵される記憶部(ROMやフラッシュメモリ等)に記録されているソフトウェア(ファームウェア)をミラーリング制御回路301が実行することにより実現される。
ミラーリング制御回路301は、片方のHDDが交換されたこと(リビルド条件を満たしたこと)を認識すると、リビルド動作を開始する。まず、ミラーリング制御回路301は、特定動作中信号106を「H」とする(S401)。次に、ミラーリング制御回路301は、リビルドアドレスを従来より接続されるHDDの先頭アドレスに設定し、リビルドアドレス終了か(従来より接続されるHDDの全領域のデータ複写を終了したか)を判定する(S402)。そして、未だリビルドアドレス終了でないと判定した場合、S403に処理を進める。
S403では、ミラーリング制御回路301は、従来より接続されるHDDのリビルドアドレスのデータを新しく接続されたHDDへ複写し、リビルドアドレスを複写単位だけ更新する(S404)。
次に、ミラーリング制御回路301は、ホスト(システム制御部200)からのコマンドを受信したか否かを判定し(S405)、受信していないと判定した場合には、S402に処理を戻す。
一方、上記S405において、ホスト(システム制御部200)からのコマンドを受信したと判定した場合、ミラーリング制御回路301は、データ複写(リビルドの処理)を中断し(S406)、上記ホストから受信したコマンドを処理する(S407)。そして、コマンドの処理が終了すると、ミラーリング制御回路301は、S402に処理を戻す。
一方、上記S402において、ミラーリング制御回路301は、リビルドアドレス終了と判定した場合には、特定動作中信号106を「L」とし、本フローチャートの処理を終了する。
なお、ミラーリング制御回路301は、システム制御CPU201からのコマンド等によって中断したリビルドの処理済のHDDアドレス(中断箇所)を記憶する記憶部(フラッシュメモリ等)を備える。そして、コマンドの処理が終了し、リビルドの処理を再開するときには、上記記憶部に記憶されるリビルドの処理済のHDDアドレスに基づいて、中断の続きからリビルドを実行する。
また、システム制御CPU201は、リビルド動作に関して、開始から終了まで関知することが不要である。即ち、リビルド処理は、システム制御CPU201の関与しないHDDへのアクセスであり、システム制御CPU201が動作していない状態でも実行可能な処理である。
<パトロール機能の説明>
図5は、ミラーリング制御回路によるパトロール動作を示すフローチャートである。なお、このフローチャートの処理は、ミラーリング制御回路301に内蔵される記憶部に記録されているソフトウェアをミラーリング制御回路301が実行することにより実現される。
HDDに所定時間アクセスがないときに、パトロール機能が起動される。まず、ミラーリング制御回路301は、特定動作中信号106を「H」とする(S500)。次に、ミラーリング制御回路301は、パトロールアドレスを、接続されるいずれかのHDDの先頭アドレスに設定し、パトロールアドレス終了か(上記HDDの全領域のデータの読み出しを終了したか)を判定する(S501)。そして、未だパトロールアドレス終了でないと判定した場合、S502に処理を進める。
S502では、ミラーリング制御回路301は、上記HDDのパトロールアドレスのデータの読み出し処理を行い、該読み出し処理でデータを読み出せたか否かを判定する(S503)。そして、上記S503において、データを読み出せたと判定した場合には、ミラーリング制御回路301は、パトロールアドレスを読み出し単位だけ更新し(S504)、S501に処理を戻す。一方、上記S503において、データを読み出せなかったと判定した場合には、ミラーリング制御回路301は、S505に処理を進める。
S505では、ミラーリング制御回路301は、他方のHDDのパトロールアドレスのデータの読み出し処理を行い、該読み出し処理でデータを読み出せたか否かを判定する(S506)。そして、上記S506において、データを読み出せたと判定した場合、ミラーリング制御回路301は、上記他方のHDDのパトロールアドレスから読み出したデータを上記HDDに複写してデータ修復し(S507)、S501に処理を戻す。一方、上記S506において、データを読み出せなかったと判定した場合、ミラーリング制御回路301は、両HDDエラーの処理(両HDDがエラーである旨をシステム制御部200に通知して操作部401に表示させる等の処理)を行う(S508)。そして、特定動作中信号106を「L」とし(S509)本フローチャートの処理を終了する。
また、上記S501において、ミラーリング制御回路301は、パトロールアドレス終了と判定した場合には、特定動作中信号106を「L」とし(S510)、本フローチャートの処理を終了する。
なお、図示していないが、ミラーリング制御回路301は、パトロール処理においても、システム制御CPU201からのコマンド等を受信した場合、パトロール処理を中断する。ミラーリング制御回路301は、上述のように、中断したリビルドの処理済のHDDアドレス(中断箇所)を記憶する記憶部を備える。そして、コマンドの処理が終了し、パトロールの処理を再開するときには、上記記憶部に記憶されるパトロールの処理済のHDDアドレスに基づいて、中断の続きからパトロールを実行する。
なお、パトロール動作に関しても、システム制御CPU201は、開始から終了まで関知することが不要である。即ち、パトロール処理も、システム制御CPU201の関与しないHDDへのアクセスであり、システム制御CPU201が動作していない状態でも実行可能な処理である。
以下、図1、図6を用いて、システム制御CPU201による動作を説明する。
<システム制御CPUの動作の説明>
図6は、システム制御CPU201による動作を示すフローチャートである。なお、このフローチャートの処理は、ROM253やHDD1又はHDD2に記録されているソフトウェアをシステム制御CPU201が実行することにより実現される。
システム制御CPU201は、電源が投入されると、ステムを起動し(S601)、電源制御信号1(104)を「H」とし、S603に処理を進める。S603では、システム制御CPU201は、スリープ要求がある(スリープ条件を満たした)か否かを判定し、スリープ要求があると判定した場合、S608に処理を進める。
S608では、システム制御CPU201は、スリープ状態への移行処理を行い、HDDへのアクセスを停止し(S609)、電源制御信号1(104)を「L」とし、本フローチャートの処理を終了する。
一方、上記S603において、スリープ要求がないと判定した場合、システム制御CPU201は、シャットダウン要求があるか否かを判定し(S604)、シャットダウン要求がないと判定した場合、S603に処理を戻す。一方、上記S604において、シャットダウン要求があると判定した場合、システム制御CPU201は、S605に処理を進める。S605では、システム制御CPU201は、シャットダウン処理を行い、HDDへのアクセスを停止し(S606)、電源制御信号1(104)を「L」とし、本フローチャートの処理を終了する。
<電源制御の説明>
図1に示したように、実施例1の情報処理装置は、システム制御部200とHDDユニット300への電源系が独立にオフ/オン制御できる構成である。
システムが通常に稼動しているときは、システム制御部200より電源制御信号1(104)として「H」が電源ユニット1(101)とワイヤードOR回路103に出力される。この時、電源ユニット1(101)は、電源制御信号1(104)として「H」が入力されるため、電力(電源1)をシステム制御部200へ供給する。
またこの時、ワイヤードOR回路103は、電源制御信号1(104)として「H」が入力されるため、特定動作中信号106に関わらず、電源制御信号2(108)として「H」を電源ユニット2(102)に出力する。即ち、この時、電源ユニット2(102)は、電源制御信号2(108)として「H」が入力されるため、電力(電源2)をHDDユニット300へ供給する。
この状態で、HDD2(303)の故障等により、新たなHDDと交換されたとき、ミラーリング制御回路301は、リビルド条件に従ってリビルド動作を開始し、同時に、特定動作中信号106を「H」へ遷移させる。なお、リビルドを完了するためには、例えば80GBのHDDを想定すると約30分要する。
また、ミラーリング制御回路301は、パトロール起動開始条件を満たした場合に、パトロール動作を開始し、同時に、特定動作中信号106を「H」へ遷移させる。パトロール機能はジョブが例えば6日ごとに起動開始条件を見ることとし、パトロール起動開始条件はジョブが30分発生しないときに開始する等の設定である。なお、パトロール機能は、ミラーリングと並んでHDDの信頼性を確保するために重要な機能である。しかし、頻繁にシャットダウンあるいはスリープする設定の装置においては、パトロール機能が起動する時間がとれない、あるいは起動しても短時間しか通電できず中断する、ということが起きる。
ここで、リビルド(又は、パトロール)動作中に、操作者によってシャットダウンへの移行を指示されたとき(又は、スリープ条件を満たしたとき)の動作を説明する。システム制御部200は、シャットダウン処理(スリープ処理)を実行した後、電源制御信号1(104)を「L」へ遷移させることで電源ユニット1(101)の出力を停止させ、システムの電源が落ちる。ただし、リビルド(又は、パトロール)動作中は、特定動作中信号106が「H」である。このため、ワイヤードOR回路103の出力である電源制御信号2(108)は「H」となり、電源ユニット2(102)によるHDDユニット300への電力(電源2)の供給は継続される。
リビルド(又は、パトロール)終了時には、特定動作中信号106が「L」に遷移し、電源制御信号2(108)も「L」となるため、電源ユニット2(102)のHDDユニット300への電力(電源2)の供給は停止される。このとき、装置全体の電源(電力供給)が停止する。システム制御CPU201は、システム制御部200に搭載されている。システム制御部200は、図2に示すようにスキャナ部402、プリンタ部403、操作部401、画像処理部212,215等を制御する必要があり、数十ワットの電力を消費する。シャットダウンあるいはスリープへ移行する際には、スキャナ部402、プリンタ部403、操作部401、画像処理部212,215等の動作は不要となるため、システム制御部200への電源供給を遮断することができる。
ただし、システム制御部200に接続されているHDDユニット300は例外である。HDDユニット300は、システム制御CPU201の制御外のリビルド動作あるいはパトロール機能中には、電源を遮断することなく動作を完了できる。しかも、リビルド動作あるいはパトロール機能中、HDDユニット300とは独立にシステム制御部200への電力を遮断することが可能である。
以上のように、本実施例によれば、システム制御部への電力供給を停止して省電力を実現しつつ、リビルドやパトロール機能の実行中はHDDユニットに電力供給を行ってミラーリングによるシステム保護を実現することができる。
よって、リビルド又はパトロール動作中であっても、HDDへ障害を発生させることなく、システム制御部をシャットダウン又はスリープに移行させ、省電力の実現することができる。また、システム制御部をシャットダウン又はスリープに移行する際、HDDユニットには電力の供給を維持するため、リビルド又はパトロール動作を完了して、ミラーリングによるシステム保護を実現することができる。
図7は、実施例2を示す情報処理装置の電源制御構成の一例を示すブロック図であり、図1と同一のものには同一の符号を付してあり、説明は省略する。
本実施例では、システム制御CPU201からのステータス読み取り要求に対して、ミラーリング制御回路301は、リビルド中あるいはパトロール中であれば、その旨を示すステータス情報をHDDコントローラ202経由でシステム制御CPU201へ返す。
また、本実施例では、システム制御CPU201からミラーリング制御回路301へのリビルド停止コマンドあるいはパトロール停止コマンドを用意しておく。そして、システム制御CPU201は、シャットダウン(又はスリープ)処理時には、上記のコマンドをミラーリング制御回路301へ発行して、ミラーリング制御回路301によるリビルドあるいはパトロールの処理を中断させる。
なお、ミラーリング制御回路301は、システム制御CPU201からのコマンド等によって中断したリビルド(又はパトロール)の処理済のHDDアドレスを記憶する記憶部(フラッシュメモリ等)を備える。そして、コマンドの処理が終了し、リビルド(又はパトロール)処理を再開するときには、上記記憶部に記憶されるリビルド(又はパトロール)の処理済のHDDアドレスに基づいて、中断の続きからリビルド(又はパトロール)を実行する。
<システム制御CPUの動作の説明>
図8は、実施例2のシステム制御CPU201による動作を示すフローチャートである。なお、このフローチャートの処理は、ROM253やHDD(HDD1又はHDD2)に記録されているソフトウェアをシステム制御CPU201が実行することにより実現される。なお、図6と同一のステップには同一のステップ番号を付してあり、説明は省略する。
シャットダウン要求があると判定した場合(S604でYes)、システム制御CPU201は、リビルド・パトロール停止処理を行う(S801)。そして、リビルド・パトロール停止処理の終了後、S605に処理を進める。また、スリープ要求があると判定した場合(S603でYes)、システム制御CPU201は、リビルド・パトロール停止処理を行う(S802)。そして、リビルド・パトロール停止処理の終了後、S608に処理を進める。
以下、S801,S802で示したリビルド・パトロール停止処理について説明する。システム制御CPU201は、ステータス読み取り要求をミラーリング制御回路301に送信し、ミラーリング制御回路301のステータスを取得する(S811)。そして、システム制御CPU201は、S811で取得したステータスに基づいて、ミラーリング制御回路301がリビルド中か否かを判定する(S812)。そして、上記S812において、リビルド中であると判定した場合、システム制御CPU201は、リビルド停止コマンドをミラーリング制御回路301に送信し(S813)、リビルド・パトロール停止処理を終了する。
一方、システム制御CPU201は、上記S812において、リビルド中でないと判定した場合には、システム制御CPU201は、S811で取得したステータスに基づいて、ミラーリング制御回路301がパトロール中か否かを判定する(S814)。そして、上記S814において、パトロール中であると判定した場合、システム制御CPU201は、パトロール停止コマンドをミラーリング制御回路301に送信し(S815)、リビルド・パトロール停止処理を終了する。 一方、システム制御CPU201は、上記S814において、パトロール中でないと判定した場合には、システム制御CPU201は、そのままリビルド・パトロール停止処理を終了する。
本実施例によれば、ミラーリング制御回路がリビルド(又はパトロール)中にHDDへの電源遮断が発生し、HDDへの障害を発生させることを防止できる。
図9は、実施例3を示す情報処理装置の電源制御構成の一例を示すブロック図であり、図1と同一のものには同一の符号を付してあり、説明は省略する。
本実施例のシステムは、システム制御部200とHDDユニット300間に特有のコマンドとステータスを用意してないシステムである。このようなシステムにおいて、ミラーリング制御回路301は、システム制御CPU201へ、リビルド中あるいはパトロール中には、リビルド中あるいはパトロール中を示す信号(STS信号110)を送出する。STS信号110は、リビルド中あるいはパトロール中に「H」となり、リビルド中でもパトロール中でもない場合に「L」となる。
システム制御CPU201は、ミラーリング制御回路301がリビルド中あるいはパトロール中には、シャットダウンあるいはスリープに移行せず、リビルドあるいはパトロール終了までシャットダウンあるいはスリープを延期する。
<システム制御CPUの動作の説明>
図10は、実施例3のシステム制御CPU201による動作を示すフローチャートである。なお、このフローチャートの処理は、ROM253やHDD(HDD1又はHDD2)に記録されているソフトウェアをシステム制御CPU201が実行することにより実現される。なお、図6と同一のステップには同一のステップ番号を付してあり、説明は省略する。
シャットダウン要求があると判定した場合(S604でYes)、システム制御CPU201は、ミラーリング制御回路301から出力されるSTS信号110の状態に基づいてリビルド中またはパトロール中であるか否かを判定する(S1001)。そして、上記S1001にて、リビルド中またはパトロール中(STS信号110が「H」)であると判定した場合、システム制御CPU201は、リビルドまたはパトロールが終了する(STS信号110が「L」となる)までS1001の処理を繰り返す。一方、システム制御CPU201は、上記S1001において、リビルド中またはパトロール中でない(STS信号110が「L」)と判定した場合には、システム制御CPU201は、ステップS605に処理を進める。
また、スリープ要求があると判定した場合(S603でYes)、システム制御CPU201は、ミラーリング制御回路301から出力されるSTS信号110の状態に基づいてリビルド中またはパトロール中であるか否かを判定する(S1002)。そして、上記S1002にて、リビルド中またはパトロール中(STS信号110が「H」)であると判定した場合、システム制御CPU201は、リビルドまたはパトロールが終了する(STS信号110が「L」となる)までS1002の処理を繰り返す。一方、システム制御CPU201は、上記S1002において、リビルド中またはパトロール中でない(STS信号110が「L」)と判定した場合には、システム制御CPU201は、ステップS608に処理を進める。
本実施例によれば、ミラーリング制御回路がリビルド(又はパトロール)中にHDDへの電源遮断が発生し、HDDへの障害を発生させることを防止できる。
図11は、実施例4を示す情報処理装置の電源制御構成の一例を示すブロック図であり、図1と同一のものには同一の符号を付してあり、説明は省略する。A103は電源制御部であり、電源制御信号1(104)を電源ユニット1(101)、電源制御信号2(108)を電源ユニット2(102)にそれぞれ出力し、電源ユニット1(101)、電源ユニット2(102)のオフ/オンを制御する。
A104はタイマ(第1計時部)であり、タイマ(A104)が電源制御部(A103)へ接続される。図11のミラーリング制御回路301において、A1002はフラッシュメモリ(Flashメモリ)であり、情報を保持しておくことが可能である。また、A1003はタイマ(第2計時部)であり、時間測定が可能である。
なお、本実施例のシステム制御CPU201は、タイマ(A104)へ時間指定を行い、タイマ(A104)は、時間指定されたことを電源制御部(A103)へそれを伝え、電源制御部(A103)は、電源制御信号1(104)をローにする。これにより、電源ユニット1(101)はオフとなる(システム制御部200への電力供給を停止する)。
また、タイマ(A104)は、指定された時間が経過すると、その旨を電源制御部(A103)へ伝え、電源制御部(A103)は、電源制御信号2(108)をローにする。これにより、電源ユニット2(102)はオフとなる(HDDユニット300への電力供給を停止する)。
タイマ(A104)、電源制御部(A103)は、不図示の常夜電源で動作している。このため、タイマ(A104)、電源制御部(A103)は、電源ユニット1(101)、電源ユニット2(102)がオフとなっても動作することができる。なお、AC電源をオフにした場合には、タイマ(A104)、電源制御部(A103)も電力供給が遮断される。
なお、図11に示した回路が搭載されているMFPの構成例は図2と同様である。即ち、図2と図11との関連は図2と図1の関連と同様であるためここでは説明を割愛する。ミラーリング制御回路301は、ATA信号線109を通じ、システム制御CPU201からのコマンドを受け取ることができる。本実施例のミラーリング制御回路301は、通常のATAコマンドのほかに、ベンダーユニークに制定した拡張コマンドを受け取ることが可能である。
図12は、実施例4で設定したベンダーユニークな拡張コマンド一覧を示す図である。図12のように、ATAコマンドは、ホスト(システム制御部200)からHDDへデータを転送する「PIOOUT」コマンド、HDDからホストへデータを転送する「PIOIN」コマンド、データ転送を伴わない「NONDATA」コマンドに大別される。
システム制御部200から送られた拡張コマンドは、ミラーリング制御回路301内のみで解釈される。即ち、システム制御部200から送られた拡張コマンドは、ATA信号線(304、305)を通じてHDD(302、303)へは通知されない。以下、拡張コマンドを示す。
SETUP REBUILD:リビルド機能の設定を行うコマンド:PIOOUT
START REBUILD:リビルド開始を命令する:NONDATA
PAUSE REBUILD:リビルド中断を命令する:NONDATA
RESTART REBUILD:リビルド再開を命令する:NONDATA
SETUP PATROL:パトロール機能の設定を行うコマンド:PIOOUT
START PATROL:パトロール開始を命令する:NONDATA
PAUSE PATROL:パトロール中断を命令する:NONDATA
RESTART PATROL:パトロール再開を命令する:NONDATA
図13は、PIOOUTコマンドであるSETUP REBUILDコマンドを実行した際にシステム制御部200からミラーリング制御回路301へ送られるデータの一例を示す図である。なお、このデータはシステム制御部200で作成する。このデータには、図13に示すように、「リビルド延長時間」、「自動リビルド有無」、「リビルド時ベリファイ有無」、「リビルド実行範囲」、「領域A先頭セクタ、サイズ」等がある。以下、各データについて説明する。
「リビルド延長時間」とは、秒単位で指定するデータであり、ここで指定した秒数後にリビルドを終了する。「自動リビルド有無」とは、自動的にリビルドを実行するかどうかを設定するデータである。「リビルド時ベリファイ有無」とは、リビルド時にベリファイを行うか否かを設定するデータである。「リビルド実行範囲」とは、HDD全体をリビルドするか、特定の範囲だけをリビルドするかを設定するデータである。「領域A先頭セクタ、サイズ」とは、リビルド実行範囲に設定された範囲を設定するデータである。
図14は、PIOOUTコマンドであるSETUP PATROLコマンドを実行した際にシステム制御部200からミラーリング制御回路301へ送られるデータを示す図である。このデータはシステム制御部200で作成する。
このデータには、図14に示すように、「パトロール延長時間」、「開始条件」、「パトロール実行範囲」、「領域A先頭セクタ、サイズ」等がある。以下、各データについて説明する。
「パトロール延長時間」とは、秒単位で指定するデータであり、ここで指定した秒数後にパトロールを終了する。ミラーリング制御回路301は、この指定されたパトロール延長時間をタイマ(A1003)に設定することになる。「開始条件」とは、パトロールの開始条件を示すデータである。「パトロール実行範囲」とは、HDD全体をパトロールするか、特定の範囲だけするかを設定するデータである。「領域A先頭セクタ、サイズ」とは、パトロール実行範囲に設定された範囲を設定するデータである。
なお、図示しないが、本実施例でも、システム制御CPU201は、ミラーリング制御回路301に対してステータス読み取り要求を送信して、ミラーリング制御回路301のステータス情報を取得することができる。このシステム制御CPU201からのステータス読み取り要求に対して、ミラーリング制御回路301は、リビルド中あるいはパトロール中であれば、その旨を示すステータス情報をHDDコントローラ202経由でシステム制御CPU201へ返す。
<リビルド動作の説明>
実施例1と同様である。ただし、実施例1では、リビルド中は、特定動作中信号(図1の106)を「H」とし、終了したときに「L」となるのに対し、本実施例では、特定動作中信号線が無いため、上記のようにはならない。
<パトロール機能の説明>
実施例1と同様である。ただし、実施例1では、パトロール中は、特定動作中信号(図1の106)を「H」とし、終了したときに「L」となるのに対し、本実施例では、特定動作中信号線が無いため、上記のようにはならない。
なお、ミラーリング制御回路301は、システム制御CPU201からのコマンド等によって中断したリビルド(又はパトロール)の処理済のHDDアドレスをフラッシュメモリ(A1002)に記憶する。そして、ミラーリング制御回路301は、次に再開するときには、フラッシュメモリ(A1002)に記憶されたHDDアドレスに基づいて中断の続きからリビルド(又はパトロール)を実行する。
<電源制御の説明>
システムが通常に稼動しているときは電源制御部(103)から電源制御信号1(1004)として「H」が出力され、電源ユニット1(101)へは「H」が入力されるため電源1(105)をシステム制御部A200へ供給する。また、通常動作時にはタイマ(A104)がセットされておらず、電源制御部(A103)から電源制御信号2(108)として電源ユニット2(102)へ「H」が入力され、電源ユニット2はHDDユニット300へ電源2(107)が供給される。この状態でHDD2が故障し、交換されたとき、ミラーリング制御回路A301はリビルド条件にしたがってリビルド動作を開始する。リビルドを完了するためには80GBのHDDを想定すると約30分要する。
リビルド動作中に、操作者によってスリープへの移行を指示されたときの動作を説明する。HDDにはHDDが壊れるまでに電源をオフオンできる回数が決まっており、あまりに頻繁に電源をオフオンすることはHDDの寿命を縮めることになる。従って最近ではスリープ処理を行った後も30分なり、1時間程度HDDへ通電しておく仕組みが搭載されている。その間にスリープ復帰処理が必要となった場合には、HDDの電源をオフオンすることなく、スリープからの復帰が可能であり、HDDの寿命を延ばすことができる。なお、本実施例もこの種のシステムとする。
まず、システム制御CPU201は、スリープへ移行することを決定すると、「あとどれくらいで電源ユニット2(102)からの電力供給を停止するか(電源遮断時間)」を取得する。本実施例では、電源遮断時間は予め設定されてROM253に記憶されているものとする。次に、システム制御CPU201は、電源遮断時間より電源遮断準備時間だけ短い時間を、リビルド延長時間(又はパトロール延長時間)として、拡張コマンド(SETUP REBUILD又はSETUP PATROL)にてミラーリング制御回路301へ送信する。なお、前記電源遮断準備時間とは、HDDユニット300にて電源遮断準備処理を行う時間に対応するものであり、予め設定されてROM253に記憶されている。この電源遮断準備処理は、リビルド(又はパトロール)を中断し、どのセクタまでリビルド(又はパトロール)を行ったかをフラッシュメモリ(A1002)に保存し、キャッシュの解決やスタンバイコマンド等を発行し、電力供給の停止に備える処理を示す。
その後、システム制御部200は、タイマ(A104)へ電源遮断時間をセットする。すると、タイマ(A104)は、タイマ(A104)に電源遮断時間がセットされたことを電源制御部(A103)に通知する。電源制御部(A103)は、タイマ(A104)から電源遮断時間がセットされた旨の通知を受けると、電源制御信号1(104)を「L」へ遷移させることで電源ユニット1の出力を停止させる。これにより、システム制御部200の電源が落ちる。また、電源制御部(A103)は、タイマ(A104)へ電源遮断時間が指定されてからタイマ(A104)が電源遮断時間の経過を計時するまで電源制御信号2(108)を「L」へ遷移させない(「H」のままとする)。そのため、電源ユニット2(102)の出力は、電源遮断時間が経過するまで継続されてHDDユニット300へ電力が供給され続ける。
また、リビルド延長時間(又はパトロール延長時間)を受けたミラーリング制御回路301は、リビルド延長時間(又はパトロール延長時間)をフラッシュメモリ(A1002)へ保存し、タイマ(A1003)へリビルド延長時間(又はパトロール延長時間)をセットする。これによりタイマ(A1003)は、リビルド延長時間(又はパトロール延長時間)の計時を開始する。
ミラーリング制御回路301は、タイマ(A1003)が指定時間の経過を計時すると、上記電源遮断準備処理を実行する。この後、電源遮断時間が経過し、タイマ(A104)が指定時間の経過を計時すると、電源制御部(A103)は、電源制御信号2(108)を「L」へ遷移させ、電源ユニット2(102)からHDDユニット300への電力供給が停止される。なお、HDD(HDD1、HDD2)は、電源遮断前に上記電源遮断準備処理を行っていたため、故障が発生しない。
以下、図15を参照して、実施例4のシステム制御CPU201による動作を説明する。
図15は、実施例4のシステム制御CPU201による動作を示すフローチャートである。なお、このフローチャートの処理は、ROM253やHDD(HDD1又はHDD2)に記録されているソフトウェアをシステム制御CPU201が実行することにより実現される。なお、図6と同一のステップには同一のステップ番号を付してあり、説明は省略する。
シャットダウン要求があると判定した場合(S604でYes)、システム制御CPU201は、リビルド・パトロール延長処理を行う(S1501)。そして、リビルド・パトロール延長処理の終了後、S605に処理を進める。また、スリープ要求があると判定した場合(S603でYes)、システム制御CPU201は、リビルド・パトロール延長処理を行う(S1502)。そして、リビルド・パトロール延長処理の終了後、S608に処理を進める。そして、HDDへのアクセス停止(S606又はS609)の後、システム制御CPU201は、電源遮断時間をタイマ(A104)に設定し(S1503)、本フローチャートの処理を終了する。
以下、S1501,S1502で示したリビルド・パトロール延長処理について説明する。システム制御CPU201は、ステータス読み取り要求をミラーリング制御回路301に送信し、ミラーリング制御回路301のステータスを取得する(S1511)。そして、システム制御CPU201は、S1511で取得したステータスに基づいて、ミラーリング制御回路301がリビルド中か否かを判定する(S1512)。そして、上記S1512にて、リビルド中であると判定した場合、システム制御CPU201は、S1513に処理を進める。S1513では、システム制御CPU201は、リビルド延長時間をSETUP REBUILDコマンドにより、ミラーリング制御回路301に送信し(S1513)、リビルド・パトロール延長処理を終了する。なお、リビルド延長時間は、電源遮断時間から電源遮断準備時間だけ短い時間とする。
一方、上記S1512にて、リビルド中でないと判定した場合には、システム制御CPU201は、S1514に処理を進める。S1514では、システム制御CPU201は、パトロール中か否かを判定する。そして、上記S1514にて、パトロール中であると判定した場合、システム制御CPU201は、パトロール延長時間をSETUPPATROLコマンドにより、ミラーリング制御回路301に送信し(S1515)、リビルド・パトロール延長処理を終了する。なお、パトロール延長時間は、電源遮断時間から電源遮断準備時間だけ短い時間とする。
一方、システム制御CPU201は、上記S1514にて、パトロール中でないと判定した場合、そのままリビルド・パトロール延長処理を終了する。
なお、本実施例では、システム制御CPU201がスリープ又はシャットダウンに移行する際に、リビルド(又はパトロール)延長時間を、ミラーリング制御回路301に送信し、タイマ(A1003)で計時させる構成を示した。しかし、予めリビルド(又はパトロール)延長時間をミラーリング制御回路301に送信してフラッシュメモリ(A1002)に記憶させておき、スリープやシャットダウンのトリガーとなるコマンドをミラーリング制御回路301へ送信してもよい。この場合、ミラーリング制御回路301は、スリープ等のトリガーとなるコマンドをシステム制御CPU201から取得した際に、タイマ(A1003)に上記リビルド(又はパトロール)延長時間の計時を開始させる。
また、本実施例では、システム制御CPU201がスリープ又はシャットダウンに移行する際に、リビルド(又はパトロール)延長時間を、ミラーリング制御回路301に送信し、タイマ(A1003)で計時させる構成を示した。しかし、予めリビルド(又はパトロール)延長時間をミラーリング制御回路301に送信してフラッシュメモリ(A1002)に記憶させておき、スリープやシャットダウンのトリガーとなるコマンドをミラーリング制御回路301へ送信してもよい。この場合、ミラーリング制御回路301は、スリープ等のトリガーとなるコマンドをシステム制御CPU201から取得した際に、タイマ(A1003)に上記リビルド(又はパトロール)延長時間の計時を開始させる。
また、本実施例では、電源遮断時間より電源遮断準備時間だけ短い時間を、リビルド(又はパトロール)延長時間としてミラーリング制御回路301に送信する構成を説明した。しかし、電源遮断時間を、リビルド(又はパトロール)延長時間としてミラーリング制御回路301に送信してもよい。この場合、ミラーリング制御回路301では、電源遮断時間より電源遮断準備時間だけ短い時間をタイマ(A1003)にセットするように構成する。即ち、ミラーリング制御回路301において、電源遮断時間より電源遮断準備時間だけ短い時間を計測する構成であればどのような構成であってもよい。
また、図15では、ミラーリング制御回路301のステータスを取得し、リビルド中であればリビルド延長時間、パトロール中であればパトロール延長時間をミラーリング制御回路301に送信する構成とした。しかし、ミラーリング制御回路301のステータスを取得することなく、リビルド延長時間とパトロール延長時間の双方をミラーリング制御回路301に送信するように構成してもよい。この場合、ミラーリング制御回路301が、リビルド中であればリビルド延長時間、パトロール中であればパトロール延長時間を使用するように構成する。
また、本実施例では、リビルド延長時間はSETUP REBUILDコマンドで送信し、パトロール延長時間はSETUP PATROLコマンドで送信する構成となっている。しかし、リビルド延長時間とパトロール延長時間の区別をなくし、延長時間として、1つの拡張コマンドで送信するように構成してもよい。この場合、ミラーリング制御回路301では、この延長時間をタイマ(A1003)にセットして、この延長時間の計測後に、電源遮断準備処理を実行するように構成する。
以上のように、本実施例によれば、システム制御部への電力供給を停止して省電力を実現しつつ、リビルドやパトロール機能の実行中はHDDユニットに電力供給を行ってミラーリングによるシステム保護を実現できる。また、本実施例によれば、ミラーリング制御回路がリビルド中にスリープモードに入っても、リビルド延長時間(又はパトロール延長時間)、リビルドを継続することができる。
以上、示したように、本発明では、ミラーリングシステムで、リビルドあるいはパトロール動作時には、システム制御部の電源をミラーリングシステムとは独立に遮断する。これにより、スリープあるいはシャットダウン時には動作中のミラーリングシステムを残して電源を遮断しておくことが可能となる。また、停電などにより一定時間後にどうしても電源を遮断する必要がある場合にも指定時間内にリビルド、パトロールを中断することも可能である。
(その他の実施例)
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。なお、上記各種記憶媒体は、上記プログラムをコンピュータ読み取り可能に記録したものであれば、どのような種類の記録媒体であってもよい。
101 電源ユニット1
102 電源ユニット2
104 電源制御信号1
105 特定動作中信号
200 システム制御部
300 HDDユニット
301 ミラーリング制御回路
302,303 HDD

Claims (13)

  1. 情報処理装置本体の制御を行う本体制御部と、複数の記憶装置と、前記本体制御部からの指示に応じて前記複数の記憶装置へのアクセスを制御するアクセス制御装置とを有する情報処理装置であって、
    前記本体制御部へ電力を供給する第1電力供給手段と、
    前記アクセス制御装置と前記複数の記憶装置へ電力を供給する第2電力供給手段と、
    前記本体制御部への電力供給状態と、前記アクセス制御装置による前記本体制御部が動作していなくても実行可能な特定動作の実行状態とを監視し、前記本体制御部へ電力が供給されている場合と、前記アクセス制御装置が前記特定動作の実行中である場合の、少なくとも一方の場合に、前記アクセス制御装置と前記複数の記憶装置へ電力を供給するように前記第2電力供給手段を制御する電源制御手段と、
    を有することを特徴とする情報処理装置。
  2. 前記第1電力供給手段は、前記本体制御部から出力される第1電源制御信号の信号状態に応じて電力の供給又は停止を行うものであり、
    前記第2電力供給手段は、前記電源制御手段から出力される第2電源制御信号の信号状態に応じて電力の供給又は停止を行うものであり、
    前記アクセス制御装置は、前記特定動作の実行中には、前記電源制御手段に出力する特定動作中信号を、前記特定動作の実行中を示す信号状態とするものであり、
    前記電源制御手段は、前記第1電源制御信号が電力供給を要求する信号状態の場合と、前記特定動作中信号が前記特定動作の実行中を示す信号状態の場合の、少なくとも一方の場合に、前記第2電源制御信号を、電力供給を要求する信号状態で出力することを特徴とする請求項1に記載の情報処理装置。
  3. 前記本体制御部は、前記本体制御部を停止する際に、前記第1電源制御信号を、電力供給の停止を要求する信号状態とするものであり、
    前記アクセス制御装置は、前記特定動作の実行中でない場合には、前記特定動作中信号を、前記特定動作を実行中でないことを示す信号状態とするものであり、
    前記電源制御手段は、前記第1電源制御信号が電力供給を要求する信号状態の場合と、前記特定動作中信号が前記特定動作の実行中を示す信号状態の場合の、いずれでもない場合に、前記第2電源制御信号を、電力供給の停止を要求する信号状態とすることを特徴とする請求項2に記載の情報処理装置。
  4. 前記本体制御部を停止する際とは、スリープ状態に移行する場合、あるいはシャットダウンを行う場合であることを特徴とする請求項3に記載の情報処理装置。
  5. 前記電源制御手段は、前記第1電源制御信号と前記特定動作中信号との論理和として前記第2電源制御信号を生成することを特徴とする請求項2乃至4のいずれか1項に記載の情報処理装置。
  6. 情報処理装置本体の制御を行う本体制御部と、複数の記憶装置と、前記本体制御部からの指示に応じて前記複数の記憶装置へのアクセスを制御するアクセス制御装置とを有する情報処理装置であって、
    前記本体制御部へ電力を供給する第1電力供給手段と、
    前記アクセス制御装置と前記複数の記憶装置へ電力を供給する第2電力供給手段と、
    前記本体制御部から通知される電源遮断時間を第1計時手段により計時し、前記電源遮断時間が経過した際に前記第2電力供給手段からの電力供給を停止させる電源制御手段とを有し、
    前記アクセス制御装置は、前記電源遮断時間より電源遮断準備時間だけ短い時間を第2計時手段により計時し、該時間が経過した際に、前記本体制御部が動作していなくても実行可能な特定動作を中断することを特徴とする情報処理装置。
  7. 前記本体制御部は、前記電源遮断時間を前記アクセス制御装置と前記電源制御手段に通知することを特徴とする請求項6に記載の情報処理装置。
  8. 前記本体制御部は、前記電源遮断時間より電源遮断準備時間だけ短い時間を前記アクセス制御装置に通知し、前記電源遮断時間を前記電源制御手段に通知することを特徴とする請求項6に記載の情報処理装置。
  9. 前記電源遮断時間は、前記アクセス制御装置にて前記特定動作を中断し、前記第2電力供給手段からの電力供給の停止に備える処理を行う時間であることを特徴とする請求項6乃至8のいずれか1項に記載の情報処理装置。
  10. 前記アクセス制御装置は、前記特定動作を中断した際には、該中断の箇所を記憶手段に記憶させ、前記特定動作を再開する際には、前記記憶手段に記憶された中断の箇所から処理を継続することを特徴とする請求項6乃至9のいずれか1項に記載の情報処理装置。
  11. 前記アクセス制御装置は、前記複数の記憶装置のミラーリング制御を行うものであり、
    前記特定動作は、前記いずれかの記憶装置の全領域を前記その他の記憶装置へ複写するリビルド処理を含むことを特徴とする請求項1乃至10のいずれか1項に記載の情報処理装置。
  12. 前記アクセス制御装置は、前記複数の記憶装置のミラーリング制御を行うものであり、
    前記特定動作は、前記複数の記憶装置の全領域の読み出しテストを行うパトロール処理を含むことを特徴とする請求項1乃至10のいずれか1項に記載の情報処理装置。
  13. 情報処理装置本体の制御を行う本体制御部と、複数の記憶装置と、前記本体制御部からの指示に応じて前記複数の記憶装置へのアクセスを制御するアクセス制御装置とを有する情報処理装置の電源制御方法であって、
    第1電力供給手段が前記本体制御部へ電力を供給し、
    第2電力供給手段が前記アクセス制御装置と前記複数の記憶装置へ電力を供給し、
    電源制御手段が、前記本体制御部への電力供給状態と、前記アクセス制御装置による前記本体制御部が動作していなくても実行可能な特定動作の実行状態とを監視し、前記本体制御部へ電力が供給されている場合と、前記アクセス制御装置が前記特定動作の実行中である場合の、少なくとも一方の場合に、前記アクセス制御装置と前記複数の記憶装置へ電力を供給するように前記第2電力供給手段を制御する電源制御ステップを有することを特徴とする情報処理装置の制御方法。
JP2009232508A 2009-10-06 2009-10-06 情報処理装置、情報処理装置の電源制御方法 Active JP5355337B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009232508A JP5355337B2 (ja) 2009-10-06 2009-10-06 情報処理装置、情報処理装置の電源制御方法
US12/896,209 US8700935B2 (en) 2009-10-06 2010-10-01 Power supply unit configured to not control a power supply from reducing the power state to a mirroring unit and storage units during a rebuild operation even when such power reducing state is satisfied

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009232508A JP5355337B2 (ja) 2009-10-06 2009-10-06 情報処理装置、情報処理装置の電源制御方法

Publications (2)

Publication Number Publication Date
JP2011081550A JP2011081550A (ja) 2011-04-21
JP5355337B2 true JP5355337B2 (ja) 2013-11-27

Family

ID=43824085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009232508A Active JP5355337B2 (ja) 2009-10-06 2009-10-06 情報処理装置、情報処理装置の電源制御方法

Country Status (2)

Country Link
US (1) US8700935B2 (ja)
JP (1) JP5355337B2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8671299B2 (en) 2011-05-26 2014-03-11 Google Inc. Delaying the initiation of transitioning to a lower power mode by placing a computer system into an intermediate power mode between a normal power mode and the lower power mode
US9395805B2 (en) * 2013-03-15 2016-07-19 Seagate Technology Llc Device sleep partitioning and keys
US9418131B1 (en) 2013-09-24 2016-08-16 Emc Corporation Synchronization of volumes
US9378106B1 (en) 2013-09-26 2016-06-28 Emc Corporation Hash-based replication
US9342465B1 (en) 2014-03-31 2016-05-17 Emc Corporation Encrypting data in a flash-based contents-addressable block device
US9606870B1 (en) 2014-03-31 2017-03-28 EMC IP Holding Company LLC Data reduction techniques in a flash-based key/value cluster storage
US9396243B1 (en) 2014-06-27 2016-07-19 Emc Corporation Hash-based replication using short hash handle and identity bit
US10025843B1 (en) 2014-09-24 2018-07-17 EMC IP Holding Company LLC Adjusting consistency groups during asynchronous replication
US9304889B1 (en) * 2014-09-24 2016-04-05 Emc Corporation Suspending data replication
WO2017023270A1 (en) * 2015-07-31 2017-02-09 Hewlett Packard Enterprise Development Lp Data copy to non-volatile memory
US10665305B2 (en) * 2015-09-09 2020-05-26 Toshiba Memory Corporation Host device connectable to memory device performing patrol read and memory device performing patrol read
US10152527B1 (en) 2015-12-28 2018-12-11 EMC IP Holding Company LLC Increment resynchronization in hash-based replication
US10310951B1 (en) 2016-03-22 2019-06-04 EMC IP Holding Company LLC Storage system asynchronous data replication cycle trigger with empty cycle detection
US10324635B1 (en) 2016-03-22 2019-06-18 EMC IP Holding Company LLC Adaptive compression for data replication in a storage system
US10565058B1 (en) 2016-03-30 2020-02-18 EMC IP Holding Company LLC Adaptive hash-based data replication in a storage system
US10095428B1 (en) 2016-03-30 2018-10-09 EMC IP Holding Company LLC Live migration of a tree of replicas in a storage system
US9959063B1 (en) 2016-03-30 2018-05-01 EMC IP Holding Company LLC Parallel migration of multiple consistency groups in a storage system
US9959073B1 (en) 2016-03-30 2018-05-01 EMC IP Holding Company LLC Detection of host connectivity for data migration in a storage system
US10048874B1 (en) 2016-06-29 2018-08-14 EMC IP Holding Company LLC Flow control with a dynamic window in a storage system with latency guarantees
US10013200B1 (en) 2016-06-29 2018-07-03 EMC IP Holding Company LLC Early compression prediction in a storage system with granular block sizes
US10152232B1 (en) 2016-06-29 2018-12-11 EMC IP Holding Company LLC Low-impact application-level performance monitoring with minimal and automatically upgradable instrumentation in a storage system
US9983937B1 (en) 2016-06-29 2018-05-29 EMC IP Holding Company LLC Smooth restart of storage clusters in a storage system
US10083067B1 (en) 2016-06-29 2018-09-25 EMC IP Holding Company LLC Thread management in a storage system
JP6808507B2 (ja) * 2017-01-25 2021-01-06 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
US10552340B2 (en) * 2017-02-28 2020-02-04 Oracle International Corporation Input/output direct memory access during live memory relocation
CN114186891B (zh) * 2021-12-17 2024-05-14 四川启睿克科技有限公司 基于mes系统的过程质量巡检单自动生成方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045857A (ja) * 1983-08-24 1985-03-12 Hitachi Ltd 半導体フアイルのデ−タ保持方式
US5928365A (en) * 1995-11-30 1999-07-27 Kabushiki Kaisha Toshiba Computer system using software controlled power management method with respect to the main memory according to a program's main memory utilization states
JPH10255451A (ja) 1997-03-11 1998-09-25 Pfu Ltd ハードディスクへの電源供給方法
US8245055B2 (en) * 2002-12-31 2012-08-14 Intel Corporation Method for firmware control invocation from power management
JP4371739B2 (ja) * 2003-09-02 2009-11-25 株式会社東芝 シリアルataインタフェースを持つ電子機器及びシリアルataバスのパワーセーブ方法
KR100644608B1 (ko) * 2004-01-09 2006-11-10 삼성전자주식회사 전기/전자 기기의 절전모드 제어 장치 및 방법
JP2005339135A (ja) * 2004-05-26 2005-12-08 Toshiba Corp シリアルataインタフェースを持つ電子機器及び同機器におけるパワーセーブ制御方法
JP2007164650A (ja) * 2005-12-16 2007-06-28 Hitachi Ltd 記憶制御装置及び記憶制御装置の制御方法
US8265713B2 (en) * 2006-03-03 2012-09-11 Nec Corporation System and method for adaptively handling software processing during power save mode operation in mobile terminals
JP2008090436A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 情報処理装置およびシステム状態制御方法。
US8064411B2 (en) * 2007-01-31 2011-11-22 Cisco Technology, Inc. Speculative power save
TW200840358A (en) * 2007-03-16 2008-10-01 Benq Corp Method for managing a scheduling system and related scheduling system
JP4750747B2 (ja) * 2007-04-09 2011-08-17 キヤノン株式会社 記憶装置、記憶装置の制御方法及び制御装置
US7831847B2 (en) * 2007-05-07 2010-11-09 Mediatek Inc. Integrated circuit with power control and power control method thereof
JP2009025947A (ja) * 2007-07-18 2009-02-05 Sharp Corp バックアップシステム
US8095814B2 (en) * 2007-09-26 2012-01-10 International Business Machines Corporation Computing device power management
US20100008276A1 (en) * 2008-07-11 2010-01-14 Milind Kopikare Power save mode for access points
US20100138677A1 (en) * 2008-12-01 2010-06-03 International Business Machines Corporation Optimization of data distribution and power consumption in a data center
US7801167B2 (en) * 2008-12-03 2010-09-21 Sharp Laboratories Of America, Inc. Enhanced power saving methods and systems for powerline network
JP5253143B2 (ja) * 2008-12-26 2013-07-31 キヤノン株式会社 情報処理装置、情報処理装置の制御方法、及びプログラム
US8185765B2 (en) * 2009-02-16 2012-05-22 Hitachi, Ltd. Storage apparatus and its power saving control method
US8122217B2 (en) * 2009-05-06 2012-02-21 International Business Machines Corporation Method of a full coverage low power mode for storage systems storing replicated data items

Also Published As

Publication number Publication date
US8700935B2 (en) 2014-04-15
US20110083026A1 (en) 2011-04-07
JP2011081550A (ja) 2011-04-21

Similar Documents

Publication Publication Date Title
JP5355337B2 (ja) 情報処理装置、情報処理装置の電源制御方法
JP5409159B2 (ja) 情報処理装置、情報処理装置の制御方法及びプログラム
JP6080539B2 (ja) 画像形成装置、その制御方法及びプログラム
US8312313B2 (en) Information processing apparatus, method for controlling the information processing apparatus, and storage medium
EP3273326B1 (en) Control apparatus and power control method for control apparatus
US8924669B2 (en) Information processing apparatus, control method, and program
JP5141278B2 (ja) ディスクアレイシステム,ディスクアレイ制御方法及びディスクアレイ制御用プログラム
JP6061495B2 (ja) 画像形成装置、画像形成装置の制御方法、及びプログラム
WO2018025485A1 (ja) 情報処理装置及びその制御方法、並びにプログラム
JP2014057134A (ja) 画像形成装置、画像形成装置の制御方法及びプログラム
JP2004157961A (ja) 画像形成装置、プログラム及び記録媒体
JP5852431B2 (ja) 画像処理装置、その制御方法、及びプログラム
JP7161358B2 (ja) 電子機器及び当該機器における電源オフのエラーの提示方法
JP2008059007A (ja) 半導体記憶装置
JP6415092B2 (ja) ストレージデバイスへのデータの書き込みを禁止する情報処理装置及び方法
JP2008117000A (ja) キャッシュデータ保護装置およびキャッシュデータ保護方法
JP2010039578A (ja) ストレージ管理方法、ストレージ制御装置及びストレージシステム
JP4951353B2 (ja) 画像形成装置及び画像形成システム
JP5181583B2 (ja) 画像処理装置
JP5601197B2 (ja) 画像処理装置及び画像形成装置
US20160231938A1 (en) Storage control device and control method in storage control device
JP5458507B2 (ja) 画像処理装置、画像形成装置及びデータ保護方法
JP2017174026A (ja) 情報処理装置
JP2007164376A (ja) 電源制御装置、電源制御方法、電源制御プログラム、および記録媒体
JP2007018417A (ja) Ataディスクアレイ装置、ataディスクアレイ装置の動作制御方法、及び動作制御プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130827

R151 Written notification of patent or utility model registration

Ref document number: 5355337

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151