JP2018118443A - 記憶装置システム及びその制御方法、情報処理装置、電源制御システム及びその制御方法、並びにプログラム - Google Patents

Abstract

【課題】記憶装置システムに設けられる記憶装置のタイプに適した省電力制御を行えるようにする技術を提供する。【解決手段】記憶装置システム１１９のサブＣＰＵ２０３は、ＳＡＴＡブリッジ１１２に接続された記憶装置がＨＤＤ（第１タイプ）であるかＳＳＤ（第２タイプ）であるかを予め判別する。サブＣＰＵ２０３は、記憶装置のタイプを区別していない省電力移行指示を、ＳＡＴＡコントローラ１１１を介してメインＣＰＵから受信すると、記憶装置を省電力状態へ移行させる電力制御を行うよう、判別したタイプに対応する電力制御部に指示する。サブＣＰＵ２０３は、判別したタイプがＨＤＤである場合には、ＧＰＩＯ２０４（電源制御部１１４）に電力制御を指示し、判別したタイプがＳＳＤである場合には、ＳＡＴＡホストＩ／Ｆ２０２ａ，２０２ｂに、記憶装置を省電力状態へ移行させる。【選択図】図２

Description

本発明は、記憶装置システム及びその制御方法、情報処理装置、電源制御システム、並びにプログラムに関するものであり、特に、記憶装置の省電力制御に関するものである。

近年、プリンタやＭＦＰ（複合機）等に代表される画像形成装置では、国際的な規定である国際エネルギースタープログラム、ブルー・エンジェル、ＥｒＰ指令等に対応するために、特に処理を行っていない時の消費電力を抑えることが重要な課題となっている。画像形成装置に搭載される記憶装置として、ＨＤＤ（ハードディスクドライブ）だけでなく、ＳＳＤ（ソリッドステートドライブ）が検討されている。

記憶装置に対するインタフェースとして普及しているＳＡＴＡ（シリアルＡＴＡ）を採用したＨＤＤでは、電源のＯＮ／ＯＦＦ動作により高い省電力効果が得られることが知られている。しかし、電源のＯＮ／ＯＦＦ動作に対するＨＤＤの耐久性に起因して、ＯＮ／ＯＦＦ動作を実行可能な回数には制限がある。このため、ＨＤＤの電源のＯＮ／ＯＦＦ動作を頻繁に行わないことが必要とされ、それ故に、ＨＤＤの未使用時に電源をＯＦＦ状態に移行させるためのタイムアウト値は比較的に長い値（例えば１０分）に設定される。

一方、ＳＳＤで採用されるＳＡＴＡインタフェースは、ＤＥＶＳＬＰ（Ｄｅｖｉｃｅ Ｓｌｅｅｐ）に対応しており、省電力制御用のＤＥＶＳＬＰ信号によってＳＳＤを省電力状態（ＤＥＶＳＬＰ状態）へ移行させることが可能である。ＤＥＶＳＬＰ状態にあるＳＳＤの消費電力は、電源ＯＦＦ状態と同程度に低い。このため、ＳＳＤでは、電源のＯＮ／ＯＦＦ動作に代えて、ＤＥＶＳＬＰが省電力制御に採用される場合がある。一般に、ＨＤＤと異なり、ＳＳＤには電源のＯＮ／ＯＦＦ動作又はＤＥＶＳＬＰ信号のアサート／ネゲート（ＯＮ状態への切り替え／ＯＦＦ状態への切り替え）を実行可能な回数に制限が設けられていない。このため、ＳＳＤの未使用時にＳＳＤを省電力状態へ移行させるためのタイムアウト値は、ゼロ又は短時間の値に設定可能である。

また、上述のような画像形成装置では、記憶装置の制御構成として、装置全体を制御するメインＣＰＵと（１つ以上の）記憶装置との間にＳＡＴＡブリッジのようなコントローラを設ける構成が採用される場合がある。このような構成では、コントローラが、接続された各記憶装置についての電源のＯＮ／ＯＦＦ動作を個別に制御することで、省電力制御が実現される（例えば、特許文献１参照）。

特開２０１２−９４０６３号公報

メインＣＰＵと記憶装置との間に、ＳＡＴＡブリッジのようなコントローラを設ける構成では、メインＣＰＵからコントローラに対して記憶装置の省電力制御に関する指示が送られる。しかし、メインＣＰＵからの指示は、通常、コントローラに接続された記憶装置のタイプ（ＨＤＤ又はＳＳＤ）を区別していないため、当該指示に従って行われる省電力制御が、対象となる記憶装置に適さない場合がある。また、複数の記憶装置がコントローラに接続される場合に、メインＣＰＵからの記憶装置へのアクセス要求は、通常、アクセス先の記憶装置を区別していない。この場合、アクセス先となっていない記憶装置において無駄な電力消費が生じる可能性がある。

本発明は、上述の問題に鑑みてなされたものである。本発明は、記憶装置システムに設けられる記憶装置のタイプに適した省電力制御を行えるようにする技術を提供することを目的とする。

本発明の一態様に係る記憶装置システムは、制御回路により制御される記憶装置と、省電力状態への移行回数が寿命に影響する第１タイプの記憶装置に対応する電力制御を行う第１電力制御手段と、前記省電力状態への移行回数による寿命への影響が前記第１タイプの記憶装置より少ない第２タイプの記憶装置に対応する、前記第１電力制御手段による電力制御とは異なる電力制御を行う第２電力制御手段と、前記記憶装置が前記第１タイプであるか前記第２タイプであるかを判別し、前記記憶装置を制御する制御手段と、を備え、前記制御手段は、前記記憶装置を省電力状態へ移行させる移行指示であって、前記記憶装置のタイプを区別していない前記移行指示を前記制御回路から受信すると、前記記憶装置を前記省電力状態へ移行させる電力制御を行うよう、判別したタイプに対応する電力制御手段に指示することを特徴とする。

本発明の他の一態様に係る電源制御システムは、制御回路により制御される複数の記憶装置と、前記複数の記憶装置のそれぞれが、磁気ヘッドを用いた不揮発性の記憶装置であるか、フラッシュメモリを用いた不揮発性の記憶装置であるかを特定する特定手段と、前記制御回路から所定の省電力制御に関する制御信号を受け付けた場合、前記複数の記憶装置の省電力制御を前記特定手段の特定結果に応じて行う電源制御手段と、を備えることを特徴とする。

本発明によれば、記憶装置システムに設けられる記憶装置のタイプに適した省電力制御を行うことが可能になる。それにより、記憶装置の省電力制御による省電力効果を高めることが可能になる。

ＭＦＰの構成例を示すブロック図 記憶装置システムの構成例を示すブロック図 比較例の省電力制御における、制御信号及び記憶装置の消費電力の遷移状態の例を示す図 第１実施形態に係る、省電力制御用の制御信号及び記憶装置の消費電力の遷移状態の例を示す図 第１実施形態に係る、省電力制御に関連する初期化処理の手順を示すフローチャート 第１実施形態に係る、省電力制御のための処理手順を示すフローチャート 第２実施形態に係る、省電力制御用の制御信号及び記憶装置の消費電力の遷移状態の例を示す図 第２実施形態に係る、省電力制御に関連する初期化処理の手順を示すフローチャート 第２実施形態に係る、記憶装置の省電力制御のための処理手順を示すフローチャート

以下、本発明を実施するための形態について図面を用いて説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものでなく、また実施形態で説明されている特徴の組み合わせの全てが発明の解決手段に必須のものとは限らない。

［第１実施形態］
第１実施形態では、情報処理装置の一例として、印刷（プリント）機能、複写（コピー）機能、読取（スキャン）機能、画像送信機能、画像保存機能等の多数の機能を有する画像形成装置（画像処理装置）である複合機（ＭＦＰ）について説明する。なお、本実施形態は、ＭＦＰだけでなく、印刷装置（プリンタ）、複写機、ファクシミリ装置、ＰＣ等の情報処理装置にも同様に適用可能である。

＜ＭＦＰ＞
図１は、本実施形態に係るＭＦＰ１０１の構成例を示すブロック図である。ＭＦＰ１０１は、システムバスに接続されたデバイスとして、スキャン画像処理部１０３、メインＣＰＵ１０４、メモリ１０５、フラッシュＲＯＭ（フラッシュメモリ）１１５、操作部１０６、プリント画像処理部１０７、ＳＡＴＡ（Ｓｅｒｉａｌ ＡＴＡ）コントローラ１１１、電源制御部１１４、タイマ１２０、及びネットワークインタフェース（Ｉ／Ｆ）１０９を備える。ＭＦＰ１０１は、更に、スキャナ部１０２、プリンタ部１０８、スイッチ（電源スイッチ）１１７ａ，１１７ｂ、記憶装置システム１１９（電源制御システム）、及び電源部１１８を備える。スキャナ部１０２、プリンタ部１０８、及び記憶装置システム１１９は、それぞれ、スキャン画像処理部１０３、プリント画像処理部１０７、及びＳＡＴＡコントローラ１１１に接続されている。

ＭＦＰ１０１は、スキャナ部１０２によって生成された画像データ、又はネットワークＩ／Ｆ１０９を介して外部装置から受信した画像データに基づいて、プリンタ部１０８によって画像をシートに印刷するプリント機能を有する。また、ＭＦＰ１０１は、スキャナ部１０２によって生成された画像データを、ネットワークＩ／Ｆ１０９を介して外部装置へ送信する、又は記憶装置（記憶装置１１３ａ，１１３ｂ）へ保存するスキャン機能を有する。

スキャナ部１０２は、シート原稿の画像を光学的に読み取って当該画像に対応する画像データを生成してスキャン画像処理部１０３へ送信する。スキャン画像処理部１０３は、スキャナ部１０２から受信した画像データに画像処理を施した後に、当該画像データをネットワークＩ／Ｆ１０９又はＳＡＴＡコントローラ１１１へ送信する。プリント画像処理部１０７は、スキャン画像処理部１０３又はネットワークＩ／Ｆ１０９から受信した画像データに画像処理を施した後に、当該画像データをプリンタ部１０８へ送信する。プリンタ部１０８は、プリント画像処理部１０７から受信した画像データに基づいてシートに画像を印刷する。

メインＣＰＵ１０４は、ＭＦＰ１０１全体を制御する。メモリ１０５は、ＤＲＡＭ（Dynamic Random Access Memory）であり、メインＣＰＵ１０４によって実行される制御プログラムが格納されるとともに、データが一時的に格納されるワークエリアとして利用される。フラッシュＲＯＭ１１５は、メインＣＰＵ１０４によって実行されるプログラム、及び使用される設定情報が格納される。操作部１０６は、ユーザに対してＭＦＰ１０１の情報を通知するとともに、ユーザからの操作を受け付ける。タイマ１２０は、メインＣＰＵ１０４による計時（一定時間の計測）に使用される。

ネットワークインタフェース（Ｉ／Ｆ）１０９は、ＬＡＮ１１０を介して情報機器１１６等の外部装置と通信を行う通信インタフェースである。ＭＦＰ１０１は、ＬＡＮ（ローカルエリアネットワーク）１１０に接続されており、ＬＡＮ１１０を介して、情報機器１１６等の外部装置と通信可能である。ＬＡＮ１１０は、有線ＬＡＮであっても無線ＬＡＮであってもよい。情報機器１１６は、例えばＰＣであり、ＬＡＮ１１０を介して、ＭＦＰ１０１への印刷ジョブの送信、及びＭＦＰ１０１からスキャン画像の受信を行う。

ＳＡＴＡコントローラ１１１は、ＳＡＴＡ（Ｓｅｒｉａｌ ＡＴＡ）規格に準拠した周辺機器を制御するとともに、そのような周辺機器との間でデータの送受信を行う。記憶装置システム１１９は、ＳＡＴＡブリッジ１１２及び記憶装置１１３ａ，１１３ｂを備える。記憶装置システム１１９は、メインＣＰＵ１０４からは１つの記憶装置として認識される。メインＣＰＵ１０４は、ＳＡＴＡコントローラ１１１及びＳＡＴＡブリッジ１１２を介して記憶装置１１３ａ，１１３ｂにアクセスする。メインＣＰＵ１０４は、記憶装置システム１１９が備える記憶装置の省電力制御に関する指示及び当該記憶装置へのアクセス要求を記憶装置システム１１９へ送信することで、記憶装置システム１１９を制御する。本実施形態では、メインＣＰＵ１０４は、記憶装置（記憶装置１１３ａ，１１３ｂ）を制御する制御回路の一例である。

なお、本実施形態では、記憶装置システム１１９に２台の記憶装置が設けられる例を示しているが、記憶装置の数は１台であっても３台以上であってもよい。本実施形態では、一例として、記憶装置１１３ａがＨＤＤ（ハードディスクドライブ）、記憶装置１１３ｂがＳＳＤ（ソリッドステートドライブ）である例を示している。

ＳＡＴＡブリッジ１１２は、ＳＡＴＡコントローラ１１１と記憶装置１１３ａ，１１３ｂのそれぞれとの間の通信の中継を行うとともに、記憶装置１１３ａ，１１３ｂの電源制御を補助する。記憶装置１１３ａ，１１３ｂは、ＳＡＴＡコントローラ１１１及びＳＡＴＡブリッジ１１２の指示に従って、内部の記憶媒体にデータの書き込み（ライト）を行うとともに、内部の記憶媒体からデータの読み出し（リード）を行う。

電源制御部１１４は、電源部１１８からＭＦＰ１０１内の各デバイスへの電力供給を制御する。本実施形態は、とりわけ、電源部１１８から記憶装置１１３ａ，１１３ｂへの電力供給の制御を対象としている。電源部１１８は、商用電源から入力される直流電力を交流電力に変換してＭＦＰ１０１内の各デバイスへ供給する。

スイッチ１１７ａ，１１７ｂは、それぞれ、ＦＥＴ又はリレー等で構成され、記憶装置１１３ａ，１１３ｂへの電力の供給状態を制御するためのスイッチである。電源制御部１１４からの指示により、スイッチ１１７ａ，１１７ｂの導通状態（ＯＮ状態）と非導通状態（ＯＦＦ状態）との間の切り替えが制御される。スイッチ１１７ａ（スイッチ１１７ｂ）がＯＮ状態である場合、電源部１１８から記憶装置１１３ａ（記憶装置１１３ｂ）へ電力が供給される。一方、スイッチ１１７ａ（スイッチ１１７ｂ）がＯＦＦ状態である場合、電源部１１８から記憶装置１１３ａ（記憶装置１１３ｂ）への電力の供給が停止する（電力の供給が行われない）。

＜記憶装置システム１１９の構成＞
図２は、記憶装置システム１１９の構成例を示すブロック図である。記憶装置システム１１９は、ＳＡＴＡデバイスＩ／Ｆ２０１、ＳＡＴＡホストＩ／Ｆ２０２ａ，２０２ｂ、サブＣＰＵ２０３、ＧＰＩＯ（汎用入出力、General Purpose Input/Output）２０４、メモリ２０５、フラッシュＲＯＭ２０６、及びタイマを備える。

ＳＡＴＡデバイスＩ／Ｆ２０１は、ＳＡＴＡ規格に準拠した周辺機器として振る舞い、ＳＡＴＡバス２０８を介してＳＡＴＡコントローラ１１１との通信（データの送受信）を行う。また、ＳＡＴＡデバイスＩ／Ｆ２０１は、ＳＡＴＡコントローラ１１１から専用の信号線を介して、ＳＡＴＡ規格に準拠し、かつ、ＳＳＤ用に拡張されたＤＥＶＳＬＰ（Ｄｅｖｉｃｅ Ｓｌｅｅｐ）信号２０９の入力を受ける。

メインＣＰＵ１０４は、ＳＡＴＡコントローラ１１１から出力されるＤＥＶＳＬＰ信号２０９の信号レベルを制御することで、記憶装置を省電力モード（省電力状態）へ移行させる移行指示を記憶装置システム１１９へ送信できる。また、メインＣＰＵ１０４は、ＤＥＶＳＬＰ信号２０９の信号レベルを制御することで、記憶装置を省電力状態から復帰させる復帰指示を記憶装置システム１１９へ送信できる。なお、後述するように、メインＣＰＵ１０４が送信する移行指示及び復帰指示は、記憶装置のタイプ（ＨＤＤ又はＳＳＤ）を区別していない。本実施形態では、記憶装置システム１１９の省電力制御にＳＡＴＡ規格に準拠したＤＥＶＳＬＰ信号を使用する例を示しているが、別の信号線又はバスを使用してもよい。

ＳＡＴＡホストＩ／Ｆ２０２ａ，２０２ｂは、それぞれ、記憶装置１１３ａ，１１３ｂを制御する。ＳＡＴＡホストＩ／Ｄ２０２ａ，２０２ｂは、それぞれ、ＳＡＴＡバス２１０ａ，２１０ｂを介して記憶装置１１３ａ，１１３ｂとの通信（データの送受信）を行う。また、ＳＡＴＡホストＩ／Ｆ２０２ａ，２０２ｂは、それぞれ、サブＣＰＵ２０３によって制御されるＤＥＶＳＬＰ信号２１１ａ，２１１ｂを、専用の信号線を介して記憶装置１１３ａ，１１３ｂへ出力する。サブＣＰＵ２０３は、ＤＥＶＳＬＰ信号２１１ａ，２１１ｂの信号レベルを制御することによって、記憶装置１１３ａ，１１３ｂに対して、省電力モード（省電力状態）への移行又は省電力モードからの復帰を指示できる。

本実施形態では、記憶装置１１３ａはＨＤＤであり、ＤＥＶＳＬＰに非対応である。このため、ＤＥＶＳＬＰ信号２１１ａは、記憶装置１１３ａでは使用されない。一方、記憶装置１１３ｂはＤＥＶＳＬＰに対応したＳＳＤである。このため、ＤＥＶＳＬＰ信号２１１ｂは、記憶装置１１３ｂ内部に備わる電源制御部２１５に入力される。記憶装置１１３ｂは、電源制御部２１５の他に、ＳＡＴＡデバイスＩ／Ｆ２１４、フラッシュＲＯＭ２１６、及び記憶制御部２１７を備える。ＳＡＴＡデバイスＩ／Ｆ２１４は、ＳＡＴＡバス２１０ｂに接続されている。フラッシュＲＯＭ２１６は、記憶素子（記憶媒体）である。記憶制御部２１７は、記憶装置１１３ｂの制御を行う。

電源制御部２１５は、ＤＥＶＳＬＰ信号２１１ｂに従って、記憶装置１１３ｂの省電力制御を行う。電源制御部２１５は、ＤＥＶＳＬＰ信号２１１ｂがアサートされた（ＯＦＦ状態からＯＮ状態へ切り替えられた）ことを検知した場合、電源制御部２１５以外（記憶装置内の一部のデバイス以外）の部分へ電力が供給されないようにする制御を行う。即ち、電源制御部２１５は、電源制御部２１５のみに電力が供給されるようにする制御を行うことで、記憶装置１１３ｂを省電力状態へ移行させる。この省電力状態は「ＤＥＶＳＬＰ状態」と称される。一方、電源制御部２１５は、ＤＥＶＳＬＰ信号２１１ｂがネゲートされた（ＯＮ状態からＯＦＦ状態へ切り替えられた）ことを検知した場合、電源制御部２１５以外の部分への電力供給を開始する制御を行うことで、記憶装置１１３ｂを、非省電力状態である通常電力状態へ復帰させる。

サブＣＰＵ２０３は、ＳＡＴＡブリッジ１１２全体を制御する。メモリ２０５は、サブＣＰＵ２０３によって実行される制御プログラムが格納されるとともに、データが一時的に格納されるワークエリアとして利用される。フラッシュＲＯＭ２０６は、サブＣＰＵ２０３によって実行されるプログラム、及び使用される設定情報が格納される。

ＧＰＩＯ２０４は、サブＣＰＵ２０３からの指示に従って、２つのＧＰＩＯ信号２１２ａ，２１２ｂを用いて、電源制御部１１４へ指示を送ることが可能である。電源制御部１１４は、ＧＰＩＯ２０４から出力されるＧＰＩＯ信号２１２ａの信号レベルに従って、スイッチ１１７ａへ出力するスイッチ制御信号２１３ａの信号レベルを変化させることで、スイッチ１１７ａのＯＮ／ＯＦＦ制御を行う。また、電源制御部１１４は、ＧＰＩＯ２０４から出力されるＧＰＩＯ信号２１２ｂの信号レベルに従って、スイッチ１１７ｂへ出力するスイッチ制御信号２１３ｂの信号レベルを変化させることで、スイッチ１１７ｂのＯＮ／ＯＦＦ制御を行う。このようにして、電源部１１８から記憶装置１１３ａ，１１３ｂへの電力供給のＯＮ／ＯＦＦ制御が行われる。

本実施形態では、ＧＰＩＯ２０４は、後述する第１タイプの記憶装置（ＨＤＤ）に対応する電力制御を行う第１電力制御手段の一例である。なお、第１電力制御手段には、電源制御部１１４及びスイッチ１１７ａ，１１７ｂが含まれてもよい。ＳＡＴＡホストＩ／Ｆ２０２ａ，２０２ｂは、後述する第２タイプの記憶装置（ＳＳＤ）に対応する電力制御であって、第１電力制御手段とは異なる電力制御を行う第２電力制御手段の一例である。また、サブＣＰＵ２０３は、ＳＡＴＡブリッジ１１２に接続された記憶装置１１３ａ，１１３ｂが第１タイプ（ＨＤＤ）であるか第２タイプ（ＳＳＤ）であるかを判別し（後述する図５のＳ５０２，Ｓ５０３）、当該記憶装置を制御する制御手段の一例である。

＜比較例＞
図３は、省電力制御用の制御信号及び記憶装置１１３ａ，１１３ｂの消費電力の遷移状態の例を示す図であり、比較例の省電力制御により得られる波形を示している。ここでは、本実施形態における消費電力の削減効果を明らかにするために、まずは比較例について説明する。本比較例では、サブＣＰＵ２０３が、記憶装置１１３ａ，１１３ｂがＨＤＤであるかＳＳＤであるかにかかわらず、メインＣＰＵ１０４の制御によるＤＥＶＳＬＰ信号２０９に従って記憶装置１１３ａ，１１３ｂへの電力供給のＯＮ／ＯＦＦ制御を行う。

図３は、省電力制御用の制御信号として、メインＣＰＵ１０４の制御によるＤＥＶＳＬＰ信号２０９（メイン省電力制御信号）、ＨＤＤ用のスイッチ制御信号２１３ａ、及びＳＳＤ用のスイッチ制御信号２１３ｂの波形３０１〜３０３をそれぞれ示している。スイッチ制御信号２１３ａ，２１３ｂは、それぞれ、スイッチ１１７ａ，１１７ｂのＯＮ／ＯＦＦ制御用の制御信号である。図３は、更に、記憶装置１１３ａ（ＨＤＤ）の消費電力の時間変化を表す波形３０４、及び記憶装置１１３ｂ（ＳＳＤ）の消費電力の時間変化を表す波形３０５を示している。

ＳＡＴＡコントローラ１１１から出力される省電力制御信号であるＤＥＶＳＬＰ信号２０９は、メインＣＰＵ１０４によって制御される。ＤＥＶＳＬＰ信号２０９は、波形３０１のように、ハイ（Ｈ）レベルに対応するＯＮ状態と、ロー（Ｌ）レベルに対応するＯＦＦ状態との間で変化する。ＤＥＶＳＬＰ信号２０９のＯＮ状態は、省電力状態（省電力モード）に対応し、ＯＦＦ状態は、通常電力状態（スタンバイモード）に対応する。

図３では、メインＣＰＵ１０４が、以下のようにＤＥＶＳＬＰ信号２０９を制御する例を示している。具体的には、メインＣＰＵ１０４は、ＨＤＤへのアクセスが発生したＴ０及びＳＳＤへのアクセスが発生したＴ４の時点で、波形３０１のように、ＤＥＶＳＬＰ信号２０９をネゲートする（ＯＮ状態からＯＦＦ状態へ切り替える）。これにより、メインＣＰＵ１０４は、記憶装置システム１１９に対して、省電力状態からの復帰を指示する。なお、メインＣＰＵ１０４は、上述のように、記憶装置１１３ａ，１１３ｂを１つの記憶装置として認識している。このため、メインＣＰＵ１０４は、記憶装置へのアクセスが発生すると、ＳＡＴＡコントローラ１１１にＤＥＶＳＬＰ信号２０９をネゲートさせる。

更に、メインＣＰＵ１０４は、ＤＥＶＳＬＰ信号２０９をネゲートしてから所定時間Ｔａ（本例では１０分間）が経過するまでに、記憶装置へのアクセスが発生しなければ、ＤＥＶＳＬＰ信号２０９をアサートする（ＯＦＦ状態からＯＮ状態へ切り替える）。即ち、メインＣＰＵ１０４は、Ｔ０から時間Ｔａ経過後のＴ３、及びＴ４から時間Ｔａ経過後のＴ７の時点で、波形３０１のように、ＳＡＴＡコントローラ１１１にＤＥＶＳＬＰ信号２０９をアサートさせる。このように、ＤＥＶＳＬＰ信号２０９がアサートされるまでの間（ＯＦＦ状態に維持されている間）は、記憶装置１１３ａ，１１３ｂが省電力状態へ移行することが抑止される。

ここで、記憶装置が省電力状態へ移行することを所定時間Ｔａ、抑止するのは、記憶装置として用いられるＨＤＤについてＯＮ／ＯＦＦ動作を実行可能な回数に制限があるためである。ＨＤＤは、省電力状態（又は電源ＯＦＦ状態）から通常電力状態への移行時にスピンアップを行い、通常電力状態から省電力状態（又は電源ＯＦＦ状態）への移行時にスピンダウンを行う。一般的に、ＨＤＤのスピンアンプ及びスピンダウン（ＯＮ／ＯＦＦ動作）は、ＨＤＤの寿命（即ち、ＨＤＤが故障するまでの期間）に影響する。ＨＤＤを頻繁に省電力状態へ移行させると、ＨＤＤが故障するまでの期間がＯＮ／ＯＦＦ動作の実行に起因して短くなる。このように、ＨＤＤは、省電力状態への移行回数が記憶装置の寿命に影響するタイプ（第１タイプ）の記憶装置である。

このため、例えば、ＭＦＰ１０１の耐用年数を５年とし、ＨＤＤが約３０万回のＯＮ／ＯＦＦ動作の実行により寿命を迎えるとした場合、１０分に１回より短い頻度でＨＤＤを省電力状態へ移行させるべきではないではないと考えられる。この場合、上述の所定時間Ｔａ（省電力状態への移行を開始するまでの時間）は、例えば１０分間に設定される。なお、この時間Ｔａは、ＨＤＤ仕様や画像形成装置の１０１の利用態様に基づいて、１０分以外の時間に設定されてもよい。ＨＤＤ（ハードディスクドライブ）は、磁気ヘッドを有する不揮発性記憶装置の一例であるため、このような寿命への影響が出る。ＨＤＤでは、電源のＯＮ／ＯＦＦの際にプラッタとヘッドが接触して摩擦が発生することがある。 また、電源のＯＮ／ＯＦＦの際には熱膨張が起こる場合がある。このため、電源のＯＮ／ＯＦＦの回数に応じて、寿命が短くなるといえる。これに対し、半導体フラッシュメモリを利用して実装される不揮発性記憶装置の一例であるＳＳＤ（ソリッドステートドライブ）では、上述のような寿命への影響が少ないとされている。

メインＣＰＵ１０４は、時間Ｔａを、タイマ１２０を用いて計測できる。このように、タイマ１２０は、ＨＤＤ保護のために用いられる。本比較例では、メインＣＰＵ１０４は、記憶装置システム１１９に装着された記憶装置がＨＤＤであるかＳＳＤであるかを認識しておらず、ＳＳＤが装着されている可能性があっても、ＨＤＤ保護を考慮して、一律にタイマ１２０に基づく省電力制御を行う。

なお、ＳＳＤ（記憶装置１１３ｂ）については、省電力状態（又は電源ＯＦＦ状態）から通常電力状態への移行動作、及び通常電力状態から省電力状態（又は電源ＯＦＦ状態）への移行動作（ＯＮ／ＯＦＦ動作）は、ＳＳＤの寿命に影響しない。若しくは、少なくとも、ＳＳＤにおける移行動作の寿命へ影響は、ＨＤＤにおける移行動作の寿命への影響より少ない。このため、ＳＳＤを頻繁に省電力状態へ移行させたとしても、ＳＳＤが故障するまでの期間が、ＯＦＦ／ＯＮ動作の実行に起因してＨＤＤの場合よりも短くなることはない。このように、ＳＳＤは、省電力状態への移行回数が記憶装置の寿命に影響しない（又は省電力状態への移行回数による寿命への影響がＨＤＤよりも少ない）タイプ（第２タイプ）の記憶装置である。

次に、上述のようなＤＥＶＳＬＰ信号２０９の制御を前提として、本比較例における、サブＣＰＵ２０３による記憶装置１１３ａ，１１３ｂの省電力制御について説明する。本比較例では、サブＣＰＵ２０３は、図３の波形３０２，３０３のように、ＤＥＶＳＬＰ信号２０９の信号レベルの変化を検知すると、スイッチ制御信号２１３ａ，２１３ｂの両方の信号レベルを変化させる。

スイッチ制御信号２１３ａ，２１３ｂは、Ｈレベルに対応するＯＮ状態と、Ｌレベルに対応するＯＦＦ状態との間で変化する。スイッチ制御信号２１３ａ，２１３ｂのＯＮ状態は、スイッチ１１７ａ，１１７ｂのＯＮ状態に対応し、対応する記憶装置１１３ａ，１１３ｂへ電力が供給されることを示す。スイッチ制御信号２１３ａ，２１３ｂのＯＦＦ状態は、スイッチ１１７ａ，１１７ｂのＯＦＦ状態に対応し、対応する記憶装置１１３ａ，１１３ｂへ電力が供給されないことを示す。このように、本比較例では、サブＣＰＵ２０３は、記憶装置１１３ａ，１１３ｂの省電力制御として、ＤＥＶＳＬＰ信号２０９に従って、記憶装置１１３ａ，１１３ｂを一律に電源ＯＦＦ状態へ移行させる制御を行う。

（ＨＤＤの消費電力）
サブＣＰＵ２０３による省電力制御によって、記憶装置１１３ａ（ＨＤＤ）の消費電力は、図３の波形３０４のように変化する。なお、図３は、記憶装置１１３ａ（ＨＤＤ）へのアクセスの発生により、Ｔ０においてＤＥＶＳＬＰ信号２０９がネゲートされ、記憶装置１１３ｂ（ＳＤＤ）へのアクセスの発生により、Ｔ４においてＤＥＶＳＬＰ信号２０９がネゲートされる例を示している。

Ｔ０以前においては、スイッチ１１７ａがＯＦＦ状態であるので、記憶装置１１３ａ（ＨＤＤ）の消費電力は０である。Ｔ０において、ＨＤＤへのアクセスが発生してＤＥＶＳＬＰ信号２０９がネゲートされると、スイッチ制御信号２１３ａによってスイッチ１１７ａがＯＮ状態になり、ＨＤＤへの電力供給が開始される。これにより、ＨＤＤは、Ｔ０からＴ１の期間においてスピンアップを行う。このときのＨＤＤの消費電力はＰ３となる。ＨＤＤはスピンアップに最も電力を消費し、Ｐ３は例えば５Ｗである。なお、Ｔ０からＴ１までの期間は２秒程度である。

その後、Ｔ１からＴ２までの期間では、メインＣＰＵ１０４によるＨＤＤへのリードライトアクセスが行われる。このときのＨＤＤの消費電力は、Ｐ３より少ないＰ２（２Ｗ程度）となる。Ｔ２からＴ３までの期間では、ＨＤＤは、アクセスが発生していないアイドル状態である。このときのＨＤＤの消費電力は、Ｐ２からＰ１（５００ｍＷ程度）に減少する。Ｔ３は、ＤＥＶＳＬＰ信号２０９がネゲートされてから時間Ｔａ（１０分）が経過した時点である。Ｔ２からＴ３までの期間は、上述のように、ＨＤＤ保護のためにＨＤＤはアイドル状態に維持される。Ｔ３において、ＤＥＶＳＬＰ信号２０９がアサートされると、スイッチ制御信号２１３ａによってスイッチ１１７ａがＯＦＦ状態になり、ＨＤＤへの電力供給が停止される。これにより、ＨＤＤの消費電力は０になる。

その後、Ｔ４において、ＳＳＤへのアクセスが発生してＤＥＶＳＬＰ信号２０９が再びネゲートされると、スイッチ１１７ａがＯＮ状態になり、Ｔ４からＴ５の期間においてＨＤＤがスピンアップを行っている。ただし、Ｔ４では、ＳＳＤへのアクセスの発生によってＤＥＶＳＬＰ信号２０９がネゲートされたため、Ｔ５からＴ７までの期間では、メインＣＰＵ１０４によるＨＤＤへのアクセスが行われず、ＨＤＤはアイドル状態（消費電力Ｐ１）となっている。この期間におけるＨＤＤによる電力消費は無駄であり、この電力は削減されることが望ましい。

（ＳＳＤの消費電力）
サブＣＰＵ２０３による省電力制御によって、記憶装置１１３ｂ（ＳＳＤ）の消費電力は、図３の波形３０５のように変化する。Ｔ０以前においては、ＨＤＤ同様に記憶装置１１３ｂ（ＳＳＤ）の消費電力は０である。Ｔ０において、ＨＤＤへのアクセスが発生してＤＥＶＳＬＰ信号２０９がネゲートされると、スイッチ制御信号２１３ｂによってスイッチ１１７ｂがＯＮ状態になり、ＳＳＤへの電力供給が開始される。ただし、ＳＳＤは、ＨＤＤのスピンアップのような動作を必要とせず、１０ｍ秒程度の短い時間で動作可能となる。このとき、ＳＳＤの消費電力は、ＨＤＤのスピンアップ時のような高い消費電力（Ｐ３）に変化するはない。

Ｔ０からＴ３までの期間では、メインＣＰＵ１０４によるＨＤＤへのアクセスが行われ、ＳＳＤへのアクセスは発生していない。このため、ＳＳＤはアイドル状態であり、その消費電力はＰ４である。このＴ０からＴ３までの期間におけるＳＳＤによる電力消費は無駄であり、この電力も削減されることが望ましい。

その後、Ｔ４において、ＳＳＤへのアクセスが発生してＤＥＶＳＬＰ信号２０９が再びネゲートされると、スイッチ１１７ｂがＯＮ状態になる。これにより、ＳＳＤへの電力供給が開始され、ＳＳＤは動作可能な状態になる。Ｔ４からＴ６までの期間では、メインＣＰＵ１０４によるＳＳＤへのリードライトアクセスが行われる。このときのＳＳＤの消費電力は、アイドル状態における消費電力Ｐ４よりも高いＰ５となる。一般的に、ＳＳＤの消費電力は、リードライトアクセスが行われている間に高くなり、例えば５Ｗである。

ＳＳＤへのアクセスの終了後のＴ６からＴ７の期間では、ＳＳＤは、ＨＤＤと同様にアイドル状態に維持され、このときの消費電力はＰ４である。ここで、ＤＥＶＳＬＰ信号２０９は、Ｔ４においてネゲートされてから時間Ｔａが経過するまでは、ＨＤＤ保護のためにアサートされない。サブＣＰＵ２０３は、記憶装置１１３ｂ（ＳＳＤ）の省電力制御を、このようなＤＥＶＳＬＰ信号２０９に従って、ＨＤＤの省電力制御と同様に行っている。しかし、上述のように、ＳＳＤではＯＮ／ＯＦＦ動作が寿命に影響しないため、所定時間Ｔａが経過するまでＳＳＤをアイドル状態に維持する必要はない。したがって、ＳＳＤへのアクセスが終了したＴ６から、ＤＥＶＳＬＰ信号２０９がアサートされるＴ７までの期間における、アイドル状態のＳＳＤによる電力消費は無駄であり、この電力も削減されることが望ましい。

このように、比較例では、アクセス先の記憶装置及び記憶装置のタイプを考慮せずに、記憶装置１１３ａ，１１３ｂに対して一律に省電力制御を行うことで、無駄な消費電力が生じている。このため、本実施形態では、
（１）時間Ｔａに基づく省電力制御をＳＳＤに適用することで生じるＳＳＤの消費電力
（２）アクセス先ではない記憶装置への電力供給によって生じる消費電力
を、比較例とは異なる制御をサブＣＰＵ２０３が行うことによって低減する。

具体的には、サブＣＰＵ２０３は、記憶装置のタイプを区別していない指示をメインＣＰＵ１０４から受信したとしても、対象記憶装置について予め判別したタイプ（ＨＤＤ又はＳＳＤ）に応じた電力制御部へ、省電力制御のための指示を行う。例えば、省電力状態への移行指示を受信した場合、記憶装置を省電力状態へ移行させる電力制御を行うよう、対象記憶装置について予め判別したタイプに対応する電力制御部（ＧＰＩＯ２０４、又はＳＡＴＡホストＩ／Ｆ２０２ａ，２０２ｂ）に指示する。これにより、記憶装置システム１１９に設けられる記憶装置のタイプに適した省電力制御を行えるようにする。また、サブＣＰＵ２０３は、アクセス要求によるアクセス先となる対象記憶装置を判定し、その判定結果に基づいて省電力制御を行うことで、アクセス先となっていない記憶装置において無駄な電力消費が生じることを防止する。

＜記憶装置システムの省電力制御及び消費電力＞
図４は、本実施形態に係るＭＦＰ１０１における、省電力制御用の制御信号及び記憶装置１１３ａ，１１３ｂの消費電力の遷移状態の例を示す図である。図４は、図３と同様、省電力制御用の制御信号として、メインＣＰＵ１０４の制御によるＤＥＶＳＬＰ信号２０９（メイン省電力制御信号）、ＨＤＤ用のスイッチ制御信号２１３ａ、ＳＳＤ用のスイッチ制御信号２１３ｂの波形４０１〜４０３をそれぞれ示している。これらに加えて、図４は、ＳＳＤである記憶装置１１３ｂに対応するＤＥＶＳＬＰ信号２１１ｂの波形４０４を示している。なお、ＤＥＶＳＬＰ信号２１１ａ，２１１ｂは、サブＣＰＵ２０３によって制御される信号である。図４は、更に、図３と同様、記憶装置１１３ａ（ＨＤＤ）の消費電力の時間変化を表す波形３０４、及び記憶装置１１３ｂ（ＳＳＤ）の消費電力の時間変化を表す波形４０６を示している。

本実施形態におけるメインＣＰＵ１０４の制御は、上述の比較例におけるメインＣＰＵ１０４の制御と同様である。このため、ＤＥＶＳＬＰ信号２０９の波形４０１は、図３の波形３０１と同様となっている。図４は、図３と同様、Ｔ０及びＴ４において記憶装置（記憶装置システム１１９）へのアクセスが発生し、Ｔ０におけるアクセス先がＨＤＤ（記憶装置１１３ａ）、Ｔ４におけるアクセス先がＳＳＤ（記憶装置１１３ｂ）である例を示している。記憶装置１１３ａ，１１３ｂを１つの記憶装置として認識しているメインＣＰＵ１０４は、記憶装置１１３ａ，１１３ｂの実際のタイプによらず、波形４０１のように、記憶装置へのアクセスが発生したＴ０及びＴ４に、ＤＥＶＳＬＰ信号２０９をアサートする。

本実施形態では、サブＣＰＵ２０３は、例えばＭＦＰ１０１の初期化時に、記憶装置１１３ａ，１１３ｂのそれぞれのタイプを判別する処理を実行することで、記憶装置１１３ａ，１１３ｂのタイプ（ＨＤＤ又はＳＳＤ）を予め認識する。本例では、サブＣＰＵ２０３は、記憶装置１１３ａをＨＤＤ、記憶装置１１３ｂをＳＳＤと認識する。各記憶装置のタイプを認識しておくことで、サブＣＰＵ２０３は、各記憶装置に対して、認識したタイプに対応する省電力制御を行う。また、サブＣＰＵ２０３は、ＤＥＶＳＬＰ信号２０９がＯＦＦ状態であっても、メインＣＰＵ１０４のアクセス先となっていない記憶装置に対して、当該記憶装置のタイプに対応する省電力制御を行う。

本実施形態では、ＨＤＤの省電力制御は、対応するスイッチ制御信号２１３ａを用いて、ＨＤＤの状態を電源ＯＦＦ状態へ移行させることによって実現される。また、ＳＳＤの省電力制御は、ＳＤＤを電源ＯＦＦ状態へ移行させるのではなく、対応するＤＥＶＳＬＰ信号２１１ｂを用いて、ＳＤＤをＤＥＶＳＬＰ状態へ移行させることによって実現される。ＤＥＶＳＬＰ状態は、上述のように、記憶装置１１３ｂ（ＳＳＤ）内の電源制御部２１５以外の部分に電力が供給されない状態に相当し、低消費電力の状態である。

ＤＥＶＳＬＰ信号２１１ｂがアサートされることで省電力状態（ＤＥＶＳＬＰ状態）へ移行すると、ＳＳＤの消費電力は、ほぼ０Ｗ（例えば、２ｍＷ程度）にまで低減できる。このため、本実施形態では、ＳＳＤについては、電源ＯＮ状態を維持しながら、ＤＥＶＳＬＰ状態へ移行させることによって省電力制御を行う例を示す。これは、図４の波形４０３，４０４のように、ＳＳＤ（記憶装置１１３ｂ）に対応するスイッチ制御信号２１３ｂをＯＮ状態に維持しながら、ＤＥＶＳＬＰ信号２１１ｂの信号レベルを制御することによって実現できる。なお、ＳＳＤは、１０ｍ秒程度の短い時間で電源ＯＦＦ状態から通常電力状態へ復帰することが可能であるため、省電力状態として、ＤＥＶＳＬＰ状態ではなく電源ＯＦＦ状態を用いて省電力制御を行ってもよい。この場合、スイッチ制御信号２１３ｂを用いて、記憶装置１１３ｂ（ＳＳＤ）への電力供給のＯＮ／ＯＦＦ制御が行われる。

（ＨＤＤの省電力制御及び消費電力）
図４の例では、サブＣＰＵ２０３は、ＤＥＶＳＬＰ信号２０９がアサートされるＴ０において、アクセス先の判定処理（図６のＳ６０４）により、ＨＤＤへのアクセス要求が生じたことを認識する。その結果、サブＣＰＵ２０３は、ＨＤＤ用のスイッチ制御信号２１３ａをＯＮ状態にする。これにより、Ｔ０からＤＥＶＳＬＰ信号２０９がネゲートされるＴ３までの期間におけるＨＤＤの消費電力は、波形４０５のように、比較例（波形３０４）と同様に変化する。

その後、サブＣＰＵ２０３は、ＤＥＶＳＬＰ信号２０９が再びアサートされるＴ４において、アクセス先の判定処理（図６のＳ６０４）により、ＳＳＤへのアクセス要求が生じたことを認識する。この場合、サブＣＰＵ２０３は、ＨＤＤ用のスイッチ制御信号２１３ａをＯＦＦ状態のままとする。これにより、波形４０５のように、ＨＤＤへのアクセス要求が生じていないＴ３以降では、ＨＤＤの消費電力は０に維持されている。

このように、比較例では、Ｔ４においてＤＥＶＳＬＰ信号２０９がネゲートに応じてＨＤＤのスピンアップが行われるのに対して、本実施形態では、ＤＥＶＳＬＰ信号２０９に依存せず、ＨＤＤは電源ＯＦＦ状態に維持される。したがって、Ｔ４からＤＥＶＳＬＰ信号２０９がアサートされるＴ７までの期間において、ＳＳＤへのアクセス要求に起因してＨＤＤへ電力が供給されることはなく、ＨＤＤにおいて無駄に電力を消費することを防止できる。波形４０５を図３の波形３０４と比較すると、本実施形態では、Ｔ４からＴ７までの期間におけるＨＤＤの消費電力を削減することが可能である。

（ＳＳＤの省電力制御及び消費電力）
サブＣＰＵ２０３は、ＤＥＶＳＬＰ信号２０９がアサートされるＴ４において、アクセス先の判定処理（図６のＳ６０４）により、ＳＳＤへのアクセス要求が生じたことを認識する。その結果、サブＣＰＵ２０３は、波形４０４のように、ＳＳＤ用のＤＥＶＳＬＰ信号２１１ｂをネゲートしてＯＦＦ状態にすることで、ＳＳＤを省電力状態（ＤＥＶＳＬＰ状態）から通常電力状態へ復帰させる。これにより、波形４０６のように、ＳＳＤの消費電力は、Ｔ４において、ＤＥＶＳＬＰ状態における消費電力Ｐ６（図３のＰ４より少なく、ほぼ０Ｗ）から、リードライトアクセスが行われる間の消費電力Ｐ５に変化する。

その後、サブＣＰＵ２０３は、ＳＳＤへのアクセスが終了するＴ６の時点で、波形４０４のように、ＤＥＶＳＬＰ信号２１１ｂをアサートしてＯＮ状態にすることで、ＳＳＤを再び省電力状態へ移行させる。これにより、波形４０６のように、ＳＳＤの消費電力はＰ５からＰ６へ減少する。このように、サブＣＰＵ２０３は、メインＣＰＵ１０４によるＤＥＶＳＬＰ信号２０９の制御にかかわらず、ＳＳＤへアクセスを行う期間（Ｔ４からＴ６までの期間）にのみ、ＤＥＶＳＬＰ信号２１１ｂを制御してＳＳＤを省電力状態から復帰させる。したがって、ＳＳＤへのアクセスが行われない期間にＳＳＤにおいて無駄に電力を消費することを防止できる。波形４０６を図３の波形３０５と比較すると、本実施形態では、Ｔ０からＴ３までの期間及びＴ６からＴ７までの期間におけるＳＳＤの消費電力を削減することが可能である。

＜サブＣＰＵによる初期化処理＞
図５は、本実施形態に係る、サブＣＰＵ２０３によって実行される初期化処理の手順を示すフローチャートである。図５の各ステップの処理は、フラッシュＲＯＭ２０６又はメモリ２０５に格納されているプログラムをサブＣＰＵ２０３が読み出して実行することによって、ＭＦＰ１０１において実現される。本実施形態では、サブＣＰＵ２０３は、ＭＦＰ１０１が電源ＯＦＦ状態から起動した際に、図５の手順で初期化処理を実行する。

Ｓ５０１で、サブＣＰＵ２０３は、初期化処理を開始すると、ＳＡＴＡブリッジ１１２に接続されている記憶装置（本実施形態では記憶装置１１３ａ，１１３ｂ）のタイプを認識するために、スイッチ１１７ａ，１１７ｂをＯＮ状態にする。具体的には、サブＣＰＵ２０３は、ＧＰＩＯ２０４を介して、スイッチ制御信号２１３ａ，２１３ｂをＯＮ状態にするよう、電源制御部１１４へ指示する。スイッチ制御信号２１３ａ，２１３ｂがＯＮ状態になることで、電源部１１８から記憶装置１１３ａ，１１３ｂに電力が供給される。

次に、Ｓ５０２及びＳ５０３では、サブＣＰＵ２０３は、記憶装置１１３ａ，１１３ｂ（複数の記憶装置）のそれぞれが、ＨＤＤ（磁気ヘッドを用いた不揮発性の記憶装置）であるか、ＳＳＤ（フラッシュメモリを用いた不揮発性の記憶装置）であるかを特定する。具体的には、Ｓ５０２で、サブＣＰＵ２０３は、ＳＡＴＡホストＩ／Ｆ２０２ａを介して記憶装置１１３ａにアクセスし、当該記憶装置のタイプ（即ち、記憶装置がＨＤＤであるかＳＳＤであるか）を判別するとともに、判別結果をメモリ２０５に保存する。更に、Ｓ５０３で、サブＣＰＵ２０３は、ＳＡＴＡホストＩ／Ｆ２０２ｂを介して記憶装置１１３ｂにアクセスし、当該記憶装置のタイプを同様に判別するとともに、判別結果をメモリ２０５に保存する。これにより、サブＣＰＵ２０３は、メモリ２０５に格納された情報に基づいて、記憶装置１１３ａ，１１３ｂのタイプ（ＨＤＤ又はＳＳＤ）を認識可能になる。

サブＣＰＵ２０３は、例えば、記憶装置１１３ａの装置情報をＳＡＴＡホストＩ／Ｆ２０２ａを介して取得することで、当該装置情報に基づいて記憶装置のタイプを判別する。装置情報は、例えば、記憶装置の回転数情報又はモデル名である。回転数情報が所定の回転数（７２００ｒｐｍ、５４００ｒｐｍ等）を示す場合には、記憶装置はＨＤＤであると判別でき、回転数情報が回転しないメディアを示す場合には、記憶装置はＳＳＤであると判別できる。あるいは、装置情報が示すモデル名と、メモリ２０５又はフラッシュＲＯＭ２０６に予め格納されたリストと照合することで、記憶装置のタイプを判別できてもよい。

最後にＳ５０４で、サブＣＰＵ２０３は、ＳＡＴＡブリッジ１１２に接続されている記憶装置のうち、ＳＳＤと判別された記憶装置に対応するＤＥＶＳＬＰ信号（本実施形態では記憶装置１１３ｂに対応するＤＥＶＳＬＰ信号２１１ｂ）をアサートする。即ち、サブＣＰＵ２０３は、ＳＡＴＡホストＩ／Ｆ２０２ｂに、ＤＥＶＳＬＰ信号２１１ｂをＯＮ状態からＯＦＦ状態へ切り替えさせることで、記憶装置１１３ｂ（ＳＳＤ）を、省電力状態（ＤＥＶＳＬＰ状態）へ移行させる。これにより、サブＣＰＵ２０３は初期化処理を終了する。

＜サブＣＰＵによる省電力制御＞
図６は、本実施形態に係る、サブＣＰＵ２０３によって実行される、記憶装置の省電力制御のための処理手順を示すフローチャートである。図６の各ステップの処理は、フラッシュＲＯＭ２０６又はメモリ２０５に格納されているプログラムをサブＣＰＵ２０３が読み出して実行することによって、ＭＦＰ１０１において実現される。本実施形態では、サブＣＰＵ２０３は、図５の初期化処理が終了すると、図６の手順で省電力制御のための処理を実行する。

Ｓ６０１で、サブＣＰＵ２０３は、メインＣＰＵ１０４から記憶装置へのアクセス要求（リードライトアクセス要求）を受信したか否かを判定し、アクセス要求を受信していない場合にはＳ６０２へ、受信した場合にはＳ６０４へ処理を進める。

Ｓ６０２で、サブＣＰＵ２０３は、メインＣＰＵ１０４から、記憶装置を省電力状態へ移行させることを示す省電力移行要求を受信したか否かを判定する。メインＣＰＵ１０４は、上述のように、ＤＥＶＳＬＰ信号２０９をアサートする（ＯＦＦ状態からＯＮ状態へ切り替える）ことによって、省電力状態への移行を指示する。このため、サブＣＰＵ２０３は、ＤＥＶＳＬＰ信号２０９がＯＦＦ状態からＯＮ状態へ変化すると、省電力移行要求を受信したと判定する。サブＣＰＵ２０３は、省電力移行要求を受信していない場合にはＳ６０１へ処理を戻し、受信した場合にはＳ６０３へ処理を進める。

Ｓ６０３で、サブＣＰＵ２０３は、ＨＤＤに対応する電源スイッチ（本実施形態では記憶装置１１３ａに対応するスイッチ１１７ａ）をＯＦＦ状態にする。具体的には、サブＣＰＵ２０３は、ＧＰＩＯ２０４を介して、スイッチ制御信号２１３ａをＯＦＦ状態にするよう、電源制御部１１４へ指示する。スイッチ制御信号２１３ａがＯＦＦ状態になると、スイッチ１１７ａがＯＦＦ状態になり、電源部１１８から記憶装置１１３ａへの電力供給が停止する。その結果、記憶装置１１３ａは省電力状態（電源ＯＦＦ状態）へ移行する。その後、サブＣＰＵ２０３は、処理をＳ６０１へ戻す。

一方、アクセス要求を受信して処理をＳ６０４へ進めた場合、サブＣＰＵ２０３は、受信したアクセス要求に基づいて、アクセス先となる記憶装置を判定する判定処理を実行することで、アクセス先がＨＤＤであるかＳＳＤであるかを判定する。この判定処理では、アクセス要求が示すアクセスの内容、及びメモリ２０５に格納された記憶装置のタイプ情報から、アクセス先を判定する。

サブＣＰＵ２０３は、Ｓ６０４においてアクセス先がＨＤＤであると判定した場合には、処理をＳ６０５へ進める。Ｓ６０５で、サブＣＰＵ２０３は、アクセス先となるＨＤＤに対応する電源スイッチ（本実施形態では記憶装置１１３ａに対応するスイッチ１１７ａ）をＯＮ状態にする。これは、ＧＰＩＯ２０４を介して、スイッチ制御信号２１３ａをＯＦＦ状態にするよう、電源制御部１１４へ指示することによって行われる。スイッチ制御信号２１３ａがＯＮ状態になると、スイッチ１１７ａがＯＮ状態になり、電源部１１８から記憶装置１１３ａへの電力供給が開始される。その結果、記憶装置１１３ａは省電力状態から復帰する。

アクセス先の記憶装置１１３ａが省電力状態から復帰すると、Ｓ６０６で、サブＣＰＵ２０３は、ＳＡＴＡホストＩ／Ｆ２０２ａを介して、アクセス先である記憶装置１１３ａに対して、アクセス要求に基づくリードライト処理を行い、処理をＳ６０１へ戻す。

このように、制御対象の記憶装置が記憶装置１１３ａ（ＨＤＤ）である場合、サブＣＰＵ２０３は、アクセス要求が生じると、ＧＰＩＯ２０４（電源制御部１１４）に、記憶装置１１３ａを省電力状態から復帰させる（Ｓ６０５）。なお、アクセス要求が生じた場合、メインＣＰＵ１０４がＤＥＶＳＬＰ信号２０９をネゲートする。このため、サブＣＰＵ２０３は、ＤＥＶＳＬＰ信号２０９に基づく省電力状態からの復帰指示に従って、記憶装置１１３ａを省電力状態から復帰させてもよい。また、サブＣＰＵ２０３は、ＤＥＶＳＬＰ信号２０９に基づく省電力状態への移行指示をメインＣＰＵ１０４から受信すると、ＧＰＩＯ２０４（電源制御部１１４）に、記憶装置１１３ａを省電力状態へ移行させる（Ｓ６０２）。

一方、サブＣＰＵ２０３は、Ｓ６０４においてアクセス先がＳＳＤであると判定した場合には、処理をＳ６０７へ進める。Ｓ６０７で、サブＣＰＵ２０３は、アクセス先となる記憶装置に対応するＤＥＶＳＬＰ信号（本実施形態では記憶装置１１３ｂに対応するＤＥＶＳＬＰ信号２１１ｂ）をネゲートすることで、当該記憶装置を省電力状態（ＤＥＶＳＬＰ状態）から復帰させる。即ち、サブＣＰＵ２０３は、ＳＡＴＡホストＩ／Ｆ２０２ｂに、ＤＥＶＳＬＰ信号２１１ｂをＯＮ状態からＯＦＦ状態へ切り替えさせることで、記憶装置１１３ｂ（ＳＳＤ）を、省電力状態（ＤＥＶＳＬＰ状態）から復帰させる。

アクセス先の記憶装置１１３ｂが省電力状態から復帰すると、Ｓ６０８で、サブＣＰＵ２０３は、ＳＡＴＡホストＩ／Ｆ２０２ｂを介して、アクセス先である記憶装置１１３ｂに対して、アクセス要求に基づくリードライト処理を行い、処理をＳ６０９へ進める。Ｓ６０９で、サブＣＰＵ２０３は、アクセス先の記憶装置１１３ｂに対応するＤＥＶＳＬＰ信号２１１ｂをアサートする（ＯＦＦ状態からＯＮ状態へ切り替える）ことで、当該記憶装置を再び省電力状態（ＤＥＶＳＬＰ状態）へ移行させ、処理をＳ６０１へ戻す。

このように、制御対象の記憶装置が記憶装置１１３ｂ（ＳＳＤ）である場合、サブＣＰＵ２０３は、アクセス要求が生じると、ＳＡＴＡホストＩ／Ｆ２０２ｂに、記憶装置１１３ｂを省電力状態から復帰させる（Ｓ６０７）。また、サブＣＰＵ２０３は、アクセス要求に基づく処理（Ｓ６０８）が完了すると、ＳＡＴＡホストＩ／Ｆ２０２ｂに、記憶装置１１３ｂを省電力状態へ移行させる（Ｓ６０９）。

以上説明したように、本実施形態では、記憶装置システム１１９のサブＣＰＵ２０３は、ＳＡＴＡブリッジ１１２に接続された記憶装置がＨＤＤ（第１タイプ）であるかＳＳＤ（第２タイプ）であるかを予め判別（特定）する。サブＣＰＵ２０３は、メインＣＰＵ１０４（制御回路）から所定の省電力制御に関する制御信号を受け付けた場合に、記憶装置１１３ａ，１１３ｂの省電力制御を、記憶装置のタイプの特定結果に応じて行う。とりわけ、サブＣＰＵ２０３は、記憶装置のタイプを区別していない省電力移行指示を、記憶装置システム１１９の外部のメインＣＰＵ１０４から受信すると、記憶装置を省電力状態へ移行させる電力制御を行うよう、判別したタイプに対応する電力制御部に指示する。

具体的には、サブＣＰＵ２０３は、判別したタイプがＨＤＤである場合には、受信した移行指示に従って、ＧＰＩＯ２０４（電力制御部１１４）に記憶装置を省電力状態へ移行させる。また、サブＣＰＵ２０３は、判別したタイプがＳＳＤである場合には、メインＣＰＵ１０４から記憶装置へのアクセス要求の有無に従って、ＳＡＴＡホストＩ／Ｆ２０２ａ，２０２ｂに、記憶装置を省電力状態へ移行させる。

また、記憶装置システム１１９に複数の記憶装置（記憶装置１１３ａ，１１３ｂ）が設けられる場合には、上述の実施形態のように、サブＣＰＵ２０３は、複数の記憶装置のそれぞれのタイプを判別する。更に、サブＣＰＵ２０３は、記憶装置ごとに、当該記憶装置を省電力状態へ移行させる電力制御を行うよう、判別したタイプに対応する電力制御部（ＧＰＩＯ２０４（電源制御部１１４）、又はＳＡＴＡホストＩ／Ｆ２０２）に指示する。

このような省電力制御によって、記憶装置システム１１９に設けられる記憶装置のタイプに適した省電力制御を行うことが可能になる。その結果、記憶装置の省電力制御による省電力効果を高めることが可能になる。

また、上述の実施形態において、サブＣＰＵ２０３は、メインＣＰＵ１０４から記憶装置へのアクセス要求を受信すると、記憶装置１１３ａ，１１３ｂのうちでアクセス先となる記憶装置を判定する。更に、サブＣＰＵ２０３は、アクセス先ではない記憶装置については省電力状態に維持する。これにより、アクセス先となっていない記憶装置において無駄な電力消費が生じることを防止でき、消費電力を削減できる。

なお、上述の実施形態では、ＤＥＶＳＬＰ信号２０９がネゲートされたタイミングから時間Ｔａを計測しているが、ＨＤＤ（記憶装置１１３ａ）へのアクセスが完了したタイミングから時間Ｔａを計測してもよい。

［第２実施形態］
第１実施形態では、ＳＳＤ（記憶装置１１３ａ）へのアクセス要求に従った、当該ＳＳＤへのリードライト処理が完了すると（Ｓ６０８）、ＤＥＶＳＬＰ信号２１１ｂを直ちにアサートしてＳＳＤを省電力状態（ＤＥＶＳＬＰ状態）へ移行させる。これに対し、第２実施形態では、ＤＥＶＳＬＰ信号２１１ｂを直ちにアサートするのではなく、ＳＡＴＡブリッジ１１２内のタイマ２０７を使用して、ＤＥＶＳＬＰ信号２１１ｂをアサートするタイミングを一定時間遅らせる例について説明する。なお、本実施形態では、説明の簡略化のため、第１実施形態と異なる部分を中心として説明する。

ＤＥＶＳＬＰ信号２１１ｂをアサートするタイミングを遅らせる理由は、ＳＳＤがＤＥＶＳＬＰ状態からの復帰に要する、１０ｍ秒程度の復帰時間に起因して、ＳＳＤへのアクセス性能が低下することを防ぐためである。多くの場合、ＳＳＤは、ある程度の時間にわたって連続的にリードライトアクセスを受ける。しかし、ＳＳＤへ１回のアクセスが生じるごとに、ＳＳＤがＤＥＶＳＬＰ状態からの復帰及びＤＥＶＳＬＰ状態への移行を繰り返すと、アクセスの度に復帰時間（１０ｍ秒程度）だけ処理が待たされることになる。これは、ＳＳＤへの性能の低下につながる。

そこで、本実施形態では、サブＣＰＵ２０３は、ＳＳＤへのアクセスが完了してから所定時間Ｔｓだけ、ＳＳＤをアイドル状態に維持し、連続的なアクセスが生じていないことを確認した上で、ＳＳＤをＤＥＶＳＬＰ状態へ移行させる。ただし、ＳＳＤのＤＥＶＳＬＰ状態への移行の抑止する時間Ｔｂは、ＨＤＤ保護のための時間Ｔａ（１０分）よりも非常に短くてよく、例えば１０秒から１分程度でよい。即ち、Ｔｂは、第１タイプの記憶装置（ＨＤＤ）にアクセス要求が生じていない場合に当該記憶装置を省電力状態へ移行させるまでの時間として予め定められた時間Ｔａよりも短くてよい。なお、時間Ｔｂの計測は、サブＣＰＵ２０３がタイマ２０７を使用することによって行われる。タイマ２０７は、ＳＡＴＡブリッジ１１２に接続されているＳＳＤの数と同じ数だけ必要であるが、本実施形態ではタイマ２０７は１つである。

＜記憶装置システムの省電力制御及び消費電力＞
図７は、本実施形態に係るＭＦＰ１０１における、省電力制御用の制御信号及び記憶装置１１３ａ，１１３ｂの消費電力の遷移状態の例を示す図である。なお、第１実施形態と同様、記憶装置１１３ａがＨＤＤ、記憶装置１１３ｂがＳＳＤである例を示している。図７と第１実施形態で説明した図４との相違点は、記憶装置１１３ｂ（ＳＳＤ）に対応するＤＥＶＳＬＰ信号２１１ｂの波形７０１と、記憶装置１１３ｂ（ＳＳＤ）の消費電力の時間変化を表す波形７０２である。

本実施形態では、サブＣＰＵ２０３は、ＳＳＤへのアクセスが終了するＴ６の時点で、第１実施形態（図４の波形４０４）のように直ちにＤＥＶＳＬＰ信号２１１ｂをアサートせずに、タイマ２０７をクリアしてカウントを開始させる。これにより、サブＣＰＵ２０３は、ＳＳＤを省電力状態へ移行させるまでの時間Ｔｂを、タイマ２０７を使用して計測する。

その後、タイマ２０７のカウント値が、時間Ｔｂに対応する規定値に達するＴ８の時点で、サブＣＰＵ２０３は、でＤＥＶＳＬＰ信号２１１ｂをアサートすることで、ＳＳＤを省電力状態へ移行させる。Ｔ８までに再びＳＳＤへのアクセスが発生した場合、サブＣＰＵ２０３は、タイマ２０７によるカウントを停止させ、当該アクセスが終了した時点でタイマ２０７をクリアして再びカウントを開始させる。このように、サブＣＰＵ２０３は、ＳＳＤへのアクセスが発生せずに、ＳＳＤのアイドル状態が時間Ｔｂにわたって継続すると、ＳＳＤを省電力状態へ移行させる。

上述の省電力制御では、ＳＳＤは、Ｔ６からＴ８までの期間にアイドル状態に維持される。このため、ＳＳＤの消費電力は、第１実施形態（図４の波形４０６）と異なり、Ｔ６からＴ８までの期間に、アイドル状態における消費電力Ｐ４が生じる。

＜サブＣＰＵ２０３による初期化処理＞
図８は、本実施形態に係る、サブＣＰＵ２０３によって実行される初期化処理の手順を示すフローチャートである。図８の各ステップの処理は、フラッシュＲＯＭ２０６又はメモリ２０５に格納されているプログラムをサブＣＰＵ２０３が読み出して実行することによって、ＭＦＰ１０１において実現される。

本実施形態の初期化処理では、サブＣＰＵ２０３は、Ｓ５０３において記憶装置１１３ｂのタイプを判別及び保存した後、Ｓ８０１で、時間Ｔｂの計測に用いるタイマ２０７をクリア（初期化）する。その後、サブＣＰＵ２０３は、Ｓ５０４で、ＳＳＤに対応するＤＥＶＳＬＰ信号をアサートし、処理を終了する。なお、タイマ２０７は、ＳＳＤへのアクセスが終了した時点でカウントを開始するため、Ｓ８０１ではカウントを開始しない。

＜サブＣＰＵ２０３による省電力制御＞
図９は、本実施形態に係る、サブＣＰＵ２０３によって実行される、記憶装置の省電力制御のための処理手順を示すフローチャートである。図９の各ステップの処理は、フラッシュＲＯＭ２０６又はメモリ２０５に格納されているプログラムをサブＣＰＵ２０３が読み出して実行することによって、ＭＦＰ１０１において実現される。

本実施形態の省電力制御では、サブＣＰＵ２０３は、メインＣＰＵ１０４からの省電力移行要求の有無によらず、Ｓ６０２又はＳ６０３の処理の後、Ｓ９０１で、タイマ２０７のカウント値が、時間Ｔｂに対応する規定値に達したか否かを判定する。サブＣＰＵ２０３は、カウント値が規定値に達していない場合には処理をＳ６０１へ戻し、カウント値が規定値に達した場合には処理をＳ９０２へ進める。Ｓ９０２で、サブＣＰＵ２０３は、カウント値が規定値に達したタイマ２０７に対応するＳＳＤ用のＤＥＶＳＬＰ信号２１１ｂをアサートすることで当該ＳＳＤを省電力状態へ移行させ、処理をＳ６０１へ戻す。

また、本実施形態の省電力状態では、サブＣＰＵ２０３は、Ｓ６０８においてアクセス要求に基づくＳＳＤ（記憶装置１１３ｂ）へのリードライト処理が完了すると、処理をＳ９０３へ進める。Ｓ９０３で、サブＣＰＵ２０３は、第１実施形態（Ｓ６０９）のようにＤＥＶＳＬＰ信号２１１ｂをアサートするのではなく、タイマ２０７をクリアしてカウントを開始させる。その後、サブＣＰＵ２０３は処理をＳ６０１へ戻す。このような処理により、図７の波形７０１のようにＤＥＶＳＬＰ信号２１１ｂを制御できる。

このように、本実施形態では、制御対象の記憶装置が記憶装置１１３ｂ（ＳＳＤ）である場合、サブＣＰＵ２０３は、アクセス要求が生じると、ＳＡＴＡホストＩ／Ｆ２０２ｂに、記憶装置１１３ｂを省電力状態から復帰させる（Ｓ６０７）。また、サブＣＰＵ２０３は、アクセス要求に基づく処理（Ｓ６０８）が完了してから、新たなアクセス要求が生じずに時間Ｔｂが経過すると（Ｓ９０１で「ＹＥＳ」）、ＳＡＴＡホストＩ／Ｆ２０２ｂに、記憶装置１１３ｂを省電力状態へ移行させる（Ｓ９０２）。これにより、第１実施形態における効果に加えて、ＳＳＤが省電力状態からの復帰に要する復帰時間に起因して、ＳＳＤへのアクセス性能が低下することを防ぐことが可能である。

［その他の実施形態］
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１０１：ＭＦＰ、１０４：メインＣＰＵ、１１１：ＳＡＴＡコントローラ、１１２：ＳＡＴＡブリッジ、１１３ａ，１１３ｂ：記憶装置、１１４：電源制御部、１１７ａ，１１７ｂ：スイッチ、１１９：記憶装置システム

本発明は、記憶装置システム及びその制御方法、情報処理装置、電源制御システム及びその制御方法、並びにプログラムに関するものであり、特に、記憶装置の省電力制御に関するものである。

本発明の一態様に係る記憶装置システムは、不揮発性の第１タイプの記憶装置と、不揮発性の第２タイプの記憶装置がミラーリング設定されている記憶装置システムであって、制御回路により制御される記憶装置と、省電力状態への移行回数が寿命に影響する前記第１タイプの記憶装置に対応する電力制御を行う第１電力制御手段と、前記省電力状態への移行回数による寿命への影響が前記第１タイプの記憶装置より少ない前記第２タイプの記憶装置に対応する、前記第１電力制御手段による電力制御とは異なる電力制御を行う第２電力制御手段と、前記記憶装置が前記第１タイプであるか前記第２タイプであるかを判別し、前記記憶装置を制御する制御手段と、を備え、前記制御手段は、前記記憶装置を省電力状態へ移行させる移行指示であって、前記記憶装置のタイプを区別していない前記移行指示を前記制御回路から受信すると、前記記憶装置を前記省電力状態へ移行させる電力制御を行うよう、判別したタイプに対応する電力制御手段に指示することを特徴とする。

本発明の他の一態様に係る電源制御システムは、制御回路により制御される、ミラーリング設定がなされた不揮発性の複数の記憶装置と、前記複数の記憶装置のそれぞれが、磁気ヘッドを用いた不揮発性の記憶装置であるか、不揮発性の半導体記憶素子を有する記憶装置であるかを特定する特定手段と、前記制御回路から所定の省電力制御に関する制御信号を受け付けたことに応じて、前記複数の記憶装置の省電力制御を前記特定手段の特定結果に応じて行う電源制御手段と、を備えることを特徴とする。

電源制御部１１４は、電源部１１８からＭＦＰ１０１内の各デバイスへの電力供給を制御する。本実施形態は、とりわけ、電源部１１８から記憶装置１１３ａ，１１３ｂへの電力供給の制御を対象としている。電源部１１８は、商用電源から入力される交流電力を直流電力に変換してＭＦＰ１０１内の各デバイスへ供給する。

＜記憶装置システム１１９の構成＞
図２は、記憶装置システム１１９の構成例を示すブロック図である。記憶装置システム１１９は、ＳＡＴＡデバイスＩ／Ｆ２０１、ＳＡＴＡホストＩ／Ｆ２０２ａ，２０２ｂ、サブＣＰＵ２０３、ＧＰＩＯ（汎用入出力、General Purpose Input/Output）２０４、メモリ２０５、フラッシュＲＯＭ２０６、及びタイマ２０７を備える。

ＳＡＴＡホストＩ／Ｆ２０２ａ，２０２ｂは、それぞれ、記憶装置１１３ａ，１１３ｂを制御する。ＳＡＴＡホストＩ／Ｆ２０２ａ，２０２ｂは、それぞれ、ＳＡＴＡバス２１０ａ，２１０ｂを介して記憶装置１１３ａ，１１３ｂとの通信（データの送受信）を行う。また、ＳＡＴＡホストＩ／Ｆ２０２ａ，２０２ｂは、それぞれ、サブＣＰＵ２０３によって制御されるＤＥＶＳＬＰ信号２１１ａ，２１１ｂを、専用の信号線を介して記憶装置１１３ａ，１１３ｂへ出力する。サブＣＰＵ２０３は、ＤＥＶＳＬＰ信号２１１ａ，２１１ｂの信号レベルを制御することによって、記憶装置１１３ａ，１１３ｂに対して、省電力モード（省電力状態）への移行又は省電力モードからの復帰を指示できる。

このため、例えば、ＭＦＰ１０１の耐用年数を５年とし、ＨＤＤが約３０万回のＯＮ／ＯＦＦ動作の実行により寿命を迎えるとした場合、１０分に１回より短い頻度でＨＤＤを省電力状態へ移行させるべきではないではないと考えられる。この場合、上述の所定時間Ｔａ（省電力状態への移行を開始するまでの時間）は、例えば１０分間に設定される。なお、この時間Ｔａは、ＨＤＤ仕様やＭＦＰ１０１の利用態様に基づいて、１０分以外の時間に設定されてもよい。ＨＤＤ（ハードディスクドライブ）は、磁気ヘッドを有する不揮発性記憶装置の一例であるため、このような寿命への影響が出る。ＨＤＤでは、電源のＯＮ／ＯＦＦの際にプラッタとヘッドが接触して摩擦が発生することがある。 また、電源のＯＮ／ＯＦＦの際には熱膨張が起こる場合がある。このため、電源のＯＮ／ＯＦＦの回数に応じて、寿命が短くなるといえる。これに対し、半導体フラッシュメモリを利用して実装される不揮発性記憶装置の一例であるＳＳＤ（ソリッドステートドライブ）では、上述のような寿命への影響が少ないとされている。

なお、ＳＳＤ（記憶装置１１３ｂ）については、省電力状態（又は電源ＯＦＦ状態）から通常電力状態への移行動作、及び通常電力状態から省電力状態（又は電源ＯＦＦ状態）への移行動作（ＯＮ／ＯＦＦ動作）は、ＳＳＤの寿命に影響しない。若しくは、少なくとも、ＳＳＤにおける移行動作の寿命への影響は、ＨＤＤにおける移行動作の寿命への影響より少ない。このため、ＳＳＤを頻繁に省電力状態へ移行させたとしても、ＳＳＤが故障するまでの期間が、ＯＦＦ／ＯＮ動作の実行に起因してＨＤＤの場合よりも短くなることはない。このように、ＳＳＤは、省電力状態への移行回数が記憶装置の寿命に影響しない（又は省電力状態への移行回数による寿命への影響がＨＤＤよりも少ない）タイプ（第２タイプ）の記憶装置である。

（ＳＳＤの消費電力）
サブＣＰＵ２０３による省電力制御によって、記憶装置１１３ｂ（ＳＳＤ）の消費電力は、図３の波形３０５のように変化する。Ｔ０以前においては、ＨＤＤ同様に記憶装置１１３ｂ（ＳＳＤ）の消費電力は０である。Ｔ０において、ＨＤＤへのアクセスが発生してＤＥＶＳＬＰ信号２０９がネゲートされると、スイッチ制御信号２１３ｂによってスイッチ１１７ｂがＯＮ状態になり、ＳＳＤへの電力供給が開始される。ただし、ＳＳＤは、ＨＤＤのスピンアップのような動作を必要とせず、１０ｍ秒程度の短い時間で動作可能となる。このとき、ＳＳＤの消費電力は、ＨＤＤのスピンアップ時のような高い消費電力（Ｐ３）に変化することはない。

＜記憶装置システムの省電力制御及び消費電力＞
図４は、本実施形態に係るＭＦＰ１０１における、省電力制御用の制御信号及び記憶装置１１３ａ，１１３ｂの消費電力の遷移状態の例を示す図である。図４は、図３と同様、省電力制御用の制御信号として、メインＣＰＵ１０４の制御によるＤＥＶＳＬＰ信号２０９（メイン省電力制御信号）、ＨＤＤ用のスイッチ制御信号２１３ａ、ＳＳＤ用のスイッチ制御信号２１３ｂの波形４０１〜４０３をそれぞれ示している。これらに加えて、図４は、ＳＳＤである記憶装置１１３ｂに対応するＤＥＶＳＬＰ信号２１１ｂの波形４０４を示している。なお、ＤＥＶＳＬＰ信号２１１ａ，２１１ｂは、サブＣＰＵ２０３によって制御される信号である。図４は、更に、図３と同様、記憶装置１１３ａ（ＨＤＤ）の消費電力の時間変化を表す波形４０５、及び記憶装置１１３ｂ（ＳＳＤ）の消費電力の時間変化を表す波形４０６を示している。

本実施形態におけるメインＣＰＵ１０４の制御は、上述の比較例におけるメインＣＰＵ１０４の制御と同様である。このため、ＤＥＶＳＬＰ信号２０９の波形４０１は、図３の波形３０１と同様となっている。図４は、図３と同様、Ｔ０及びＴ４において記憶装置（記憶装置システム１１９）へのアクセスが発生し、Ｔ０におけるアクセス先がＨＤＤ（記憶装置１１３ａ）、Ｔ４におけるアクセス先がＳＳＤ（記憶装置１１３ｂ）である例を示している。記憶装置１１３ａ，１１３ｂを１つの記憶装置として認識しているメインＣＰＵ１０４は、記憶装置１１３ａ，１１３ｂの実際のタイプによらず、波形４０１のように、記憶装置へのアクセスが発生したＴ０及びＴ４に、ＤＥＶＳＬＰ信号２０９をネゲートする。

（ＨＤＤの省電力制御及び消費電力）
図４の例では、サブＣＰＵ２０３は、ＤＥＶＳＬＰ信号２０９がネゲートされるＴ０において、アクセス先の判定処理（図６のＳ６０４）により、ＨＤＤへのアクセス要求が生じたことを認識する。その結果、サブＣＰＵ２０３は、ＨＤＤ用のスイッチ制御信号２１３ａをＯＮ状態にする。これにより、Ｔ０からＤＥＶＳＬＰ信号２０９がアサートされるＴ３までの期間におけるＨＤＤの消費電力は、波形４０５のように、比較例（波形３０４）と同様に変化する。

その後、サブＣＰＵ２０３は、ＤＥＶＳＬＰ信号２０９が再びネゲートされるＴ４において、アクセス先の判定処理（図６のＳ６０４）により、ＳＳＤへのアクセス要求が生じたことを認識する。この場合、サブＣＰＵ２０３は、ＨＤＤ用のスイッチ制御信号２１３ａをＯＦＦ状態のままとする。これにより、波形４０５のように、ＨＤＤへのアクセス要求が生じていないＴ３以降では、ＨＤＤの消費電力は０に維持されている。

（ＳＳＤの省電力制御及び消費電力）
サブＣＰＵ２０３は、ＤＥＶＳＬＰ信号２０９がネゲートされるＴ４において、アクセス先の判定処理（図６のＳ６０４）により、ＳＳＤへのアクセス要求が生じたことを認識する。その結果、サブＣＰＵ２０３は、波形４０４のように、ＳＳＤ用のＤＥＶＳＬＰ信号２１１ｂをネゲートしてＯＦＦ状態にすることで、ＳＳＤを省電力状態（ＤＥＶＳＬＰ状態）から通常電力状態へ復帰させる。これにより、波形４０６のように、ＳＳＤの消費電力は、Ｔ４において、ＤＥＶＳＬＰ状態における消費電力Ｐ６（図３のＰ４より少なく、ほぼ０Ｗ）から、リードライトアクセスが行われる間の消費電力Ｐ５に変化する。

最後にＳ５０４で、サブＣＰＵ２０３は、ＳＡＴＡブリッジ１１２に接続されている記憶装置のうち、ＳＳＤと判別された記憶装置に対応するＤＥＶＳＬＰ信号（本実施形態では記憶装置１１３ｂに対応するＤＥＶＳＬＰ信号２１１ｂ）をアサートする。即ち、サブＣＰＵ２０３は、ＳＡＴＡホストＩ／Ｆ２０２ｂに、ＤＥＶＳＬＰ信号２１１ｂをＯＦＦ状態からＯＮ状態へ切り替えさせることで、記憶装置１１３ｂ（ＳＳＤ）を、省電力状態（ＤＥＶＳＬＰ状態）へ移行させる。これにより、サブＣＰＵ２０３は初期化処理を終了する。

具体的には、サブＣＰＵ２０３は、判別したタイプがＨＤＤである場合には、受信した移行指示に従って、ＧＰＩＯ２０４（電源制御部１１４）に記憶装置を省電力状態へ移行させる。また、サブＣＰＵ２０３は、判別したタイプがＳＳＤである場合には、メインＣＰＵ１０４から記憶装置へのアクセス要求の有無に従って、ＳＡＴＡホストＩ／Ｆ２０２ａ，２０２ｂに、記憶装置を省電力状態へ移行させる。

また、本実施形態の省電力制御では、サブＣＰＵ２０３は、Ｓ６０８においてアクセス要求に基づくＳＳＤ（記憶装置１１３ｂ）へのリードライト処理が完了すると、処理をＳ９０３へ進める。Ｓ９０３で、サブＣＰＵ２０３は、第１実施形態（Ｓ６０９）のようにＤＥＶＳＬＰ信号２１１ｂをアサートするのではなく、タイマ２０７をクリアしてカウントを開始させる。その後、サブＣＰＵ２０３は処理をＳ６０１へ戻す。このような処理により、図７の波形７０１のようにＤＥＶＳＬＰ信号２１１ｂを制御できる。

Claims (14)

1. 記憶装置システムであって、
   制御回路により制御される記憶装置と、
   省電力状態への移行回数が寿命に影響する第１タイプの記憶装置に対応する電力制御を行う第１電力制御手段と、
   前記省電力状態への移行回数による寿命への影響が前記第１タイプの記憶装置より少ない第２タイプの記憶装置に対応する、前記第１電力制御手段による電力制御とは異なる電力制御を行う第２電力制御手段と、
   前記記憶装置が前記第１タイプであるか前記第２タイプであるかを判別し、前記記憶装置を制御する制御手段と、を備え、
   前記制御手段は、前記記憶装置を省電力状態へ移行させる移行指示であって、前記記憶装置のタイプを区別していない前記移行指示を前記制御回路から受信すると、前記記憶装置を前記省電力状態へ移行させる電力制御を行うよう、判別したタイプに対応する電力制御手段に指示する
   ことを特徴とする記憶装置システム。
2. 前記制御手段は、
   前記記憶装置が前記第１タイプである場合、前記移行指示に従って、前記第１電力制御手段に前記記憶装置を前記省電力状態へ移行させ、
   前記記憶装置が前記第２タイプである場合、前記制御回路から前記記憶装置へのアクセス要求の有無に従って、前記第２電力制御手段に前記記憶装置を前記省電力状態へ移行させる
   ことを特徴とする請求項１に記載の記憶装置システム。
3. 前記制御手段は、前記記憶装置が前記第２タイプである場合、前記アクセス要求が生じると、前記第２電力制御手段に前記記憶装置を前記省電力状態から復帰させ、前記アクセス要求に基づく処理が完了すると、前記第２電力制御手段に前記記憶装置を前記省電力状態へ移行させる
   ことを特徴とする請求項２に記載の記憶装置システム。
4. 前記制御手段は、前記記憶装置が前記第２タイプである場合、前記アクセス要求が生じると、前記第２電力制御手段に前記記憶装置を前記省電力状態から復帰させ、前記アクセス要求に基づく処理が完了してから、新たなアクセス要求が生じずに所定時間が経過すると、前記第２電力制御手段に前記記憶装置を前記省電力状態へ移行させる
   ことを特徴とする請求項２に記載の記憶装置システム。
5. 前記所定時間は、前記第１タイプの記憶装置に前記アクセス要求が生じていない場合に当該記憶装置を前記省電力状態へ移行させるまでの時間として予め定められた時間よりも短い
   ことを特徴とする請求項４に記載の記憶装置システム。
6. 前記制御手段は、前記記憶装置が前記第１タイプである場合、前記記憶装置を前記省電力状態から復帰させる復帰指示を前記制御回路から受信すると、前記第１電力制御手段に前記記憶装置を前記省電力状態から復帰させ、前記移行指示を前記制御回路から受信すると、前記第１電力制御手段に前記記憶装置を前記省電力状態へ移行させる
   ことを特徴とする請求項２から５のいずれか１項に記載の記憶装置システム。
7. 前記第１電力制御手段は、電源から前記記憶装置への電力の供給を停止するスイッチを制御することで、前記記憶装置を前記省電力状態へ移行させ、
   前記第２電力制御手段は、前記記憶装置内の一部のデバイス以外への電力供給を停止するよう、前記記憶装置へ指示することで、前記記憶装置を前記省電力状態へ移行させる
   ことを特徴とする請求項１から６のいずれか１項に記載の記憶装置システム。
8. 前記第１タイプはＨＤＤであり、
   前記第２タイプはＳＳＤであり、
   前記第２電力制御手段は、前記記憶装置へ出力するＤＥＶＳＬＰ信号により、前記記憶装置を前記省電力状態へ移行させる
   ことを特徴とする請求項１から７のいずれか１項に記載の記憶装置システム。
9. 前記記憶装置システムは、第１及び第２記憶装置を備え、
   前記制御手段は、
   前記第１及び第２記憶装置のそれぞれのタイプを判別し、
   記憶装置ごとに、当該記憶装置を前記省電力状態へ移行させる電力制御を行うよう、判別したタイプに対応する電力制御手段に指示する
   ことを特徴とする請求項１から８のいずれか１項に記載の記憶装置システム。
10. 前記制御手段は、前記制御回路から記憶装置へのアクセス要求を受信すると、前記第１及び第２記憶装置のうちでアクセス先となる記憶装置を判定し、前記アクセス先の記憶装置を前記省電力状態から復帰させ、前記アクセス先ではない記憶装置を前記省電力状態に維持する
    ことを特徴とする請求項９に記載の記憶装置システム。
11. 請求項１から１０のいずれか１項に記載の記憶装置システムと、
    前記記憶装置システムが備える記憶装置の省電力制御に関する指示及び当該記憶装置へのアクセス要求を前記記憶装置システムへ送信する制御回路と、
    を備えることを特徴とする情報処理装置。
12. 制御回路により制御される記憶装置と、
    省電力状態への移行回数が寿命に影響する第１タイプの記憶装置に対応する電力制御を行う第１電力制御手段と、
    前記省電力状態への移行回数による寿命への影響が前記第１タイプの記憶装置より少ない第２タイプの記憶装置に対応する、前記第１電力制御手段による電力制御とは異なる電力制御を行う第２電力制御手段と、
    を備える記憶装置システムの制御方法であって、
    前記記憶装置が前記第１タイプであるか前記第２タイプであるかを判別する工程と、
    前記記憶装置を省電力状態へ移行させる移行指示であって、前記記憶装置のタイプを区別していない前記移行指示を前記制御回路から受信すると、前記記憶装置を前記省電力状態へ移行させる電力制御を行うよう、判別したタイプに対応する電力制御手段に指示する工程と、
    を含むことを特徴とする記憶装置システムの制御方法。
13. 請求項１２に記載の記憶装置システムの制御方法の各工程をコンピュータに実行させるためのプログラム。
14. 制御回路により制御される複数の記憶装置と、
    前記複数の記憶装置のそれぞれが、磁気ヘッドを用いた不揮発性の記憶装置であるか、フラッシュメモリを用いた不揮発性の記憶装置であるかを特定する特定手段と、
    前記制御回路から所定の省電力制御に関する制御信号を受け付けた場合、前記複数の記憶装置の省電力制御を前記特定手段の特定結果に応じて行う電源制御手段と、
    を備えることを特徴とする電源制御システム。

Images