TW201533657A - 資訊處理系統及記憶體系統 - Google Patents

資訊處理系統及記憶體系統 Download PDF

Info

Publication number
TW201533657A
TW201533657A TW103106877A TW103106877A TW201533657A TW 201533657 A TW201533657 A TW 201533657A TW 103106877 A TW103106877 A TW 103106877A TW 103106877 A TW103106877 A TW 103106877A TW 201533657 A TW201533657 A TW 201533657A
Authority
TW
Taiwan
Prior art keywords
memory
power
data
memory device
storage device
Prior art date
Application number
TW103106877A
Other languages
English (en)
Other versions
TWI562058B (zh
Inventor
Makoto Ichida
Norikazu Yoshida
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201533657A publication Critical patent/TW201533657A/zh
Application granted granted Critical
Publication of TWI562058B publication Critical patent/TWI562058B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

實施形態之資訊處理系統包括：第1記憶裝置，其具有第1非揮發性記憶體；第2記憶裝置，其具有第2非揮發性記憶體；及主機裝置，其控制上述第1及第2記憶裝置。上述主機裝置於滿足第1條件之情形時，使上述第1記憶裝置所記憶之資料移動至上述第2記憶裝置，其後，使上述第1記憶裝置之電源斷開。進而，上述主機裝置於必須利用上述第1記憶裝置執行資料處理之情形時，使上述第1記憶裝置之電源接通。

Description

資訊處理系統及記憶體系統
本發明之實施形態一般而言係關於一種資訊處理系統及記憶體系統。
連接有複數個SSD(Solid State Drive，固態驅動器)或HDD(Hard disk drive，硬碟驅動器)等資料記憶裝置(儲存裝置)之資訊處理系統係將各資料記憶裝置經由網路等連接於主機。於此種資訊處理系統中，期望以低耗電實現高速之資料寫入/讀出。
本發明提供一種能夠以低耗電實現高速之資料寫入/讀出之資訊處理系統及記憶體系統。
根據實施形態提供一種資訊處理系統。上述資訊處理系統包括：第1記憶裝置，其具有第1非揮發性記憶體；第2記憶裝置，其具有第2非揮發性記憶體；及主機裝置，其控制上述第1及第2記憶裝置。上述主機裝置於滿足第1條件之情形時，使上述第1記憶裝置記憶之資料移動至上述第2記憶裝置。而且，上述主機裝置於資料之移動後，使上述第1記憶裝置之電源斷開。進而，上述主機裝置於必須利用上述第1記憶裝置執行資料處理之情形時，使上述第1記憶裝置之電源接通。
1‧‧‧資訊處理系統
2‧‧‧記憶體系統
5‧‧‧SSD
7‧‧‧SSD控制器
10‧‧‧主機
13~15‧‧‧SSD
16~18‧‧‧HDD
20‧‧‧主機
21‧‧‧SATA I/F
22‧‧‧協定控制部
23‧‧‧加密器
24‧‧‧PMU
25‧‧‧ECC
26‧‧‧CPU
27‧‧‧ROM
28‧‧‧DRAM I/F
29‧‧‧位址管理資訊記憶部
30‧‧‧資料緩衝器
31‧‧‧NAND I/F
32(0)~32(3)‧‧‧通道
35‧‧‧DRAM
40(0)~40(3)‧‧‧NAND記憶體
圖1係表示第1實施形態之資訊處理系統之構成之圖。
圖2係表示第1實施形態之資訊處理系統之動作順序之流程圖。
圖3係用以說明資料之移動處理之圖。
圖4係表示第2實施形態之記憶體系統之構成之圖。
圖5係用以說明通道之電源之接通/斷開設定之圖。
圖6A~圖6F係用以說明SSD內之電源之接通/斷開設定之圖。
以下，參照隨附圖式詳細地說明實施形態之資訊處理系統及記憶體系統。又，作為儲存裝置，列舉SSD、HDD為例進行說明。再者，本發明並不限定於該等實施形態。
(第1實施形態)
圖1係表示第1實施形態之資訊處理系統之構成之圖。資訊處理系統1具有主機10、SSD(Solid State Drive)13~15、及HDD(Hard Disk Drive)16~18。於資訊處理系統1中，主機10、SSD13~15、與HDD16~18係經由網路而連接。
主機10於滿足特定條件(資料移動條件)之情形時，使移動來源儲存裝置所記憶之所有資料自移動來源儲存裝置移動(壓縮)至移動目標儲存裝置。此處之移動來源儲存裝置為SSD13~15及HDD16~18中之任一者，且移動目標儲存裝置為SSD13~15及HDD16~18中與移動來源儲存裝置不同之儲存裝置。
資料移動條件例如為(1)與儲存裝置之動作消耗電力相關之條件；(2)與對儲存裝置之存取頻度相關之條件；(3)與儲存裝置所記憶之資料量相關之條件；(4)與對儲存裝置之資料傳送速度(寫入速度/讀出速度)相關之條件等。
(1)使用與儲存裝置之動作消耗電力相關之條件之情形
於此情形時，主機10將動作消耗電力較第1電力值高之儲存裝置設定為移動來源儲存裝置。無論儲存裝置為SSD或為HDD，儲存裝置 之動作消耗電力均因HDD之碟片之旋轉速度、儲存裝置之製造來源或製造時期等而不同。又，主機10將動作消耗電力較第2電力值低之儲存裝置設定為移動目標儲存裝置。主機10例如將HDD16~18設定為移動來源儲存裝置，且將SSD13設定為移動目標儲存裝置。再者，於以下之說明中，有時將移動來源儲存裝置及移動目標儲存裝置稱為移動對象儲存裝置。
(2)使用與對儲存裝置之存取頻度相關之條件之情形
於此情形時，主機10將特定期間內之存取頻度較第1值低之儲存裝置設定為移動來源儲存裝置。又，主機10例如將特定期間內之存取頻度較第2值高之儲存裝置設定為移動目標儲存裝置。例如，主機10亦可將於第1期間不存在存取之儲存裝置設定為移動來源儲存裝置，且將於第2期間存在存取之儲存裝置設定為移動目標儲存裝置。
(3)使用與儲存裝置所記憶之資料量相關之條件之情形
於此情形時，主機10將所記憶之有效資料之資料量較第1量(例如，10GB)少之儲存裝置設定為移動來源儲存裝置，且將所記憶之資料量較第2量(例如，10GB)多之儲存裝置設定為移動目標儲存裝置。
再者，主機10亦可將資料記憶量相對於整體之記憶容量之比率較第1比率少之儲存裝置設定為移動來源儲存裝置。又，主機10亦可將資料記憶量相對於整體之記憶容量之比率較第2比率多之儲存裝置設定為移動目標儲存裝置。
又，主機10亦可將所記憶之資料量已增加至特定量之儲存裝置設定為移動來源儲存裝置。於此情形時，主機10將所記憶之資料量已增加至特定量但未達第1量之儲存裝置設定為移動來源儲存裝置。
又，主機10亦可根據移動來源儲存裝置之資料量而變更第2量。例如，於移動來源儲存裝置之資料量為3GB之情形時，主機10亦可將第2量由10GB變更為3GB。
又，主機10亦可根據移動目標儲存裝置中剩餘之記憶容量而變更第1量。例如，於移動目標儲存裝置中剩餘之記憶容量為15GB之情形時，主機10亦可將第1量由10GB變更為15GB。
(4)使用與對儲存裝置之資料傳送速度相關之條件之情形
於此情形時，主機10將資料傳送速度較第1速度慢之儲存裝置設定為移動來源儲存裝置，且將資料傳送速度較第2速度快之儲存裝置設定為移動目標儲存裝置。無論儲存裝置為SSD或為HDD，儲存裝置之傳送速度均因HDD之碟片之旋轉速度、儲存裝置之主機介面等而不同。
例如，主機10將具有序列先進技術附件(SATA，Serial Advanced Technology Attachment)介面或先進技術附件(SAS，Advanced Technology Attachment)介面之儲存裝置設定為移動來源儲存裝置，且將具有周邊組件互連高速(PCIe，Peripheral Component Interconnect Express)介面(I/F)之儲存裝置設定為移動目標儲存裝置。
再者，主機10於使用(1)~(4)之條件中之任一者之情形時，亦可忽略其他條件地設定移動來源儲存裝置及移動目標儲存裝置。例如，於主機10使用(1)、(2)或(4)之條件之情形時，主機10亦可使資料自所記憶之資料量較多之儲存裝置移動至所記憶之資料量較少之儲存裝置。
又，主機10亦可基於(1)~(4)之至少1個條件而僅設定移動來源儲存裝置。於此情形時，主機10將移動來源儲存裝置以外之儲存裝置設定為移動目標儲存裝置。
又，主機10亦可基於(1)~(4)之至少1個條件而僅設定移動目標儲存裝置。於此情形時，主機10將移動目標儲存裝置以外之儲存裝置設定為移動來源儲存裝置。
又，主機10既可設定複數個移動來源儲存裝置，亦可設定複數 個移動目標儲存裝置。主機10於設定複數個移動來源儲存裝置之情形時，亦可使各移動來源儲存裝置之資料一併移動至移動目標儲存裝置。主機10於滿足特定條件之情形時，使各移動來源儲存裝置之資料一併移動至移動目標儲存裝置。
又，主機10於設定複數個移動目標儲存裝置之情形時，亦可分割移動來源儲存裝置之資料並使其移動至任一移動目標儲存裝置。主機10於滿足特定條件之情形時，分割移動來源儲存裝置之資料並使其移動至任一移動目標儲存裝置。
又，主機10於移動來源儲存裝置之資料之一部分不能完全儲存於移動目標儲存裝置之情形時，亦可基於其他條件設定新的移動目標儲存裝置。
又，主機10亦可複數次使用(1)~(4)之條件而設定移動對象儲存裝置。又，主機10亦可對(1)~(4)之條件之各者進行加權後，組合複數個條件而使用。於此情形時，主機10預先設定與動作消耗電力之大小對應之移動優先度(表示移動之優先度之值)、與存取頻度對應之移動優先度、與所記憶之資料量對應之移動優先度、及與資料傳送速度對應之移動優先度。繼而，主機10於每一儲存裝置將上述移動優先度相加，並基於該相加結果(合計值)設定移動來源儲存裝置及移動目標儲存裝置。主機10將移動優先度之合計值較特定值低之儲存裝置設定為移動來源儲存裝置，且將移動優先度之合計值較特定值高之儲存裝置設定為移動目標儲存裝置。
保存於移動來源儲存裝置之資料之移動完成後，資訊處理系統1之動作未必需要移動來源儲存裝置。因此，主機10於完成儲存裝置間之資料移動後，斷開移動來源儲存裝置之電源。斷開儲存裝置之電源時，可藉由主機10之控制斷開電源，亦可藉由自主機10接收指示電源斷開之指令之儲存裝置自身之控制而斷開電源。對已斷開電源之儲存 裝置，主機10於必須執行資料處理之情形時接通該儲存裝置之電源。
如此，由於將資訊處理系統1內之儲存裝置中之資訊處理系統1之動作不需要之儲存裝置之電源斷開，故而可不降低資訊處理系統1之性能地減少消耗電力。
圖2係表示第1實施形態之資訊處理系統之動作順序之流程圖。於資訊處理系統1中，主機10對各儲存裝置(SSD13~15及HDD16~18)判定是否滿足資料移動條件(步驟S10)。主機10亦可於任一時點判定各儲存裝置是否滿足資料移動條件。
(a1)主機10亦可於例如資訊處理系統1之電源接通時(啟動時)執行判定處理。
(b)又，主機10亦可於每一特定週期執行判定處理。
(c)又，主機10亦可於各儲存裝置所記憶之資料之合計量變得較特定量多之情形時執行判定處理。
(d)又，主機10亦可於每次完成資料之讀出處理、寫入處理、刪除處理之任一者時執行判定處理。
(e)又，主機10亦可於未成為資料之讀出、寫入、刪除中之任一者之對象之儲存裝置之個數大於等於特定數量之情形時執行判定處理。於此情形時，主機10基於預定向儲存裝置發送之指令(待機中之指令)決定判定處理之時點。
(f)又，主機10亦可於任一儲存裝置被格式化時執行判定處理。
(g)又，主機10亦可於寫入至任一儲存裝置之資料均成為如「0」或「1」之特定值之情形時執行判定處理。
再者，主機10亦可參照待機中之指令而執行判定處理。於此情形時，主機10算出執行待機中之指令後之儲存裝置之資料記憶狀態，並基於算出結果執行判定處理。
若主機10判定滿足資料移動條件之移動來源儲存裝置及移動目 標儲存裝置之至少一者不存在(步驟S10，“否”(No))，則主機10不執行儲存裝置間之資料移動。
另一方面，若主機10判定滿足資料移動條件之移動來源儲存裝置與移動目標儲存裝置兩者均存在(步驟S10，“是”(Yes))，則主機10使移動來源儲存裝置內之資料移動至移動目標儲存裝置(步驟S20)。
此後，主機10使可斷開電源之儲存裝置(移動來源儲存裝置)之電源斷開(步驟S30)。若其他儲存裝置所記憶之資料量增加，空位容量變少，則主機10必須使用已斷開電源之儲存裝置。於此情形時，主機10需要對已斷開電源之儲存裝置進行資料之寫入或讀出，故而接通該儲存裝置之電源。
如此，資訊處理系統1將所記憶之資料量較少之儲存裝置設定為移動來源儲存裝置，且將移動來源儲存裝置內之資料移動至作為其他儲存裝置之移動目標儲存裝置。換言之，資訊處理系統1係執行系統等級上之資料壓縮。藉此，資訊處理系統1可得到資料為空之儲存裝置，故而可斷開資料為空之儲存裝置之電源。
圖3係用以說明資料之移動處理之圖。此處，對移動來源儲存裝置為HDD16且移動目標儲存裝置為SSD13之情形進行說明。主機10使作為移動來源儲存裝置之HDD16內之資料移動至作為移動目標儲存裝置之SSD13。
具體而言，主機10將HDD16內之資料複製並寫入至SSD13。繼而，主機10刪除HDD16內之資料。藉此，HDD16成為無記憶資料之儲存裝置。繼而，主機10斷開無記憶資料之HDD16之電源。其結果，資訊處理系統1可不喪失資料傳送之高速性地減少系統內之消耗電力。
再者，主機10亦可自消耗電力較低之儲存裝置起依序使用。於此情形時，若消耗電力最低之儲存裝置之資料記憶區域無空位，則主 機10使消耗電力次低之儲存裝置記憶資料。繼而，主機10於消耗電力第X(X為自然數)低之儲存裝置出現空位，且存在可移動至消耗電力第(X+1)低之儲存裝置之資料的情形時，執行資料移動。
又，主機10亦可自傳送速度較快之儲存裝置起依序使用。於此情形時，若傳送速度最快之儲存裝置之資料記憶區域無空位，則主機10使傳送速度次快之儲存裝置記憶資料。繼而，主機10於傳送速度第Y(Y為自然數)快之儲存裝置出現空位，且存在可移動至傳送速度第(Y+1)快之儲存裝置之資料的情形時，執行資料移動。
又，主機10亦可自各儲存裝置提取存取頻度較少之資料並使其移動至1個移動目標儲存裝置。於此情形時，主機10對資料移動後之移動目標儲存裝置斷開電源。
再者，於本實施形態中，對主機10將無記憶資料之儲存裝置斷開電源之情形進行了說明，但主機10亦可將無記憶資料之儲存裝置設為裝置休眠(DEVSLP)狀態。又，主機10亦可將於一定時間(例如100ms)無存取之儲存裝置設為裝置休眠狀態。
又，於本實施形態中，對資訊處理系統1具有6個儲存裝置之情形進行了說明，但資訊處理系統1所具有之儲存裝置既可小於等於5個，亦可大於等於7個。又，於本實施形態中，對資訊處理系統1具備SSD與HDD兩者之情形進行了說明，但資訊處理系統1亦能夠以具備SSD與HDD之任一者之方式構成。又，資訊處理系統1亦可具有除SSD及HDD以外之資料記憶裝置。
如此，根據第1實施形態，於滿足資料移動條件之情形時，將資料自移動來源儲存裝置移動至移動目標儲存裝置，並且將移動來源儲存裝置之電源斷開，故而能夠以低耗電執行高速之資料傳送。
(第2實施形態)
繼而，使用圖4及圖5對本發明之第2實施形態進行說明。於第2 實施形態中，將未使用之通道(使用頻度低於特定值之通道)之電源斷開。例如，將於特定期間內無存取之通道之電源、或未於外部實體實體地連接NAND記憶體之通道之電源斷開。藉此減少SSD之消耗電力。再者，所謂通道，表示用以存取NAND記憶體之I/F部分之1個單元。
圖4係表示第2實施形態之記憶體系統之構成之圖。記憶體系統2具有主機(主機裝置)20、及SSD5。SSD5包括SSD控制器7、動態隨機存取記憶體(DRAM，Dynamic Random Access Memory)35、及NAND40(0)、40(1)。
SSD控制器7具備SATA IF21、協定控制部22、加密器23、電源管理單元(PMU，Power Management Unit)24、ECC25、CPU26、ROM27、DRAM I/F28、位址管理資訊記憶部29、資料緩衝器30、NAND I/F31、及通道32(0)~32(3)，其等經由匯流排而連接。再者，於以下之說明中，將通道32(0)~32(3)分別稱為Ch32(0)~32(3)。
CPU26基於ROM27內之韌體(韌體程式)，執行SSD控制器7整體之控制。CPU26例如控制NAND40(0)、40(1)與DRAM35之間之資料傳送。ROM27記憶用於SSD控制器7之控制之韌體等。
位址管理資訊記憶部29記憶將主機20所指定之邏輯位址、與寫入至NAND40(0)、40(1)之資料之實體位址建立關聯之位址管理資訊(查找表(LUT：Look Up Table))。位址管理資訊係於控制NAND40(0)、40(1)與DRAM35之間之資料傳送時予以參照，並且於傳送完成後予以更新。
SATA IF21係依照CPU26之控制進行與主機20之間之資料通信的介面。SATA IF21將自主機20傳送來之指令或資料傳送至協定控制部22。
DRAM I/F28依據CPU26之控制進行對DRAM35之存取。NAND I/F31依據CPU26之控制，通過Ch32(0)~32(1)進行對作為NAND記憶體之NAND40(0)、40(1)之存取。
協定控制部22分析自主機20傳送來之指令並通知CPU26。又，協定控制部22將自主機20傳送來之資料傳送至加密器23。
加密器23對自協定控制部22傳送來之資料進行加密。加密器23將已加密之資料經由DRAM I/F28傳送至DRAM35。
DRAM35係暫時儲存於主機20與NAND40(0)、40(1)之間傳送之資料的揮發性記憶體。暫時儲存於DRAM35之資料經由DRAM I/F28而被傳送至ECC25。
ECC25係執行寫入至NAND40(0)、40(1)之資料之錯誤訂正處理的ECC訂正電路。ECC25將執行錯誤訂正處理後之資料(追加了錯誤訂正資訊之資料)傳送至資料緩衝器30。
資料緩衝器30係暫時儲存執行錯誤訂正處理所得之資料的記憶體。暫時儲存於資料緩衝器30之資料經由NAND I/F31與Ch32(0)~32(1)而傳送至NAND40(0)、40(1)之任一者。
Ch32(0)~32(3)係連接於NAND I/F31。Ch32(0)~32(3)係以可分別連接NAND記憶體之方式構成。於圖4中，表示於Ch32(0)連接有NAND40(0)且於Ch32(1)連接有NAND40(1)之情形。又，於圖4中，表示於Ch32(2)、32(3)未連接NAND記憶體之情形。
NAND40(0)、40(1)為非揮發性記憶體。NAND40(0)、40(1)包括一至複數個NAND記憶體。而且，NAND記憶體具備記憶來自主機20之寫入資料之記憶胞陣列。
PMU(Power Management Unit)24對Ch32(0)~32(3)及其他電路之電源進行接通/斷開之控制。關於Ch32(0)~32(3)中之電源已接通之通道，所連接之NAND記憶體之電源亦接通。於本實施形態中，於Ch32(2)、32(3)未連接NAND記憶體，故而PMU24將Ch32(2)、32(3)之 電源斷開。藉此，可減少Ch32(2)、32(3)之消耗電力。
圖5係用以說明通道之電源之接通/斷開設定之圖。SSD5例如將作為未連接NAND記憶體之通道之Ch32(2)、32(3)之電源斷開。於圖5中，對已斷開電源之Ch32(2)、32(3)標註影線。
於記憶體系統2中，藉由以下任一處理將通道之電源斷開。再者，於斷開通道之電源之情形時，於該斷開電源之通道連接有NAND記憶體時，該NAND記憶體之電源亦被斷開。
(A)使用者對PMU24將指定通道之電源接通之資訊「1」、及指定通道之電源斷開之資訊「0」輸入至每一通道。於此情形時，PMU24基於使用者所輸入之資訊將通道之電源接通或斷開。再者，以下，將每一通道之指定電源接通之「1」及指定電源斷開之「0」稱為接通/斷開指定資訊。
(B)SSD控制器7根據SSD控制器封裝內有無打線接合而預先記憶接通/斷開指定資訊。於此情形時，於製造SSD控制器7時，對連接NAND記憶體之通道設定有「打線接合」，對不連接NAND記憶體之通道未設定「打線接合」。PMU24基於由接線之有無所決定之接通/斷開指定資訊將各通道之電源接通或斷開。
(C)NAND40(0)、40(1)之任一者預先記憶接通/斷開指定資訊。於此情形時，於製造SSD5時，對於NAND40(0)、40(1)，對連接NAND記憶體之通道設定「1」，對不連接NAND記憶體之通道設定「0」。繼而，CPU26自NAND40(0)、40(1)讀出接通/斷開指定資訊並通知PMU24。PMU24基於接通/斷開指定資訊將各通道之電源接通或斷開。
(D)主機20對PMU24指定接通/斷開指定資訊。於此情形時，自主機20傳送來之接通/斷開指定資訊經由協定控制部22、CPU26被傳送至PMU24。繼而，PMU24基於由主機20指定之接通/斷開指定資訊將 各通道之電源接通或斷開。
(E)PMU24將於特定時間不進行存取之通道或存取頻度(使用頻度)較特定值低之通道之電源斷開。於此情形時，CPU26向PMU24通知斷開電源之通道。
(F)於未在特定時間內回傳對發給NAND40(0)、40(1)之狀態讀出指令之回應之情形時，PMU24將通道之電源斷開。於此情形時，CPU26向PMU24通知斷開電源之通道。例如，狀態讀出指令係於啟動SSD5時發出，故而PMU24於啟動SSD5時將通道之電源斷開。
(G)於NAND記憶體內所記憶之資料(使用者資料、及日誌等系統資料)之值均為0或均為1之情形時，PMU24將通道之電源斷開。於此情形時，NAND I/F31檢測NAND記憶體內所記憶之資料之值並通知PMU24。再者，於通常之使用中，使用者對NAND記憶體內所記憶之資料僅可存取使用者資料。
購入SSD5後，在對NAND40(0)、40(1)寫入資料前，於NAND40(0)、40(1)僅儲存有0之值，故而PMU24將Ch32(0)、32(1)之電源斷開。
又，於執行對NAND40(0)、40(1)之格式化時，於NAND40(0)、40(1)僅儲存0之值或1之值，故而PMU24將連接有經格式化之NAND40(0)、40(1)之Ch32(0)、32(1)之電源斷開。
(H)PMU24基於表示NAND記憶體內所記憶之資料之寫入之有無的寫入有無表(未圖示)將通道之電源斷開。於製造SSD5時，對NAND40(0)、40(1)之寫入有無表儲存表示無寫入之資訊。PMU24基於寫入有無表將各通道之電源接通或斷開。
購入SSD5後，在對NAND40(0)、40(1)寫入資料前，於寫入有無表儲存有表示無寫入之資訊，故而PMU24將Ch32(0)、32(1)之電源斷開。又，PMU24將無寫入有無表之通道之電源斷開。又，於執行對 NAND40(0)、40(1)之格式化時，對寫入有無表儲存表示無寫入之資訊，故而PMU24將經格式化之Ch32(0)、32(1)之電源斷開。
若記憶體系統2開始動作，則SSD5經由SATA I/F21自主機20接收寫入指令及寫入資料，並使NAND40(0)、40(1)記憶接收到之資料。對自主機20接收到之資料分配有位址(邏輯塊位址(LBA：Logical Block Addrcss))。該LBA基於LUT被轉換為NAND40(0)、40(1)上之實際之位址(實體位址)，藉此決定寫入目標。於讀出之情形時，以自主機接收到之LBA為來源，基於LUT轉換為NAND40(0)、40(1)上之位址，從而決定讀出目標。所讀出之資料通過SATA I/F21被傳送至主機20。
於本實施形態中，僅成為寫入對象之NAND記憶體接通電源，其他NAND記憶體斷開電源。藉此，SSD5之消耗電力下降。
SSD5中之資料讀寫速度受到NAND記憶體之速度之限制。即，對SSD5讀寫資料時，對NAND記憶體之資料讀出速度或資料寫入速度成為瓶頸，對SSD5之資料讀寫速度降低。因此，為了防止資料讀寫速度之降低，SSD5具有複數個對NAND記憶體之通道。藉此，SSD5可對連接於各通道之NAND記憶體發出不同之指令，藉由利用已結束寫入、讀出處理之NAND記憶體，可避免NAND記憶體之寫入或讀出速度之降低。又，於增加SSD5之記憶容量之情形時，只要增加NAND記憶體之數量即可。然而，因NAND記憶體之端子之負載電容之限制，可連接於通道之NAND記憶體之數量確定。若增加NAND記憶體之通道數，則能夠增加可連接之NAND記憶體，因此SSD5之記憶容量增加。
一般，為了抑制SSD控制器之開發費用，將1種SSD控制器應用於記憶容量不同之SSD。於此情形時，有時即便SSD未使用所安裝之所有通道，亦可確保與SSD製品之要求規格對應之記憶容量。或者， 有時SSD能以較所安裝之通道數少之連接狀態達成與SSD製品之要求規格對應之資料讀寫速度。於此種情形時，無需對所有通道連接NAND記憶體。
於本實施形態中，藉由將無需連接NAND記憶體之通道之電源斷開，不降低所需要之存取速度而抑制消耗電力。另一方面，若如先前般，儘管實際上未連接NAND記憶體，但將通道之電路之電源接通，則消耗電力變大。
再者，亦可對SSD控制器7配置與SATA I/F21不同之其他主機介面。例如，亦可對SSD控制器7配置SAS I/F、PCIe I/F。或者，SSD控制器7亦可為將CPU26之記憶體匯流排與主機20直接連接之構成。又，亦可對SSD控制器7配置與DRAM35不同之其他揮發性記憶體或高速之非揮發性記憶體。又，亦可對SSD控制器7配置與NAND40(0)、40(1)不同之其他非揮發性記憶體。非揮發性記憶體包含例如NOR型快閃記憶體、磁性隨機存取記憶體(MRAM，Magnetic Random Access Memory)等非揮發性記憶體。
又，位址管理資訊記憶部29亦可配置於SSD控制器7之外部。又，資料緩衝器30亦可配置於SSD控制器7之外部。於此情形時，亦可將DRAM35用作資料緩衝器30。
於記憶體系統2中，於需要對斷開電源之通道接通電源時，接通該通道之電源。例如，對因未連接NAND記憶體而被斷開電源之通道，於連接有NAND記憶體之情形使接通電源。又，對因於特定時間不進行存取而被斷開電源之通道，於存在存取之情形時接通電源。又，於通道接通電源時，連接於通道之NAND記憶體亦接通電源。
如此，根據第2實施形態，由於將未使用之通道及未連接NAND記憶體之通道之電源斷開，故而可減少SSD5之消耗電力。
(第3實施形態)
繼而，使用圖6A~圖6F對本發明之第3實施形態進行說明。於先前之SSD中，儘管用於寫入、讀出等資料處理之電路僅為SSD控制器內之一部分，但由於SSD控制器之電源均接通，故而於與寫入、讀出無關之電路中消耗了無謂之電力。另一方面，於使SSD控制器之整體設為低耗電之情形時，存在資料處理速度變慢之問題。
於第3實施形態中，於資料自SATA I/F21向NAND記憶體移動時，PMU24僅於進行對該資料之處理所需之電路接通電源。藉此，可不喪失資料處理之高速性而謀求SSD5之低耗電化。於本實施形態中，對NAND40(0)~40(3)連接於記憶體系統2之情形進行說明。
於經由SATA I/F21對NAND40(0)~40(3)寫入資料之情形時，SATA I/F21與NAND IF31間，傳送速度存在較大差異。即，主機20與SATA I/F21之間之傳送速度、及NAND I/F31與NAND40(0)~40(3)之間之傳送速度差異較大。例如，於SATA Gen3之情形時，SATA I/F20之傳送速度為600MB/sec，但NAND I/F31之傳送速度為100MB/sec~200MB/sec左右。為了消除該差異，SSD5將來自SATA I/F21之資料或指令儲存於緩衝記憶體30或DRAM35。於本實施形態中，於SSD控制器7之外部等預先配置緩衝記憶體。緩衝記憶體30由揮發性半導體記憶體之DRAM或SRAM等構成，但亦可為NAND40(0)~40(3)內之快取區域。又，緩衝記憶體30亦可為FeRAM、MRAM等非揮發性記憶體。
而且，SSD5基於所儲存之指令，將緩衝記憶體內之資料寫入至成為寫入對象之NAND40(0)~40(3)。又，SSD5基於所儲存之指令，自成為讀出對象之NAND40(0)~40(3)讀出資料。又，SSD5基於所儲存之指令，刪除成為刪除對象之NAND40(0)~40(3)之資料。進而，SSD5於對NAND40(0)~40(3)寫入資料時、讀出資料時及刪除資料時使用Ch32(0)~32(3)。
本實施形態之PMU24確認儲存於緩衝記憶體之對NAND40(0)~40(3)之指令之情況，並基於確認結果將SSD5所具備之構成要素之電源斷開。PMU24於例如緩衝記憶體內不存在對Ch32(0)~32(3)之指令之情形時，藉由將無指令之Ch32(0)~32(3)之電源斷開而降低SSD5之消耗電力。
具體而言，PMU24於對NAND40(0)~40(3)寫入資料前之狀態下，將所有NAND40(0)~40(3)之電源斷開。CPU26基於自主機20接收到之資料之位址(LBA)檢查位址管理資訊，並參照LUT檢查NAND記憶體40(0)~40(3)之實體位址。繼而，CPU26向PMU24通知成為處理對象之NAND記憶體之通道。藉此，PMU24將成為寫入對象之NAND記憶體之電源接通，CPU26對電源已接通之NAND記憶體寫入資料。
例如，於接收到對Ch32(0)之寫入資料之情形時，PMU24將與Ch32(0)無關之Ch32(1)~32(3)之電路之電源斷開。
又，PMU24於利用加密器23將資料加密之情形時，將除LUT以外之與加密器23無關之其他電路之電源斷開。進而，PMU24於將資料編碼之情形時，將與編碼無關之其他電路之電源斷開。再者，PMU24並不限於將SSD5內之構成要素之一部分斷開電源之情形，亦可將SSD5內之構成要素之一部分設為低耗電模式。
圖6A~圖6F係用以說明SSD內之電源之接通/斷開設定之圖。於本實施形態中，對NAND40(0)~40(3)連接於Ch32(0)~32(3)之情形進行說明。此處，對於對NAND40(0)~40(3)進行資料寫入處理時之SSD5內之電源之接通/斷開設定進行說明，但於讀出處理時或刪除處理時亦進行同樣之接通/斷開設定。
於主機20對SSD5之NAND40(0)~40(3)寫入資料時，SSD5內之構成要素中之SATA I/F21、協定控制部22、PMU24、CPU26、位址管理資訊記憶部29、及DRAM35之電源一直接通。
圖6A表示自主機20接收資料時之SSD5內之電源之接通/斷開設定。於圖6A~圖6F中，斜線部表示電源斷開狀態。若SSD5自主機20接收資料，則該資料經由SATA IF21被傳送至協定控制部22。
圖6B表示對資料加密時之SSD5內之電源之接通/斷開設定。協定控制部22若自主機20接收資料，則將資料傳送至加密器23。PMU24於協定控制部22即將向加密器23傳送資料之前，預先將加密器23及DRAM I/F28之電源接通。繼而，若資料被傳送至加密器23，則加密器23對資料加密。
圖6C表示將已加密之資料暫時儲存於DRAM35時之SSD5內之電源之接通/斷開設定。若協定控制部22將資料傳送至加密器23，則PMU24將協定控制部22之電源斷開。加密器23將已加密之資料經由DRAM I/F28傳送至DRAM35。藉此，DRAM35暫時儲存自DRAM I/F28傳送來之資料。
圖6D表示執行已加密之資料之錯誤訂正時之SSD5內之電源之接通/斷開設定。若加密器23將資料傳送至DRAM35，則PMU24將加密器23之電源斷開。DRAM35將暫時儲存之資料經由DRAM I/F28傳送至ECC25。PMU24於DRAM35即將向ECC25傳送資料之前，預先將ECC25之電源接通。藉此，ECC25執行寫入至NAND40(0)~40(3)之資料之錯誤訂正處理。
圖6E表示於資料緩衝器30暫時儲存資料時之SSD5內之電源之接通/斷開設定。若DRAM35經由DRAM I/F28將資料傳送至ECC25，則PMU24將DRAM I/F28之電源斷開。ECC25將執行錯誤訂正處理後之資料傳送至資料緩衝器30。PMU24於ECC25即將向資料緩衝器30傳送資料之前，預先將資料緩衝器30之電源接通。藉此，資料緩衝器30暫時儲存自ECC25傳送來之資料。
圖6F表示將資料寫入至NAND40(0)~40(3)時之SSD5內之電源之 接通/斷開設定。若ECC25將資料傳送至資料緩衝器30，則PMU24將ECC25之電源斷開。資料緩衝器30將暫時儲存之資料經由NAND I/F31、Ch32(0)~32(3)傳送至NAND40(0)~40(3)。PMU24於資料緩衝器30即將向NAND I/F31傳送之前，預先將NAND I/F31、Ch32(0)~32(3)及NAND40(0)~40(3)之電源接通。藉此，NAND40(0)~40(3)記憶來自主機20之資料。
再者，PMU24亦可僅接通NAND I/F31、Ch32(0)~32(3)及NAND40(0)~40(3)中用於資料之寫入之電源，而斷開其他電源。
又，於ECC25具有資料寫入用ECC、資料讀出用ECC等複數個ECC之情形時，PMU24亦可對每一ECC設定電源之接通/斷開。於此情形時，於資料寫入時，接通資料寫入用ECC，並且斷開資料讀出用ECC。又，於資料讀出時，接通資料讀出用ECC，並且斷開資料寫入用ECC。
如此，根據第3實施形態，由於基於指示資料處理之指令斷開資料處理所不需要之電路之電源，故而可減少SSD5之消耗電力。
對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提示者，並不意圖限定發明之範圍。該等新穎之實施形態亦能夠以其他各種形態實施，可在不脫離發明之主旨之範圍內進行各種省略、置換、變更。該等實施形態及其變化包含於發明之範圍或主旨，並且包含於申請專利範圍所記載之發明及其均等範圍。

Claims (20)

  1. 一種資訊處理系統，其包括：第1記憶裝置，其具有第1非揮發性記憶體；第2記憶裝置，其具有第2非揮發性記憶體；及主機裝置，其控制上述第1及第2記憶裝置；上述主機裝置於滿足第1條件之情形時，使上述第1記憶裝置所記憶之資料移動至上述第2記憶裝置，於移動後使上述第1記憶裝置之電源斷開，且於必須利用上述第1記憶裝置執行資料處理之情形時，使上述第1記憶裝置之電源接通。
  2. 如請求項1之資訊處理系統，其中上述第1記憶裝置為SSD或HDD，且上述第2記憶裝置為SSD或HDD。
  3. 如請求項1之資訊處理系統，其中上述第1條件為上述第1記憶裝置之動作消耗電力高於第1電力值，且上述第2記憶裝置之動作消耗電力低於第2電力值。
  4. 如請求項1之資訊處理系統，其中上述第1條件為上述第1記憶裝置之特定期間內之存取頻度低於第1值，且上述第2記憶裝置之特定期間內之存取頻度高於第2值。
  5. 如請求項1之資訊處理系統，其中上述第1條件為上述第1記憶裝置所記憶之資料量少於第1量，且上述第2記憶裝置所記憶之資料量多於第2量。
  6. 如請求項1之資訊處理系統，其中上述第1條件為上述第1記憶裝置之資料傳送速度慢於第1速度，且上述第2記憶裝置之資料傳送速度快於第2速度。
  7. 如請求項6之資訊處理系統，其中 上述第1記憶裝置經由PCIe介面或CPU之記憶體匯流排而連接於上述主機裝置，上述第2記憶裝置經由SATA介面或SAS介面而連接於上述主機裝置。
  8. 如請求項1之資訊處理系統，其進而包括具有第3非揮發性記憶體之第3記憶裝置，且上述主機裝置於滿足第2條件之情形時，對上述第3記憶裝置分割上述第3記憶裝置所記憶之資料，使分割後之資料移動至上述第1記憶裝置及上述第2記憶裝置，於移動後將上述第3記憶裝置之電源斷開，並於必須利用上述第3記憶裝置執行資料處理之情形時使上述第3記憶裝置之電源接通。
  9. 如請求項1之資訊處理系統，其進而包括具有第4非揮發性記憶體之第4記憶裝置，且上述主機裝置於滿足第3條件之情形時，使上述第1及第2記憶裝置所記憶之資料移動至上述第4記憶裝置，於移動後使上述第1及第2記憶裝置之電源斷開，並於必須利用上述第1及第2記憶裝置執行資料處理之情形時使上述第1及第2記憶裝置之電源接通。
  10. 如請求項1之資訊處理系統，其進而包括具有第5非揮發性記憶體之第5記憶裝置，且上述主機裝置於滿足第4條件之情形時，使上述第1或第2記憶裝置所記憶之資料中特定期間內之存取頻度低於第3值之資料移動至上述第5記憶裝置，於移動後使上述第5記憶裝置之電源斷開，並於必須利用上述第5記憶裝置執行資料處理之情形時使上述第5記憶裝置之電源接通。
  11. 一種資訊處理系統，其包括： 主機裝置；及記憶裝置，其可連接於上述主機裝置，且具備複數個非揮發性記憶體、可一對一地連接於上述複數個非揮發性記憶體之複數個通道、及控制上述非揮發性記憶體之控制部；且上述控制部具有電源控制部，該電源控制部將連接於上述複數個非揮發性記憶體中使用頻度低於特定值之第1非揮發性記憶體之通道之電源斷開。
  12. 如請求項11之資訊處理系統，其中上述電源控制部將上述複數個通道中未連接於上述複數個非揮發性記憶體之任一者之通道之電源斷開。
  13. 如請求項11之資訊處理系統，其中上述電源控制部將上述複數個通道中由使用者指定之通道之電源斷開。
  14. 如請求項11之資訊處理系統，其進而包括：記憶部，其記憶有上述複數個通道中將上述電源斷開之通道之資訊，且上述電源控制部基於上述資訊將上述通道之電源斷開。
  15. 如請求項11之資訊處理系統，其中上述電源控制部將上述複數個通道中由自上述主機裝置接收到之指令所指定之通道之電源斷開。
  16. 如請求項11之資訊處理系統，其中上述電源控制部於上述複數個非揮發性記憶體中對狀態讀出指令之回應未於特定時間內自第2非揮發性記憶體回傳之情形時，將上述複數個通道中可與上述第2非揮發性記憶體連接之通道之電源斷開。
  17. 如請求項11之資訊處理系統，其中 上述電源控制部於記憶於上述複數個非揮發性記憶體中之第2非揮發性記憶體內、且可自上述主機裝置存取之資料之值均為0之情形或均為1之情形時，將上述複數個通道中可與上述第2非揮發性記憶體連接之通道之電源斷開。
  18. 一種記憶體系統，其包括：主機裝置；及記憶裝置，其可連接於上述主機裝置，且具備複數個非揮發性記憶體、可一對一地連接於上述複數個非揮發性記憶體之複數個通道、控制上述非揮發性記憶體之控制部、及記憶自上述主機裝置接收到的指令之緩衝器；且上述控制部具有電源控制部，該電源控制部基於上述緩衝器所保存之指令，將上述控制部中所含之特定電路之電源斷開。
  19. 如請求項18之記憶體系統，其中上述電源控制部將可與上述複數個非揮發性記憶體中由上述緩衝器所保存之指令而成為存取對象之非揮發性記憶體連接的通道之電源接通。
  20. 如請求項18之記憶體系統，其中上述緩衝器為DRAM、SRAM或上述複數個非揮發性記憶體中所含之快取區域。
TW103106877A 2014-02-18 2014-02-27 資訊處理系統及記憶體系統 TW201533657A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201461941042P 2014-02-18 2014-02-18

Publications (2)

Publication Number Publication Date
TW201533657A true TW201533657A (zh) 2015-09-01
TWI562058B TWI562058B (zh) 2016-12-11

Family

ID=53798111

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103106877A TW201533657A (zh) 2014-02-18 2014-02-27 資訊處理系統及記憶體系統

Country Status (3)

Country Link
US (1) US20150234448A1 (zh)
CN (1) CN104850354B (zh)
TW (1) TW201533657A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6517684B2 (ja) * 2015-12-22 2019-05-22 東芝メモリ株式会社 メモリシステムおよび制御方法
JP6517685B2 (ja) * 2015-12-22 2019-05-22 東芝メモリ株式会社 メモリシステムおよび制御方法
JP6808507B2 (ja) * 2017-01-25 2021-01-06 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
TWI748205B (zh) * 2017-05-03 2021-12-01 大陸商合肥沛睿微電子股份有限公司 記憶系統容量的延伸方法
CN111857596B (zh) * 2020-07-23 2023-07-04 深圳忆联信息系统有限公司 Ssd低功耗实现方法、装置、计算机设备及存储介质
US11604884B2 (en) * 2020-10-14 2023-03-14 Dell Products L.P. System and method for storing and reading encrypted data

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4371739B2 (ja) * 2003-09-02 2009-11-25 株式会社東芝 シリアルａｔａインタフェースを持つ電子機器及びシリアルａｔａバスのパワーセーブ方法
US20060206643A1 (en) * 2004-03-24 2006-09-14 Richard Tran Computer switch assemblies
KR100622892B1 (ko) * 2004-12-09 2006-09-19 엘지전자 주식회사 저 전력소비형 이동통신 단말기
US20070043965A1 (en) * 2005-08-22 2007-02-22 Intel Corporation Dynamic memory sizing for power reduction
JP2009009194A (ja) * 2007-06-26 2009-01-15 Hitachi Ltd 消費電力を削減する機能を備えたストレージシステム
KR101393622B1 (ko) * 2007-08-30 2014-05-13 삼성전자주식회사 멀티 비트 플래시 메모리 장치를 포함하는 시스템 및그것의 데이터 처리 방법
JP2010151645A (ja) * 2008-12-25 2010-07-08 Sony Corp 電子機器、撮像装置、時刻補正方法およびプログラム
JP4635092B2 (ja) * 2009-03-04 2011-02-16 株式会社東芝 情報処理装置および記憶装置制御方法
US8055816B2 (en) * 2009-04-09 2011-11-08 Micron Technology, Inc. Memory controllers, memory systems, solid state drives and methods for processing a number of commands
KR20110046243A (ko) * 2009-10-27 2011-05-04 삼성전자주식회사 사용자 장치 및 그것의 맵핑 데이터 관리 방법
US20110296095A1 (en) * 2010-05-25 2011-12-01 Mediatek Inc. Data movement engine and memory control methods thereof
JP5177181B2 (ja) * 2010-06-21 2013-04-03 コニカミノルタビジネステクノロジーズ株式会社 通信制御装置、通信制御方法およびプログラム
US8284627B2 (en) * 2010-10-22 2012-10-09 International Business Machines Corporation Reducing energy consumption and optimizing workload and performance in multi-tier storage systems using extent-level dynamic tiering
TW201222233A (en) * 2010-11-19 2012-06-01 Acer Inc Management method for hard disk
JP5674613B2 (ja) * 2011-09-22 2015-02-25 株式会社東芝 制御システム、制御方法およびプログラム
TWI493563B (zh) * 2012-01-06 2015-07-21 Acer Inc 記憶體管理方法及應用該方法之電子裝置
JP2013222321A (ja) * 2012-04-17 2013-10-28 Sony Corp メモリ制御装置、メモリ制御方法、情報処理装置、およびプログラム
EP2839377A4 (en) * 2012-04-20 2015-12-02 Enmotus Inc STORAGE SYSTEM WITH DATA MANAGEMENT MECHANISM AND METHOD FOR OPERATION THEREOF
US20130290606A1 (en) * 2012-04-30 2013-10-31 Apple Inc. Power management for a system having non-volatile memory
US9478292B2 (en) * 2013-10-27 2016-10-25 Sandisk Technologies Llc Read operation for a non-volatile memory

Also Published As

Publication number Publication date
US20150234448A1 (en) 2015-08-20
CN104850354A (zh) 2015-08-19
TWI562058B (zh) 2016-12-11
CN104850354B (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
US9367469B2 (en) Storage system and cache control method
US20150331624A1 (en) Host-controlled flash translation layer snapshot
TW201533657A (zh) 資訊處理系統及記憶體系統
US20150193154A1 (en) Data Migration Method, Data Migration Apparatus, and Storage Device
JP6007332B2 (ja) ストレージシステム及びデータライト方法
US20190324859A1 (en) Method and Apparatus for Restoring Data after Power Failure for An Open-Channel Solid State Drive
US9696922B2 (en) Storage system
JP2007156597A (ja) ストレージ装置
KR101541132B1 (ko) 크로스 바운더리 하이브리드 및 다이나믹 저장 장치 및 메모리 상황 인식 캐시 시스템
US20130346829A1 (en) Flash memory device and storage control method
US8782337B2 (en) Storage system and data transfer method of storage system
KR20150044655A (ko) 데이터 저장 장치
US10146483B2 (en) Memory system
CN111065997A (zh) 用于存储介质的协同数据迁移
US9965400B2 (en) Memory management method, memory control circuit unit and memory storage device
US10635154B2 (en) Intelligent SAS phy power management
US9865323B1 (en) Memory device including volatile memory, nonvolatile memory and controller
KR101512741B1 (ko) 반도체 저장 장치를 위한 네트워크 사용 가능 ｒａｉｄ 컨트롤러
US11416403B2 (en) Method and apparatus for performing pipeline-based accessing management in storage server with aid of caching metadata with hardware pipeline module during processing object write command
US10154113B2 (en) Computer system
JP2015052853A (ja) ストレージ制御装置、制御方法及びプログラム
JP2012038212A (ja) ストレージ装置及びその制御方法
WO2016194979A1 (ja) ストレージシステム、ストレージ制御装置、ストレージ制御方法及びプログラム
US8850087B2 (en) Storage device and method for controlling the same
TWI493563B (zh) 記憶體管理方法及應用該方法之電子裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees