TWI748205B

TWI748205B - 記憶系統容量的延伸方法

Info

Publication number: TWI748205B
Application number: TW108124569A
Authority: TW
Inventors: 陳政宇; 蕭景隆; 謝易霖
Original assignee: 大陸商合肥沛睿微電子股份有限公司
Priority date: 2017-05-03
Filing date: 2017-05-03
Publication date: 2021-12-01
Also published as: TW201941070A

Abstract

一種記憶系統容量的延伸方法，其包含經由一第一介面單元接收一控制器傳送之一控制命令、解譯控制命令為一解譯結果、以及根據控制命令控制至少一第二介面單元執行對應解譯結果的動作。其中，控制器的至少一輸入輸出焊墊直接耦接至第一介面單元，並且至少一第二介面單元直接耦接至少一記憶體的至少一輸入輸出焊墊。

Description

記憶系統容量的延伸方法

本案是有關於一種記憶體技術，且特別是有關於一種延伸裝置與記憶系統。

為了增加固態硬碟裝置的容量，通常於固態硬碟內使用多個快閃記憶體晶片，造成控制器用來耦接至快閃記憶體的輸入輸出焊墊(input/output pad, I/O pad)數目隨之增加。因此，輸入輸出焊墊的電容值增加，控制器與記憶體之間連接的操作頻率難以維持在控制器可操作的最高頻率。

本案之一態樣是提供一種記憶系統容量的延伸方法，其包含經由一第一介面單元接收一控制器傳送之一控制命令，其中控制器的至少一輸入輸出焊墊直接耦接至第一介面單元；解譯控制命令為一解譯結果；以及根據控制命令控制至少一第二介面單元執行對應解譯結果的動作，其中至少一第二介面單元直接耦接至少一記憶體的至少一輸入輸出焊墊。

本案之一態樣是提供一種記憶系統容量的延伸方法，包含：經由一第一介面單元接收一控制器傳送之一控制命令；解譯該控制命令為一解譯結果；以及根據該控制命令控制至少一第二介面單元對至少一記憶體執行對應該解譯結果的一動作；其中，該第一介面單元與該控制器之間係以一第一頻率操作，該至少一第二介面單元與該至少一記憶體之間係以一第二頻率操作，其中該第一頻率大於該第二頻率。

綜上所述，記憶系統容量的延伸方法適用以增加記憶體數目以提升記憶系統的容量，並且維持控制器與延伸裝置之間的連接操作於最高操作頻率。因此，控制器的設計彈性提升，並可有效避免為了提升記憶系統容量而造成的過度設計。此外，中繼器可有效解決控制器與記憶體之間規格不符的問題。

以下揭示提供許多不同實施例或例證用以實施本發明的特徵。本揭示在不同例證中可能重複引用數字符號且/或字母，這些重複皆為了簡化及闡述，其本身並未指定以下討論中不同實施例且/或配置之間的關係。

關於本文中所使用之「耦接」或「連接」，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而「耦接」或「連接」還可指二或多個元件相互操作或動作。

參考第1圖。第1圖係根據本案一實施例繪示之記憶系統100的示意圖。記憶系統100包含延伸裝置110、控制器120與數個記憶體131、132。延伸裝置110耦接於控制器120與記憶體131、132之間。控制器120經由延伸裝置110來控制記憶體131、132。

於一實施例中，延伸裝置110包含介面單元111、1121、1122、控制電路113與緩衝記憶體114。介面單元111耦接控制器120，介面單元1121耦接四個記憶體131，介面單元1122耦接四個記憶體132，控制電路113耦接介面單元111、1121、1122。上述介面單元1121、1122與記憶體131、132的數目僅為舉例，本揭示內容不以此為限。

須說明的是，延伸裝置110的介面單元111耦接介面單元1121、1122，因此控制器120單一通道可耦接的記憶體數目增加為兩倍。換言之，具有延伸裝置110的記憶系統100的容量可有效地提升。

此外，控制器120的輸入輸出焊墊(input/output pad，I/O pad)耦接至延伸裝置110的介面單元111，並未直接耦接至記憶體131、132的大量輸入輸出焊墊(未繪示)，因此控制器120與介面單元111之間的連接可以用控制器120的最高操作頻率來操作。

記憶體131、132的輸入輸出焊墊耦接至延伸裝置110的介面單元1121、1122，因此介面單元1121、1122與記憶體131、132之間的等效電容值大於介面單元111與控制器120之間等效電容值，而記憶體131、132與介面單元1121、1122之間的連接可能以小於控制器120最高操作頻率的頻率來操作。換言之，延伸裝置110與控制器120之間連接的操作頻率並不會因耦接多個記憶體131、132而降低，仍可操作於控制器120的最高操作頻率。

如此一來，延伸裝置110可增加記憶體131、132數目以提升記憶系統100的容量，並且維持控制器120與延伸裝置110之間的連接操作於最高操作頻率。因此，控制器120的設計彈性提升，並可有效避免為了提升記憶系統100容量而造成的過度設計。

於一實施例中，介面單元1121、1122透過分時多工方式操作。

操作上，參考第1~4圖。第2~4圖係根據本案一些實施例繪示之控制方法200、300、400流程圖。控制方法200具有多個步驟S201～S205，控制方法300具有多個步驟S301～S305，控制方法400具有多個步驟S401～S405，其可應用於如第1圖所示的記憶系統100。然熟習本案之技藝者應瞭解到，在上述實施例中所提及的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行。

於一實施例中，第2圖所示的控制方法200說明未涉及資料傳輸的控制方法。於步驟S201，介面單元111接收控制器120傳送之控制命令，並且將控制命令傳送至延伸裝置110的控制電路113。

於步驟S202，控制電路113解譯控制命令。舉例而言，控制電路113解譯控制命令為切換介面單元1121耦接至介面單元111，以進而耦接至控制器120。

於步驟S203，控制電路113根據控制命令控制介面單元1121執行對應動作。舉例而言，控制電路113根據控制命令控制介面單元1121耦接至介面單元111。或者，於另一實施例中，控制電路113亦可根據控制命令控制介面單元1122執行對應動作。

於步驟S204，控制電路113判斷上述對應動作是否完成。若控制電路113判斷對應動作未完成，則持續輪詢(polling)以檢查介面單元1121是否完成對應動作。

反之，若控制電路113判斷對應動作完成，則於步驟S205，控制電路113傳送結果狀態至介面單元111。

於一實施例中，於步驟S205結束後，回到步驟S201，介面單元111可接收控制器120傳送的另一控制命令。

於另一實施例中，若控制電路113解譯控制命令為控制器120將會發送數個命令(例如序列命令)至延伸裝置110，則延伸裝置110接收序列命令當中的第二個命令至最後命令時均可省略步驟S202，亦即於步驟S201結束後直接執行步驟S203~S205。

於一實施例中，第3圖所示的控制方法300說明資料寫入記憶體131且/或記憶體132的控制方法。於步驟S301，介面單元111接收控制器120傳送之控制命令，並且將控制命令傳送至延伸裝置110的控制電路113。

於步驟S302，控制電路113解譯控制命令。舉例而言，控制電路113解譯控制命令為寫入資料至記憶體131。舉另一例而言，控制電路113解譯控制命令為寫入資料至記憶體132。

於步驟S303，控制電路113根據控制命令控制介面單元111接收資料，並控制介面單元1121傳送資料至記憶體131。或者，於另一實施例中，控制電路113根據控制命令控制介面單元111接收資料，並控制介面單元1122傳送資料至記憶體132。

於步驟S304，控制電路113判斷上述對應動作是否完成。若控制電路113判斷對應動作未完成，則持續輪詢以檢查介面單元1121是否完成傳送資料至記憶體131。或者，於另一實施例中，若控制電路113判斷對應動作未完成，則持續輪詢以檢查介面單元1122是否完成傳送資料至記憶體132。

反之，若控制電路113判斷傳送資料完成，則於步驟S305，控制電路113傳送結果狀態至介面單元111。

於一實施例中，於步驟S305結束後，回到步驟S301，介面單元111接收控制器120傳送的另一控制命令(例如另一寫入命令)。

於另一實施例中，若控制電路113解譯控制命令為數筆資料將寫入至記憶體131(或記憶體132)，則延伸裝置110接收該數筆資料當中的第二筆資料至最後一筆資料時均可省略步驟S302，亦即於步驟S301結束後直接執行步驟S303~S305。

於一實施例中，第4圖所示的控制方法400說明讀取記憶體131且/或記憶體132內資料的控制方法。於步驟S401，介面單元111接收控制器120傳送之控制命令，並且將控制命令傳送至延伸裝置110的控制電路113。

於步驟S402，控制電路113解譯控制命令。舉例而言，控制電路113解譯控制命令為讀取記憶體131內的資料。舉另一例而言，控制電路113解譯控制命令為讀取記憶體132內的資料。

於步驟S403，控制電路113根據控制命令控制介面單元1121傳送讀取命令至記憶體131。或者，於另一實施例中，控制電路113根據控制命令控制介面單元1122傳送讀取命令至記憶體132。

於步驟S404，接收讀取命令的記憶體131透過介面單元1121傳送資料至緩衝記憶體114儲存。或者，於另一實施例中，接收讀取命令的記憶體132透過介面單元1122傳送資料至緩衝記憶體114儲存。

接著，於步驟S405，介面單元111接收緩衝記憶體114內的資料。具體而言，控制電路113先確認緩衝記憶體114內是否有儲存資料。若緩衝記憶體114儲存著資料，則控制電路113控制介面單元111接收緩衝記憶體114內的資料以供讀取資料。

參考第5圖。第5圖係根據本案一實施例繪示之記憶系統500的示意圖。記憶系統500包含中繼器510(repeater)、控制器520與記憶體530。中繼器510耦接於控制器520與四個記憶體530之間。控制器520經由中繼器510來控制四個記憶體530。中繼器510與控制器520之間的等效電容值小於中繼器510與記憶體530之間的等效電容值。

須說明的是，四個記憶體530直接耦接至控制器520可能不符合控制器520的耦接電容規格，而耦接於控制器520與記憶體530之間的中繼器510可有效解決控制器520與記憶體530之間規格不符的問題，因此控制器520可正常操作四個記憶體530。上述記憶體530的數目僅為舉例，本揭示內容不以此為限。

實作上，記憶系統100、500可為固態硬碟，控制器120、520可為固態硬碟控制器，記憶體131、132、530可為快閃記憶體晶片。

綜上所述，延伸裝置110可增加記憶體131、132數目以提升記憶系統100的容量，並且維持控制器120與延伸裝置110之間的連接操作於最高操作頻率。因此，控制器120的設計彈性提升，並可有效避免為了提升記憶系統100容量而造成的過度設計。此外，中繼器510可有效解決控制器520與記憶體530之間規格不符的問題。

雖然本案已以實施方式揭露如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。

100、500‧‧‧記憶系統 110‧‧‧延伸裝置 120、520‧‧‧控制器 131、132、530‧‧‧記憶體 111、1121、1122‧‧‧介面單元 113‧‧‧控制電路 114‧‧‧緩衝記憶體 200、300、400‧‧‧控制方法 S201~S205、S301~S305、S401~S405‧‧‧步驟 510‧‧‧中繼器

為讓本案之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖係根據本案一實施例繪示之記憶系統的示意圖；第2圖係根據本案一實施例繪示之控制方法流程圖；第3圖係根據本案一實施例繪示之控制方法流程圖；第4圖係根據本案一實施例繪示之控制方法流程圖；以及第5圖係根據本案一實施例繪示之記憶系統的示意圖。

100‧‧‧記憶系統

110‧‧‧延伸裝置

120‧‧‧控制器

131、132‧‧‧記憶體

111、1121、1122‧‧‧介面單元

113‧‧‧控制電路

114‧‧‧緩衝記憶體

Claims

一種記憶系統容量的延伸方法，包含：經由一第一介面單元接收一控制器傳送之一控制命令，其中該控制器的至少一輸入輸出焊墊直接耦接至該第一介面單元；解譯該控制命令為一解譯結果；以及根據該控制命令控制複數第二介面單元其中之至少一第二介面單元執行對應該解譯結果的一動作，其中各該第二介面單元直接耦接至少一記憶體的至少一輸入輸出焊墊。
如請求項1所述之記憶系統容量的延伸方法，更包括：於該動作完成後，傳送一結果狀態經由該第一介面單元至該控制器。
如請求項1所述之記憶系統容量的延伸方法，其中根據該控制命令控制該複數第二介面單元其中之該至少一第二介面單元執行對應該解譯結果的該動作的步驟包括：根據該控制命令控制該第一介面單元以接收一資料；以及根據該控制命令控制該至少一第二介面單元以傳送該資料至該至少一記憶體。
如請求項3所述之記憶系統容量的延伸方法，其中根據該控制命令控制該複數第二介面單元其中之該至少一第二介面單元執行對應該解譯結果的該動作的步驟更包含：利用一緩衝記憶體儲存接收到的該資料；以及根據該控制命令控制該至少一第二介面單元以將儲存在該緩衝記憶體之該資料傳送至該至少一記憶體。
如請求項1所述之記憶系統容量的延伸方法，其中根據該控制命令控制該複數第二介面單元其中之該至少一第二介面單元執行對應該解譯結果的該動作的步驟包括根據該控制命令控制該至少一第二介面單元從該至少一記憶體接收一資料。
如請求項5所述之記憶系統容量的延伸方法，根據該控制命令控制該複數第二介面單元其中之該至少一第二介面單元執行對應該解譯結果的該動作的步驟更包含：利用一緩衝記憶體儲存接收到的該資料；以及根據該控制命令控制該第一介面單元以將儲存在該緩衝記憶體之該資料傳送至該控制器。
一種記憶系統容量的延伸方法，包含：經由一第一介面單元接收一控制器傳送之一控制命令；解譯該控制命令為一解譯結果；以及根據該控制命令控制至少一第二介面單元對至少一記憶體執行對應該解譯結果的一動作；其中，該第一介面單元與該控制器之間係以一第一頻率操作，該至少一第二介面單元與該至少一記憶體之間係以一第二頻率操作，其中該第一頻率大於該第二頻率。
如請求項7所述之記憶系統容量的延伸方法，其中該第一頻率係為該控制器的最高操作頻率。
如請求項7所述之記憶系統容量的延伸方法，其中該至少一第二介面單元與該至少一記憶體之間的等效電容值大於該第一介面單元與該控制器之間等效電容值。
如請求項7所述之記憶系統容量的延伸方法，其中該至少一第二介面單元透過分時多工方式操作。