CN104850354B - 信息处理系统以及存储器系统 - Google Patents

信息处理系统以及存储器系统 Download PDF

Info

Publication number
CN104850354B
CN104850354B CN201410082112.6A CN201410082112A CN104850354B CN 104850354 B CN104850354 B CN 104850354B CN 201410082112 A CN201410082112 A CN 201410082112A CN 104850354 B CN104850354 B CN 104850354B
Authority
CN
China
Prior art keywords
mentioned
data
power supply
host
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410082112.6A
Other languages
English (en)
Other versions
CN104850354A (zh
Inventor
市田真琴
吉田哲和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN104850354A publication Critical patent/CN104850354A/zh
Application granted granted Critical
Publication of CN104850354B publication Critical patent/CN104850354B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了信息处理系统以及存储器系统。实施方式的信息处理系统包括：具有第1非易失性存储器的第1存储装置；具有第2非易失性存储器的第2存储装置；以及控制上述第1和第2存储装置的主机装置。上述主机装置在满足可第1条件的情况下，使上述第1存储装置存储的数据移动到上述第2存储装置，其后使上述第1存储装置的电源关闭。进一步地，上述主机装置在需要在上述第1存储装置中执行数据处理的情况下，使上述第1存储装置的电源开启。

Description

信息处理系统以及存储器系统
技术领域
本发明的实施方式一般涉及信息处理系统以及存储器系统。
背景技术
与多个SSD（固态硬盘）和/或HDD（硬盘驱动器）等数据存储装置（存储设备）连接的信息处理系统中，各数据存储装置经由网络等与主机连接。在这种信息处理系统中，希望以低消耗电力进行高速的数据写入/读出。
发明内容
本发明提供一种能够以低消耗电力进行高速的数据写入/读出的信息处理系统和存储器系统。
根据实施方式，提供了一种信息处理系统。上述信息处理系统包括：具有第1非易失存储器的第1存储装置；具有第2非易失性存储器的第2存储装置；以及控制上述第1和第2存储装置的主机装置。上述主机装置在满足了第1条件的情况下，使上述第1存储装置存储的数据移动到上述第2存储装置。然后，上述主机装置在数据移动后使上述第1存储装置的电源关闭。进一步地，上述主机装置在需要在上述第1存储装置中执行数据处理时，使上述第1存储装置的电源开启。
附图说明
图1是表示第1实施方式所涉及的信息处理系统的构成的图。
图2是表示第1实施方式所涉及的信息处理系统的工作顺序的流程图。
图3是用于说明数据的移动处理的图。
图4是表示第2实施方式所涉及的存储器系统的构成的图。
图5是用于说明通道的电源的开启/关闭设置的图。
图6A～图6F是用于说明SSD内的电源的开启/关闭设置的图。
具体实施方式
以下参照附图详细地说明实施方式所涉及的信息处理系统和存储器系统。此外，作为存储设备，以SSD、HDD为例进行说明。另外，本发明并不由这些实施方式限定。
第1实施方式
图1是表示第1实施方式所涉及的信息处理系统的构成的图。信息处理系统1具有主机10、SSD（固态硬盘）13～15和HDD（硬盘驱动器）16～18。在信息处理系统1中，主机10、SSD13～15和HDD16～18经由网络连接。
主机10在满足预定条件（数据移动条件）的情况下，使在移动源存储设备中存储的全部数据从移动源存储设备向移动目标存储设备移动（合并（compaction））。在此的移动源存储设备是SSD13～15和HDD16～18中的任意一个，移动目标存储设备是SSD13～15和HDD16～18中与移动源存储设备不同的存储设备。
数据移动条件例如是：（1）与存储设备的工作消耗电力有关的条件、（2）与对存储设备的访问频率有关的条件、（3）与在存储设备中存储的数据量有关的条件、（4）与向存储设备的数据传送速度（写入速度/读出速度）有关的条件等。
（1）使用与存储设备的工作消耗电力有关的条件的情形
在这种情况下，主机10将工作消耗电力比第1电力值高的存储设备设定为移动源存储设备。存储设备的工作消耗电力根据存储设备是SSD还是HDD、HDD的盘转速、存储设备的制造商和/或生产日期等而不同。此外，主机10将工作消耗电力比第2电力值低的存储设备设定为移动目标存储设备。主机10例如将HDD16～18设定为移动源存储设备，将SSD13设定为移动目标存储设备。另外，在以下的说明中，有时将移动源存储设备和移动目标存储设备称为移动对象存储设备。
（2）使用与对存储设备的访问频率有关的条件的情形
在这种情况下，主机10将预定期间的访问频率比第1值低的存储设备设定为移动源存储设备。此外，主机10例如将预定期间的访问频率比第2值高的存储设备设定为移动目标存储设备。例如，主机10也可以将在第1期间没有访问的存储设备设定为移动源存储设备，将在第2期间有访问的存储设备设定为移动目标存储设备。
（3）使用与在存储设备中存储的数据量有关的条件的情形
在这种情况下，主机10将所存储的有效数据的数据量比第1量（例如，10GB）少的存储设备设定为移动源存储设备，将所存储的数据量比第2量（例如，10GB）多的存储设备设定为移动目标存储设备。
另外，主机10也可以将数据存储量相对整体存储容量的比例比第1比例小的存储设备设定为移动源存储设备。此外，主机10也可以将数据存储量相对整体存储容量的比例比第2比例大的存储设备设定为移动目标存储设备。
此外，主机10也可以将所存储的数据量增加到预定量的存储设备设定为移动源存储设备。在这种情况下，主机10将在所存储的数据量增加到预定量之后变少到第1量的存储设备设定为移动源存储设备。
此外，主机10也可以根据移动源存储设备的数据量改变第2量。例如，当移动源存储设备的数据量是3GB时，主机可以将第2量从10GB改变为3GB。
此外，主机10也可以根据在移动目标存储设备中剩余的存储容量改变第1量。例如，当在移动目标存储设备中剩余的存储容量是15GB时，主机10可以将第1量从10GB改变为15GB。
（4）使用与向存储设备的数据传送速度有关的条件的情形
在这种情况下，主机10将数据传送速度比第1速度慢的存储设备设定为移动源存储设备，将数据传送速度比第2速度快的存储设备设定为移动目标存储设备。存储设备的传送速度根据存储设备是SSD还是HDD、HDD的盘转速、存储设备的主机接口等而不同。
例如，主机10将具有SATA接口或者SAS接口的存储设备设定为移动源存储设备，将具有PCIe接口（I/F）的存储设备设定为移动目标存储设备。
另外，主机10在使用（1）～（4）的任一条件的情况下，也可以忽略其它条件而设定移动源存储设备和移动目标存储设备。例如，在主机10使用条件（1）、（2）或者（4）的情况下，主机10可以从所存储的数据量多的存储设备向所存储的数据量少的存储设备移动数据。
此外，主机10也可以根据（1）～（4）的至少一个条件，只设定移动源存储设备。在这种情况下，主机10将除了移动源存储设备以外的存储设备设定为移动目标存储设备。
此外，主机10也可以根据（1）～（4）的至少一个条件，只设定移动目标存储设备。在这种情况下，主机10将除了移动目标存储设备以外的存储设备设定为移动源存储设备。
此外，主机10可以设定多个移动源存储设备，也可以设定多个移动目标存储设备。主机10在设定了多个移动源存储设备的情况下，可以汇集各移动源存储设备的数据并使其移动到移动目标存储设备。主机10在满足预定条件的情况下，汇集各移动源存储设备的数据，并使其移动到移动目标存储设备。
此外，主机10在设定了多个移动目标存储设备的情况下，可以分割移动源存储设备的数据，并使其移动到任意移动目标存储设备。主机10在满足预定条件的情况下，分割移动源存储设备的数据，并使其移动到任意移动目标存储设备。
此外，主机10在移动源存储设备的数据的一部分没有被存储在移动目标存储设备中时，也可以根据其它条件设定新的移动目标存储设备。
此外，主机10也可以使用（1）～（4）中的多个条件设定移动目标存储设备。此外，主机10可以在对（1）～（4）的条件各自进行了加权后组合多个条件使用。在这种情况下，主机10预先设定与工作消耗电力的大小相应的移动优先权（表示移动优先权的值）、与访问频率相应的移动优先权、与所存储的数据量相应的移动优先权、与数据传送速度相应的移动优先权。然后，主机10对每个存储设备将上述移动优先权进行加法计算，并根据该加法计算结果（合计值），设定移动源存储设备和移动目标存储设备。主机10将移动优先权的合计值比预定值低的存储设备设定为移动源存储设备，将移动优先权的合计值比预定值高的存储设备设定为移动目标存储设备。
在移动源存储设备中保存的数据的移动结束后，移动源存储设备在信息处理系统1的工作中并不是必需的。因此，主机10在存储设备间的数据移动结束后，关闭移动源存储设备的电源。在关闭存储设备的电源时，可以通过主机10的控制来关闭电源，也可以通过从主机10接收到指示电源关闭的命令的存储设备自身的控制来关闭电源。主机10在需要对关闭了电源的存储设备执行数据处理时，开启该存储设备的电源。
这样，由于在信息处理系统1内的存储设备中关闭了在信息处理系统1的工作中不需要的存储设备的电源，因此，能够在不降低信息处理系统1的性能的同时降低消耗电力。
图2是表示第1实施方式所涉及的信息处理系统的工作顺序的流程图。在信息处理系统1中，主机10对于各存储设备（SSD13～15和HDD16～18）判断是否满足了数据移动条件（步骤S10）。主机10可以在任意时刻判断各存储设备是否满足了数据移动条件。
（a）主机10例如可以在信息处理系统1的电源开启时（启动时）执行判断处理。
（b）此外，主机10可以在每个预定周期执行判断处理。
（c）此外，主机10可以在各存储设备中存储的数据的合计量比预定量多时执行判断处理。
（d）此外，主机10可以在每次数据的读出处理、写入处理、删除处理的任意一个结束时执行判断处理。
（e）此外，主机10可以在尚未成为数据的读出、写入、删除中的任何对象的存储设备的个数大于等于预定数量的情况下执行判断处理。在这种情况下，主机10根据向存储设备预定发送的命令（待机中的命令）决定判断处理的时刻。
（f）此外，主机10也可以在任一存储设备被格式化时执行判断处理。
（g）此外，主机10可以在向任一存储设备写入的数据变成全部是“0”或者“1”那样的预定值的情况下执行判断处理。
另外，主机10也可以参照待机中的命令，执行判断处理。在这种情况下，主机10计算在执行了待机中的命令后的存储设备的数据存储状态，并根据计算结果执行判断处理。
主机10在判定为满足了数据移动条件的移动源存储设备和移动目标存储设备中的至少一方不存在时（步骤S10，“否”），主机10不执行存储设备间的数据移动。
另一方面，主机10在判定为满足了数据移动条件的移动源存储设备和移动目标存储设备双方都存在时（步骤S10，“是”），主机10使移动源存储设备内的数据移动到移动目标存储设备（步骤S20）。
此后，主机10关闭电源可以关闭的存储设备（移动源存储设备）的电源（步骤S30）。主机10在存储在其它存储设备中的数据量增加而空闲容量减少时，需要使用关闭了电源的存储设备。在这种情况下，主机10由于需要对关闭了电源的存储设备进行数据的写入和/或读出，因此开启该存储设备的电源。
这样，信息处理系统1将所存储的数据量少的存储设备设定为移动源存储设备，并将移动源存储设备内的数据移动到是其它存储设备的移动目标存储设备。换句话说，信息处理系统1执行系统级别的数据合并。由此，信息处理系统1由于能够建造数据为空的存储设备，因此，能够断开数据为空的存储设备的电源。
图3是用于说明数据的移动处理的图。在此，对移动源存储设备是HDD16而移动目标存储设备是SSD13的情况进行说明。主机10使作为移动源存储设备的HDD16内的数据移动到作为移动目标存储设备的SSD13。
具体地，主机10拷贝HDD16内的数据，并写入SSD13中。然后，主机10删除HDD16内的数据。由此，HDD16变成没有存储数据的存储设备。然后，主机10关闭没有存储数据的HDD16的电源。其结果，信息处理系统1能够降低系统内的消耗电力而不丧失数据传送的高速性。
另外，主机10可以从消耗电力低的存储设备开始顺序地使用。在这种情况下，当在消耗电力最低的存储设备的数据存储区域中没有空间时，主机10使数据存储在消耗电力次低的存储设备中。然后，主机10当在消耗电力第X（X是自然数）个低的存储设备中有空间且在消耗电力第（X+1）个低的存储设备中有能够移动的数据时，执行数据移动。
此外，主机10也可以从传送速度快的存储设备开始顺序地使用。在这种情况下，当在传送速度最快的存储设备的数据存储区域中没有空间时，主机10使数据存储在传送速度次快的存储设备中。然后，主机10当在传送速度第Y（Y是自然数）个快的存储设备中有空间且在传送速度第（Y+1）个快的存储设备中有能够移动的数据时，执行数据移动。
此外，主机10也可以从各存储设备中抽取访问频率少的数据，并使其移动到1个移动目标存储设备。在这种情况下，主机10对于数据移动后的移动目标存储设备，关闭电源。
另外，在本实施方式中，对主机10关闭没有存储数据的存储设备的电源的情形进行了说明，但主机10也可以将没有存储数据的存储设备设置成设备休眠（DEVSLP）状态。此外，主机10也可以将在一定时间（例如100ms）内没有访问的存储设备设置成设备休眠状态。
此外，在本实施方式中，对于信息处理系统1具有6个存储设备的情形进行了说明，但信息处理系统1具有的存储设备可以小于等于5个，也可以大于等于7个。此外，在本实施方式中，对信息处理系统1具备SSD和HDD两者的情形进行了说明，但信息处理系统1也可以构成为具备SSD和HDD的任意一方。此外，信息处理系统1也可以具有SSD和HDD以外的数据存储装置。
这样，根据第1实施方式，在满足了数据移动条件的情况下，从移动源存储设备向移动目标存储设备进行数据的移动，同时由于关闭移动源存储设备的电源，因此，能够以低消耗电力执行高速的数据传送。
第2实施方式
接着，使用图4和图5说明本发明的第2实施方式。在第2实施方式中，关闭未使用的通道（使用频率比预定值低的通道）的电源。例如，预定期间内没有访问的通道的电源和/或在外部没有物理连接NAND存储器的通道的电源被关闭。由此，降低SSD的消耗电力。另外，所谓的通道表示用于访问NAND存储器的I/F部分的1个单位。
图4是表示第2实施方式所涉及的存储器系统的构成的图。存储器系统2具有主机（主机装置）20和SSD5。SSD5具备SSD控制器7、DRAM35和NAND40（0）、40（1）。
SSD控制器7具备SATA I/F21、协议控制部22、加密器23、PMU24、ECC25、CPU26、ROM27、DRAM I/F28、地址管理信息存储部29、数据缓冲器30、NAND I/F31和通道32（0）～32（3），它们通过总线连接。另外，在以下的说明中，将通道32（0）～32（3）分别称为Ch32（0）～32（3）。
CPU26根据ROM27内的固件（固件程序），执行SSD控制器7整体的控制。CPU26例如控制NAND40（0）、40（1）与DRAM35之间的数据传送。ROM27存储在SSD控制器7的控制中使用的固件等。
地址管理信息存储部29存储将由主机20指定的逻辑地址与写入NAND40（0）、40（1）的数据的物理地址相对应的地址管理信息（LUT：查找表）。地址管理信息在控制NAND40（0）、40（1）与DRAM35之间的数据传送时被参照，并且在传送结束后被更新。
SATA I/F21是按照CPU26的控制进行与主机20之间的数据通信的接口。SATA I/F21将从主机20发送来的命令和/或数据向协议控制部22发送。
DRAM I/F28按照CPU26的控制，进行对DRAM35的访问。NAND I/F31按照CPU26的控制，通过Ch32（0）～32（1），进行对作为NAND存储器的NDND40（0）、40（1）的访问。
协议控制部22解析从主机20发送来的命令，并通知CPU26。此外，协议控制部22将从主机20发送来的数据发送到加密器23。
加密器23对从协议控制单元22发送来的数据进行加密。加密器23将经过加密了的数据经由DRAM I/F28发送到DRAM35。
DRAM35是暂时存储在主机20与NAND40（0）、40（1）之间传送的数据的易失性存储器。在DRAM35中暂时存储的数据经由DRAM I/F28向ECC25发送。
ECC25是执行写入NAND40（0）、40（1）的数据的纠错处理的ECC纠错电路。ECC25将执行了纠错处理后的数据（增加了纠错信息的数据）发送到数据缓冲器30。
数据缓冲器30是暂时存储执行了纠错处理的数据的存储器。在数据缓冲器30中暂时存储的数据经由NAND I/F31和Ch32（0）～32（1）发送到NAND40（0）、40（1）的任意一个。
Ch32（0）～32（3）与NAND I/F31连接。Ch32（0）～32（3）被构成为能够各自与NAND存储器连接。在图4中，示出了Ch32（0）被连接到NAND40（0），Ch32（1）被连接到NAND40（1）的情形。此外，在图4中，示出了Ch32（2）、32（3）未连接到NAND存储器的情形。
NAND40（0）、40（1）是非易失性存储器。NAND40（0）、40（1）被构成为具备1个～多个NAND存储器。然后，NAND存储器具备存储来自主机20的写入数据的存储器单元阵列。
PMU（电源管理单元）24对Ch32（0）～32（3）以及其它电路的电源进行开启/关闭的控制。Ch32（0）～32（3）中电源被开启的通道，所连接的NAND存储器的电源也变成开启。在本实施方式中，由于Ch32（2）、32（3）未连接到NAND存储器，因此，PMU24关闭Ch32（2）、32（3）的电源。由此，能够降低Ch32（2）、32（3）的消耗电力。
图5是用于说明通道的电源的开启/关闭设置的图。SSD5例如关闭未连接到NAND存储器的通道Ch32（2）、32（3）的电源。在图5中，对关闭了电源的Ch32（2）、32（3）添加阴影线。
在存储器系统2中，通过以下的任意一种处理关闭通道的电源。另外，在关闭通道的电源的情况下，当关闭了电源的通道连接有NAND存储器时，该NAND存储器的电源也关闭。
（A）用户对PMU24按每个通道输入指定通道的电源开启的信息“1”和指定通道的电源关闭的信息“0”。在这种情况下，PMU24根据用户输入的信息，开启或关闭通道的电源。另外，以下将指定每个通道的电源开启的“1”和指定电源关闭的“0”称为开启/关闭指定信息。
（B）SSD控制器7根据SSD控制器封装内的引线接合的有无来存储开启/关闭指定信息。在这种情况下，在制造SSD控制器7时，对于连接NAND存储器的通道设定“引线接合”，对于未连接NAND存储器的通道不设定“引线接合”。PMU24根据接合引线的有无的开启/关闭指定信息，开启或关闭各通道的电源。
（C）NAND40（0）、40（1）中的任意一方存储开启/关闭指定信息。在这种情况下，针对NAND40（0）、40（1），在制造SSD5时，对连接NAND存储器的通道设定“1”，对未连接NAND存储器的通道设定“0”。然后，CPU26从NAND40（0）、40（1）中读出开启/关闭指定信息，并通知PMU24。PMU24根据开启/关闭指定信息，开启或关闭各通道的电源。
（D）主机20对于PMU24指定开启/关闭指定信息。在这种情况下，从主机20发送来的开启/关闭指定信息经由协议控制部22、CPU26发送到PMU24。然后，PMU24根据由主机20指定的开启/关闭指定信息，开启或闭合各通道的电源。
（E）PMU24关闭预定时间内没有访问的通道或者访问频率（使用频率）比预定值低的通道的电源。在这种情况下，CPU26向PMU24通知关闭电源的通道。
（F）在针对去往NAND40（0）、40（1）的读状态命令的答复未在预定时间期间返回的情况下，PMU24关闭通道的电源。在这种情况下，CPU26向PMU24通知关闭电源的通道。例如，由于读状态命令在启动SSD5时发布，因此，PMU24在启动SSD5时关闭通道的电源。
（G）当在NAND存储器内存储的数据（用户数据以及登录等系统数据）的值全部是0或者全部是1时，PMU24关闭通道的电源。在这种情况下，NAND I/F31检测在NAND存储器内存储的数据的值，并通知PMU24。另外，在通常的使用中，用户对于在NAND存储器内存储的数据只能访问用户数据。
在购买了SSD5之后，由于直到向NAND40（0）、40（1）写入数据为止，在NAND40（0）、40（1）中只存储值0，因此，PMU24关闭Ch32（0）、32（1）的电源。
此外，由于在执行对NAND40（0）、40（1）的格式化时，在NAND40（0）、40（1）中只存储值0或者值1，因此，PMU24关闭与被格式化了的NAND40（0）、40（1）连接的Ch32（0）、32（1）的电源。
（H）PMU24根据表示在NAND存储器内存储的数据的写入的有无的写入有无表（未图示），关闭通道的电源。在制造SSD5时向NAND40（0）、40（1）的写入有无表存储表示没有写入的信息。PMU24根据写入有无表，开启或关闭各通道的电源。
在购入SSD5之后，由于直到向NAND40（0）、40（1）写入数据为止，在写入有无表中存储表示没有写入的信息，因此，PMU24将关闭Ch32（0）、32（1）的电源。此外，PMU24关闭没有写入有无表的通道的电源。此外，由于在执行对NAND40（0）、40（1）的格式化时，在写入有无表中存储表示没有写入的信息，因此，PMU24关闭被格式化了的Ch32（0）、32（1）的电源。
当存储器系统2开始工作时，SSD5从主机20经由SATA I/F21接收写入命令和写入数据，并将所接收的数据存储在NAND40（0）、40（1）中。对从主机20接收的数据分配地址（LBA：逻辑块地址）。该LBA根据LUT变换为NAND40（0）、40（1）上的实际的地址（物理地址），由此决定写入目标。在读出的情况下，以从主机接收的LBA为基础并根据LUT，变换成NAND40（0）、40（1）上的地址，决定读出目标。所读出的数据通过SATA I/F21被传送到主机20。
在本实施方式中，只有成为写入对象的NAND存储器的电源被开启，其它NAND存储器的电源被关闭。由此降低SSD5的消耗电力。
在SSD5处的数据读写速度受到NAND存储器的速度的限制。即，在针对SSD5的数据读写时，针对NAND存储器的数据读出速度和/或数据写入速度成为瓶颈，针对SSD5的数据读写速度下降。因此，为了防止数据读写速度的下降，SSD5具有多个通向NAND存储器的通道。由此，SSD5通过利用向与各通道连接的NAND存储器发出各自的命令，NAND存储器的写入、读出处理结束这一点，其读写速度的下降可以被NAND存储器的写入和/或读出速度的下降隐藏。此外，在增加SSD5的存储容量的情况下，只要增加NAND存储器的数量即可。但是，根据NAND存储器的端子的负荷容量的限制，决定能够与通道连接的NAND存储器的数量。如果增加NAND存储器的通道数量，则由于增加能够连接的NAND存储器，因此，SSD5的存储容量增加。
一般地，为了抑制SSD控制器的开发费用，一种SSD控制部被适用于存储容量不同的SSD。在这种情况下，有时SSD即使没有使用所安装的通道的全部，也能够确保与SSD产品的要求规格相应的存储容量。或者，SSD有时能够在比所安装的通道的数量少的连接状态下实现与SSD产品的要求规格相应的数据读写速度。在这种情况下，并不限于必须对全部通道连接NAND存储器。
在本实施方式中，通过关闭不需要连接NAND存储器的通道的电源，能够不降低所需要的访问速度而抑制消耗电力。另一方面，如以往那样，即使实际上没有连接NAND存储器，当开启通道的电路电源时，消耗电力也增大。
另外，对SSD控制器7也可以配置与SATA I/F21不同的其它主机接口。例如，对SSD控制器7可以配置SAS I/F、PCIe I/F。或者SSD控制器7也可以被构成为CPU26的存储器总线和主机20直接连接。此外，对SSD控制器7也可以配置与DRAM35不同的其它易失性存储器或者高速非易失性存储器。此外，对SSD控制器7也可以配置与NAND40（0）、40（1）不同的其它非易失性存储器。在非易失性存储器中例如包含NOR型闪存、MRAM（磁性随机存取存储器）等非易失性存储器。
此外，地址管理信息存储部29也可以配置在SSD控制器7的外部。此外，数据缓冲器30也可以配置在SSD控制器7的外部。在这种情况下，也可以将DRAM35用作数据缓冲器30。
在存储器系统2中，在对于关闭了电源的通道需要开启电源时，开启该通道的电源。例如，对于由于未连接NAND存储器而关闭了电源的通道，当连接了NAND存储器时，开启电源。此外，对于由于在预定时间内没有访问而关闭了电源的通道，在有访问时，开启电源。此外，在开启通道的电源时，与通道连接的NAND存储器的电源也开启。
这样，根据第2实施方式，由于关闭未使用的通道以及未连接NAND存储器的通道的电源，因此，能把降低SSD5的消耗电力。
第3实施方式
接着，使用图6A～图6F说明本发明的第3实施方式。在现有的SSD中，在写入、读出等数据处理中使用的电路尽管只是SSD控制器内的一部分，但由于SSD控制器的电源全部开启，因此，在与写入、读出无关的电路上消耗无用的电力。另一方面，在将SSD控制器的整体设置成低消耗电力的情况下，存在数据处理速度变慢的问题。
在第3实施方式中，在从SATA I/F21向NAND存储器流入数据时，PMU24只开启该数据的处理所需要的电路的电源。由此，并不丧失数据处理的高速性而谋求SSD5的低消耗电力化。在本实施方式中，对于存储器系统2与NAND40（0）～40（3）连接的情形进行说明。
在经由SATA I/F21向NAND40（0）～40（3）写入数据的情况下，在SATA I/F21和NANDI/F31处，传送速度大不相同。即，主机20与SATA I/F21之间的传送速度和NAND I/F31与NAND40（0）～40（3）之间的传送速度大不相同。例如，在SATA Gen3的情况下，SATA I/F21的传送速度是600MB/s，而NAND I/F31的传送速度是100MB/s～200MB/s左右。为了消除该差异，SSD5将来自SATA I/F21的数据和/或命令积累在缓冲存储器30或者DRAM35中。在本实施方式中，在SSD控制器7的外部等配置缓冲存储器。缓冲存储器30包括作为易失性半导体存储器的DRAM或者SRAM等，但也可以是NAND40（0）～40（3）内的缓存区域。此外，缓冲存储器30也可以是FeRAM、MRAM等非易失性存储器。
然后，SSD5根据所积累的命令，将缓冲存储器内的数据向成为写入对象的NAND40（0）～40（3）写入。此外，SSD5根据所积累的命令，从成为读出对象的NAND40（0）～40（3）中读出数据。此外，SSD5根据所积累的命令删除成为删除对象的NAND40（0）～40（3）的数据。进一步地，SSD5在向NAND40（0）～40（3）写入、读出和删除数据时，使用Ch32（0）～32（3）。
本实施方式的PMU24确认在缓冲存储器中积累的针对NAND40（0）～40（3）的命令的情况，并根据确认结果，关闭SSD5包括的构成要素的电源。PMU24例如在针对Ch32（0）～32（3）的命令在缓冲存储器内没有的情况下，通过关闭没有命令的Ch32（0）～32（3）的电源，降低SSD5的消耗电力。
具体地，PMU24在向NAND40（0）～40（3）写入数据前的状态中，关闭全部NAND40（0）～40（3）的电源。CPU26根据从主机20接收的数据的地址（LBA），调查地址管理信息，并参照LUT，调查NAND存储器40（0）～40（3）的物理地址。然后，CPU26向PMU24通知成为处理对象的NAND存储器的通道。由此，PMU24开启成为写入对象的NAND存储器的电源，CPU26向开启了电源的NAND存储器写入数据。
例如，在接收针对Ch32（0）的写入数据的情况下，PMU24关闭与Ch32（0）有关的以外的Ch32（1）～32（3）的电路的电源。
此外，PMU24在用加密器23加密数据的情况下，关闭除去LUT的与加密器23有关的以外的其它电路的电源。进一步地，PMU24在编码数据时，关闭与编码有关的以外的其它电路的电源。另外，PMU24并不限于关闭SSD5内的构成要素的一部分的电源，也可以将SSD5内的构成要求要素的一部分设置成低消耗电力模式。
图6A～图6F是用于说明SSD内的电源的开启/关闭设置的图。在本实施方式中，说明对于Ch32（0）～32（3）连接有NAND40（0）～40（3）的情形。在此，虽然对于向NAND40（0）～40（3）进行数据写入处理时的SSD5内的电源的开启/关闭设置进行说明，但在进行读出处理时和/或删除处理时也进行同样的开启/关闭设置。
在主机20向SSD5的NAND40（0）～40（3）写入数据时，在SSD5内的构成要素中，SATAI/F21、协议控制部22、PMU24、CPU26、地址管理信息存储部29和DRAM35的电源始终开启。
在图6A中示出了在从主机20接收数据时的SSD5内的电源的开启/关闭设置。在图6A～图6F中，斜线部分表示电源关闭状态。当SSD5从主机20接收数据时，该数据经由SATAI/F21而发送到协议控制部22。
在图6B中示出了在加密数据时的SSD5内的电源的开启/关闭设置。协议控制部22在从主机20接收数据时，将数据发送到加密器23。PMU24在协议控制部22向加密器23发送数据之前，开启加密器23和DRAM I/F28的电源。然后，当数据被发送到加密器23时，加密器23对数据进行加密。
在图6C中示出了在DRAM35中暂时存储经过加密了的数据时的SSD5内的电源的开启/关闭设置。在协议控制部22向加密器23发送数据时，PMU24关闭协议控制部22的电源。加密器23将加密了的数据经由DRAM I/F28发送到DRAM35。由此，DRAM35暂时存储从DRAM I/F28发送来的数据。
在图6D中示出了执行经过加密了的数据的纠错时的SSD5内的电源的开启/关闭设置。在加密器23向DRAM35发送数据时，PMU24关闭加密器23的电源。DRAM35将暂时存储的数据经由DRAM I/F28向ECC25发送。PMU24在DRAM35即将向ECC25发送数据之前，开启ECC25的电源。由此，ECC25执行写入NAND40（0）～40（3）的数据的纠错处理。
在图6E中示出了在数据缓冲器30中暂时存储数据时的SSD5内的电源的开启/关闭设置。在DRAM35经由DRAM I/F28向ECC25发送数据时，PMU24关闭DRAM I/F28的电源。ECC25将执行了纠错处理后的数据发送到数据缓冲器30。PMU24在ECC25即将向数据缓冲器30发送数据之前，开启数据缓冲器30的电源。由此，数据缓冲器30暂时存储从ECC25发送来的数据。
在图6F中示出了将数据写入NAND40（0）～40（3）时的SSD5内的电源的开启/关闭设置。在ECC25将数据发送到数据缓冲器30时，PMU24关闭ECC25的电源。数据缓冲器30将暂时存储的数据经由NAND I/F31、Ch32（0）～32（3）发送到NAND40（0）～40（3）。PMU24在数据缓冲器30即将向NAND I/F31发送之前，开启NAND I/F31、Ch32（0）～32（3）和NAND40（0）～40（3）的电源。由此，NAND40（0）～40（4）存储来自主机20的数据。
另外，PMU24也可以在NAND I/F31、Ch32（0）～32（3）和NAND40（0）～40（3）中只开启在数据的写入中使用的电源，关闭其它电源。
此外，在ECC25具有数据写入用的ECC、数据读出用的ECC等多个ECC的情况下，PMU24也可以对每个ECC设定电源的开启/关闭。在这种情况下，在数据写入时，开启数据写入用的ECC，并且同时关闭数据读出用的ECC。此外，在数据读出时，开启数据读出用的ECC，并且同时关闭数据写入用的ECC。
这样，根据第3实施方式，由于根据指示数据处理的命令，关闭在数据处理中不需要的电路的电源，因此，能够降低SSD5的消耗电力。
虽然说明了本发明的几个实施方式，但这些实施方式是作为例子提出的，并不意味着限定发明的范围。这些新的实施方式可以采用其它各种形式实施，在不脱离发明要旨的范围中，可以进行各种省略、置换、变更。这些实施方式和/或其变形包含在发明的范围和/或主旨中，同时也包含在权利要求的范围所记载的发明及其等同的范围中。

Claims (6)

1.一种信息处理系统，包括：
主机装置；以及
存储装置，其能够与上述主机装置连接，并包括多个非易失性存储器、能够与上述多个非易失性存储器1对1连接的多个通道、以及控制上述非易失性存储器的控制部；
其中，上述控制部具有存储器接口和电源控制部，其中，上述存储器接口用于通过上述多个通道对所述非易失性存储器进行访问，上述电源控制部关闭与上述多个非易失性存储器中使用频率比预定值低的第1非易失性存储器连接的通道的电源；
上述电源控制部在上述多个非易失性存储器中在第2非易失性存储器内存储的能够从上述主机访问的数据的值全部是0或者全部是1的情况下，关闭上述多个通道中能够与上述第2非易失性存储器连接的通道的电源。
2.根据权利要求1所述的信息处理系统，其中，上述电源控制部关闭上述多个通道中与上述多个非易失性存储器的任意一个都不连接的通道的电源。
3.根据权利要求1所述的信息处理系统，其中，上述电源控制部关闭上述多个通道中由用户指定的通道的电源。
4.根据权利要求1所述的信息处理系统，还包括：存储部，其存储上述多个通道中关闭上述电源的通道的信息；
其中，上述电源控制部根据上述信息关闭上述通道的电源。
5.根据权利要求1所述的信息处理系统，其中，上述电源控制部关闭上述多个通道中在从上述主机装置接收的命令中指定的通道的电源。
6.根据权利要求1所述的信息处理系统，其中，上述电源控制部在上述多个非易失性存储器中针对读状态命令的答复没有在预定时间内从第2非易失性存储器返回的情况下，关闭上述多个通道中能够与上述第2非易失性存储器连接的通道的电源。
CN201410082112.6A 2014-02-18 2014-03-07 信息处理系统以及存储器系统 Expired - Fee Related CN104850354B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461941042P 2014-02-18 2014-02-18
US61/941,042 2014-02-18

Publications (2)

Publication Number Publication Date
CN104850354A CN104850354A (zh) 2015-08-19
CN104850354B true CN104850354B (zh) 2019-03-08

Family

ID=53798111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410082112.6A Expired - Fee Related CN104850354B (zh) 2014-02-18 2014-03-07 信息处理系统以及存储器系统

Country Status (3)

Country Link
US (1) US20150234448A1 (zh)
CN (1) CN104850354B (zh)
TW (1) TW201533657A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6517684B2 (ja) * 2015-12-22 2019-05-22 東芝メモリ株式会社 メモリシステムおよび制御方法
JP6517685B2 (ja) * 2015-12-22 2019-05-22 東芝メモリ株式会社 メモリシステムおよび制御方法
JP6808507B2 (ja) 2017-01-25 2021-01-06 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
TWI748205B (zh) * 2017-05-03 2021-12-01 大陸商合肥沛睿微電子股份有限公司 記憶系統容量的延伸方法
CN111857596B (zh) * 2020-07-23 2023-07-04 深圳忆联信息系统有限公司 Ssd低功耗实现方法、装置、计算机设备及存储介质
US11604884B2 (en) * 2020-10-14 2023-03-14 Dell Products L.P. System and method for storing and reading encrypted data

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1787676A (zh) * 2004-12-09 2006-06-14 Lg电子株式会社 用于减少功耗的节电型移动终端
CN101243379A (zh) * 2005-08-22 2008-08-13 英特尔公司 用于降低功率的动态存储器大小调整
CN102439576A (zh) * 2009-04-09 2012-05-02 美光科技公司 存储器控制器、存储器系统、固态驱动器及用于处理若干个命令的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4371739B2 (ja) * 2003-09-02 2009-11-25 株式会社東芝 シリアルａｔａインタフェースを持つ電子機器及びシリアルａｔａバスのパワーセーブ方法
US20060206643A1 (en) * 2004-03-24 2006-09-14 Richard Tran Computer switch assemblies
JP2009009194A (ja) * 2007-06-26 2009-01-15 Hitachi Ltd 消費電力を削減する機能を備えたストレージシステム
KR101393622B1 (ko) * 2007-08-30 2014-05-13 삼성전자주식회사 멀티 비트 플래시 메모리 장치를 포함하는 시스템 및그것의 데이터 처리 방법
JP2010151645A (ja) * 2008-12-25 2010-07-08 Sony Corp 電子機器、撮像装置、時刻補正方法およびプログラム
JP4635092B2 (ja) * 2009-03-04 2011-02-16 株式会社東芝 情報処理装置および記憶装置制御方法
KR20110046243A (ko) * 2009-10-27 2011-05-04 삼성전자주식회사 사용자 장치 및 그것의 맵핑 데이터 관리 방법
US20110296095A1 (en) * 2010-05-25 2011-12-01 Mediatek Inc. Data movement engine and memory control methods thereof
JP5177181B2 (ja) * 2010-06-21 2013-04-03 コニカミノルタビジネステクノロジーズ株式会社 通信制御装置、通信制御方法およびプログラム
US8284627B2 (en) * 2010-10-22 2012-10-09 International Business Machines Corporation Reducing energy consumption and optimizing workload and performance in multi-tier storage systems using extent-level dynamic tiering
TW201222233A (en) * 2010-11-19 2012-06-01 Acer Inc Management method for hard disk
JP5674613B2 (ja) * 2011-09-22 2015-02-25 株式会社東芝 制御システム、制御方法およびプログラム
TWI493563B (zh) * 2012-01-06 2015-07-21 Acer Inc 記憶體管理方法及應用該方法之電子裝置
JP2013222321A (ja) * 2012-04-17 2013-10-28 Sony Corp メモリ制御装置、メモリ制御方法、情報処理装置、およびプログラム
JP5942037B2 (ja) * 2012-04-20 2016-06-29 エンモータス・インコーポレイテッドＥｎｍｏｔｕｓ Ｉｎｃ． データ管理メカニズムを備えたストレージシステムおよびその動作方法
US20130290606A1 (en) * 2012-04-30 2013-10-31 Apple Inc. Power management for a system having non-volatile memory
US9478292B2 (en) * 2013-10-27 2016-10-25 Sandisk Technologies Llc Read operation for a non-volatile memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1787676A (zh) * 2004-12-09 2006-06-14 Lg电子株式会社 用于减少功耗的节电型移动终端
CN101243379A (zh) * 2005-08-22 2008-08-13 英特尔公司 用于降低功率的动态存储器大小调整
CN102439576A (zh) * 2009-04-09 2012-05-02 美光科技公司 存储器控制器、存储器系统、固态驱动器及用于处理若干个命令的方法

Also Published As

Publication number Publication date
TW201533657A (zh) 2015-09-01
TWI562058B (zh) 2016-12-11
US20150234448A1 (en) 2015-08-20
CN104850354A (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
CN104850354B (zh) 信息处理系统以及存储器系统
CN105487986B (zh) 考虑总字节写入需求时设置高速缓冲存储器的大小
CN105335100B (zh) 一种数据处理方法、装置及闪存设备
US7596643B2 (en) Storage subsystem with configurable buffer
CN102841872B (zh) 用于命令处理的高性能路径
KR102015053B1 (ko) 불휘발성 메모리 장치 및 그것의 데이터 처리 방법
US9298534B2 (en) Memory system and constructing method of logical block
TWI420303B (zh) 基於寫入頻率將資料寫至記憶體不同部份之方法、非暫態電腦可讀媒體與裝置
CN113196226A (zh) 固态驱动器中的分区命名空间
US9858182B2 (en) Storage device and garbage collection method of data storage system having the storage device
TW201621912A (zh) 用於組態和控制非揮發性快取記憶體的系統及方法
CN109582219A (zh) 存储系统、计算系统及其方法
CN104571938A (zh) 在多层单元存储器存取数据的方法及其多层单元存储装置
CN108139995A (zh) 将感测设备数据缓存在数据存储设备中
US11372543B2 (en) Zone-append command scheduling based on zone state
US20170168716A1 (en) Paired Metablocks in Non-Volatile Storage Device
CN111065997A (zh) 用于存储介质的协同数据迁移
TWI536166B (zh) 記憶體管理方法、記憶體控制電路單元以及記憶體儲存裝置
KR20220134769A (ko) 온도 기반 데이터 저장 처리
US11960753B2 (en) Solution for super device imbalance in ZNS SSD
CN114730250A (zh) 根据存储设备中的分区对读取命令加权
US11402999B2 (en) Adaptive wear leveling using multiple partitions
CN110442299A (zh) 数据写入方法、存储器控制电路单元以及存储器储存装置
US11036414B2 (en) Data storage device and control method for non-volatile memory with high-efficiency garbage collection
CN108959109A (zh) 数据读取方法、存储器控制电路单元与存储器存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170802

Address after: Tokyo, Japan, Japan

Applicant after: Toshiba Storage Corporation

Address before: Tokyo, Japan, Japan

Applicant before: Toshiba Corporation

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190308

Termination date: 20210307

CF01 Termination of patent right due to non-payment of annual fee