KR102250627B1 - 금속 실리사이드 층들을 형성하는 방법들 및 그로부터 형성된 금속 실리사이드 층들 - Google Patents

금속 실리사이드 층들을 형성하는 방법들 및 그로부터 형성된 금속 실리사이드 층들 Download PDF

Info

Publication number
KR102250627B1
KR102250627B1 KR1020190040236A KR20190040236A KR102250627B1 KR 102250627 B1 KR102250627 B1 KR 102250627B1 KR 1020190040236 A KR1020190040236 A KR 1020190040236A KR 20190040236 A KR20190040236 A KR 20190040236A KR 102250627 B1 KR102250627 B1 KR 102250627B1
Authority
KR
South Korea
Prior art keywords
metal
substrate
target
silicon
processing
Prior art date
Application number
KR1020190040236A
Other languages
English (en)
Other versions
KR20190117389A (ko
Inventor
허 렌
막시밀리안 클레몬스
메이-이 셰크
민루이 위
벤체르키 메바르키
메훌 비. 나이크
천차우 잉
스리니바스 디. 네마니
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20190117389A publication Critical patent/KR20190117389A/ko
Application granted granted Critical
Publication of KR102250627B1 publication Critical patent/KR102250627B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0682—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225—Oblique incidence of vaporised material on substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352—Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

물리 기상 증착(PVD) 프로세스 및 어닐링 프로세스 중 하나 또는 이들의 조합을 사용하여 낮은 비저항의 금속 실리사이드 인터커넥트들을 형성하기 위한 방법들이 본원에 설명된다. 일 실시예에서, 복수의 와이어 인터커넥트들을 형성하는 방법은, 스퍼터링 가스를 처리 챔버의 처리 체적 내로 유동시키는 단계, 처리 체적에 배치된 타겟에 전력을 인가하는 단계, 타겟의 스퍼터링 표면에 근접한 영역에 플라즈마를 형성하는 단계, 및 금속 및 규소 층을 기판의 표면 상에 증착시키는 단계를 포함한다. 본원에서, 제1 타겟은 금속-규소 합금을 포함하고, 타겟의 스퍼터링 표면은 기판의 표면에 대하여 약 10 ° 내지 약 50 °로 경사진다.

Description

금속 실리사이드 층들을 형성하는 방법들 및 그로부터 형성된 금속 실리사이드 층들{METHODS OF FORMING METAL SILICIDE LAYERS AND METAL SILICIDE LAYERS FORMED THEREFROM}
본원에 설명되는 실시예들은 일반적으로, 반도체 디바이스 제조 장비 및 프로세스들의 분야에 관한 것으로, 더 구체적으로, 물리 기상 증착(PVD) 및 고압 어닐링 프로세스들을 사용하여 금속 실리사이드 인터커넥트들을 형성하는 방법들에 관한 것이다.
차세대 디바이스들을 위한 회로 밀도가 증가하고 트랜지스터 치수들이 계속 축소됨에 따라, 와이어 인터커넥트들에 사용되는 물질들의 특성들이, 전력 소모, 저항-정전용량(RC) 지연, 및 신뢰성을 포함하는 주요 성능 측정기준들에 대해 디바이스 성능을 지배하기 시작한다. 구리가 일반적으로, 상대적으로 낮은 비저항을 보여주고, 따라서 높은 전도율을 보여주기 때문에, 지난 20년 동안 구리는 진보된 USLI 및 VSLI 기술들에서 와이어 인터커넥트들에 사용되어 왔다. 그러나, 디바이스의 인터커넥트 배선의 폭들이, 인터커넥트 배선 물질의 전자 평균 자유 경로(eMFP)의 치수들 또는 그 미만의 치수들로 축소됨에 따라, 인터커넥트 배선의 표면 및 그의 결정입계 계면들에서의 바람직하지 않은 측벽 전자 산란의 결과로서, 물질의 유효 비저항이 증가된다. 따라서, 인터커넥트들에서 종래에 사용된 물질인 구리의 유효 비저항은, 구리의 39 nm의 eMFP 미만인 폭을 갖는 구리 인터커넥트들의 경우에 증가하기 시작하고, 20 nm 이하의 폭을 갖는 인터커넥트들의 경우에 극적으로 증가한다. 추가적으로, (주변 유전체 물질로의 구리 물질의 바람직하지 않은 확산을 방지하기 위해) 구리 인터커넥트들과 함께 사용되는 배리어 층들은 와이어 인터커넥트의 증가된 전체 비저항에 더 기여한다. 와이어 인터커넥트 물질로서 구리에 대한 한가지 유망한 대체물은 니켈 실리사이드인데, 니켈 실리사이드는, 니켈 실리사이드를 20 nm 이하의 트렌치 임계 치수(CD) 및 심지어 10 nm 이하의 트렌치 임계 치수(CD)를 갖는 와이어 인터커넥트들에 대해 적합한 물질로 만드는 (니켈 대 규소 물질 조성에 따라) 10 nm 미만의 eMFP 및 비교적 낮은 비저항을 갖는다.
금속 실리사이드들, 예컨대, 니켈 실리사이드는, 낮은 비저항 및 열적으로 안정된 전도체 물질들이 요구되는 라인 전단부(FEOL) 반도체 디바이스 제조 프로세스들에서 널리 사용된다. 예를 들어, 금속 실리사이드들은 소스, 드레인, 및 게이트 디바이스 피쳐들과의 옴 콘택을 형성하는 데에 일반적으로 사용된다. 불행하게도, 금속 실리사이드들을 형성하는 종래의 방법들, 예컨대, 금속 및 규소의 상호확산 및 금속과 규소 원자들 간의 고체 상태 반응들을 야기하기 위해 금속 및 규소의 교번하는 층들을 어닐링하는 것은 일반적으로, 와이어 인터커넥트들을 형성하기 위한 프로세스들을 포함하는 라인 후단부(BEOL) 반도체 디바이스 제조 프로세스들의 더 낮은 열 예산 요건들과 양립가능하지 않다.
이에 따라, 더 낮은 온도들에서 금속 실리사이드들 및 금속 실리사이드 와이어 인터커넥트들을 형성하는 개선된 방법들이 관련 기술분야에 필요하다.
본원의 실시예들은, 반도체 디바이스 제조에 관한 것으로, 더 구체적으로, 물리 기상 증착(PVD) 및 고압 어닐링 프로세스 순서를 사용하여 금속 실리사이드 인터커넥트들을 형성하는 방법들에 관한 것이다.
일 실시예에서, 금속 및 규소 층을 기판 상에 형성하는 방법은, 가스를 처리 챔버의 처리 체적 내로 유동시키는 단계, 처리 체적에 배치된 타겟에 전력을 인가하는 단계, 타겟의 스퍼터링 표면에 근접한 영역에 플라즈마를 형성하는 단계, 및 금속 및 규소 층을 기판의 표면 상에 증착시키는 단계를 포함한다. 본원에서, 타겟은 금속-규소 합금을 포함하고, 타겟의 스퍼터링 표면은 기판의 표면에 대하여 약 10 ° 내지 약 50 °로 경사진다.
다른 실시예에서, 복수의 인터커넥트 피쳐들을 어닐링하는 방법은, 제1 처리 체적 내에 전달된 가스를 사용하여 제1 처리 체적을 대기압의 약 1배를 초과하는 압력으로 가압하는 단계, 제1 처리 체적에 배치된 기판을 약 400 ℃ 이하의 어닐링 온도까지 가열하는 단계, 및 기판을 약 30 초 이상 동안 어닐링 온도로 유지하는 단계를 포함한다. 이 실시예에서, 제1 처리 체적은 제1 처리 챔버의 처리 체적이고, 기판은 복수의 인터커넥트 피쳐들이 내부에 형성된 유전체 층을 포함한다. 복수의 인터커넥트 피쳐들은, 가스를 제2 처리 체적 내로 유동시키는 단계, 제2 처리 체적에 배치된 타겟에 전력을 인가하는 단계, 제1 타겟의 스퍼터링 표면에 근접한 영역에 플라즈마를 형성하는 단계, 및 금속 및 규소 층을 기판의 표면 상에 그리고 유전체 층에 형성된 복수의 개구부들에 증착시키는 단계를 포함하는 방법을 사용하여 형성되었다. 이 실시예에서, 제2 처리 체적은 제2 처리 챔버의 처리 체적이었고, 타겟은 금속-규소 합금을 포함했고, 타겟의 스퍼터링 표면은 기판의 표면에 대하여 약 10 ° 내지 약 50 °로 경사졌다.
또 다른 실시예에서, 디바이스는, 기판 상에 배치된 유전체 층에 형성된 복수의 개구부들을 갖는 패터닝된 기판 및 대응하는 복수의 인터커넥트들을 형성하기 위해 복수의 개구부들에 배치된 금속 실리사이드를 특징으로 한다.
또 다른 실시예들에서, 패터닝된 기판은, 기판, 기판 상에 배치된 유전체 층 ― 유전체 층은 유전체 층에 형성된 복수의 개구부들을 가짐 ―, 및 복수의 개구부들에 그리고 유전체 층의 필드 표면 상에 증착된 금속 및 규소 층을 특징으로 하고, 여기서, 증착된 상태 그대로의 금속 및 규소 층은, MXSi(1-X)(X는 약 0.4 내지 약 0.6임)의 원자 조성을 갖는, 금속과 규소의 혼합물을 포함한다.
또 다른 실시예에서, 패터닝된 기판이 제공된다. 패터닝된 기판은, 기판, 기판 상에 배치된 유전체 층 ― 유전체 층은 유전체 층에 형성된 복수의 개구부들을 포함함 ―, 및 복수의 개구부들에 그리고 유전체 층의 필드 표면 상에 증착된 니켈 및 규소 층을 포함한다. 본원에서, 증착된 상태 그대로의 니켈 및 규소 층은 NiXSi(1-X)(X는 약 0.4 내지 약 0.6임)의 원자 조성을 갖는, 금속과 규소의 혼합물을 포함한다.
본 개시내용의 위에서 언급된 특징들이 상세히 이해될 수 있도록, 위에 간략히 요약된 본 개시내용의 더 구체적인 설명이 실시예들을 참조하여 이루어질 수 있으며, 이들 중 일부는 첨부 도면들에 예시되어 있다. 그러나, 본 개시내용은 동등한 효과의 다른 실시예들을 허용할 수 있으므로, 첨부 도면들은 본 개시내용의 전형적인 실시예들만을 예시하며, 그러므로 그의 범위를 제한하는 것으로 간주되어서는 안 된다는 점에 주목해야 한다.
도 1a는 일 실시예에 따른, 본원에 설명된 방법들을 실시하는 데에 사용되는 예시적인 다중 캐소드 물리 기상 증착(PVD) 챔버의 개략적인 단면도이다.
도 1b는 일 실시예에 따른, 기판 처리 동안의, 도 1a의 PVD 챔버에 배치된 기판과 타겟의 상대 위치들을 예시한다.
도 2는 일 실시예에 따른, 본원에 설명된 방법들을 실시하는 데에 사용되는 예시적인 고압 어닐링 챔버의 개략적인 단면도이다.
도 3a는 일 실시예에 따른, 금속 및 규소 층을 기판 상에 형성하는 방법의 흐름도이다.
도 3b는 일 실시예에 따른, 복수의 인터커넥트 피쳐들을 어닐링하는 방법의 흐름도이다.
도 4의 a-d는 일 실시예에 따른, 도 3a-3b에 설명된 조합된 방법들을 사용하여 금속 실리사이드 인터커넥트를 형성하는 것을 예시한다.
본원의 실시예들은, 반도체 디바이스 제조에 관한 것으로, 더 구체적으로, 물리 기상 증착(PVD) 및 고압 어닐링 프로세스 순서를 사용하여 금속 실리사이드 인터커넥트들을 형성하는 방법들에 관한 것이다. 일부 실시예들에서, 프로세스 순서는, 기판에 형성된 복수의 개구부들을 갖는 기판 상에 금속과 규소의 혼합물의 층을 증착시키는 단계, 부동태화 층, 예컨대, 금속 질화물 층을 금속 및 규소 층 상에 증착시키는 단계, 및 기판을 고압 분위기에서 어닐링하는 단계를 포함한다. 전형적으로, 다중 캐소드 PVD 챔버는 금속 및 규소 층 및 부동태화 층 양쪽 모두를 증착시키는 데에 사용되고, 고압 어닐링 챔버는 낮은 비저항의 금속 실리사이드 인터커넥트들을 형성하기 위해 금속 및 규소 층을 어닐링하는 데에 사용된다.
본원에 설명된 방법들을 실시하기 위해 다중 캐소드, 즉, 다중 스퍼터링 타겟 PVD 챔버를 사용하는 것은, 종래의 단일 타겟 PVD 챔버들에서 전형적으로 사용된 것보다 더 작은 타겟 직경들을 허용한다. 일부 타겟 물질들, 예컨대, 질화물들, 산화물들, 금속 및 규소 합금들 및 금속 실리사이드들에 대한 더 작은 타겟 직경은 유리하게, 그러한 타겟 물질들로 형성된 타겟이, 타겟의 수명에 걸쳐 타겟 표면으로부터의 물질의 불균등한 침식으로 인해 균열되는 가능성들을 감소시킨다. 타겟 물질의 불균등한 마모는 타겟내 기계적 응력들을 유도하는데, 이 응력들은 증착 프로세스들 동안 타겟의 굽힘 및 구부러짐을 유발한다. 타겟의 이러한 굽힘 및 구부러짐은 바람직하지 않은 균열로 이어진다. 그러나, 더 작은 직경의 타겟과 연관된 굽힘은, 더 큰 직경의 타겟과 연관된 굽힘보다 덜하기 때문에, 본원에서 사용되는 더 작은 직경의 타겟들은 바람직하게, 균열되는 경향이 덜하다. 추가로, 다중 타겟 PVD 챔버를 사용하는 것은, 기판 및 기판 상에 증착된 금속 및 규소 층을 대기 조건들에 노출시키지 않고, 또는 제2 처리 챔버로의 시간 소비적인 이송 순서를 요구하지 않고, 부동태화 층의 증착을 허용한다. 금속 및 규소 층을 어닐링하기 위해 고압(예를 들어, 대기압을 초과하는 압력) 처리 챔버를 사용하는 것은, 그의 저온 고압 어닐링을 통해, BEOL 열 예산 요건들과 양립가능한 어닐링 온도들에서, 본원에서는 400 ℃ 이하의 어닐링 온도들에서 결정질 상의 금속 실리사이드 층의 형성을 가능하게 한다. 본원에서 사용되는 바와 같이, 대기압은 약 1 bar이다.
도 1a는 일 실시예에 따른, 본원에 설명된 방법들을 실시하는 데에 사용되는 예시적인 다중 캐소드 물리 기상 증착(PVD) 챔버의 개략적인 단면도이다. PVD 챔버(100)는, 처리 체적(104)을 함께 한정하는, 하나 이상의 측벽(101), 챔버 덮개(102) 및 챔버 베이스(103)를 특징으로 한다. 처리 체적(104)은 진공, 예컨대, 하나 이상의 전용 진공 펌프에 유체적으로 결합되고, 이는 처리 체적(104)을 대기압 미만 조건들로 유지하고, 처리 및 다른 가스들을 처리 체적으로부터 배기한다.
처리 체적(104)에 배치된 기판 지지부(105)는, 챔버 베이스(103) 아래의 영역에서 벨로우즈(도시되지 않음)에 의해 둘러싸이는 것과 같이 챔버 베이스(103)를 통해 밀봉식으로 연장되는 이동가능한 지지 샤프트(106) 상에 배치된다. 본원에서, PVD 챔버(100)는 통상적으로, 기판 처리 동안, 도어 또는 밸브(도시되지 않음)로 통상적으로 밀봉되는, 하나 이상의 측벽(101) 중 하나에 있는 개구부(108)를 통해 기판 지지부(105)로 그리고 기판 지지부(105)로부터 기판(400)을 이송하는 것을 용이하게 하도록 구성된다. 일부 실시예들에서, 지지 샤프트(106)는, 일부 프로세스 조건들 하에서, 기판(400)의 표면 상의 증착된 층들의 두께 균일성을 개선하는 기판 처리 동안, 지지 샤프트(106), 그리고 따라서, 기판 지지부(105) 상에 배치된 기판(400)을 축(A)을 중심으로 회전시키는 액추에이터(도시되지 않음)에 더 결합된다.
본원에서, PVD 챔버(100)는 복수의 캐소드들(109)을 특징으로 한다. 캐소드들(109) 중 하나 이상은, 처리 체적(104)에 배치된 타겟 조립체(110), 타겟 조립체(110)에 결합된 캐소드 하우징(111) ― 캐소드 하우징(111) 및 타겟 조립체는 하우징 체적(112)을 한정함 ―, 및 하우징 체적(112)에 배치된 자석 조립체(113)를 특징으로 한다. 일부 실시예들에서, 타겟 조립체(110)는 타겟 배킹 플레이트(115) 상에 배치되고 그에 접합된 스퍼터링 타겟(114)을 포함한다. 다른 실시예들에서, 타겟 조립체(110)는 스퍼터링될 타겟 물질로 형성된 단일 몸체를 포함한다. 일부 실시예들에서, 자석 조립체(113)는 회전가능한 샤프트(116)에 결합되고, 회전가능한 샤프트(116)는 타겟 조립체(110)의 후방의 스퍼터링되지 않는 측 위에서 축(B)을 중심으로 자석 조립체(113)를 회전시킨다. 본원에서 캐소드들(109) 각각은, 전력 공급부(117), 예컨대, RF 주파수 전력 공급부, DC 전력 공급부 또는 펄스식 DC 전력 공급부에 결합된다. 일부 실시예들에서, 비교적 높은 비저항을 갖는 냉각 유체는, 자석 조립체(113) 및 인접 타겟 조립체(110)를 냉각시키기 위해, 하우징 체적(112)과 유체 연통하는 냉각 유체 공급원(도시되지 않음)에 의해 하우징 체적(112)에 제공된다.
전형적으로, PVD 챔버(100)는, 처리 체적(104)에 배치되고 인접 타겟 조립체들(110) 사이에서 연장되는 차폐 조립체(도시되지 않음)를 포함하고, 차폐 조립체는, 누화(공동 스퍼터링 프로세스 동안 하나의 캐소드의 전력 공급부로부터 다른 캐소드의 전력 공급부와의 바람직하지 않은 전기적 간섭) 및 교차 타겟 오염(공동 스퍼터링, 순차적 스퍼터링, 또는 단일 스퍼터링 프로세스들 동안 하나의 캐소드의 타겟으로부터 다른 캐소드의 타겟 상으로의 물질의 바람직하지 않은 증착)을 방지하도록 위치된다.
본원에서, 캐소드들(109) 각각은, 캐소드 하우징(111)에 그리고 챔버 덮개(102)의 외부에 결합된, 각도 조정 메커니즘(도시되지 않음) 및 벨로우즈(120)를 포함한다. 벨로우즈(120)는, 챔버 몸체에 대한 캐소드 하우징(111)의 각도 조정을 허용하면서, 처리 체적(104) 내로의 대기 가스들의 통과 및 처리 체적(104)으로부터 주위 환경으로의 처리 가스들의 누설을 방지함으로써, 처리 체적(104)의 진공 조건을 유지하는 데에 사용된다. 각도 조정 메커니즘은, 도 1b를 참조하여 더 상세히 설명되는, 기판(400)의 표면에 대한 각도로, 캐소드 하우징(111) 위치를, 그리고 따라서, 캐소드 하우징에 결합된 타겟(114)의 스퍼터링 표면의 위치를 변경하고 그 다음에 고정시키는 데에 사용된다.
도 1b는 일 실시예에 따른, 기판(400)이, 상승된 기판 처리 위치에 있을 때의, 캐소드들(109) 및 기판(400) 중 임의의 하나의 타겟(114)의 상대 위치들을 예시한다. 타겟(114)은, 타겟(114)의, 기판(400)의 표면의 평면에 가장 가까운 부분으로부터 측정된 수직 거리(Z)만큼 기판(400)의 표면의 평면으로부터 이격된다. 본원에서, 수직 거리(Z)는 약 100 mm 내지 약 400 mm, 예컨대, 약 150 mm 내지 약 250 mm, 예컨대, 약 200 mm 내지 약 300 mm, 예를 들어, 약 225 mm 내지 약 275 mm이다. 타겟(114)의 스퍼터링 표면은 기판(400)의 표면에 대해 약 10 도 내지 약 50 도, 예컨대, 약 20 도 내지 약 40 도, 예를 들어, 약 20 도 내지 약 30 도 또는 약 30 도 내지 약 40 도의 각도(θ)로 경사진다.
전형적으로, 기판(400)은 300 mm 이상의 직경을 갖고, 타겟(114)은 기판(400)의 직경 미만, 예컨대, 300 mm 미만, 예컨대, 200 mm 이하, 또는 150 mm 이하, 예를 들어, 약 50 mm 내지 약 200 mm, 예컨대, 약 50 mm 내지 약 150 mm, 또는 약 100mm의 직경을 갖는다. 일부 실시예들에서, 타겟의 두께, 예를 들어, 타겟을 형성하는 금속-규소 합금의 두께는 약 2 mm 내지 약 5 mm이다.
도 2는 일 실시예에 따른, 본원에 설명된 방법들을 실시하는 데에 사용되는 예시적인 고압 어닐링 챔버의 개략적인 단면도이다. 어닐링 챔버(200)는, 처리 체적(202)을 한정하는 챔버 몸체(201) 및 처리 체적(202)에 배치된 기판 지지부(203)를 특징으로 한다. 본원에서, 어닐링 챔버는, 기판 지지부(203)에 내장된 열원, 예컨대, 저항성 가열기(204)를 사용하여, 기판 지지부(203) 상에 배치된 기판(400)을 원하는 온도까지 가열하도록 구성된 단일 기판 처리 챔버이다. 일부 실시예들에서, 기판 지지부는 고온 플레이트이다. 일부 다른 실시예들에서, 열원은, 기판(400)을 향해 열을 방사하기 위해 기판(400)의 위에, 아래에, 또는 위와 아래 양쪽 모두에 위치된 복사 열원, 예컨대, 복수의 램프들이다. 일부 다른 실시예에서, 어닐링 챔버는 단일 어닐링 프로세스 순서로 복수의 기판들을 가열하도록 구성된 배치 처리 챔버이다.
본원에서, 처리 체적(202)은 고압 가스 공급원(205)에 그리고 진공 공급원, 예컨대, 하나 이상의 전용 진공 펌프에, 또는 공동 팹 배기구에 유체적으로 결합된다. 본원에서, 고압 가스 공급원(205)은 처리 체적에서의 원하는 처리 압력을 초과하는 압력을 갖는 하나 이상의 고압 가스 실린더(도시되지 않음)를 포함한다. 다른 실시예들에서, 고압 가스 공급원(205)은 고압 가스 공급원에 전달되는 하나 이상의 어닐링 가스를 가압하는 하나 이상의 펌프(도시되지 않음)를 포함한다. 기판 처리 동안, 처리 체적(202)은, 고압 가스 공급원(205) 및 진공 공급원에 각각 유체적으로 결합된 밸브들(206a 및 206b)의 작동을 통해, 대기압을 초과하는, 예컨대, 대기압의 약 1배 초과 내지 약 100배의 압력으로 바람직하게 유지된다. 본원에서, 어닐링 챔버(200)는 최대 800 ℃의, 전형적으로, 200 ℃ 내지 800 ℃의 온도까지 기판을 가열하고 유지할 수 있다. 본원에서, 어닐링 챔버(200)는 독립형 챔버, 또는 도 1a에 설명된 다중 캐소드 PVD 챔버(100)에 결합되지 않은 복수의 연결된 챔버들 중 하나이다. 다른 실시예들(도시되지 않음)에서, 어닐링 챔버(200) 및 PVD 챔버(100)는 다중 챔버(즉, 클러스터 툴) 처리 시스템의 일부이고, 기판을 대기 조건들에 노출시키지 않고 PVD 챔버(100)로부터 어닐링 챔버(200)로의 기판의 이송을 허용하는 이송 챔버에 의해 결합된다.
도 3a는 일 실시예에 따른, 금속 및 규소 층을 기판 상에 형성하는 방법의 흐름도이다. 도 3b는 일 실시예에 따른, 낮은 비저항의 금속 실리사이드 와이어 인터커넥트들을 형성하기 위해 금속 및 규소 층을 어닐링하는 방법의 흐름도이다. 도 4의 a-d는 일 실시예에 따른, 도 3a-3b에 설명된 조합된 방법들을 사용하여 금속 실리사이드 인터커넥트들을 형성하는 것을 예시한다.
활동(301)에서, 방법(300)은 스퍼터링 가스를 처리 체적 내로 유동시키는 단계를 포함하고, 이 처리 체적은, 본원에서는 제1 처리 체적, 즉, 제1 처리 챔버의 처리 체적, 예컨대, 도 1a에 설명된 다중 캐소드 PVD 챔버의 처리 체적이다. 전형적으로, 스퍼터링 가스는 불활성 가스, 예를 들어 Ar, He, Ne, Kr, Xe, 또는 이들의 조합을 포함한다. 일부 실시예들에서, 제1 처리 체적은 증착 프로세스 동안 약 10 mTorr 미만, 예컨대, 약 5 mTorr 미만, 예컨대, 약 1 mTorr 미만, 예를 들어, 약 0.5 mTorr 내지 약 1 mTorr의 압력으로 바람직하게 유지된다.
활동(302)에서, 방법(300)은 제1 처리 체적에 배치된 제1 타겟에 전력을 인가하는 단계를 포함한다. 본원에서, 제1 타겟은 금속-규소 합금, 예를 들어, TiSi, NiSi, PtSi 또는 CoSi를 포함한다. 일부 실시예들에서, 제1 타겟은 NiXSi(1-X)(X는 약 0.4 내지 약 0.6, 예를 들어, 약 0.5임)의 원자 조성을 갖는 비정질 니켈-규소 합금을 포함한다. 본원에서, 제1 타겟은 배킹 플레이트, 예를 들어, 구리 배킹 플레이트에 접합된다. 일부 실시예들에서, 제1 타겟은 증착 프로세스 동안 약 15 ℃ 내지 약 30 ℃의 온도로 바람직하게 유지된다.
일부 실시예들에서, 제1 타겟은 탄소, 예를 들어, TiSiC를 더 포함한다. 다른 실시예들에서, 제1 타겟은 금속-금속-규소 합금 또는 금속-금속-탄소 합금, 예를 들어, TiAlSi 또는 TiAlC를 포함한다. 본원의 실시예들에서, 제1 타겟의 스퍼터링 표면은 기판의 표면에 대해 약 10 ° 내지 약 50 °, 예컨대, 약 20 ° 내지 약 40 °로 경사진다. 일부 실시예들, 예컨대, 기판의 직경이 300 mm 이상인 실시예들에서, 제1 타겟의 직경은 기판의 직경 미만이다. 일부 실시예들에서, 제1 타겟의 직경은 약 50 mm 내지 약 200 mm, 또는 예를 들어, 약 200 mm 이하, 예컨대, 약 150 mm 이하이다. 전형적으로, 챔버 구성에 따라, 제1 타겟으로부터 스퍼터링된 물질은 기판 표면의 약 60% 내지 약 80%를 커버할 수 있다. 그러므로, 일부 실시예들에서, 방법은 증착 프로세스 동안 기판을 회전시키는 단계를 더 포함한다.
전형적으로, 제1 타겟에 인가되는 전력은 RF 주파수(또는 다른 ac 주파수) 전원, DC 전원, 또는 펄스식 DC 전원으로부터 전달된다. 본원에서, 전원은, 제1 타겟에, 배킹 플레이트에 접합되고 따라서 배킹 플레이트에 전기적으로 결합된 제1 타겟을 갖는 배킹 플레이트에 결합된다. 전형적으로, 사용될 때, 타겟에 인가되는 RF 전력은 약 100 와트 내지 약 1000 와트이거나, 타겟에 인가되는 DC 전력은 약 600 와트 내지 약 1200 와트이다. 일부 실시예들에서, 타겟에 인가되는 펄스식 DC 전력은 약 25 kHz 내지 약 250 kHz의 펄스 주파수 및 약 10% 내지 약 90%의 온-타임 듀티 사이클을 갖는다.
활동(303)에서, 방법(300)은 제1 타겟의 스퍼터링 표면에 근접한 영역에 제1 플라즈마를 형성하는 단계를 포함한다.
활동(304)에서, 방법(300)은 금속 및 규소 층을 기판, 예컨대, 도 4의 a에 예시된 패터닝된 기판(400)의 표면 상에 증착시키는 단계를 포함한다. 일부 실시예들에서, 방법(300)은 금속 및 규소 층을 기판의 표면 상에 증착시키는 동안 기판을 회전시키는 단계를 더 포함한다.
일부 실시예들에서, 방법(300)은 부동태화 층, 예컨대, 도 4의 c에 도시된 부동태화 층(405)을 금속 및 규소 층 상에 증착시키는 단계를 더 포함한다. 부동태화 층들의 예들은, 금속이 Al, Cr, Zn, Ti 중 하나 또는 이들의 조합인 금속-질화물 층들 또는 금속-산화물 층들 또는 규소 산화물 또는 질화물 층들을 포함한다. 일부 실시예들에서, 부동태화 층(405)은 금속 및 규소 층(404a)을 증착시키는 데에 사용되는 동일한 다중 캐소드 PVD 챔버에서 증착되고, 따라서, 기판이 진공을 파괴하지 않고 증착된다. 일부 실시예들에서, 부동태화 층(405)은 금속 및 규소 층과 동일한 처리 챔버에서, 그리고 따라서, 기판이 진공을 파괴하지 않고 증착된 TiN을 포함한다. 일부 실시예들에서, 타겟은 TiN을 포함하고, 스퍼터링 가스는 불활성 가스, 예를 들어, Ar, He, Ne, Kr, Xe, 또는 이들의 조합을 포함한다. TiN 부동태화 층을 증착시키는 불활성 스퍼터링 가스 및 TiN 타겟을 사용하는 것은 바람직하게, 기판 상에 증착된 금속 및 규소 층을 갖는 기판을, TiN 층들을 형성하는 데에 전형적으로 사용되는 질소 공급원 가스로 형성된 플라즈마에 노출시키는 것을 회피하며, 이 플라즈마는 이전에 증착된 니켈 및 규소 층을 잠재적으로 손상시킬 수 있는데, 예를 들어, 바람직하지 않은 규소 질화물을 내부에 형성할 수 있다. 그러므로, 일부 실시예들에서, TiN 층을 증착시키는 데에 사용되는 스퍼터링 가스는 질소가 없는데, 이는 스퍼터링 가스를 형성하는 데에 사용되는 가스들이 질소 부분을 갖지 않는다는 것을 의미한다.
다른 실시예들에서, TiN 층은, 불활성 가스 및 질소 함유 가스, 예컨대, N2, NH3 또는 이들의 조합들을 포함하는 스퍼터링 가스를 처리 챔버 내로 유동시키고, 제2 타겟, 즉, 본원에서는 티타늄 타겟에 RF 전력을 인가하고, 제2 타겟의 스퍼터링 표면 앞에 스퍼터링 가스의 플라즈마를 형성하고, TiN 층을 금속 및 규소 층 상에 증착시킴으로써 증착된다. 일부 실시예들에서, 부동태화 층은 약 5 nm 이상, 예컨대 약 10 nm 이상, 또는 약 15 nm 이상의 두께(T)를 갖는다. 전형적으로, 제2 타겟은 기판 지지부의 표면에 대해, 그리고 따라서, 기판 지지부 상에 위치된 기판의 활성 표면에 대해 약 10 ° 내지 약 50 °, 예컨대, 약 20 ° 내지 약 40 °로 경사진다.
도 3b는 일 실시예에 따른, 낮은 비저항의 금속 실리사이드 와이어 인터커넥트들을 형성하기 위해 금속 및 규소 층을 어닐링하는 방법의 흐름도이다. 활동(311)에서, 방법(310)은 제1 처리 체적을 대기압의 약 1배를 초과하는, 예를 들어, 대기압의 약 1배 내지 약 10배, 예컨대 대기압의 약 2배를 초과하는, 약 3배를 초과하는, 약 4배를 초과하는, 또는 약 5배를 초과하는 원하는 압력까지 가압하는 단계를 포함한다. 여기서, 제1 처리 체적은 제1 처리 챔버, 예컨대, 도 2에 설명된 고압 어닐링 챔버(200)의 처리 체적이다. 전형적으로, 제1 체적은 고압 가스를 제1 체적 내에 전달함으로써 가압된다. 본원에서 사용되는 고압 가스들, 예를 들어, 어닐링 가스들의 예들은 Ar, He, 형성 가스(H2와 N2의 혼합물), N2, O2, CO, CO2, 및 이들의 조합들을 포함한다. 일부 실시예들에서, 어닐링 가스는 Ar, He, 또는 N2 중 하나 또는 이들의 조합이다. 본원에서, 제1 처리 체적은 활동들(312 및 313)의 지속기간을 통해, 또는 적어도, 활동(313)의 지속기간을 통해, 원하는 압력으로 유지된다.
활동(312)에서, 방법(310)은 기판을 약 400 ℃를 초과하지 않는 어닐링 온도까지 가열하는 단계를 포함한다. 일부 실시예들에서, 어닐링 온도는 약 350 ℃를 초과하지 않거나, 약 300 ℃ 내지 약 400 ℃, 예를 들어, 약 300 ℃ 내지 약 350 ℃이다. 다른 실시예들에서, 기판은 제1 처리 체적이 활동(311)에서 가압되기 이전에 어닐링 온도까지 가열된다.
활동(313)에서, 방법(310)은, 금속 실리사이드 층(404b)을 형성하기 위해 기판을 약 30초 이상, 예컨대, 약 30초 내지 약 3시간, 예컨대, 약 30초 내지 약 60분, 약 30초 내지 약 10분, 예를 들어, 약 30초 내지 약 5분 동안 어닐링 온도로 유지하는 단계를 포함한다.
일부 실시예들에서, 기판은 패터닝된 기판, 예컨대, 유전체 층(402)에 형성된 복수의 개구부들, 예컨대, 도 4의 a에 도시된 개구부들(403)을 갖는 유전체 층(402), 및 복수의 인터커넥트 피쳐들, 예를 들어, 와이어 인터커넥트들을 형성하기 위해 개구부들에 배치된 금속 및 규소 층(404a)을 포함하는, 도 4의 d에 도시된 패터닝된 기판(400b)이다.
본원에서, 복수의 인터커넥트 피쳐들은, 제1 스퍼터링 가스를 제2 처리 체적, 예컨대, 도 1a에 설명된 다중 캐소드 PVD 챔버(100)의 처리 체적 내로 유동시키는 단계, 제2 처리 체적에 배치된 제1 타겟에 전력을 인가하는 단계, 제1 타겟의 스퍼터링 표면에 근접한 영역에 제1 플라즈마를 형성하는 단계, 및 금속 및 규소 층을 기판의 표면 상에 그리고 유전체 층에 형성된 복수의 개구부들에 증착시키는 단계를 포함한 방법을 사용하여 형성되었다.
방법(310)의 추가의 실시예들은 도 3a에 설명된 방법(300)에 설명된 실시예들 중 임의의 실시예를 포함한다. 일부 실시예들에서, 방법들(300 및 310) 중 하나 또는 둘 모두는 약 20 nm 미만의 폭, 폭의 2배 이상의 높이, 및 약 30 ohm-cm 미만, 예컨대, 약 10 ohm-cm 내지 약 30 ohm-cm의 비저항을 갖는 복수의 니켈 모노실리사이드 인터커넥트들을 형성하는 데에 사용된다.
위에서 설명된 방법들(300 및 310)은 유리하게, 라인 후단부(BOEL) 열 예산 요건들과 양립가능한 처리 온도들을 사용하여 20 nm 미만 체계에 사용하기에 적합한 낮은 비저항의 결정질 금속 실리사이드 인터커넥트들, 예컨대, 니켈 모노실리사이드 인터커넥트들의 형성을 허용한다.
도 4의 a는 일 실시예에 따른, 예시적인 패터닝된 기판(400a)을 예시한다. 본원에서, 패터닝된 기판(400a)은, 기판(401) 상에 배치된 유전체 층(402)을 갖는, 반도체 물질, 예컨대, 규소로 형성된 기판(401)을 포함한다. 전형적으로, 유전체 층(402)은 질화물, 탄화물, 또는 저-k 중합체 물질들, 예컨대, SiO2, SiN, SiOC, SiC, 폴리아미드, 또는 이들의 조합들로 형성되고, 유전체 층에 형성된 복수의 개구부들(403)을 갖는다. 일부 실시예들에서, 개구부들(403) 각각의 폭(W)은 약 20 nm 미만, 예컨대, 약 15 nm 미만, 약 10 nm 미만, 약 8 nm 미만, 약 7 nm 미만, 예를 들어, 약 5 nm 미만이다. 전형적으로, 개구부들(403) 각각의 높이(H)는 폭(W)의 약 2배 이상이다.
여기서, 패터닝된 기판(400a)은 배리어 층(일부 인터커넥트 물질들, 예를 들어, 구리의, 유전체 층(402)으로의 바람직하지 않은 확산을 방지하는 물질의 층)을 포함하지 않는다. 다른 실시예들에서, 패터닝된 기판(400a)은 유전체 층(402) 상에 배치되고 개구부들(403)에서 라이너로서 역할을 하는 배리어 층(도시되지 않음), 예컨대, Ta, TaN, It, W, WN 또는 이들의 조합들의 층을 더 포함한다. 일부 실시예들에서, 배리어 층은, 후속하여 증착되는 금속 및 규소 층과 동일한 처리 챔버에서 증착되는데, 따라서, 배리어 층의 증착과 증착될 금속 및 규소 층 사이에서 기판이 진공을 파괴하지 않고 배리어 층이 증착된다.
도 4의 b는, 방법(300)을 사용하여, 도 4의 a에 도시된 패터닝된 기판(400a) 상에 증착된 금속 및 규소 층(404a), 예컨대, 니켈 및 규소 층을 예시한다. 전형적으로, 증착된 상태 그대로의 금속 및 규소 층(404a)은, 실질적으로 균일한 화학량론을 갖는, 금속과 규소의 혼합물, 예를 들어, 균질한 혼합물을 포함한다. 본원에서 실질적으로 균일한 화학량론은 적어도, 금속 및 규소 층(404a)의 표면에 걸친 위치들에서, 또는 금속 및 규소 층(404a) 내의 위치들, 예컨대, 유전체 층(402)의 표면에 근접한 위치들, 유전체 층(402)의 표면들로부터 떨어진 위치들, 및 이들 사이의 위치들에서 측정될 때, 혼합물에서의 금속 대 규소의 원자 비율이 5% 미만으로 변한다는 것을 의미한다. 일부 실시예들에서, 금속과 규소의 혼합물의 화학량론은 약 4% 미만, 예컨대, 3% 미만, 2% 미만, 예를 들어, 1% 미만으로 변한다.
일부 실시예들에서, 증착된 상태 그대로의 금속 및 규소 층(404a)은 NiXSi(1-X)(X는 약 0.4 내지 약 0.6, 예를 들어, 약 0.5임)의 실질적으로 균일한 화학량론을 갖는 비정질 니켈-규소 합금을 포함한다. 일부 실시예들에서, 증착된 상태 그대로의 금속 및 규소 층(404a)은 비정질 니켈-규소 합금과 결정질 니켈 실리사이드의 조합을 포함하고, 이 조합은 NiXSi(1-X)(X는 약 0.4 내지 약 0.6, 예를 들어, 약 0.5임)의 실질적으로 균일한 화학량론을 갖는다. 일부 실시예들에서, 증착된 상태 그대로의 금속 및 규소 층(404a)은 금속과 규소의 불포화되고 열적으로 불안정한 혼합물을 포함한다. 그러므로, 본원의 실시예들은, 고체 상태 반응을 통해 결정질 상의 금속 실리사이드를 형성하기 위해, 증착된 상태 그대로의 금속 및 규소 층(404a)의 저온 고압 어닐링을 제공한다. 증착된 상태 그대로의 금속 및 규소 층(404a)의 저온 고압 어닐링은, 반도체 디바이스에서 낮은 비저항의 와이어 인터커넥트들로서 사용하기에 적합한 열적으로 안정적인 결정질 상의 금속 실리사이드, 예컨대, 결정질 니켈 모노실리사이드(NiSi)를 제공하기 위해, 저온 고압 어닐링이 아니라면 규소의 불포화 결합들(dangling silicon bonds)이었을 결합들의 완전한 포화를 보장한다. 본원에서, 낮은 비저항은 적어도, 금속 실리사이드 층의 시트 저항이 약 60 μohm-cm 미만, 예컨대, 약 50 μohm-cm 미만, 약 40 μohm-cm 미만, 예를 들어, 약 30 μohm-cm 미만인 것을 의미한다.
전술한 내용은 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 그리고 추가적인 실시예들은 그의 기본 범위로부터 벗어나지 않고 안출될 수 있으며, 그의 범위는 후속하는 청구항들에 의해 결정된다.

Claims (15)

  1. 기판을 처리하는 방법으로서,
    금속 및 규소 층을 복수의 개구가 형성된 기판의 표면 상에 형성하는 단계를 포함하고, 상기 금속 및 규소 층을 기판의 표면 상에 형성하는 단계는:
    제1 스퍼터링 가스를 제1 처리 체적 내로 유동시키는 단계 ― 상기 제1 처리 체적은 제1 처리 챔버의 처리 체적임 ―;
    상기 제1 처리 체적에 배치된 제1 타겟에 전력을 인가하는 단계 ― 상기 제1 타겟은 금속-규소 합금을 포함하고, 상기 제1 타겟의 스퍼터링 표면은 상기 기판의 상기 표면에 대하여 10 ° 내지 50 °로 경사짐 ―;
    상기 제1 타겟의 상기 스퍼터링 표면에 근접한 영역에 제1 플라즈마를 형성하는 단계; 및
    상기 복수의 개구를 적어도 상기 기판의 레벨로 채우도록 상기 금속 및 규소 층을 상기 기판의 표면 상에 증착시키는 단계를 포함하며,
    상기 기판을 처리하는 방법은 상기 금속 및 규소 층을 제2 처리 체적에서 어닐링하는 단계를 더 포함하고, 상기 제2 처리 체적은 제2 처리 챔버의 처리 체적이며, 상기 금속 및 규소 층을 어닐링하는 단계는:
    상기 제2 처리 체적을, 상기 제2 처리 체적 내에 전달된 가압된 가스를 사용하여, 대기압의 1배를 초과하는 압력까지 가압하는 단계;
    상기 기판을 400 ℃를 초과하지 않는 어닐링 온도까지 가열하는 단계; 및
    상기 기판을 30초 이상 동안 상기 어닐링 온도로 유지하는 단계를 포함하는, 기판을 처리하는 방법.
  2. 제1항에 있어서,
    상기 제1 처리 챔버를 상기 제2 처리 챔버에 연결하는 이송 챔버를 이용하여 상기 기판을 상기 제1 처리 체적으로부터 상기 제2 처리 체적으로 이송하는 단계를 더 포함하는, 기판을 처리하는 방법.
  3. 제1항에 있어서,
    상기 금속-규소 합금의 금속은 Ti, Ni, Pt, Co, 또는 이들의 조합인, 기판을 처리하는 방법.
  4. 제3항에 있어서,
    상기 금속-규소 합금은, NiXSi(1-X)(X는 0.4 내지 0.6임)의 원자 조성을 갖는 비정질 니켈-규소 합금인, 기판을 처리하는 방법.
  5. 제4항에 있어서,
    상기 기판은 유전체 층을 포함하고, 상기 유전체 층은 상기 유전체 층에 형성된 복수의 개구부들을 갖고, 상기 금속 및 규소 층을 상기 기판 상에 증착시키는 단계는 복수의 NiSi 인터커넥트들을 형성하기 위해 상기 금속 및 규소 층을 상기 복수의 개구부들에 증착시키는 단계를 포함하는, 기판을 처리하는 방법.
  6. 제5항에 있어서,
    상기 제1 타겟의 직경은 200 mm 이하인, 기판을 처리하는 방법.
  7. 제5항에 있어서,
    부동태화 층을 상기 금속 및 규소 층 상에 증착시키는 단계를 더 포함하고, 상기 부동태화 층은 금속 산화물, 금속 질화물, 규소 산화물, 규소 질화물 또는 이들의 조합 중 하나를 포함하는, 기판을 처리하는 방법.
  8. 기판을 처리하는 방법으로서,
    금속 및 규소 층을 복수의 개구가 형성된 기판의 표면 상에 형성하는 단계를 포함하고, 상기 금속 및 규소 층을 기판의 표면 상에 형성하는 단계는:
    제1 스퍼터링 가스를 제1 처리 체적 내로 유동시키는 단계 ― 상기 제1 처리 체적은 제1 처리 챔버의 처리 체적임 ―;
    상기 제1 처리 체적에 배치된 제1 타겟에 전력을 인가하는 단계 ― 상기 제1 타겟은 금속-규소 합금을 포함하고, 상기 제1 타겟의 스퍼터링 표면은 상기 기판의 상기 표면에 대하여 10 ° 내지 50 °로 경사짐 ―;
    상기 제1 타겟의 상기 스퍼터링 표면에 근접한 영역에 제1 플라즈마를 형성하는 단계; 및
    상기 복수의 개구를 적어도 상기 기판의 레벨로 채우도록 상기 금속 및 규소 층을 상기 기판의 표면 상에 증착시키는 단계를 포함하며,
    상기 기판을 처리하는 방법은 제2 처리 체적 내에서 상기 금속 및 규소 층을 어닐링하는 단계를 더 포함하고,
    상기 제2 처리 체적은 제2 처리 챔버의 처리 체적이며, 상기 금속 및 규소 층을 어닐링하는 단계는:
    상기 제2 처리 체적을, 상기 제2 처리 체적 내에 전달된 가압된 가스를 사용하여, 대기압의 1배 초과 내지 10배 사이의 압력까지 가압하는 단계;
    상기 기판을 400 ℃를 초과하지 않는 어닐링 온도까지 가열하는 단계; 및
    상기 기판을 30초 이상 동안 상기 어닐링 온도로 유지하는 단계를 포함하며,
    상기 금속-규소 합금의 금속은 Ti, Ni, Pt, Co, 또는 이들의 조합이고,
    상기 금속-규소 합금은, NiXSi(1-X)(X는 0.4 내지 0.6임)의 원자 조성을 갖는 비정질 니켈-규소 합금이며,
    상기 기판은 유전체 층을 포함하고, 상기 유전체 층은 상기 유전체 층에 형성된 복수의 개구부들을 갖고, 상기 금속 및 규소 층을 상기 기판의 표면 상에 증착시키는 단계는 복수의 NiSi 인터커넥트들을 형성하기 위해 상기 금속 및 규소 층을 상기 복수의 개구부들에 증착시키는 단계를 포함하는, 기판을 처리하는 방법.
  9. 삭제
  10. 제1항에 있어서,
    증착된 상태 그대로의 상기 금속 및 규소 층은 실질적으로 균일한 화학량론을 갖는, 기판을 처리하는 방법.
  11. 제10항에 있어서,
    상기 금속 및 규소 층의 금속은 Ni을 포함하는, 기판을 처리하는 방법.
  12. 제11항에 있어서,
    증착된 상태 그대로의 상기 금속 및 규소 층은 비정질 니켈-규소 합금과 결정질 니켈 실리사이드의 조합을 포함하는, 기판을 처리하는 방법.
  13. 삭제
  14. 제5항에 있어서,
    상기 복수의 인터커넥트들 중 개별 인터커넥트들은 20 nm 미만의 폭, 및 상기 폭의 2배 이상의 높이를 갖는, 기판을 처리하는 방법.
  15. 제14항에 있어서,
    상기 복수의 인터커넥트들은 니켈 모노실리사이드로 형성되고, 200 μohm-cm 이하의 비저항을 갖는, 기판을 처리하는 방법.
KR1020190040236A 2018-04-06 2019-04-05 금속 실리사이드 층들을 형성하는 방법들 및 그로부터 형성된 금속 실리사이드 층들 KR102250627B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862653981P 2018-04-06 2018-04-06
US62/653,981 2018-04-06
US16/366,539 US10916433B2 (en) 2018-04-06 2019-03-27 Methods of forming metal silicide layers and metal silicide layers formed therefrom
US16/366,539 2019-03-27

Publications (2)

Publication Number Publication Date
KR20190117389A KR20190117389A (ko) 2019-10-16
KR102250627B1 true KR102250627B1 (ko) 2021-05-12

Family

ID=66102386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190040236A KR102250627B1 (ko) 2018-04-06 2019-04-05 금속 실리사이드 층들을 형성하는 방법들 및 그로부터 형성된 금속 실리사이드 층들

Country Status (6)

Country Link
US (1) US10916433B2 (ko)
EP (1) EP3550593A1 (ko)
JP (1) JP6867429B2 (ko)
KR (1) KR102250627B1 (ko)
CN (1) CN110349838B (ko)
TW (1) TWI705530B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
KR102585074B1 (ko) 2017-11-11 2023-10-04 마이크로머티어리얼즈 엘엘씨 고압 프로세싱 챔버를 위한 가스 전달 시스템
JP2021503714A (ja) 2017-11-17 2021-02-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧処理システムのためのコンデンサシステム
SG11202008256WA (en) 2018-03-09 2020-09-29 Applied Materials Inc High pressure annealing process for metal containing materials
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US11965236B2 (en) 2018-07-17 2024-04-23 Applied Materials, Inc. Method of forming nickel silicide materials
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11205589B2 (en) 2019-10-06 2021-12-21 Applied Materials, Inc. Methods and apparatuses for forming interconnection structures
KR20220100629A (ko) 2019-11-15 2022-07-15 덴카 주식회사 세라믹 기판, 복합 기판 및 회로 기판 그리고 세라믹 기판의 제조 방법, 복합 기판의 제조 방법, 회로 기판의 제조 방법 및 복수의 회로 기판의 제조 방법
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
JP2021143409A (ja) * 2020-03-13 2021-09-24 日新電機株式会社 スパッタリング装置
JP2022178108A (ja) * 2021-05-19 2022-12-02 ローム株式会社 ガスセンサ及びガスセンサの製造方法
WO2023202793A1 (en) * 2022-04-22 2023-10-26 Oerlikon Surface Solutions Ag, Pfäffikon Coating system and method for semiconductor equipment components

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020098715A1 (en) * 1996-01-22 2002-07-25 Lane Richard H. High-pressure anneal process for integrated circuits
US20090283735A1 (en) * 2008-05-16 2009-11-19 Sandisk 3D Llc Carbon nano-film reversible resistance-switchable elements and methods of forming the same
WO2016111833A1 (en) * 2015-01-09 2016-07-14 Applied Materials, Inc. Direct deposition of nickel silicide nanowire
US20170117379A1 (en) * 2015-10-27 2017-04-27 United Microelectronics Corp. Semiconductor process and semiconductor device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4424101A (en) 1980-11-06 1984-01-03 The Perkin-Elmer Corp. Method of depositing doped refractory metal silicides using DC magnetron/RF diode mode co-sputtering techniques
JPH0521347A (ja) 1991-07-11 1993-01-29 Canon Inc スパツタリング装置
JP3419072B2 (ja) * 1994-04-20 2003-06-23 富士通株式会社 化合物半導体装置の製造方法
JP3296281B2 (ja) 1998-01-22 2002-06-24 日本電気株式会社 スパッタリング装置及びスパッタリング方法
JP2000357699A (ja) 1999-06-16 2000-12-26 Seiko Epson Corp 半導体装置
KR100321561B1 (ko) 1999-11-16 2002-01-23 박호군 휘발 성분이 포함된 다성분 산화물 강유전체 박막의 제조방법
KR100480634B1 (ko) 2002-11-19 2005-03-31 삼성전자주식회사 니켈 살리사이드 공정을 이용한 반도체 소자의 제조방법
US7268065B2 (en) 2004-06-18 2007-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing metal-silicide features
TWI267183B (en) 2004-09-29 2006-11-21 Sanyo Electric Co Semiconductor device and manufacturing method of the same
US8460519B2 (en) * 2005-10-28 2013-06-11 Applied Materials Inc. Protective offset sputtering
JP4983087B2 (ja) 2006-04-27 2012-07-25 富士通セミコンダクター株式会社 成膜方法、半導体装置の製造方法、コンピュータ可読記録媒体、スパッタ処理装置
US20080311711A1 (en) 2007-06-13 2008-12-18 Roland Hampp Gapfill for metal contacts
JP2010168607A (ja) 2009-01-21 2010-08-05 Institute Of National Colleges Of Technology Japan 組成比制御が可能な対向ターゲット式スパッタ装置
JP2012197463A (ja) 2009-07-03 2012-10-18 Canon Anelva Corp 薄膜の成膜方法
JP6325229B2 (ja) 2012-10-17 2018-05-16 株式会社半導体エネルギー研究所 酸化物膜の作製方法
JP6165577B2 (ja) 2013-09-30 2017-07-19 Hoya株式会社 マスクブランクの製造方法及び転写用マスクの製造方法
JP6254823B2 (ja) 2013-11-01 2017-12-27 Ｊｘ金属株式会社 ニッケルシリサイドスパッタリングターゲット及びその製造方法
JP6221710B2 (ja) 2013-12-10 2017-11-01 住友電気工業株式会社 半導体装置の製造方法
US11183375B2 (en) 2014-03-31 2021-11-23 Applied Materials, Inc. Deposition system with multi-cathode and method of manufacture thereof
US10204764B2 (en) * 2014-10-28 2019-02-12 Applied Materials, Inc. Methods for forming a metal silicide interconnection nanowire structure
US20160268127A1 (en) 2015-03-13 2016-09-15 Semiconductor Energy Laboratory Co., Ltd. Oxide and Manufacturing Method Thereof
US10468238B2 (en) 2015-08-21 2019-11-05 Applied Materials, Inc. Methods and apparatus for co-sputtering multiple targets
US9666606B2 (en) 2015-08-21 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102513161B1 (ko) 2016-03-11 2023-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합체 및 트랜지스터
US10388533B2 (en) 2017-06-16 2019-08-20 Applied Materials, Inc. Process integration method to tune resistivity of nickel silicide

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020098715A1 (en) * 1996-01-22 2002-07-25 Lane Richard H. High-pressure anneal process for integrated circuits
US20090283735A1 (en) * 2008-05-16 2009-11-19 Sandisk 3D Llc Carbon nano-film reversible resistance-switchable elements and methods of forming the same
WO2016111833A1 (en) * 2015-01-09 2016-07-14 Applied Materials, Inc. Direct deposition of nickel silicide nanowire
US20170117379A1 (en) * 2015-10-27 2017-04-27 United Microelectronics Corp. Semiconductor process and semiconductor device

Also Published As

Publication number Publication date
CN110349838A (zh) 2019-10-18
US10916433B2 (en) 2021-02-09
TW202002171A (zh) 2020-01-01
JP2019206750A (ja) 2019-12-05
US20190311908A1 (en) 2019-10-10
TWI705530B (zh) 2020-09-21
EP3550593A1 (en) 2019-10-09
JP6867429B2 (ja) 2021-04-28
CN110349838B (zh) 2023-07-28
KR20190117389A (ko) 2019-10-16

Similar Documents

Publication Publication Date Title
KR102250627B1 (ko) 금속 실리사이드 층들을 형성하는 방법들 및 그로부터 형성된 금속 실리사이드 층들
US10651043B2 (en) Process integration method to tune resistivity of nickel silicide
US6562715B1 (en) Barrier layer structure for copper metallization and method of forming the structure
US7416979B2 (en) Deposition methods for barrier and tungsten materials
US7611990B2 (en) Deposition methods for barrier and tungsten materials
KR19980070902A (ko) 저온 통합된 금속화 방법 및 그 장치
JP2001200358A (ja) タングステン、アルミニウム、及び銅アプリケーション用ライナ、バリヤ及び／又はシード層としてのｐｖｄ−ｉｍｐタングステン及び窒化タングステン
TWI723465B (zh) 形成鎳矽化物材料之方法
US7485556B2 (en) Forming metal silicide on silicon-containing features of a substrate
TW201923975A (zh) 半導體結構的形成方法
US20020132473A1 (en) Integrated barrier layer structure for copper contact level metallization
KR20190128741A (ko) 배리어 막 증착 및 처리
US10163699B2 (en) Cu wiring forming method and semiconductor device manufacturing method
US10700006B2 (en) Manufacturing method of nickel wiring
US10014179B2 (en) Methods for forming cobalt-copper selective fill for an interconnect
JP2024508912A (ja) サブトラクティブ金属及びサブトラクティブ金属半導体
US20070125748A1 (en) Method for controlling a thickness of a first layer and method for adjusting the thickness of different first layers
JPWO2011034089A1 (ja) 成膜方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant