KR102187904B1 - 반도체 장치 및 반도체 장치의 구동 방법 - Google Patents

반도체 장치 및 반도체 장치의 구동 방법 Download PDF

Info

Publication number
KR102187904B1
KR102187904B1 KR1020130062423A KR20130062423A KR102187904B1 KR 102187904 B1 KR102187904 B1 KR 102187904B1 KR 1020130062423 A KR1020130062423 A KR 1020130062423A KR 20130062423 A KR20130062423 A KR 20130062423A KR 102187904 B1 KR102187904 B1 KR 102187904B1
Authority
KR
South Korea
Prior art keywords
switch
transistor
wiring
terminal
voltage
Prior art date
Application number
KR1020130062423A
Other languages
English (en)
Other versions
KR20130135774A (ko
Inventor
하지메 기무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20130135774A publication Critical patent/KR20130135774A/ko
Application granted granted Critical
Publication of KR102187904B1 publication Critical patent/KR102187904B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Abstract

본 발명은 문턱 전압의 편차의 영향을 저감시킨다.
SW1의 한쪽 전극이 제 1 배선에 접속되고, SW1의 다른 쪽 전극이 SW2의 한쪽 전극, 제 2 용량 소자의 한쪽 전극, 및 트랜지스터의 게이트 전극에 접속되고, SW2의 다른 쪽 전극이 SW3의 한쪽 전극 및 제 1 용량 소자의 한쪽 전극에 접속되고, SW3의 다른 쪽 전극이 제 2 용량 소자의 다른 쪽 전극 및 SW4의 한쪽 전극에 접속되고, SW4의 다른 쪽 전극이 트랜지스터의 소스 전극 및 SW5의 한쪽 전극에 접속되고, SW5의 다른 쪽 전극이 제 1 용량 소자의 다른 쪽 전극, 발광 소자의 애노드 전극, 및 SW6의 한쪽 전극에 접속되고, SW6의 다른 쪽 전극이 제 4 배선에 접속되고, 발광 소자의 캐소드 전극이 제 3 배선에 접속되고, 트랜지스터의 드레인 전극이 제 2 배선에 접속된 화소 회로 구성으로 한다.

Description

반도체 장치 및 반도체 장치의 구동 방법{SEMICONDUCTOR DEVICE AND METHOD FOR DRIVING SEMICONDUCTOR DEVICE}
본 발명의 일 형태는 반도체 장치, 표시 장치, 발광 장치, 및 그들의 구동 방법 또는 제조 방법에 관한 것이다. 특히 부하에 전류를 공급하는 기능을 갖는 반도체 장치, 표시 장치, 및 발광 장치에 관한 것이다. 또는, 특히 부하에 공급하는 전류를 트랜지스터에 의하여 제어하는 기능이 구비된 반도체 장치, 표시 장치, 및 발광 장치에 관한 것이다. 또는, 특히 신호에 따라 휘도가 변화되는 표시 소자를 사용하여 형성된 화소나, 상기 화소를 구동시키는 신호선 구동 회로나 주사선 구동 회로를 포함한 표시 장치 및 발광 장치에 관한 것이다. 또는 그들의 구동 방법이나 제조 방법에 관한 것이다. 또한, 이 표시 장치를 표시부에 갖는 전자 기기에 관한 것이다.
근년에 들어, 화소에 일렉트로루미네선스(EL: Electro Luminescence) 등의 발광 소자가 사용된 자발광(自發光)형의 표시 장치나 발광 장치 등이 주목을 받고 있다. 이와 같은 자발광형의 표시 장치에 사용되는 발광 소자로서 유기 EL 소자나 무기 EL 소자 등이 알려져 있다. 이들 발광 소자는 스스로 발광하기 때문에 액정 소자가 사용된 표시 장치보다 표시 화상의 시인(視認)성이 높다. 또한, 백 라이트가 불필요하거나 응답 속도가 빠른 등 이점도 있다. 또한, 발광 소자의 휘도는 상기 소자에 흐르는 전류값에 따라 제어되는 경우가 많다.
또한, 발광 소자의 발광을 제어하는 트랜지스터가 화소마다 제공된 액티브 매트릭스형 표시 장치의 개발이 진행되고 있다. 액티브 매트릭스형 표시 장치는 패시브 매트릭스형 표시 장치로는 곤란한 고정세 표시나 대화면 표시가 가능할 뿐만 아니라 패시브 매트릭스형 표시 장치보다 낮은 소비 전력으로 동작하는 등 이점을 갖는다.
도 14는 종래의 액티브 매트릭스형 표시 장치의 화소 구성의 일례를 도시한 것이다(특허문헌 1 참조). 도 14에 도시된 화소는 제 1 트랜지스터(11), 제 2 트랜지스터(12), 용량 소자(13), 및 발광 소자(14)를 갖고, 제 1 트랜지스터(11)는 신호선(15) 및 주사선(16)에 접속되어 있다. 또한, 제 2 트랜지스터(12)의 소스 전극 및 드레인 전극 중 한쪽 및 용량 소자(13)의 한쪽 전극에는 전원 전위 Vdd가 공급된다.
이와 다른 일례로서 특허문헌 2에는 도 15에 도시된 화소 구성 및 그 동작 방법이 제안되어 있다. 도 15에 도시된 화소는 제 1 트랜지스터(21), 제 2 트랜지스터(22), 용량 소자(23), 및 발광 소자(24)를 갖고, 제 1 트랜지스터(21)는 신호선(25) 및 주사선(26)에 접속되어 있다. 또한, 구동용 트랜지스터인 제 2 트랜지스터(22)는 n채널형 트랜지스터이며 상기 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에는 그라운드 전위가 공급되고, 발광 소자(24)의 캐소드에는 Vca가 공급된다.
도 16은 이 화소의 동작을 설명하기 위한 타이밍 차트를 나타낸 것이다. 도 16에서 1프레임 기간은 초기화 기간(31), 문턱 전압(Vth) 기록 기간(32), 데이터 기록 기간(33), 및 발광 기간(34)으로 분할되어 있다. 또한, 1프레임 기간은 한 화면분의 화상을 표시하는 기간에 상당하고, 초기화 기간, 문턱 전압(Vth) 기록 기간, 및 데이터 기록 기간을 합쳐 어드레스 기간이라고 부른다.
특허문헌 3에도 화소의 다른 일례가 개시(開示)되어 있다.
일본국 특개평8-234683호 공보 일본국 특개2004-295131호 공보 일본국 특개2004-280059호 공보
이상을 감안하여 본 발명의 일 형태는 반도체 장치, 발광 장치, 또는 질이 높은 표시를 행하는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 반도체 장치, 발광 장치, 또는 편차가 적은 표시를 행하는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 트랜지스터의 특성 편차의 영향이 억제된 반도체 장치, 발광 장치, 또는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 트랜지스터의 특성의 열화의 영향이 억제된 반도체 장치, 발광 장치, 또는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 트랜지스터의 문턱 전압의 편차로 인한 휘도 얼룩이 억제된 반도체 장치, 발광 장치, 또는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 트랜지스터의 이동도의 편차로 인한 휘도 얼룩이 억제된 반도체 장치, 발광 장치, 또는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 트랜지스터가 노멀리-온형이더라도 정상적으로 동작하는 반도체 장치, 발광 장치, 또는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 트랜지스터가 노멀리-온형이더라도 트랜지스터의 문턱 전압을 취득할 수 있는 반도체 장치, 발광 장치, 또는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 소비 전력이 적은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 데이터 전위에 의하여 지정된 휘도로부터의 편차가 적은 화소 구성, 반도체 장치, 및 표시 장치를 얻는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 트랜지스터의 문턱 전압의 편차에 기인하는 전류값 편차를 억제하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 적은 트랜지스터로 원하는 회로를 실현할 수 있는 반도체 장치, 발광 장치, 또는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 적은 배선으로 원하는 회로를 실현할 수 있는 반도체 장치, 발광 장치, 또는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 발광 소자의 열화의 영향이 억제된 반도체 장치, 발광 장치, 또는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 적은 공정으로 제조되는 반도체 장치, 발광 장치, 또는 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또한, 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한, 본 발명의 일 형태는 상술한 과제 모두를 해결할 필요는 없는 것으로 한다. 또한, 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명확해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 외의 과제가 추출될 수 있다.
본 명세서에 개시된 발명의 일 형태는 비디오 신호에 문턱 전압을 가산하는(또는 문턱 전압에 비디오 신호를 가산하는) 문턱 전압 보정형의 화소 회로에 관한 것이다.
본 명세서에 개시된 본 발명의 일 형태는 제 1 스위치, 제 2 스위치, 제 3 스위치, 제 4 스위치, 제 5 스위치, 제 6 스위치와, 제 1 용량 소자, 제 2 용량 소자와, 트랜지스터와, 부하를 갖고, 제 1 스위치의 한쪽 전극은 제 1 배선에 전기적으로 접속되고, 제 1 스위치의 다른 쪽 전극은 제 2 스위치의 한쪽 전극, 제 2 용량 소자의 한쪽 전극, 및 트랜지스터의 게이트 전극에 전기적으로 접속되고, 제 2 스위치의 다른 쪽 전극은 제 3 스위치의 한쪽 전극 및 제 1 용량 소자의 한쪽 전극에 전기적으로 접속되고, 제 3 스위치의 다른 쪽 전극은 제 2 용량 소자의 다른 쪽 전극 및 제 4 스위치의 한쪽 전극에 전기적으로 접속되고, 제 4 스위치의 다른 쪽 전극은 트랜지스터의 소스 전극 및 제 5 스위치의 한쪽 전극에 전기적으로 접속되고, 제 5 스위치의 다른 쪽 전극은 제 1 용량 소자의 다른 쪽 전극, 부하의 제 1 단자, 및 제 6 스위치의 한쪽 전극에 전기적으로 접속되고, 제 6 스위치의 다른 쪽 전극은 제 4 배선에 전기적으로 접속되고, 부하의 제 2 단자는 제 3 배선에 전기적으로 접속되고, 트랜지스터의 드레인 전극은 제 2 배선에 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 장치이다.
또한, 본 명세서에 개시된 본 발명의 다른 일 형태는 제 1 스위치, 제 2 스위치, 제 3 스위치, 제 4 스위치, 제 5 스위치, 제 6 스위치와, 제 1 용량 소자, 제 2 용량 소자와, 트랜지스터와, 부하를 갖고, 제 1 스위치의 한쪽 전극은 제 1 배선에 전기적으로 접속되고, 제 1 스위치의 다른 쪽 전극은 제 2 스위치의 한쪽 전극, 제 2 용량 소자의 한쪽 전극, 및 트랜지스터의 게이트 전극에 전기적으로 접속되고, 제 2 스위치의 다른 쪽 전극은 제 3 스위치의 한쪽 전극 및 제 1 용량 소자의 한쪽 전극에 전기적으로 접속되고, 제 3 스위치의 다른 쪽 전극은 제 2 용량 소자의 다른 쪽 전극 및 제 4 스위치의 한쪽 전극에 전기적으로 접속되고, 제 4 스위치의 다른 쪽 전극은 트랜지스터의 소스 전극, 발광 장치의 애노드 전극, 및 상기 제 5 스위치의 한쪽 전극에 전기적으로 접속되고, 제 5 스위치의 다른 쪽 전극은 제 1 용량 소자의 다른 쪽 전극 및 제 6 스위치의 한쪽 전극에 전기적으로 접속되고, 제 6 스위치의 다른 쪽 전극은 제 4 배선에 전기적으로 접속되고, 부하의 제 1 단자는 제 3 배선에 전기적으로 접속되고, 트랜지스터의 드레인 전극은 제 2 배선에 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 장치이다.
상기 구성에 있어서 제 3 배선과 제 4 배선은 전기적으로 접속되어도 좋고, 전위가 같아도 좋다. 즉, 제 3 배선과 제 4 배선은 동일한 배선이어도 좋다.
또한, 제 1 배선은 영상 신호를 공급하는 기능을 갖고, 제 2 배선은 제 1 전원 전압을 공급하는 기능을 갖고, 제 3 배선은 캐소드 전압을 공급하는 기능을 갖고, 제 4 배선은 제 2 전원 전압을 공급하는 기능을 가질 수 있다. 따라서, 제 1 배선에 영상 신호가 공급되고, 제 2 배선에 제 1 전원 전압이 공급되고, 제 3 배선에 캐소드 전압이 공급되고, 제 4 배선에 제 2 전원 전압이 공급된다.
상기 트랜지스터는 n채널형 트랜지스터이며 채널 형성 영역에 산화물 반도체, 비정질 실리콘, 미결정 실리콘, 다결정 실리콘 등을 사용할 수 있다.
또한, 상기 제 1 내지 제 6 스위치로서 트랜지스터를 사용할 수 있다.
또한, 본 발명의 다른 일 형태는 상술한 반도체 장치와 발광 소자를 갖는 표시 장치이다. 또한, 본 발명의 다른 일 형태는 상술한 반도체 장치 또는 상술한 표시 장치와, 터치 패널 및/또는 FPC를 갖는 표시 모듈이다. 또한, 상기 표시 장치 또는 상기 표시 모듈과 조작 스위치, 안테나, 및/또는 센서를 갖는 전자 기기이다.
또한, 본 명세서에서 사용하는 도면에서는 크기, 층의 두께, 또는 영역이 명료화를 위하여 과장되어 있는 경우가 있다. 따라서, 반드시 도면에 나타낸 스케일에 한정되지 않는다.
또한, 본 명세서에서 사용하는 도면은 이상적인 예를 모식적으로 도시한 것이기 때문에 형상 또는 값 등은 도면에 도시된 것에 한정되지 않는다. 예를 들어, 제조 기술에 따라 생기는 형상의 편차, 오차로 인한 형상의 편차, 노이즈에 기인하는 신호, 전압, 또는 전류의 편차, 또는 타이밍의 어긋남으로 인한 신호, 전압, 또는 전류의 편차 등이 포함될 수 있다.
또한, 특정의 실시형태 또는 실시예를 설명하는 데 전문 용어를 사용하는 경우가 있지만 본 발명의 일 형태는 전문 용어 때문에 한정하여 해석되는 것은 아니다.
또한, 정의되어 있지 않은 문언(전문 용어 또는 학술 용어 등 과학 기술 문언을 포함함)은 통상의 당업자가 이해할 수 있는 일반적인 의미와 같은 의미로 사용된다. 사전 등에 정의되어 있는 문언은 관련 기술 배경과의 모순이 없는 의미로 해석되는 것이 바람직하다.
본 발명의 일 형태에 의하여 트랜지스터의 문턱 전압의 편차에 기인하는 전류값 편차를 억제할 수 있다. 그러므로, 발광 소자를 비롯한 부하에 원하는 전류를 공급할 수 있다. 특히, 부하로서 발광 소자를 사용하는 경우에 표시 화상의 휘도 얼룩이 적고 1프레임 기간에서 발광 기간이 차지하는 비율이 높은 표시 장치를 제공할 수 있다. 또한, 열화된 발광 소자에도 원하는 전류를 공급할 수 있어, 발광 소자의 열화에 기인하는 표시 화상의 휘도 저하가 적은 표시 장치를 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여 반도체 장치, 발광 장치, 또는 질이 높은 표시를 행하는 표시 장치를 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여 반도체 장치, 발광 장치, 또는 편차가 적은 표시를 행하는 표시 장치를 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여 적은 트랜지스터로 원하는 회로를 실현할 수 있는 반도체 장치, 발광 장치, 또는 표시 장치를 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여 적은 배선으로 원하는 회로를 실현할 수 있는 반도체 장치, 발광 장치, 또는 표시 장치를 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여 발광 소자의 열화의 영향이 억제된 반도체 장치, 발광 장치, 또는 표시 장치를 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여 적은 공정으로 제조되는 반도체 장치, 발광 장치, 또는 표시 장치를 제공할 수 있다.
도 1은 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 2a 및 도 2b는 본 발명의 일 형태에 따른 화소 회로 및 그 동작을 설명하는 도면.
도 3a 및 도 3b는 본 발명의 일 형태에 따른 화소 회로 및 그 동작을 설명하는 도면.
도 4a 및 도 4b는 본 발명의 일 형태에 따른 화소 회로 및 그 동작을 설명하는 도면.
도 5a 및 도 5b는 본 발명의 일 형태에 따른 화소 회로 및 그 동작을 설명하는 도면.
도 6a 및 도 6b는 본 발명의 일 형태에 따른 화소 회로 및 그 동작을 설명하는 도면.
도 7은 본 발명의 일 형태에 따른 화소 회로의 동작을 설명하는 타이밍 차트.
도 8은 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 9는 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 10은 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 11은 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 12는 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 13은 트랜지스터의 전압-전류 특성의 모델도.
도 14는 종래 기술의 화소 구성을 설명하는 도면.
도 15는 종래 기술의 화소 구성을 설명하는 도면.
도 16은 종래 기술에 따른 화소의 동작을 설명하기 위한 타이밍 차트.
도 17은 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 18a 내지 도 18e는 본 발명의 일 형태에 따른 반도체층의 일례를 나타낸 도면.
도 19는 본 발명의 일 형태에 따른 반도체층의 일례를 나타낸 도면.
도 20은 본 발명의 일 형태에 따른 반도체층의 일례를 나타낸 도면.
도 21a 및 도 21b는 본 발명의 일 형태에 따른 반도체층의 일례를 나타낸 도면.
도 22a 및 도 22b는 본 발명의 일 형태에 따른 표시 패널의 일례를 나타낸 도면.
도 23a 내지 도 23h는 본 발명의 일 형태에 따른 표시 장치가 적용될 수 있는 전자 기기를 설명하는 도면.
도 24a 내지 도 24h는 본 발명의 일 형태에 따른 표시 장치가 적용될 수 있는 전자 기기를 설명하는 도면.
도 25는 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 26은 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 27은 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 28은 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 29는 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 30은 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 31은 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 32는 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 33은 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 34는 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 35는 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 36a 및 도 36b는 반도체 장치의 예를 설명하기 위한 도면.
도 37은 표시 모듈의 예를 설명하기 위한 도면.
도 38은 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 39는 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 40은 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 41은 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 42는 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
도 43은 본 발명의 일 형태에 따른 화소 회로를 설명하는 도면.
이하에서는 실시형태에 대하여 도면을 참조하여 설명한다. 다만, 실시형태는 많은 다른 형태로 실시될 수 있고 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있는 것은 당업자이면 용이하게 이해할 수 있다. 따라서, 본 발명은 본 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에서 본 발명의 구성을 설명함에 있어서 같은 것을 가리키는 부호는 다른 도면간에서 공통적으로 사용하고, 동일한 부분 또는 같은 기능을 갖는 부분에 대한 자세한 설명은 생략한다.
또한, 한 실시형태에 기재된 내용(일부라도)은 그 실시형태에 기재된 다른 내용(일부라도) 및/또는 하나 또는 복수의 다른 실시형태에 기재된 내용(일부라도)에 적용이 가능하고 서로 조합 또는 치환 등이 가능하다.
또한, 한 실시형태에서 사용한 도면(일부라도)의 구성은 그 도면의 다른 부분의 구성, 그 실시형태에서 사용한 다른 도면(일부라도)의 구성, 및/또는 하나 또는 복수의 다른 실시형태에서 사용한 도면(일부라도)의 구성과 조합될 수 있다.
또한, X와 Y가 접속되어 있음을 명시적으로 기재하는 경우는 X와 Y가 전기적으로 접속되어 있는 경우와, X와 Y가 기능적으로 접속되어 있는 경우와, X와 Y가 직접 접속되어 있는 경우를 포함하는 것으로 한다. 여기서, X와 Y는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다. 따라서, 소정의 접속 관계 예를 들어, 도면 또는 문장으로 나타낸 접속 관계에 한정되지 않고 도면 또는 문장으로 나타낸 접속 관계 외의 것도 포함하는 것으로 한다.
X와 Y가 전기적으로 접속되어 있는 경우의 일례로서는, X와 Y의 전기적인 접속을 가능하게 하는 소자(예를 들어, 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)가 X와 Y 사이에 하나 이상 접속되어 있는 경우를 들 수 있다. 또한, 스위치는 온 상태와 오프 상태가 제어된다. 즉, 스위치는 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어 전류를 흘릴지 여부를 제어하는 기능을 갖는다. 또는, 스위치는 전류를 흘리는 경로를 선택하여 전환하는 기능을 갖는다.
X와 Y가 기능적으로 접속되어 있는 경우의 일례로서는, X와 Y의 기능적인 접속을 가능하게 하는 회로(예를 들어, 논리 회로(인버터, NAND 회로, NOR 회로 등), 신호 변환 회로(DA 변환 회로, AD 변환 회로, 감마 보정 회로 등), 전위 레벨 변환 회로(전원 회로(승압 회로, 강압 회로 등), 신호의 전위 레벨을 바꾸는 레벨 시프터 회로 등), 전압원, 전류원, 전환 회로, 증폭 회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로, 연산 증폭기, 차동 증폭 회로, 소스 폴로어 회로, 버퍼 회로 등), 신호 생성 회로, 기억 회로, 제어 회로 등)가 X와 Y 사이에 하나 이상 접속되어 있는 경우를 들 수 있다. 또한, 일례로서, X와 Y 사이에 다른 회로가 존재하더라도 X로부터 출력된 신호가 Y로 전달된다면 X와 Y는 기능적으로 접속되어 있는 것으로 한다.
또한, X와 Y가 접속되어 있음을 명시적으로 기재하는 경우는 X와 Y가 전기적으로 접속되어 있는 경우와, X와 Y가 기능적으로 접속되어 있는 경우와, X와 Y가 직접 접속되어 있는 경우를 포함하는 것으로 한다. 즉, 전기적으로 접속되어 있음을 명시적으로 기재하는 경우는 단순히 접속된다고만 명시적으로 기재된 경우와 같은 것을 말하는 것으로 한다.
또한, 회로도 상에서는 독립되어 있는 구성 요소들이 전기적으로 접속된 것처럼 도시된 경우에도 실제로는 예를 들어, 배선의 일부가 전극으로서도 기능하는 경우 등, 하나의 도전층이 배선 및 전극과 같은 복수의 구성 요소의 기능을 아울러 갖는 경우도 있다. 본 명세서에서 '전기적으로 접속'이란, 이와 같은 하나의 도전층이 복수의 구성 요소의 기능을 아울러 갖는 경우도 그 범주에 포함된다.
또한, 본 명세서 등에서는 능동 소자(트랜지스터, 다이오드 등), 수동 소자(용량 소자, 저항 소자 등) 등이 갖는 모든 단자에 관하여, 그 접속 대상이 특정되지 않더라도, 당업자이면 발명의 일 형태를 구성하는 것이 가능한 경우가 있다. 특히, 단자의 접속 대상으로서 복수의 형태가 상정될 수 있는 경우에는 그 단자의 접속 대상을 특정의 개소에 한정할 필요는 없다. 따라서, 능동 소자(트랜지스터, 다이오드 등), 수동 소자(용량 소자, 저항 소자 등) 등이 갖는 일부의 단자에 관해서만 그 접속 대상을 특정함으로써 발명의 일 형태를 구성하는 것이 가능한 경우가 있다.
또한, 본 명세서 등에서는 어떤 회로에 관하여 적어도 접속 대상을 특정하기만 하면 당업자이면 발명을 특정하는 것이 가능한 경우가 있다. 또는, 어떤 회로에 관하여 적어도 기능을 특정하기만 하면 당업자이면 발명을 특정하는 것이 가능한 경우가 있다. 따라서, 어떤 회로에 관하여 기능을 특정하지 않더라도 접속 대상을 특정하기만 하면 발명의 일 형태로서 개시되어 있는 것이고 발명의 일 형태를 구성하는 것이 가능하다. 또는, 어떤 회로에 관하여 접속 대상을 특정하지 않더라도 기능을 특정하기만 하면 발명의 일 형태로서 개시되어 있는 것이고 발명의 일 형태를 구성하는 것이 가능하다.
또한, 명세서에 있어서 도면이나 문장으로 규정되지 않은 내용에 관하여, 그 내용을 제외하는 것을 규정한 발명을 구성할 수 있다. 또는, 어떤 값에 관하여, 상한값과 하한값 등으로 나타낸 수치 범위가 기재된 경우, 그 범위를 임의로 좁힘으로써, 또는 그 범위 내의 한 점을 제외함으로써 그 범위의 일부를 제외하고 발명을 규정할 수 있다. 이들에 의하여 예를 들어, 종래 기술이 본 발명의 기술적 범위 내에 들어가지 않는 것을 규정할 수 있다.
구체적인 예로서는, 어떤 회로에 관하여 제 1 내지 제 5 트랜지스터를 사용한 회로도가 기재된 경우, 그 회로가 제 6 트랜지스터를 갖지 않음을 규정하고 발명을 구성할 수 있다. 또는, 그 회로가 용량 소자를 갖지 않음을 규정하고 발명을 구성할 수 있다. 또한, 그 회로가 어떤 특정의 접속 구조를 갖는 제 6 트랜지스터를 갖지 않음을 규정하고 발명을 구성할 수 있다. 또는, 그 회로가 어떤 특정의 접속 구조를 갖는 용량 소자를 갖지 않음을 규정하고 발명을 구성할 수 있다. 예를 들어, 게이트가 제 3 트랜지스터의 게이트에 접속된 제 6 트랜지스터를 갖지 않음을 규정하고 발명을 구성하는 것이 가능하다. 또는, 예를 들어, 제 1 전극이 제 3 트랜지스터의 게이트에 접속된 용량 소자를 갖지 않음을 규정하고 발명을 규정하는 것이 가능하다.
다른 구체적인 예로서는 어떤 값에 관하여 예를 들어, '어떤 전압이 3V 이상 10V 이하인 것이 바람직하다'라고 기재된 경우, 예를 들어, 어떤 전압이 -2V 이상 1V 이하인 경우를 제외함을 규정하고 발명을 구성하는 것이 가능하다. 또는, 예를 들어, 어떤 전압이 13V 이상인 경우를 제외함을 규정하고 발명을 구성하는 것이 가능하다. 또한, 예를 들어, 그 전압이 5V 이상 8V 이하임을 규정하고 발명을 구성하는 것도 가능하다. 또한, 예를 들어, 그 전압이 대략 9V임을 규정하고 발명을 구성하는 것도 가능하다. 또한, 예를 들어, 그 전압이 3V 이상 10V 이하이지만 9V인 경우를 제외함을 규정하고 발명을 구성하는 것도 가능하다.
다른 구체적인 예로서는 어떤 값에 관하여 예를 들어, '어떤 전압이 10V인 것이 바람직하다'라고 기재된 경우, 예를 들어, 어떤 전압이 -2V 이상 1V 이하인 경우를 제외함을 규정하고 발명을 구성하는 것이 가능하다. 또는, 예를 들어, 어떤 전압이 13V 이상인 경우를 제외함을 규정하고 발명을 구성하는 것이 가능하다.
다른 구체적인 예로서는 어떤 물질의 성질에 관하여 예를 들어, '어떤 막은 절연막이다'라고 기재된 경우, 예를 들어, 그 절연막이 유기 절연막인 경우를 제외함을 규정하고 발명을 구성하는 것이 가능하다. 또는, 예를 들어 그 절연막이 무기 절연막인 경우를 제외함을 규정하고 발명을 구성하는 것이 가능하다.
다른 구체적인 예로서는 어떤 적층 구조에 관하여 예를 들어, 'A와 B 사이에 어떤 막이 제공되어 있다'라고 기재된 경우, 예를 들어 그 막이 4층 이상의 적층막인 경우를 제외함을 규정하고 발명을 구성하는 것이 가능하다. 또는, 예를 들어, A와 그 막 사이에 도전막이 제공되어 있는 경우를 제외함을 규정하고 발명을 구성하는 것이 가능하다.
(실시형태 1)
본 발명의 일 형태는 발광 소자를 갖는 화소로서뿐만 아니라 다양한 회로로서 사용될 수 있다. 예를 들어, 아날로그 회로로서 사용될 수 있다. 또는, 전류원으로서의 기능을 갖는 회로로서 사용될 수 있다. 본 실시형태에서는 일례로서 본 발명의 일 형태에 따른 반도체 장치의 화소의 구성, 및 그 동작 방법에 대하여 설명한다.
도 1은 본 발명의 일 형태에 따른 반도체 장치의 화소 구성의 일례를 도시한 회로도이다. 상기 화소는 배선(101), 배선(102), 배선(103), 배선(104), 스위치(121), 스위치(122), 스위치(123), 스위치(124), 스위치(125), 스위치(126), 용량 소자(141), 용량 소자(142), 트랜지스터(150), 및 발광 소자(160)를 갖는다.
또한, 배선(101)은 영상 신호를 공급하는 기능, 또는 전달하는 기능을 갖는다. 일례로서, Vsig는 영상 신호 및/또는 아날로그 신호이다. 다만, 본 발명의 실시형태의 일 형태는 이에 한정되지 않고 Vsig는 일정한 전위이어도 좋다. 또는, 배선(101)은 프리 차지 신호를 공급하는 기능, 또는 전달하는 기능을 갖는다. 배선(101)은 전압 V1을 공급하는 기능, 또는 전달하는 기능을 갖는다.
또한, 배선(102)은 전원 전압을 공급하는 기능, 또는 전달하는 기능을 갖는다. 또는, 배선(102)은 역방향 바이어스 전압을 공급하는 기능, 또는 전달하는 기능을 갖는다. 또한, 배선(102)의 전위는 일정한 전위인 것이 바람직하지만, 본 발명의 실시형태의 일 형태는 이에 한정되지 않기 때문에 펄스 신호와 같이 변동되어도 좋다. 예를 들어, 배선(102)의 전위는 부하에 순방향 바이어스 전압뿐만 아니라 역방향 바이어스 전압이 인가되는 전위이어도 좋다. 또는, 배선(102)은 트랜지스터(150)에 전류를 공급하는 기능을 갖는다. 또는, 배선(102)은 부하나 발광 소자에 전류를 공급하는 기능을 갖는다. 또는, 배선(102)은 전원선으로서의 기능을 갖는다. 또는, 배선(102)은 전류 공급선으로서의 기능을 갖는다.
또한, 배선(103)은 캐소드 전압을 공급하는 기능, 또는 전달하는 기능을 갖는다. 또는, 배선(103)은 초기화 전압을 공급하는 기능, 또는 전달하는 기능을 갖는다. 또는, 배선(103)은 H 신호, 또는 L 신호를 공급하는 기능, 또는 전달하는 기능을 갖는다. 또한, 배선(103)의 전위는 일정한 전위인 것이 바람직하지만, 본 발명의 실시형태의 일 형태는 이에 한정되지 않기 때문에 펄스 신호와 같이 변동되어도 좋다.
또한, 배선(104)은 전원 전압을 공급하는 기능, 또는 전달하는 기능을 갖는다. 또한, 트랜지스터(150)가 n채널형인 경우, 배선(104)은 배선(102)보다 낮은 전위를 가질 수 있다. 반대로 트랜지스터(150)가 p채널형인 경우, 배선(104)은 배선(102)보다 높은 전위를 가질 수 있다. 또한, 배선(104)의 전위는 일정한 전위인 것이 바람직하지만, 본 발명의 실시형태의 일 형태는 이에 한정되지 않기 때문에 펄스 신호와 같이 변동되어도 좋다.
또한, 도 28에 도시된 바와 같이 배선(101), 배선(102), 배선(103), 배선(104)은 회로(9101), 회로(9102), 회로(9103), 회로(9104)에 각각 접속되어 있어도 좋다.
여기서, 회로(9101), 회로(9102), 회로(9103), 회로(9104)는 신호나 일정한 전압을 공급하는 기능을 갖는다. 또한, 회로(9101), 회로(9102), 회로(9103), 회로(9104)는 구조가 같은 회로들이어도 좋고 다른 회로들이어도 좋다. 회로(9101), 회로(9102), 회로(9103), 회로(9104)의 예로서는 전원 회로, 펄스 출력 회로, 게이트 드라이버 회로 등이 있다.
또한, 트랜지스터(150)는 예를 들어, 적어도 전류원으로서의 기능을 갖는다. 따라서, 예를 들어 트랜지스터(150)는 트랜지스터(150)의 소스와 드레인 사이에 인가되는 전압의 크기가 변화되더라도 대략 일정한 전류를 공급하는 기능을 갖는다. 또는, 예를 들어 트랜지스터(150)는 발광 소자(160)의 전위가 변화되더라도 발광 소자(160)에 대략 일정한 전류를 공급하는 기능을 갖는다. 또는, 예를 들어 트랜지스터(150)는 배선(102)의 전위가 변화되더라도 대략 일정한 전류를 공급하는 기능을 갖는다.
다만, 본 발명의 실시형태의 일 형태는 이에 한정되지 않고 트랜지스터(150)는 전류원으로서의 기능을 갖지 않아도 좋다. 예를 들어, 트랜지스터(150)는 스위치로서의 기능을 가질 수 있다.
또한, 전류원과는 다른 전원으로서 전압원이 있다. 전압원은 그에 접속된 회로에 흐르는 전류가 변화되더라도 일정한 전압을 공급하는 기능을 갖는다. 따라서, 전압원도 전류원도, 전압과 전류를 공급하는 기능을 갖지만 무엇이 변화되더라도 일정한 무엇을 공급하는 기능을 갖는지라는 점에서 다른 기능을 갖는 것이다. 전류원은 양단의 전압이 변화되더라도 일정한 전류를 공급하는 기능을 갖고, 전압원은 전류가 변화되더라도 일정한 전압을 공급하는 기능을 갖는다.
또한, 용량 소자(141) 또는/및 용량 소자(142)의 용량값은 트랜지스터(150)의 게이트의 기생 용량의 용량값보다 큰 것이 바람직하고, 바람직하게는 2배 이상, 더 바람직하게는 5배 이상이 적합하다. 또는, 용량 소자(141) 또는/및 용량 소자(142)의 전극의 면적은 트랜지스터(150)의 채널의 면적보다 큰 것이 바람직하고, 바람직하게는 2배 이상, 더 바람직하게는 5배 이상이 적합하다. 또는, 용량 소자(141) 또는/및 용량 소자(142)의 전극의 면적은 트랜지스터(150)의 게이트 전극의 면적보다 큰 것이 바람직하고, 바람직하게는 2배 이상, 더 바람직하게는 5배 이상이 적합하다. 이로써, Vsig가 입력되고 용량 소자(141) 또는/및 용량 소자(142)와 트랜지스터의 게이트 용량으로 전압이 분할될 때 용량 소자(141) 또는/및 용량 소자(142)의 전압이 감소되는 것을 저감시킬 수 있다. 다만, 본 발명의 실시형태의 일 형태는 이에 한정되지 않는다.
또한, 용량 소자(142)의 용량값은 용량 소자(141)의 용량값과 같거나 그보다 큰 것이 바람직하다. 용량 소자(142)의 용량값은 용량 소자(141)의 용량값과의 차이가 ±20% 이하, 더 바람직하게는 ±10% 이하인 것이 바람직하다. 또는, 용량 소자(142)의 전극의 면적은 용량 소자(141)의 전극의 면적과 같거나 그보다 큰 것이 바람직하다. 상술한 바와 같이 함으로써 같은 레이아웃 면적 내에서 최적의 동작을 수행할 수 있다. 다만, 본 발명의 실시형태의 일 형태는 이에 한정되지 않는다.
스위치(121)의 한쪽 전극은 배선(101)에 접속되고, 스위치(121)의 다른 쪽 전극은 스위치(122)의 한쪽 전극, 용량 소자(142)의 한쪽 전극, 및 트랜지스터(150)의 게이트 전극에 접속되고, 스위치(122)의 다른 쪽 전극은 스위치(123)의 한쪽 전극 및 용량 소자(141)의 한쪽 전극에 접속되고, 스위치(123)의 다른 쪽 전극은 용량 소자(142)의 다른 쪽 전극 및 스위치(124)의 한쪽 전극에 접속되고, 스위치(124)의 다른 쪽 전극은 트랜지스터(150)의 소스 전극 및 스위치(125)의 한쪽 전극에 접속되고, 스위치(125)의 다른 쪽 전극은 용량 소자(141)의 다른 쪽 전극, 발광 소자(160)의 애노드 전극, 및 스위치(126)의 한쪽 전극에 접속되고, 스위치(126)의 다른 쪽 전극은 배선(104)에 접속되고, 발광 소자(160)의 캐소드 전극은 배선(103)에 접속되고, 트랜지스터(150)의 드레인 전극은 배선(102)에 접속되어 있다.
또한, 도 8에 도시된 바와 같이 도 1의 회로 구성에서의 배선(104)이 배선(103)을 겸하는 구성으로 하여도 좋다. 이로써 배선의 개수를 줄일 수 있다.
또한, 도 1 등에 도시된 회로 구성은 일례이므로 트랜지스터를 추가로 제공하는 것이 가능하다. 반대로 도 1 등에 도시된 각 노드에 트랜지스터, 스위치, 수동 소자 등을 추가로 제공하지 않아도 좋다. 예를 들어, 각 노드에 직접적으로 접속되는 트랜지스터를 추가로 제공하지 않아도 좋다. 따라서, 예를 들어 어떤 노드에 직접적으로 접속되는 트랜지스터를 트랜지스터(150)만으로 하여 다른 트랜지스터가 그 노드에 직접적으로 접속되지 않은 구성으로 할 수 있다.
본 실시형태에서 트랜지스터의 게이트-소스 사이의 전압을 Vgs, 드레인-소스 사이의 전압을 Vds, 문턱 전압을 Vth, 용량 소자(141) 및 용량 소자(142)에 축적된 전압을 각각 Vc1, Vc2로 한다. 트랜지스터(150)는 일례로서 n채널형 트랜지스터로 하고 그 Vgs가 Vth를 웃돌았을 때 도통 상태가 되는 것으로 한다. 또한, 트랜지스터는 인헨스먼트(enhancement)형(노멀리-오프형)뿐만 아니라 디플리션(depletion)형(노멀리-온형)이어도 좋다. 따라서, n채널형 트랜지스터이면서 Vth가 음의 값을 가질 수도 있다.
또한, 각 배선의 전위를 변경하거나 발광 소자(160)의 애노드와 캐소드를 반대로 하는 것 등에 의하여, 트랜지스터로서 p채널형 트랜지스터를 사용할 수도 있다. 도 17은 도 1의 구성에서의 트랜지스터(150)가 p채널형 트랜지스터인 경우의 회로예를 도시한 것이다.
또한, 발광 소자(160)의 애노드 전극을 화소 전극, 캐소드 전극을 대향 전극이라고 부를 수도 있다. 또한, 트랜지스터(150)가 p채널형 트랜지스터인 경우에는 발광 소자(160)의 애노드 전극이 대향 전극, 캐소드 전극이 화소 전극이 될 수 있다. 또한, 발광 소자(160)를 발광시키는 데 적어도 필요한 전위차를 Velth로 한다.
또한, 스위치(121), 스위치(122), 스위치(123), 스위치(124), 스위치(125), 스위치(126)는 각각에 접속되는 주사선 등 제어선(도시되어 있지 않음)으로부터 신호가 입력됨으로써 온 상태와 오프 상태가 제어된다. 예를 들어, 상기 스위치로서 트랜지스터를 사용할 수 있고 동작의 타이밍에 맞추어 각 트랜지스터에 접속된 주사선을 공유시킬 수 있다. 도 29는 트랜지스터(9121), 트랜지스터(9122), 트랜지스터(9123), 트랜지스터(9124), 트랜지스터(9125), 트랜지스터(9126)를 사용한 경우의 회로도를 도시한 것이다. 트랜지스터(9121), 트랜지스터(9122), 트랜지스터(9123), 트랜지스터(9124), 트랜지스터(9125), 트랜지스터(9126)의 게이트는 배선(8121), 배선(8122), 배선(8123), 배선(8124), 배선(8125), 배선(8126)에 각각 접속되어 있다. 배선(8121), 배선(8122), 배선(8123), 배선(8124), 배선(8125), 배선(8126)은 펄스 신호를 공급하는 기능을 갖는 회로(7121), 회로(7122), 회로(7123), 회로(7124), 회로(7125), 회로(7126)에 접속되어 있다. 또한, 도 1 외의 회로도에 관해서도, 도 29와 마찬가지로 트랜지스터를 사용하여 회로를 구성할 수 있다. 또한, 상기 트랜지스터의 극성을 바꿈으로써, 또 주사선을 공유시켜 복수의 배선을 하나의 배선으로 합침으로써 배선의 개수를 줄일 수 있다.
예를 들어, 도 29에 도시된 복수의 배선을 하나의 배선으로 합치는 경우의 예를 설명한다. 도 38은 배선(8124)을 배선(8121)으로 합치고 배선(8126)을 배선(8122)으로 합친 경우를 도시한 것이다. 도 39는 도 38의 배선(8122)을 배선(8121)으로 합친 경우를 도시한 것이다. 즉, 도 29에서 배선(8121), 배선(8122), 배선(8124), 배선(8126)은 이들 중 임의의 적어도 2개를 하나의 배선으로 합칠 수 있다. 또는, 트랜지스터(9123)의 극성이 다른 트랜지스터들과 상이하면 배선(8121), 배선(8123), 배선(8126) 중 적어도 하나를 배선(8122)으로 합칠 수 있다. 도 40은 배선(8123)을 배선(8122)으로 합친 경우를 도시한 것이다. 또한, 도 41은 도 39와 도 40을 조합하여 배선들을 합친 경우를 도시한 것이다.
마찬가지로, 도 42 및 도 43은 도 29의 구성에서의 배선들을 합친 경우의 예를 도시한 것이다.
또한, 배선(8121), 배선(8122), 배선(8123), 배선(8124), 배선(8125), 배선(8126)은 선택 신호를 공급하는 기능 또는 전달하는 기능을 갖는다. 또는, 배선(8121), 배선(8122), 배선(8123), 배선(8124), 배선(8125), 배선(8126)은 제어 신호를 공급하는 기능 또는 전달하는 기능을 갖는다. 일례로서 선택 신호 또는 제어 신호는 디지털 신호이다. 다만, 본 발명의 실시형태의 일 형태는 이에 한정되지 않고 선택 신호 또는 제어 신호는 일정한 전위이어도 좋다.
또한, 회로(7121), 회로(7122), 회로(7123), 회로(7124), 회로(7125), 회로(7126)는 펄스 신호나 선택 신호를 공급하는 기능을 갖는다. 또한, 회로(7121), 회로(7122), 회로(7123), 회로(7124), 회로(7125), 회로(7126)는 구조가 같은 회로들이어도 좋고 다른 회로들이어도 좋다. 회로(7121), 회로(7122), 회로(7123), 회로(7124), 회로(7125), 회로(7126)의 예로서는 펄스 출력 회로, 게이트 드라이버 회로 등이 있다.
또한, 본 명세서에서 트랜지스터란, 게이트, 드레인, 및 소스를 포함하는 적어도 3개의 단자를 갖는 소자를 말한다. 그리고, 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역, 또는 소스 전극) 사이에 채널 영역을 갖고, 드레인과 채널 영역과 소스를 통하여 전류가 흐를 수 있다. 여기서, 소스와 드레인이란, 트랜지스터의 구조나 동작 조건 등에 따라 바뀔 수 있어 어느 쪽이 소스 또는 드레인인가를 한정하기 어렵다. 그래서, 본 서류(명세서, 특허 청구 범위, 또는 도면 등)에서는 소스 및 드레인으로서 기능하는 영역을 소스 또는 드레인이라고 부르지 않는 경우가 있다. 이 경우, 일례로서 각각을 제 1 단자, 제 2 단자라고 표기하는 경우가 있다. 또는, 각각을 제 1 전극, 제 2 전극이라고 표기하는 경우가 있다. 또는, 각각을 제 1 영역, 제 2 영역이라고 표기하는 경우가 있다. 또는, 소스 영역, 드레인 영역이라고 표기하는 경우가 있다.
또한, 트랜지스터는 베이스(base), 이미터(emitter), 컬렉터(collector)를 포함하는 적어도 3개의 단자를 갖는 소자이어도 좋다. 이 경우도 마찬가지로 일례로서 이미터 및 컬렉터 중 한쪽을 제 1 단자, 제 1 전극, 또는 제 1 영역이라고 표기하고, 이미터 및 컬렉터 중 다른 쪽을 제 2 단자, 제 2 전극, 또는 제 2 영역이라고 표기하는 경우가 있다. 또한, 트랜지스터로서 바이폴러(bipolar) 트랜지스터를 사용하는 경우, 게이트라는 표기는 베이스로 바꾸어 읽을 수 있다.
또한, 제 1, 제 2, 제 3 등의 어구는 다양한 요소, 부재, 영역, 층, 구역을 다른 것과 구별하여 기재하기 위하여 사용된다. 따라서, 제 1, 제 2, 제 3 등의 어구는 요소, 부재, 영역, 층, 구역 등의 개수를 한정하는 것은 아니다. 또한, 예를 들어, '제 1'을 '제 2' 또는 '제 3' 등과 치환할 수 있다.
본 명세서 등에 있어서 스위치로서는 다양한 형태의 것을 사용할 수 있다. 스위치는 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어 전류를 흘릴지 여부를 제어하는 기능을 갖는다. 또는, 스위치는 전류를 흘리는 경로를 선택하여 전환하는 기능을 갖고 예를 들어, 경로 1로 전류를 흘릴 수 있게 할지 경로 2로 전류를 흘릴 수 있게 할지를 선택하여 전환하는 기능을 갖는다. 스위치의 일례로서는 전기적 스위치 또는 기계적 스위치 등을 사용할 수 있다. 즉, 스위치는 전류의 제어가 가능하면 좋고 특정의 것에 한정되지 않는다. 스위치의 일례로서는 트랜지스터(예를 들어, 바이폴러 트랜지스터, MOS 트랜지스터 등), 다이오드(예를 들어, PN 다이오드, PIN 다이오드, 쇼트키 다이오드, MIM(Metal Insulator Metal) 다이오드, MIS(Metal Insulator Semiconductor) 다이오드, 다이오드 접속의 트랜지스터 등), 또는 이들을 조합한 논리 회로 등이 있다. 기계적 스위치의 일례로서는 디지털 마이크로미러 디바이스(DMD)와 같이 MEMS(Micro Electro Mechanical System) 기술을 이용한 스위치가 있다. 이 스위치는 기계적으로 움직일 수 있는 전극을 갖고 그 전극이 움직임으로써 도통 상태와 비도통 상태가 제어되어 동작한다.
또한, 오프 전류가 적은 트랜지스터로서는 LDD(Lightly Doped Drain) 영역을 갖는 트랜지스터, 멀티게이트 구조를 갖는 트랜지스터, 또는 반도체층에 산화물 반도체가 사용된 트랜지스터 등이 있다. 또한, 트랜지스터를 조합하여 스위치로서 동작시키는 경우, n채널형 트랜지스터와 p채널형 트랜지스터를 둘 다 사용한 상보형 스위치로 하여도 좋다. 상보형 스위치로 함으로써 스위치에 입력되는 전위가 출력 전위에 비하여 상대적으로 변화되더라도 적절하게 동작할 수 있다.
또한, 스위치로서 트랜지스터를 사용하는 경우, 스위치로서 동작하는 트랜지스터의 소스의 전위가 저전위 측 전원(Vss, GND, 0V 등)의 전위에 가까운 값인 경우에는 스위치로서 n채널형 트랜지스터를 사용하는 것이 바람직하다. 반대로 소스의 전위가 고전위 측 전원(Vdd 등)의 전위에 가까운 값인 경우에는 스위치로서 p채널형 트랜지스터를 사용하는 것이 바람직하다. 왜냐하면 n채널형 트랜지스터의 경우에는 소스의 전위가 저전위 측 전원의 전위에 가까운 값인 상태에서 동작할 때, p채널형 트랜지스터의 경우에는 소스의 전위가 고전위 측 전원의 전위에 가까운 값인 상태에서 동작할 때 각각 게이트와 소스 사이의 전압의 절대값을 크게 할 수 있고, 이에 의하여 스위치가 더 정확한 동작을 할 수 있기 때문이다. 또는, 트랜지스터가 소스 폴로어 동작을 하는 일이 적어 출력 전압이 작게 되는 일이 적기 때문이다.
또한, 스위치로서, n채널형 트랜지스터와 p채널형 트랜지스터를 둘 다 사용한 CMOS형의 스위치를 사용하여도 좋다. CMOS형의 스위치로 하면, p채널형 트랜지스터와 n채널형 트랜지스터의 어느 한쪽이 도통 상태가 되면 전류가 흐르기 때문에 스위치로서 기능하기 쉬워진다. 따라서, 스위치에 대한 입력 신호의 전압이 높은 경우에도 낮은 경우에도 적절하게 전압을 출력시킬 수 있다. 또는, 스위치를 온 상태 또는 오프 상태로 하기 위한 신호의 전압 진폭값을 작게 할 수 있어 소비 전력을 작게 할 수 있다.
또한, 스위치로서 트랜지스터를 사용하는 경우, 스위치는 입력 단자(소스 및 드레인 중 한쪽)와, 출력 단자(소스 및 드레인 중 다른 쪽)와, 도통을 제어하는 단자(게이트)를 갖는 경우가 있다. 한편, 스위치로서 다이오드를 사용하는 경우, 스위치는 도통을 제어하는 단자를 갖지 않는 경우가 있다. 따라서, 다이오드를 스위치로서 사용하면 트랜지스터를 사용한 경우에 비하여 단자를 제어하기 위한 배선을 적게 할 수 있다.
또한, 일례로서 트랜지스터로서는 채널의 상하에 게이트 전극이 배치된 구조의 트랜지스터를 적용할 수 있다. 채널의 상하에 게이트 전극이 배치된 구조로 함으로써, 복수의 트랜지스터가 병렬로 접속되는 회로 구성이 된다. 따라서, 채널 영역이 늘기 때문에, 전류값의 증가를 도모할 수 있다. 또는, 채널의 상하에 게이트 전극이 배치된 구조로 함으로써 공핍층(depletion layer)이 생기기 쉬워져 S값의 개선을 도모할 수 있다.
또한, 일례로서 트랜지스터로서는 채널 영역(또는 그 일부)에 소스 전극이나 드레인 전극이 중첩된 구조의 트랜지스터를 사용할 수 있다. 채널 영역(또는 그 일부)에 소스 전극이나 드레인 전극이 중첩된 구조로 함으로써 채널 영역의 일부에 전하가 축적됨으로 인하여 동작이 불안정해지는 것을 방지할 수 있다.
또한, 용량 소자는 일례로서, 절연막이 배선, 반도체층, 또는 전극 등에 끼워진 구성으로 하면 좋다. 용량 소자는 트랜지스터의 특성에 따른 전압(예를 들어, 문턱 전압에 따른 전압, 이동도에 따른 전압 등)을 유지하는 기능을 갖는다. 또는, 용량 소자는 발광 소자 등의 부하에 공급되는 전류의 크기에 따른 전압(예를 들어, Vsig, 영상 신호 등)을 유지하는 기능을 갖는다.
또한, 부하에는 예를 들어, 정류성을 갖는 것이나, 용량성을 갖는 것이나, 저항성을 갖는 것, 스위치를 갖는 회로, 화소 회로, 전류원 회로 등이 있다. 예를 들어, 정류성을 갖는 것은, 인가되는 바이어스 방향에 따라 저항값이 다른 전류 전압 특성을 가지며, 거의 단방향으로만 거의 전류가 흐르는 전기적 특성을 갖는 것으로 한다. 부하의 구체적인 예로서는 표시 소자(액정 소자, EL 소자 등), 발광 소자(EL(Electro Luminescence) 소자(유기물 및 무기물을 포함한 EL 소자, 유기 EL 소자, 무기 EL 소자), LED(백색 LED, 적색 LED, 녹색 LED, 청색 LED 등), 트랜지스터(전류에 의하여 발광하는 트랜지스터), 전자 방출 소자 등), 또는 표시 소자나 발광 소자의 일부(예를 들어, 화소 전극, 애노드, 캐소드) 등을 들 수 있다.
또한, 발광 소자의 일례로서는 애노드, 캐소드, 및 애노드와 캐소드 사이에 끼워진 EL층을 갖는 소자 등이 있다. EL층의 일례로서는 1중항 여기자로부터의 발광(형광)을 이용하는 것, 3중항 여기자로부터의 발광(인광)을 이용하는 것, 1중항 여기자로부터의 발광(형광)을 이용하는 것과 3중항 여기자로부터의 발광(인광)을 이용하는 것을 포함하는 것, 유기물로 형성된 것, 무기물로 형성된 것, 유기물로 형성된 것과 무기물로 형성된 것을 포함하는 것, 고분자 재료를 포함하는 것, 저분자 재료를 포함하는 것, 또는 고분자 재료를 포함하는 것과 저분자 재료를 포함하는 것을 포함하는 것 등이 있다. 다만, 이에 한정되지 않고 다양한 형태의 EL 소자를 사용할 수 있다.
다음에, 도 1에 도시된 화소 회로의 동작의 일례에 대하여, 스위치의 동작을 설명하는 도 2a 내지 도 6b와, 도 7의 타이밍 차트를 사용하여 설명한다. 또한, 도 7의 타이밍 차트에 있어서 한 화면분의 화상을 표시하는 기간에 상당하는 1프레임 기간(220)은 초기화 기간(201), 방전 기간(202), 신호 입력 종료 기간(203), 신호 가산 기간(204), 발광 기간(205)으로 분할되어 있다. 또한, 1프레임 기간에 있어서 발광 기간을 제외한 기간들을 합쳐 어드레스 기간(210)이라고 부른다. 또한, 1프레임 기간의 길이는 특별히 한정되지 않지만, 화상을 보는 사람이 깜박임(flicker)을 느끼지 않게 적어도 1/60초 이하, 더 바람직하게는 1/120초 이하로 하는 것이 바람직하다.
또한, 초기화 기간(201), 방전 기간(202), 신호 입력 종료 기간(203), 신호 가산 기간(204) 중 어느 기간을 설정하지 않는 것도 가능하다. 예를 들어, 신호 입력 종료 기간(203) 또는 신호 가산 기간(204)을 생략할 수 있다. 또는, 다른 기간 예를 들어, 이동도 보정 기간을 추가로 제공하는 것도 가능하다. 따라서, 동작 방법은 도 2a 내지 도 6b, 도 7에 한정되지 않는다.
또한, 발광 소자(160)의 캐소드에는 배선(103)이 접속되고 캐소드의 전위는 배선(103)의 전위 V2가 된다. 따라서, 배선(102)에는 일례로서 V2+Velth+Vth+α(α: 임의의 양의 수) 이상의 전위가 입력되면 좋다. 또한, V2는 발광 소자(160)가 동작시에 순방향 바이어스가 될 수 있는 범위 내의 전위로 배선(104)의 전위 V1보다 높은 전위이면 좋다. 또는, 배선(104)의 전위 V1과 같은 전위라도 좋다.
우선, 도 7의 타이밍 차트의 초기화 기간(201)에서 도 2a에 도시된 바와 같이 스위치(121)를 온 상태, 스위치(122)를 온 상태, 스위치(123)를 오프 상태, 스위치(124)를 온 상태, 스위치(125)를 온 상태, 스위치(126)를 온 상태로 한다.
또한, 일례로서 배선(101)에는 비디오 신호에 상당하는 화소의 계조에 따른 신호, 즉 휘도 데이터에 따른 신호 전위(Vsig), 배선(102)에는 전원 전위(Vdd), 배선(103)에는 발광 소자(160)를 제어하기 위한 전위(V2), 배선(104)에는 회로의 기준 전위(V1)가 입력된다. 다만, 본 발명의 실시형태의 일 형태는 이에 한정되지 않고 각 배선에 다른 신호나 전위가 공급될 수도 있다.
이 때 트랜지스터(150)는 도통 상태가 되지만, 발광 소자에 Velth 이상의 전압이 인가되지 않기 때문에 동작하지 않는다. 또한, 용량 소자(141) 및 용량 소자(142)에는 Vsig-V1이 유지된다. 또한, 초기화 기간(201)에는 적어도 용량 소자(142)에 Vth보다 높은 전압이 유지되면 좋다.
또한, 도 2a의 화소 회로는 초기화 기간(201)의 동작을 설명하기 위하여 일례를 도시한 것에 불과하고 스위치의 형태나 스위치, 배선, 용량 소자, 및 트랜지스터 등의 서로의 접속 형태 등은 도시된 것에 한정되지 않는다. 따라서, 상기 화소 회로는 초기화 기간(201)에서 예를 들어, 도 2b의 회로도를 만족시키는 형태이면 좋다.
또한, 초기화 기간(201)에서 스위치(122)가 오프 상태이어도 좋다. 스위치(122)가 오프 상태인 경우에는 다른 기간에 용량 소자(141)에 전압을 공급하면 좋다.
다음에, 도 7의 타이밍 차트의 방전 기간(202)에서 도 3a에 도시된 바와 같이 스위치(121)를 온 상태, 스위치(122)를 온 상태, 스위치(123)를 오프 상태, 스위치(124)를 온 상태, 스위치(125)를 오프 상태, 스위치(126)를 온 상태로 한다.
여기서, 트랜지스터(150)의 소스 측의 전위가 서서히 상승하여 트랜지스터(150)는 비도통 상태가 된다. 이 때 Vgs는 Vth가 되기 때문에 용량 소자(142)에는 Vth가 유지된다. 또한, 용량 소자(141)에는 변함이 없이 Vsig-V1이 유지된다. 또한, 용량 소자(141)에는 초기화 기간(201) 및 방전 기간(202)을 합친 기간 내에, 또는 어느 한쪽 기간 내에 Vsig-V1이 유지되면 좋다.
또한, 도 3a의 화소 회로는 방전 기간(202)의 동작을 설명하기 위하여 일례를 도시한 것에 불과하고 스위치의 형태나 스위치, 배선, 용량 소자, 및 트랜지스터 등의 서로의 접속 형태 등은 도시된 것에 한정되지 않는다. 따라서, 상기 화소 회로는 방전 기간(202)에서 예를 들어, 도 3b의 회로도를 만족시키는 형태이면 좋다.
또한, Vgs가 트랜지스터(150)의 문턱 전압 Vth와 같게 되기에는 매우 긴 시간이 필요할 수 있다. 그래서, Vgs를 문턱 전압 Vth까지 완전히 저하시키지 않고서 동작시키는 경우도 많다. 즉, Vgs가 문턱 전압 Vth보다 조금 큰 값을 취한 상태에서 방전 기간(202)이 종료되는 경우도 많다. 즉, 방전 기간(202)이 종료된 시점에서 Vgs는 문턱 전압에 상당하는 크기의 전압이 된다고 할 수도 있다.
또한, Vgs가 트랜지스터(150)의 문턱 전압 Vth와 같게 되기에 걸리는 기간은 트랜지스터(150)의 이동도에 따라 다르다. 즉, 이동도가 높은 경우에는 더 짧은 기간에 문턱 전압 Vth와 같게 되고, 이동도가 낮은 경우에는 문턱 전압 Vth와 같게 되기에 더 긴 기간이 걸린다. 반대로, 같은 길이의 기간에 방전시킨 경우, Vgs는 이동도가 높으면 Vth에 더 가까운 작은 값을 취하고, 이동도가 낮으면 Vth에서 더 먼 큰 값을 취한다. 즉, 방전 기간(202)을 짧게 함으로써 이동도의 편차에 따라 Vgs를 취득할 수 있다. 즉, 이동도의 차이 때문에 트랜지스터간의 온 전류에 차이가 나지 않도록 Vgs를 조정할 수 있다.
또한, 방전 기간(202)에서 트랜지스터(150)의 문턱 전압 Vth가 양인지 음인지에 상관없이 동작시킬 수 있다. 이것은 트랜지스터(150)가 오프 상태가 될 때까지 트랜지스터(150)의 소스 전위는 상승될 수 있기 때문이다. 즉, 트랜지스터(150)의 소스 전위가 트랜지스터(150)의 게이트 전위보다 높게 되었을 때 트랜지스터(150)가 오프 상태가 되어 Vgs가 Vth가 될 수 있는 것이다. 따라서, 트랜지스터(150)가 인헨스먼트형(노멀리-오프형)이든 디플리션형(노멀리-온형)이든 정상적으로 동작시킬 수 있다.
따라서, 트랜지스터(150)가 디플리션형이 되기 쉬운 경우나, 또는 열화나 편차로 인하여 디플리션형이 될 가능성이 있는 경우에도 정상적으로 동작시킬 수 있다. 트랜지스터(150)로서 예를 들어, 산화물 반도체를 갖는 활성층이 사용된 트랜지스터를 채용할 수 있다.
또한, 방전 기간(202)에서 스위치(126)가 오프 상태이어도 좋다. 마찬가지로, 스위치(122)가 오프 상태이어도 좋다. 스위치(126) 또는 스위치(122)가 오프 상태인 경우에는 다른 기간에 용량 소자(141)에 전압을 공급하면 좋다.
다음에, 도 7의 타이밍 차트의 신호 입력 종료 기간(203)에서 도 4a에 도시된 바와 같이 스위치(121)를 오프 상태, 스위치(122)를 오프 상태, 스위치(123)를 오프 상태, 스위치(124)를 온 상태, 스위치(125)를 오프 상태, 스위치(126)를 온 상태로 한다.
여기서, 용량 소자(141)에 유지되는 전압(Vsig-V1), 용량 소자(142)에 유지되는 전압(Vth, 또는 Vth에 상당하는 전압)이 확정된다.
또한, 도 4a의 화소 회로는 신호 입력 종료 기간(203)의 동작을 설명하기 위하여 일례를 도시한 것에 불과하고 스위치의 형태나 스위치, 배선, 용량 소자, 및 트랜지스터 등의 서로의 접속 형태 등은 도시된 것에 한정되지 않는다. 따라서, 상기 화소 회로는 신호 입력 종료 기간(203)에서 예를 들어, 도 4b의 회로도를 만족시키는 형태이면 좋다.
또한, 신호 입력 종료 기간(203)에서 스위치(126)가 오프 상태이어도 좋다. 마찬가지로, 스위치(124)가 오프 상태이어도 좋다.
이와 같이 신호 입력 종료 기간(203)을 제공함으로써, 각 스위치의 온 상태와 오프 상태의 전환 동작이 겹침으로 인하여 신호가 혼합되거나 노이즈가 생기는 것을 저감시킬 수 있다. 다만, 방전 기간(202) 후에 신호 입력 종료 기간(203)을 설정함이 없이 신호 가산 기간(204)을 시작하여도 좋다.
다음에, 도 7의 타이밍 차트의 신호 가산 기간(204)에서 도 5a에 도시된 바와 같이 스위치(121)를 오프 상태, 스위치(122)를 오프 상태, 스위치(123)를 온 상태, 스위치(124)를 오프 상태, 스위치(125)를 오프 상태, 스위치(126)를 온 상태로 한다.
여기서, 용량 소자(141) 및 용량 소자(142) 각각의 전압이 가산되어 트랜지스터(150)의 게이트에는 Vsig+Vth의 전압이 인가된다.
또한, 도 5a의 화소 회로는 신호 가산 기간(204)의 동작을 설명하기 위하여 일례를 도시한 것에 불과하고 스위치의 형태나 스위치, 배선, 용량 소자, 및 트랜지스터 등의 서로의 접속 형태 등은 도시된 것에 한정되지 않는다. 따라서, 상기 화소 회로는 신호 가산 기간(204)에서 예를 들어, 도 5b의 회로도를 만족시키는 형태이면 좋다.
또한, 신호 가산 기간(204)에서 스위치(126)가 오프 상태이어도 좋다. 마찬가지로, 스위치(125)가 온 상태이어도 좋다. 또한, 스위치(126)가 오프 상태이고 또 스위치(125)가 온 상태일 때, 트랜지스터(150)로부터 발광 소자(160)에 전류가 공급되는 경우가 있다.
이와 같이 신호 가산 기간(204)을 제공함으로써, 각 스위치의 온 상태와 오프 상태의 전환 동작이 겹침으로 인하여 신호가 혼합되거나 노이즈가 생기는 것을 저감시킬 수 있다. 다만, 방전 기간(202) 또는 신호 입력 종료 기간(203) 후에 신호 가산 기간(204)을 설정함이 없이 발광 기간(205)을 시작하여도 좋다.
다음에, 도 7의 타이밍 차트의 발광 기간(205)에서 도 6a에 도시된 바와 같이 스위치(121)를 오프 상태, 스위치(122)를 오프 상태, 스위치(123)를 온 상태, 스위치(124)를 오프 상태, 스위치(125)를 온 상태, 스위치(126)를 오프 상태로 한다.
스위치(126)를 오프 상태로 함으로써 발광 소자(160)에 전류가 흘러 트랜지스터(150)의 소스의 전위는 V1+Vel까지 상승된다. 여기서, Vel은 발광 소자(160)에 인가되는 전압이다. 이 전압은 발광 소자(160)에 흐르는 전류나 발광 소자(160)의 전류 전압 특성, 발광 소자(160)의 열화 상태, 발광 소자(160)의 온도 등에 따라 다른 값을 취한다. 그리고, 트랜지스터(150)의 게이트에는 Vsig+Vth+Vel의 전압이 인가된다. 이 때 트랜지스터(150)의 Vgs는 Vsig-V1+Vth가 된다.
즉, 트랜지스터(150)의 게이트에 Vth를 포함한 전압이 인가되는 것에 의하여, 화소들간에서의 Vth의 편차나, 트랜지스터의 열화로 인한 Vth의 변동이 발광 소자에 미치는 영향을 배제할 수 있어 화상을 일정한 휘도로 표시할 수 있게 된다.
또한, Vth가 음의 값인 경우, 즉 디플리션형(노멀리-온형)인 경우에도 화소들간에서의 Vth의 편차나, 트랜지스터의 열화로 인한 Vth의 변동이 발광 소자에 미치는 영향을 배제할 수 있어 화상을 일정한 휘도로 표시할 수 있게 된다.
또한, 발광 소자가 열화되면 Vel이 높게 되는 경우가 있다. 또는, 발광 소자의 특성에 편차가 생기거나 발광색에 따라 특성이 다르게 되는 등에 의하여 Vel이 변화되는 경우가 있다. 이와 같은 발광 소자의 열화는 그 전류 전압 특성이 열화 전에 비하여 평행하게 시프트되는 경우에 한정되지 않는다. 예를 들어, 특성의 기울기나 특성이 곡선으로 나타내어지는 경우에는 그 미분값이 열화 전과 다른 경우도 포함된다. 구동용 트랜지스터가 n채널형 트랜지스터인 경우, 도 14 등에 도시된 종래의 화소 회로에서는 Vel이 높게 되면 소스 전위가 상승되어 Vgs가 저하되기 때문에 발광 소자에 흐르는 전류가 저하되고, 이로 인하여 표시 화상의 휘도가 저하된다. 한편, 본 발명의 일 형태에 따른 반도체 장치의 화소 회로에서는 트랜지스터(150)의 게이트에 Vel을 포함한 전압이 인가되어 Vgs가 Vsig-V1+Vth가 되기 때문에 발광 소자(160)의 열화로 인한 Vel 상승의 영향이나 Vel의 차이가 배제되어 화상을 일정한 휘도로 표시할 수 있게 된다.
또한, 발광 기간에서 스위치(125)를 오프 상태로 함으로써 발광 소자(160)에 전류가 흐르지 않도록 하여 발광 소자(160)를 비발광 상태로 할 수도 있다. 이로써 1프레임 기간 중 대부분의 기간에서 발광하는 홀드 구동으로부터 발광 기간이 짧은 임펄스 구동으로 가깝게 할 수도 있다. 즉, 듀티비(1프레임 기간에 발광 기간이 차지하는 비율)를 낮추어 임펄스 구동에 가깝게 함으로써 동영상의 응답 속도를 올릴 수 있다. 이에 의하여 잔상이 남기 어려워진다.
또한, 트랜지스터(150)를 포화 영역에서 동작시키는 경우, 채널 길이 L이 짧을수록 드레인 전압을 현저히 증대시킨 경우에 항복 현상으로 인하여 전류가 대량으로 흐르기 쉽다.
또한, 드레인 전압이 핀치오프 전압을 초과하여 증가될 때, 핀치오프 점은 소스 측으로 이동하고 실질적으로 채널로서 기능하는 실효적 채널 길이는 감소된다. 이에 따라 전류값은 증가된다. 이 현상을 채널 길이 변조라고 부른다. 또한, 핀치오프 점이란, 채널이 사라져 게이트 아래에서 채널의 두께가 0이 되는 경계 개소를 말하고, 또 핀치오프 전압이란, 핀치오프 점이 드레인 단부가 될 때의 전압을 말한다. 이 현상도 또한, 채널 길이 L이 짧을수록 일어나기 쉽다. 예를 들어, 채널 길이 변조에 따른 전압-전류 특성의 모델도를 도 13에 나타내었다. 또한, 도 13에서 트랜지스터의 채널 길이 L은 (a)>(b)>(c)이다.
상술한 것으로부터, 트랜지스터(150)를 포화 영역에서 동작시키는 경우, 드레인과 소스 사이의 전압 Vds에 대하여 전류 I는 가능한 한 일정한 것이 바람직하다. 따라서, 트랜지스터(150)의 채널 길이 L은 긴 것이 바람직하다. 예를 들어, 트랜지스터의 채널 길이 L은 채널 폭 W보다 긴 것이 바람직하다. 또는, 채널 길이 L은 10μm 이상 50μm 이하가 바람직하고, 15μm 이상 40μm 이하가 더 바람직하다. 또는, 스위치(121) 내지 스위치(126)가 트랜지스터인 경우, 그들의 채널 길이 L보다 트랜지스터(150)의 채널 길이 L이 긴 것이 바람직하다. 또는, 하나의 화소 회로에서 트랜지스터(150)의 채널 길이 L이 가장 긴 것이 바람직하다. 다만, 채널 길이 L 및 채널 폭 W는 이에 한정되지 않는다.
상술한 바와 같이, 트랜지스터의 문턱 전압이나 이동도의 편차에 기인하는 전류값의 편차를 억제할 수 있어 본 발명의 일 형태에서는 그 트랜지스터에 의하여 제어되는 전류의 공급 목적지는 특별히 한정되지 않는다. 그러므로, 도 1에 도시된 발광 소자(160)로서 대표적으로는 EL 소자(유기 EL 소자, 무기 EL 소자, 또는 유기물 및 무기물을 포함한 EL 소자)가 적용될 수 있다. 또한, 발광 소자(160) 대신에 전자 방출 소자, 액정 소자, 전자 잉크, 저항 소자 등을 적용할 수도 있다.
또는, 트랜지스터(150)의 전류의 공급 목적지는 전류원 회로 등의 회로나, 화소 회로 등이어도 좋다. 따라서, 트랜지스터(150)나 스위치(121) 내지 스위치(126)로 구성된 회로는 화소 회로 외의 회로 예를 들어, 아날로그 회로, 소스선 구동 회로, DA 변환 회로, 또는 이들의 일부로서 사용될 수 있다. 따라서, 트랜지스터(150)의 전류는 다양한 부하에 공급될 수 있다.
또한, 트랜지스터(150)는 발광 소자(160)에 공급되는 전류를 제어하는 기능을 갖고 있으면 되기 때문에 트랜지스터의 종류는 특별히 한정되지 않고 다양한 것을 사용할 수 있다. 예를 들어, 결정성 반도체막이 사용된 박막 트랜지스터(TFT), 비정질 실리콘이나 다결정 실리콘으로 대표되는 비단결정 반도체막이 사용된 박막 트랜지스터, 반도체 기판이나 SOI 기판을 사용하여 형성된 트랜지스터, MOS형 트랜지스터, 접합형 트랜지스터, 바이폴러 트랜지스터, ZnO나 InGaZnO 등의 화합물 반도체나 산화물 반도체가 사용된 트랜지스터, 유기 반도체나 카본 나노 튜브가 사용된 트랜지스터, 기타 트랜지스터를 트랜지스터(150)에 적용할 수 있다.
특히, 디플리션형(노멀리-온형)이 되기 쉬운 트랜지스터로서 산화물 반도체가 활성층에 사용된 트랜지스터를 적용하는 것이 바람직하다.
TFT를 사용하는 것에는 여러 가지 장점이 있다. 예를 들어, 단결정 실리콘을 사용하는 경우에 비하여 낮은 온도로 제조할 수 있어 제조 비용의 삭감 또는 제조 장치의 대형화를 도모할 수 있다. 제조 장치를 크게 할 수 있어 대형 기판 위에 제조하는 것이 가능하다. 그러므로, 많은 표시 장치를 동시에 제조할 수 있어 낮은 비용으로 제조할 수 있다. 또는, 제조 온도가 낮기 때문에 내열성이 낮은 기판을 사용할 수 있다. 그러므로, 투광성을 갖는 기판 위에 트랜지스터를 제조할 수 있다. 또는, 투광성을 갖는 기판 위의 트랜지스터를 사용하여 표시 소자에서의 빛의 투과를 제어할 수 있다. 또는, 트랜지스터의 막 두께가 얇기 때문에 트랜지스터를 형성하는 막의 일부는 빛을 투과시킬 수 있다. 이에 의하여 개구율을 향상시킬 수 있다.
또한, 다결정 실리콘을 제조할 때 촉매(니켈 등)를 사용하면 결정성을 더 향상시켜 전기 특성이 좋은 트랜지스터를 제조할 수 있게 된다. 이 결과, 게이트 드라이버 회로(주사선 구동 회로), 소스 드라이버 회로(신호선 구동 회로), 및 신호 처리 회로(신호 생성 회로, 감마 보정 회로, DA 변환 회로 등)를 기판 위에 일체로 형성할 수 있다.
또한, 미결정 실리콘을 제조할 때 촉매(니켈 등)를 사용하면 결정성을 더 향상시켜 전기 특성이 좋은 트랜지스터를 제조할 수 있게 된다. 이 때 레이저를 조사함이 없이 가열 처리만으로 결정성을 향상시킬 수도 있다. 이 결과, 소스 드라이버 회로의 일부(아날로그 스위치 등)와 게이트 드라이버 회로(주사선 구동 회로)를 기판 위에 일체로 형성할 수 있다. 또한, 결정화시키기 위한 레이저 조사를 수행하지 않는 경우에는 실리콘의 결정성의 편차를 억제할 수 있다. 그러므로, 화질이 향상된 화상의 표시가 가능하다. 다만, 다결정 실리콘 또는 미결정 실리콘은 촉매(니켈 등)를 사용하지 않고 제조할 수 있다.
또한, 패널 전체에서 실리콘의 결정성을 다결정 또는 미결정 등으로 향상시키는 것이 바람직하지만 이에 한정되지 않는다. 패널의 일부 영역에서만 실리콘의 결정성을 향상시켜도 좋다. 결정성을 선택적으로 향상시키는 것은 레이저 광을 선택적으로 조사하는 것 등에 의하여 가능하다. 예를 들어, 화소 이외의 영역인 주변 회로 영역에만, 게이트 드라이버 회로 및 소스 드라이버 회로 등의 영역에만, 또는 소스 드라이버 회로의 일부(예를 들어, 아날로그 스위치)의 영역에만 레이저 광을 조사하여도 좋다. 이로써, 회로를 고속으로 동작시킬 필요가 있는 영역에서만 실리콘의 결정성을 향상시킬 수 있다. 화소 영역은 고속으로 동작시킬 필요성이 낮기 때문에 결정성이 향상되지 않더라도 화소 회로는 문제 없이 동작할 수 있다. 이로써 결정성을 향상시킬 영역이 적어도 되므로 제조 공정도 짧게 할 수 있다. 그러므로, 스루풋이 향상되고 제조 비용을 삭감시킬 수 있다. 또는, 필요한 제조 장치의 개수도 적어, 제조 비용을 삭감시킬 수 있다.
또한, 트랜지스터의 일례로서는 화합물 반도체(예를 들어, SiGe, GaAs 등), 또는 산화물 반도체(예를 들어, 산화 아연, 인듐 갈륨 아연 산화물, 인듐 아연 산화물, 인듐 주석 산화물, 산화 주석, 산화 티타늄, 알루미늄 아연 주석 산화물, 인듐 주석 아연 산화물 등)를 갖는 트랜지스터, 또는 이들 화합물 반도체 또는 산화물 반도체를 박막화하여 사용한 박막 트랜지스터 등을 사용할 수 있다. 그러므로 제조 온도를 낮게 할 수 있어 예를 들어, 실온에서 트랜지스터를 제조할 수 있게 된다. 또한, 내열성이 낮은 기판, 예를 들어 플라스틱 기판 또는 필름 기판 등에 직접 트랜지스터를 형성할 수 있다. 또한, 이들 화합물 반도체 또는 산화물 반도체를 트랜지스터의 채널 부분에 사용할 뿐만 아니라 그 외 용도로 사용할 수도 있다. 예를 들어, 이들 화합물 반도체 또는 산화물 반도체를 배선, 저항 소자, 화소 전극, 또는 투광성을 갖는 전극 등에 사용할 수 있다. 이들을 트랜지스터와 동시에 성막 또는 형성할 수 있기 때문에 제조 비용을 삭감시킬 수 있다.
또한, 트랜지스터의 일례로서는 잉크젯법 또는 인쇄법을 사용하여 형성된 트랜지스터 등을 들 수 있다. 또한, 상술한 바와 같은 트랜지스터는 실온에서 제조하거나 저진공도로 제조하거나, 또는 대형 기판 위에 제조하는 것이 가능하다. 따라서, 마스크(레티클)를 사용하지 않고도 제조가 가능하기 때문에 트랜지스터의 레이아웃을 용이하게 변경할 수 있다. 또는, 레지스트를 사용함이 없이 제조할 수 있기 때문에 재료 비용과 공정 수를 삭감시킬 수 있다. 또는, 필요한 부분에만 막을 형성할 수 있기 때문에 전체 면에 성막한 후에 에칭하는 방법에 비하여 재료가 낭비되지 않아 제조 비용이 삭감된다.
또한, 트랜지스터에는 일례로서 유기 반도체나 카본 나노 튜브를 갖는 트랜지스터 등을 사용할 수 있다. 이에 의하여 구부릴 수 있는 기판 위에 트랜지스터를 형성할 수 있다. 유기 반도체나 카본 나노 튜브를 갖는 트랜지스터를 사용하면 장치를 충격에 강하게 할 수 있다.
또한, 트랜지스터로서는 이 외에도 다양한 구조의 트랜지스터를 사용할 수 있다. 예를 들어, 트랜지스터로서 MOS형 트랜지스터, 접합형 트랜지스터, 바이폴러 트랜지스터 등을 사용할 수 있다. 트랜지스터로서 MOS형 트랜지스터를 사용함으로써 트랜지스터의 크기를 작게 할 수 있다. 따라서, 복수의 트랜지스터의 탑재가 가능하게 된다. 트랜지스터로서 바이폴러 트랜지스터를 사용함으로써 큰 전류를 흘릴 수 있다. 따라서 고속으로 회로를 구동시킬 수 있다. 또한, MOS형 트랜지스터와 바이폴러 트랜지스터를 하나의 기판에 같이 형성하여도 좋다. 이로써 저소비 전력, 소형화, 고속 동작 등을 실현할 수 있다.
예를 들어, 본 명세서 등에 있어서 트랜지스터의 일례로서는 2개 이상의 게이트 전극을 갖는 멀티게이트 구조의 트랜지스터를 사용할 수 있다. 멀티게이트 구조로 하면, 채널 영역이 직렬로 접속되기 때문에 복수의 트랜지스터가 직렬로 접속된 구조가 된다. 멀티게이트 구조에 의하여 오프 전류의 저감, 트랜지스터의 내압 향상(신뢰성의 향상)을 도모할 수 있다. 또는, 멀티게이트 구조에 의하여 포화 영역에서 동작할 때, 드레인과 소스 사이의 전압이 변화되더라도 드레인과 소스 사이의 전류가 그다지 변화되지 않고, 기울기가 평탄한 전압·전류 특성을 얻을 수 있다. 기울기가 평탄한 전압·전류 특성을 이용하면, 이상적인 전류원 회로, 또는 매우 높은 저항값을 갖는 능동 부하를 실현할 수 있다. 그 결과, 특성이 양호한 차동 회로 또는 전류 미러 회로 등을 실현할 수 있다.
또한, 트랜지스터의 일례로서는 채널 영역 위에 게이트 전극이 배치된 구조, 채널 영역 아래에 게이트 전극이 배치된 구조, 스태거 구조, 역 스태거 구조, 채널 영역을 복수의 영역으로 나눈 구조, 채널 영역이 병렬로 접속된 구조, 또는 채널 영역이 직렬로 접속된 구조 등의 트랜지스터를 사용할 수 있다.
또한, 트랜지스터에는 일례로서 LDD 영역이 제공된 구조를 적용할 수 있다. LDD 영역을 제공함으로써, 오프 전류의 저감 또는 트랜지스터의 내압 향상(신뢰성의 향상)을 도모할 수 있다. 또는, LDD 영역을 제공함으로써 포화 영역에서 동작할 때, 드레인과 소스 사이의 전압이 변화되더라도 드레인 전류가 그다지 변화되지 않고, 기울기가 평탄한 전압·전류 특성을 얻을 수 있다.
예를 들어, 본 명세서 등에 있어서 다양한 기판을 사용하여 트랜지스터를 형성할 수 있다. 기판의 종류는 특정한 것에 한정되지 않는다. 기판의 일례로서는 반도체 기판(예를 들어, 단결정 기판 또는 실리콘 기판), SOI 기판, 유리 기판, 석영 기판, 플라스틱 기판, 금속 기판, 스테인리스·스틸 기판, 스테인리스 스틸 포일을 갖는 기판, 텅스텐 기판, 텅스텐·포일을 갖는 기판, 가요성 기판, 접합 필름, 섬유 형태의 재료를 포함하는 종이, 또는 기재 필름 등이 있다. 유리 기판의 일례로서는 바륨 보로실리케이트 유리, 알루미노 보로실리케이트 유리, 또는 소다석회 유리 등이 있다. 가요성 기판의 일례로서는, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에테르설폰(PES)으로 대표되는 플라스틱 또는 아크릴 등의 가요성을 갖는 합성 수지 등이 있다. 접합 필름의 일례로서는, 폴리프로필렌, 폴리에스테르, 폴리불화 비닐, 또는 폴리염화비닐 등이 있다. 기재 필름의 일례로서는 폴리에스테르, 폴리아미드, 폴리이미드, 무기 증착 필름, 또는 종이류 등이 있다. 특히, 반도체 기판, 단결정 기판, 또는 SOI 기판 등을 사용하여 트랜지스터를 제작함으로써 특성, 크기, 또는 형상 등의 편차가 적고 전류 능력이 높으며 크기가 작은 트랜지스터를 제작할 수 있다. 이와 같은 트랜지스터에 의하여 회로를 구성하면, 회로의 저소비 전력화, 또는 회로의 고집적화를 도모할 수 있다.
또한, 어떤 기판을 사용하여 트랜지스터를 형성하고 그 후에 다른 기판에 트랜지스터를 전치(轉置)하고 다른 기판 위에 트랜지스터를 배치하여도 좋다. 트랜지스터가 전치되는 기판의 일례로서는 상술한 트랜지스터를 형성할 수 있는 기판에 더하여 종이 기판, 셀로판 기판, 석재 기판, 목재 기판, 직물 기판(천연 섬유(견, 면, 마), 합성 섬유(나일론, 폴리우레탄, 폴리에스테르), 또는 재생 섬유(아세테이트, 큐프라, 레이온, 재생 폴리에스테르) 등을 포함함), 피혁 기판, 또는 고무 기판 등이 있다. 이러한 기판을 사용함으로써, 특성이 좋은 트랜지스터의 형성, 소비 전력이 작은 트랜지스터의 형성, 깨지기 어려운 장치의 제작, 내열성의 부여, 경량화, 또는 박형화를 도모할 수 있다.
또한, 소정의 기능을 실현하는 데 필요한 회로 모두를 동일한 기판(예를 들어, 유리 기판, 플라스틱 기판, 단결정 기판, 또는 SOI 기판 등)에 형성하는 것이 가능하다. 이로써, 부품 개수의 삭감에 의한 비용의 절감, 또는 회로 부품과의 접속 개소수의 저감에 의한 신뢰성의 향상을 도모할 수 있다.
또한, 소정의 기능을 실현하는 데 필요한 회로의 모두를 같은 기판에 형성하지 않을 수도 있다. 즉, 소정의 기능을 실현하는 데 필요한 회로의 일부는 어떤 기판에 형성되고, 소정의 기능을 실현하는 데 필요한 회로의 다른 일부는 다른 기판에 형성될 수 있다. 예를 들어, 소정의 기능을 실현하는 데 필요한 회로의 일부는 유리 기판에 형성되고, 소정의 기능을 실현하는 데 필요한 회로의 다른 일부는 단결정 기판(또는 SOI 기판)에 형성될 수 있다. 그리고, 소정의 기능을 실현하는 데 필요한 회로의 다른 일부가 형성되는 단결정 기판(IC칩이라고도 함)을 COG(Chip On Glass)에 의하여 유리 기판에 접속하고, 유리 기판에 그 IC칩을 배치하는 것이 가능하다. 또는, IC칩을 TAB(Tape Automated Bonding), COF(Chip On Film), SMT(Surface Mount Technology), 또는 프린트 기판 등을 사용하여 유리 기판과 접속하는 것이 가능하다. 이와 같이, 회로의 일부가 화소부와 같은 기판에 형성되어 있음으로써 부품 개수의 삭감에 의한 비용의 절감, 또는 회로 부품과의 접속 개소수의 저감에 의한 신뢰성의 향상을 도모할 수 있다. 특히, 구동 전압이 큰 부분의 회로, 또는 구동 주파수가 높은 부분의 회로 등은 소비 전력이 커지는 경우가 많다. 그래서, 이러한 회로를 화소부가 형성된 기판과는 다른 기판(예를 들어 단결정 기판)에 형성하여, IC칩을 구성한다. 이 IC칩을 사용함으로써 소비 전력의 증가를 방지할 수 있다.
예를 들어, 본 명세서 등에서 1화소란, 밝기의 제어가 가능한 요소 1개분을 말하는 것으로 한다. 예를 들어, 1화소란, 하나의 색 요소를 나타내는 것으로 하고, 그 색 요소 하나로 밝기를 표현한다. 따라서 이 때, R(적색), G(녹색), B(청색)의 색 요소를 갖는 컬러 표시 장치의 경우, 화상의 최소 단위는 R의 화소와 G의 화소와 B의 화소의 3화소로 구성되는 것으로 한다. 다만, 색 요소는 3색에 한정되지 않고, 3색 이상을 사용하여도 좋고, RGB 이외의 색을 사용하여도 좋다. 예를 들어, 백색을 더하여 RGBW(W는 백색)로 할 수 있다. 또는, RGB에 예를 들어, 옐로, 시안, 마젠타, 에메랄드 그린, 주홍색 등을 1색 이상 추가할 수 있다. 또는, RGB 중 적어도 1색과 유사한 색을, RGB에 추가할 수 있다. 예를 들어, R, G, B1, B2로 하여도 좋다. B1과 B2는 모두 청색이지만, 파장이 조금 다르다. 마찬가지로, R1, R2, G, B로 하는 것도 가능하다. 이러한 색 요소를 이용함으로써 실물에 더 가까운 표시를 행할 수 있다. 이러한 색 요소를 이용함으로써 소비 전력을 저감시킬 수 있다.
또한, 하나의 색 요소의 밝기가 복수의 영역으로 제어되는 경우에는 그 영역 1개분을 1화소로 하는 것이 가능하다. 예를 들어, 면적 계조를 수행하는 경우, 또는 부화소(서브 화소)를 갖는 경우, 하나의 색 요소의 밝기를 제어하는 영역이 복수로 있고 그 전체로 계조를 표현하는 경우가 있다. 이 경우, 밝기를 제어하는 영역 1개분을 1화소로 하는 것이 가능하다. 즉, 하나의 색 요소는 복수의 화소로 구성된다. 다만, 하나의 색 요소의 밝기를 제어하는 영역이 복수로 있는 경우에 이들을 합쳐 하나의 색 요소를 1화소인 것으로 하여도 좋다. 이 경우는, 하나의 색 요소는 하나의 화소로 구성된다. 또한, 하나의 색 요소의 밝기를 복수의 영역으로 제어하는 경우, 화소에 따라 표시에 기여하는 영역의 크기가 다른 경우가 있다. 또한, 하나의 색 요소의 밝기를 제어하는 복수의 영역에 있어서 각각에 공급되는 신호를 조금 다르게 함으로써 시야각이 넓어지도록 하여도 좋다. 즉, 하나의 색 요소의 복수의 영역 각각이 갖는 화소 전극의 전위가 서로 다를 수도 있다. 이 결과, 액정 분자에 인가되는 전압이 각 화소 전극에 따라 다르다. 따라서, 시야각을 넓힐 수 있다.
또한, 1화소(3색분)라고 명시적으로 기재된 경우는 R과 G와 B의 3화소분을 1화소로 한다. 1화소(1색분)라고 명시적으로 기재된 경우는 하나의 색 요소에 복수의 영역이 있고 이들을 합쳐 1화소로 한다.
예를 들어, 본 명세서 등에서 화소는 매트릭스 형태로 배치(배열)되는 경우가 있다. 여기서, 화소가 매트릭스 형태로 배치(배열)되어 있다는 것은 세로 방향 또는 가로 방향에 있어서 화소가 직선상에 나란히 배치되어 있는 경우, 또는 지그재그의 선상에 배치되어 있는 경우를 그 범주에 포함한다. 따라서, 예를 들어 3색의 색 요소(예를 들어 RGB)로 풀 컬러 표시를 행하는 경우에 화소가 스트라이프 형태로 배치되어 있는 경우, 3색의 색 요소의 도트가 델타(delta) 배치되어 있는 경우, 베이어 배치(Bayer arrangement)되어 있는 경우, 모자이크(mosaic) 배열되어 있는 경우를 그 범주에 포함한다. 또한, 색 요소의 도트마다 그 표시 영역의 크기가 달라도 좋다. 이로써 저소비 전력화 또는 표시 소자의 장수명화를 도모할 수 있다.
또한, 본 명세서 등에 있어서 게이트란, 게이트 전극과 게이트 배선(게이트 선, 게이트 신호선, 주사선, 주사 신호선 등이라고도 함)을 포함하는 전체, 또는 그 일부를 말한다. 게이트 전극이란, 게이트 절연막을 개재(介在)하여 채널 영역을 형성하는 반도체와 중첩된 도전막의 부분을 말한다. 다만, 게이트 전극의 일부는 게이트 절연막을 개재하여 LDD 영역 또는 소스 영역(또는 드레인 영역)과 중첩될 수 있다. 게이트 배선이란, 각 트랜지스터의 게이트 전극들을 접속하기 위한 배선, 각 화소가 갖는 게이트 전극들을 접속하기 위한 배선, 또는 게이트 전극과 다른 배선을 접속하기 위한 배선을 말한다.
다만, 게이트 전극으로서도 기능하고, 또 게이트 배선으로서도 기능하는 부분(영역, 도전막, 배선 등)도 존재한다. 이러한 부분(영역, 도전막, 배선 등)은 게이트 전극이라고 불러도 좋고, 게이트 배선이라고 불러도 좋다. 즉, 게이트 전극과 게이트 배선을 명확하게 구별할 수 없는 영역도 존재한다. 예를 들어, 연장되어 배치된 게이트 배선의 일부와 채널 영역이 중첩되어 있는 경우, 그 부분(영역, 도전막, 배선 등)은 게이트 배선으로서 기능하고 있지만 게이트 전극으로서도 기능한다. 따라서, 이러한 부분(영역, 도전막, 배선 등)은 게이트 전극이라고 불러도 좋고, 게이트 배선이라고 불러도 좋다.
또한, 게이트 전극과 동일한 재료로 형성되고 게이트 전극과 같은 섬(island)을 형성하여 연결된 부분(영역, 도전막, 배선 등)도 게이트 전극이라고 불러도 좋다. 마찬가지로, 게이트 배선과 동일한 재료로 형성되고 게이트 배선과 같은 섬을 형성하여 연결된 부분(영역, 도전막, 배선 등)도 게이트 배선이라고 불러도 좋다. 이와 같은 부분(영역, 도전막, 배선 등)은 엄밀히 말하여 채널 영역과 중첩되지 않은 경우, 또는 다른 게이트 전극과의 접속을 가능하게 하는 기능을 갖지 않는 경우가 있다. 그러나, 제조시의 사양 등에 따라 게이트 전극 또는 게이트 배선과 동일한 재료로 형성되고 게이트 전극 또는 게이트 배선과 같은 섬을 형성하여 연결된 부분(영역, 도전막, 배선 등)이 있다. 따라서, 이러한 부분(영역, 도전막, 배선 등)은 게이트 전극 또는 게이트 배선이라고 불러도 좋다.
예를 들어, 멀티 게이트 구조의 트랜지스터에 있어서 하나의 게이트 전극과, 다른 게이트 전극은, 게이트 전극과 동일한 재료로 형성된 도전막으로 접속되는 경우가 많다. 이러한 부분(영역, 도전막, 배선 등)은 어떤 게이트 전극과 다른 게이트 전극을 접속시키기 위한 부분(영역, 도전막, 배선 등)이기 때문에, 게이트 배선이라고 불러도 좋지만, 멀티게이트 구조의 트랜지스터를 하나의 트랜지스터로 간주할 수도 있기 때문에, 게이트 전극이라고 불러도 좋다. 즉, 게이트 전극 또는 게이트 배선과 동일한 재료로 형성되고, 게이트 전극 또는 게이트 배선과 같은 섬을 형성하여 연결된 부분(영역, 도전막, 배선 등)은 게이트 전극이나 게이트 배선이라고 불러도 좋다. 다른 예로서, 게이트 전극과 게이트 배선을 접속시키는 부분의 도전막으로서 게이트 전극 또는 게이트 배선과는 다른 재료로 형성된 도전막도 게이트 전극이라고 불러도 좋고, 게이트 배선이라고 불러도 좋다.
또한, 게이트 단자란, 게이트 전극의 부분(영역, 도전막, 배선 등), 또는 게이트 전극과 접속된 부분(영역, 도전막, 배선 등)의, 일부를 말한다.
또한, 어떤 배선을 게이트 배선, 게이트선, 게이트 신호선, 주사선, 또는 주사 신호선 등이라고 부르는 경우, 그 배선에 트랜지스터의 게이트가 접속되어 있지 않은 경우도 있다. 이 경우, 게이트 배선, 게이트선, 게이트 신호선, 주사선, 또는 주사 신호선은 트랜지스터의 게이트와 동일한 층으로 형성된 배선, 트랜지스터의 게이트와 동일한 재료로 형성된 배선, 또는 트랜지스터의 게이트와 동시에 성막된 배선 등을 의미하는 경우가 있다. 이 일례로서, 유지 용량용 배선, 전원선, 기준 전위 공급 배선 등이 있다.
또한, 소스란, 소스 영역과 소스 전극과 소스 배선(소스선, 소스 신호선, 데이터선, 데이터 신호선 등이라고도 칭함)을 포함하는 전체, 또는 그 일부를 말한다. 소스 영역이란, P형 불순물(붕소나 갈륨 등) 또는 N형 불순물(인이나 비소 등)이 많이 포함된 반도체 영역을 말한다. 따라서, 조금만 P형 불순물이나 N형 불순물이 포함된 영역, 소위 LDD 영역은 소스 영역에는 포함되지 않는 경우가 많다. 소스 전극이란, 소스 영역과는 다른 재료로 형성되고 소스 영역에 접속되어 배치된 도전층의 부분을 말한다. 다만, 소스 전극은 소스 영역도 포함하여 소스 전극이라고 불리는 경우도 있다. 소스 배선이란, 각 트랜지스터의 소스 전극들을 접속시키기 위한 배선, 각 화소가 갖는 소스 전극들을 접속하기 위한 배선, 또는 소스 전극과 다른 배선을 접속하기 위한 배선을 말한다.
그러나, 소스 전극으로서도 기능하고, 또 소스 배선으로서도 기능하는 부분(영역, 도전막, 배선 등)도 존재한다. 이러한 부분(영역, 도전막, 배선 등)은 소스 전극이라고 불러도 좋고, 소스 배선이라고 불러도 좋다. 즉, 소스 전극과 소스 배선을 명확하게 구별할 수 없는 영역도 존재한다. 예를 들어, 연장되어 배치된 소스 배선의 일부와 소스 영역이 중첩되어 있는 경우, 그 부분(영역, 도전막, 배선 등)은 소스 배선으로서 기능하고 있지만 소스 전극으로서도 기능한다. 따라서, 이러한 부분(영역, 도전막, 배선 등)은 소스 전극이라고 불러도 좋고, 소스 배선이라고 불러도 좋다.
또한, 소스 전극과 동일한 재료로 형성되고, 소스 전극과 같은 섬을 형성하여 연결된 부분(영역, 도전막, 배선 등), 소스 전극과 소스 전극을 접속시키는 부분(영역, 도전막, 배선 등), 또는 소스 영역과 중첩된 부분(영역, 도전막, 배선 등)도, 소스 전극이라고 불러도 좋다. 마찬가지로, 소스 배선과 동일한 재료로 형성되고 소스 배선과 같은 섬을 형성하여 연결된 영역(영역, 도전막, 배선 등)도 소스 배선이라고 불러도 좋다. 이러한 부분(영역, 도전막, 배선 등)은 엄밀히 말하여 다른 소스 전극과의 접속을 가능하게 하는 기능을 갖지 않는 경우가 있다. 그러나, 제조시의 사양 등에 따라 소스 전극 또는 소스 배선과 동일한 재료로 형성되고 소스 전극 또는 소스 배선과 연결된 부분(영역, 도전막, 배선 등)이 있다. 따라서, 이러한 부분(영역, 도전막, 배선 등)은 소스 전극 또는 소스 배선이라고 불러도 좋다.
또한, 소스 전극과 소스 배선을 접속시키는 도전막의 부분으로서 소스 전극 또는 소스 배선과는 다른 재료로 형성된 도전막의 부분도 소스 전극이라고 불러도 좋고 소스 배선이라고 불러도 좋다.
또한, 소스 단자란, 소스 영역이나, 소스 전극이나, 소스 전극과 접속된 부분(영역, 도전막, 배선 등)의 일부를 말한다.
또한, 어떤 배선을 소스 배선, 소스선, 소스 신호선, 데이터선, 데이터 신호선 등이라고 부르는 경우, 그 배선에 트랜지스터의 소스(드레인)가 접속되어 있지 않은 경우도 있다. 이 경우, 소스 배선, 소스선, 소스 신호선, 데이터선, 데이터 신호선은 트랜지스터의 소스(드레인)와 같은 층으로 형성된 배선, 트랜지스터의 소스(드레인)와 동일한 재료로 형성된 배선 또는 트랜지스터의 소스(드레인)와 동시에 성막된 배선을 의미하는 경우가 있다. 일례로서, 유지 용량용 배선, 전원선, 기준 전위 공급 배선 등이 있다.
또한, 드레인에 대해서는 소스와 마찬가지이다.
또한, 본 발명의 일 형태는 도 1에 도시된 회로 구성에 한정되지 않는다. 예를 들어, 본 발명의 일 형태는 도 9에 도시된 회로 구성이어도 좋다. 도 9에 도시된 회로는 도 1이나 도 8에 도시된 회로 구성에서의 스위치(125)를 생략한 구성이다. 즉, 스위치(125)가 계속적으로 온 상태인 것과 같은 구성이다. 이하에서는 도 9에 도시된 화소 회로의 동작에 대하여 설명한다. 또한, 도 1에 도시된 화소 회로의 동작과 공통되는 점에 대한 상세한 설명은 생략한다.
도 9에 도시된 바와 같이 스위치를 생략함으로써 더 적은 트랜지스터로 회로를 구성할 수 있다.
우선, 초기화 기간에서 도 2a에 도시된 바와 같이 스위치(121)를 온 상태, 스위치(122)를 온 상태, 스위치(123)를 오프 상태, 스위치(124)를 온 상태, 스위치(126)를 온 상태로 한다.
이 때, 용량 소자(141) 및 용량 소자(142)에는 Vsig-V1이 유지된다.
다음에, 방전 기간에서 스위치(121)를 온 상태, 스위치(122)를 오프 상태, 스위치(123)를 오프 상태, 스위치(124)를 온 상태, 스위치(126)를 오프 상태로 한다. 이와 같이 방전 기간에 스위치(122)가 오프 상태임으로써 용량 소자(141)에 유지되는 영상 신호가 저감되지 않도록 할 수 있다. 이 경우, 도 25에 도시된 바와 같이 스위치(122)의 한쪽 전극이 트랜지스터(150)의 게이트가 아니라 배선(101)에 접속되어도 좋다.
여기서, 트랜지스터(150)의 소스 측의 전위가 서서히 상승하여 트랜지스터(150)는 비도통 상태, 또는 그에 가까운 상태가 된다. 이 때 Vgs가 Vth, 또는 Vth에 상당하는 전압이 되기 때문에 용량 소자(142)에는 Vth, 또는 Vth에 상당하는 전압이 유지된다. 또한, 용량 소자(141)에는 변함이 없이 Vsig-V1이 유지된다.
또한, 이 때 트랜지스터(150)의 소스의 전위가 지나치게 높아지면 발광 소자(160)의 양단의 전압이 Velth보다 크게 되는 경우가 있다. 이 경우, 발광 소자(160)에 전류가 계속적으로 흐를 수 있다. 그러므로, 발광 소자(160)의 양단의 전압이 가능한 한 Velth 이하의 전압이 되게 하기 위하여 Vsig의 전위를 낮은 전위가 되도록 조정하는 것이 바람직하다. 특히, 트랜지스터(150)가 디플리션형(노멀리-온형)인 경우, 트랜지스터(150)의 소스의 전위가 높게 되기 쉽기 때문에 Vsig의 전위가 낮게 되도록 조정하는 것이 바람직하다. 예를 들어, Vsig의 가장 큰 전위를 V2 이하로 하여도 좋다.
또한, Vsig의 전위가 낮아지면 그에 따라 V1의 전위도 낮아지는 것이 바람직하다. 이로써 발광 기간에서의 Vgs를 충분한 전압값으로 조정할 수 있다.
다음에, 신호 입력 종료 기간에서 스위치(121)를 오프 상태, 스위치(122)를 오프 상태, 스위치(123)를 오프 상태, 스위치(124)를 온 상태, 스위치(126)를 온 또는 오프 상태로 한다.
여기서, 용량 소자(141)에 유지되는 전압(Vsig-V1), 용량 소자(142)에 유지되는 전압(Vth, 또는 Vth에 상당하는 전압)이 확정된다.
또한, 신호 입력 종료 기간에서 스위치(124)가 오프 상태이어도 좋다.
이와 같이 신호 입력 종료 기간을 설정함으로써, 각 스위치의 온 상태와 오프 상태의 전환 동작이 겹침으로 인하여 신호가 혼합되거나 노이즈가 생기는 것을 저감시킬 수 있다. 다만, 방전 기간 후에 신호 입력 종료 기간을 설정함이 없이 신호 가산 기간을 시작하여도 좋다.
다음에, 신호 가산 기간에서 스위치(121)를 오프 상태, 스위치(122)를 오프 상태, 스위치(123)를 온 상태, 스위치(124)를 오프 상태, 스위치(126)를 온 또는 오프 상태로 한다.
여기서, 용량 소자(141) 및 용량 소자(142) 각각의 전압이 가산되어 트랜지스터(150)의 게이트에는 Vsig+Vth의 전압이 인가된다.
이와 같이 신호 가산 기간을 설정함으로써, 각 스위치의 온 상태와 오프 상태의 전환 동작이 겹침으로 인하여 신호가 혼합되거나 노이즈가 생기는 것을 저감시킬 수 있다. 다만, 방전 기간 또는 신호 입력 종료 기간 후에 신호 가산 기간을 설정함이 없이 발광 기간을 시작하여도 좋다.
다음에, 발광 기간에서 스위치(121)를 오프 상태, 스위치(122)를 오프 상태, 스위치(123)를 온 상태, 스위치(124)를 오프 상태, 스위치(126)를 오프 상태로 한다.
여기서, 스위치(126)를 오프 상태로 함으로써 발광 소자(160)에 전류가 흘러 트랜지스터(150)의 소스의 전위는 V1+Vel까지 상승된다. 그리고, 트랜지스터(150)의 게이트에는 Vsig+Vth+Vel의 전압이 인가된다. 이 때 트랜지스터(150)의 Vgs는 게이트와 소스의 전위차에 상당하는 Vsig-V1+Vth가 된다.
상술한 바와 같이, 도 1에 도시된 화소 회로와 마찬가지로 트랜지스터(150)의 Vth의 변동이 발광 소자에 미치는 영향을 배제할 수 있다. 또한, 발광 소자(160)의 열화로 인한 Vel 상승의 영향을 배제할 수도 있다. 따라서, 화상을 일정한 휘도로 표시할 수 있게 된다.
또한, 본 발명의 일 형태는 도 10에 도시된 회로 구성이어도 좋다. 도 10에 도시된 회로에서는 스위치(125) 및 스위치(126)의 위치가 도 1과 다르고, 스위치(125)의 한쪽 전극 및 스위치(126)의 한쪽 전극이 용량 소자(141)의 다른 쪽 전극에 접속되어 있다. 이하에서는 도 10에 도시된 화소 회로의 동작에 대하여 설명한다. 또한, 도 1 및 도 9에 도시된 화소 회로의 동작과 공통되는 점에 대한 상세한 설명은 생략한다.
다음에, 초기화 기간에서 스위치(121)를 온 상태, 스위치(122)를 온 상태, 스위치(123)를 오프 상태, 스위치(124)를 온 상태, 스위치(125)를 온 상태, 스위치(126)를 온 상태로 한다.
이 때, 용량 소자(141) 및 용량 소자(142)에는 Vsig-V1이 유지된다.
또한, 초기화 기간에서 스위치(122)가 오프 상태이어도 좋다. 스위치(122)가 오프 상태인 경우에는 다른 기간에 용량 소자(141)에 전압을 공급하면 좋다.
다음에, 방전 기간에서 스위치(121)를 온 상태, 스위치(122)를 온 상태, 스위치(123)를 오프 상태, 스위치(124)를 온 상태, 스위치(125)를 오프 상태, 스위치(126)를 온 상태로 한다.
여기서, 트랜지스터(150)의 소스 측의 전위가 서서히 상승하여 트랜지스터(150)는 비도통 상태, 또는 그에 가까운 상태가 된다. 이 때 Vgs가 Vth, 또는 Vth에 상당하는 전압이 되기 때문에 용량 소자(142)에는 Vth, 또는 Vth에 상당하는 전압이 유지된다. 또한, 용량 소자(141)에는 변함이 없이 Vsig-V1이 유지된다.
또한, 방전 기간에서 스위치(126)가 오프 상태이어도 좋다. 마찬가지로, 스위치(122)가 오프 상태이어도 좋다. 또는, 스위치(122)가 오프 상태일 때, 스위치(125)가 오프 상태이어도 좋고 온 상태이어도 좋다. 스위치(125)가 온 상태인 경우에는 스위치(126)는 오프 상태인 것이 바람직하다.
또한, 이 때 트랜지스터(150)의 소스의 전위가 지나치게 높아지면 발광 소자(160)의 양단의 전압이 Velth보다 크게 되는 경우가 있다. 이 경우, 발광 소자(160)에 전류가 계속적으로 흐를 수 있다. 그러므로, 발광 소자(160)의 양단의 전압이 가능한 한 Velth 이하의 전압이 되게 하기 위하여 Vsig의 전위를 낮은 전위가 되도록 조정하는 것이 바람직하다. 특히, 트랜지스터(150)가 디플리션형(노멀리-온형)인 경우, 트랜지스터(150)의 소스의 전위가 높게 되기 쉽기 때문에 Vsig의 전위가 낮게 되도록 조정하는 것이 바람직하다. 예를 들어, Vsig의 가장 큰 전위를 V2 이하로 하여도 좋다.
또한, Vsig의 전위가 낮아지면 그에 따라 V1의 전위도 낮아지는 것이 바람직하다. 이로써 발광 기간에서의 Vgs를 충분한 전압값으로 조정할 수 있다.
다음에, 신호 입력 종료 기간에서 스위치(121)를 오프 상태, 스위치(122)를 오프 상태, 스위치(123)를 오프 상태, 스위치(124)를 온 상태, 스위치(125)를 오프 상태, 스위치(126)를 온 상태로 한다.
여기서, 용량 소자(141)에 유지되는 전압(Vsig-V1), 용량 소자(142)에 유지되는 전압(Vth, 또는 Vth에 상당하는 전압)이 확정된다.
또한, 신호 입력 종료 기간에서 스위치(126)가 오프 상태이어도 좋다. 마찬가지로, 스위치(124)가 오프 상태이어도 좋다.
이와 같이 신호 입력 종료 기간을 설정함으로써, 각 스위치의 온 상태와 오프 상태의 전환 동작이 겹침으로 인하여 신호가 혼합되거나 노이즈가 생기는 것을 저감시킬 수 있다. 다만, 방전 기간 후에 신호 입력 종료 기간을 설정함이 없이 신호 가산 기간을 시작하여도 좋다.
다음에, 신호 가산 기간에서 스위치(121)를 오프 상태, 스위치(122)를 오프 상태, 스위치(123)를 온 상태, 스위치(124)를 오프 상태, 스위치(125)를 오프 상태, 스위치(126)를 온 상태로 한다.
여기서, 용량 소자(141) 및 용량 소자(142) 각각의 전압이 가산되어 트랜지스터(150)의 게이트에는 Vsig+Vth의 전압이 인가된다.
또한, 신호 가산 기간에서 스위치(126)가 오프 상태이어도 좋다. 마찬가지로, 스위치(125)가 온 상태이어도 좋다.
이와 같이 신호 가산 기간을 설정함으로써, 각 스위치의 온 상태와 오프 상태의 전환 동작이 겹침으로 인하여 신호가 혼합되거나 노이즈가 생기는 것을 저감시킬 수 있다. 다만, 방전 기간 또는 신호 입력 종료 기간 후에 신호 가산 기간을 설정함이 없이 발광 기간을 시작하여도 좋다.
다음에, 발광 기간에서 스위치(121)를 오프 상태, 스위치(122)를 오프 상태, 스위치(123)를 온 상태, 스위치(124)를 오프 상태, 스위치(125)를 온 상태, 스위치(126)를 오프 상태로 한다.
여기서, 스위치(126)를 오프 상태로 함으로써 발광 소자(160)에 전류가 흘러 트랜지스터(150)의 소스의 전위는 V1+Vel까지 상승된다. 그리고, 트랜지스터(150)의 게이트에는 Vsig+Vth+Vel의 전압이 인가된다. 이 때 트랜지스터(150)의 Vgs는 게이트와 소스의 전위차에 상당하는 Vsig-V1+Vth가 된다.
상술한 바와 같이, 도 1에 도시된 화소 회로와 마찬가지로 트랜지스터(150)의 Vth의 변동이 발광 소자에 미치는 영향을 배제할 수 있다. 또한, 발광 소자(160)의 열화로 인한 Vel 상승의 영향을 배제할 수도 있다. 따라서, 화상을 일정한 휘도로 표시할 수 있게 된다.
또한, 본 발명의 일 형태는 도 10에 도시된 회로 구성에서의 배선(102)의 전위를 펄스 전위로 하는 구성이어도 좋다. 도 26은 이 경우의 회로도를 도시한 것이다. 이하에서는 도 26에 도시된 화소 회로에서 배선(102)의 전위를 펄스 전위로 한 경우의 동작에 대하여 설명한다. 또한, 도 1, 도 9, 또는 도 10에 도시된 화소 회로의 동작과 공통되는 점에 대한 상세한 설명은 생략한다.
우선, 제 1 초기화 기간에서 배선(102)을 Low 레벨로 하고 스위치(121)를 오프 상태, 스위치(122)를 온 또는 오프 상태, 스위치(123)를 온 또는 오프 상태, 스위치(124)를 온 또는 오프 상태, 스위치(125)를 온 또는 오프 상태, 스위치(126)를 온 또는 오프 상태로 한다.
이 동작에 의하여 트랜지스터(150)와 발광 소자(160)가 접속된 노드의 전위를 미리 낮출 수 있다. 그러므로, 제 2 초기화 기간에서 트랜지스터(150)와 발광 소자(160)가 접속된 노드의 전위를 재빨리 소정의 전위로 할 수 있다.
또한, 제 1 초기화 기간에서 스위치(121)가 온 상태이어도 좋다.
다음에, 제 2 초기화 기간에서 배선(102)을 High 레벨로 하고 스위치(121)를 온 상태, 스위치(122)를 온 상태, 스위치(123)를 오프 상태, 스위치(124)를 온 상태, 스위치(125)를 온 상태, 스위치(126)를 온 상태로 한다.
이 때, 용량 소자(141) 및 용량 소자(142)에는 Vsig-V1이 유지된다.
다음에, 방전 기간에서 배선(102)을 High 레벨로 하고 스위치(121)를 온 상태, 스위치(122)를 온 상태, 스위치(123)를 오프 상태, 스위치(124)를 온 상태, 스위치(125)를 오프 상태, 스위치(126)를 온 상태로 한다. 또한, 방전 기간 전에 스위치(122)를 오프 상태로 함으로써 용량 소자(141)에 유지되는 신호가 저감되지 않도록 할 수 있다. 이와 같이 동작시키는 경우, 도 27에 도시된 바와 같이 스위치(125)는 생략될 수 있다.
여기서, 트랜지스터(150)의 소스 측의 전위가 서서히 상승하여 트랜지스터(150)는 비도통 상태, 또는 그에 가까운 상태가 된다. 이 때 Vgs가 Vth, 또는 Vth에 상당하는 전압이 되기 때문에 용량 소자(142)에는 Vth, 또는 Vth에 상당하는 전압이 유지된다. 또한, 용량 소자(141)에는 변함이 없이 Vsig-V1이 유지된다.
다음에, 신호 입력 종료 기간에서 배선(102)을 High 레벨로 하고 스위치(121)를 오프 상태, 스위치(122)를 오프 상태, 스위치(123)를 오프 상태, 스위치(124)를 온 상태, 스위치(125)를 오프 상태, 스위치(126)를 온 상태로 한다.
여기서, 용량 소자(141)에 유지되는 전압(Vsig-V1), 용량 소자(142)에 유지되는 전압(Vth, 또는 Vth에 상당하는 전압)이 확정된다.
다음에, 신호 가산 기간에서 배선(102)을 High 레벨로 하고 스위치(121)를 오프 상태, 스위치(122)를 오프 상태, 스위치(123)를 온 상태, 스위치(124)를 오프 상태, 스위치(125)를 오프 상태, 스위치(126)를 온 상태로 한다.
여기서, 용량 소자(141) 및 용량 소자(142) 각각의 전압이 가산되어 트랜지스터(150)의 게이트에는 Vsig+Vth의 전압이 인가된다.
다음에, 발광 기간에서 배선(102)을 High 레벨로 하고 스위치(121)를 오프 상태, 스위치(122)를 오프 상태, 스위치(123)를 온 상태, 스위치(124)를 오프 상태, 스위치(125)를 온 상태, 스위치(126)를 오프 상태로 한다.
여기서, 스위치(126)를 오프 상태로 함으로써 발광 소자(160)에 전류가 흘러 트랜지스터(150)의 소스의 전위는 V1+Vel까지 상승된다. 그리고, 트랜지스터(150)의 게이트에는 Vsig+Vth+Vel의 전압이 인가된다. 이 때 트랜지스터(150)의 Vgs는 게이트와 소스의 전위차에 상당하는 Vsig-V1+Vth가 된다.
상술한 바와 같이, 도 1에 도시된 화소 회로와 마찬가지로 트랜지스터(150)의 Vth의 변동이 발광 소자에 미치는 영향을 배제할 수 있다. 또한, 발광 소자(160)의 열화로 인한 Vel 상승의 영향을 배제할 수도 있다. 따라서, 화상을 일정한 휘도로 표시할 수 있게 된다.
또한, 본 발명의 일 형태는 도 10에 도시된 회로 구성에서의 배선(103)의 전위를 펄스 전위로 하는 구성이어도 좋다. 이하에서는 도 10에 도시된 화소 회로에서 배선(103)의 전위를 펄스 전위로 한 경우의 동작에 대하여 설명한다. 또한, 도 1 또는 도 10에 도시된 화소 회로의 동작과 공통되는 점에 대한 상세한 설명은 생략한다.
우선, 초기화 기간에서 배선(103)을 Low 레벨 또는 High 레벨로 하고 스위치(121)를 온 상태, 스위치(122)를 온 상태, 스위치(123)를 오프 상태, 스위치(124)를 온 상태, 스위치(125)를 온 상태, 스위치(126)를 온 상태로 한다.
이 때, 용량 소자(141) 및 용량 소자(142)에는 Vsig-V1이 유지된다.
다음에, 방전 기간에서 배선(103)을 High 레벨로 하고 스위치(121)를 온 상태, 스위치(122)를 온 상태, 스위치(123)를 오프 상태, 스위치(124)를 온 상태, 스위치(125)를 오프 상태, 스위치(126)를 온 상태로 한다. 또한, 방전 기간 전에 스위치(122)를 오프 상태로 함으로써 용량 소자(141)에 유지되는 신호가 저감되지 않도록 할 수 있다. 이와 같이 동작시키는 경우, 도 27에 도시된 바와 같이 스위치(125)는 생략될 수 있다.
여기서, 트랜지스터(150)의 소스 측의 전위가 서서히 상승하여 트랜지스터(150)는 비도통 상태가 된다. 이 때 Vgs는 Vth가 되기 때문에 용량 소자(142)에는 Vth가 유지된다. 또한, 용량 소자(141)에는 변함이 없이 Vsig-V1이 유지된다.
이와 같이 배선(103)의 전위를 제어함으로써 Vsig의 전위를 낮추지 않고도 트랜지스터(150)의 소스 측의 전위를 상승시킬 수 있다.
다음에, 신호 입력 종료 기간에서 배선(103)을 High 레벨로 하고 스위치(121)를 오프 상태, 스위치(122)를 오프 상태, 스위치(123)를 오프 상태, 스위치(124)를 온 상태, 스위치(125)를 오프 상태, 스위치(126)를 온 상태로 한다.
여기서, 용량 소자(141)에 유지되는 전압(Vsig-V1) 및 용량 소자(142)에 유지되는 전압(Vth)이 확정된다.
다음에, 신호 가산 기간에서 배선(103)을 High 레벨로 하고 스위치(121)를 오프 상태, 스위치(122)를 오프 상태, 스위치(123)를 온 상태, 스위치(124)를 오프 상태, 스위치(125)를 오프 상태, 스위치(126)를 온 상태로 한다.
여기서, 배선(104), 용량 소자(141), 및 용량 소자(142) 각각의 전압이 가산되어 트랜지스터(150)의 게이트에는 Vsig+Vth의 전압이 인가된다.
다음에, 발광 기간에서 배선(103)을 Low 레벨로 하고 스위치(121)를 오프 상태, 스위치(122)를 오프 상태, 스위치(123)를 온 상태, 스위치(124)를 오프 상태, 스위치(125)를 온 상태, 스위치(126)를 오프 상태로 한다.
여기서, 스위치(126)를 오프 상태로 함으로써 발광 소자(160)에 전류가 흘러 트랜지스터(150)의 소스의 전위는 V1+Vel까지 상승된다. 그리고, 트랜지스터(150)의 게이트에는 Vsig+Vth+Vel의 전압이 인가된다. 이 때 트랜지스터(150)의 Vgs는 게이트와 소스의 전위차에 상당하는 Vsig-V1+Vth가 된다.
상술한 바와 같이, 도 1에 도시된 화소 회로와 마찬가지로 트랜지스터(150)의 Vth의 변동이 발광 소자에 미치는 영향을 배제할 수 있다. 또한, 발광 소자(160)의 열화로 인한 Vel 상승의 영향을 배제할 수도 있다. 따라서, 화상을 일정한 휘도로 표시할 수 있게 된다.
또한, 본 발명의 일 형태는 도 11에 도시된 이동도 보정 기능을 갖는 회로 구성이어도 좋다. 도 11은 도 1에 도시된 회로에 트랜지스터(150)의 게이트와 드레인 사이에 스위치(127)를 제공한 구성이다. 도 1 이외의 회로 예를 들어, 도 9, 도 10, 도 25, 도 26, 도 27에 도시된 회로에도 마찬가지로 스위치(127)를 제공할 수 있다. 예를 들어, 도 30은 도 9에 도시된 회로에 스위치(127)를 제공한 예를 도시한 것이고, 도 31은 도 10에 도시된 회로에 스위치(127)를 제공한 예를 도시한 것이다. 이하에서는 도 11에 도시된 화소 회로의 동작에 대하여 설명한다. 또한, 도 1에 도시된 화소 회로의 동작과 공통되는 점에 대한 상세한 설명은 생략한다.
신호 가산 기간 후, 또는 발광 기간 전에 이동도 보정 기간을 설정한다. 또한, 이동도 보정 기간 외의 기간에서는 스위치(127)가 오프 상태인 것이 바람직하다. 다만, 본 발명의 일 형태는 이에 한정되지 않는다.
이동도 보정 기간에서 스위치(121)를 오프 상태, 스위치(122)를 오프 상태, 스위치(123)를 온 상태, 스위치(124)를 오프 상태, 스위치(125)를 온 상태, 스위치(126)를 온 또는 오프 상태, 스위치(127)를 온 상태로 한다.
여기서, 적절한 이동도 보정 기간을 설정함으로써 용량 소자(142) 및 용량 소자(141)에 유지된 전하를 방전하여 의도적으로 트랜지스터(150)의 게이트 전위를 음 방향으로 변화시킬 수 있다. 이 변화는 트랜지스터(150)의 전류-전압 특성에 의존한다. 예를 들어, Vgs는 이동도가 높은 경우 더 작은 값을 취하고, 이동도가 낮은 경우 조금만 작은 값을 취한다. 즉, 이동도의 편차에 따라 Vgs를 취득할 수 있다. 즉, 각 화소를 구성하는 트랜지스터(150)의 이동도 편차를 보정할 수 있다.
또한, 본 발명의 일 형태는 도 12에 도시된 회로 구성이어도 좋다. 이하에서는 도 12에 도시된 화소 회로의 동작에 대하여 설명한다. 도 12는 도 1에서의 용량 소자(141)와 발광 소자(160) 사이, 또는 스위치(125)와 발광 소자(160) 사이에 스위치(128)가 제공된 구성, 및 발광 소자(160)의 캐소드 전극이 배선(104)에 접속되고 스위치(126)가 삭제된 구성에 상당한다. 도 1 이외의 회로 예를 들어, 도 8, 도 9, 도 10, 도 11 등에 도시된 회로에도 마찬가지로 스위치(128)를 제공할 수 있다. 예를 들어, 도 32 및 도 33은 도 9에 스위치(128)가 제공된 예를 도시한 것이다. 도 34 및 도 35는 도 10에 스위치(128)가 제공된 예를 도시한 것이다. 또한, 도 1에 도시된 화소 회로의 동작과 공통되는 점에 대한 상세한 설명은 생략한다.
우선, 초기화 기간에서 스위치(121)를 온 상태, 스위치(122)를 온 상태, 스위치(123)를 온 상태, 스위치(124)를 온 상태, 스위치(125)를 온 상태, 스위치(128)를 온 상태로 한다. 그리고, 배선(101)에는 V1을 공급한다. 이 결과 발광 소자(160)와 스위치(128) 사이의 노드의 전위는 V1이 된다. 즉, 도 2a에서 스위치(126)를 온 상태로 한 경우와 같은 상태가 된다.
다음에, 방전 기간에서 스위치(121)를 온 상태, 스위치(122)를 온 또는 오프 상태, 스위치(123)를 오프 상태, 스위치(124)를 온 상태, 스위치(125)를 오프 또는 온 상태, 스위치(128)를 오프 상태로 한다. 그리고, 배선(101)에는 Vsig, 또는 V1보다 높은 전압이 공급된다.
여기서, 트랜지스터(150)의 소스 측의 전위가 서서히 상승하여 트랜지스터(150)는 비도통 상태가 된다. 이 때 Vgs가 Vth, 또는 Vth에 상당하는 전압이 되기 때문에 용량 소자(142)에는 Vth가 유지된다.
다음에, 신호 입력 기간을 설정한다. 신호 입력 기간에서 배선(101)에는 Vsig가 공급된다. 그리고, 스위치(121)를 온 상태, 스위치(122)를 온 상태, 스위치(123)를 오프 상태, 스위치(124)를 오프 상태, 스위치(125)를 오프 상태, 스위치(128)를 온 상태로 한다. 그러면 용량 소자(141)에는 Vsig에 상당하는 전압이 공급된다.
또한, 스위치(125)를 온 상태로 하여 트랜지스터(150)의 전류 특성에 따른 전하를 트랜지스터(150)로부터 용량 소자(141)로 공급하여도 좋다.
다음에, 신호 입력 종료 기간에서 스위치(121)를 오프 상태, 스위치(122)를 오프 상태, 스위치(123)를 오프 상태, 스위치(124)를 온 상태, 스위치(125)를 오프 상태, 스위치(128)를 오프 상태로 한다.
여기서, 용량 소자(141)에 유지되는 전압(Vsig-V1, 또는 Vsig-V1에 상당하는 전압), 및 용량 소자(142)에 유지되는 전압(Vth, 또는 Vth에 상당하는 전압)이 확정된다.
다음에, 신호 가산 기간에서 스위치(121)를 오프 상태, 스위치(122)를 오프 상태, 스위치(123)를 온 상태, 스위치(124)를 오프 상태, 스위치(125)를 오프 상태, 스위치(128)를 오프 상태로 한다.
여기서, 용량 소자(141) 및 용량 소자(142) 각각의 전압이 가산되어 트랜지스터(150)의 게이트에는 Vsig+Vth의 전압이 인가된다.
다음에, 발광 기간에서 스위치(121)를 오프 상태, 스위치(122)를 오프 상태, 스위치(123)를 온 상태, 스위치(124)를 오프 상태, 스위치(125)를 온 상태, 스위치(128)를 온 상태로 한다.
여기서, 스위치(128)를 온 상태로 함으로써 발광 소자(160)에 전류가 흘러 트랜지스터(150)의 소스의 전위는 V1+Vel까지 상승된다. 그리고, 트랜지스터(150)의 게이트에는 Vsig+Vth+Vel의 전압이 인가된다. 이 때 트랜지스터(150)의 Vgs는 게이트와 소스의 전위차에 상당하는 Vsig-V1+Vth가 된다.
상술한 바와 같이, 도 1에 도시된 화소 회로와 마찬가지로 트랜지스터(150)의 Vth의 변동이 발광 소자에 미치는 영향을 배제할 수 있다. 또한, 발광 소자(160)의 열화로 인한 Vel 상승의 영향을 배제할 수도 있다. 따라서, 화상을 일정한 휘도로 표시할 수 있게 된다.
또한, 본 발명의 일 형태에 따른 반도체 장치의 화소 회로의 구성은 상술한 도 1, 도 8 내지 도 12에 도시된 구성에 한정되지 않고 이들 회로 구성의 일부를 임의로 선택하여 조합한 구성으로 하여도 좋다.
또한, 도 1, 도 8 내지 도 12에 도시된 회로 구성은 일례이므로 트랜지스터를 추가로 제공하는 것이 가능하다. 반대로 도 1, 도 8 내지 도 12 등에 도시된 각 노드에 트랜지스터, 스위치, 수동 소자 등을 추가로 제공하지 않는 것도 가능하다.
또한, 본 실시형태에서 트랜지스터(150)의 문턱 전압 등의 편차를 보정하는 동작을 하였지만 본 발명의 실시형태의 일 형태는 이에 한정되지 않는다. 예를 들어, 문턱 전압의 편차를 보정하는 동작을 하지 않고 부하나 발광 소자에 전류를 공급하여 동작시킬 수도 있다.
본 실시형태는 기본 원리의 일례에 대하여 기재한 것이다. 따라서, 본 실시형태의 일부 또는 전부는 다른 실시형태의 일부 또는 전부와 자유로이 조합하거나 치환할 수 있다.
(실시형태 2)
상술한 실시형태에서는 표시 장치의 화소를 구성하는 각 트랜지스터로서 n채널형 트랜지스터를 사용하는 것으로 설명하였다. 특히 본 실시형태에서는, 표시 장치의 화소에 채널 형성 영역이 산화물 반도체층에 형성된 트랜지스터를 사용하는 경우의 회로 구성에 대하여 기재한다.
도 1에 도시된 화소 회로의 트랜지스터(150)는 단지 n채널형 트랜지스터인 것으로 설명하였지만 상기 트랜지스터의 채널 형성 영역에는 산화물 반도체층을 사용할 수 있다.
트랜지스터(150)로서, 산화물 반도체층에 채널 형성 영역이 형성된 트랜지스터를 사용하기 때문에 트랜지스터의 오프 전류를 저감시킬 수 있다. 따라서, 오동작이 적은 화소의 회로 구성으로 할 수 있다.
또한, 화소 회로를 구성하는 각 스위치를, 채널 형성 영역이 산화물 반도체층에 형성된 트랜지스터로 구성할 수도 있다. 구체적으로는 도 1에 도시된 스위치(121) 내지 스위치(126)로서 산화물 반도체가 사용된 트랜지스터를 적용할 수 있다.
또한, 산화물 반도체가 사용된 트랜지스터는 도 1에 도시된 화소 회로에 한정되지 않고 실시형태 1에 기재된 도 8 내지 도 12의 화소 회로의 트랜지스터 및 스위치로서도 적용할 수 있다. 또한, 화소 회로 내의 모든 트랜지스터 및 스위치를 산화물 반도체가 사용된 트랜지스터로 하여도 좋고, 일부의 트랜지스터 및 스위치를 산화물 반도체가 사용된 트랜지스터로 하여도 좋다.
또한, 본 명세서에서 설명하는 오프 전류란, 트랜지스터가 비도통 상태일 때에 소스와 드레인 사이에 흐르는 전류를 말한다. n채널형 트랜지스터(예를 들어, 문턱 전압이 0V 내지 2V 정도)의 경우, 게이트와 소스 사이에 인가되는 전압이 음의 전압인 경우에 소스와 드레인 사이를 흐르는 전류를 말한다.
이어서 트랜지스터의 채널 형성 영역이 형성되는 산화물 반도체층의 재료에 대하여 이하에서 설명한다.
산화물 반도체로서는 예를 들어, 산화 인듐, 산화 주석, 산화 아연, In-Zn계 산화물, Sn-Zn계 산화물, Al-Zn계 산화물, Zn-Mg계 산화물, Sn-Mg계 산화물, In-Mg계 산화물, In-Ga계 산화물, In-Ga-Zn계 산화물(IGZO라고도 표기함), In-Al-Zn계 산화물, In-Sn-Zn계 산화물, Sn-Ga-Zn계 산화물, Al-Ga-Zn계 산화물, Sn-Al-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, In-Hf-Al-Zn계 산화물을 사용할 수 있다. 또한, 상기 산화물 반도체는 실리콘을 포함하여도 좋다.
예를 들어, In-Ga-Zn계 산화물이란, In과 Ga와 Zn을 갖는 산화물을 말하며 In과 Ga와 Zn의 비율은 불문한다. 또한, In과 Ga와 Zn 이외의 금속 원소를 포함하여도 좋다. In-Ga-Zn계 산화물은 무전계시(無電界時)의 저항이 충분히 높고 오프 전류를 충분히 작게 하는 것이 가능하고, 또 이동도도 높기 때문에 반도체 장치에 사용하는 반도체 재료로서는 적합하다.
예를 들어, 원자수비가 In:Ga:Zn=1:1:1(=1/3:1/3:1/3) 또는 In:Ga:Zn=2:2:1(=2/5:2/5:1/5)인 In-Ga-Zn계 산화물이나 그 조성 근방의 산화물을 사용할 수 있다. 또는, 원자수비가 In:Sn:Zn=1:1:1(=1/3:1/3:1/3), In:Sn:Zn=2:1:3(=1/3:1/6:1/2), 또는 In:Sn:Zn=2:1:5(=1/4:1/8:5/8)인 In-Sn-Zn계 산화물이나 그 조성 근방의 산화물을 사용하면 좋다.
그러나, 이들에 한정되지 않고 필요한 전기적 특성(이동도, 임계값, 편차 등)에 따라 적절한 조성의 것을 사용하면 좋다. 또한, 필요한 반도체 특성을 얻기 위하여 캐리어 밀도나 불순물 농도, 결함 밀도, 금속 원소와 산소의 원자수비, 원자간 거리, 밀도 등을 적절한 것으로 하는 것이 바람직하다.
또한, 예를 들어 산화물 반도체막은 In(인듐), Ga(갈륨), 및 Zn(아연)을 포함한 타깃을 사용한 스퍼터링법에 의하여 형성할 수 있다. In-Ga-Zn계 산화물 반도체막을 스퍼터링법으로 성막하는 경우, 바람직하게는 원자수비가 In:Ga:Zn=1:1:1, 4:2:3, 3:1:2, 1:1:2, 2:1:3, 또는 3:1:4로 나타내어지는 In-Ga-Zn계 산화물의 타깃을 사용한다. 상술한 원자수비를 갖는 In-Ga-Zn계 산화물의 타깃을 사용하여 산화물 반도체막을 성막함으로써 다결정 또는 CAAC가 형성되기 쉬워진다. 또한, In, Ga, 및 Zn을 포함하는 타깃의 충전율은 90% 이상, 바람직하게는 95% 이상이다. 충전율이 높은 타깃을 사용함으로써, 성막한 산화물 반도체막은 치밀한 막이 된다.
또한, 산화물 반도체로서 In-Zn계 산화물의 재료를 사용하는 경우, 사용하는 타깃의 조성은 원자수비로 In:Zn=50:1 내지 1:2(몰수비로 환산하면 In2O3:ZnO=25:1 내지 1:4), 바람직하게는 In:Zn=20:1 내지 1:1(몰수비로 환산하면 In2O3:ZnO=10:1 내지 1:2), 더 바람직하게는 In:Zn=1.5:1 내지 15:1(몰수비로 환산하면 In2O3:ZnO=3:4 내지 15:2)로 한다. 예를 들어, In-Zn계 산화물인 산화물 반도체막의 형성에 사용하는 타깃은 원자수비가 In:Zn:O=X:Y:Z일 때, Z>1.5X+Y로 한다. Zn의 비율을 이 범위 내로 함으로써, 이동도의 향상을 실현할 수 있다.
또한, 산화물 반도체막으로서 In-Sn-Zn계 산화물 반도체막을 스퍼터링법으로 성막하는 경우, 바람직하게는 원자수비가 In:Sn:Zn=1:1:1, 2:1:3, 1:2:2, 또는 20:45:35로 나타내어지는 In-Sn-Zn-O 타깃을 사용한다.
그리고, 구체적으로는 감압 상태로 유지된 처리실 내에 기판을 유지하고, 처리실 내의 잔류 수분을 제거하면서 수소 및 수분이 제거된 스퍼터링 가스를 도입하고, 상기 타깃을 사용하여 산화물 반도체막을 형성하면 좋다. 성막시에 기판 온도를 100℃ 이상 600℃ 이하, 바람직하게는 200℃ 이상 400℃ 이하로 하여도 좋다. 기판을 가열하면서 성막함으로써, 성막된 산화물 반도체막에 포함되는 불순물 농도를 저감시킬 수 있다. 또한, 스퍼터링에 기인하는 손상이 경감된다. 처리실 내의 잔류 수분을 제거하기 위해서는 흡착형 진공 펌프를 사용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티타늄 서블리메이션(sublimation) 펌프를 사용하는 것이 바람직하다. 또한, 배기 수단으로서는 터보 펌프에 콜드 트랩(cold trap)이 제공된 것이어도 좋다. 크라이오 펌프를 사용하여 처리실을 배기하면, 예를 들어 수소 원자, 물(H2O) 등 수소 원자를 포함한 화합물(더 바람직하게는 탄소 원자를 포함한 화합물도) 등이 배기되기 때문에 상기 처리실에서 성막된 산화물 반도체막에 포함되는 불순물의 농도를 저감시킬 수 있다.
또한, 스퍼터링 등으로 성막된 산화물 반도체막 내에는 불순물로서의 수분 또는 수소(수산기를 포함함)가 다량으로 포함되어 있는 경우가 있다. 수분 또는 수소는 도너 준위를 형성하기 쉬우므로, 산화물 반도체에서는 불순물이다. 따라서, 산화물 반도체막 내의 수분 또는 수소 등 불순물을 저감(탈수화 또는 탈수소화)하기 위하여 감압 분위기하, 질소나 희가스 등의 불활성 가스 분위기하, 산소 가스 분위기하, 또는 초건조 에어(CRDS(cavity ring down laser spectroscopy: 캐비티 링 다운 레이저 분광법) 방식의 이슬점 측정기를 사용하여 측정한 경우의 수분량이 20ppm(이슬점 환산으로 -55℃) 이하, 바람직하게는 1ppm 이하, 바람직하게는 10ppb 이하의 공기) 분위기하에서 산화물 반도체막에 가열 처리를 수행한다.
산화물 반도체막에 가열 처리를 수행함으로써 산화물 반도체막 내의 수분 또는 수소를 탈리시킬 수 있다. 구체적으로는 250℃ 이상 750℃ 이하, 바람직하게는 400℃ 이상 기판의 변형점 미만의 온도에서 가열 처리를 수행하면 좋다. 예를 들어, 500℃로 3분간 이상 6분간 이하 정도의 가열 처리를 수행하면 좋다. 가열 처리에 RTA법을 사용하면, 단시간에 탈수화 또는 탈수소화를 행할 수 있으므로, 유리 기판의 변형점을 넘는 온도에서도 처리를 행할 수 있다.
또한, 상기 가열 처리에 의하여 산화물 반도체막으로부터 산소가 탈리되어 산화물 반도체막 내에 산소 결손이 형성되는 경우가 있다. 그래서, 상기 가열 처리를 수행한 후에 산화물 반도체막에 산소를 공급하는 처리를 수행하여 산소 결손을 저감시키는 것이 바람직하다.
예를 들어, 산소를 포함한 가스 분위기하에서 가열 처리를 수행함으로써 산화물 반도체막에 산소를 공급할 수 있다. 산소를 공급하기 위한 가열 처리는 수분 또는 수소의 농도를 저감시키기 위한 상기 가열 처리와 같은 조건으로 수행하면 좋다. 다만, 산소를 공급하기 위한 가열 처리는 산소 가스, 또는 초건조 에어(CRDS 방식의 이슬점 측정기를 사용하여 측정한 경우의 수분량이 20ppm(이슬점 환산으로 -55℃) 이하, 바람직하게는 1ppm 이하, 바람직하게는 10ppb 이하인 공기) 등 산소를 포함한 가스 분위기하에서 수행한다.
상기 산소를 포함한 가스는 물, 수소 등의 농도가 낮은 것이 바람직하다. 구체적으로는, 산소를 포함한 가스 내에 포함되는 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하로 하는 것이 바람직하다.
또는, 이온 주입법, 이온 도핑법, 플라즈마 잠입 이온 주입법, 플라즈마 처리 등을 사용하여 산화물 반도체막에 산소를 공급할 수 있다. 상기 방법을 사용하여 산소를 산화물 반도체막에 공급한 후에 산화물 반도체막에 포함된 결정부가 손상되어 있는 경우에는, 가열 처리를 행하여 손상된 결정부를 수복(修復)시키도록 하여도 좋다.
또한, 산화물 반도체막에 접하는 게이트 절연막 등의 절연막으로서 산소를 포함한 절연막을 사용하고, 이 절연막으로부터 산화물 반도체막에 산소가 공급되도록 하여도 좋다. 산소를 포함하는 절연막은, 산소 분위기하에서의 가열 처리나, 산소 도핑 등에 의하여 화학량론적 조성보다 산소가 많은 상태로 하는 것이 바람직하다. 산소 도핑이란, 산소를 반도체막에 첨가하는 것을 말한다. 또한, 산소 도핑에는 플라즈마화된 산소를 반도체막에 첨가하는 산소 플라즈마 도핑이 포함된다. 또한, 산소 도핑은 이온 주입법 또는 이온 도핑법에 의하여 수행하여도 좋다. 산소 도핑 처리를 수행함으로써 화학량론적 조성보다 산소가 많은 영역을 갖는 절연막을 형성할 수 있다. 그리고, 산소를 포함한 절연막을 형성한 후에 가열 처리를 수행함으로써 상기 절연막으로부터 산화물 반도체막에 산소가 공여되도록 한다. 이 구성에 의하여 도너가 되는 산소 결손을 저감시키고 산화물 반도체막에 포함되는 산화물 반도체의 화학량론적 조성을 만족시킬 수 있다. 이 결과 산화물 반도체막을 i형에 가깝게 할 수 있고, 산소 결손으로 인한 트랜지스터의 전기 특성의 편차를 경감시켜 전기 특성의 향상을 실현할 수 있다.
산소를 절연막으로부터 산화물 반도체막에 공여시키기 위한 가열 처리는 질소, 초건조 에어, 또는 희가스(아르곤, 헬륨 등)의 분위기하에서, 바람직하게는 200℃ 이상 400℃ 이하, 예를 들어 250℃ 이상 350℃ 이하에서 수행한다. 상기 가스의 물의 함유량은 20ppm 이하, 바람직하게는 1ppm 이하, 더 바람직하게는 10ppb 이하인 것이 바람직하다.
이하에서는 산화물 반도체막의 구조에 대하여 설명한다.
또한, 본 명세서에 있어서, '평행'이란, 2개의 직선이 -10° 이상 10° 이하의 각도로 배치된 상태를 말한다. 따라서, -5° 이상 5° 이하의 경우도 '평행'의 범주에 포함된다. 또한, '수직'이란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치된 상태를 말한다. 따라서, 85° 이상 95° 이하의 경우도 '수직'의 범주에 포함된다.
또한, 본 명세서에 있어서, 삼방정 또는 능면체정은 육방정계에 포함된다.
산화물 반도체막은 단결정 산화물 반도체막과 비단결정 산화물 반도체막으로 대별된다. 비단결정 산화물 반도체막이란, 비정질 산화물 반도체막, 미결정 산화물 반도체막, 다결정 산화물 반도체막, CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)막 등을 말한다.
비정질 산화물 반도체막은 막 내의 원자 배열이 불규칙하고, 결정 성분을 갖지 않는 산화물 반도체막이다. 미소 영역에도 결정부를 갖지 않고, 막 전체가 완전한 비정질 구조인 산화물 반도체막이 전형이다.
미결정 산화물 반도체막은 예를 들어, 크기가 1nm 이상 10nm 미만인 미결정(나노 결정이라고도 함)을 포함한다. 그러므로, 미결정 산화물 반도체막은 비정질 산화물 반도체막보다 원자 배열의 규칙성이 높다. 따라서, 미결정 산화물 반도체막은 비정질 산화물 반도체막보다 결함 준위 밀도가 낮은 특징을 갖는다.
CAAC-OS막은 복수의 결정부를 갖는 산화물 반도체막의 하나이며, 대부분의 결정부는 하나의 변이 100nm 미만인 입방체 내에 들어가는 크기이다. 따라서, CAAC-OS막에 포함되는 결정부는 하나의 변이 10nm 미만, 5nm 미만, 또는 3nm 미만인 입방체 내에 들어가는 크기일 수도 있다. CAAC-OS막은 미결정 산화물 반도체막보다 결함 준위 밀도가 낮은 특징을 갖는다. 이하에서는, CAAC-OS막에 대하여 자세히 설명한다.
CAAC-OS막을 투과형 전자 현미경(TEM: Transmission Electron Microscope)으로 관찰한 경우 결정부들끼리의 명확한 경계, 즉 결정 입계(그레인 바운더리라고도 함)가 확인되지 않는다. 그러므로, CAAC-OS막에서는 결정 입계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다.
CAAC-OS막을 시료 면에 대략 평행한 방향으로부터 TEM으로 관찰(단면 TEM 관찰)하면 결정부에서 금속 원자가 층상으로 배열되어 있는 것을 확인할 수 있다. 금속 원자의 각 층은 CAAC-OS막이 형성되는 면(피형성면이라고도 함) 또는 CAAC-OS막 상면의 요철이 반영된 형상을 갖고 CAAC-OS막의 피형성면 또는 상면에 평행하게 배열된다.
한편, CAAC-OS막을 시료 면에 대략 수직인 방향으로부터 TEM으로 관찰(평면 TEM 관찰)하면 결정부에서 금속 원자가 삼각형 또는 육각형으로 배열되어 있는 것을 확인할 수 있다. 그러나, 다른 결정부들간에서 금속 원자의 배열에 규칙성은 없다.
단면 TEM 관찰과 평면 TEM 관찰로부터 CAAC-OS막의 결정부가 배향성을 가짐을 알 수 있다.
CAAC-OS막을 X선 회절(XRD: X-Ray Diffraction) 장치를 사용하여 구조 해석하면 예를 들어, InGaZnO4의 결정을 갖는 CAAC-OS막을 out-of-plane법에 의하여 해석한 경우에 회절각(2θ)이 31° 근방일 때 피크가 나타날 수 있다. 이 피크는, InGaZnO4의 결정의 (009)면에 귀속되기 때문에 CAAC-OS막의 결정이 c축 배향성을 갖고 c축이 피형성면 또는 상면에 대략 수직인 방향으로 배향되어 있는 것을 확인할 수 있다.
한편, CAAC-OS막에 대하여 c축에 대략 수직인 방향으로부터 X선을 입사시키는 in-plane법에 의한 해석에서는 2θ가 56° 근방일 때 피크가 나타날 수 있다. 이 피크는 InGaZnO4의 결정의 (110)면에 귀속된다. InGaZnO4의 단결정 산화물 반도체막의 경우, 2θ를 56° 근방에 고정시켜 시료 면의 법선 벡터를 축(φ축)으로 하여 시료를 회전시키면서 분석(φ 스캔)하면 (110)면과 등가인 결정 면에 귀속되는 피크가 6개 관찰된다. 이에 반하여, CAAC-OS막의 경우, 2θ를 56° 근방에 고정시켜 φ 스캔하여도 명확한 피크가 나타나지 않는다.
상술한 것으로부터 CAAC-OS막에 있어서 다른 결정부들간에서는 a축 및 b축의 배향이 불규칙하지만 c축 배향성을 갖고 또 c축이 피형성면 또는 상면의 법선 벡터에 평행한 방향으로 배향되어 있는 것을 알 수 있다. 따라서, 상술한 단면 TEM 관찰로 확인된 층상으로 배열된 금속 원자의 각 층은, 결정의 ab면에 평행한 면이다.
또한, 결정부는 CAAC-OS막을 성막하였을 때, 또는 가열 처리 등의 결정화 처리를 수행하였을 때 형성된다. 상술한 바와 같이 결정의 c축은 CAAC-OS막의 피형성면 또는 상면의 법선 벡터에 평행한 방향으로 배향된다. 따라서, 예를 들어 CAAC-OS막의 형상을 에칭 등에 의하여 변화시킨 경우에는 결정의 c축이 CAAC-OS막의 피형성면 또는 상면의 법선 벡터에 평행하게 배향되지 않는 경우도 있다.
또한, CAAC-OS막 내의 결정화도는 균일하지 않아도 좋다. 예를 들어, CAAC-OS막의 결정부가 CAAC-OS막의 상면 근방에서부터 결정을 성장시킴으로써 형성되는 경우, 상면 근방의 영역은 피형성면 근방의 영역보다 결정화도가 높게 될 수 있다. 또한, CAAC-OS막에 불순물을 첨가하는 경우에는 불순물이 첨가된 영역의 결정화도가 변화되어 부분적으로 결정화도가 다른 영역이 형성될 수도 있다.
또한, InGaZnO4의 결정을 갖는 CAAC-OS막의 out-of-plane법에 의한 해석에서는 2θ가 31° 근방일 때의 피크 외에 2θ가 36° 근방일 때에도 피크가 나타날 수 있다. 2θ가 36° 근방일 때의 피크는 CAAC-OS막 내의 일부에 c축 배향성을 갖지 않는 결정이 포함되어 있는 것을 가리킨다. CAAC-OS막은 2θ가 31° 근방일 때 피크가 나타나고 2θ가 36° 근방일 때 피크가 나타나지 않는 것이 바람직하다.
CAAC-OS막이 사용된 트랜지스터는 가시광이나 자외광의 조사로 인한 전기 특성의 변동이 작다. 따라서, 상기 트랜지스터는 신뢰성이 높다.
또한, 산화물 반도체막은 예를 들어, 비정질 산화물 반도체막, 미결정 산화물 반도체막, CAAC-OS막 중 2종류 이상을 갖는 적층막이어도 좋다.
CAAC-OS막에 포함되는 결정 구조의 일례에 대하여 도 18a 내지 도 21b를 이용하여 자세히 설명한다. 또한, 특별히 언급이 없는 한, 도 18a 내지 도 21b는 상방향을 c축 방향으로 하고, c축 방향과 직교하는 면을 ab면으로 한다. 또한, 단순히 상반부 및 하반부라고 하는 경우에는, ab면을 경계로 하였을 때의 상반부 및 하반부를 가리킨다. 또한, 도 18a 내지 도 18e에서 동그라미로 둘러싸인 O는 4배위 O를 나타내고 이중 동그라미로 둘러싸인 O는 3배위 O를 나타낸다.
도 18a는 1개의 6배위 In과, In에 근접한 6개의 4배위 산소 원자(이하 4배위 O)를 갖는 구조를 도시한 것이다. 여기서, 하나의 금속 원자에 대하여 근접한 산소 원자만을 나타낸 구조를 소(小)그룹이라고 부른다. 도 18a의 구조는 팔면체 구조를 취하지만, 간단하게 하기 위하여 평면 구조를 나타내었다. 또한, 도 18a의 상반부 및 하반부에는 각각 3개씩 4배위 O가 있다. 도 18a에 도시된 소그룹은 전하가 0이다.
도 18b는 1개의 5배위 Ga와, Ga에 근접한 3개의 3배위 산소 원자(이하 3배위 O)와, Ga에 근접한 2개의 4배위 O를 갖는 구조를 도시한 것이다. 3배위 O는 모두 ab면에 존재한다. 도 18b의 상반부 및 하반부에는 각각 1개씩 4배위 O가 있다. 또한, In도 5배위를 갖기 때문에, 도 18b에 도시된 구조를 취할 수 있다. 도 18b에 도시된 소그룹은 전하가 0이다.
도 18c는 1개의 4배위 Zn과, Zn에 근접한 4개의 4배위 O를 갖는 구조를 도시한 것이다. 도 18c의 상반부에는 1개의 4배위 O가 있고, 하반부에는 3개의 4배위 O가 있다. 또는, 도 18c의 상반부에 3개의 4배위 O가 있고, 하반부에 1개의 4배위 O가 있어도 좋다. 도 18c에 도시된 소그룹은 전하가 0이다.
도 18d는 1개의 6배위 Sn과, Sn에 근접한 6개의 4배위 O를 갖는 구조를 도시한 것이다. 도 18d의 상반부에는 3개의 4배위 O가 있고, 하반부에는 3개의 4배위 O가 있다. 도 18d에 도시된 소그룹은 전하가 +1이다.
도 18e는 2개의 Zn을 포함한 소그룹을 도시한 것이다. 도 18e의 상반부에는 1개의 4배위 O가 있고, 하반부에는 1개의 4배위 O가 있다. 도 18e에 도시된 소그룹은 전하가 -1이다.
여기서는 복수의 소그룹의 집합체를 중그룹이라고 하며, 복수의 중그룹의 집합체를 대그룹이라고 부른다.
여기서, 이 소그룹들끼리 결합하는 규칙에 대하여 설명한다. 도 18a에 도시된 6배위 In의 상반부에 있는 3개의 O는 하방향에 각각 3개의 근접한 In를 갖고, 하반부에 있는 3개의 O는 상방향에 각각 3개의 근접한 In를 갖는다. 도 18b에 도시된 5배위 Ga의 상반부에 있는 1개의 O는 하방향에 1개의 근접한 Ga를 갖고, 하반부에 있는 1개의 O는 상방향에 1개의 근접한 Ga를 갖는다. 도 18c에 도시된 4배위 Zn의 상반부에 있는 1개의 O는 하방향에 1개의 근접한 Zn를 갖고, 하반부에 있는 3개의 O는 상방향에 각각 3개의 근접한 Zn를 갖는다. 이와 같이, 금속 원자의 상방향에 있는 4배위 O의 개수와, 그 O의 하방향에 있는 근접한 금속 원자의 개수는 동일하며, 마찬가지로 금속 원자의 하방향에 있는 4배위 O의 개수와, 그 O의 상방향에 있는 근접한 금속 원자의 개수는 동일하다. O는 4배위이므로 하방향에 있는 근접한 금속 원자의 개수와, 상방향에 있는 근접한 금속 원자의 개수의 합은 4가 된다. 따라서, 금속 원자의 상방향에 있는 4배위 O의 개수와, 다른 금속 원자의 하방향에 있는 4배위 O의 개수의 합이 4일 때 금속 원자를 갖는 2종류의 소그룹들끼리는 결합할 수 있다. 이 이유는 이하와 같다. 예를 들어, 6배위의 금속 원자(In 또는 Sn)가 하반부에 갖는 4배위 O를 통하여 결합하는 경우, 4배위 O가 3개이기 때문에 5배위 금속 원자(Ga 또는 In) 또는 4배위 금속 원자(Zn) 중 어느 것과 결합하게 된다.
상술한 바와 같은 배위수를 갖는 금속 원자는 c축 방향에서 4배위 O를 통하여 결합한다. 또한, 이 외, 층 구조의 총 전하가 0이 되도록 복수의 소그룹이 결합하여 중그룹을 구성한다.
도 19의 (a)는 In-Sn-Zn-O계의 층 구조를 구성하는 중그룹의 모델도를 도시한 것이다. 도 19의 (b)는 3개의 중그룹으로 구성된 대그룹을 도시한 것이다. 또한, 도 19의 (c)는 도 19의 (b)의 층 구조를 c축 방향으로부터 관찰한 경우의 원자 배열을 도시한 것이다.
도 19의 (a)에서는 간단하게 하기 위하여 3배위 O를 생략하고, 4배위 O는 개수만 나타내어 예를 들어, Sn의 상반부 및 하반부에 각각 3개씩 4배위 O가 있음을 동그라미 안의 3으로 나타내었다. 마찬가지로, 도 19의 (a)에서 In의 상반부 및 하반부에는 각각 1개씩 4배위 O가 있음을, 동그라미 안의 1로 나타내었다. 또한, 마찬가지로 도 19의 (a)에서 하반부에 1개의 4배위 O가 있고 상반부에는 3개의 4배위 O가 있는 Zn과, 상반부에 1개의 4배위 O가 있고 하반부에는 3개의 4배위 O가 있는 Zn을 나타내었다.
도 19의 (a)에서 In-Sn-Zn-O계의 층 구조를 구성하는 중그룹은 위에서부터 순서대로 상반부 및 하반부에 4배위 O가 3개씩 있는 Sn이 상반부 및 하반부에 4배위 O가 1개씩 있는 In과 결합하고, 이 In이 상반부에 3개의 4배위 O가 있는 Zn과 결합하고, 이 Zn이 Zn의 하반부에 있는 1개의 4배위 O를 통하여 상반부 및 하반부에 4배위 O가 3개씩 있는 In과 결합하고, 이 In이 상반부에 1개의 4배위 O가 있는 Zn 2개로 이루어진 소그룹과 결합하고, 이 소그룹이 소그룹의 하반부의 1개의 4배위 O를 통하여 상반부 및 하반부에 4배위 O가 3개씩 있는 Sn과 결합하고 있는 구성이다. 이 중그룹이 복수로 결합하여 대그룹을 구성한다.
여기서, 3배위 O 및 4배위 O의 경우에는 결합 하나당 전하는 각각 -0.667, -0.5라고 생각할 수 있다. 예를 들어, In(6배위 또는 5배위), Zn(4배위), Sn(5배위 또는 6배위)의 전하는 각각 +3, +2, +4이다. 따라서, Sn을 포함한 소그룹은 전하가 +1이 된다. 그러므로, Sn을 포함한 층 구조를 형성하기 위해서는 전하 +1을 상쇄하는 전하 -1이 필요하다. 전하 -1을 갖는 구조로서, 도 18e에 도시된 바와 같이, 2개의 Zn을 포함한 소그룹을 들 수 있다. 예를 들어, Sn을 포함한 하나의 소그룹에 대하여 2개의 Zn을 포함한 소그룹이 하나 있으면, 전하가 상쇄되기 때문에 층 구조의 총 전하를 0으로 할 수 있다.
구체적으로는, 도 19의 (b)에 도시된 대그룹이 반복됨으로써, In-Sn-Zn-O계의 결정(In2SnZn3O8)을 얻을 수 있다. 또한, 얻어지는 In-Sn-Zn-O계의 층 구조는 In2SnZn2O7(ZnO)m(m은 0 또는 자연수임)의 조성식으로 나타낼 수 있다.
또한, 이 외에도 In-Sn-Ga-Zn-O계 산화물이나, In-Ga-Zn-O계 산화물(IGZO라고도 표기함), In-Al-Zn-O계 산화물, Sn-Ga-Zn-O계 산화물, Al-Ga-Zn-O계 산화물, Sn-Al-Zn-O계 산화물, In-Hf-Zn-O계 산화물, In-La-Zn-O계 산화물, In-Ce-Zn-O계 산화물, In-Pr-Zn-O계 산화물, In-Nd-Zn-O계 산화물, In-Sm-Zn-O계 산화물, In-Eu-Zn-O계 산화물, In-Gd-Zn-O계 산화물, In-Tb-Zn-O계 산화물, In-Dy-Zn-O계 산화물, In-Ho-Zn-O계 산화물, In-Er-Zn-O계 산화물, In-Tm-Zn-O계 산화물, In-Yb-Zn-O계 산화물, In-Lu-Zn-O계 산화물이나, In-Zn-O계 산화물, Sn-Zn-O계 산화물, Al-Zn-O계 산화물, Zn-Mg-O계 산화물, Sn-Mg-O계 산화물, In-Mg-O계 산화물이나, In-Ga-O계의 산화물, In-O계 산화물, Sn-O계 산화물, Zn-O계 산화물 등을 사용한 경우도 마찬가지이다.
예를 들어, 도 20의 (a)는 In-Ga-Zn-O계의 층 구조를 구성하는 중그룹의 모델도를 도시한 것이다.
도 20의 (a)에서 In-Ga-Zn-O계의 층 구조를 구성하는 중그룹은 위에서부터 순서대로 상반부 및 하반부에 4배위 O가 3개씩 있는 In이 상반부에 4배위 O가 1개 있는 Zn과 결합하고, 이 Zn이 Zn의 하반부에 있는 3개의 4배위 O를 통하여 상반부 및 하반부에 4배위 O가 1개씩 있는 Ga와 결합하고, 이 Ga가 Ga의 하반부에 있는 1개의 4배위 O를 통하여 상반부 및 하반부에 4배위 O가 3개씩 있는 In과 결합하고 있는 구성이다. 이 중그룹이 복수로 결합하여 대그룹을 구성한다.
도 20의 (b)는 3개의 중그룹으로 구성된 대그룹을 도시한 것이다. 또한, 도 20의 (c)는 도 20의 (b)의 층 구조를 c축 방향으로부터 관찰한 경우의 원자 배열을 도시한 것이다.
여기서, In(6배위 또는 5배위), Zn(4배위), Ga(5배위)의 전하는 각각 +3, +2, +3이므로, In, Zn, 및 Ga 중 어느 것을 포함한 소그룹은 전하가 0이 된다. 그러므로, 이 소그룹들끼리의 조합이면 중그룹의 총 전하는 항상 0이 된다.
또한, In-Ga-Zn-O계의 층 구조를 구성하는 중그룹은 도 20의 (a)에 도시된 중그룹에 한정되지 않고 In, Ga, Zn의 배열이 다른 중그룹을 조합한 대그룹일 수도 있다.
구체적으로는, 도 20의 (b)에 도시된 대그룹이 반복됨으로써, In-Ga-Zn-O계의 결정을 얻을 수 있다. 또한, 얻어지는 In-Ga-Zn-O계의 층 구조는 InGaO3(ZnO)n(n은 자연수임)의 조성식으로 나타낼 수 있다.
n=1(InGaZnO4)의 경우는 예를 들어, 도 21a에 도시된 결정 구조를 가질 수 있다. 또한, 도 21a에 도시된 결정 구조에 있어서, 도 18b에 관하여 설명한 바와 같이 Ga 및 In은 5배위를 갖기 때문에 Ga가 In으로 치환된 구조도 가질 수 있다.
또한, n=2(InGaZn2O5)의 경우는 예를 들어, 도 21b에 도시된 결정 구조를 가질 수 있다. 또한, 도 21b에 도시된 결정 구조에 있어서, 도 18b에 관하여 설명한 바와 같이 Ga 및 In은 5배위를 갖기 때문에 Ga가 In으로 치환된 구조도 가질 수 있다.
CAAC-OS막은 예를 들어, 다결정의 산화물 반도체 스퍼터링용 타깃을 사용하여 스퍼터링법으로 성막할 수 있다. 상기 스퍼터링용 타깃에 이온이 충돌되면 스퍼터링용 타깃에 포함되는 결정 영역이 ab면으로부터 벽개하고, ab면에 평행한 면을 갖는 평판 형상 또는 펠릿(pellet) 형상의 스퍼터링 입자로서 박리되는 경우가 있다. 이 경우, 상기 평판 형상의 스퍼터링 입자가, 결정 상태를 유지한 상태에서 기판에 도달함으로써 CAAC-OS막을 성막할 수 있다.
또한, CAAC-OS막을 성막하기 위하여 이하의 조건을 적용하는 것이 바람직하다.
성막시의 불순물 혼입을 저감시킴으로써 불순물로 인하여 결정 상태가 무너지는 것을 억제할 수 있다. 예를 들어, 성막실 내에 존재하는 불순물의 농도(수소, 물, 이산화탄소, 및 질소 등)를 저감시키면 좋다. 또한, 성막 가스 내의 불순물 농도를 저감시키면 좋다. 구체적으로는, 이슬점이 -80℃ 이하, 바람직하게는 -100℃ 이하인 성막 가스를 이용한다.
또한, 성막시의 기판 가열 온도를 높게 함으로써 스퍼터링 입자가 기판에 부착된 후에 스퍼터링 입자의 마이그레이션이 일어난다. 구체적으로는, 기판 가열 온도를 100℃ 이상 740℃ 이하, 바람직하게는 200℃ 이상 500℃ 이하로 하여 성막한다. 성막시의 기판 가열 온도를 높게 함으로써, 평판 형상의 스퍼터링 입자가 기판에 도달한 경우에 기판 위에서 마이그레이션이 일어나고 스퍼터링 입자의 평평한 면이 기판에 부착된다.
또한, 성막 가스 내의 산소 비율을 높여 전력을 최적화함으로써 성막시의 플라즈마 대미지를 경감시키면 바람직하다. 성막 가스 내의 산소 비율은 30vol％ 이상, 바람직하게는 100vol％로 한다.
스퍼터링용 타깃의 일례로서, In-Ga-Zn-O 화합물 타깃에 대하여 이하에 기재한다.
InOx분말, GaOY분말, 및 ZnOZ분말을 소정의 mol수비로 혼합하고, 가압 처리를 행한 후 1000℃ 이상 1500℃ 이하의 온도로 가열 처리를 수행함으로써, 다결정의 In-Ga-Zn-O 화합물 타깃을 제작한다. 또한, X, Y, 및 Z는 임의의 정수이다. 여기서, 소정의 mol수비는 예를 들어, InOx분말, GaOY분말, ZnOZ분말이 2:2:1, 8:4:3, 3:1:1, 1:1:1, 4:2:3, 또는 3:1:2이다. 또한, 분말의 종류 및 그 혼합하는 mol수비는 제작하고자 하는 스퍼터링용 타깃에 따라 적절히 변경하면 좋다.
본 실시형태는 다른 실시형태의 일부 또는 전부를 변경, 추가, 수정, 삭제, 응용, 상위 개념화, 또는 하위 개념화한 것에 상당한다. 따라서, 본 실시형태의 일부 또는 전부는 다른 실시형태의 일부 또는 전부와 자유로이 조합하거나 치환할 수 있다.
(실시형태 3)
본 실시형태에서는 도 22a 및 도 22b를 사용하여, 상술한 실시형태 1에 기재된 화소 회로를 갖는 표시 장치(표시 패널이라고도 함)의 구성에 대하여 설명한다.
또한, 표시 장치란, 표시 소자를 갖는 장치를 말한다. 또한, 표시 장치는 표시 소자를 포함한 복수의 화소를 포함하여도 좋다. 또한, 표시 장치는 복수의 화소를 구동시키는 주변 구동 회로를 포함하여도 좋다. 또한, 복수의 화소를 구동시키는 주변 구동 회로는 복수의 화소와 동일한 기판 위에 형성되어도 좋다. 또한, 표시 장치는 와이어 본딩이나 범프 본딩 등에 의하여 기판 위에 배치된 주변 구동 회로, 소위 칩 온 글라스(COG)로 접속된 IC칩, 또는 TAB 등으로 접속된 IC칩을 포함하여도 좋다. 또한, 표시 장치는 IC칩, 저항 소자, 용량 소자, 인덕터, 트랜지스터 등이 장착된 플렉시블 프린트 서킷(FPC)을 포함하여도 좋다. 또한, 표시 장치는 플렉시블 프린트 서킷(FPC) 등을 통하여 접속되고 IC칩, 저항 소자, 용량 소자, 인덕터, 트랜지스터 등이 장착된 프린트 배선 기판(PWB)을 포함하여도 좋다. 또한, 표시 장치는 편광판 또는 위상차판 등 광학 시트를 포함하여도 좋다. 또한, 표시 장치는 조명 장치, 하우징, 음성 입출력 장치, 광 센서 등을 포함하여도 좋다.
또한, 조명 장치는 백 라이트 유닛, 도광판, 프리즘 시트, 확산 시트, 반사 시트, 광원(LED, 냉음극관 등), 냉각 장치(수냉식, 공랭식) 등을 가져도 좋다.
또한, 발광 장치란, 발광 소자 등을 갖는 장치를 말한다. 표시 소자로서 발광 소자를 갖는 경우, 발광 장치는 표시 장치의 구체적인 예의 하나이다.
또한, 반사 장치란, 광반사 소자, 광회절 소자, 광반사 전극 등을 갖는 장치를 말한다.
또한, 액정 표시 장치란, 액정 소자를 갖는 표시 장치를 말한다. 액정 표시 장치에는 직시형, 투사형, 투과형, 반사형, 반투과형 등이 있다.
또한, 구동 장치란, 반도체 소자, 전기 회로, 전자 회로를 갖는 장치를 말한다. 예를 들어, 소스 신호선으로부터 화소 내로의 신호의 입력을 제어하는 트랜지스터(선택용 트랜지스터, 스위칭용 트랜지스터 등이라고 부르는 경우가 있음), 화소 전극에 전압 또는 전류를 공급하는 트랜지스터, 발광 소자에 전압 또는 전류를 공급하는 트랜지스터 등은 구동 장치의 일례이다. 또한, 게이트 신호선에 신호를 공급하는 회로(게이트 드라이버, 게이트선 구동 회로 등이라고 부르는 경우가 있음), 소스 신호선에 신호를 공급하는 회로(소스 드라이버, 소스선 구동 회로 등이라고 부르는 경우가 있음) 등은 구동 장치의 일례이다.
또한, 표시 장치, 반도체 장치, 조명 장치, 냉각 장치, 발광 장치, 반사 장치, 구동 장치 등은 서로 중복하여 구비되는 경우가 있다. 예를 들어, 표시 장치가 반도체 장치 및 발광 장치를 갖는 경우가 있다. 또는, 반도체 장치가 표시 장치 및 구동 장치를 갖는 경우가 있다.
또한, 도 22a는 표시 패널의 상면도를 도시한 것이고, 도 22b는 도 22a를 선 A-A'에서 절단한 단면도를 도시한 것이다. 표시 패널은 신호선 구동 회로(6701), 화소부(6702), 제 1 주사선 구동 회로(6703), 및 제 2 주사선 구동 회로(6706)를 갖고, 도면에서는 이들을 점선으로 나타내었다. 또한, 밀봉 기판(6704) 및 실재(6705)를 갖고, 실재(6705)로 둘러싸인 내측은 공간(6707)이 되어 있다.
또한, 배선(6708)은 제 1 주사선 구동 회로(6703), 제 2 주사선 구동 회로(6706), 및 신호선 구동 회로(6701)에 입력되는 신호를 전송하기 위한 배선이며, 외부 입력 단자로서 기능하는 FPC(플렉시블 프린트 서킷)(6709)로부터 비디오 신호, 클럭 신호, 스타트 신호 등을 받는다. FPC(6709)와 표시 패널의 접속부 위에는 IC칩(메모리 회로나 버퍼 회로 등이 형성된 반도체 칩)(6719)이 COG(Chip On Glass) 등에 의하여 실장되어 있다. 또한, 여기서는 FPC(6709)만이 도시되어 있지만, 이 FPC(6709)에는 프린트 배선 기판(PWB)이 장착되어 있어도 좋다. 본 명세서에서 표시 장치는 표시 패널 본체뿐만 아니라 이에 FPC 또는 PWB가 장착된 상태의 것도 그 범주에 포함한다. 또한, IC칩 등이 실장된 것을 그 범주에 포함한다.
다음에, 도 22b를 참조하여 단면 구조에 대하여 설명한다. 기판(6710) 위에는 화소부(6702)와 그 주변 구동 회로(제 1 주사선 구동 회로(6703), 제 2 주사선 구동 회로(6706), 및 신호선 구동 회로(6701))가 형성되어 있지만, 여기서는 신호선 구동 회로(6701) 및 화소부(6702)가 도시되어 있다.
또한, 신호선 구동 회로(6701)는 n채널형 트랜지스터(6720)나 n채널형 트랜지스터(6721)와 같이 단극성의 트랜지스터로 구성되어 있다. 또한, 화소 구성에는 도 1, 도 8 내지 도 12에 도시된 화소 구성을 적용함으로써 단극성의 트랜지스터로 화소를 구성할 수 있다. 따라서, 주변 구동 회로를 n채널형 트랜지스터로 구성하면 단극성의 표시 패널을 제조할 수 있다. 물론, 단극성의 트랜지스터뿐만 아니라 p채널형 트랜지스터와 n채널형 트랜지스터를 사용하여 CMOS회로를 형성하여도 좋다. 또한, 본 실시형태에서는 기판 위에 주변 구동 회로가 일체로 형성된 표시 패널에 대하여 기재하였지만 반드시 이와 같이 할 필요는 없고 주변 구동 회로의 전부 또는 일부를 IC칩 등에 형성하고 COG 등에 의하여 실장하여도 좋다. 이 경우에는 구동 회로를 단극성으로 할 필요가 없고 p채널형 트랜지스터와 n채널형 트랜지스터를 조합하여 사용할 수 있다.
또한, 화소부(6702)는 트랜지스터(6711) 및 트랜지스터(6712)를 갖는다. 또한, 트랜지스터(6712)의 소스 전극은 제 1 전극(6713)(화소 전극)에 접속되어 있다. 또한, 제 1 전극(6713)의 단부를 덮어 절연물(6714)이 형성되어 있다. 여기서는, 포지티브형 감광성 아크릴 수지막을 사용하여 형성한다.
양호한 피복성을 얻기 위하여 절연물(6714)은 상단부 또는 하단부에 곡률을 갖는 곡면이 형성되도록 형성한다. 예를 들어, 절연물(6714)의 재료로서 포지티브형 감광성 아크릴을 사용하는 경우, 절연물(6714)의 상단부에만 곡률 반경(0.2μm 내지 3μm)을 갖는 곡면을 갖게 하는 것이 바람직하다. 또한, 절연물(6714)로서는 네거티브형 감광성 수지, 또는 포지티브형 감광성 수지의 어느 쪽이나 사용할 수 있다.
제 1 전극(6713) 위에는 유기 화합물을 포함한 층(6716) 및 제 2 전극(대향 전극)(6717)이 각각 형성되어 있다. 여기서, 애노드로서 기능하는 제 1 전극(6713)에 사용하는 재료로서는 높은 일함수를 갖는 재료를 사용하는 것이 바람직하다. 예를 들어, 인듐 주석 산화물(ITO)막, 인듐 아연 산화물막, 질화 티타늄막, 크롬막, 텅스텐막, Zn막, Pt막 등의 단층막 외에, 질화 티타늄막과 알루미늄을 주성분으로 하는 막의 적층, 질화 티타늄막과 알루미늄을 주성분으로 하는 막과 질화 티타늄막의 3층 구조 등을 사용할 수 있다. 또한, 적층 구조로 하면, 배선의 저항도 낮고, 양호한 옴 접촉(ohmic contact)이 얻어지고, 또 제 1 전극(6713)을 애노드로서 기능시킬 수 있다.
또한, 유기 화합물을 포함한 층(6716)은 증착 마스크를 이용한 증착법 또는 잉크젯법에 의하여 형성된다. 유기 화합물을 포함한 층(6716)에는 원소 주기율표의 제 4족에 속하는 금속의 착체를 그 일부에 사용한다. 이 외에 조합하여 사용하는 재료는 저분자계 재료이든 고분자계 재료이든 좋다. 또한, 유기 화합물을 포함한 층에 사용하는 재료로서는 일반적으로 유기 화합물을 단층 구조 또는 적층 구조로 사용하는 경우가 많지만, 본 실시형태에서는 유기 화합물로 이루어진 막의 일부에 무기 화합물을 사용하는 구성을 포함한다. 또한, 공지의 3중항 재료를 사용할 수 있다.
또한, 유기 화합물을 포함하는 층(6716) 위에 형성되며 캐소드로서 기능하는 제 2 전극(6717)에 사용하는 재료로서는 일함수가 작은 재료(Al, Ag, Li, Ca, 또는 이들의 합금 MgAg, MgIn, AlLi, CaF2, 또는 Ca3N2)를 사용하면 좋다. 또한, 유기 화합물을 포함한 층(6716)에서 발생된 빛이 제 2 전극(6717)을 통과하는 경우에는 제 2 전극(캐소드)(6717)으로서 막 두께를 얇게 한 금속 박막과 투명 도전막(ITO(인듐 주석 산화물), 인듐 아연 산화물(In2O3-ZnO), 산화 아연(ZnO) 등)의 적층을 사용하는 것이 바람직하다.
또한, 실재(6705)를 사용하여 밀봉 기판(6704)과 기판(6710)을 접합함으로써 기판(6710), 밀봉 기판(6704) 및 실재(6705)로 둘러싸인 공간(6707)에 발광 소자(6718)가 설치된 구조가 되어 있다. 또한, 공간(6707)에는 불활성 기체(질소나 아르곤 등)이 충전되어도 좋고 실재(6705)가 충전되어도 좋다.
또한, 실재(6705)에는 에폭시계 수지를 사용하는 것이 바람직하다. 또한, 이들 재료는 가능한 한 수분 또는 산소를 투과시키지 않는 재료인 것이 바람직하다. 또한, 밀봉 기판(6704)에 사용하는 재료로서 유리 기판이나 석영 기판 외에, FRP(Fiberglass-Reinforced Plastics), PVF(폴리비닐플루오라이드), 폴리에스테르, 또는 아크릴 등으로 이루어진 플라스틱 기판을 사용할 수 있다.
본 실시형태는 다른 실시형태의 일부 또는 전부를 변경, 추가, 수정, 삭제, 응용, 상위 개념화, 또는 하위 개념화한 것에 상당한다. 따라서, 본 실시형태의 일부 또는 전부는 다른 실시형태의 일부 또는 전부와 자유로이 조합하거나 치환할 수 있다.
(실시형태 4)
본 실시형태에서는 구동 회로를 갖는 반도체 장치의 예에 대하여 설명한다.
도 36a 및 도 36b를 사용하여 본 실시형태에 따른 반도체 장치의 구성예에 대하여 설명한다.
도 36a에 도시된 반도체 장치는 구동 회로(901), 구동 회로(902), 배선(903), 배선(904), 배선(905), 및 단위 회로(910)를 갖는다. 또한, 단위 회로(910)를 복수로 제공하여도 좋다. 예를 들어, 도 1 등의 화소 회로로서 단위 회로를 복수로 제공함으로써 표시 장치를 구성할 수 있다.
구동 회로(901)는 배선(903)을 통하여 단위 회로(910)에 전위 또는 신호를 입력함으로써 단위 회로(910)를 제어하는 기능을 갖는다.
구동 회로(901)는 예를 들어, 시프트 레지스터 등을 사용하여 구성된다.
구동 회로(902)는 배선(904)을 통하여 단위 회로(910)에 전위 또는 신호를 입력함으로써 단위 회로(910)를 제어하는 기능을 갖는다.
구동 회로(902)는 예를 들어, 시프트 레지스터 등을 사용하여 구성된다.
또한, 단위 회로(910)와 동일한 기판 위에 구동 회로(901) 및 구동 회로(902) 중 하나를 제공하여도 좋다.
배선(905)으로서는 예를 들어, 전위를 공급하는 배선 또는 신호를 공급하는 배선 등을 들 수 있다. 배선(905)은 구동 회로(901) 또는 다른 회로에 접속된다. 또한, 배선(905)의 개수는 복수이어도 좋다.
도 36b에 도시된 바와 같이, 단위 회로(910)의 다른 소자들에 접속된 복수의 배선을, 단위 회로(910)가 제공된 영역(900) 밖에서 서로 접속함으로써 배선(905)으로 하여도 좋다.
도 36a 및 도 36b를 사용하여 설명한 바와 같이, 본 실시형태에 따른 반도체 장치의 일례에서는 단위 회로 및 구동 회로를 동일한 기판 위에 제공할 수 있다.
본 실시형태는 다른 실시형태의 일부 또는 전부를 변경, 추가, 수정, 삭제, 응용, 상위 개념화, 또는 하위 개념화한 것에 상당한다. 따라서, 본 실시형태의 일부 또는 전부는 다른 실시형태의 일부 또는 전부와 자유로이 조합하거나 치환할 수 있다.
(실시형태 5)
본 실시형태에서는 표시 모듈로서의 기능을 갖는 반도체 장치의 예에 대하여 설명한다.
본 실시형태에 따른 반도체 장치의 구성예에 대하여, 도 37을 사용하여 설명한다. 도 37은 본 실시형태에 따른 반도체 장치의 구성예를 설명하기 위한 도면이다.
도 37에 도시된 반도체 장치는 표시 패널(951), 단자(953)를 통하여 표시 패널(951)에 접속된 회로 기판(952), 및 표시 패널(951)과 중첩된 터치 패널(954)을 갖는다.
표시 패널(951)로서는 예를 들어, 상술한 실시형태에 따른 반도체 장치를 적용할 수 있다.
회로 기판(952)에는 예를 들어, 표시 패널(951) 또는 터치 패널(954)의 구동을 제어하는 기능을 갖는 회로 등이 제공된다.
터치 패널(954)로서는 예를 들어, 용량식 터치 패널, 저항막식 터치 패널, 또는 광학식 터치 패널 등을 사용할 수 있다.
터치 패널(954) 대신에 방열판, 광학 필름, 편광판, 위상차판, 프리즘 시트, 확산판, 백 라이트 등을 제공하여 표시 모듈로 하여도 좋다.
도 37에 도시된 바와 같이, 본 실시형태에 따른 반도체 장치는 상술한 실시형태에 기재된 반도체 장치와 터치 패널 등, 다른 구성 요소를 사용하여 구성된다.
또한, 터치 패널은 표시 패널(951)과 일체로 형성되어도 좋다. 예를 들어, 트랜지스터나 발광 소자가 형성된 기판 위에 대향 기판이 제공되어 있는 경우, 그 대향 기판 표면에 터치 패널용 전극 등을 형성하여도 좋다. 대향 기판은 발광 소자를 밀봉하는 기능을 갖는 경우가 있지만, 터치 패널로서의 기능을 가져도 좋다. 또는, 소자 기판이 터치 패널 기능을 가져도 좋다.
본 실시형태는 다른 실시형태의 일부 또는 전부를 변경, 추가, 수정, 삭제, 응용, 상위 개념화, 또는 하위 개념화한 것에 상당한다. 따라서, 본 실시형태의 일부 또는 전부는 다른 실시형태의 일부 또는 전부와 자유로이 조합하거나 치환할 수 있다.
(실시형태 6)
본 실시형태에서는 전자 기기 및 반도체 장치의 예에 대하여 설명한다.
도 23a 내지 도 23h, 도 24a 내지 도 24d는 전자 기기를 도시한 것이다. 이들의 전자 기기는 하우징(5000), 표시부(5001), 스피커(5003), LED 램프(5004), 조작 키(5005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(5006), 센서(5007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 빛, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것), 마이크로폰(5008) 등을 가질 수 있다.
도 23a는 모바일 컴퓨터를 도시한 것이며, 상술한 것들 외에 스위치(5009), 적외선 포트(5010) 등을 가질 수 있다. 도 23b는 기록 매체를 구비한 휴대형 화상 재생 장치(예를 들어, DVD 재생 장치)를 도시한 것이며, 상술한 것들 외에 제 2 표시부(5002), 기록 매체 판독부(5011) 등을 가질 수 있다. 도 23c는 고글형 디스플레이를 도시한 것이며, 상술한 것들 외에 제 2 표시부(5002), 지지부(5012), 이어폰(5013) 등을 가질 수 있다. 도 23d는 휴대용 게임기를 도시한 것이며 상술한 것들 외에 기록 매체 판독부(5011) 등을 가질 수 있다. 도 23e는 텔레비전 수상 기능을 갖는 디지털 카메라를 도시한 것이며, 상술한 것들 외에 안테나(5014), 셔터 버튼(5015), 수상부(5016) 등을 가질 수 있다. 도 23f는 휴대형 게임기를 도시한 것이며, 상술한 것들 외에 제 2 표시부(5002), 기록 매체 판독부(5011) 등을 가질 수 있다. 도 23g는 텔레비전 수상기를 도시한 것이며, 상술한 것들 외에 튜너, 화상 처리부 등을 가질 수 있다. 도 23h는 휴대형 텔레비전 수상기를 도시한 것이며, 상술한 것들 외에 신호의 송수신이 가능한 충전기(5017) 등을 가질 수 있다. 도 24a는 디스플레이를 도시한 것이며, 상술한 것들 외에 지지대(5018) 등을 가질 수 있다. 도 24b는 카메라를 도시한 것이며, 상술한 것들 외에 외부 접속 포트(5019), 셔터 버튼(5015), 수상부(5016) 등을 가질 수 있다. 도 24c는 컴퓨터를 도시한 것이며, 상술한 것들 외에 포인팅 디바이스(5020), 외부 접속 포트(5019), 리더/라이터(5021) 등을 가질 수 있다. 도 24d는 휴대 전화기를 도시한 것이며, 상술한 것들 외에 송신부, 수신부, 휴대 전화·이동 단말기용 1세그먼트(one segment) 부분 수신 서비스용 튜너 등을 가질 수 있다.
도 23a 내지 도 23h, 도 24a 내지 도 24d에 도시된 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 기능, 무선 통신 기능을 사용하여 다양한 컴퓨터 네트워크에 접속하는 기능, 무선 통신 기능을 사용하여 다양한 데이터를 송신 또는 수신하는 기능, 기록 매체에 기록된 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능 등을 가질 수 있다. 또한, 복수의 표시부를 갖는 전자 기기에서는 하나의 표시부에 주로 화상 정보를 표시하고, 다른 하나의 표시부에 주로 문자 정보를 표시하는 기능, 또는 복수의 표시부에 시차(視差)를 고려한 화상을 표시하여 입체적인 화상을 표시하는 기능 등을 가질 수 있다. 또한, 수상부를 갖는 전자 기기에서는 정지 화상을 촬영하는 기능, 동영상을 촬영하는 기능, 촬영한 화상을 자동 또는 수동으로 보정하는 기능, 촬영한 화상을 기록 매체(외부 또는 카메라에 내장됨)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가질 수 있다. 또한, 도 23a 내지 도 23h, 도 24a 내지 도 24d에 도시된 전자 기기가 가질 수 있는 기능은 이들에 한정되지 않고 다양한 기능을 가질 수 있다.
본 실시형태에 기재된 전자 기기는 어떤 정보를 표시하기 위한 표시부를 갖는 것을 특징으로 한다.
다음에, 반도체 장치의 응용예를 설명한다.
도 24e는 반도체 장치를 건물과 일체로 제공한 예를 도시한 것이다. 도 24e에 도시된 반도체 장치는 하우징(5022), 표시부(5023), 조작부인 리모트 컨트롤러(5024), 스피커(5025) 등을 포함한다. 반도체 장치는 벽걸이형이기 때문에 건물과 일체가 될 수 있어 설치하기에 넓은 공간을 필요로 하지 않는다.
도 24f는 건물 안에 반도체 장치를 건물과 일체로 제공한 다른 예를 도시한 것이다. 표시 패널(5026)은 유닛 배스(unit bath)(5027)와 일체로 장착되어 있어, 입욕 중에 표시 패널(5026)의 시청이 가능하다.
또한, 본 실시형태에서는 건물로서 벽, 유닛 배스를 예로 들었지만, 본 실시형태는 이에 한정되지 않고 다양한 건물에 반도체 장치를 설치할 수 있다.
다음에, 반도체 장치를 이동체와 일체로 제공한 예에 대하여 기재한다.
도 24g는 반도체 장치를 자동차에 제공한 예를 도시한 것이다. 표시 패널(5028)은 자동차의 차체(5029)에 장착되어, 차체의 동작 또는 차체 내외에서 입력되는 정보를 온디맨드로 표시할 수 있다. 또한, 내비게이션 기능을 가져도 좋다.
도 24h는 반도체장치를, 여객용 비행기와 일체로 제공한 예를 도시한 것이다. 도 24h는 여객용 비행기의 좌석 상부의 천장(5030)에 표시 패널(5031)을 제공한 경우의, 사용시의 형상을 도시한 것이다. 표시 패널(5031)은 힌지부(5032)에 의하여 천장(5030)과 일체로 장착되어, 힌지부(5032)를 신축시킴으로써 승객은 표시 패널(5031)의 시청이 가능하게 된다. 승객의 조작에 의하여 표시 패널(5031)은 정보를 표시하는 기능을 갖는다.
또한, 본 실시형태에서 이동체로서는 자동차 차체, 비행기 기체를 예로 들었지만, 이에 한정되지 않고 자동 이륜차, 자동 사륜차(자동차, 버스 등을 포함함), 전차(모노레일, 철도 등을 포함함), 선박 등, 다양한 것에 설치할 수 있다.
또한, 본 명세서 등에서는 어느 하나의 실시형태에 기재된 도면 또는 문장에서 그 일부를 추출하여 발명의 일 형태를 구성하는 것이 가능하다. 따라서, 어떤 부분을 설명하는 도면 또는 문장이 기재된 경우, 그 일부의 도면 또는 문장을 추출한 내용도 발명의 일 형태로서 개시된 것으로 발명의 일 형태를 구성할 수 있는 것으로 한다. 그러므로, 예를 들어, 능동 소자(트랜지스터, 다이오드 등), 배선, 수동 소자(용량 소자, 저항 소자 등), 도전층, 절연층, 반도체층, 유기 재료, 무기 재료, 부품, 장치, 동작 방법, 제조 방법 등이 단수 또는 복수로 기재된 도면 또는 문장에서, 그 일부를 추출하여 발명의 일 형태를 구성하는 것이 가능한 것으로 한다. 예를 들면, N개(N은 정수)의 회로 소자(트랜지스터, 용량 소자 등)를 갖고 구성된 회로도로부터 M개(M은 정수이고, M<N)의 회로 소자(트랜지스터, 용량 소자 등)를 추출하여 발명의 일 형태를 구성하는 것이 가능하다. 다른 예로서는, N개(N은 정수)의 층을 갖고 구성된 단면도로부터 M개(M은 정수이고, M<N)의 층을 추출하여 발명의 일 형태를 구성하는 것이 가능하다. 또 다른 예로서는, N개(N은 정수)의 요소를 갖고 구성된 흐름도로부터 M개(M은 정수이고, M<N)의 요소를 추출하여 발명의 일 형태를 구성하는 것이 가능하다.
또한, 본 명세서 등에서는 어느 하나의 실시형태에서 설명된 도면 또는 문장에서 구체적인 예가 적어도 하나 기재된 경우, 그 구체적인 예의 상위 개념을 도출하는 것은 당업자이면 용이하게 이해할 수 있다. 따라서, 어느 하나의 실시형태에서 설명된 도면 또는 문장에서 구체적인 예가 적어도 하나 기재된 경우, 그 구체적인 예의 상위 개념도 발명의 일 형태로서 개시된 것으로 발명의 일 형태를 구성하는 것이 가능하다.
또한, 본 명세서 등에서는 적어도 도면에 기재된 내용(도면 내의 일부이어도 됨)은 발명의 일 형태로서 개시된 것으로 발명의 일 형태를 구성하는 것이 가능하다. 따라서, 어떤 내용에 대하여 도면에 기재되어 있으면 문장으로 기재되어 있지 않더라도 그 내용은 발명의 일 형태로서 개시된 것으로 발명의 일 형태를 구성하는 것이 가능하다. 마찬가지로, 도면의 일부를 추출한 도면도 발명의 일 형태로서 개시된 것으로 발명의 일 형태를 구성하는 것이 가능하다.
11: 트랜지스터
12: 트랜지스터
13: 용량 소자
14: 발광 소자
15: 신호선
16: 주사선
21: 트랜지스터
22: 트랜지스터
23: 용량 소자
24: 발광 소자
25: 신호선
26: 주사선
31: 초기화 기간
32: 기간
33: 기간
34: 발광 기간
101: 배선
102: 배선
103: 배선
104: 배선
121: 스위치
122: 스위치
123: 스위치
124: 스위치
125: 스위치
126: 스위치
127: 스위치
128: 스위치
141: 용량 소자
142: 용량 소자
150: 트랜지스터
160: 발광 소자
201: 초기화 기간
202: 방전 기간
203: 신호 입력 종료 기간
204: 신호 가산 기간
205: 발광 기간
210: 어드레스 기간
220: 프레임 기간
900: 영역
901: 구동 회로
902: 구동 회로
903: 배선
904: 배선
905: 배선
910: 단위 회로
951: 표시 패널
952: 회로 기판
953: 단자
954: 터치 패널
5000: 하우징
5001: 표시부
5002: 표시부
5003: 스피커
5004: LED 램프
5005: 조작 키
5006: 접속 단자
5007: 센서
5008: 마이크로폰
5009: 스위치
5010: 적외선 포트
5011: 기록 매체 판독부
5012: 지지부
5013: 이어폰
5014: 안테나
5015: 셔터 버튼
5016: 수상부
5017: 충전기
5018: 지지대
5019: 외부 접속 포트
5020: 포인팅 디바이스
5021: 리더/라이터
5022: 하우징
5023: 표시부
5024: 리모트 컨트롤러
5025: 스피커
5026: 표시 패널
5027: 유닛 배스
5028: 표시 패널
5029: 차체
5030: 천장
5031: 표시 패널
5032: 힌지부
6701: 신호선 구동 회로
6702: 화소부
6703: 주사선 구동 회로
6704: 밀봉 기판
6705: 실재
6706: 주사선 구동 회로
6707: 공간
6708: 배선
6709: FPC
6710: 기판
6711: 트랜지스터
6712: 트랜지스터
6713: 전극
6714: 절연물
6716: 층
6717: 전극
6718: 발광 소자
6719: IC칩
6720: n채널형 트랜지스터
6721: n채널형 트랜지스터
7121: 회로
7122: 회로
7123: 회로
7124: 회로
7125: 회로
7126: 회로
8121: 배선
8122: 배선
8123: 배선
8124: 배선
8125: 배선
8126: 배선
9101: 회로
9102: 회로
9103: 회로
9104: 회로
9121: 트랜지스터
9122: 트랜지스터
9123: 트랜지스터
9124: 트랜지스터
9125: 트랜지스터
9126: 트랜지스터

Claims (16)

  1. 반도체 장치에 있어서,
    제 1 스위치와;
    제 2 스위치와;
    제 3 스위치와;
    제 4 스위치와;
    제 5 스위치와;
    제 6 스위치와;
    제 1 용량 소자와;
    제 2 용량 소자와;
    트랜지스터와;
    부하를 포함하고,
    상기 제 1 스위치의 한쪽 단자는 제 1 배선에 전기적으로 접속되고,
    상기 제 1 스위치의 다른 쪽 단자는 상기 제 2 스위치의 한쪽 단자, 상기 제 2 용량 소자의 한쪽 단자, 및 상기 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제 2 스위치의 다른 쪽 단자는 상기 제 3 스위치의 한쪽 단자 및 상기 제 1 용량 소자의 한쪽 단자에 전기적으로 접속되고,
    상기 제 3 스위치의 다른 쪽 단자는 상기 제 2 용량 소자의 다른 쪽 단자 및 상기 제 4 스위치의 한쪽 단자에 전기적으로 접속되고,
    상기 제 4 스위치의 다른 쪽 단자는 상기 트랜지스터의 제 1 단자 및 상기 제 5 스위치의 한쪽 단자에 전기적으로 접속되고,
    상기 제 5 스위치의 다른 쪽 단자는 상기 제 1 용량 소자의 다른 쪽 단자 및 상기 제 6 스위치의 한쪽 단자에 전기적으로 접속되고,
    상기 제 6 스위치의 다른 쪽 단자는 제 4 배선에 전기적으로 접속되고,
    상기 부하의 제 1 단자는 상기 제 5 스위치의 상기 다른 쪽 단자에 전기적으로 접속되고,
    상기 부하의 제 2 단자는 제 3 배선에 전기적으로 접속되고,
    상기 트랜지스터의 제 2 단자는 제 2 배선에 전기적으로 접속되어 있는, 반도체 장치.
  2. 제 1 항에 있어서,
    제 7 스위치를 더 포함하고,
    상기 제 7 스위치의 한쪽 단자는 상기 제 2 용량 소자의 상기 한쪽 단자에 전기적으로 접속되고,
    상기 제 7 스위치의 다른 쪽 단자는 상기 트랜지스터의 제 2 단자에 전기적으로 접속되어 있는, 반도체 장치.
  3. 제 1 항에 있어서,
    상기 제 3 배선과 상기 제 4 배선은 서로 전기적으로 접속되어 있고 전위가 같은, 반도체 장치.
  4. 제 1 항에 있어서,
    상기 제 1 배선에 비디오 신호가 공급되고,
    상기 제 2 배선에 제 1 전원 전압이 공급되고,
    상기 제 3 배선에 캐소드 전압이 공급되고,
    상기 제 4 배선에 제 2 전원 전압이 공급되는, 반도체 장치.
  5. 제 1 항에 있어서,
    상기 트랜지스터는 n채널형 트랜지스터인, 반도체 장치.
  6. 제 1 항에 있어서,
    상기 트랜지스터는 산화물 반도체를 포함하는, 반도체 장치.
  7. 제 1 항에 있어서,
    상기 제 1 스위치 내지 상기 제 6 스위치는 트랜지스터인, 반도체 장치.
  8. 표시 장치에 있어서,
    제 1 항에 따른 반도체 장치를 포함하고,
    상기 부하는 발광 소자를 포함하는, 표시 장치.
  9. 표시 모듈에 있어서,
    제 1 항에 따른 반도체 장치와, 터치 패널 또는 FPC를 포함하는, 표시 모듈.
  10. 전자 기기에 있어서,
    제 1 항에 따른 반도체 장치와, 조작 스위치, 안테나, 또는 센서를 포함하는, 전자 기기.
  11. 반도체 장치의 구동 방법에 있어서,
    상기 반도체 장치는,
    제 1 스위치, 제 2 스위치, 제 3 스위치, 제 4 스위치, 제 5 스위치, 및 제 6 스위치와;
    제 1 용량 소자 및 제 2 용량 소자와;
    트랜지스터와;
    부하를 포함하고,
    상기 제 1 스위치의 한쪽 단자는 제 1 배선에 전기적으로 접속되고,
    상기 제 1 스위치의 다른 쪽 단자는 상기 제 2 스위치의 한쪽 단자, 상기 제 2 용량 소자의 한쪽 단자, 및 상기 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제 2 스위치의 다른 쪽 단자는 상기 제 3 스위치의 한쪽 단자 및 상기 제 1 용량 소자의 한쪽 단자에 전기적으로 접속되고,
    상기 제 3 스위치의 다른 쪽 단자는 상기 제 2 용량 소자의 다른 쪽 단자 및 상기 제 4 스위치의 한쪽 단자에 전기적으로 접속되고,
    상기 제 4 스위치의 다른 쪽 단자는 상기 트랜지스터의 제 1 단자 및 상기 제 5 스위치의 한쪽 단자에 전기적으로 접속되고,
    상기 제 5 스위치의 다른 쪽 단자는 상기 제 1 용량 소자의 다른 쪽 단자, 상기 부하의 제 1 단자, 및 상기 제 6 스위치의 한쪽 단자에 전기적으로 접속되고,
    상기 제 6 스위치의 다른 쪽 단자는 제 4 배선에 전기적으로 접속되고,
    상기 부하의 제 2 단자는 제 3 배선에 전기적으로 접속되고,
    상기 트랜지스터의 제 2 단자는 제 2 배선에 전기적으로 접속되어 있고,
    상기 반도체 장치의 구동 방법은,
    제 1 기간, 제 2 기간, 제 3 기간, 제 4 기간, 및 제 5 기간을 포함하고,
    상기 제 1 기간, 상기 제 2 기간, 상기 제 3 기간, 상기 제 4 기간, 및 상기 제 5 기간은 이 순서대로 진행되고,
    상기 제 1 기간에 있어서 상기 제 1 스위치를 온 상태로 하고, 상기 제 2 스위치를 온 상태로 하고, 상기 제 3 스위치를 오프 상태로 하고, 상기 제 4 스위치를 온 상태로 하고, 상기 제 5 스위치를 온 상태로 하고, 상기 제 6 스위치를 온 상태로 함으로써 상기 트랜지스터를 온 상태로 하고 제 1 전압이 상기 제 1 용량 소자와 상기 제 2 용량 소자에 인가되고,
    상기 제 2 기간에 있어서 상기 제 5 스위치를 오프 상태로 함으로써 상기 트랜지스터를 오프 상태로 하고 제 2 전압이 상기 제 2 용량 소자에 인가되고,
    상기 제 3 기간에 있어서 상기 제 1 스위치를 오프 상태로 하고 상기 제 2 스위치를 오프 상태로 함으로써 상기 제 1 용량 소자는 상기 제 1 전압을 유지하고 상기 제 2 용량 소자는 상기 제 2 전압을 유지하고,
    상기 제 4 기간에 있어서 상기 제 3 스위치를 온 상태로 하고 상기 제 4 스위치를 오프 상태로 함으로써 상기 제 1 용량 소자의 상기 제 1 전압과 상기 제 2 용량 소자의 상기 제 2 전압의 합이 상기 트랜지스터의 상기 게이트에 인가되고,
    상기 제 5 기간에 있어서 상기 제 5 스위치를 온 상태로 하고 상기 제 6 스위치를 오프 상태로 함으로써 상기 트랜지스터를 온 상태로 하고, 상기 부하를 통하여 전류가 흐르고, 상기 제 1 전압과 상기 제 2 전압과 상기 부하에 인가된 전압의 합이 상기 트랜지스터의 상기 게이트에 인가되는, 반도체 장치의 구동 방법.
  12. 제 11 항에 있어서,
    상기 제 1 배선에 제 1 전위가 공급되고,
    상기 제 4 배선에 제 2 전위가 공급되고,
    상기 제 1 전압은 상기 제 1 전위와 상기 제 2 전위의 차인, 반도체 장치의 구동 방법.
  13. 제 11 항에 있어서,
    상기 제 2 전압은 상기 트랜지스터의 문턱 전압인, 반도체 장치의 구동 방법.
  14. 반도체 장치의 구동 방법에 있어서,
    제 1 단자가 부하에 접속된 트랜지스터의 게이트에 접속된 제 2 용량 소자에 비디오 신호 전압이 유지된 상태에서 상기 트랜지스터의 상기 게이트에 상기 비디오 신호 전압을 인가하여 상기 트랜지스터를 온 상태로 하는 단계와;
    상기 제 2 용량 소자에 유지된 상기 비디오 신호 전압을 상기 트랜지스터의 문턱 전압과 같은 제 2 전압까지 저하시키기 위하여 상기 제 1 단자의 상기 부하와의 접속을 끊어 상기 트랜지스터를 오프 상태로 하는 단계와;
    상기 제 2 용량 소자, 상기 게이트, 및 기준 전압을 공급하기 위한 배선에 전기적으로 접속된 제 1 용량 소자에, 상기 비디오 신호 전압과 상기 기준 전압의 차인 제 1 전압을 유지하는 단계와;
    상기 제 1 용량 소자의 상기 제 2 용량 소자와의 접속이 끊어진 상태에서 상기 제 2 용량 소자에 유지된 상기 제 2 전압과 상기 제 1 용량 소자에 유지된 상기 제 1 전압을 유지하는 단계와;
    상기 게이트에 상기 제 1 전압과 상기 제 2 전압의 합인 제 3 전압을 인가하기 위하여 상기 게이트, 상기 제 1 용량 소자, 및 상기 제 2 용량 소자를 직렬로 접속시켜 상기 트랜지스터를 온 상태로 하는 단계와;
    상기 제 1 단자를 상기 부하에 접속시켜 상기 부하를 통하여 전류를 흘리는 단계를 포함하는, 반도체 장치의 구동 방법.
  15. 제 11 항 또는 제 14 항에 있어서,
    상기 부하는 발광 소자를 포함하는, 반도체 장치의 구동 방법.
  16. 삭제
KR1020130062423A 2012-06-01 2013-05-31 반도체 장치 및 반도체 장치의 구동 방법 KR102187904B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-126376 2012-06-01
JP2012126376 2012-06-01

Publications (2)

Publication Number Publication Date
KR20130135774A KR20130135774A (ko) 2013-12-11
KR102187904B1 true KR102187904B1 (ko) 2020-12-07

Family

ID=49669566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130062423A KR102187904B1 (ko) 2012-06-01 2013-05-31 반도체 장치 및 반도체 장치의 구동 방법

Country Status (3)

Country Link
US (1) US9257071B2 (ko)
JP (7) JP6228753B2 (ko)
KR (1) KR102187904B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103135846B (zh) * 2012-12-18 2016-03-30 北京京东方光电科技有限公司 触控显示电路结构及其驱动方法、阵列基板和显示装置
CN103345901B (zh) * 2013-06-26 2016-04-13 京东方科技集团股份有限公司 一种amoled像素电路及其驱动方法、显示装置
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
CN103700342B (zh) * 2013-12-12 2017-03-01 京东方科技集团股份有限公司 Oled像素电路及驱动方法、显示装置
CN104021757A (zh) * 2014-05-30 2014-09-03 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
US9633710B2 (en) * 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
JP6358129B2 (ja) * 2015-02-26 2018-07-18 株式会社デンソー 電力変換装置
KR102524459B1 (ko) * 2015-08-27 2023-04-25 삼성디스플레이 주식회사 화소 및 그의 구동방법
CN105185304B (zh) * 2015-09-09 2017-09-22 京东方科技集团股份有限公司 一种像素电路、有机电致发光显示面板及显示装置
US10332446B2 (en) * 2015-12-03 2019-06-25 Innolux Corporation Driving circuit of active-matrix organic light-emitting diode with hybrid transistors
JP6774325B2 (ja) * 2016-12-15 2020-10-21 株式会社Ｊｏｌｅｄ 画素回路および表示装置
KR102334014B1 (ko) * 2017-06-30 2021-12-01 엘지디스플레이 주식회사 유기발광 표시장치
KR20240028571A (ko) * 2017-11-23 2024-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20230164225A (ko) 2018-02-01 2023-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN110164363B (zh) * 2018-06-27 2021-06-22 上海视欧光电科技有限公司 一种有机发光显示装置的像素电路及其驱动方法
WO2020008546A1 (ja) * 2018-07-04 2020-01-09 シャープ株式会社 表示装置およびその駆動方法
CN111028769B (zh) * 2019-12-31 2020-12-25 深圳市华星光电半导体显示技术有限公司 像素驱动电路、驱动方法及其显示面板、显示装置

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US789389A (en) * 1903-10-29 1905-05-09 Emil Schleicher Machine for the manufacture of headed pins or the like.
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JP3647523B2 (ja) 1995-10-14 2005-05-11 株式会社半導体エネルギー研究所 マトリクス型液晶表示装置
JP2001318627A (ja) 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
KR100675319B1 (ko) 2000-12-23 2007-01-26 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 패널
JP2002351401A (ja) * 2001-03-21 2002-12-06 Mitsubishi Electric Corp 自発光型表示装置
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
TW582005B (en) 2001-05-29 2004-04-01 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
TW554558B (en) 2001-07-16 2003-09-21 Semiconductor Energy Lab Light emitting device
JP4831895B2 (ja) 2001-08-03 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
US7209101B2 (en) * 2001-08-29 2007-04-24 Nec Corporation Current load device and method for driving the same
CN101257743B (zh) * 2001-08-29 2011-05-25 株式会社半导体能源研究所 发光器件及这种发光器件的驱动方法
JP4650601B2 (ja) 2001-09-05 2011-03-16 日本電気株式会社 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
US7365713B2 (en) 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7456810B2 (en) 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
JP4498669B2 (ja) 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
KR100940342B1 (ko) 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
JP2003195810A (ja) 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
US7133012B2 (en) 2002-01-17 2006-11-07 Nec Corporation Semiconductor device provided with matrix type current load driving circuits, and driving method thereof
EP2348502B1 (en) 2002-01-24 2013-04-03 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device and method of driving the semiconductor device
JP3997109B2 (ja) 2002-05-08 2007-10-24 キヤノン株式会社 Ｅｌ素子駆動回路及び表示パネル
TWI345211B (en) 2002-05-17 2011-07-11 Semiconductor Energy Lab Display apparatus and driving method thereof
KR100432651B1 (ko) 2002-06-18 2004-05-22 삼성에스디아이 주식회사 화상 표시 장치
EP1388842B1 (en) 2002-08-09 2013-10-02 Semiconductor Energy Laboratory Co., Ltd. Multi-window display device and method of driving the same
US7738014B2 (en) 2002-12-05 2010-06-15 Atlab Inc. Image sensor and optical pointing system
JP2004246320A (ja) * 2003-01-20 2004-09-02 Sanyo Electric Co Ltd アクティブマトリクス駆動型表示装置
JP4734529B2 (ja) * 2003-02-24 2011-07-27 奇美電子股▲ふん▼有限公司 表示装置
US7612749B2 (en) 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
US7502001B2 (en) * 2003-03-12 2009-03-10 Koninklijke Philips Electronics N.V. Light emissive active matrix display devices with optical feedback effective on the timing, to counteract ageing
JP4168836B2 (ja) 2003-06-03 2008-10-22 ソニー株式会社 表示装置
JP4062179B2 (ja) * 2003-06-04 2008-03-19 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
JP4131227B2 (ja) * 2003-11-10 2008-08-13 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
JP4297438B2 (ja) 2003-11-24 2009-07-15 三星モバイルディスプレイ株式會社 発光表示装置，表示パネル，及び発光表示装置の駆動方法
JP4147410B2 (ja) * 2003-12-02 2008-09-10 ソニー株式会社 トランジスタ回路、画素回路、表示装置及びこれらの駆動方法
US7405713B2 (en) 2003-12-25 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic equipment using the same
JP2005189643A (ja) 2003-12-26 2005-07-14 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
JP4501429B2 (ja) 2004-01-05 2010-07-14 ソニー株式会社 画素回路及び表示装置
US7928937B2 (en) * 2004-04-28 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
WO2005114629A1 (ja) * 2004-05-20 2005-12-01 Kyocera Corporation 画像表示装置およびその駆動方法
US7173590B2 (en) 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
JP4831393B2 (ja) * 2004-07-23 2011-12-07 ソニー株式会社 画素回路及び画像表示装置とこれらの駆動方法
JP4831392B2 (ja) * 2004-07-05 2011-12-07 ソニー株式会社 画素回路及び表示装置
JP2006023516A (ja) * 2004-07-08 2006-01-26 Sony Corp 画素回路及び表示装置とこれらの駆動方法
TW200620207A (en) * 2004-07-05 2006-06-16 Sony Corp Pixel circuit, display device, driving method of pixel circuit, and driving method of display device
JP2006018168A (ja) * 2004-07-05 2006-01-19 Sony Corp 画素回路及び表示装置とこれらの駆動方法
JP2006038964A (ja) * 2004-07-23 2006-02-09 Sony Corp 画素回路及び表示装置とこれらの駆動方法
JP4160032B2 (ja) 2004-09-01 2008-10-01 シャープ株式会社 表示装置およびその駆動方法
US8681084B2 (en) 2004-09-17 2014-03-25 Gold Charm Limited Semiconductor device, method for driving same, display device using same and personal digital assistant
KR100592636B1 (ko) 2004-10-08 2006-06-26 삼성에스디아이 주식회사 발광표시장치
KR100604053B1 (ko) 2004-10-13 2006-07-24 삼성에스디아이 주식회사 발광 표시장치
TWI237913B (en) 2004-10-13 2005-08-11 Chi Mei Optoelectronics Corp Circuit and method for OLED with voltage compensation abstract of the invention
EP1817764A4 (en) 2004-11-30 2009-08-26 Semiconductor Energy Lab DISPLAY DEVICE AND CONTROL METHOD FOR CELLUI-CI, SEMICONDUCTOR DEVICE, AND ELECTRONIC APPARATUS
JP4923410B2 (ja) * 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP4752315B2 (ja) * 2005-04-19 2011-08-17 セイコーエプソン株式会社 電子回路、その駆動方法、電気光学装置および電子機器
KR101139527B1 (ko) 2005-06-27 2012-05-02 엘지디스플레이 주식회사 유기전계발광소자 및 유기전계발광 표시장치
TWI429327B (zh) * 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
US7986287B2 (en) 2005-08-26 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
US7728810B2 (en) 2005-11-28 2010-06-01 Lg Display Co., Ltd. Display device and method for driving the same
KR101433680B1 (ko) 2005-12-02 2014-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 디스플레이 장치, 및 전자 장치
EP1793366A3 (en) 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR100719662B1 (ko) * 2006-02-28 2007-05-17 삼성에스디아이 주식회사 화소 및 이를 이용한 유기 발광 표시장치와 그의 구동방법
US8599111B2 (en) * 2006-03-10 2013-12-03 Canon Kabushiki Kaisha Driving circuit of display element and image display apparatus
TWI570691B (zh) 2006-04-05 2017-02-11 半導體能源研究所股份有限公司 半導體裝置，顯示裝置，和電子裝置
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP5665256B2 (ja) * 2006-12-20 2015-02-04 キヤノン株式会社 発光表示デバイス
KR100860684B1 (ko) 2007-01-31 2008-09-26 삼성전자주식회사 화면 밝기 기능을 갖는 디스플레이 장치
JP2008191450A (ja) * 2007-02-06 2008-08-21 Seiko Epson Corp 画素回路、画素回路の駆動方法、電気光学装置および電子機器
KR100823199B1 (ko) 2007-04-05 2008-04-18 삼성에스디아이 주식회사 유기 발광 표시 장치
JP5736114B2 (ja) 2009-02-27 2015-06-17 株式会社半導体エネルギー研究所 半導体装置の駆動方法、電子機器の駆動方法
US9047815B2 (en) * 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
JP5310244B2 (ja) * 2009-05-12 2013-10-09 ソニー株式会社 表示装置、表示方法
KR101015339B1 (ko) * 2009-06-05 2011-02-16 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101058110B1 (ko) * 2009-09-16 2011-08-24 삼성모바일디스플레이주식회사 디스플레이 패널의 화소 회로, 그 구동방법, 및 이를 포함하는 유기 발광 표시 장치
KR101048919B1 (ko) * 2010-02-17 2011-07-12 삼성모바일디스플레이주식회사 유기전계발광 표시장치
WO2011125113A1 (ja) * 2010-04-05 2011-10-13 パナソニック株式会社 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法
KR101155898B1 (ko) * 2010-05-12 2012-06-20 삼성모바일디스플레이주식회사 유기발광 표시장치 및 그 구동 방법
KR20120052638A (ko) * 2010-11-16 2012-05-24 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US8922464B2 (en) * 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
TWI456553B (zh) * 2011-06-01 2014-10-11 Wintek Corp 有機發光二極體像素電路
JP6050054B2 (ja) * 2011-09-09 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
TWI587261B (zh) * 2012-06-01 2017-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法

Also Published As

Publication number Publication date
US9257071B2 (en) 2016-02-09
JP2023075216A (ja) 2023-05-30
KR20130135774A (ko) 2013-12-11
JP7082705B2 (ja) 2022-06-08
JP6735873B2 (ja) 2020-08-05
JP6228753B2 (ja) 2017-11-08
JP2014006521A (ja) 2014-01-16
JP7241220B2 (ja) 2023-03-16
JP2021192109A (ja) 2021-12-16
JP2022111171A (ja) 2022-07-29
JP2018049278A (ja) 2018-03-29
JP7430832B2 (ja) 2024-02-13
JP2020190733A (ja) 2020-11-26
JP6514751B2 (ja) 2019-05-15
JP6936905B2 (ja) 2021-09-22
JP2019117412A (ja) 2019-07-18
US20130321249A1 (en) 2013-12-05

Similar Documents

Publication Publication Date Title
KR102187904B1 (ko) 반도체 장치 및 반도체 장치의 구동 방법
JP6412190B2 (ja) 半導体装置の駆動方法
USRE48576E1 (en) Semiconductor device and driving method thereof
JP7254998B2 (ja) 表示装置
US9136287B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant