KR102100892B1 - 반도체 회로의 형성 방법 - Google Patents

반도체 회로의 형성 방법 Download PDF

Info

Publication number
KR102100892B1
KR102100892B1 KR1020130050713A KR20130050713A KR102100892B1 KR 102100892 B1 KR102100892 B1 KR 102100892B1 KR 1020130050713 A KR1020130050713 A KR 1020130050713A KR 20130050713 A KR20130050713 A KR 20130050713A KR 102100892 B1 KR102100892 B1 KR 102100892B1
Authority
KR
South Korea
Prior art keywords
mask layer
optical proximity
layout
etch mask
proximity correction
Prior art date
Application number
KR1020130050713A
Other languages
English (en)
Other versions
KR20140113243A (ko
Inventor
장상일
껑 한
와이 킨 리
Original Assignee
삼성전자주식회사
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 삼성전자주식회사
Publication of KR20140113243A publication Critical patent/KR20140113243A/ko
Application granted granted Critical
Publication of KR102100892B1 publication Critical patent/KR102100892B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/04—Constraint-based CAD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 회로의 형성 방법에 관한 것이다. 본 발명의 형성 방법은, 목표 레이아웃을 수신하는 단계, 식각 마스크층의 상부 손실을 고려하여 목표 레이아웃에 대해 광학 근접 보정을 수행하는 단계, 그리고 광학 근접 보정된 레이아웃을 이용하여 패터닝을 수행하는 단계로 구성된다.

Description

반도체 회로의 형성 방법{FORMING METHOD OF SEMICONDUCTOR CIRCUIT}
본 발명은 반도체에 관한 것으로, 더 상세하게는 반도체 회로의 형성 방법에 관한 것이다.
반도체 회로의 형성 과정에서, 다양한 간섭 요인이 존재한다. 예를 들어, 마스크를 형성하는 과정에서 빛의 회절, 산란 등의 간섭이 발생할 수 있다. 플라즈마를 이용하여 식각을 수행하는 과정에서, 플라즈마의 회절, 산란 등의 간섭이 발생할 수 있다. 이러한 간섭 요인들은 반도체 회로의 패턴이 목표 레이아웃과 다르게 형성되는 문제점을 야기한다. 간섭 요인들을 보상하고, 목표 레이아웃에 대응하는 패턴을 획득하기 위하여, 광학 근접 보정(OPC, Optical Proximity Correction)이 수행된다. 광학 근접 보정은 다양한 간섭 요인들을 반영하여 레이아웃을 보정하고, 보정된 레이아웃을 이용하여 패터닝의 시뮬레이션을 수행하는 동작을 포함한다. 시뮬레이션의 결과가 목표 레이아웃에 수렴하면, 해당 레이아웃이 최종 레이아웃으로 획득된다.
본 발명의 목적은, 향상된 신뢰성을 갖는 반도체 회로의 형성 방법을 제공하는 데에 있다.
본 발명의 일 실시 예에 따른 반도체 회로의 형성 방법은, 목표 레이아웃을 수신하는 단계; 식각 마스크층의 상부 손실(top loss)을 고려하여, 상기 목표 레이아웃에 대해 광학 근접 보정(OPC, Optical Proximity Correction)을 수행하는 단계; 그리고 상기 광학 근접 보정된 레이아웃을 이용하여 패터닝을 수행하는 단계를 포함하고, 상기 상부 손실은, 상기 식각 마스크증을 이용하여 식각이 수행될 때 상기 식각 마스크층이 식각되는 현상이다.
실시 예로서, 상기 식각 마스크층은 포토 레지스트를 포함한다.
실시 예로서, 상기 식각 마스크층의 한계 노광량을 계산하는 단계를 더 포함하고, 상기 한계 노광량은, 상기 식각 마스크층이 식각을 통해 소실되지 않는 두께를 갖도록 한다.
실시 예로서, 상기 한계 노광량에 기반하여, 상기 식각 마스크층의 한계 배경 광 강도를 계산하는 단계를 더 포함하고, 상기 한계 배경 광 강도는, 상기 식각 마스크층의 노광(exposure) 영역으로부터 비노광(unexposure) 영역으로 누설되는 배경 광의 양이 상기 한계 노광량인 때의 광 강도이다.
실시 예로서, 상기 광학 근접 보정을 수행하는 단계는, 상기 식각 마스크층의 둘 이상의 노광 영역들을 분리하는 비노광 영역의 적어도 일부의 배경 광 강도가 상기 한계 배경 광 강도 이하가 되도록 상기 목표 레이아웃을 조절하는 단계를 포함한다.
실시 예로서, 상기 광학 근접 보정을 수행하는 단계는, 상기 목표 레이아웃의 가장자리를 조절하는 단계; 상기 조절된 레이아웃에 기반하여, 공간 이미지 정보를 계산하는 단계; 상기 공간 이미지 정보가 상기 한계 배경 광 강도를 만족하는지 판별하는 단계; 그리고 상기 공간 이미지 정보가 상기 한계 배경 광 강도를 만족하면 상기 조절된 레이아웃이 상기 광학 근접 보정의 리소 레지스트 룰을 만족하는 것으로 판정하고, 상기 공간 이미지 정보가 상기 한계 배경 광 강도를 만족하지 않으면 상기 조절된 레이아웃이 상기 광학 근접 보정의 리소 레지스트 룰을 만족하지 않는 것으로 판정하는 단계를 포함한다.
실시 예로서, 상기 광학 근접 보정을 수행하는 단계는, 포토 리소그라피가 수행될 때, 상기 식각 마스크층의 노광(exposure) 영역들로부터 비노광(unexposure) 영역들로 누설되는 배경 광에 의해 상기 노광 영역들을 분리하는 비노광 영역의 적어도 일부 영역의 두께가 기준값 미만이 되지 않도록 상기 목표 레이아웃을 조절하는 단계를 포함한다.
본 발명의 다른 실시 예에 따른 반도체 회로의 형성 방법은, 목표 레이아웃을 수신하는 단계; 포토 리소그라피가 수행될 때, 포토 레지스트의 노광 영역들 사이의 비노광 영역의 적어도 일부 영역의 두께가 기준값 이상이 되도록 상기 목표 레이아웃에 대해 광학 근접 보정(OPC, Optical Proximity Correction)을 수행하는 단계; 그리고 상기 광학 근접 조정된 레이아웃을 이용하여 패터닝을 수행하는 단계를 포함한다.
실시 예로서, 상기 광학 근접 보정을 수행하는 단계는, 상기 노광 영역들 사이의 간격을 조절하는 단계를 포함한다.
본 발명의 실시 예들에 따르면, 식각이 수행될 때 식각 마스크층에서 발생하는 상부 손실을 고려하여 광학 근접 보정(OPC, Optical Proximity Correction)이 수행된다. 따라서, 광학 근접 보정된 레이아웃의 신뢰성이 증가하고, 향상된 신뢰성을 갖는 반도체 회로의 형성 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 목표 레이아웃을 보여준다.
도 2는 도 1의 목표 레이아웃에 기반하여 광학 근접 보정이 수행된 레이아웃의 예를 보여준다.
도 3 내지 도 6은 도 2의 목표 레이아웃에 기반하여 반도체 회로가 형성되는 과정을 보여주는 단면도들이다.
도 7은 본 발명의 실시 예에 따른 반도체 회로의 형성 방법을 보여주는 순서도이다.
도 8은 도 7의 광학 근접 보정을 수행하는 단계를 더 상세하게 보여주는 순서도이다.
도 9a는 도 1의 목표 레이아웃에 대해 기존의 광학 근접 보정이 수행된 레이아웃의 예를 보여준다.
도 9b는 도 1의 목표 레이아웃에 대해 본 발명의 실시 예에 따른 광학 근접 보정이 수행된 레이아웃의 예를 보여준다.
도 10a는 기존의 광학 근접 보정을 이용하여 형성된 반도체 회로를 보여준다.
도 10b는 본 발명의 실시 예에 따른 광학 근접 보정을 이용하여 형성된 반도체 회로를 보여준다.
도 11은 본 발명의 실시 예에 따른 반도체 회로 형성 시스템을 보여주는 블록도이다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 목표 레이아웃을 보여준다. 예시적으로, 목표 레이아웃은 생성하고자 하는 반도체 회로의 패턴에 대응할 수 있다. 목표 레이아웃은 반도체 회로를 구성하는 라인, 비아 등과 같은 다양한 패턴들에 대응할 수 있다.
반도체 회로의 형성 과정에서 발생하는 간섭 요인들을 보상하기 위하여, 목표 레이아웃에 기반하여 광학 근접 보정(OPC, Optical Proximity Correction)이 수행될 수 있다. 광학 근접 보정(OPC)이 수행될 때, 간섭 요인들을 고려하여 목표 레이아웃을 조절하고, 조절된 레이아웃에 기반하여 시뮬레이션을 수행하는 동작을 포함할 수 있다. 광학 근접 보정(OPC)은 시뮬레이션 결과가 목표 레이아웃에 수렴할 때까지 반복적으로 수행될 수 있다.
목표 레이아웃의 조절은 조각의 단위로 수행될 수 있다. 예를 들어, 목표 레이아웃이 미리 정해진 크기의 복수의 조각들로 분할되고, 분할된 조각들의 사이즈들이 독립적으로 조절될 수 있다.
도 2는 도 1의 목표 레이아웃에 기반하여 광학 근접 보정(OPC)이 수행된 레이아웃의 예를 보여준다. 도 1 및 도 2를 비교하면, 광학 근접 보정된 레이아웃(실선으로 도시됨)은 목표 레이아웃(점선으로 도시됨)과 다른 형태를 가질 수 있다.
도 3 내지 도 6은 도 2의 목표 레이아웃에 기반하여 반도체 회로가 형성되는 과정을 보여주는 단면도들이다. 예시적으로, 도 2의 Ⅲ-Ⅲ' 선에 따른 단면도들이 도 3 내지 도 6에 도시된다.
도 3을 참조하면, 제 1 물질층(110), 제 2 물질층(120) 및 식각 마스크층(130)이 순차적으로 적층된다. 제 1 물질층(110)은 절연 물질 또는 도전 물질을 포함할 수 있다. 제 2 물질층(120)은 절연 물질 또는 도전 물질을 포함할 수 있다. 제 2 물질층(120)은 패터닝의 대상이 되는 층일 수 있다. 예를 들어, 제 2 물질층(120)은 식각의 대상인 층일 수 있다.
식각 마스크층(130)은 제 2 물질층(120)을 식각하기 위한 식각 마스크층일 수 있다. 예를 들어, 식각 마스크층(130)은 포토 레지스트를 포함할 수 있다.
식각 마스크층(130)에 광(예를 들어, 레이저)이 조사될 수 있다. 예를 들어, 반도체 회로를 형성하기 위한 패턴을 포함하는 마스크를 통해 식각 마스크층(130)에 광이 조사될 수 있다.
식각 마스크층(130) 중 제 1 영역들(131)은 제거되지 않고 식각 마스크로 사용되도록 정해진 부분들일 수 있다. 식각 마스크층(130) 중 제 2 영역들(133)은 제거되도록 정해진 부분들일 수 있다.
예시적으로, 식각 마스크층(130)을 구성하는 물질의 종류에 따라, 마스크를 통한 노광의 수행 방법이 달라질 수 있다. 식각 마스크층(130)이 양성 포토 레지스트(positive type photo resist)를 포함할 때, 식각 마스크층(130)의 노광되는 영역들이 제거되고, 노광되지 않는(예를 들어, 비노광되는) 영역들이 잔존할 수 있다. 이때, 제 1 영역들(131)이 노광되고, 제 2 영역들(133)이 비노광될 수 있다. 식각 마스크층(130)이 음성 포토 레지스트(negative type photo resist)를 포함할 때, 식각 마스크층(130)의 노광되는 영역들이 잔존하고, 비노광되는 영역들이 제거될 수 있다. 간결한 설명을 위하여, 본 발명의 상세한 설명에서는 식각 마스크층(130)의 노광되는 영역들이 제거되는 것으로 가정한다. 그러나, 본 발명의 기술적 사상은 식각 마스크층(130)의 노광되는 영역들이 잔존하는 것으로 응용될 수 있다.
마스크를 통한 노광이 수행되면(예를 들어, 노광 및 그에 따른 포토 공정의 후속 동작들이 수행되면), 도 3 및 도 4에 도시된 바와 같이, 포토 공정이 수행된 식각 마스크층(130')에서, 제 1 영역들(131')이 잔존하고 나머지 영역들은 제거되어 있다.
노광이 수행될 때, 빛의 회절, 산란 등이 발생할 수 있다. 이로 인해, 식각 마스크층(130)의 노광 영역인 제 2 영역들(133)로부터 비노광 영역인 제 1 영역들(131)로 광(예를 들어, 레이저)이 누설될 수 있다. 누설되는 광으로 인해, 제 1 영역들(131')의 상부 손실(top loss)이 발생할 수 있다. 상부 손실(top loss)이 발생하면, 포토 공정이 수행된 제 1 영역들(131')의 상부면이 식각 마스크층(130)의 상부면보다 낮아질 수 있다.
식각 마스크층(130)의 포토 공정이 수행된 후, 제 1 영역들(131')을 식각 마스크로 사용하여 제 2 물질층(120)이 식각될 수 있다. 식각 공정이 수행될 때, 제 2 물질층(120) 뿐 아니라 식각 마스크인 제 1 영역들(131')도 함께 식각될 수 있다. 예를 들어, 제 1 영역들(131')의 식각비는 제 2 물질층(120)과 다를 수 있지만(예를 들어, 낮을 수 있지만), 제 1 영역들(131')은 식각 공정에 의해 식각될 수 있다.
포토 공정에서 제 1 영역들(131')의 상부 손실이 발생한 경우, 제 1 영역들(131')의 두께는 목표 두께인 식각 마스크층(130)의 두께보다 얇다. 따라서, 식각 공정이 수행될 때 식각 마스크인 제 1 영역들(131')이 제거될 수 있다. 제 1 영역들(131')이 제거되면, 제 2 물질층(120)의 노출된 영역들 뿐 아니라 제 1 영역들(131')에 의해 가려진 부분까지 부분적으로 식각될 수 있다.
도 5를 참조하면, 식각 공정이 수행된 제 2 물질층(120')에서, 노출된 영역들이 제거되고, 제 1 영역들(131')에 의해 가려진 영역들(121)도 부분적으로 식각되어 있다.
도 5 및 도 6을 참조하면, 식각 공정이 수행된 후 증착 공정이 수행된다. 예를 들어, 도전 물질 또는 절연 물질이 식각 공정이 수행된 제 2 물질층(120')에 증착될 수 있다. 예를 들어, 제 1 물질층(110) 및 가려진 영역들(121)의 위에 증착 물질층(140)이 형성된다. 이후에, 평탄화가 수행될 수 있다.
도 1의 Ⅲ-Ⅲ' 선을 참조하면, 목표 레이아웃은 서로 분리된 세 개의 패턴들을 포함한다. 도 6을 참조하면, 가려진 영역들(121)이 식각됨으로 인해, 증착 물질층(140)은 가려진 영역들(121) 위로 연장하는 접촉 영역들(141)을 갖는다. 즉, 서로 연결된 하나의 패턴이 형성된다. 즉, 포토 공정에서 광의 누설로 인해 식각 마스크층(130, 도 3 참조)의 상부 손실이 발생하면, 공정 페일이 발생할 수 있다.
이와 같은 문제를 해결하기 위하여, 본 발명의 실시 예에 따른 반도체 회로의 형성 방법은 포토 공정에서 발생하는 광의 누설을 고려하여 광학 근접 보정(OPC)을 수행하는 방법을 제공한다.
도 7은 본 발명의 실시 예에 따른 반도체 회로의 형성 방법을 보여주는 순서도이다. 도 7을 참조하면, S110 단계에서, 목표 레이아웃이 수신된다.
S120 단계에서, 식각 마스크층의 상부 손실을 고려하여 광학 근접 보정(OPC)이 수행된다. 광학 근접 보정(OPC) 시에, 식각 마스크층의 포토 공정에서 발생하는 식각 마스크층의 상부 손실을 보상하도록 목표 레이아웃이 조절될 수 있다.
S130 단계에서, 광학 근접 보정된 레이아웃을 이용하여 패터닝이 수행된다.
도 8은 도 7의 광학 근접 보정(OPC)을 수행하는 단계(S120 단계)를 더 상세하게 보여주는 순서도이다. 도 8을 참조하면, S210 단계에서, 식각 수행을 위한 식각 마스크층(예를 들어, 포토 레지스트)의 한계 노광량이 계산된다. 한계 노광량은 포토 레지스트가 식각 공정을 통해 소실되지 않는 두께를 갖도록 하는 노광량일 수 있다. 예를 들어, 포토 레지스트에 한계 노광량 이하의 광(예를 들어, 레이지)이 조사된 경우, 포토 레지스트는 식각 공정을 통해 소실되지 않는 두께를 가질 수 있다.
S220 단계에서, 한계 노광량에 기반하여 한계 배경 광 강도가 계산된다. 한계 배경 광 강도는 포토 레지스트의 노광(exposure) 영역으로부터 비노광(unexposure) 영역으로 누설되는 배경 광(background light)의 양이 한계 노광량인 때의 광 강도일 수 있다. 한계 배경 광 강도는 광학 근접 보정(OPC)의 리소 레지스트(litho resist) 룰로 사용될 수 있다.
S210 단계 및 S220 단계는 광학 근접 보정(OPC)의 초기 연산 동작으로 수행될 수 있다. S210 단계 및 S220 단계는 광학 근접 보정(OPC)의 이전에 미리 수행되고, 계산 결과가 광학 근접 보정(OPC) 시에 사용될 수 있다.
S230 단계에서, 목표 레이아웃의 가장자리가 조절된다. 예를 들어, 목표 레이아웃이 조각화되고, 목표 레이아웃의 조각들의 사이즈가 독립적으로 조절될 수 있다. S230 단계는 광학 근접 보정(OPC)의 레이아웃 조절 동작일 수 있다.
S240 단계에서, 조절된 레이아웃에 기반하여 공간 이미지 정보(aerial image information)가 계산된다. 공간 이미지 정보는 조절된 레이아웃에 기반하여 공정이 수행될 때 발생하는 다양한 현상들에 대한 정보를 포함할 있다. 공간 이미지 정보는 포토 공정 시에 발생하는 광의 누설에 대한 정보를 포함할 수 있다.
S250 단계에서, 공간 이미지 정보가 한계 배경 광 강도를 만족하는지 판별된다. 예를 들어, 적어도 두 개의 노광 영역들의 사이에서 이들을 분리하는 비노광 영역(또는 비노광 영역의 적어도 일부)에 전달되는 배경 광 강도도 한계 배경 광 강도에 도달하는지 판별될 수 있다. 즉, 적어도 두 개의 노광 영역들을 분리하는 비노광 영역이 식각 공정에 의해 제거되지 않는 두께를 갖는지 판별될 수 있다.
공간 이미지 정보가 한계 배경 광 강도를 만족하면, S260 단계에서 광학 근접 보정(OPC)의 결과가 리소 레지스트(litho resist) 룰을 만족하는 것으로 판정된다. 공간 이미지 정보가 한계 배경 광 강도를 만족하지 않으면, S270 단계에서, 광학 근접 보정(OPC)의 결과가 리소 레지스트 룰을 만족하지 않는 것으로 판정될 수 있다.
S250 단계 내지 S270 단계는 광학 근접 보정(OPC)의 룰 체크 동작일 수 있다. 도 8에서는 한계 배경 광 강도에 기반한 룰 체크만이 도시되어 있으나, 광학 근접 보정(OPC) 시에 체크되는 다양한 룰들이 함께 체크될 수 있다.
광학 근접 보정(OPC)의 룰이 만족되면, 시뮬레이션이 수행될 수 있다. 시뮬레이션의 결과가 목표 레이아웃에 수렴하면, 광학 근접 보정(OPC)은 종료될 수 있다. 시뮬레이션의 결과가 목표 레이아웃에 수렴하지 않으면, S230 단계가 다시 수행될 수 있다. 광학 근접 보정(OPC)의 룰이 만족되지 않으면, S230 단계가 다시 수행될 수 있다.
예시적으로, 광학 근접 보정(OPC)이 미리 정해진 횟수만큼 수행되고, 시뮬레이션 결과가 목표 레이아웃에 수렴하지 않으면, 광학 근접 보정(OPC)은 중지될 수 있다.
도 9a는 도 1의 목표 레이아웃에 대해 기존의 광학 근접 보정(OPC)이 수행된 레이아웃의 예를 보여준다. 도 9b는 도 1의 목표 레이아웃에 대해 본 발명의 실시 예에 따른 광학 근접 보정(OPC)이 수행된 레이아웃의 예를 보여준다. 도 9a 및 도 9b를 참조하면, 도 9a의 인접 영역(A)의 노광 영역들 사이의 거리(D1)는 도 9b의 인접 영역(B)의 노광 영역들 사이의 거리(D2)보다 작다. 본 발명의 실시 예에 따른 반도체 회로의 형성 방법이 적용되면, 인접한 노광 영역들 사이의 비노광 영역의 배경 광 강도가 한계 배경 광 강도 미만(또는 이하)가 되도록, 인접한 노광 영역들 사이의 거리가 추가적으로 조절된다.
도 10a는 기존의 광학 근접 보정(OPC)을 이용하여 형성된 반도체 회로를 보여준다. 도 10b는 본 발명의 실시 예에 따른 광학 근접 보정(OPC)을 이용하여 형성된 반도체 회로를 보여준다. 도 10a 및 도 10b를 참조하면, 도 10a의 인접 영역(C)에서 인접한 반도체 패턴들이 쇼트되어 있다. 반면, 도 10b의 인접 영역(D)에서 인접한 반도체 패턴들이 서로 분리되어 있다.
본 발명의 실시 예에 따른 반도체 회로의 형성 방법에 따르면, 식각 마스크층의 상부 손실이 광학 근접 보정(OPC)에 반영된다. 따라서, 인접한 반도체 패턴들이 쇼트되는 것이 방지되고, 향상된 신뢰성을 갖는 반도체 회로 형성 방법이 제공된다.
도 11은 본 발명의 실시 예에 따른 반도체 회로 형성 시스템(1000)을 보여주는 블록도이다. 도 11을 참조하면, 반도체 회로 형성 시스템(1000)은 목표 레이아웃 생성 장치(1100) 및 반도체 회로 형성 장치(1200)를 포함한다.
목표 레이아웃 생성 장치(1100)는 목표 레이아웃을 생성할 수 있다. 예를 들어, 목표 레이아웃 생성 장치(1100)는 레이아웃 디자인 툴을 운영하는 연산 장치를 포함할 수 있다.
반도체 회로 형성 장치(1200)는 목표 레이아웃 생성 장치(1100)로부터 목표 레이아웃을 수신하고, 반도체 기판을 가공할 수 있다. 반도체 회로 형성 장치(1200)는 목표 레이아웃에 대해 광학 근접 보정(OPC)을 수행하고, 광학 근접 보정된 레이아웃을 이용하여 반도체 기판을 가공할 수 있다.
반도체 회로 형성 장치(1200)는 광학 근접 보정부(1210)를 포함한다. 광학 근접 보정부(1210)는, 도 7 및 도 8을 참조하여 설명된 바와 같이, 식각 마스크층의 상부 손실(또는 포토 공정 시에 누설되는 배경 광)을 고려하여 광학 근접 보정을 수행할 수 있다.
예시적으로, 반도체 회로 형성 장치(1200)는 광학 근접 보정부(1210)와 같이 연산을 수행하는 연산 유닛 및 연산 결과에 따라 반도체 물질(1300)을 가공하는 가공 유닛 등과 같이, 복수의 유닛들로 분할될 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110; 제 1 물질층
120; 제 2 물질층
130; 식각 마스크층
131; 제 1 영역(비노광 영역)
133; 제 2 영역(노광 영역)
1000; 반도체 회로 형성 시스템
1100; 목표 레이아웃 생성 장치 1200; 반도체 회로 형성 장치
1210; 광학 근접 보정부

Claims (9)

  1. 반도체 회로의 형성 방법에 있어서:
    목표 레이아웃을 수신하는 단계;
    식각 마스크층의 상부 손실(top loss)을 고려하여, 상기 목표 레이아웃에 대해 광학 근접 보정(OPC, Optical Proximity Correction)을 수행하는 단계;
    상기 광학 근접 보정된 레이아웃을 이용하여 패터닝을 수행하는 단계;
    상기 식각 마스크층의 한계 노광량을 계산하는 단계; 그리고
    상기 한계 노광량에 기반하여, 상기 식각 마스크층의 한계 배경 광 강도를 계산하는 단계를 포함하고,
    상기 상부 손실은, 상기 식각 마스크층을 이용하여 식각이 수행될 때 상기 식각 마스크층이 식각되는 현상이고,
    상기 한계 노광량은, 상기 식각 마스크층이 식각을 통해 소실되지 않는 두께를 갖도록 하는 노광량이고,
    상기 한계 배경 광 강도는, 상기 식각 마스크층의 노광(exposure) 영역으로부터 비노광(unexposure) 영역으로 누설되는 배경 광의 양이 상기 한계 노광량인 때의 광 강도인 형성 방법.
  2. 제 1 항에 있어서,
    상기 식각 마스크층은 포토 레지스트를 포함하는 형성 방법.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 광학 근접 보정을 수행하는 단계는,
    상기 식각 마스크층의 둘 이상의 노광 영역들을 분리하는 비노광 영역의 적어도 일부의 배경 광 강도가 상기 한계 배경 광 강도 이하가 되도록 상기 목표 레이아웃을 조절하는 단계를 포함하는 형성 방법.
  6. 제 1항에 있어서,
    상기 광학 근접 보정을 수행하는 단계는,
    상기 목표 레이아웃의 가장자리를 조절하는 단계;
    상기 조절된 레이아웃에 기반하여, 공간 이미지 정보를 계산하는 단계;
    상기 공간 이미지 정보가 상기 한계 배경 광 강도를 만족하는지 판별하는 단계; 그리고
    상기 공간 이미지 정보가 상기 한계 배경 광 강도를 만족하면 상기 조절된 레이아웃이 상기 광학 근접 보정의 리소 레지스트 룰을 만족하는 것으로 판정하고, 상기 공간 이미지 정보가 상기 한계 배경 광 강도를 만족하지 않으면 상기 조절된 레이아웃이 상기 광학 근접 보정의 리소 레지스트 룰을 만족하지 않는 것으로 판정하는 단계를 포함하는 형성 방법.
  7. 제 1 항에 있어서,
    상기 광학 근접 보정을 수행하는 단계는,
    포토 리소그라피가 수행될 때, 상기 식각 마스크층의 노광(exposure) 영역들로부터 비노광(unexposure) 영역들로 누설되는 배경 광에 의해 상기 노광 영역들을 분리하는 비노광 영역의 적어도 일부 영역의 두께가 기준값 미만이 되지 않도록 상기 목표 레이아웃을 조절하는 단계를 포함하는 형성 방법.
  8. 삭제
  9. 삭제
KR1020130050713A 2013-03-14 2013-05-06 반도체 회로의 형성 방법 KR102100892B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/829,054 US8856695B1 (en) 2013-03-14 2013-03-14 Method for generating post-OPC layout in consideration of top loss of etch mask layer
US13/829,054 2013-03-14

Publications (2)

Publication Number Publication Date
KR20140113243A KR20140113243A (ko) 2014-09-24
KR102100892B1 true KR102100892B1 (ko) 2020-04-14

Family

ID=51534572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130050713A KR102100892B1 (ko) 2013-03-14 2013-05-06 반도체 회로의 형성 방법

Country Status (2)

Country Link
US (2) US8856695B1 (ko)
KR (1) KR102100892B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105068374B (zh) * 2015-08-11 2019-07-23 上海华虹宏力半导体制造有限公司 光学临近修正中的二维图形快速识别方法
US10476642B2 (en) * 2016-09-30 2019-11-12 Qualcomm Incorporated Reference signal design
US10366973B2 (en) 2017-10-30 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Layout modification method for exposure manufacturing process
CN107908893B (zh) * 2017-11-29 2021-03-12 上海华力微电子有限公司 一种金属层光阻顶部缺失工艺热点的版图处理方法
CN110119061B (zh) * 2018-02-06 2022-08-23 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法及掩膜版的制作方法
KR20210028798A (ko) 2019-09-04 2021-03-15 삼성전자주식회사 반도체 장치의 제조 방법
CN111338180B (zh) * 2020-02-20 2023-03-31 上海华力微电子有限公司 过曝图形漏报错的检查方法、计算机设备及存储介质
CN117234030B (zh) * 2023-11-14 2024-01-30 合肥晶合集成电路股份有限公司 光刻图形校准方法、装置、介质及产品

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110224963A1 (en) * 2010-03-12 2011-09-15 Synopsys, Inc. Fast Photolithography Process Simulation to Predict Remaining Resist Thickness

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007173B1 (ko) * 1994-07-14 1997-05-03 현대전자산업 주식회사 미세패턴 형성방법
JP3458549B2 (ja) * 1994-08-26 2003-10-20 ソニー株式会社 パターン形成方法および該方法を用いた半導体デバイス製造方法と装置
US5994009A (en) * 1997-11-17 1999-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Interlayer method utilizing CAD for process-induced proximity effect correction
US6372647B1 (en) * 1999-12-14 2002-04-16 International Business Machines Corporation Via masked line first dual damascene
US6933085B1 (en) * 2000-02-07 2005-08-23 Newport Fab, Llc Transparent phase shift mask for fabrication of small feature sizes
US6479194B1 (en) * 2000-02-07 2002-11-12 Conexant Systems, Inc. Transparent phase shift mask for fabrication of small feature sizes
US6563566B2 (en) * 2001-01-29 2003-05-13 International Business Machines Corporation System and method for printing semiconductor patterns using an optimized illumination and reticle
US6553560B2 (en) 2001-04-03 2003-04-22 Numerical Technologies, Inc. Alleviating line end shortening in transistor endcaps by extending phase shifters
JP3708877B2 (ja) * 2001-05-01 2005-10-19 松下電器産業株式会社 フォトマスク
WO2003038518A1 (en) * 2001-10-30 2003-05-08 Pixelligent Technologies Llc Advanced exposure techniques for programmable lithography
US7013439B2 (en) * 2002-01-31 2006-03-14 Juan Andres Torres Robles Contrast based resolution enhancing technology
US7293249B2 (en) * 2002-01-31 2007-11-06 Juan Andres Torres Robles Contrast based resolution enhancement for photolithographic processing
JP4139605B2 (ja) * 2002-03-01 2008-08-27 大日本印刷株式会社 片掘り型の基板掘り込み型位相シフトマスクにおけるマスク断面構造の決定方法
US6711732B1 (en) * 2002-07-26 2004-03-23 Taiwan Semiconductor Manufacturing Company Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution era
US6893800B2 (en) 2002-09-24 2005-05-17 Agere Systems, Inc. Substrate topography compensation at mask design: 3D OPC topography anchored
US6808850B2 (en) * 2002-10-21 2004-10-26 Numerical Technologies, Inc. Performing optical proximity correction on trim-level segments not abutting features to be printed
US6934929B2 (en) 2003-01-13 2005-08-23 Lsi Logic Corporation Method for improving OPC modeling
US7001693B2 (en) * 2003-02-28 2006-02-21 International Business Machines Corporation Binary OPC for assist feature layout optimization
US7326501B2 (en) * 2003-03-10 2008-02-05 Intel Corporation Method for correcting focus-dependent line shifts in printing with sidewall chrome alternating aperture masks (SCAAM)
US7005218B2 (en) * 2003-04-29 2006-02-28 Synopsys, Inc. Method and apparatus for performing target-image-based optical proximity correction
JP4029064B2 (ja) * 2003-06-23 2008-01-09 松下電器産業株式会社 パターン形成方法
JP3746497B2 (ja) * 2003-06-24 2006-02-15 松下電器産業株式会社 フォトマスク
US7879538B2 (en) * 2003-09-24 2011-02-01 Cadence Design Systems, Inc. Frequency division multiplexing (FDM) lithography
US7160651B2 (en) * 2003-10-17 2007-01-09 Intel Corporation Manufacturable chromeless alternating phase shift mask structure with phase grating
US20050088633A1 (en) * 2003-10-24 2005-04-28 Intel Corporation Composite optical lithography method for patterning lines of unequal width
SG111289A1 (en) * 2003-11-05 2005-05-30 Asml Masktools Bv A method for performing transmission tuning of a mask pattern to improve process latitude
US7234130B2 (en) * 2004-02-25 2007-06-19 James Word Long range corrections in integrated circuit layout designs
SG116600A1 (en) 2004-04-09 2005-11-28 Asml Masktools Bv Optical proximity correction using chamfers and rounding at corners.
US7422829B1 (en) * 2004-06-02 2008-09-09 Advanced Micro Devices, Inc. Optical proximity correction (OPC) technique to compensate for flare
KR100558195B1 (ko) * 2004-06-30 2006-03-10 삼성전자주식회사 광도 보정 방법과 노광 방법 및 이를 수행하기 위한 광도보정 장치와 노광 장치
US7470492B2 (en) * 2004-10-29 2008-12-30 Intel Corporation Process window-based correction for photolithography masks
US20110004856A1 (en) * 2005-02-28 2011-01-06 Yuri Granik Inverse Mask Design and Correction for Electronic Design
US7853920B2 (en) * 2005-06-03 2010-12-14 Asml Netherlands B.V. Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing
US8137870B2 (en) 2005-06-14 2012-03-20 Samsung Electronics Co., Ltd. Method of manufacturing photomask
US7566517B1 (en) * 2005-07-12 2009-07-28 Kla-Tencor Technologies Corp. Feature printability optimization by optical tool
US7595473B2 (en) * 2005-08-22 2009-09-29 Tufts University Method and system of array imaging
US7325225B2 (en) * 2005-10-05 2008-01-29 Yasushi Tanaka Method and apparatus for reducing OPC model errors
WO2007102337A1 (ja) * 2006-03-06 2007-09-13 Matsushita Electric Industrial Co., Ltd. フォトマスク、その作成方法、そのフォトマスクを用いたパターン形成方法及びマスクデータ作成方法
US7496881B2 (en) * 2006-06-29 2009-02-24 Intel Corporation Mask validation using contours
US7493590B1 (en) * 2006-07-11 2009-02-17 Kla-Tencor Technologies Corporation Process window optical proximity correction
JP5235322B2 (ja) * 2006-07-12 2013-07-10 キヤノン株式会社 原版データ作成方法及び原版データ作成プログラム
JP4675854B2 (ja) 2006-07-25 2011-04-27 株式会社東芝 パターン評価方法と評価装置及びパターン評価プログラム
US7650587B2 (en) * 2006-11-30 2010-01-19 International Business Machines Corporation Local coloring for hierarchical OPC
US8139199B2 (en) * 2007-04-02 2012-03-20 Nikon Corporation Exposure method, exposure apparatus, light converging pattern formation member, mask, and device manufacturing method
US20090210838A1 (en) * 2007-09-17 2009-08-20 Mohamed Al-Imam Interpolation distance for layout desing data correction model
JP4511582B2 (ja) * 2007-11-07 2010-07-28 シャープ株式会社 マスクパターンの補正方法、フォトマスク、および半導体装置の製造方法
US8187974B2 (en) * 2007-12-19 2012-05-29 Infineon Technologies Ag Methods of manufacturing semiconductor devices and optical proximity correction
KR20090109349A (ko) 2008-04-15 2009-10-20 주식회사 하이닉스반도체 광학 근접 보정 방법
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
JP5356089B2 (ja) 2009-03-27 2013-12-04 シャープ株式会社 エッチング近接効果補正モデルの作成方法、エッチング近接効果補正モデル、マスクパターンの補正方法、フォトマスク、半導体装置の製造方法、および半導体装置
JP5491777B2 (ja) * 2009-06-19 2014-05-14 株式会社東芝 フレア補正方法およびフレア補正プログラム
KR20110001145A (ko) 2009-06-29 2011-01-06 주식회사 하이닉스반도체 마스크 제조 방법
KR101082103B1 (ko) 2009-07-01 2011-11-10 주식회사 하이닉스반도체 광 근접효과 보정의 검증방법
KR20110002361A (ko) 2009-07-01 2011-01-07 주식회사 하이닉스반도체 노광장치의 광학적 노이즈 보정방법 및 이를 위한 포토마스크
JP2011145564A (ja) 2010-01-15 2011-07-28 Toshiba Corp マスクパターン生成方法、半導体装置の製造方法およびマスクパターン生成プログラム
JP2012042498A (ja) 2010-08-12 2012-03-01 Toshiba Corp マスクパターン作成方法およびリソグラフィターゲットパターン作成方法
JP5672921B2 (ja) 2010-10-06 2015-02-18 大日本印刷株式会社 パターン形状予測プログラム、パターン形状予測システム
JP2013041155A (ja) * 2011-08-17 2013-02-28 Toshiba Corp パターン生成装置、パターン生成プログラムおよび半導体装置の製造方法
US8458626B1 (en) * 2012-01-20 2013-06-04 International Business Machines Corporation Method for calibrating an SRAF printing model
NL2010163A (en) * 2012-02-07 2013-08-08 Asml Netherlands Bv Substrate-topography-aware lithography modeling.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110224963A1 (en) * 2010-03-12 2011-09-15 Synopsys, Inc. Fast Photolithography Process Simulation to Predict Remaining Resist Thickness

Also Published As

Publication number Publication date
US20150007119A1 (en) 2015-01-01
US20140282297A1 (en) 2014-09-18
US9064085B2 (en) 2015-06-23
US8856695B1 (en) 2014-10-07
KR20140113243A (ko) 2014-09-24

Similar Documents

Publication Publication Date Title
KR102100892B1 (ko) 반도체 회로의 형성 방법
CN106468853B (zh) 觉知周围环境的opc
US7971160B2 (en) Creating method of photomask pattern data, photomask created by using the photomask pattern data, and manufacturing method of semiconductor apparatus using the photomask
US7858273B2 (en) Method of forming a mask design having advanced oriented assist features for integrated circuit hole patterns
US8788983B2 (en) Method for correcting layout pattern and mask thereof
KR101618405B1 (ko) 마스크 패턴 생성 방법
TWI742184B (zh) 目標最佳化方法
US20090024978A1 (en) Semiconductor device mask, method of forming the same and method of manufacturing semiconductor device using the same
JP4225745B2 (ja) パターン転写用フォトマスクのパターンレイアウト方法および半導体装置の製造方法
US9329471B1 (en) Achieving a critical dimension target based on resist characteristics
US8484585B2 (en) Method for controlling pattern uniformity of semiconductor device
KR100944332B1 (ko) 반도체 소자의 마스크 제조 방법 및 반도체 소자의 제조방법
KR101095044B1 (ko) 마스크 레이아웃 분리 방법
KR100834234B1 (ko) 반도체 장치 제조용 마스크 패턴 결정 방법
KR100861196B1 (ko) 반도체 소자의 패턴 형성 방법
US11372324B2 (en) Method for correcting mask pattern and mask pattern thereof
US20210181617A1 (en) Method of fabricating a photomask
US8283093B2 (en) Optical proximity correction process
KR20110079110A (ko) 광 근접 효과 보정 방법
KR100586531B1 (ko) 패턴 밀도에 따른 패턴 식각 시간 설정 방법
KR100880234B1 (ko) Ｏｐｃ 마스크 제조방법
KR20120126716A (ko) 반도체 소자의 패턴 형성 방법
KR102238708B1 (ko) 리소그래피 공정의 초점 이동 체크 방법 및 이를 이용한 전사 패턴 오류 분석 방법
KR20110101405A (ko) 반도체 소자의 패턴 형성 방법
KR100509911B1 (ko) 포토 마스크 프레임 패턴 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant